KR19990069618A - 반도체장치의 미세 콘택홀 형성방법 - Google Patents

Abstract

반도체 장치의 미세 콘택홀(small contact hole) 형성 방법을 개시한다. 본 발명은 반도체 기판 상에 절연층을 형성하고, 절연층 상에 절연층의 소정 영역을 노출시키는 홀(hole)을 가지는 포토레지스트 패턴을 형성한다. 다음에, 포토레지스트 패턴의 측벽에 홀의 선폭 크기를 감소시키는 폴리머(polymer)층을 형성한다. 여기서, 폴리머층을 형성하는 단계는 대략 100 mTorr 내지 1000mTorr의 챔버 압력 조건에서 수행된다. 더하여, 폴리머층을 형성하는 단계는 다음과 같이 수행된다. 먼저, 포토레지스트 패턴 상에 염소 가스(Cl₂) 및 브롬화 수소 가스(HBr)를 포함하는 반응 가스로부터 여기된 플라즈마(plasma)를 도입한다. 이어서, 플라즈마 및 포토레지스트 패턴을 반응시켜 폴리머를 발생시켜 폴리머층을 형성한다. 이후에, 폴리머층 및 포토레지스트 패턴을 마스크로 노출되는 절연층을 식각한다. 이에 따라 콘택홀을 가지는 절연층 패턴이 형성된다.

Description

반도체 장치의 미세 콘택홀 형성 방법.

본 발명은 반도체 장치에 관한 것으로, 특히 미세 콘택홀(small contact hole) 형성 방법에 관한 것이다.

반도체 장치가 고집적화됨에 따라 더 미세한 선폭 크기의 배선 및 콘택홀 형성 방법이 요구되고 있다. 특히, 점차 더 작은 선폭 크기를 가지 미세 콘택홀이 요구되고 있다. 예컨대, 0.2㎛ 이하의 선폭 크기를 가지는 미세 콘택홀이 요구되고 있다.

이러한 미세 콘택홀을 형성하는 방법으로는 포토레지스트 패턴(photoresist pattern)의 열적 재흐름(thermal reflow) 공정을 이용한 미세 콘택홀 형성 방법이 제안되고 있다. 즉, 하부 막질의 소정 영역을 노출시키는 포토레지스트 패턴을 형성하고, 상기 포토레지스트 패턴에 열을 가한다. 인가되는 열에 의해서 상기 포토레지스트 패턴은 흐르게 된다. 이에 따라 상기 노출되는 하부 막질의 선폭이 감소된다. 이후에, 노출되는 하부 막질을 식각하여 미세 콘택홀을 구현한다.

상기한 포토레지스트 패턴의 열적 재흐름 공정을 이용하는 방법은 인가되는 열에 의한 포토레지스트 패턴의 온도 분포의 제어가 용이하지 않다. 즉, 온도에 민감한 포토레지스트층의 특성에 의해서 온도 분포의 제어가 힘들다. 이에 따라, 형성되는 콘택홀의 크기의 제어가 힘들게 된다. 즉, 식각 공정 이후의 최종 콘택홀의 크기의 분포가 불량해질 수 있다.

미세 콘택홀을 형성하는 방법의 다른 예로는 슬로프(slope) 식각 방법을 이용하는 방법이 제안되고 있다. 즉, 하부 막질 상에 제1포토레지스트층을 형성하고, 상기 제1포토레지스트층 상에 절연층을 형성한다. 이후에, 상기 절연층 상에 제2포토레지스트 패턴을 형성한다. 다음에, 상기 제2포토레지스트 패턴을 마스크로 상기 노출되는 절연층 및 상기 제1포토레지스트층을 슬로프 식각한다. 이에 따라, 미세한 크기의 하부 막질의 소정 영역을 노출시키는 제1포토레지스트 패턴을 형성한다. 이후에, 노출되는 하부 막질을 식각하여 미세한 크기를 가지는 콘택홀을 형성할 수 있다. 그러나, 이러한 방법은 공정의 복잡성을 수반하고 잇다. 즉, 양산성에 문제점이 발생할 수 있다.

본 발명이 이루고자 하는 기술적 과제는 보다 간단한 공정 단계를 수행하여 미세 콘택홀을 형성할 수 있는 반도체 장치의 미세 콘택홀 형성 방법을 제공하는데 있다.

도 1 내지 도 4는 본 발명에 따르는 반도체 장치의 미세 콘택홀 형성 방법을 설명하기 위해서 개략적으로 도시한 단면도들이다.

상기의 기술적 과제를 달성하기 위하여 본 발명은, 반도체 기판 상에 절연층을 형성하고, 상기 절연층 상에 상기 절연층의 소정 영역을 노출시키는 홀을 가지는 포토레지스트 패턴을 형성한다. 여기서, 상기 절연층은 산화 실리콘층 등을 이용한다. 다음에, 상기 포토레지스트 패턴의 측벽에 상기 홀의 선폭 크기를 감소시키는 폴리머층을 형성한다. 여기서, 상기 폴리머층을 형성하는 단계는 대략 100 mTorr 내지 1000mTorr의 챔버 압력 조건에서 수행된다. 더하여, 상기 폴리머층을 형성하는 단계는 다음과 같이 수행된다. 먼저, 상기 포토레지스트 패턴 상에 플라즈마를 도입한다. 이때, 상기 플라즈마는 염소계 가스 또는 브롬계 가스를 포함하는 반응 가스로부터 형성된다. 즉, 상기 플라즈마는 염소 가스 및 브롬화 수소 가스를 포함하는 반응 가스로부터 형성된다. 이어서, 상기 플라즈마 및 상기 포토레지스트 패턴을 반응시켜 폴리머를 발생시켜 상기 폴리머층을 형성한다. 이후에, 상기 폴리머층 및 상기 포토레지스트 패턴을 마스크로 노출되는 상기 절연층을 식각한다. 이에 따라 콘택홀을 가지는 절연층 패턴이 형성된다.

본 발명에 따르면, 보다 간단한 공정 단계를 수행하여 미세 콘택홀을 형성할 수 있는 반도체 장치의 미세 콘택홀 형성 방법을 제공할 수 있다.

이하, 첨부 도면을 참조하여 본 발명의 실시예를 상세히 설명한다. 그러나, 본 발명의 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예로 인해 한정되어지는 것으로 해석되어져서는 안된다. 본 발명의 실시예는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되어지는 것이다. 따라서, 도면에서의 층의 두께 등은 보다 명확한 설명을 강조하기 위해서 과장되어진 것이며, 도면상에서 동일한 부호로 표시된 요소는 동일한 요소를 의미한다. 또한 어떤 층이 다른 층 또는 반도체 기판의 "상"에 있다 또는 접촉하고 있다라고 기재되는 경우에, 상기 어떤 층은 상기 다른 층 또는 반도체 기판에 직접 접촉하여 존재할 수 있고, 또는 그 사이에 제 3의 층이 개재되어질 수도 있다.

도 1 내지 도 4는 본 발명의 실시예에 의한 미세 콘택홀 형성 방법을 설명하기 위하여 도시한 단면도들이다.

도 1은 반도체 기판(100) 상에 절연층(300)을 형성하는 단계를 개략적으로 나타낸다.

구체적으로, 하부 구조를 반도체 기판(100)에 형성한다. 상기 하부 구조로는 트랜지스터(transistor) 구조를 예로 들 수 있다. 즉, 반도체 기판(100)에 활성 영역(active region)을 필드 영역(field region)을 형성하여 설정한다. 이후에, 상기 활성 영역 상에 도전층을 형성하여 게이트 전극(gate node;210, 230)을 형성한다. 예컨대, 게이트 산화층을 형성한 후, 상기 게이트 산화층 상에 텅스텐 실리사이드(WSi)층 패턴(210) 및 불순물이 도핑(doping)된 다결정질 실리콘층(polycrystalline layer) 패턴(230)을 형성하여 게이트 전극(210, 230)으로 이용한다. 이후에, 상기 게이트 전극(210, 230)을 덮는 캐핑층(capping layer;250)을 형성하고, 상기 게이트 전극(210, 230)의 측벽에 스페이서(spacer;270)를 형성한다. 상기 스페이서(270)는 LDD 구조(Lightly Doped Drain structure)를 구현하기 위해서 형성한다. 이와 같은 하부 구조를 절연시킬 목적으로 산화 실리콘 등과 같은 절연물로 상기 하부 구조를 덮은 후 평탄화를 진행하여 상기 반도체 기판(100) 상에 절연층(300)을 형성한다.

도 2는 절연층(300) 상에 포토레지스트 패턴(400)을 형성하는 단계를 개략적으로 나타낸다.

구체적으로, 상기 절연층(300) 상에 포토레지스트층을 형성하고 사진 식각 공정을 이용하여 패터닝한다. 이에 따라, 상기 절연층(300)을 노출시키는 홀(hole)을 가지는 포토레지스트 패턴(400)이 형성된다. 이때, 노출되는 상기 절연층(300) 표면의 선폭, 홀의 선폭은 형성하고자하는 콘택홀에 비해 큰 크기를 가질 수 있다. 이에 따라, 상기 포토레지스트 패턴(400)은 미세한 크기의 홀을 가지는 것이 요구되지 않는다. 즉, 포토레지스트 패턴(400)을 형성하는 공정에서 미세 패턴의 형성이 요구되지 않는다. 따라서, 사진 식각 공정에서의 미세한 패턴을 형성하는 공정이 요구되지 않아, 포토레지스트 패턴(400)을 형성하는 공정에서의 공정 마진의 증대를 구현할 수 있다.

도 3은 포토레지스트 패턴(400)의 측벽에 폴리머층(500)을 형성하는 단계를 개략적으로 나타낸다.

구체적으로, 포토레지스트 패턴(400) 상에 반응성 플라즈마(plasma)를 도입한다. 상기 플라즈마는 반응 가스, 예컨대, 염소계 가스(chorine based gas) 또는 브롬계 가스(bromide based gas)를 포함하는 반응 가스로부터 여기되어 형성된다. 바람직하게는 염소 가스(Cl₂) 및 브롬화 수소 가스(HBr)를 포함하는 반응 가스로부터 여기된 플라즈마를 이용한다. 상기한 플라즈마는 상기 포토레지스트 패턴(400)과 반응하여 휘발성이 낮은 폴리머를 생성시킨다. 이와 같이 형성되는 폴리머는 상기한 바와 같이 휘발성이 낮아 상기 포토레지스트 패턴(400)의 측벽에 부착되어 폴리머층(500)을 형성한다.

이에 따라, 상기 포토레지스트 패턴(400)이 노출시키는 상기 절연층(300)의 표면의 크기는 상기 폴리머층(500)에 의해서 감소된다. 즉, 상기 폴리머층(500)에 의해서 상기 포토레지스트 패턴(400)의 홀의 크기는 감소되는 효과를 구현할 수 있다. 이에 따라, 상기 포토레지스트 패턴(400)에서 미세 패턴을 구현하지 않아도 상기 폴리머층(500)에 의해서 미세 패턴이 구현된 효과를 얻을 수 있다.

또한, 상기한 폴리머층(500)의 두께는 상기 플라즈마와 상기 포토레지스트 패턴(400)의 반응 시간의 함수이다. 즉, 상기 반응 시간을 시킴으로써, 더 미세한 크기의 상기 홀을 형성하는 효과를 구현할 수 있다. 다시 설명하면, 상기 절연층(300)의 노출되는 면적은 상기 플라즈마와의 반응 시간이 길수록 감소하게 된다. 이에 따라, 상기 절연층(300)의 면적의 크기를 상기 반응 시간을 제어함으로써 용이하게 조절할 수 있다.

더하여, 상기한 폴리머층(500)은 상기 플라즈마와의 반응이 진행될 때, 비교적 고압으로 챔버(chamber)의 압력이 유지될 때 용이하게 형성된다. 이는 상기 폴리머의 휘발성은 챔버의 압력이 높게 유지될 때 보다 더 크게 저하되는 현상에 기인한다. 따라서, 상기 플라즈마와의 반응이 진행될 때, 즉, 상기 폴리머층(500)이 형성될 때는 대략 100 mTorr 내지 1000mTorr 정도의 챔버 압력 조건을 유지하는 것이 바람직하다.

도 4는 노출되는 절연층(300)을 패터닝하여 콘택홀(350)을 가지는 절연층 패턴(300a)을 형성하는 단계를 개략적으로 나타낸다.

구체적으로, 포토레지스트 패턴(400) 및 폴리머층(500)에 의해서 노출되는 상기 절연층(300)의 소정 영역을 식각한다. 이때, 상기 식각 공정은 건식 식각 방법으로 수행하는 것이 바람직하다. 상기 식각 공정에서 상기 폴리머층(500) 및 상기 포토레지스트 패턴(400)은 식각 마스크(etch mask)의 역할을 한다. 상기한 바와 같은 식각 공정이 완료됨에 따라, 하부의 반도체 기판(100)을 노출시키는 콘택홀(350)을 가지는 절연층 패턴(300a)이 형성된다.

이때, 상기 콘택홀(350)의 선폭은 상기 포토레지스트 패턴(400)의 홀에 의해서 노출되는 선폭에 비해 작은 미세한 선폭을 가진다. 즉, 상기 폴리머층(500)에 의해서 차폐되는 상기 절연층(300)은 식각되지 않는다. 이에 따라, 상기 폴리머층(500)의 두께에 비례하는 크기만큼 작은 선폭 크기를 가지는 미세 콘택홀(350)이 형성된다.

이상, 본 발명을 구체적인 실시예를 통해서 상세히 설명하였으나, 본 발명은 이에 한정되지 않고, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다.

상술한 본 발명에 따르면, 포토레지스트 패턴의 측벽에 폴리머층을 형성한다. 이에 따라, 포토레지스트 패턴의 홀에 의해서 노출되는 절연층의 면적을 보다 감소시킬 수 있다. 상기 포토레지스트 패턴 및 폴리머층을 식각 마스크로 이용하여 노출되는 절연층을 패터닝하여 미세 콘택홀을 형성할 수 있다. 즉, 폴리머층에 의해서 차폐되는 영역만큼 작은 선폭의 콘택홀을 형성할 수 있다.

상기 폴리머층은 상기 포토레지스트 패턴 상에 도입되는 플라즈마와 상기 포토레지스트 패턴의 반응에 의해서 생성된다. 따라서, 상기 반응에 소모되는 시간을 제어함으로써, 상기 폴리머층의 두께를 용이하게 제어할 수 있다. 또한, 상기 형성되는 콘택홀의 선폭 크기는 상기 폴리머층의 두께에 의해서 제어된다. 이에 따라, 플라즈마와의 반응 시간을 제어함으로써 형성되는 콘택홀의 선폭 크기를 용이하게 조절할 수 있다. 따라서, 전체 공정을 상기 콘택홀의 선폭 크기를 조절하며 보다 간단하게 수행할 수 있다.

Claims (6)

1. 반도체 기판 상에 절연층을 형성하는 단계;

   상기 절연층 상에 상기 절연층의 소정 영역을 노출시키는 홀을 가지는 포토레지스트 패턴을 형성하는 단계;

   상기 포토레지스트 패턴의 측벽에 상기 홀의 선폭 크기를 감소시키는 폴리머층을 형성하는 단계; 및

   상기 폴리머층 및 상기 포토레지스트 패턴을 마스크로 노출되는 상기 절연층을 식각하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 미세 콘택홀 형성 방법.
2. 제1항에 있어서, 상기 절연층은 산화 실리콘층인 것을 특징으로 하는 반도체 장치의 미세 콘택홀 형성 방법.
3. 제1항에 있어서, 상기 폴리머층을 형성하는 단계는

   상기 포토레지스트 패턴 상에 플라즈마를 도입하는 단계; 및

   상기 플라즈마 및 상기 포토레지스트 패턴을 반응시켜 폴리머를 발생시켜 상기 폴리머층을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 미세 콘택홀 형성 방법.
4. 제3항에 있어서, 상기 플라즈마는 염소계 가스 및 브롬계 가스로 이루어지는 일군의 가스로부터 선택되는 어느 하나의 가스를 포함하는 반응 가스로부터 형성되는 것을 특징으로 하는 반도체 장치의 미세 콘택홀 형성 방법.
5. 제3항에 있어서, 상기 플라즈마는 염소 가스 및 브롬화 수소 가스를 포함하는 반응 가스로부터 형성되는 것을 특징으로 하는 반도체 장치의 미세 콘택홀 형성 방법.
6. 제1항에 있어서, 상기 폴리머층을 형성하는 단계는

   대략 100 mTorr 내지 1000mTorr의 챔버 압력 조건에서 수행되는 것을 특징으로 하는 반도체 장치의 미세 콘택홀 형성 방법.