KR20020035992A - 반도체장치의 제조방법 - Google Patents
반도체장치의 제조방법 Download PDFInfo
- Publication number
- KR20020035992A KR20020035992A KR1020000065836A KR20000065836A KR20020035992A KR 20020035992 A KR20020035992 A KR 20020035992A KR 1020000065836 A KR1020000065836 A KR 1020000065836A KR 20000065836 A KR20000065836 A KR 20000065836A KR 20020035992 A KR20020035992 A KR 20020035992A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- gas
- semiconductor
- silicide layer
- sccm
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 59
- 238000000034 method Methods 0.000 title claims abstract description 19
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 35
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 35
- 229920000642 polymer Polymers 0.000 claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 238000000206 photolithography Methods 0.000 claims abstract description 3
- 238000005530 etching Methods 0.000 claims description 25
- 238000004519 manufacturing process Methods 0.000 claims description 13
- 238000000059 patterning Methods 0.000 claims description 5
- 238000004140 cleaning Methods 0.000 claims description 2
- 230000001052 transient effect Effects 0.000 claims 2
- 238000009413 insulation Methods 0.000 abstract 2
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 238000000151 deposition Methods 0.000 description 5
- 150000002500 ions Chemical class 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000002844 melting Methods 0.000 description 4
- 230000008018 melting Effects 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 238000004151 rapid thermal annealing Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910052715 tantalum Inorganic materials 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000011049 filling Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
- H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
- H01L29/4933—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
- H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
- H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
- H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
- H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Ceramic Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Plasma & Fusion (AREA)
- General Chemical & Material Sciences (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
Abstract
본 발명은 반도체장치의 제조방법에 관한 것으로서 반도체기판 상에 게이트절연막을 형성하는 공정과, 상기 게이트절연막 상에 반도체층, 실리사이드층 및 캡층을 순차적으로 형성하는 공정과, 상기 캡층을 포토리쏘그래피 방법으로 패터닝하는 공정과, 상기 실리사이드층 및 반도체층을 0.1∼0.4Pa 정도의 저압에서 45∼55sccm 정도의 Cl2 가스와 6∼12sccm의 O2 가스를 유입시켜 다량의 폴리머를 발생시키면서 식각하여 게이트전극을 형성하는 공정과, 상기 게이트산화막의 노출된 부분과 상기 폴리머를 세정하여 제거하는 공정을 구비한다. 따라서, 게이트전극 형성시 실리사이드층의 측방 식각에 의한 측면 프로파일이 저하되는 것을 방지하며, 식각 잔류물을 제거하기 위한 과도 식각시 반도체기판의 표면이 손상되는 것을 방지한다.
Description
본 발명은 반도체장치의 제조방법에 관한 것으로서, 특히, 고융점 금속의 실리사이드층(silicide layer)을 포함하는 게이트전극을 갖는 반도체장치의 제조방법에 관한 것이다.
반도체장치가 고집적화됨에 따라 게이트전극 등의 배선의 폭이 감소함에 따라 저항이 증가되어 동작 속도가 저하되는 문제점이 발생되었다. 그러므로, 다결정실리콘층으로 이루어진 게이트전극 등의 배선 상에 Ti, W, Mo, Co, Ta 또는 Pt 등의 고융점 금속의 실리사이드층을 형성하여 저항을 감소시킨다.
게이트전극 등의 배선은 게이트산화막 상에 다결정실리콘층과 실리사이드층을 순차적으로 형성한 후 이방성 식각하므로써 형성된다. 다결정실리콘층과 실리사이드층의 이방성 식각은 ECR(Electro Cyclotron Resonance) 장치 등에서 진행할 수 있다. 상기에서 ECR 장치는 마이크로파(microwave)를 플라즈마(plasma)를 고밀도로 발생시키므로 빠른 식각 속도를 갖는다.
도 1a 내지 도 1c는 종래 기술에 따른 반도체장치의 제조공정도이다.
도 1a를 참조하면, 반도체기판(11)의 소정 부분에 STI(Shallow Trench Isolation) 방법에 의해 소자의 활성영역과 필드영역을 한정하는 필드산화막(13)을 형성한다. 상기에서 필드산화막(13)은 반도체기판(11)의 소정 부분에 트렌치를 형성하고, 이 트렌치 내에 산화실리콘을 채우므로써 형성된다.
상기에서 필드산화막(13)을 LOCOS(Local Oxidation of Silicon) 방법으로 형성할 수도 있다.
도 1b를 참조하면, 반도체기판(11)의 표면을 열산화하여 게이트산화막(15)을 형성한다. 그리고, 필드산화막(13) 및 게이트산화막(15)의 상부에 반도체층(17) 및 실리사이드층(19)을 순차적으로 형성한다. 상기에서 반도체층(17)을 불순물이 도핑된 다결정실리콘을 화학기상증착(Chemical Vapor Deposition : 이하, CVD라 칭함)방법으로 증착하여 형성하고, 실리사이드층(19)을 Ti, W, Mo, Co, Ta 또는 Pt 등의 고융점 금속을 증착한 후 하부 반도체층(17)과 소정 두께 반응하도록 RTA(Rapid Thermal Annealing) 방법으로 열처리하여 형성한다.
실리사이드층(19) 상에 질화실리콘 또는 산화실리콘을 CVD 방법으로 증착하여 캡층(21)을 형성한다. 그리고, 캡층(21) 상에 포토레지스트(23)를 도포한 후 게이트가 형성될 부분만 잔류하도록 노광 및 현상에 의해 패터닝한다.
도 1c를 참조하면, 포토레지스트(23)를 마스크로 사용하여 캡층(21), 실리사이드층(19) 및 반도체층(17)을 ECR 방법으로 식각한다. 즉, ECR 장비에 마이크로파를 인가하여 유입되는 식각 가스를 고밀도 플라즈마 상태로 변화시키고 고주파전원에 의해 직진성을 갖도록 하여 캡층(21), 실리사이드층(19) 및 반도체층(17)을 식각한다. 이 때, 식각되지 않고 잔류하는 반도체층(17) 및 실리사이드층(19)은 게이트전극(25)이 된다.
상기에서 캡층(21)을 CF4 또는 CHF3 등의 가스를 사용하여 식각하며, 실리사이드층(19) 및 반도체층(17)을 Cl2 및 O2의 혼합 가스를 사용하여 식각한다.
실리사이드층(19) 및 반도체층(17)을 식각할 때 65∼70sccm 정도의 Cl2 가스와 6sccm 정도의 O2 가스를 유입시키면서 마이크로파를 인가하여 고밀도 플라즈마를 발생시킨다. 그리고, 플라즈마에 고주파 전원을 인가하므로써 Cl 이온은 직진성을 갖게되어 실리사이드층(19) 및 반도체층(17)을 식각한다. 이 때, O2 이온은 폴리머(polymer : 도시되지 않음)를 발생시켜 실리사이드층(19) 및 반도체층(17)의 식각된 측면을 덮도록하여 이방성으로 식각되도록 한다. 또한, 플라즈마 중 O2 이온은 게이트산화막(15)에 대해 식각 선택비를 유지시켜 이 게이트산화막(15)이 식각되는 것을 억제하므로써 반도체기판(11)의 표면이 손상되는 것을 방지한다. 상기에서 Cl2 가스의 량이 증가되면 식각 속도가 증가되고 O2 가스의 량이 증가되면 폴리머 발생량을 증가시켜 측면을 보호하면서 식각 속도를 저하시킨다.
그리고, 게이트산화막(15)의 노출된 부분과 발생된 폴리머를 세정하여 제거하고 포토레지스(23)를 제거한다.
그러나, 상술한 종래의 반도체장치의 제조방법은 식각 속도를 증가시키기 위해 Cl2 가스의 량을 증가시키고 O2 가스의 량을 감소시키므로 실리사이드층을 식각할 때폴리머가 소량 발생되어 식각된 측면을 완전히 보호하지 못해 측방 식각(side etch)되어 측면 프로파일(profile)이 저하되는 문제점이 있었다. 또한,
O2 이온이 게이트산화막(15)에 대해 식각 선택비를 유지시키는 데 한계가 있으므로 게이트산화막이 두께가 얇아지면 게이트전극을 형성하기 위한 패터닝시 반도체기판의 표면 손상되는 문제점이 있었다.
따라서, 본 발명의 목적은 게이트전극 형성시 측방 식각에 의한 측면 프로파일이 저하되는 것을 방지할 수 있는 반도체장치의 제조방법을 제공함에 있다.
본 발명의 다른 목적은 게이트전극 형성시 반도체기판의 표면이 손상되는 것을 방지할 수 있는 반도체장치의 제조방법을 제공함에 있다.
상기 목적들을 달성하기 위한 본 발명에 따른 반도체장치의 제조방법은 반도체기판 상에 게이트절연막을 형성하는 공정과, 상기 게이트절연막 상에 반도체층, 실리사이드층 및 캡층을 순차적으로 형성하는 공정과, 상기 캡층을 포토리쏘그래피 방법으로 패터닝하는 공정과, 상기 실리사이드층 및 반도체층을 0.1∼0.4Pa 정도의 저압에서 45∼55sccm 정도의 Cl2 가스와 6∼12sccm의 O2 가스를 유입시켜 다량의 폴리머를 발생시키면서 식각하여 게이트전극을 형성하는 공정과, 상기 게이트산화막의 노출된 부분과 상기 폴리머를 세정하여 제거하는 공정을 구비한다.
도 1a 내지 도 1c는 종래 기술에 따른 반도체장치의 제조공정도
도 2a 내지 도 2c는 본 발명에 따른 반도체장치의 제조 공정도
이하, 첨부한 도면을 참조하여 본 발명을 상세히 설명한다.
도 2a 내지 도 2c는 본 발명에 따른 반도체장치의 제조공정도이다.
도 2a를 참조하면, 반도체기판(31)의 소정 부분에 STI(Shallow Trench Isolation) 방법에 의해 소자의 활성영역과 필드영역을 한정하는 필드산화막(33)을 형성한다. 상기에서 필드산화막(33)은 반도체기판(31)의 소정 부분에 트렌치를 형성하고, 이 트렌치 내에 산화실리콘을 채우므로써 형성된다.
상기에서 필드산화막(33)을 LOCOS(Local Oxidation of Silicon) 방법으로 형성할 수도 있다.
도 2b를 참조하면, 반도체기판(31)의 표면을 열산화하여 50∼70Å 정도 두께의 게이트산화막(35)을 형성한다. 그리고, 필드산화막(33) 및 게이트산화막(35)의 상부에 반도체층(37) 및 실리사이드층(39)을 순차적으로 형성한다. 상기에서 반도체층(37)을 불순물이 도핑된 다결정실리콘을 화학기상증착(Chemical Vapor Deposition : 이하, CVD라 칭함)방법으로 500∼1000Å 정도 두께로 증착하여 형성한다. 그리고, 실리사이드층(39)을 반도체층(37) 상에 Ti, W, Mo, Co, Ta 또는 Pt 등의 고융점 금속을 증착한 후 하부 반도체층(37)과 소정 두께 반응하도록 RTA(Rapid Thermal Annealing) 방법으로 열처리하여 500∼1000Å 정도 두께로 형성한다.
실리사이드층(39) 상에 질화실리콘 또는 산화실리콘을 CVD 방법으로 1500∼2500Å 정도 두께로 증착하여 캡층(41)을 형성한다. 그리고, 캡층(41) 상에 포토레지스트(43)를 도포한 후 게이트가 형성될 부분만 잔류하도록 노광 및 현상에 의해 패터닝한다.
도 2c를 참조하면, 포토레지스트(43)를 마스크로 사용하여 캡층(41),실리사이드층(39) 및 반도체층(37)을 ECR 방법으로 식각한다.
상기에서 캡층(21)을 CF4 또는 CHF3 등의 가스를 사용하여 식각한다. 그리고, 실리사이드층(39)을 0.1∼0.4Pa 정도의 저압에서 45∼55sccm 정도의 Cl2 가스와 6∼12sccm 정도의 O2 가스를 유입시키면서 40∼80W 정도의 고주파 전원을 인가하여 반도체층(37)이 노출되도록 식각한다. 또한, 반도체층(37)을 실리사이드층(39)을 식각하는 조건에서 고주파 전원을 20∼40W 정도로 인가하여 이온의 포텐셜을 낮게하면서 10∼20초 동안 식각한다.
상기에서 실리사이드층(39)을 식각할 때 O2 가스를 6∼12sccm 정도로 증가시키므로 폴리머의 발생 량을 증가시켜 식각된 측면을 덮도록하고 Cl2 가스를 45∼55sccm 정도로 감소시켜 식각 속도를 감소시킨다. 그러므로, 실리사이드층(39)이 측방 식각되는 것을 방지하여 측면 프로파일 특성을 향상시킨다. 상기에서 식각되지 않고 잔류하는 반도체층(37) 및 실리사이드층(39)은 게이트전극(45)이 된다.
계속해서, 0.3∼1.0Pa 정도의 압력에서 30∼45sccm 정도의 HBr 가스와 1∼10sccm 정도의 O2 가스를 유입시키고 20∼35W 정도의 고주파 전원을 인가하면서 10∼30초 동안 과도식각(overetch)하여 식각 잔류물을 제거한다. 이 때, HBr 가스는 식각 잔류물과 반응하여 폴리머를 다량 발생시키는 데, 이 폴리머는 게이트산화막(15) 상에 침착되어 게이트산화막(15)의 식각 선택비를 증가시켜 반도체기판(31)이 손상되는 것을 방지한다.
그리고, 게이트산화막(35)의 노출된 부분과 발생된 폴리머를 세정하여 제거하고 포토레지스(43)를 제거한다.
상술한 바와 같이 본 발명에 따른 반도체장치의 제조방법은 실리사이드층 및 반도체층을 ECR 방법으로 패터닝할 때 Cl2 가스 량을 감소시키고 O2 가스 량을 증가시켜 폴리머의 발생 량을 증가시켜 식각되는 측면을 보호하고, 식각 잔류물을 제거하기 위해 과도 식각할 때 폴리머를 다량으로 발생하는 HBr 가스에 O2 가스를 혼합하여 게이트산화막의 식각 선택비를 증가시킨다.
따라서, 본 발명은 게이트전극 형성시 실리사이드층의 측방 식각에 의한 측면 프로파일이 저하되는 것을 방지하며, 식각 잔류물을 제거하기 위한 과도 식각시 반도체기판의 표면이 손상되는 것을 방지하는 잇점이 있다.
Claims (7)
- 반도체기판 상에 게이트절연막을 형성하는 공정과,상기 게이트절연막 상에 반도체층, 실리사이드층 및 캡층을 순차적으로 형성하는 공정과,상기 캡층을 포토리쏘그래피 방법으로 패터닝하는 공정과,상기 실리사이드층 및 반도체층을 0.1∼0.4Pa 정도의 저압에서 45∼55sccm 정도의 Cl2 가스와 6∼12sccm의 O2 가스를 유입시켜 다량의 폴리머를 발생시키면서 식각하여 게이트전극을 형성하는 공정과,상기 게이트산화막의 노출된 부분과 상기 폴리머를 세정하여 제거하는 공정을 구비하는 반도체장치의 제조방법.
- 청구항 1에 있어서 상기 게이트절연막을 50∼70Å의 두께로 형성하는 반도체장치의 제조방법.
- 청구항 1에 있어서 상기 실리사이드층을 40∼80W의 고주파 전원을 인가하면서 상기 반도체층이 노출되도록 식각하는 반도체장치의 제조방법.
- 청구항 1에 있어서 상기 반도체층을 20∼40W의 고주파 전원을 인가하면서 식각하는 반도체장치의 제조방법.
- 청구항 4에 있어서 상기 반도체층을 10∼20초 동안 식각하는 반도체장치의 제조방법.
- 청구항 1에 있어서 상기 실리사이드층 및 반도체층을 패터닝한 후 식각 잔류물을 제거하는 과도 식각 공정을 더 구비하는 반도체장치의 제조방법.
- 청구항 6에 있어서 상기 과도 식각을 0.3∼1.0Pa의 압력에서 30∼45sccm의 HBr 가스와 1∼10sccm의 O2 가스를 유입시키고 20∼35W의 고주파 전원을 인가하면서 10∼30초 동안 실시하는 반도체장치의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000065836A KR20020035992A (ko) | 2000-11-07 | 2000-11-07 | 반도체장치의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000065836A KR20020035992A (ko) | 2000-11-07 | 2000-11-07 | 반도체장치의 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20020035992A true KR20020035992A (ko) | 2002-05-16 |
Family
ID=19697632
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000065836A KR20020035992A (ko) | 2000-11-07 | 2000-11-07 | 반도체장치의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20020035992A (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100489599B1 (ko) * | 2001-11-16 | 2005-05-16 | 미쓰비시덴키 가부시키가이샤 | 반도체 장치의 제조 방법 |
| KR100701687B1 (ko) * | 2003-12-23 | 2007-03-29 | 주식회사 하이닉스반도체 | 게이트전극 식각방법 |
| KR101037690B1 (ko) * | 2004-01-09 | 2011-05-30 | 주식회사 하이닉스반도체 | 반도체소자의 제조방법 |
-
2000
- 2000-11-07 KR KR1020000065836A patent/KR20020035992A/ko not_active Application Discontinuation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100489599B1 (ko) * | 2001-11-16 | 2005-05-16 | 미쓰비시덴키 가부시키가이샤 | 반도체 장치의 제조 방법 |
| KR100701687B1 (ko) * | 2003-12-23 | 2007-03-29 | 주식회사 하이닉스반도체 | 게이트전극 식각방법 |
| KR101037690B1 (ko) * | 2004-01-09 | 2011-05-30 | 주식회사 하이닉스반도체 | 반도체소자의 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5783475A (en) | Method of forming a spacer | |
| KR100371289B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US20050158986A1 (en) | Method of forming contact plug on silicide structure | |
| JPH0621018A (ja) | ドライエッチング方法 | |
| US5872063A (en) | Self-aligned contact structures using high selectivity etching | |
| US6551913B1 (en) | Method for fabricating a gate electrode of a semiconductor device | |
| US6291354B1 (en) | Method of fabricating a semiconductive device | |
| JP2004031546A (ja) | 半導体装置の製造方法 | |
| KR20050071156A (ko) | 반도체 소자의 게이트 스페이서형성방법 | |
| KR20020035992A (ko) | 반도체장치의 제조방법 | |
| US7166526B2 (en) | Method for forming silicide film in semiconductor device | |
| KR100313943B1 (ko) | 반도체 소자의 게이트 전극 형성 방법 | |
| US7135407B2 (en) | Method of manufacturing a semiconductor device | |
| JP3371180B2 (ja) | 配線形成方法 | |
| KR20020013195A (ko) | 반도체 장치의 게이트 패턴 형성 방법 | |
| JP3880968B2 (ja) | 半導体装置の製造方法 | |
| JP5408132B2 (ja) | Ｍｉｓ型電界効果トランジスタの製造方法 | |
| KR100408862B1 (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| KR100272182B1 (ko) | 반도체 소자의 듀얼 게이트 전극 형성을 위한게이트폴리실리콘 식각 방법 | |
| KR20050008050A (ko) | 이중 하드마스크를 이용한 반도체 소자의 게이트전극 제조방법 | |
| KR100259072B1 (ko) | 금속게이트 형성방법 | |
| KR100571654B1 (ko) | 듀얼-폴리실리콘 게이트를 가지는 반도체 소자의 게이트전극 형성 방법 | |
| KR100807497B1 (ko) | 반도체 소자의 스페이서 제조 방법 | |
| JPH0774148A (ja) | ドライエッチング方法 | |
| KR100726144B1 (ko) | 게이트 전극 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |