KR19990057800A - 표면 에너지 특성을 이용한 현상 결함 감소방법 - Google Patents
표면 에너지 특성을 이용한 현상 결함 감소방법 Download PDFInfo
- Publication number
- KR19990057800A KR19990057800A KR1019970077879A KR19970077879A KR19990057800A KR 19990057800 A KR19990057800 A KR 19990057800A KR 1019970077879 A KR1019970077879 A KR 1019970077879A KR 19970077879 A KR19970077879 A KR 19970077879A KR 19990057800 A KR19990057800 A KR 19990057800A
- Authority
- KR
- South Korea
- Prior art keywords
- photoresist
- wafer
- developer
- surface energy
- chemically amplified
- Prior art date
Links
Landscapes
- Photosensitive Polymer And Photoresist Processing (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
본 발명은 반도체 제조 분야에 관한 것으로, 특히 화학 증폭형 메커니즘의 리소그래피 공정에 관한 것이다. 본 발명은 현상 공정시 화학 증폭형 포토레지스트의 높은 표면 에너지에 따른 포토레지스트 표면의 젖음성(wettability) 저하를 개선하여 원형 현상 결함을 방지하는 반도체 장치 제조방법을 제공하는데 그 목적이 있다. 이를 위하여 본 발명으로부터 제공되는 특징적인 반도체 장치 제조방법은 웨이퍼 또는 상기 웨이퍼 상에 형성된 소정의 하부층 상에 화학 증폭형 포토레지스트를 형성하는 제1 단계; 상기 포토레지스트 표면을 순수 처리하는 제2 단계; 및 상기 포토레지스트 상에 현상액을 적용하는 제3 단계를 포함하여 이루어진다.
Description
본 발명은 반도체 제조 분야에 관한 것으로, 특히 화학 증폭형 메커니즘의 리소그래피 공정에 관한 것이다.
반도체 장치의 고집적화에 따른 패턴의 미세화가 가속됨에 따라 다른 제반 기술과 더불어 화학 증폭형 레지스트가 요구되어 실제 공정에 적용되어 왔다. 이러한 화학 증폭형 메커니즘에서, 특정 패턴 형성을 위하여 웨이퍼 상에 도포되고 그 일부가 노광된 포토레지스트 상부에 현상액을 분사할 때, 포토레지스트의 높은 표면 에너지에 의해 포토레지스트의 일부 영역에서 현상액이 제대로 작용하지 못하여 현상이 이루어지지 않는 원형 현상 결함 현상이 문제시 되어왔다.
첨부된 도면 도 1은 원형 현상 결함이 발생하는 원리를 설명하기 위한 모식도를 나타낸 것이다.
도면 부호 '10'은 웨이퍼 상에 코팅된 포토레지스트, '11'은 현상액, '12'는 현상액 분사노즐을 각각 나타낸 것이다.
도 1은 웨이퍼 상에 코팅된 화학 증폭형 원자외선(DUV) 포토레지스트(10) 상에 현상액 분사노즐(12)을 통해 계면활성제(surfactant)를 포함하지 않는 현상액(SD-1)(11)의 분사를 진행하고 있는 상태를 도시하고 있으며, 포토레지스트(10)는 소정의 포토마스크를 사용하여 노광 공정을 진행한 후의 상태이다. 이때, 현상액(11)과 포토레지스트(10)의 계면에서 포토레지스트(10)의 높은 표면 에너지에 따른 젖음성(wettability) 저하로 인하여 다수의 원형 현상 결함이 발생하여 수 차례의 재현상 공정 및 결함 검사(defect inspection)를 거쳐야 하는 문제점이 있었다. 이러한 문제점은 계면활성제를 첨가한 현상액을 사용하는 경우에는 거의 나타나지 않는 것으로, 반도체 제조 공정시 사용되는 현상액의 사용 제한에 따른 원가 상승과 전체 공정시간의 증가를 유발한다.
도면에서 위 박스는 포토레지스트(10) 상에 현상액(11)이 퍼져 나갈 때, 현상액(11)의 젖음성 저하로 인하여 즉, 포토레지스트(10) 표면의 일부 지역(A)에서 현상액(11)이 도포되지 않는 현상을 나타낸 평면도이다.
또한, 아래 박스는 이러한 포토레지스트(10) 표면의 높은 표면 에너지에 따른 포토레지스트(10)의 젖음성 저하로 인하여 버블(B)이 유발되는 현상을 나타낸 단면도로서, 이러한 버블(B)이 현상 공정후 원형 현상 결함을 유발하게 된다.
아래의 표 1은 포토레지스트의 종류에 따른 접촉각 및 원형 현상 결함수를 나타낸 것이다. 이때, 포토레지스트의 표면 에너지를 나타내는 하나의 지표로서 접촉각을 나타내었으며, 접촉각이 크면 표면 에너지 또한 크다고 할 수 있다.
PFI38(i-라인) | TDUR-P007(DUV) | SHINETSU(DUV) | |
접촉각 | 55° | 66.9° | 80° |
원형 현상 결함수 | 0 ∼ 2 | 8 | 200 ∼ 300 |
상기한 바와 같은 표 1에 나타낸 바와 같이 i-라인 포토레지스트의 경우 원형 현상 결함이 거의 나타나지 않는 반면, 원자외선(DUV) 포토레지스트의 경우에는 많은 개수의 원형 현상 결함이 유발되는 것을 알 수 있다. 또한, 이러한 원형 현상 결함의 수는 접촉각(결국, 표면 에너지)과 큰 관련이 있음을 알 수 있다.
첨부된 도면 도 2는 종래 기술에 따라 화학 증폭형 원자외선 포토레지스트인 TRUD-P015 레지스트(표면 에너지는 50∼60dyne/㎝이며, 68° 이상의 접촉각을 나타낸다)를 계면활성제를 첨가하기 않은 현상액(SD-1)을 사용하여 현상한 경우, 웨이퍼 상에서 검출된 결함을 KLA 데이터화하여 도시한 것으로, 검출된 총 302개의 결함 중에서 숫자 1∼13으로 표시한 13개의 원형 현상 결함을 제외한 나머지는 오류 결함(false defect; 잘못 검출된 결함)이다. 보통 KLA 장비를 사용하여 웨이퍼 검사를 실시하게 되면, 오류의 종류에 따른 검출이 불가능하고 잘못 검출된 오류 결함이 검출될 수 있어 결함이 검출된 포인트에 대한 전자 현미경 검사를 거치게 된다.
본 발명은 현상 공정시 화학 증폭형 포토레지스트의 높은 표면 에너지에 따른 포토레지스트 표면의 젖음성 저하를 개선하여 원형 현상 결함을 방지하는 반도체 장치 제조방법을 제공하는데 그 목적이 있다.
도 1은 원형 현상 결함이 발생하는 원리를 설명하기 위한 모식도.
도 2는 종래 기술에 따른 현상 공정후 웨이퍼 상에서 검출된 결함을 KLA 데이터화하여 도시한 도면.
도 3은 본 발명의 일실시예에 따른 현상 공정후 웨이퍼 상에서 검출된 결함을 KLA 데이터화하여 도시한 도면.
* 도면의 주요 부분에 대한 부호의 설명
10 : 포토레지스트
11 : 현상액
12 : 현상액 분사노즐
본 발명으로부터 제공되는 특징적인 반도체 장치 제조방법은 웨이퍼 또는 상기 웨이퍼 상에 형성된 소정의 하부층 상에 화학 증폭형 포토레지스트를 형성하는 제1 단계; 상기 포토레지스트 표면을 순수 처리하는 제2 단계; 및 상기 포토레지스트 상에 현상액을 적용하는 제3 단계를 포함하여 이루어진다.
이하, 첨부된 도면을 참조하여 본 발명을 상술한다.
먼저, 본 발명의 일실시예에 따른 반도체 장치 제조 공정을 살펴보면, 우선 웨이퍼 상에 형성된 소정의 하부층 상부에 층간 절연막을 증착한다.
다음으로, 층간 절연막 상부에 화학 증폭형 원자외선 포토레지스트인 TRUD-P015 레지스트를 코팅하고, 콘택홀 형성을 위한 포토마스크를 사용하여 노광을 실시한다.
계속하여, 포토레지스트 표면을 순수(deionized water) 사용하여 린싱(rinsing) 한다. 이때, 순수를 사용한 린싱은 웨이퍼를 500rpm 이상으로 회전시키면서 3초 이상 실시하며, 1000rpm 이상으로 웨이퍼를 회전시키면서 건조시키는 공정을 포함한다. 이와 같이 순수를 사용한 포토레지스트 표면 처리를 실시함으로써 이를 통해 포토레지스트의 표면 에너지를 30dyne/㎝ 이하로 저하시킬 수 있어 후속 현상 공정시 포토레지스트 표면의 젖음성을 향상시킴으로써 현상 결함을 방지할 수 있다. 즉, 포토레지스트의 표면 에너지를 현상액의 표면 에너지 수준으로 맞추어 줌으로써 젖음성을 향상시킨다.
이후, 포토레지스트 표면에 계면활성제가 포함되지 현상액(SD-1)을 분사하여 포토레지스트의 현상을 실시한다.
아래의 표 2에 표면 순수 처리전과 상기한 본 발명의 일실시예에 따른 표면 순수 처리후 포토레지스트(TDUR-P015)의 접촉각(9 포인트를 체크한 결과의 평균값) 및 웨이퍼 전체의 원형 현상 결함수를 나타내었다.
표면 순수 처리전 | 표면 순수 처리후 | |
접촉각 | 68° | 43° |
원형 현상 결함수 | 10 ∼ 20 | 0 |
상기한 표 2에 나타난 바와 같이 본 발명의 일실시예에 따라 표면 순수 처리를 실시했을 때, 접촉각이 43°로 줄어들고 원형 현상 결함이 발견되지 않았다.
첨부된 도면 도 3은 본 발명의 일실시예에 따른 현상 공정 진행시 웨이퍼 상에서 검출된 결함을 KLA 데이터화하여 도시한 것으로, 점으로 표시된 10개의 결함은 오류 결함을 나타낸 것으로, 그 부분에 대한 전자 현미경 검사 결과, 원형 현상 결함이 아님을 확인할 수 있었다. 결국, 원형 현상 결함은 검출되지 않았다.
상술한 일실시예는 특정 종류의 포토레지스트를 일례로 들어 설명하였으나, 그 정도에 차이가 있을 뿐 본 발명은 거의 모든 화학 증폭형 포토레지스트에서 효과를 나타낸다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
이상에서와 같이 본 발명은 계면활성제가 포함되지 않은 현상액을 사용할 경우에도 원형 현상 결함을 방지할 수 있어 원가 절감 효과를 가져오며, 또한 현상 결함 발생에 따른 재현상 공정 및 검사 시간을 단축함으로써 전체적인 반도체 제조 공정시간을 단축시킬 수 있다.
Claims (6)
- 웨이퍼 또는 상기 웨이퍼 상에 형성된 소정의 하부층 상에 화학 증폭형 포토레지스트를 형성하는 제1 단계;상기 포토레지스트 표면을 순수 처리하는 제2 단계; 및상기 포토레지스트 상에 현상액을 적용하는 제3 단계를 포함하여 이루어진 반도체 장치 제조방법.
- 제 1 항에 있어서,상기 포토레지스트가원자외선 포토레지스트인 반도체 장치 제조방법.
- 제 1 항 또는 제 2 항에 있어서,상기 현상액이계면활성제를 포함하지 않는 반도체 장치 제조방법.
- 제 1 항에 있어서,상기 제2 단계가상기 웨이퍼를 회전시키면서 적어도 3초 동안 순수를 공급하는 제4 단계와,상기 웨이퍼를 회전시키면서 건조시키는 제5 단계를 포함하여 이루어진 반도체 장치 제조방법.
- 제 4 항에 있어서,상기 제4 단계에서상기 웨이퍼의 회전 속도가 적어도 500rpm인 반도체 장치 제조방법.
- 제 4 항 또는 제 5 항에 있어서,상기 제5 단계에서상기 웨이퍼의 회전 속도가 적어도 1000rpm인 반도체 장치 제조방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970077879A KR19990057800A (ko) | 1997-12-30 | 1997-12-30 | 표면 에너지 특성을 이용한 현상 결함 감소방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970077879A KR19990057800A (ko) | 1997-12-30 | 1997-12-30 | 표면 에너지 특성을 이용한 현상 결함 감소방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR19990057800A true KR19990057800A (ko) | 1999-07-15 |
Family
ID=66172164
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019970077879A KR19990057800A (ko) | 1997-12-30 | 1997-12-30 | 표면 에너지 특성을 이용한 현상 결함 감소방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR19990057800A (ko) |
-
1997
- 1997-12-30 KR KR1019970077879A patent/KR19990057800A/ko not_active Application Discontinuation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6613499B2 (en) | Development method for manufacturing semiconductors | |
KR0156316B1 (ko) | 반도체장치의 패턴 형성방법 | |
JP2006317774A (ja) | パターン形成方法 | |
KR19990057800A (ko) | 표면 에너지 특성을 이용한 현상 결함 감소방법 | |
US8101340B2 (en) | Method of inhibiting photoresist pattern collapse | |
US6649525B1 (en) | Methods and systems for controlling resist residue defects at gate layer in a semiconductor device manufacturing process | |
JPH07142344A (ja) | フォトレジストの現像方法 | |
KR19990060922A (ko) | 반도체 소자의 제조 방법 | |
JPH09246166A (ja) | フォトレジストの現像方法 | |
KR100842736B1 (ko) | 반도체 소자의 제조 방법 | |
KR100358161B1 (ko) | 반도체소자제조방법 | |
KR100307632B1 (ko) | 감광막 패턴 형성방법 | |
KR970004428B1 (ko) | 반도체소자의 제조방법 | |
KR100207448B1 (ko) | 산의 확산방지막이 구비된 3중층 감광막 | |
KR100436771B1 (ko) | 반도체소자의감광막패턴형성방법 | |
KR0164611B1 (ko) | 레지스트 패턴 형성방법 | |
KR960014966B1 (ko) | 마스크의 제조방법 | |
KR100399889B1 (ko) | 반도체소자의감광층패턴형성방법 | |
KR100496815B1 (ko) | 화학적 팽창 공정을 이용한 반도체 소자 제조방법 | |
US6759179B1 (en) | Methods and systems for controlling resist residue defects at gate layer in a semiconductor device manufacturing process | |
KR100197983B1 (ko) | 원자외선을 이용한 삼층 감광막 패턴 형성방법 | |
KR960013149B1 (ko) | 감광막 패턴 제거 방법 | |
KR20060054681A (ko) | 포토레지스트 패턴 및 박막 패턴 형성방법 | |
JPH04338960A (ja) | レジストパターンの形成方法 | |
KR100261182B1 (ko) | 반도체소자의 패턴형성방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application |