KR100307632B1 - 감광막 패턴 형성방법 - Google Patents

Abstract

감광막 패턴 형성방법에 관해 개시되어 있다. 여기서, 본 발명은 반도체 기판 상에 감광막을 도포하는 단계; 상기 도포된 감광막을 노광하는 단계; 상기 노광된 감광막을 현상하는 단계; 및 상기 현상된 감광막이 형성되어 있는 상기 기판의 회전수를 순차적으로 증감시키면서 상기 기판을 세정하되, 전체적으로는 상기 기판의 회전수가 증가되는 방식으로 세정하는 단계를 포함하는 감광막 패턴 형성방법을 제공한다. 따라서, 감광막 패턴 형성과정에서 기판 상에 발생되는 파티클들, 예컨대 투명성 파티클들을 기판으로부터 완전히 제거하여 후속 습식식각의 신뢰성을 높일 수 있다.

Description

감광막 패턴 형성방법{Method for forming a photosensitive film pattern}

본 발명은 반도체 장치의 제조방법에 관한 것으로서, 자세하게는 반도체 장치의 감광막 패턴 형성방법에 관한 것이다.

반도체 장치의 사진공정은 기판 상에 형성된 감광막을 원하는 형태로 패터닝하는 공정이다. 사진공정에서 형성되는 감광막 패턴은 후속 공정, 예컨대 식각공정이나 이온주입공정등에서 기판의 특정 부분을 가리는 마스크로 사용된다.

감광막 패턴을 형성하는 공정은 널리 알려져 있는 바와 같이, 감광막 도포공정, 노광공정, 현상공정 및 세정공정으로 세분할 수 있다. 모든 공정이 다 중요하지만, 상기 세정공정은 감광막 패턴 형성공정의 최종 단계로써 감광막 패턴을 형성하는 과정에서 기판 상에 발생된 파티클을 제거하는 공정이라는 점에서, 상기 감광막 패턴 형성공정과 후속 공정을 이어준다는 점에서 특히 중요한 공정이다.

도 1은 종래 기술에 의한 감광막 패턴 형성방법의 세정공정을 나타낸 그래프도인데, 가로 축은 세정시간을, 세로 축은 분당 기판의 회전수(Rotation Per Minute, 이하 RPM이라 함)를 나타낸다. 그리고 그래프(10)는 세정공정에서 기판의 회전수 변화를 나타낸다.

도 1을 참조하면, 종래 기술에 의한 감광막 패턴 형성방법에서 세정공정은 먼저, 2,000rpm으로 현상 후의 기판을 회전시키면서 그 위에 순수(D.I Water)를 3초 동안 분사한다. 이어서, 상기 기판의 회전수를 1,000rpm으로 낮춰서 세정한다.

그런데, 종래 기술에 의한 감광막 패턴 형성방법으로 감광막 패턴을 형성한 후 노출된 하부막을 식각하기 위해 습식식각을 한 결과 식각 불량이 발생되었다. 즉, 상기 습식식각에 의해 노출된 하부막중에서 완전히 식각되지 않은 부분이 있었다.

따라서, 본 발명이 이루고자 하는 기술적 과제는 상술한 종래 기술이 갖는 문제점을 해소하기 위한 것으로써, 현상 공정 후에 기판 상에 남아 있는 파티클을 제거하여 후속 습식식각에서 나타나는 식각불량을 해소할 수 있는 반도체 장치의감광막 패턴 형성방법을 제공함에 있다.

도 1은 종래 기술에 의한 반도체 장치의 감광막 패턴 형성방법을 단계별로 나타낸 블록도이다.

도 2는 본 발명의 실시예에 의한 반도체 장치의 감광막 패턴 형성방법을 단계별로 나타낸 블록도이다.

도 3은 본 발명의 실시예에 의한 반도체 장치의 감광막 패턴 형성방법에 포함된 세정공정을 나타낸 그래프도이다.

*도면의 주요 부분에 대한 부호설명*

40, 42, 44 및 46:제1 내지 제4 단계.

상기 기술적 과제를 달성하기 위해, 본 발명에 의한 반도체 장치의 감광막 패턴 형성방법은 다음과 같다.

즉, (a) 반도체 기판 상에 감광막을 도포한다. (b) 상기 도포된 감광막을 노광한다. (c) 상기 노광된 감광막을 현상한다. (d) 상기 현상된 감광막이 형성되어 있는 상기 기판을 세정하되, 상기 기판의 회전수를 순차적으로 증가시키면서 세정한다.

본 발명의 실시예에 의하면, 상기 세정은 기판의 회전수에 따라 그 단계를 총 9단계로 나누고, 상기 단계가 높아지면서 결과적으로 상기 기판의 회전수도 높아지게 하는 것이 바람직하다. 또한, 상기 각 세정 단계별로 기판의 회전수는 500rpm정도의 차이가 나게 한다.

본 발명의 실시예에 의하면, 상기 제1 내지 제9 세정 단계에서 기판의 회전수는 각각 500rpm, 1,000rpm, 1,500rpm, 1,000rpm, 1,500rpm, 2,000rpm, 1,500rpm, 2,000rpm 및 2,500rpm이다.

본 발명의 실시예에 의하면, 상기 세정공정은 심플 웰 형성공정에 적용한다.

이와 같이, 감광막 패턴 형성 공정중의 세정공정에서 기판의 회전수를 순차적으로 높여 가면서 상기 기판을 세정함으로써, 상기 감광막 패턴 형성과정에서 상기 기판 상에 발생되는 투명성 파티클들을 기판으로부터 완전히 제거하여 후속 습식식각을 정상적으로 실시할 수 있다. 따라서, 식각의 신뢰성이 높아진다.

이하, 본 발명의 실시예에 의한 감광막 패턴 형성공정에서의 반도체 기판 세정방법을 첨부된 도면들을 참조하여 상세하게 설명한다.

그러나 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들에 한정되는 것으로 해석되어져서는 안된다. 본 발명의 실시예는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되어지는 것이다. 도면에서 층이나 영역들의 두께는 명세서의 명확성을 위해 과장되어진 것이다. 도면상에서 동일한 부호는 동일한 요소를 지칭한다.

첨부된 도면들 중, 도 2는 본 발명의 실시예에 의한 반도체 장치의 감광막 패턴 형성공정을 단계별로 나타낸 블록도이고, 도 3은 본 발명의 실시예에 의한 반도체 장치의 감광막 패턴 형성방법에 포함된 세정공정을 나타낸 그래프도이다.

도 2를 참조하면, 제 1 단계(40)는 반도체 기판 상에 감광막을 도포하는 단계이다. 제 2 단계(42)는 상기 도포된 감광막을 노광하는 단계이다. 즉, 레티클을 이용하여 상기 도포된 감광막에 상기 레티클에 새겨진 패턴을 전사하는 단계이다. 상기 제 2 단계(42)에 의하여, 상기 도포된 감광막은 노광된 부분과 차광된 부분으로 나뉘어 진다. 제 3 단계(44)는 현상하는 단계이다. 곧, 상기 기판의 전면에 현상액을 분사하여 상기 감광막의 노광된 부분(또는 차광된 부분)을 제거한다. 이렇게 함으로써 기판 상에는 상기 감광막의 차광된 부분(또는 노광된 부분)만이 남게 되어 상기 레티클에 새겨진 패턴과 동일한 감광막 패턴이 형성된다.

제4 단계(46)는 감광막 패턴을 세정하는 단계이다. 곧, 현상으로 인해 상기기판 상에 상기 감광막 패턴이 되었다고는 하지만, 기판 상에서 현상에 사용한 케미컬이나 현상된 감광막 물질의 찌꺼지등이 여전히 남아 있다. 따라서, 이들을 제거하기 위해, 상기 감광막 패턴이 형성되어 있는 기판의 전면을 세정한다. 상기 세정에는 순수(D.I Water)를 사용한다. 상기 현상 후의 기판 세정은 상기 순수외에 다른 세정액을 사용할 수도 있다.

상기 기판의 세정공정은 다음과 같이 실시하다.

구체적으로, 현상이 완료된 상기 기판을 회전시키면서 그 표면에 세정액, 즉 순수를 분사하여 세정하는데, 바람직하게는 상기 기판의 회전수를 순차적으로 증가시키면서, 곧 낮은 회전수에서 높은 회전수로 증가시키면서 그 위에 순수를 분사하여 세정한다. 상기 기판의 세정단계는 적어도 3단계 이상으로 한다. 이때, 상기 기판의 세정단계는 기판의 회전수에 따라 구분한다. 바람직하게는 상기 기판의 세정단계를 9단계로 나누어 연속적으로 실시하되, 기판의 회전수가 순차적으로 증가하도록 실시한다. 또한 각 단계 사이의 기판의 회전수 사이에는 정해진 만큼, 예컨대 500rpm 정도 차이를 둔다.

도 3을 참조하면, 가로 축은 초 단위로 세정시간을 나타내고, 세로 축은 기판의 회전수를 분당 회전수(rpm)으로 나타낸다.

도 3의 그래프(G)를 참조하면, 제1 내지 제9 세정 단계(G1, G2, G3, G4, G5, G6, G7, G8, G9)는 각각 3초 정도씩 실시한다. 그리고 상기 각 단계에서의 기판의 회전수를 보면, 상기 제1 세정 단계(G1)에서는 500rpm으로 기판을 회전 시키고, 제2 세정단계(G2)에서는 1,000rpm으로 회전 시키며, 제3 세정 단계(G3)에서는1,500rpm으로 기판을 회전시킨다. 계속해서, 제4 내지 제9 세정 단계(G4, G5, G6, G7, G8, G9)에서는 각각 1,000rpm, 1,500rpm, 2,000rpm, 1,500rpm, 2,000rpm 및 2,500rpm으로 기판을 회전시키면서 세정한다. 상기 각 단계에서의 세정시간을 반드시 3초 정도로 한정하지는 않는다.

한편, 도 3에 도시한 그래프(G)의 변화는 각 단계별 기판의 회전수 변화를 나타낸 것으로 설명의 편의를 위해 도시한 것이다. 기판의 회전수를 순간적으로 크게 증감시키는 것은 설비 및 기판에 바람직하지 않은 영향을 주기 때문에 실제로는 가는 선(S)으로 도시한 바와 같이 연속적으로 기판의 회전수를 변화시킨다.

일반적으로 반도체 장치의 제조공정에는 사진공정이 포함되므로, 상기 본 발명의 실시예에 의한 감광막 패턴 형성방법은 대 부분의 반도체 장치의 제조공정에 적용될 수 있다.

예를 들면, 심플 웰 형성 공정은 기판을 전처리하는 공정과 전 처리된 기판 상에 산화막을 형성하는 공정, 상기 산화막이 형성된 기판에 이온을 주입하여 P 또는 N형 웰을 형성하는 공정, 상기 산화막의 일부를 노출시키는 감광막 패턴을 형성하는 사진 공정, 상기 노출된 산화막을 제거하는 습식공정 및 상기 산화막이 제거된 기판에 후속으로 이온주입을 실시하여 N형 또는 P형 웰을 형성하는 공정과 상기 감광막 패턴을 제거하는 공정등을 포함한다. 그런데, 상기 사진 공정에서 상기 감광막 패턴을 상기 본 발명의 실시예에 의한 감광막 패턴 형성방법으로 형성할 수 있다. 그렇게 함으로써, 기판 상에 잔존하는 파티클, 예컨대 현상후 검사(After Development Inspection)에서 검출되지 않은 투명한 파티클들을 제거할 수 있다.다시 말하면, 감광막 패턴을 형성하는 과정의 한 과정인 세정공정의 불량을 제거할 수 있다. 따라서, 사진공정 후 실시되는 상기 습식식각에 대한 공정의 신뢰성을 높일 수 있다. 즉, 현상 후의 세정 불량에 의해 잔존하는 투명성 파티클이 기판 상에 잔존하는 경우, 정확히 말하자면, 노출된 산화막 표면에 잔존하는 경우, 상기 습식식각에서 마스크 역할을 하여 상기 산화막에 식각되지 않은 부분이 나타날 수 있는데, 본 발명의 실시예에 따라 감광막 패턴을 형성하는 경우 이를 방지할 수 있다는 말이다.

(실험예)

본 발명의 실시예에 의한 감광막 패턴 형성방법에 대한 효과를 검증하기 위해 다음과 같은 실험을 실시하였다. 본 실험은 종래 기술에 의한 감광막 패턴 형성방법과 본 발명의 실시예에 의한 감광막 패턴 형성방법으로 구분하여 실시한 후, 그 결과를 비교하는 방법으로 진행하였다.

실험예 1

아래의 표 1은 종래 기술 및 본 발명의 실시예에 의한 감광막 패턴 형성방법에 따라 감광막 패턴을 형성한 다음 기판을 습식식각하였을 때, 상기 기판의 표면에 잔존하는 파티클의 수를 파티클이 잔존하는 칩의 수로 나타낸 것이다.

스플리트	스플리트 내용	습식식각 스코프	기여도	적용 가능성
1	종래 기술	7칩	기준
2	스캔방식 적용	5칩	28%	비용상승, 오염
3	디스펜스타임변경0.5-2.0→2.0-4.0	7칩	0
4	디스펜스타임변경0.5-2.0→4.0-8.0	8칩	0
5	puddle time 변경57.5→79.9	5칩	28%	표준시간 증가
6	puddle time변경57.5→99.9	5칩	28%	표준시간 증가
7	디스펜스rpm변경2000(0.5')-30(2.0')→500(0.5')-100(1.0')-50(1.0')	5칩	28%	적용가능함
8	디스펜스rpm변경2000(0.5')-30(2.0')→250(0.5')-50(1.0')-30(1.0')	7칩	0	-
9	세정시간 변경3'-20'→6'-40'	4칩	42%	표준시간 증가
10	세정시간 변경3'-20'→12'-80'	3칩	57%	표준시간 증가
11	세정시 기판rpm변경2000(3')-500(20')→2000(3')-1000(1')-500(10')	4칩	42%	적용 가능함
12	세정시 기판rpm변경2000(3')-500(20')→500(3')-1000(10')-2000(10')	2칩	71%	적용가능함

상기 표 1에서 '스플리트(split)'는 실험의 단계를 나타내고, '스플리트 구분'은 각 실험 단계에서 달라지는 내용를 나타내며, '습식식각 후의 스코프(scope)'는 습식식각후에도 파티클이 분포되어 있는 칩 수를 나타낸다. 이때의 칩 수는 기판의 가장자리에서 기판의 중심쪽으로 측정한 칩 수이다. 감광막 패턴 형성 과정에서 발생되는 파티클들은 일반적으로 기판의 가장자리에 분포하는 경향이 있다. 또한, 표 1에서 '기여도'는 상기 '스플리트 내용'에 따라 실험을 실시한 후, 습식식각 하였을 때 기판 상에 잔존하는 파티클의 수의 변화를 나타낸다. 그리고 '적용 가능성'은 상기 '스플리트 내용'이 공정에 적용가능한지를 나타낸다.

실험은 표 1에 도시한 바와 같이, 스플리트된 순서대로 실시하였다. 즉, 먼저 제1 스플리트에서 종래 기술에 의한 감광막 패턴 형성방법을 적용하여 감광막 패턴을 형성한 후, 그 결과물을 습식식각하였다. 이때, '습식식각후 스코프'는 7개의 칩이었다. 이것은 기판의 가장자리로부터 중심으로 7번째 까지의 칩 상에 감광막 패턴 형성공정에서 발생된 파티클이 여전히 제거되지 않은 채 존재한다는 것을 의미한다. 이때의 칩 수를 기준으로 이후 실시되는 각 실험의 기여도를 측정하였다.

제2 스플리트에서 감광막 패턴을 형성하는 과정에 스캔(scan)방식을 적용하였다. 곧, 현상액을 기판의 양단 사이를 왕복하는 노즐로 분사하였다. 이 내용대로 실험을 한 바, '습식식각후 스코프'는 5개의 칩에 해당되었다. 따라서, 파티클 개선이 미약하기는 하지만 종래 기술에 비해 28%정도 파티클 수가 줄어 들었다. 하지만 비용이 증가되었다.

제3 스플리트에서 감광막 현상액 스프레이(spray) 시간을 변경하였다. 즉, 감광막 현상액의 시간을 0.5초∼2.0초에서 2.0초∼4.0초로 변경하였다. 그러나, 습식식각후의 기판에 존재하는 파티클의 수는 종래와 같았다. 즉, 기여도가 없었다.

제4 스플리트에서는 감광막 현상액 스프레이 시간을 더 늘렸다. 즉, 스프레이 시간을 0.5초∼2.0초에서 4.0초∼8.0초로 늘렸다. 그러나, 파티클이 존재하는 칩의 수는 8개로 1개가 증가되었다. 따라서, 제3 스플리트에서와 마찬가지로 기여도는 없었다.

제5 및 제6 스플리트에서 퍼들 타임(puddle time)을 증가 시켰다. 즉, 감광막 패턴을 현상하기 위해, 그 전면에 현상액을 분사한 상태 그대로 두는 시간을 증가 시켰다. 구체적으로, 제5 스플리트에서는 상기 퍼들 타임을 57.7초에서 79.9초로, 상기 제6 스플리트에서는 99.9초로 각각 증가 시켰다. 이 결과, 파티클이 존재하는 칩의 수는 5개로 줄어들었다. 따라서, 종래에 비해 28%정도의 파티클 수가 개선되었다. 하지만, 표준 시간의 증가에 비해 그 효과는 미약하였다.

제 7 및 제 8 스플리트에서 현상할 때의 기판의 회전수와 그때의 회전 시간을 각각 변경하였다.

구체적으로, 상기 제7 스플리트에서 현상을 위해, 기판을 2,000rpm으로 0.5초 동안 회전시키고, 30rpm으로 2.0초 동안 회전시키던 것을 500rpm으로 0.5초, 100rpm으로 1.0초, 50rpm으로 1.0초 동안 회전 시켰다. 이 결과, 파티클이 존재하는 칩의 수는 종래에 비해 줄어들었으나, 여전히 5개(28%)로 기여도는 미약하였다. 그러나, 시간요인이나 다른 요인의 증가는 없으므로 공정에 적용은 가능하다.

한편, 제8 스플리트에서는 현상을 위해, 기판을 2,000rpm으로 0.5초 동안 회전시키고, 30rpm으로 2.0초 동안 회전시키던 것을 250rpm으로 0.5초, 50rpm으로 1.0초, 30rpm으로 1.0초 동안 회전시켰다. 그러나, 상기 제7 스플리트의 경우와 달리 기여도는 전혀 없었다.

제 9 및 제 10 스플리트에서 현상 후의 기판 세정 시간을 증가 시켰다. 즉, 제9 스플리트에서는 상기 기판 세정 시간을 3초∼20초 동안 실시하던 것을 6초∼40초 동안, 제 10 스플리트에서는 12초∼80초 동안으로 증가 시켰다. 이 결과, 상기 제 9 스플리트의 경우, 파티클이 존재하는 칩의 수가 4개로, 상기 제 10 스플리트의 경우, 파티클이 존재하는 칩의 수가 3개로 각각 줄었다. 따라서, 기여도는 상기 제 9 스플리트의 경우가 42%, 상기 제 10 스플리트의 경우가 57%씩 각각 증가하였다. 그러나, 표준시간은 증가 하였다. 기판의 세정은 순수(D.I water)를 사용하여 실시하였다.

제 11 및 제 12 스플리트에서 기판을 세정할 때의 기판 회전수와 시간을 각각 다르게 하였다.

구체적으로, 제 11 스플리트에서 상기 기판을 세정할 때, 상기 기판을 2,000rpm으로 3초, 500rpm으로 20초 동안 회전시키던 것을 2,000rpm으로 3초, 1,000rpm으로 10초, 500rpm으로 10초 동안 순차적으로 회전수가 작아지도록 회전시켰다. 이 결과, 파티클이 잔존하는 칩의 수는 4개로 줄어들어 기여도가 42% 정도 증가되었다.

한편, 제 12 스플리트에서는 상기 기판을 세정할 동안 상기 기판을 2,000rpm으로 3초, 500rpm으로 20초 동안 회전시키던 것을 500rpm으로 3초, 1,000rpm으로 10초, 2,000rpm으로 10초 동안 회전시켰다. 즉, 세정할 동안 상기 제 11 스플리트와 반대로 기판의 회전수를 순차적으로 증가 시켰다. 이 결과, 파티클이 잔존하는 칩의 수는 2개로 줄어들어 기여도가 71%정도 증가되었다.

상기 제 11 및 제 12 스플리트의 경우, 전체 세정시간을 23초 정도로 일정하게 하였다. 또한, 별도의 비용 증가 요인은 발생하지 않았다. 따라서, 상기 제 11및 제 12 스플리트는 공정에 적용가능한 것으로 판단되었다.

상기 실험 결과로 볼 때, 감광막 패턴을 형성 공정으로 인해 발생되는 파티클의 수는 현상액 분사 방식을 스캔 방식으로 변경하거나, 퍼들 타임을 증가시키거나, 현상액을 분사할 때 기판의 회전수를 높이는 경우나, 기판의 세정 시간을 증가시키고 세정시 기판의 회전수를 순차적으로 낮추거나 높이는 경우등 어느 경우에서나 파티클이 잔존하는 칩의 수는 줄어드는 것을 알 수 있다. 하지만, 상기 현상액 분사 방식을 스캔 방식으로 변경하거나, 퍼들 타임을 증가시키거나, 현상액을 분사할 때 기판의 회전수를 높이는 경우나, 기판의 세정 시간을 증가시키는 경우는 그 정도가 28%정도로 낮음을 알 수 있다. 또한, 기판 세정시 기판의 회전수를 순차적으로 감소시키는 경우(상기 제11 스플리트 참조)에도 파티클 제거 효과는 42%정도로 상기 세정 시간을 증가시켰을 때와 동일하거나 그 보다 낮음을 알 수 있다. 따라서, 세정시 기판의 회전수를 순차적으로 높여가는 것이 칩 상에서 파티클을 최소한으로 줄이는데 바람직한 방법임을 알 수 있다.

실험예 2

여기에 주안점을 두고, 다음에는 세정시 기판의 회전수를 순차적으로 높이면서 실시하되, 실시횟수에 따라 파티클 제거 효율이 어떻게 달라지는 가를 알아 보았다. 이때, 전체 세정시간은 같거나 다르게 하였다. 또한, 세정의 각 단계에서의 기판의 회전수는 동일하게 설정하고 그 범위에서 3개의 회전수를 선택하여 가장 낮은 회전수부터 기판을 회전시켜 순차적으로 높여가는 방법으로 실험을 실시하였다.

아래의 표 2는 실험의 내용과 그 결과를 함께 나타낸 것이다.

스플리트	스플리트 내용	파티클 검사
		파티클 총수	세정 불량수
1	2000(3')-1000(20')	11995개	90%
2	500(3')-1000(10')-2000(10')1회 실시	17개	11개
3	500(3')-1000(5')-2000(5')2회실시	20개	16개
4	500(3')-1000(5')-2000(5')3회실시	15개	5개
5	500(3')-1000(5')-2000(5')4회 실시	15개	3개

상기 표 2에 나타낸 바와 같이, 제1 스플리트는 종래 기술에 의한 감광막 패턴 형성후의 세정방법에 따라 기판을 세정한 경우로써, 2,000rpm으로 3초, 1,000rpm으로 20초 동안 기판을 회전시키면서 순수를 사용하여 기판을 세정하였다. 이때, 파티클 측정장비(예컨대, KLA)를 사용하여 파티클을 측정한 결과 그 수는 총 11,995개였고, 이중에서, 세정 불량으로 인한 것이 90%였다.

이후의 제2 내지 제5 스플리트는 본 발명의 실시예에 따라 실시한 실험을 나타낸다.

제2 스플리트에서 전체 세정시간은 종래와 동일하게 23초 정도로 설정하였으나, 기판을 회전시키기 위한 회전수는 3개의 값, 즉 500rpm, 1000rpm 및 2,000rpm을 사용하였다.

구체적으로, 500rpm으로 3초, 1,000rpm으로 10초, 2,000rpm으로 10초 동안 순차적으로 기판을 회전시키면서 세정하였다. 이 결과, 기판 상에서 총 17개의 파티클이 확인되었으며, 그중에서 상기 세정 불량으로 인한 것은 11개로 67% 정도를 차지하였다.

제3 스플리트에서는 현상 후의 세정을 3단계로 나누어 실시하였고, 실시한 다음 다시 반복하였다. 곧 2회 반복하여 세정을 실시하였다.

즉, 500rpm으로 3초, 1,000rpm으로 5초, 2,000rpm으로 5초 동안 기판을 회전시키면서 순차적으로 세정을 실시한 다음, 500rpm부터 다시 반복하였다. 이 결과, 기판 상에서 총 20개의 파티클이 관측되었으며, 그중에서 16개 정도가 세정 불량으로 인한 것으로 판명되었다. 따라서, 세정 불량율은 80%정도였다.

제4 스플리트에서는 상기 제3 스플리트와 동일한 방법으로 세정을 실시하되, 반복 횟수는 3회로 하였다. 이 결과, 기판상에서 관측된 파티클 수는 총 15개로 상기 제2 및 제3 스플리트때보다 작았다. 총 15개의 파티클 중에서 세정 불량으로 인한 것은 5개로써 33% 정도였다.

제5 스플리트에서는 상기 제4 스플리트보다 세정 반복 횟수를 증가하여 총 4회 반복하였다. 이 결과, 파티클 수는 총 15개가 관측되었으며, 그중에서 세정불량으로 인한 것은 3개(20%정도)로 세정 불량율이 가장 낮았다.

실험 결과를 볼 때, 본 발명의 실시예에 따라 현상 후 기판을 세정함으로써, 기판 상에서 관측된 파티클의 총수는 종래의 11,995개에서 15개∼20개로 대폭 감소함을 알 수 있었다. 파티클 총수에서 세정 불량으로 인한 수도 본 발명의 실시예에 의한 경우, 3개∼11개정도로 종래에 비해 대폭 감소함을 알 수 있었다.

한편, 상기 제2 내지 제5 스플리트만을 놓고 볼 때, 동일 회전 수 구간에서 세정을 반복 실시하는 것이 총 파티클 수와 세정불량으로 인한 파티클 수를 모두 감소시킴을 알 수 있었다.

실험예 3

실험 1 및 2에서 기판을 세정할 때, 기판의 회전수를 여러 단계에 걸쳐 순차적으로 높이고, 또한 정해진 구간에서 세정하는 횟수를 증가시킴으로써 기판 상에서 관측되는 파티클의 수는 급격히 감소됨을 알 수 있었다. 그러나, 각 단계에서 기판을 회전시키는 시간은 다르게 하였다.

실험예 3은 현상 후의 기판을 4단계 이상으로 나누어 세정하되, 각 단계의 시간을 동일하게 한 것이 특징이다. 상기 세정 단계의 각각은 회전수로 한다.

아래의 표 3은 실험내용과 그 결과를 나타낸 것이다.

	종래 기술	본 발명의 실시예
세정진행 시퀀스	2000rpm(3')→500rpm(20')	500rpm(3')→1000rpm(3')→1500rpm(3')→1000rpm(3')→1500rpm(3')→2000rpm(3')→1500rpm(3')→2000rpm(3')→2500rpm(3')
습식식각 후측정된 파티클수	총계:17528개	총계:18(세정불양:0개)

상기 표 3을 참조하면, 종래 기술에 의한 방법에서는 2,000rpm으로 3초, 500rpm으로 20초 동안 기판을 세정하였다. 그 결과, 총 17,528개의 파티클이 세정한 후의 기판 상에서 관측되었다.

한편, 본 발명의 실시예에 의한 세정방법에서는 기판의 세정을 총 9단계로 나누어 실시하였다. 상기 세정의 각 단계 사이의 회전수 간격은 500rpm으로 하였다.

구체적으로, 500rpm으로 3초, 1,000rpm으로 3초, 1,500rpm으로 3초, 다시 1,000rpm으로 3초, 1,500rpm으로 3초, 2,000rpm으로 3초, 다시 1,500rpm으로 3초,2,000rpm으로 3초, 2,500rpm으로 3초 동안 기판을 회전시키면서 세정하였다. 이 결과, 기판 상에서 파티클의 총수는 18개로 대폭 감소하였으며, 이중에서 세정 불량으로 인한 파티클은 하나도 없었다(0개). 곧, 세정 불량율은 제로(0)였다.

이렇게 볼 때, 실험예 3은 본 발명의 가장 바람직한 실시예를 구현하고 있음을 알 수 있다.

상기한 설명에서 많은 사항이 구체적으로 기재되어 있으나, 그들은 발명의 범위를 한정하는 것이라기 보다, 바람직한 실시예의 예시로서 해석되어야 한다. 예들 들어 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 현상 후 기판 세정하는 단계에서 회전수를 순차적으로 높이는 방법으로 세정하되, 상기 세정 각 단계에서의 기판 회전수 및 상기 회전수의 범위를 다르게 하여 실시하는 것은 명백하므로, 본 발명의 범위는 설명된 실시예에 의하여 정하여 질 것이 아니고 특허 청구범위에 기재된 기술적 사상에 의해 정하여져야 한다.

상술한 바와 같이, 현상후 실시하는 세정공정에서 반도체 기판의 회전수를 순차적으로 높여 가면서 상기 기판을 세정한다. 이렇게 함으로써, 감광막 패턴 형성과정에서 상기 기판 상에 발생되는 파티클들, 예컨대 투명성 파티클들을 기판으로부터 완전히 제거하여 후속 습식식각을 정상적으로 실시할 수 있다. 따라서, 식각의 신뢰성이 높아진다.

Claims (3)

1. (a) 반도체 기판 상에 감광막을 도포하는 단계;

   (b) 상기 도포된 감광막을 노광하는 단계;

   (c) 상기 노광된 감광막을 현상하는 단계; 및

   (d) 상기 현상된 감광막이 형성되어 있는 상기 기판의 회전수를 순차적으로 증감시키면서 상기 기판을 세정하되, 전체적으로는 상기 기판의 회전수가 증가되는 방식으로 세정하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 감광막 패턴 형성공정.
2. 제 1 항에 있어서, 상기 세정은 기판의 회전수에 따라 그 단계를 총 9단계로 나누어 실시하고, 상기 단계가 높아지면서 결과적으로 상기 기판의 회전수도 높아지게 하는 것을 특징으로 하는 반도체 장치의 감광막 패턴 형성공정.
3. 제 2 항에 있어서, 상기 (a) 내지 (b) 단계를 포함하는 세정공정은 심플 웰 형성공정의 감광막 패턴 형성공정에 적용하는 것을 특징으로 하는 반도체 장치의 감광막 패턴 형성공정.