KR19990050779A - 비지에이 패키지용 리드프레임 - Google Patents

비지에이 패키지용 리드프레임 Download PDF

Info

Publication number
KR19990050779A
KR19990050779A KR1019970069962A KR19970069962A KR19990050779A KR 19990050779 A KR19990050779 A KR 19990050779A KR 1019970069962 A KR1019970069962 A KR 1019970069962A KR 19970069962 A KR19970069962 A KR 19970069962A KR 19990050779 A KR19990050779 A KR 19990050779A
Authority
KR
South Korea
Prior art keywords
package
lead
semiconductor chip
lead frame
bump
Prior art date
Application number
KR1019970069962A
Other languages
English (en)
Inventor
김영준
Original Assignee
유무성
삼성항공산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 유무성, 삼성항공산업 주식회사 filed Critical 유무성
Priority to KR1019970069962A priority Critical patent/KR19990050779A/ko
Publication of KR19990050779A publication Critical patent/KR19990050779A/ko

Links

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

비지에이 패키지용 리드프레임이 개시된다. 개시된 비지에이 패키지용 리드프레임은 비지에이 패키지에서 반도체칩이 탑재되어 와이어본딩되며, 성형수지에 의해 몰딩된 후 반도체칩과 외부와의 전기적인 통로 역할을 하는 것으로, 상기 반도체칩과 와이어본딩되는 리드 및 상기 리드의 단부가 상기 성형수지 밖으로 노출될 수 있도록 절곡된 범프를 포함한다.

Description

비지에이 패키지용 리드프레임
본 발명은 비지에이(BGA) 패키지용 리드프레임에 관한 것으로서, 상세하게는 비지에이 패키지에서 반도체칩과 외부회로와의 전기적 통로 역할을 하는 범프를 구비한 비지에이 패키지용 리드프레임에 관한 것이다.
통상적으로 반도체 패키지는 구조나 기능에 따라 칩 온 리드(chip on lead, COL) 패키지, 리드 온 칩(lead on chip, LOC) 패키지, 비지에이(BGA) 패키지등 여러 가지 형태가 이용된다. 상술한 반도체 패키지 중 비지에이 패키지는 외부와의 전기적 신호전달을 위하여 복수개의 땜납볼을 구비하여 다른 패키지에 비해서 실장밀도가 증가된 것으로, 최근에 반도체칩이 고집적화됨에 따라 이용이 확산되고 있다. 이러한 비지에이 패키지의 일 예를 도 1에 도시해 보였다.
도면에 도시된 바와 같이, 이 비지에이 패키지는 반도체칩(11)과, 이 반도체칩(11)이 탑재되며 와이어본딩되는 리드가 마련된 리드프레임(12)을 구비하여 구성된다. 그리고, 반도체칩(11)과 리드프레임(12)은 성형수지(13)에 의해 몰딩되어 외부로부터 보호되며, 반도체칩(11)과 와이어본딩된 복수개의 리드에 각각 형성된 범프(14)에 땜납볼(15)이 부착되어 외부회로와 전기적 통로 역할을 한다.
도 2는 상술한 바와 같은 비지에이 패키지에 이용되는 리드프레임의 일 예를 도시한 평면도로서, 이러한 비지에이 패키지용 리드프레임은 반도체칩(11)과 와이어본딩되는 복수개의 리드(21)와, 타이바(22) 및 리드(21)의 단부에 형성되어 비지에이 패키지 제조과정 중 성형수지(13)에 의해 몰딩될 때 외부로 노출되어 땜납볼(15)이 부착되는 범프(23)를 포함하여 구성된다. 그리고, 도 3은 이러한 비지에이 패키지용 리드프레임을 이용하여 제작된 비지에이 패키지의 배면도로서, 복수개의 리드(21)의 단부에 형성된 범프(23)가 소정의 형태로 배열되어 성형수지(13)에 의해 몰딩된 비지에이 패키지(31)의 외부로 노출되게 된다.
종래의 기술에서는 이러한 범프(23)를 복수개의 리드(21)의 단부에 형성하기 위해서 반에칭하는 방식을 이용하였다. 이를 상세히 설명하면, 리드프레임 소재에 대하여 에칭공정을 실시하여 소정 패턴의 리드(21)를 성형할 때, 이 리드(21)의 저면에 대하여 범프(23)로 이용되는 부위를 제외한 부위에 대하여 반에칭을 동시에 실시함으로써 리드(21)의 단부에 범프(23)를 형성하였다.
하지만. 도 4는 도 2의 Ⅳ-Ⅳ의 단면도로서, 통상적으로 리드프레임 소재의 두께는 약 0.254mm 정도의 얇은 두께를 가지기 때문에 상술한 바와 같은 반에칭 방식에 의해 리드(21)의 단부에 범프(23)를 형성할 때 반에칭 공정이 어렵기 때문에 생산성이 나빠지며, 공정수율이 나빠서 제품의 신뢰성이 떨어진다는 문제점이 있다. 또한, 리드프레임의 리드(21)는 반에칭공정에 의해서 최초 리드프레임 소재의 두께보다 얇은 두께로 형성되므로 비지에이 패키지 제조공정 중 몰딩공정 시 리드(21)가 변형되거나 성형수지(23)에 의해 리드(21)가 움직이게 되어 리드(21)의 단부에 형성된 범프(23)가 성형수지(13) 밖으로 과다하게 노출되거나 노출되지 못하는 문제점이 있다. 이러한 문제점을 방지하기 위해서는 리드프레임 소재로써 반에칭이 실시된 후에도 변형이 발생하지 않도록 충분한 두께를 가지는 소재를 이용하여야 하나, 이는 제조비용을 상승시키며 리드를 성형하기 위한 에칭공정 시간 등 제조공정 시간이 늘어나게 되어 생산성이 나빠진다는 문제점이 있다.
본 발명은 상기와 같은 문제점을 감안하여 창출된 것으로서, 비지에이 패키지 제조과정에서 몰딩 공정시 리드의 변형이 발생하지 않으며, 제조가 용이하여 생산성이 향상되도록 개선된 비지에이 패키지용 리드프레임을 제공하는데 그 목적이 있다.
도 1은 통상적인 비지에이 패키지의 일예를 도시한 단면도,
도 2는 종래의 비지에이 패키지용 리드프레임을 도시한 평면도,
도 3은 종래의 비지에이 패키지용 리드프레임이 적용된 비지에이 패키지의 배면도,
도 4는 도 2의 Ⅳ-Ⅳ의 단면도,
도 5는 본 발명에 따른 비지에이 패키지용 리드프레임의 일 실시예를 도시한 평면도,
도 6은 도 5의 A부위를 분리하여 도시한 사시도,
그리고, 도 7은 본 발명에 따른 비지에이 패키지용 리드프레임이 적용된 비지에이 패키지의 배면도이다.
<도면의 주요부분에 대한 부호의 설명>
11.반도체칩 12.리드프레임
13.성형수지 14.범프
15.땜납볼 21,51.리드
22,52.타이바 23,53.범프
상기와 같은 목적을 달성하기 위해 본 발명인 비지에이 패키지용 리드프레임은, 비지에이 패키지에서 반도체칩이 탑재되어 와이어본딩되며, 성형수지에 의해 몰딩된 후 반도체칩과 외부와의 전기적인 통로 역할을 하는 것으로, 상기 반도체칩과 와이어본딩되는 리드 및 상기 리드의 단부가 상기 성형수지 밖으로 노출될 수 있도록 절곡된 범프를 포함한다.
이하 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
본 발명에 따른 비지에이 패키지용 리드프레임은 도 1에 도시된 바와 같은 반도체칩(11)과, 이 반도체칩(11)이 탑재되며 와이어본딩되는 리드가 마련된 리드프레임(12) 및 반도체칩(11)과 리드프레임(12)은 성형수지(13)에 의해 몰딩되어 외부로부터 보호되며, 반도체칩(11)과 와이어본딩된 복수개의 리드와 외부회로와 전기적 통로 역할을 하는 땜납볼(15)을 전기적으로 연결하는 범프(14)를 포함하는 비지에이 패키지 등에서 이용된다.
도 5는 본 발명에 따른 비지에이 패키지용 리드프레임의 일 실시예를 도시한 평면도이다.
도면을 참조하면, 이 비지에이 패키지용 리드프레임은 상술한 바와 같은 비지에이 패키지에서 반도체칩(11)이 탑재되어 와이어본딩되는 것으로, 통상적인 리드프레임에서와 같이 소정 패턴으로 형성된 리드(51) 및 타이바(52)를 포함하여 이루어진다. 그리고, 본 발명의 특징에 따르면, 상술한 바와 같은 반도체 패키지에서 반도체칩(11)과 와이어본딩된 복수개의 리드(51)와 외부회로와의 전기적 통로 역할을 하는 범프(53)가 성형수지(13) 밖으로 노출될 수 있도록 리드(51)의 단부로부터 절곡되어 형성된다.
도 6은 도 5의 A부위를 분리하여 도시한 사시도로서, 상술한 범프(53)는 리드(51)의 단부로부터 소정 길이 만큼 절곡되어 형성된다. 이때, 리드(51)의 단부로부터 절곡되는 범프(53)는 약 90°의 각도로 형성됨이 바람직하다. 이러한 리드(51)의 단부로부터 범프(53)의 형성은 프레스 가공 등을 통하여 간단하게 실시할 수 있다. 그리고, 범프(53)의 길이는 비지에이 패키지 제조과정에서 몰딩공정 시 성형수지(13) 밖으로 노출될 수 있도록 적절하게 설정할 수 있다. 따라서, 리드프레임의 소재에 대하여 소정 패턴의 리드(51)를 성형할 때, 범프(53)의 길이만큼 길게 성형함이 바람직하다. 그리고, 도 7은 상술한 바와 같은 본 발명에 따른 비지에이 패키지용 리드프레임이 적용된 비지에이 패키지를 도시한 배면도로서, 복수개의 리드(51)의 단부에 절곡되어 형성된 범프(53)가 소정의 형태로 배열되어 성형수지(13)에 의해 몰딩된 비지에이 패키지(71)의 외부로 노출되게 된다.
상술한 바와 같은 본 발명에 따른 비지에이 패키지용 리드프레임은 리드프레임 소재로부터 에칭 또는 스탬핑공정의 통하여 소정 패턴의 리드(51)를 형성한 후, 반에칭 공정을 이용하지 않고 프레스 가공 등을 통하여 리드(51)의 단부를 절곡시켜서 범프(53)를 형성함으로써, 반에칭 공정에서 발생하는 불량발생 등을 방지하여 신뢰성이 향상되며, 제작공정이 단순화되어 생산성이 향상된다. 또한, 반에칭 공정을 실시하지 않으므로 그만큼 얇은 두께를 가지는 소재를 리드프레임 소재로 이용할 수 있다.
본 발명에 따른 비지에이 패키지용 리드프레임은 소정 패턴의 리드의 단부를 절곡시켜서 범프를 형성함으로써, 신뢰성이 향상되며, 제작공정이 단순화되어 생산성이 향상된다는 장점이 있다.

Claims (2)

  1. 비지에이 패키지에서 반도체칩이 탑재되어 와이어본딩되며, 성형수지에 의해 몰딩된 후 반도체칩과 외부와의 전기적인 통로 역할을 하는 것으로,
    상기 반도체칩과 와이어본딩되는 리드; 및
    상기 리드의 단부가 상기 성형수지 밖으로 노출될 수 있도록 절곡된 범프;를 포함하는 비지에이 패키지용 리드프레임.
  2. 제1항에 있어서,
    상기 범프는 상기 리드의 단부를 프레스 가공하여 절곡한 것을 특징으로 하는 비지에이 패키지용 리드프레임.
KR1019970069962A 1997-12-17 1997-12-17 비지에이 패키지용 리드프레임 KR19990050779A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970069962A KR19990050779A (ko) 1997-12-17 1997-12-17 비지에이 패키지용 리드프레임

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970069962A KR19990050779A (ko) 1997-12-17 1997-12-17 비지에이 패키지용 리드프레임

Publications (1)

Publication Number Publication Date
KR19990050779A true KR19990050779A (ko) 1999-07-05

Family

ID=66091203

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970069962A KR19990050779A (ko) 1997-12-17 1997-12-17 비지에이 패키지용 리드프레임

Country Status (1)

Country Link
KR (1) KR19990050779A (ko)

Similar Documents

Publication Publication Date Title
US6630729B2 (en) Low-profile semiconductor package with strengthening structure
JP3454920B2 (ja) 半導体パッケージおよびその製造方法
US7781264B2 (en) Method for fabricating flip-chip semiconductor package with lead frame as chip carrier
US7015593B2 (en) Semiconductor device having contact prevention spacer
US6424024B1 (en) Leadframe of quad flat non-leaded package
JPH08222681A (ja) 樹脂封止型半導体装置
US6753599B2 (en) Semiconductor package and mounting structure on substrate thereof and stack structure thereof
US20040217450A1 (en) Leadframe-based non-leaded semiconductor package and method of fabricating the same
US20050051877A1 (en) Semiconductor package having high quantity of I/O connections and method for fabricating the same
US6979886B2 (en) Short-prevented lead frame and method for fabricating semiconductor package with the same
US20040262752A1 (en) Semiconductor device
JP2000349222A (ja) リードフレーム及び半導体パッケージ
KR19990050779A (ko) 비지에이 패키지용 리드프레임
JP3036339B2 (ja) 半導体装置
KR100819794B1 (ko) 리드프레임 및, 그것을 이용한 반도체 패키지 제조 방법
KR100537893B1 (ko) 리드 프레임과 이를 이용한 적층 칩 패키지
KR19990086280A (ko) 반도체 패키지
KR19990034731A (ko) 리드 온 칩형 리드 프레임과 그를 이용한 패키지
JP2002368184A (ja) マルチチップ半導体装置
KR20000009885A (ko) 볼 그리드 어레이 타입의 반도체 패키지
KR100460072B1 (ko) 반도체패키지
KR0179922B1 (ko) 직립형 패키지
KR200337333Y1 (ko) 반도체 패키지 제조시의 히트 스프레드 유동방지구조
KR950000516B1 (ko) 반도체 조립장치
KR100253708B1 (ko) 반도체 패키지 및 그 제조방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination