KR0134661B1 - 전위­전류 변환기 - Google Patents

전위­전류 변환기

Info

Publication number
KR0134661B1
KR0134661B1 KR1019950009622A KR19950009622A KR0134661B1 KR 0134661 B1 KR0134661 B1 KR 0134661B1 KR 1019950009622 A KR1019950009622 A KR 1019950009622A KR 19950009622 A KR19950009622 A KR 19950009622A KR 0134661 B1 KR0134661 B1 KR 0134661B1
Authority
KR
South Korea
Prior art keywords
current
transistor
potential
terminal
voltage
Prior art date
Application number
KR1019950009622A
Other languages
English (en)
Other versions
KR960039603A (ko
Inventor
최명준
윤병휘
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019950009622A priority Critical patent/KR0134661B1/ko
Priority to DE0740243T priority patent/DE740243T1/de
Priority to DE69633886T priority patent/DE69633886T2/de
Priority to EP96300021A priority patent/EP0740243B1/en
Priority to US08/584,210 priority patent/US5629614A/en
Priority to JP05064096A priority patent/JP3940964B2/ja
Publication of KR960039603A publication Critical patent/KR960039603A/ko
Application granted granted Critical
Publication of KR0134661B1 publication Critical patent/KR0134661B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/34—DC amplifiers in which all stages are DC-coupled
    • H03F3/343—DC amplifiers in which all stages are DC-coupled with semiconductor devices only
    • H03F3/345—DC amplifiers in which all stages are DC-coupled with semiconductor devices only with field-effect devices
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/561—Voltage to current converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

본 발명은 전위­전류 변환기에 관한 것으로, 정전압원의 출력을 비반전입력(VIN)으로 받아, 전압을 증폭시켜 출력하는 증폭 수단(10)과 상기한 증폭 수단(10)으로부터 출력된 전압을 입력으로 받아, 입력된 전압을 전류로 변환시키는 변환 수단(31)과, 상기한 변환 수단(31)으로부터 흘러나오는 전류를 입력으로 받아, 두 개의 트랜지스터(M2, M3)에 거의 같은 값의 전류가 흐르도록 구성한 전류 거울(32)과, 상기 전류 거울(32)을 구성하는 두 개의 트랜지스터(M2, M3)에서 각각의 드레인 단자(d, f)에 인가되는 두 개의 전위를 같은 값으로 유지시켜주는 전위­유지 수단(33)과, 상기 전류 거울(32)로부터 흘러나오는 전류가 일정하게 유지될 수 있도록 하기 위하여, 상기 전류 거울(32)에 사용되는 하나의 트랜지스터(M3) 드레인 단자(f)의 전위를 일정한 값으로 바이어스하여 주고, 정전류원 출력 단자(IOUT)로 일정한 전류가 흐르도록 하는 출력 전류 거울(34)로 구성되었으며, 전원 전압, 입력 전압, 공정 조건에 의하여 영향을 받지 않고, 트랜지스터의 크기만으로 전위­전류 변환의 안정적인 제어가 가능하도록 한 전위­변환기에 관한 것이다.

Description

전위­전류 변환기
제 1도는 종래의 전위­전류 변환기의 상세 회로도이고,
제 2도는 종래의 전위­전류 변환기의 입력 전압(VIN)의 변환에 따른 출력 전류(IOUT)의 변화를 나타낸 모의 실험(Simulation)결과 그래프이고,
제 3도는 종래의 전위­전류 변환기의 전원 전압(VDD)과 문턱 전압(VT)의 변화에 따른 출력 전류(IOUT)의 변화를 나타낸 모의 실험 결과 그래프이고,
제 4도는 본 발명의 실시예에 따른 전위-전류 변환기의 상세 회로도이고,
제 5도는 본 발명의 실시예에 따른 전위­전류 변환기의 입력 전답(VIN)의 변화에 따른 출력 전류(IOUt)의 변화를 나타낸 모의 실험 결과 그래프이고,
제 6도는 본 발명의 실시예에 따른 전위­전류 변환기의 전원 전압(VDD)과 문턱 전압(VT)의 변화에 따른 출력 전류(IOUT)의 변화를 나타낸 모의 실험 결과 그래프이다.
본 발명은 전위­전류 변환기에 관한 것으로서, 더 상세히 말하자면 전원 전압, 입력 전압, 공정 조건에 의하여 영향을 받지 않고, 트랜지스터의 크기만으로 전위­전류 변환의 제어가 가능한 전위­전류 변환기에 관한 것이다.
이하, 첨부된 도면을 참조로 하여 종래의 전위­전류 변환기에 대하여 설명하기로 한다.
제1도는 종래의 전위­전류 변환기의 상세 회로도로서, 이 회로의 입력 전압 단자(VIN)에 정전압원의 출력을 인가함으로써 정전류원으로서 사용할 수 있고, 직접 회로 내에서 아날로그 회로가 쓰이는 경우에 이러한 정전류원 회로를 포함해서 여러 가지 회로에 유용하게 사용된다.
제1도에 도시되어 있듯이, 종래의 전위­전류 변환기의 구성은,
정전압의 출력을 비반적 입력(VIN)로 받아, 전압을 증폭시켜 출력하는 오피 앰프(10)와;
상기 오피 앰프(10)로부터 출력된 전압을 입력으로 받아, 입력된 전압을 정전류(IOUT)로 변환시키는 정전류원 발생 회로(20)로 이루어진다.
상기한 정전류원 발생 회로(20)의 구성은,
오피 앰프(10)로부터 출력된 전압을 입력으로 받아, 입력된 전압을 전류로 변환시키는 변환 회로(21)와;
상기 변환 회로(21)로부터 흘러나오는 전류를 입력으로 받아, 두 개의 트랜지스터(M2, M3)에 거의 같은 값의 전류가 흐르도록 구성한 전류 거울(22)과;
상기 전류 거울(22)로부터 흘러나오는 전류가 일정하게 유지될 수 있오고 트랜지스터(M3) 드레인 단자의 전위를 일정한 값으로 바이어스하여 주고 정전류원 출력 단자(IOUT)로 일정한 전류가 흐르도록 하는 출력 전류 거울(23)로 이루어진다.
상기한 변환 회로(21)의 구성은,
드레인 단자에는 상기한 전류 거울(22) 트랜지스터(M2)의 드레인 단자(a)가 연결되고, 게이트 단자와 소오스 단자에는 각각 상기 오피 앰프(10)의 출력 단자(b)와 반전 입력(­)단자가 연결되는 엔 채널 트랜지스터(M1)와;
상기 트랜지스터(M1)의 소오스 단자와 접지선(Vss)을 연결하는 저항(R1)으로 이루어진다.
상기한 전류 거울(22)의 구성은,
공통으로 연결된 소오스 단자에는 전원 전압(VDD)이 인가되고, 공통으로 게이트 단자가 연결되며, 하나의 트랜지스터(M2)의 드레인 단자(a)에는 상기 공통 게이트 단자가 연결되는 피 채널 트랜지스터(M2, M3)와;
소오스 단자에는 상기 트랜지스터(M3)의 드레인 단자(c)가 연결되고, 게이트 단자에는 상기한 변환 회로(21) 트랜지스터(M1)의 게이트 단자(b)가 연결되는 피 채널 트랜지스터(M4)로 이루어진다.
상기한 출력 전류 거울(23)의 구성은,
드레인 단자에는 상기한 전류 거울(22) 트랜지스터 (M4)의 드레인 단자가 연결되고, 드레인 단자와 게이트 단자가 공통으로 연결되며, 소오스 단자에는 접진선(Vss)이 연결되는 엔 채널 트랜지스터(M5)와;
드레인 단자에는 정전류원 출력 단자(IOUT)가 연결되고, 게이트 단자에는 상기 트랜지스터(M5)의 게이트 단자가 연결되며, 소오스 단자에는 접지선(VSS)이 연결되는 엔 채널 트랜지스터(M6)로 이루어진다.
상기와 같이 구성되어 있는 종래의 전위­전류 변환기의 동작은 다음과 같다. 먼저 상기와 같이 구성되어 있는 종래의 전위-전류변환기에서 얻고자 하는 변환 관계식은 다음과 같다.
제1도에 도시된 종래의 전위­저류 변환기의 오피 앰프(10)에 의해서 상기한 변환 회로(21)의 저항(R1)에는 입력 전압(VIN)의 전위가 걸리게 된다. 이 전위값에 의하여 엔 채널 트랜지스터(M1)에 흐르는 전류값은 VIN/R1이 되고. 이 전류가 상기한 전류 거울(22)의 피 채널 트랜지스터(M2)로 동일하게 흐르게 된다.
여기서, 모스 트랜지스터의 드레인 전류를 나타내는 식은 다음과 같다.
iD= k(VGS­VT)2 (1+λVDS)………… (2)
{iD : 트랜지스터의 드레인 전류,
VGS: 트랜지스터의 게이트­소오스간의 전압,
VDS: 트랜지스트이 드레인­소오스간의 전압.
VT: 트랜지스터의 문턱 전압(threshold voltage),
K : 트랜지스터의 크기와 관계되는 비례상수,
λ: 트랜지스터의 크기와 기판의 전위등에 관계된 비례상수}
제1도에 도시된 정전류원 발생 회로(20)에서, 전류 거울(22)은 각각의 게이트 단자와 소오스 단자가 공통으로 연결되게 함으로써 두 개의 트랜지스터(M2, M3)에 거의 같의 흐르도록 구성한 회로인데, 제(2)식에서 알 수 있는 것처럼, 이러한 전류 거울(22)에서도 트랜지스터의 전류는 게이트­소오스간의 전압(VGS),드레인­소오스간의 전압(VDS)에 의하여 결정되게 된다.
따라서, 어느 두 트랜지스터의 전류를 같은 값으로 유지시키고 싶을 때에는, 3게이트­소오스간의 전압(VGS)과 드레인­소오스간의 전압(VDS)을 같은 값으로 만들어 주어야 한다. 또한, 전류 거울(22)에서 두 트랜지스터의 전류비는 제(2)식에서 알려주는 것처럼, 트랜지스터의 크기와 비례상수(k)에 의해서 결정된다.
상기한 전류 거울(22)의 트랜지스터(M2)에서, 게이트 단자와 드레인 단자가 단락되어 있기 때문에 게이트­소오스간의 전압(VGS)과 드레인­소오스간의 전압(VDS)이 동일하게 유지된다. 따라서 드레인 전류(iD)에 대하여 게이트­소오스간의 전압(VGS)이 일정하게 정하여짐으로써, 결구 트랜지스터(M2)의 게이트­드레인 단자(a)에 인가되는 전압도 드레인 전류(iD)에 의해서 유일한 값으로 정하여지게 된다.
그런데, 전류 거울(22)에서 트랜지스터(M2, M3)의 전류비기 일정하게 유지되기 위해서는 트랜지스터(M2)의 게이트­드레인 단자(a)의 전위와 트랜지스터(M3)의 드레인 단자(c)의 전위가 거의 같은 값으로 유지되어야 한다.
그러한 목적으로, 상기한 전류 거울(22)의 트랜지스터(M4)는 트랜지스터(M3)의 드레인 단자(c)의 전위를 일정한 값으로 바이어스하기 위하여 삽입되었다.
또한, 상기 정전류원 발생 회로(20) 트랜지스터(M1, M4)의 게이트 단자(b)에는 상기 트랜지스터(M1)에 의하여 상기 드레인 전류(iD)를 흐르게 하는데 적합한 게이트­소오스간의 전압(VDSI)이 인가될 수 있도록 바이어스되고, 따라서 상기 트랜지스터(M1, M4)의 게이트 단자에는 입력 전압(VIN)과 상기 트랜지스터(M1)의 게이트­소오스간의 전압(VGSI)이 더해진 전압이 인가된다.
그리고, 상기한 전류 거울(22) 트랜지스터(M3)의 드레인 단자(c)에 인가되는 전압은, 상기 트랜지스터(M1, M4)의 게이트 단자(b)에서 상기 트랜지스터(M4)의 게이트­소오스간의 전압(｜VGS4｜)이 더해진 값이 되어 다음과 같다.
V(c) = VIN+ VGS1 + ｜VGS4｜………… (3)
{V(c) : 노드 (c)의 전위}
이때, 상기 트랜지스터(M1)의 게이트­소오스간의 전압(VGS1)은 동 트랜지스터(M1)의 문턱 전압(VT1)보다 다소 큰 값이고, 상기 트랜지스터(M4)의 게이트­소오스간의 전압(｜VGS4｜)은 동 트랜지스터(M4)의 문턱 전압(VT4)보다 다소 큰 값이 된다.
상기한 종래의 전위­전류 변환기의 동작을 살펴본 결과, 제(3)식에 도식되어 있듯이 노드(c)의 전위는 입력 전압(VIN)에 따라서 변하는 값이 되고, 이와 같은 사실은 상기 전류 거울(22)트랜지스터(M2, M3)의 전류가 항상 동일하게 유지되지 않게 만드는 요인이 되어, 입력 전압(VIN)이 변하는 경우 상기 제(1)식에 도식되어 있는 변환 관계식에서 오차를 발생하게 되는 문제점이 있다.
제2도는 종래의 전위­전류 변환기의 입력 전압(VIN)의 변화에 따른 출력 전류(IOUT)의 변화를 나타낸 모의 실험 결과 그래프이다.
제2도에 도시되어 있듯이, 상기 제(1)식에 나타난 변환 관계식을 통하여 계산된 입력 전압((VIN)의 변화에 따른 이상적인 출력 전류(IOUT)의 변화 특성과는 달리 실제의 컴퓨터 모의 실험 결과는 상당한 오차를 보이고 있음을 알 수 있다.
3. 또한, 잘 알려진 바와 같이 상기 종래의 전위­전류 변환기를 직접 회로로 구현하였을 때, 모스 트랜지스터의 문턱 전압(VT)은 칩마다 어느정도 편차를 보일 수 있으며 이러한 경우, 제(3)식에 도식되어 있는 노드(c)의 전위가 칩의 제작 공정의 변하에 따라 민감하게 변할 수 있으며, 또한 전원 전압(VDD)의 변화에도 민감한 변화를 보이게 되는 문제점이 있다.
제3도는 종래의 전위­전류 변환기의 전원 전압(VDD)과 문턱 전압(VT)의 변화에 따른 출력 전류 (IOUT)의 변화를 나타낸 모의 실험 결과 그래프이다.
제3도에 도시된 컴퓨터 모의 실험 그래프에서, X축은 전원 전압(VDD)을 나타내고 있으며, 각각의 결과 곡선은 피모스, 엔모스형 트랜지스터의 문턱 전압(VT)을 각각 조금씩 변화시켜 보았을 때의 실제 결과를 나타내고 있다.
입력 전압(VIN)은 1.2V이고 저항(R1)값은 600kΩ이므로, 상기 제(1)시기에 도식된 변환 관계식을 통하여 계산된 이상적인 출력 전류(IOUT)의 값은 200μA가 된다. 그러나, 실제 모의 실험의 결과는 계산되어 나온 값과 상당한 오차가 있음을 알 수 잇다.
따라서 본 발명의 목적은 상기와 같은 종래의 문제점을 해결하기 위한 것으로서, 전원 전압, 입력 전압, 공정 조건에 의하여 영향을 받지 않고, 트랜지스터의 크기만으로 전위­전류 변환의 안정적인 제어가 가능한 전위­전류 변환기를 제공하는데에 있다.
상기의 목적은 달성하기 위한 본 발명의 구성은,
정전압의 출력을 비반전 입력으로 받아, 전압을 증폭시켜 출력하는 증폭 수단과;
상기 증폭 수단으로부터 출력된 전압을 입력으로 받아, 전원 전압이나 공정 조건 등에 영향을 받지 않고 입력된 전압을 정전류로 오차 없이 변환시키는 정전류원 발생 수단으로 이루어진다.
상기한 정전류원 발생 수단의 구성은,
상기한 증폭 수단으로부터 출력된 전압을 입력으로 받아, 입력된 전압을 전류로 변환시키는 변환 수단과;
상기 변환 수단으로부터 흘러나오는 전류를 입력으로 받아, 두 개의 트랜지스터에 거의 같은 값의 전류가 흐르도록 구성한 전류 거울(Mirror)과;
상기 전류 거울을 구성하는 두 개의 트랜지스터에서 각각의 드레인 단자에 인가되는 두 개의 전위를 같은 값으로 유지시켜 주는 전위­유지 수단과;
상기 전류 거울로부터 흘러나오는 전류가 일정하게 유지될 수 있도록 하기 위하여, 상기 전류 거울에 사용되는 하나의 트랜지스터 드레인 단자의 전위를 일정한 값으로 바이어스하여 주고, 정전류원 출력 단자((IOUT)로 일정한 전류가 흐르도록 하는 출력 전류 거울로 이루어진다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위해 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조로 설명하기로 한다.
제4도는 본 발명의 실시예에 따른 전위­전류 변환기의 상세 회로도이다.
제4도에 도시되어 있듯이 본 발명의 실시예에 따른 전위­전류 변환기의 구성은,
정전압의 출력을 비반전 입력(VIN)으로 받아, 전압을 증폭시켜 출력하는 오피 앰프(10)와;
상기 오피 앰프(10)으로부터 출력된 전압을 입력으로 받아, 전원 전압이나 공정 조건등에 영향을 받지 않고, 입력된 전압을 정전류로 오차없이 변환시키는 정전류원 발생회로(30)로 이루어진다.
상기한 정전류원 발생 회로(30)의 구성은,
상기한 오피 앰프(10)로부터 출력된 전압을 입력으로 받아, 입력된 전압을 전류로 변환시키는 변환 회로(31)와; 상기 변환 회로(31)로부터 흘러나오는 전류를 입력으로 받아, 두 개의 트랜지스터(M1, M3)에 같은 값의 전류가 흐르도록 구성한 전류 거울(32)과;
상기 전류 거울(32)을 구성하는 두 개의 트랜지스터(M2, M3)에서 각각의 드레인 단자에 인가되는 두 개의 같은 값으로 유지시켜주는 전위­유지회로(33)와;
상기 전류 거울(32)로부터 흘러나오는 전류가 일정하게 유지될 수 있도록 하기 위하여, 상기 전류 거울(32)에 사용되는 하나의 트랜지스터(M3)의 드레인 단자의 전위를 일정한 값으로 바이어스하여 주고, 정전류원 출력 단자(IOUT)로 일정한 전류가 흐르도록 하는 출력전류거울(34)로 이루어진다.
상기한 변화 회로(31)의 구성은,
드레인 단자에는 상기한 전류 거울(32) 트랜지스터(M2)의 드레인 단자(d)가 연결되고, 게이트 단자와 소오스 단자예는 각각 상기 오피 앰프(10)의 출력 단자(h)와 반전 입력(­)단자가 연결되는 엔 채널 트랜지스터(M1)와;
상기 트랜지스터(M1)의 소오스 단자와 접지선(VSS)을 연결하는 저항(R1)으로 이루어진다.
상기한 전류 거울(32)의 구성은,
공통으로 연결된 소오스 단자에는 전원 전압(VDD)이 인가되고, 공통으로 게이트 단자가 연결되며, 하나의 트랜지스터(M2)의 드레인 단자(d)에는 상기 공통 게이트 단자가 연결되는 피 채널 트랜지스터(M2, M3)와;
소오스 단자에는 상기 트랜지스터(M3)의 드레인 단자(f)가 연결되고, 게이트 단자에는 상기 전위­유지 회로(33) 트랜지스터(M10)의 드레인 단자(e)가 연결되는 피 채널 트랜지스터(M4)로 이루어진다.
상기한 전위­유지 회로(33)의 구성은, 공통으로 연결된 소오스 단자에 전원 전압(VDD)이 인가되는 피 채널 트랜지스터(M7, M8)와;
소오스 단자에는 상기 트랜지스터(M7, M8)의 드레인 단자가 각각 연결되고, 게이트 단자가 공통으로 연결되는 피 채널 트랜지스터(M9, M10)와;
드레인 단자에는 상기 트랜지스터(M9,M10)의 드레인 단자가 각각 연결되고, 게이트 단자가 공통으로 연결되며, 소오스 단자에는 접지선(VSS)이 공통으로 연결되는 엔 채널 트랜지스터(M11, M12)로 이루어져 있으며, 상기 트랜지스터(M7)의 게이트 단자에는 상이한 전류 거울(32) 트랜지스터(M2)의 게이트 단자(d)가 연결되고, 상기 트랜지스터(M8, M10, M11)의 게이트 단자와 드레인 단자가 각각 서로 연결되는 형태로 이루어진다.
상기한 출력 절류 거울(34)의 구성은, 드레인 단자에는 상기 전위­유지 회로(32) 트랜지스터(M4)의 드레인 단자가 연결되고, 드레인 단자외 게이트 단자가 공통으로 연결되며, 소오스 단자에는 접지선(VSS)이 연결되는 엔 채널 트랜지스터(M5)와; 드레인 단자에는 정전류원 출력 단자(IOUT)가 연결되고, 게이트 단자에는 상기 트랜지스터(M5)의 게이트 단자가 연결되며, 소오스 단자에는 접지선(VSS)이 연결되는 엔 채널 트랜지스터(M6)로 이루어진다.
상기와 같이 이루어져 있는 본 발명의 실시예에 따른 전위­전류 변환기의 동작은 다음과 같다.
본 발명의 실시예에 따른 전위­전류 변환기의 특징은, 종래의 전위­전류 변환기에다 트랜지스터(M7∼M12)로 이루어진 전위 유지 회로(33)를 더하여 구성한 것으로써, 상기 전위 유지 회로(33)는 전류 거울 형태로 구성되어 있는 트랜지스터(M2, M3)에 있어서 트랜지스터(M3)의 드레인 단자(f)의 전위를 트랜지스터(M2)의 드레인 단자(d)의 전위와 거의 같은 값으로 유지할 수 있게 하는 기능을 수행함으로써, 트랜지스터(M3)의 전류값이 문턱 전압(VT)이나 입력 전압(VIN) 그리고 전원 전압(VDD)등에 영향을 받지 않는 전위­전류 변환기를 구현한 것이다.
본 발명의 실시예에 따른 전위­전류 변환기에 있어서, 상기 오피 앰프(10)의 출력 단자(h)는 상기 변환 회로(31) 트랜지스터(M1)의 게이트 단자에 연결되고, 반전 입력(­) 단자는 소오스 단자에 연결됨으로써, 상기 트랜지스터(M1)의 소오스 단자와 접지선(VSS)을 연결하는 저항(R1)에는 오피 앰프(10)의 입력 전압(VIN)이 인가되어, VIN/R1에 해당하는 전류가 흐르게 된다.
이와 같이 하여, 저항(R1)에 흐르는 전류는 트랜지스터(M1)을 통하여 상기 전류 거울(32)의 트랜지스터(M2)로 흐르게 되고, 상기한 트랜지스터(M2)의 게이트 단자(d)는 드레인 단자와 연결되어 있으므로, 게이트 단자는 상기한 바와 같은 VIN/R1의 전류를 흘리기에 적합한 바이어스된다.
다음에, 상기한 전류 거울(32)의 트랜지스터(M2)와 공통 게이트 단자, 공통 소오스 단자로 연결되어 전류 거울의 형태로 구성된 상기한 전위­유지회로(33)의 트랜지스터(M7)와, 상기 트랜지스터(M7)의 드레인 단자가 소오스 단자에 연결된 트랜지스터(M9)와, 상기 트랜지스터(M9)의 드레인 단자가 드레인과 게이트 단자에 연결되고 접지선(VSS)이 소오스 단자에 연결되는 트랜지스터(M11)에는, 상기한 전류 거울(32) 트랜지스터(M2)에 흐르는 전류와 동일한 또는 일정 비율(K1)의 전류가 흐르게 된다.
이때, 이 비율(K1)은 상기 트랜지스터(M2, M7)의크기비에 의하여 정하여진다. 즉, 상기 트랜지스터(M2, M7)가 동일한 크기의 트랜지스터이면 이 두 전류의 값은 동일하고, 트랜지스터(M7)의 넓이가 트랜지스터(M2)의 넓이의 절반이면 트랜지스터(M7)에는 트랜지스터(M2)에 비하여 절반만큼의 전류만이 흐르게 된다. 마찬가지로, 상이한 전위­유지 회로(33)의 트랜지스터(M11)와 공통 게이트 단자, 공통 소오스 단자로 연결되어 전류 거울의 형태로 구성된 동회로(33)의 트랜지스터(M12)와, 상기 트랜지스터(M12)의 드레인 단자가 드레인과 게이트 단자에 연결된 트랜지스터(M10)와, 상기 트랜지스터(M10)의 소오스 단자가 드레인과 게이트 단자에 연결되고, 전원 전압(VDD)이 소오스 단자에 연결된 트랜지스터(M8)에는 상기 트랜지스터(M11) 의 전류값과 동일한 또는 일정한 비율(K2)의 전류가 흐르게 된다.
이때의 비율(K2) 역시, 상기 트랜지스터(M11, M12)의 크기비에 의하여 정하여지며, 상기 트랜지스터(M11, M12)의 크기비는 상기한 다른 각 쌍의 트랜지스터(M7과 M8, M9와 M10)에서도 그대로 유지되어야 한다. 다시 말하면 상기 트랜지스터(M9, M10)의 크기비는 상기 트랜지스터(M7과 M8, M11과 M12)의 크기비와 같아야 한다.
이와 같이 함으로써, 상기 트랜지스터(M8)의 게이트 단자(g)에는 상기 트랜지스터(M2)의 게이트 단자(d)와 비슷한 값의 전위가 바이어스되고, 상기 트랜지스터(M10)의 게이트 단자(e)에는 상기한 전위에서 동 트랜지스터(M10)의 게이트­소오스간의 전압(VGS10)값을 뺀 값에 해당하는 전위가 인가된다.
한편, 상기한 전류 거울(32)을 통하여, 트랜지스터(M3)의 드레인 단자(f)에 인가되는 전위가 트랜지스터(M2)의 드레인 단자(d)에 인가되는 전위와 거의 같은 값으로 유지되게 함으로써, 두 트랜지스터(M2, M3)에 흐르는 전류값이 일정한 비율로 유지되게 하였다.
앞에서, 이미 설명한 것처럼, 상기 트랜지스터(M8)의 드레인 단자(g)에 인가되는 전위는 상기 트랜지스터(M2)의 드레인 단자(d)에 인가되는 전위와 거의 같은 값이 유지되고, 상기 트랜지스터(M10)의 게이트 단자(e)에 인가되는 전위는 상기 트랜지스터(M8)의 드레인 단자(g)에 인가되는 전위에서 트랜지스터(M10)의 소오스­게이트간의 전위(｜VGS10｜)를 뺀 만큼의 전위가 인가되므로, 상기 트랜지스터(M10)의 게이트 단자(e)가 게이트 단자에 연결되고, 상기 트랜지스터(M3)의 드레인 단자(f)가 소오스 단자에 연결된 상기 트랜지스터(M4)의 소오스 단자(f)에 인가되는 전위는 상기 트랜지스터(M10)의 게이트 단자(e)에 인가되는 전위에서 트랜지스터(M4)와 소오스­게이트간의 전위(｜VGS4｜)를 더한 만큼의 전위가 인가된다.
따라서, 상기 트랜지스터(M3)의 드레인 단자(f)에 인가되는 전위는 상기 트랜지스트터(M2)의 드레인 단자(d)에 인가되는 전위와 동일하게 유지되고, 트랜지스터(M2)의 드레인 단자(d)에 인가되는 전위와 동일하게 유지되고, 트랜지스터(M3)의 전류값은 트랜지스터(M2)의 전류값에 비해서 일정한 비율로 유지되는 값이 된다.
위의 관계를 식으로 표현하면 다음과 같다.
상기한 제(5), (6)식에 의해서 트랜지스터(M2)의 전류와 트랜지스터(M8)의 전류가 일정비로 유지되고, 둘 다
다이오드 형태로 연결되어 있으므로, 다음의 식이 성립된다.
VGSM12= VGSM8……………………(7)
V(g) = V(d) ……………………(8)
그러므로, 다음의 식이 성립된다.
V(e) = V(g) －｜VGSM10｜ ……………………(9)
V(f) = V(e) －｜VGSM4｜
= V(g) － ｜VGSM10｜+ ｜VGSM4｜
= V(d) － ｜VGSM10｜+｜VGSM4｜ ……………………(10)
상기한 제(10)식에서, 상기 트랜지스터(M10)의 게이트­소오스간의 전압(VGSM10)과 상기 트랜지스터(M4)의 게이트­소오간의 전압(VGSM4)이 동일하므로, 노드(f)의 전위와 노드(d)의 전위는 동일하게 유지된다. 따라서, 상기 트랜지스터(M2)의 전류와 상기 트랜지스터(M3)의 전류비는 이들 트랜지스터의 크기에 의해서만 결정되는 값이 된다.
그러므로, 제5도의 본 발명의 실시예에 따른 전위­전류 변환기의 입력 전압(VIN)의 변화에 따른 출력 전류(IOUT)의 변화를 나타낸 모의 실험 결과 그래프와, 제6도의 본 발명의 실시예에 따른 전위­전류 변환기의 전원 전압(VDD)과 문턱 전압(VT)의 변하에 따른 출력 전류(IOUT)의 변화를 나타낸 모의 실험 결과 그래프에 도시되어 있듯이, 본 발명의 실시예에 따른 전위­전류 변환기에서는 입력 전압(VIN)의 변화에 따른 전류의 변화가 상기 변환 관계식으로부터 계산되어 나온 이상적인 전류 변화의 특성과 거의 동일하게 나타나고 있으며, 또한 전원 전압(VDD)과 문턱 전압(VT)의 변화에 대해서도 거의 오차없는 전류 변화 특성이 나타나게 된다.
따라서, 상기와 같이 동작하는 본 발명의 실시예에 따른 전위­전류 변환기의 효과는 전원 전압, 입력 전압, 공정 조건에 의하여 영향을 받지 않고, 트랜지스터의 크기만으로 전위­전류 변환의 안정적인 제어가 가능하도록 한 것이다.

Claims (2)

  1. 정전압의 출력을 비반전 입력(VIN)으로 받아, 전압을 증폭시켜 출력하는 증폭 수단(10)과;
    상기한 증폭(10)으로부터 출력된 전압을 입력으로 받아, 전압을 전류로 변환시키는 변환 수단(31)과;
    상기 변환수단(31)으로부터 흘러나오는 전류를 입력으로 받아, 두 개의 트랜지스터(M2, M3)에 거의 같은 값의 전류가 흐르도록 구성한 전류 거울(32)과;
    상기 전류 거울(32)을 성하는 두 개의 트랜지스터(M2, M3)에서 각각의 드레인 단자(d,f)에 인가되는 두 개의 전위를 같은 값으로 유지시켜주는 전위­유지 수단(33)과; 상기 전류 거울(32)로부터 흘러나오는 전류가 일정하게 유지될 수 있도록 하기 위하여, 상기 전류 거울(32)에 사용되는 하나의 트랜지스터(M3) 드레인 단자(f)의 전위를 일정한 값으로 바이어스하여 주고, 정전류원 출력 단자(IOUT)로 일정한 전류가 흐르도록 하는 출력 전류 거울(34)로 이루어지는 것을 특징으로 하는 전위­전류 변환기.
  2. 제1항에 있어서, 상기한 전위­유지 수단(33)은, 공통으로 연결된 소오스 단자에 전원 전압(VDD)이 인가되는 피 채널 트랜지스터(M7, M8)와; 소오스 단자에는 상기 트랜지스터(M7, M8)의 드레인 단자가 각각 연결되고, 게이트 단자가 공통으로 연결되는 피 채널 트랜지스터(M9, M10)와; 드레인 단자에는 상기 트랜지스터(M9, M10)의 드레인 단자가 각각 연결되고, 게이트 단자가 공통으로 연결되며, 소오스 단자에는 접지선(VSS)이 공통으로 연결되는 엔 채널 트랜지스터(M11, M12)로 이루어져 있으며, 상기 트랜지스터(M7)의 게이트 단자에는 상기한 전류 거울(32) 트랜지스터(M2)의 게이트 단자(d)가 연결되고, 상기 트랜지스터(M8, M10, M11)의 게이트 단자와 드레인 단자가 각각 서로 연결되는 형태로 이루어지는 것을 특징으로 하는 전위­전류 변환기.
KR1019950009622A 1995-04-24 1995-04-24 전위­전류 변환기 KR0134661B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1019950009622A KR0134661B1 (ko) 1995-04-24 1995-04-24 전위­전류 변환기
DE0740243T DE740243T1 (de) 1995-04-24 1996-01-02 Spannung-Strom-Umsetzer
DE69633886T DE69633886T2 (de) 1995-04-24 1996-01-02 Spannung-Strom-Umsetzer
EP96300021A EP0740243B1 (en) 1995-04-24 1996-01-02 Voltage-to-current converter
US08/584,210 US5629614A (en) 1995-04-24 1996-01-04 Voltage-to-current converter
JP05064096A JP3940964B2 (ja) 1995-04-24 1996-03-07 電位−電流変換器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950009622A KR0134661B1 (ko) 1995-04-24 1995-04-24 전위­전류 변환기

Publications (2)

Publication Number Publication Date
KR960039603A KR960039603A (ko) 1996-11-25
KR0134661B1 true KR0134661B1 (ko) 1998-04-25

Family

ID=19412786

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950009622A KR0134661B1 (ko) 1995-04-24 1995-04-24 전위­전류 변환기

Country Status (5)

Country Link
US (1) US5629614A (ko)
EP (1) EP0740243B1 (ko)
JP (1) JP3940964B2 (ko)
KR (1) KR0134661B1 (ko)
DE (2) DE69633886T2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7218166B2 (en) 2004-07-02 2007-05-15 Fujitsu Limited Current stabilization circuit, current stabilization method, and solid-state imaging apparatus

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69534914D1 (de) * 1995-01-31 2006-05-18 Cons Ric Microelettronica Spannungspegelverschiebungsverfahren und entsprechende Schaltung
US5808460A (en) * 1997-09-29 1998-09-15 Texas Instruments Incorporated Rapid power enabling circuit
US5917368A (en) * 1996-05-08 1999-06-29 Telefonatiebolaget Lm Ericsson Voltage-to-current converter
EP0911978B1 (en) * 1997-10-23 2002-02-13 STMicroelectronics S.r.l. Generation of temperature compensated low noise symmetrical reference voltages
JP3465840B2 (ja) * 1997-11-21 2003-11-10 松下電器産業株式会社 電圧電流変換回路
WO2000031604A1 (en) * 1998-11-20 2000-06-02 Koninklijke Philips Electronics N.V. Current mirror circuit
JP2000261260A (ja) * 1999-03-10 2000-09-22 Mitsumi Electric Co Ltd 電圧・電流変換回路
DE50012856D1 (de) * 2000-02-15 2006-07-06 Infineon Technologies Ag Spannungs-Strom-Wandler
US6452414B1 (en) * 2000-11-21 2002-09-17 National Semiconductor Corp. Inc. Low current power-on sense circuit
KR100441248B1 (ko) * 2001-02-22 2004-07-21 삼성전자주식회사 저항 변화에 둔감한 전류 발생 회로
FR2834087A1 (fr) * 2001-12-20 2003-06-27 Koninkl Philips Electronics Nv Circuit a transconductance sensiblement constante
US6788134B2 (en) * 2002-12-20 2004-09-07 Freescale Semiconductor, Inc. Low voltage current sources/current mirrors
JP2005348131A (ja) * 2004-06-03 2005-12-15 Alps Electric Co Ltd 電圧制御電流源
JP2010081687A (ja) * 2008-09-24 2010-04-08 Panasonic Corp スイッチング制御回路及びスイッチング電源装置
JP5691158B2 (ja) * 2009-11-13 2015-04-01 ミツミ電機株式会社 出力電流検出回路および送信回路
US8664997B2 (en) * 2011-03-07 2014-03-04 Dialog Semiconductor Gmbh Rapid switchable HV P-MOS power transistor driver with constant gate-source control voltage
US8841938B2 (en) 2013-01-11 2014-09-23 Hon Hai Precision Industry Co., Ltd. Voltage to current converter
TWI490676B (zh) * 2013-07-23 2015-07-01 Himax Imaging Inc 調整電流源所產生之電流輸入的電流校正電路及電流校正方法，以及斜波產生器
TWI652665B (zh) * 2018-02-14 2019-03-01 友達光電股份有限公司 像素驅動電路
CN108874008B (zh) * 2018-06-22 2021-04-27 佛山科学技术学院 一种具有双反馈的ldo电路
CN110888484A (zh) * 2019-12-23 2020-03-17 南京微盟电子有限公司 一种低待机功耗高电源抑制比的线性稳压器

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4835487A (en) * 1988-04-14 1989-05-30 Motorola, Inc. MOS voltage to current converter
JPH0288485U (ko) * 1988-12-20 1990-07-12
JP2776709B2 (ja) * 1992-12-01 1998-07-16 日本電気アイシーマイコンシステム株式会社 電流切換回路
DE4329867C1 (de) * 1993-09-03 1994-09-15 Siemens Ag Stromspiegel
US5519310A (en) * 1993-09-23 1996-05-21 At&T Global Information Solutions Company Voltage-to-current converter without series sensing resistor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7218166B2 (en) 2004-07-02 2007-05-15 Fujitsu Limited Current stabilization circuit, current stabilization method, and solid-state imaging apparatus

Also Published As

Publication number Publication date
EP0740243B1 (en) 2004-11-24
EP0740243A2 (en) 1996-10-30
KR960039603A (ko) 1996-11-25
JPH08307165A (ja) 1996-11-22
JP3940964B2 (ja) 2007-07-04
DE69633886D1 (de) 2004-12-30
EP0740243A3 (en) 1998-03-11
US5629614A (en) 1997-05-13
DE740243T1 (de) 1999-05-06
DE69633886T2 (de) 2005-11-24

Similar Documents

Publication Publication Date Title
KR0134661B1 (ko) 전위­전류 변환기
US5124632A (en) Low-voltage precision current generator
US4742292A (en) CMOS Precision voltage reference generator
US6459326B2 (en) Method for generating a substantially temperature independent current and device allowing implementation of the same
US7612606B2 (en) Low voltage current and voltage generator
US7053694B2 (en) Band-gap circuit with high power supply rejection ratio
US6583667B1 (en) High frequency CMOS differential amplifiers with fully compensated linear-in-dB variable gain characteristic
US4935690A (en) CMOS compatible bandgap voltage reference
US6844772B2 (en) Threshold voltage extraction circuit
KR890011080A (ko) 중간전위 발생회로
JP4118562B2 (ja) 低電圧カレントミラー回路
JPH0667744A (ja) 定電圧回路
GB2308031A (en) A current amplifier, reference current generator or voltage/current converter using a current mirror
US6388507B1 (en) Voltage to current converter with variation-free MOS resistor
JPS6282819A (ja) デイジタル−アナログ変換器
US20070146061A1 (en) Cmos reference voltage source
KR19990047008A (ko) 외부조건 변화에 둔감한 기준전압 발생회로
US10310539B2 (en) Proportional to absolute temperature reference circuit and a voltage reference circuit
US20050110470A1 (en) Analog level shifter
JP5974998B2 (ja) 演算増幅器
EP0367578A1 (en) CMOS compatible bandgap voltage reference
JPH0934566A (ja) 電流源回路
JP7360968B2 (ja) Ｄｃ電圧生成回路
JP4445916B2 (ja) バンドギャップ回路
JPH10112614A (ja) バイアス電流供給方法およびその回路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090102

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee