KR19990044365A - 수지 밀봉형 반도체 장치 및 그 제조 방법 - Google Patents

수지 밀봉형 반도체 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR19990044365A
KR19990044365A KR1019980701609A KR19980701609A KR19990044365A KR 19990044365 A KR19990044365 A KR 19990044365A KR 1019980701609 A KR1019980701609 A KR 1019980701609A KR 19980701609 A KR19980701609 A KR 19980701609A KR 19990044365 A KR19990044365 A KR 19990044365A
Authority
KR
South Korea
Prior art keywords
lead
element mounting
resin
semiconductor device
mounting portion
Prior art date
Application number
KR1019980701609A
Other languages
English (en)
Inventor
데츠야 오츠키
겐조 요시모리
Original Assignee
야스카와 히데아키
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 야스카와 히데아키, 세이코 엡슨 가부시키가이샤 filed Critical 야스카와 히데아키
Publication of KR19990044365A publication Critical patent/KR19990044365A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48253—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a potential ring of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01043—Technetium [Tc]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

수지 밀봉형 반도체 장치(100)는 소자 설치면(12)을 갖는 소자 설치부(10)와, 상기 소자 설치면(12)에 접합된 반도체 소자(20)와, 이 반도체 소자(20)에 대해서 이격 배치된 복수의 리드(30)와, 이것들의 리드(30) 및 반도체 소자(20) 사이에 위치하는 상태로 배치된 프레임 리드(36)와, 여러 가지의 와이어(40)와 소자 설치부(10), 반도체 소자(20), 리드(30)의 일부 및 상기 프레임 리드(36)를 밀봉하는 수지 밀봉부를 포함한다. 상기 리드(30)는 프레임 리드(36)와 불연속의 제 1 인너 리드(32a)와 프레임 리드(36)와 일체적으로 연속하는 제 2 인너 리드(32b)를 갖는다.
이 수지 밀봉형 반도체 장치는 높은 방열 특성을 갖을 뿐 아니라 신뢰성이 높고 또한 리드의 공용화를 도모하므로서 배선 설계의 자유도가 높은 와이어 본딩이 가능하다.

Description

수지 밀봉형 반도체 장치 및 그 제조 방법
논리 VLSI 등의 집적도가 높은 반도체 장치에 있어선 반도체 칩에 있어서의 입출력용의 전극(패드) 및 전원용 전극의 수가 많아진다. 따라서 각각의 전극에 접속하기 위해서 이 전극과 같은 수의 많은 리드가 필요로 된다.
또, 1 개의 반도체 칩의 복수 장소에 전원을 두려고 할 때, 각각의 접속용의 와이어의 길이가 다르면 그 저항값이 다르게 된다. 그러면 각각의 전압 강하가 다르다는 것에서 각 전극에 동일 전압을 인가하는 것이 어렵게 된다. 또한, 각 전극과 전원을 접속하는 와이어의 길이를 모두 동일하게 하기 위해선 가장 길어지는 것에 다른 것을 맞출 필요가 있으며 와이어가 길어져서 그 전압 강하가 커지게 된다.
그래서 이 문제를 해결하는 것으로서 특개평 4-174551 호 공보에 개시된 반도체 장치가 있다. 이 반도체 장치는 반도체 칩의 회로 형성면 위에 공용 인너 리드(inner lead)가 절연성 접착제를 거쳐서 적층되며, 또한 반도체 칩의 외측에 그 반도체 칩과 전기적으로 접속된 복수의 신호용 인너 리드가 설치되며, 반도체 칩이 공용 인너 리드로 유지된 형태로 몰드 수지로 밀봉되고 있는 것을 특징으로 한다.
이 반도체 장치에 의하면 반도체 칩이 탑재되는 탭을 두고 있지 않으므로 본딩 와이어와 탭과의 단락을 방지할 수 있는 것, 공용 인너 리드를 예컨대 전원용 리드로서 사용함으로써 리드 핀의 공용화를 용이하게 실현할 수 있다는 것 등의 이점을 갖는다.
특히, 공용 인너 리드를 둔 것은 리드의 수를 줄이는 동시에 와이어의 길이를 짧게 하고 전압 강하를 저감시키게 된다.
그러나, 이 반도체 장치에 있어선 반도체 칩 표면에 공용 인너 리드가 적층되기 때문에 반도체 칩 표면의 전극 패드의 배열 설계에 제약이 있다는 것, 공용 인너 리드와 반도체 칩을 접속하는 절연성 접착재에 의한 칩의 오염이나 접착제의 연화에 의한 본딩 불량 등이 발생할 가능성이 있다는 것 등의 문제가 있었다.
또, 특공평 6-66351 호 공보에는 반도체 칩의 주위에 공용 인너 리드를 둔 반도체 장치가 개시되고 있다. 이 구성에 의하면 반도체 칩 표면에 공동 인너 리드를 두는 것이 아니기 때문에 전극 패드의 배열 설계의 제약을 없애고 본딩 불량도 피할 수 있다.
그러나 이 구성은 반도체 칩을 탑재하는 탭이 리드의 하나에 일체적으로 두어지고 있으며 이 탭의 외주에 공용 리드가 설치되므로 태과 공용 인너 리드와 사이의 절연은 충분히 도모하기 어렵다. 또, 공용 인너 리드를 둔다고는 하지만 그 형상은 탭이 일체적으로 설치되는 리드를 피하고 일부가 절단된 형상으로 해야 되며 향상에 제약이 있다. 그리고 형상에 제약이 있으면 본딩을 행하는 위치도 제약을 받는다는 문제가 있었다.
또한, 근래 VLSI 등의 소비 전력의 증대에 따라서 저비용으로 방열성이 양호한 플라스틱 패키지의 요구가 높아지고 있다. 이것에 대치하기 위해서 재료의 면에선 리드 프레임이나 밀봉형 수지의 열전도성을 높이는 것이 검토되며 구조면에선 리드 프레임 디자인의 변경이나 히트 싱크 즉 발열체의 부가에 의한 방열성의 향상이 검토되고 있다. 특히, 방열체의 부가에 의한 패키지의 방열성의 개선은 소비 전력이 1 칩마다 2 W 정도까지의 LSI에 있어서는 가장 오소톡스한 대책이라고 생각되고 있다.
그래서, 상술한 방열이라는 관점에서 본원 발명의 발명자는 이미 특개평 6-53390 호에 관한 발명을 창작했다. 본 발명에선 열전도성이 높은 방열체를 사용하고 그 방열체에 다이패드 대신이 되는 소자 설치의 기능을 갖게 한 구조를 채택하고 있었다. 그때, 인너 리드의 지지라고 한 관점에서 방열체상에 절연 부재를 배치하고 그 절연 부재로 리드를 지지시키는 구조를 취하고 있었다.
따라서, 이같은 구성도 채용하면 방열성에 있어서도 우수한 반도체 장치를 얻을 수 있다.
본 발명은 리드 구조에 특징을 갖는 수지 밀봉형 반도체 장치 및 그 제조 방법에 관한 것이다.
도 1은 본 발명의 제 1 실시예의 요부를 모식적으로 도시하는 평면도.
도 2는 도 1에 있어서의 II-II 선을 따라서 절단한 상태를 모식적으로 도시하는 단면도.
도 3은 도 1에 도시하는 요부를 확대해서 도시하는 단면도.
도 4는 인너 리드의 와이어 본딩 공정을 도시하는 설명도.
도 5는 도 4 에 있어서의 와이어 본딩이 종료된 상태를 도시하는 설명하는 도면.
도 6은 제 1 실시예의 반도체 장치의 제조에 있어서 사용된 리드 프레임을 모식적으로 도시하는 평면도.
도 7은 제 1 실시예의 반도체 장치의 제조 프로세스에 있어서의 몰딩을 설명하기 위한 도면.
도 8은 본 발명의 제 2 실시예에 관한 반도체 장치의 요부를 모식적으로 도시하는 평면도.
도 9는 도 8 에 있어서의 IX-IX 선을 따라서 절단한 상태를 모식적으로 도시하는 단면도.
도 10a는 접지면의 변형예를 도시하는 종단면도.
도 10b는 그 평면도.
도 11은 본 발명의 제 3 실시예에 관한 반도체 장치의 요부를 모식적으로 도시하는 평면도.
도 12는 본 발명의 제 4 실시예에 관한 반도체 장치의 요부를 모식적으로 도시하는 평면도.
도 13은 본 발명의 제 5 실시예에 관한 반도체 장치의 요부를 모식적으로 도시하는 단면도.
도 14a는 본 발명의 제 6 실시예에 관한 반도체 장치를 모식적으로 도시하는 종단면도.
도 14b는 도 14a에 도시하는 소자 설치부를 확대해서 도시하는 도면.
도 15a 내지 도 15d는 도 14a 및 도 14b에 도시하는 소자 설치부의 제조 프로세스를 도시하는 설명도.
도 16은 본 발명의 제 7 실시예에 관한 반도체 장치를 모식적으로 도시하는 종단면도.
도 17은 본 발명의 제 8 실시예에 관한 반도체 장치를 모식적으로 도시하는 종단면도.
도 18은 반도체 소자의 전극 패드에 와이어 본딩을 행하는 순서를 설명하는 도면.
도 19a 내지 도 19d는 수지 밀봉에 관해서 적합한 실시예를 도시하는 도면.
본 발명의 목적은 리드의 공용화를 도모하므로서 리드의 수를 줄이고 와이어의 길이를 짧게 하고 전압 강하를 저감하고 배선 설계의 자유도가 높은 수지 밀봉형 반도체 장치 및 그 제조 방법을 제공하는데 있다.
본 발명의 다른 목적은 높은 방열 특성을 갖는 수지 밀봉형 반도체 장치 및 그 제조 방법을 제공하는데 있다.
본 발명의 수지 밀봉형 반도체 장치는 반도체 소자를 설치하기 위한 소자 설치면을 갖는 소자 설치부와, 이 소자 설치부의 상기 소자 설치면에 접합된 반도체 소자와, 상기 반도체 소자의 주위를 비접촉 상태로 연속적으로 에워싸고 또한 상기 소자 설치면과 이격된 상태에서 배치되는 프레임 리드와, 상기 반도체 소자에서 이격된 위치에서 상기 소자 설치부에 대해서 절연되어서 배치되는 복수의 리드와, 적어도 상기 리드와 상기 반도체 소자의 전극부를 전기적으로 접속하는 와이어 및 상기 프레임 리드와 상기 반도체 소자의 전극부를 전기적으로 접속하는 와이어를 포함하는 와이어군과, 상기 소자 설치부, 상기 반도체 소자, 상기 리드의 일부 및 상기 프레임 리드를 밀봉하는 수지 밀봉부를 포함하며, 상기 복수의 리드는 상기 프레임 리드와 불연속 상태로 배치되는 제 1 리드와, 상기 프레임 리드와 일체적으로 연속한 상태로 배치되는 제 2 리드를 포함한다.
이 반도체 장치에선 반도체 소자와 리드와 사이에 프레임 리드를 설치하고 이 프레임 리드 및 그 프레임 리드와 연속하는 제 2 리드를 예컨대 전원용 리드로서 사용함으로써 적은 개수의 리드에 의해서 반도체 소자의 전극부에 소정의 전압을 안정으로 공급할 수 있고 전원 잡음을 저하시키면서 동작 속도의 고속화를 달성할 수 있다.
그리고 프레임 리드에 의해서 공용화된 리드에 상당하는 개수의 리드는 예컨대 신호용 리드로서 쓸 수 있기 때문에 배선 설계의 자유도가 향상한다.
상기 반도체 장치에 있어선 상기 리드는 상기 프레임 리드와 불연속 상태로 배치되는 제 1 리드 외에 상기 프레임 리드와 일체적으로 연속해서 형성되는 제 2 리드를 포함한다. 그리고 상기 프레임 리드는 복수의 장소에 있어서 제 2 리드에 의해서 지지되기 때문에 소정 위치에서 충분한 기계적 강도로 유지된다. 따라서 프레임 리드는 자중에 의해서 다소 아래쪽으로 휜다고 해도 상기 소자 설치부와의 거리를 충분히 확보할 수 있다. 또, 상기 제 2 리드는 상기 프레임 리드와 일체적으로 형성되기 때문에 그만큼의 와이어 본딩 공정수를 줄일 수 있고 제조 프로세스상 유리하다. 또한, 상기 리드는 와이어에 비해서 단면적이 상당히 크고 전기 저항이 작기 때문에 그만큼의 전압 강하를 저감할 수 있다.
상기 반도체 장치에 있어선 상기 소자 설치부의 소자 설치면은 상기 제 1 리드를 구성하는 인너 리드의 선단이 평면적으로 보아 겹치는 위치까지 연장 설치되고 있을 것이 바람직하다. 이같은 구성에 의하면 인너 리드의 와이어 본딩에 있어서 상기 소자 설치면을 인너 리드의 선단부를 지지하는 대로서 겸용할 수 있다.
상기 반도체 장치에 있어선 상기 제 1 리드를 구성하는 인너 리드는 상기 소자 설치부의 소자 설치면에 대해서 단성 변형의 범위에서 접촉 가능한 자유단을 확보한 상태로 절연성의 리드 지지부에 의해서 지지되며 또한 이 리드 지지부를 거쳐서 상기 소자 설치부와 상기 리드가 접합되고 있을 것이 바람직하다. 이 구성에 의하면 와이어 본딩의 공정에 있어서 상기 인너 리드가 리드 지지부를 지지점으로서 그 자유단이 아래쪽으로 변형해서 상기 소자 설치면에 맞닿는 것에 의해 와이어의 접속을 확실 또한 안정하게 행할 수 있는 동시에 인너 리드는 리드 지지부에 의해서 확실하게 고정된다.
또, 상기 소자 설치부는 열전도성이 높은 재질로 구성해서 방열성을 높이는 것이 바람직하다.
또한, 상기 소자 설치부는 열전도성이 우수할 뿐 아니라 도전성을 갖는 재료, 예컨대 동, 알루미늄, 금 또는 은 등의 금속, 또는 이것들의 각 금속을 주성분으로 하는 합금에 의해서 형성되는 것에 의해 이 소자 설치부를 접지 영역으로서 쓸 수 있다.
예컨대 소자 설치부를 마이너스 전위로 하고 프레임 리드를 플러스의 전위로 하는 경우에 프레임 리드가 소자 설치부에서 뜬 상태로 배치되므로 수지 밀봉되면 양자의 사이에 콘덴서가 접속된 것과 마찬가지의 상태로 되어서 잡음의 저감을 도모할 수 있다.
또, 상기 반도체 장치에 있어선 상기 반도체 소자의 전극부의 접지가 가능한 제 1 도전층 및 상기 제 1 리드의 접지가 가능한 제 2 도전층의 적어도 한쪽이 상기 소자 설치면에 형성되고 있을 것이 바람직하다. 이 구성에 의하면 반도체 소자의 전극부의 접지 및 제 1 리드의 접지를 임의의 영역에 있어서 행할 수 있고 그 결과 접지용의 리드를 줄일 수 있고 이 점에서도 리드의 배선 설계의 자유도가 향상한다.
이 같은 접지를 가능으로 하는 도전층은, 예컨대 은, 금, 팔라듐, 알루미늄 등의 금속을, 예컨대 도금하는 것에 의해서 형성된다.
상기 제 1 도전층 및 제 2 도전층은 서로 이격되어 형성되어도 좋고, 또는 연속적으로 형성되어도 좋다.
또한, 상기 반도체 장치에 있어선 상기 제 1 도전층 및 제 2 도전층이 형성된 영역 이외의 소자 설치부의 표면에 절연층이 형성되고 있을 것이 바람직하다. 이 같은 절연층은 예컨대 소자 설치부를 구성하는 금속을 산화 처리해서 얻어진 금속 산화막으로 구성될 것이 바람직하다. 이 절연층을 형성하는 것에 의해서 리드 및 프레임 리드와 도전성을 갖는 소자 설치부와의 단락을 방지할 수 있다. 또한, 상기 절연층이 금속 산화막으로 형성되고 있는 경우에는 통상 이 산화막은 흑색 등의 어두운 색을 나타내고 있기 때문에 와이어 본딩에 있어서의 화상 인식에서의 리드의 인식이 용이할 뿐 아니라 이 금속 산화막은 금속에 비해서 수지 밀봉부를 구성하는 수지와의 밀착성이 좋고 패키지의 기계적 강도가 향상할 이점이 있다.
상기 반도체 장치에 있어선 상기 소자 설치부는 수지 밀봉부 내에 매립 설치된 형식 또는 일부가 노출하는 형식 중의 어느 것이라도 좋으나 방열 효율의 점에서 보면 노출하는 형식의 것이 바람직하다.
예컨대 상기 소자 설치부는 상기 소자 설치면을 포함하는 대경부와 이 대경부로부터 돌출하는 소경부로 이루는 단면 형상이 대략 튀어나온 형상을 이룰 것이 바람직하다. 또한,상기 소경부의 단면은 수지 밀봉부로부터 노출되는 것이 바람직하다. 이 구성에 의하면 소자 설치부의 표면적을 크게 할 수 있기 때문에 반도체 소자에서 발생한 열은 소자 설치부를 거쳐서 효율적으로 분산되고 또한 수지 밀봉부로부터 노출된 면을 거쳐서 외부로 방출되므로서 효율이 좋은 방열이 행해진다. 또한, 이 소자 설치부에 의하면 반도체 소자가 탑재되는 소자 설치면과 수지 밀봉부로서 노출되는 면과의 거리를 크게 할 수 있기 때문에 반도체 소자나 배선에 악영향을 부여하는 가스 또는 수분 등의 침입을 억제할 수 있다. 또, 소자 설치부와 수지 밀봉부와의 접합력을 높이기 위해서 예컨대 상기 소자 설치부의 소경부에 언더컷을 형성하거나 소경부의 영역을 제외하는 대경부에 있어서 두께 방향으로 연통하는 수지 연통 구멍을 형성하는 것이 바람직하다.
상기 반도체 장치에 있어서 상기 프레임 리드는 와이어 본딩의 화상 인식에 있어서 마킹으로써 기능하는 인식용의 돌기 또는 절결을 갖는 것이 바람직하다. 이같은 인식용의 돌기 또는 절결을 형성하므로서 와이어 본딩시의 화상 인식에 의한 본딩 위치의 인식이 정확하고 용이해지는 이점이 있다.
상기 프레임 리드는 평면 형상이 거의 직사각형인 링으로 되며 이 링의 4 구석에 있어서 지지 바(support bar)에 의해서 지지되는 것이 바람직하다. 이 지지 바에 의해서 프레임 리드는 가일층 확실하게 지지된다.
상기 프레임 리드는 그 평면적으로 본 외경이 상기 수지 밀봉부의 평면적으로 본 외경에 대해서 바람직하기는 15 내지 80 %, 더욱 바람직하게는 20 내지 70 %의 범위 내에 있을 것이 바람직하다. 상기 수치 범위의 하한은 주로 소자 설치부에 설치되는 반도체 소자의 치수에 의존한다. 즉, 프레임 리드의 내경은 적어도 반도체 소자와 접촉하지 않기 위한 충분한 공간이 확보되게 설정된다. 또한, 상기 수치 범위의 상한은, 주로 프레임 리드와 불연속의 상기 제 1 리드의 배치 영역을 확보할 수 있게 설정된다. 또, 프레임 리드가 상기 상한값 보다 크면 프레임 리드 자체가 자중에 의해서 변형되기 쉽고 프레임 리드와 소자 설치면이 단락되기 쉬운 불편이 있다.
프레임 리드는, 실용상, 그 폭이 바람직하게는 0.1 mm 내지 2 mm, 더욱 바람직하게는 0.2 mm 내지 1 mm로 설정된다. 프레임 리드의 폭은 반도체 소자의 설계 사항이나 기계적 강도, 와이어 본딩, 에칭 가공 등의 요인에 의해서 결정된다.
본 발명의 수지 밀봉형 반도체 장치의 제조 방법은 이하의 공정 (가) 내지 (라)를 포함할 것이 바람직하다.
(가) 소자 설치부의 소자 설치면의 소정 위치에 접촉재, 바람직하게는 도전성의 접착제에 의해서 반도체 소자를 접합하는 공정,
(나) 상기 소자 설치부의 소자 설치면상에 절연성의 리드 지지부를 배치하고 이 리드 지지부의 위에 적어도 프레임 리드, 상기 프레임 리드와 불연속 상태에 있는 제 1 리드, 및 상기 프레임 리드와 연속한 상태에 있는 제 2 리드가 일체적으로 형성된 리드 프레임을 배치하고 상기 리드 지지부를 거쳐서 상기 소자 설치부와 상기 리드 프레임을 접착 고정하는 공정,
(다) 적어도 상기 제 1 리드와 상기 반도체 소자의 전극부를 전기적으로 접속하는 와이어, 및 상기 프레임 리드와 상기 반도체 소자의 전극부를 전기적으로 접속하는 와이어를 포함하는 와이어군을 와이어 본딩 수다에 의해서 형성하는 공정, 및
(라) 상기 공정 (가) 내지 (다)로 형성된 부재를 금형에 세트하고 몰딩에 의해서 수지 밀봉부를 형성하는 공정.
또, 상기 공정 (다)에 있어서 상기 리드와 상기 반도체 소자의 전극부를 접속하는 와이어는 리드 누름에 의해서 상기 리드를 내리누르고 그 선단부를 상기 소자 설치부의 소자 설치면에 맞닿게 한 상태로 형성되는 것이 바람직하다.
이들 제조 방법에 의하면 본 발명의 반도체 장치를 효율적으로 제조할 수 있다.
<제 1 실시예>
도 1은 본 발명의 제 1 실시예에 관한 반도체 장치를 수지 밀봉부를 제외한 상태로 모식적으로 도시하는 평면도이며, 도 2는 도 1의 II-II 선을 따라서 절단한 상태를 모식적으로 도시하는 단면도이다.
본 실시예의 반도체 장치(100)는 소자 설치부(10)와 이 소자 설치부(10)의 소자 설치면(12)에 접합된 반도체 소자(20)와, 상기 소자 설치부(10)에 대해서 리드 지지부(50)를 거쳐서 고정된 복수의 리드(30: 리드군)와,기 반도체 소자(20)의 외측에 배치된 프레임 리드(36)를 갖고 있다.
상기 소자 설치부(10)는 도 2에 명시하듯이 대경부(10a)와 이 대경부(10a)로부터 돌출하는 소경부(10b)로 되며 단 및 형상이 대략 튀어나온 형상을 이루고 있다. 그리고 대경부(10a)의 하면이 소자 설치면(12)을 구성하고, 소경부(10b)의 상면이 노출면(14)을 구성하고 있다.
상기 소자 설치면(12)에는 도 1에 도시하듯이 반도체 소자(20)가 설치되는 영역 보다 큰 표면적을 갖는 제 1 도전층(18a)과, 이 제 1 도전층(18a)과 이격된 위치에 복수의 스폿 형상의 제 2 도전층(18b)이 형성되고 있다. 그리고 이들 도전층(18a, 18b)을 제외하는 소자 설치부(10)의 표면에는 절연층(16)이 형성되고 있다.
상기 소자 설치부(10)는 에폭시 수지나 세라믹으로 되는 것이어도 좋으나, 열전도율이 높고 도전성을 갖는 재료, 예컨대 동, 알루미늄, 은 또는 금 등의 금속 또는 이것들의 각 금속을 주성분으로 하는 합금으로 구성되는 것이 바람직하다. 특히, 경제성을 고려하면 동이 바람직하다.
상기 도전층(18a, 18b)의 재질로선 특히 제한되지 않으나 예컨대 은, 금, 팔라듐, 알루미늄 등을 예시할 수 있고 도전성 및 반도체 소자(20)와의 접착성을 고려하면 특히, 은이 바람직하다. 이것들의 도전층(18a, 18b)은 예컨대 도금, 접착 등의 방법에 의해서 형성할 수 있다. 이것들의 도전층(18a, 18b)은 후에 상세히 기술하거니와 접지면으로서 사용된다.
또, 상기 절연층(16)은 양호한 절연성을 갖는 한, 그 재질은 특히 제한되지 않으나 예컨대 소자 설치부(10)를 구성하는 금속을 산화 처리해서 얻어진 금속 산화막인 것이 바람직하다. 예컨대, 소자 설치부(10)가 동으로 구성되고 있는 경우, 강 알칼리성의 처리액을 사용하여 표면을 산화 처리하므로서 절연층을 얻을 수 있다. 또, 소자 설치부(10)가 알루미늄으로 구성되고 있는 경우에는 이것을 양극 산화해서 얻어지는 산화막(알루마이트: 상품명)으로 되는 절연층이어도 좋다. 이 절연층(16)을 설치하므로서 리드(30) 및 프레임 리드(36)와 소자 설치부(10)와의 단락을 방지할 수 있다. 또한, 예컨대 산화동에 의해서 구성된 절연층(16)은 통상 흑색 내지 차색 등의 어두운 색을 보이며, 그 때문에 와이어 본딩에서의 화상 인식에 있어서 리드(30)의 인식이 용이해질 뿐 아니라 수지 밀봉부(60)를 구성하는 수지와의 밀착성이 좋기 때문에 패키지의 기계적 강도가 향상한다.
상기 반도체 소자(20)는 상기 소자 설치부(10)의 소자 설치면(12)에 형성된 제 1 도전층(18a) 상에 예컨대 은 페이스트(paste)에 의해서 접착 고정되고 있다. 그리고 반도체 소자(20)의 표면에는 소정의 배열로 복수의 전극 패드(22)가 형성되고 있다.
또, 상기 소자 설치면(12)에는 그 가장자리를 따라서 연속적으로 리드 지지부(50)가 접착에 의해서 고정되고 있다. 이 리드 지지부(50)는 절연성을 갖는 수지, 예컨대 폴리이미드 수지, 에폭시 수지 등의 열경화성수지 등의 테이프 형상 부재로 구성되고 있다.
상기 리드(30)를 구성하는 인너 리드(32)는 상기 프레임 리드(36)와 불연속 상태로 배치되는 제 1 인너 리드(32a)와, 상기 프레임 리드(36)와 일체적으로 연속된 상태로 배치되는 제 2 인너 리드(32b)로 구성되고 있다.
상기 인너 리드(32: 32a, 32b)는 도 3에 확대해서 도시하듯이 제 1 인너 리드(32a)의 선단으로부터 소정 거리(L) 떨어진 위치에 있어서 리드 지지부(50)에 접착에 의해서 고정되며, 따라서 인너 리드(32)는 리드 지지부(50)를 거쳐서 소자 설치부(10)에 고정되어 있는 것으로 된다.
바꿔 말하면 리드 지지부(50)는 인너 리드(32)의 일부만을 지지하게 소자 설치부(10)의 외주부에 비교적 작은 폭(W)으로 설치되고 있다. 리드 지지부(50)는 수지로 구성되고 있으며, 그 성질상 수분을 흡수하는 것인데 상기와 같이 폭을 작게 구성하므로서 흡수하는 수분을 되도록 감소시킬 수 있다. 또한, 리드 지지부(50)는 제 1 인너 리드(32a)에 있어서의 와이어 본딩되는 영역을 피해서 설치되고 있다.
그리고 제 1 인너 리드(32a)와 반도체 소자(20)의 전극 패드(22)와는 금, 은 등의 와이어(40: 예컨대 신호용 와이어(42))에 의해서 전기적으로 접속되고 있다.
제 1 인너 리드(32a)와 전극 패드(22)와의 와이어 본딩 모양을 도 4 및 도 5 에 도시한다. 도한, 와이어 본딩은 와이어가 짧은 것부터 차례로 행하는 것으로 하면 와이어를 끼는 지그가 본딩제의 와이어를 걸어서 절단하는 것을 피할 수 있다.
우선, 도 4에 도시하듯이 리드 누름(1A, 1B)에 의해 각 제 1 인너 리드(32a)의 자유단을 위쪽으로부터 내리누르면 각 인너 리드(32a)는 선단이 프리 상태에 있기 때문에 리드 지지부(50)를 지지점으로서 자유단이 아래쪽으로 변형하고, 단부가 소자 설치면(12)에 맞닿는다. 이 상태에서 와이어 본딩을 행하는 것에 의해서 와이어(40(42))의 접속을 확실하고 안정으로 행할 수 있다.
즉, 리드 지지부(50)는 수지로 구성되고 있으므로 와이어 본딩시의 열로 유연하게 되기 쉬운데, 상술한 바와 같이 리드 지지부(50)가 와이어 본딩하는 영역을 피해서 설치되고 있으므로 열의 영향을 받기 어렵게 되어 있다. 그리고 리드 지지부(50)가 쿠션으로 되어서 와이어 본딩을 행하기 어렵다는 불편을 해소할 수 있다.
와이어 본딩이 종료된 후에는 리드 누름(1A, 1B)을 뗌으로서, 도 5에 도시하듯이 각 제 1 인너 리드(32a)는 그 탄성에 의해 원래의 수평 상태로 되돌아가서 지지된다. 그리고 각 인너 리드(32)와 소자 설치부(10)와는 절연성의 리드 지지부(50)에 의해서 전기적으로 절연되고 있다.
이와 같은 본딩 프로세스 및 인너 리드의 기계적 안정성을 고려하면, 제 1 인너 리드(32a)는 그 자유단이 탄성 변형의 범위에서 그 단부가 소자 설치면(12)에 맞닿는데 충분한 길이를 가질 것, 및 본딩 종료 후에 원래의 수평 상태로 완전히 복귀할 수 있는 기계적 강도를 가질 것, 등이 요구된다. 이들 조건을 만족시키도록 제 1 인너 리드(32a)의 자유단은 그 길이나 기계적 강도가 설정되면 좋고 이것들의 조건은 디바이스 치수, 반도체 소자의 설계 사항 및 리드의 강도 등에 의해서 여러 가지 형태를 취할 수 있다. 또, 리드 지지부(50)는 인너 리드(32)를 안정하게 지지할 수 있을 것과, 인너 리드(32)와 소자 설치부(10)를 전기적으로 절연할 수 있는 충분한 두께를 가질 것, 및 열 가공시에 변형, 변질이 적을 것 등이 요구된다.
이상의 점을 고려하면 도 3에 도시하듯이 리드 지지부(50)의 폭을 W, 리드 지지부(50)의 두께를 T, 제 1 인너 리드(32a) 자유단의 길이를 L, 인너 리드(32)의 두께를 t라 하면 설계 룰(design rule)의 일예로서 이하의 수치를 들 수 있다.
W : 0.5 mm 내지 2 mm
T : 0.025 mm 내지 0.125 mm
t : 0.10 mm 내지 0.30 mm
L : 2.0 mm 이상
다음에 접지용 와이어의 접속에 대해서 도 1 및 도 3을 참조하여 설명한다.
상기 소자 설치부(10)의 도전층(18a 및 18b)은 접지면으로서 기능한다. 즉, 제 1 도전층(18a)의 노출면과 복수의 접지용 전극 패드(22)를 접지용 와이어(44a)에 의해서 접속하므로서, 제 1 도전층(18a)의 노출면을 접지용으로서 공용화할 수 있다. 또, 제 2 도전층(18b)과 제 1 인너 리드(32a)를 접지용 와이어(44b)에 의해서 접속하므로서 제 2 도전층(18b)을 리드의 접지면으로서 쓸 수 있다. 이같이 도전층(18a 및 18b)은 접지용 전극 패드(22) 및 제 1 인너 리드(32a)의 개별 또는 공용화된 접지면으로서 각각 기능한다. 그 결과, 접지용으로서 공용화된 리드에 상당하는 개수의 리드를, 예컨대 신호용 리드로서 사용할 수 있고 배선 설계의 자유도가 증가한다.
도전층(18a 및 18b)에 의한 접지 형태로는 여러 가지 있으나 예컨대 이하의 경우를 예시할 수 있다.
㈎ 반도체 소자(20) 사이드(side)의 접지가 없고 하나 또는 복수의 제 1 인너 리드(32a)가 접지된 경우에는, 반도체 소자(20)의 뒷면 전위를 접지 전위로 할 수 있다.
㈏ 반도체 소자(20)의 복수의 전극 패드(22)가 접지되고, 하나 내지 소수의 제 1 인너 리드(32a)가 접지된 경우에는 하나 내지 소수의 제 1 인너 리드로 많은 반도체 소자의 접지점이 얻어지며 또한, 안정된 접지 전위가 얻어진다.
㈐ 반도체 소자(20)의 한 개의 전극 패드와 한 개의 제 1 인너 리드(32a)가 접지된 경우에는 반도체 소자의 뒷면, 반도체 소자의 접지용 전극 패드 및 리드의 접지가 공통으로 되어서 이것들을 동전위로 설정할 수 있기 때문에 반도체 소자의 전위가 안정되어서 동작이 안정화된다.
또한, 접지용 와이어의 접속도 와이어 본딩과 마찬가지로 와이어의 짧은 것부터 차례로 행할 것이 바람직하다.
상기 프레임 리드(26)는 반도체 소자(20)와 제 1 인너 리드(32a)와 사이에 양자와 비접촉의 상태로 설치되며, 바람직하게는 단락을 방지하기 위해서 도전층(18a, 18b)에 대해서 평면적으로 보아 어긋난 위치에 설치되고 있다. 이 프레임 리드(36)는 평면 형상이 대략 직사각인 링을 이루며, 그 4 구성에 있어서 각각 지지 바(38)에 의해서 안정적으로 지지되고 있다. 그리고 지지 바(38)는 각각 상기 리드 지지부(50)에 의해서 그 일부가 고정되고 있다. 본 실시예에 있어선 상기 지지 바(38)는 리드로서의 기능을 갖고 있지 않다.
또, 프레임 리드(36)에는 도 1에 도시하듯이 소정의 위치에 복수의 인식용 돌기(36a)가 형성되고 있다. 이 인식용 돌기(36a)는 와이어 본딩시에 있어서의 본딩 위치의 인식을 용이하게 한다. 즉, 와이어 본딩은 반도체 소자(20) 상의 전극 패드(22)의 기준 좌표와, 리드 프레임의 본딩 위치의 기준 좌표를 미리 기억해두고, 다시 화상 인식에 의해서 실제로 본딩하는 전극 패드 및 리드 프레임의 각 위치 좌표와의 차를 검출하고 이것을 바탕으로 보정 좌표를 계산한 후, 자동적 또한 연속적으로 행해지는데, 상기 인식용 돌기(36a)는 화상 인식에 의한 본딩 위치의 검출시의 마킹으로서 기능한다. 또, 도시하지 않았지만 인식용 돌기(36a) 대신에 프레임 리드(36)에 형성한 절결부에 의해서 마찬가지의 인식부를 구성해도 좋다.
상기 프레임 리드(36) 및 이 프레임 리드(36)와 연속하는 제 2 인너 리드(32b)는, 예컨대 전원 전압(Vcc) 리드 또는 기준 전압(Vss) 리드로서 사용된다. 이 프레임 리드(36)를 예컨대 Vcc 리드로서 사용하는 경우에는 복수의 전원용 전극 패드(22)와 프레임 리드(36)를 전원용 와이어(46)에 의해서 각각 접속하므로서 전원용에 사용되는 리드의 수를 대폭 감소시킬 수 있다. 따라서 신호용 리드로서 사용할 수 있는 리드를 상대적으로 증가시킬 수 있고 반도체 소자의 전극 패드와 리드와의 와이어 배선의 자유도를 높일 수 있고 설계상 유리하게 된다.
또, 프레임 리드(36)를 가지므로서 반도체 소자(20) 표면의 어느 위치에 있어서도 소정의 전원 전압 또는 기준 전압을 공급할 수 있고 전원 잡음을 감소 시킨 상태로 동작 속도의 고속화를 도모할 수 있다.
또한, 프레임 리드(36)는 반도체 소자(20)의 외측에 위치하고 공간적인 제약이 적기 때문에 프레임 리드(36)의 폭을 충분히 크게 할 수 있다. 따라서 프레임 리드(36)를 전원용 리드로서 사용하였을 때에는 그 전기적 저항을 작게 할 수 있고 어느 위치에서도 안정된 전압을 공급할 수 있다.
또한, 프레임 리드(36)를 전원용 리드로서 사용할 때에는 프레임 리드(36)에 대해서 도전층(18a) 및 도전층(18b)이 마주 대하고 있기 때문에 콘덴서와 마찬가지의 상태로 되며 전원 잡음의 감소와 더불어 고속대응이 가능해진다.
또한, 특징적인 것은 프레임 리드(36)는 지지 바(38) 이외에 복수의 제 2 인너 리드(32b)에 의해서 매달린 상태이기 때문에 충분한 지지 강도를 확보할 수 있다. 따라서 프레임 리드(36)가 자중에 의해서 아래쪽으로 휘었다고 해도 상기 소자 설치부(10)와의 갭을 소정값, 예컨대 3.0 ㎛ 이상으로 하는 것이 가능하게 된다. 또, 제 2 인너 리드(32b)는 본딩 와이어 보다 큰 단면적을 갖기 때문에 그 전기적 저항을 작게 할 수 있으며 전압 강하가 작은 상태로 상기 프레임 리드(36)에 안정된 전압을 공급할 수 있다. 또한, 제 2 인너 리드(32b)는 상기 프레임 리드(36)와 일체적으로 형성되고 있기 때문에 양자를 접속하기 위한 와이어 본딩 공정을 필요로 하지 않으며 제조 프로세스상 유리하다.
이상, 말한 바와 같이 제 2 인너 리드(32b)는 주로 반도체 소자의 설계 사항 및 프레임 리드(36)의 지지 강도를 고려해서 그 개수나 배치가 설정된다. 프레임 리드(36)를 지지한다는 관점에서 보자면, 제 2 인너 리드(32b)는 프레임 리드(36)의 각변에 대해서 대칭적으로 배치되는 것이 바람직한데 이것에 한정되지 않으며 소자 설치면(12)과의 갭이 확보되는 한에 있어서 디바이스의 치수, 형상 등에 의해서 여러 가지 형태를 취할 수 있다. 즉, 제 2 인너 리드(32b)는 프레임 리드(36)의 각 변에서 그 개수나 배치가 달라도 좋으며 또, 제 2 인너 리드(32b)를 가지지 않은 프레임 리드(36)의 변이 있어도 좋다.
다음에 본 실시예의 반도체 장치(100)의 제조 방법에 대해서 설명한다.
우선, 도 6을 참조하면서 리드 프레임(1000)에 대해서 설명한다. 리드 프레임(1000)은, 예컨대, 기판 프레임(70)에 제 1 인너 리드(32a) 및 제 2 인너 리드(32b)로 되는 인너 리드(32)와 아우터 리드(34: outer lead)로 이루는 리드(30), 프레임 리드(36) 및 지지 바(38)가 소정의 패턴으로 일체적으로 지지되어 형성되고 있다. 그리고 아우터 리드(34)는 상호 댐 바부(72: dam bar部)에 의해서 연결되며 리드 프레임의 보강이 이뤄지고 있다. 인너 리드(32)는 중앙의 소정 영역(디바이스 홀)을 남기도록 아우터 리드(34)에서 연장 설치되어 있다. 그리고 이 영역 내에 프레임 리드(36)가 배치되며 이 프레임 리드(36)는 4 구석이 지지 바(38)에 의해서 지지되고, 다시 각 변의 복수 장소에 있어서 제 2 인너 리드(32b)에 의해서 지지되고 있다. 각 지지 바(38)는 댐 바부(72)에 접속되고 있다.
한편, 소자 설치부(10)는 도 1 및 도 2에 도시하듯이 대경부(10a)와 소경부(12b)로 이루어지는 소자 설치부 본체의 소정 영역에, 예컨대 은 도금에 의해서 도전층(18a, 18b)이 형성된다. 그리고 이것들의 도전층(18a, 18b)을 마스킹한 상태에서 소자 설치부 본체를, 예컨대 멜텍스 주식회사제의 「에보놀(상품명)」에 수초간 침지하고, 표면을 산화 처리하므로서 절연층(16)을 형성한다. 이와 같이 해서 형성된 절연층은 예컨대 2 내지 3 ㎛ 막두께를 가지며, 그 전기 저항율이 1013Ωcm 이상으로 양호한 절연성을 갖는 것이 확인되었다.
또, 상술한 방법과는 반대로 절연층(16)을 형성한 후에 도전층(18a, 18b)을 형성해도 좋은 것은 물론이다.
이와 같이 해서 얻어진 소자 설치부(10)의 소자 설치면(12)의 소정 위치에 은 페이스트 등의 도전성 접착제를 사용하여 반도체 소자(20)를 접합한다. 그후, 소자 설치부(10), 리드 지지부(50) 및 리드 프레임(1000)을 자리 맞춤해서 포개고, 3 자(者)를, 예컨대 에폭시 수지 등의 접착제를 사용하여 열 압착하고 서로 고정한다. 이어서 통상의 수법에 의해서 와이어 본딩 장치를 사용하여 신호용 와이어(42), 접지용 와이어(44a, 44b) 및 전원용 와이어(46)를 소정의 패턴으로 본딩한다.
이 와이어 본딩에 있어선, 예컨대 접지용 와이어의 본딩, 전원용 와이어의 본딩, 계속해서 신호용 와이어의 본딩이라고 하는, 본딩 거리가 짧은 장소로부터 본딩을 행하므로서 예컨대 인접하는 와이어와의 접촉을 본딩 프로세스에서 방지할 수 있고 그결과 확실한 와이어 본딩을 행할 수 있다.
또한, 통상 사용되는 몰딩 프로세스에 의해서 에폭시계 수지 등을 사용하여 수지 밀봉부(60)를 형성한다. 이때 소자 설치부(10)의 노출면(14)이 수지 밀봉부(60)로부터 노출하는 상태에서 몰드가 행해진다.
도 7은 몰딩 프로세스에서의 금형(80)과 소자 설치부(10) 및 리드 지지부(50)와의 관계의 일예를 도시하는 모식도이다. 동 도면에 도시하듯이 소자 설치부(10)의 높이(h1)와 리드 지지부(50)의 높이(두께: h2)와의 합(h1 + h2)은 하금형(82)의 캐비티(84)의 깊이(H)와 대략 같을 것이 바람직하다. 구체적으로는 캐비티(84)의 깊이(H)와, 소자 설치부(10)의 높이(h1)와의 차이(H - h1)는 0 mm 내지 0.5 mm인 것이 바람직하다. 이같이 소자 설치부(10)의 높이(h1), 리드 지지부(50)의 두께(h2) 및 캐비티(84)의 깊이(H)를 설정함으로써 반도체 소자(20) 및 리드 프레임(1000)을 정확하게 자리 매김한 상태에서 수지의 몰딩이 가능하게 되며 또한, 소자 설치부(10)의 노출면(14)이 수지 밀봉부(60)로부터 확실하게 노출된 상태로 형성되는 것으로 된다.
이어서 도 6에 도시하는 기판 프레임(70) 및 댐 바부(72)가 절단되고 또한 필요에 따라서 아우터 리드(34)의 성형이 행해진다.
본 실시예의 반도체 장치(100)의 주요 기능 또는 작용을 정리하면 다음과 같다.
(1) 이 반도체 장치(100)에 있어선 반도체 소자(20)에서 발생한 열은 열전도성이 높은 소자 설치부(10)를 거쳐서 효율적으로 분산되고, 게다가 수지 밀봉부(60)에서 노출하는 노출면(14)을 거쳐서 외부에 방출된다. 그리고 소자 설치부(10)의 형상을 단면을 대략 튀어나온 형상으로 하므로서, 소자 설치부(10)의 표면적을 증대시킬 수 있으며 방열 효과를 높일 수 있다.
또, 반도체 소자(20)가 탑재된 소자 설치면(12)과 반대측의 면을 단차 구조로 하므로서 노출면(14)에서 소자 설치면(12)에 이르는 거리를 크게 할 수 있고, 외부로부터의 가스 또는 수분 등의 침입에 의한 소자 특성의 열화를 억제할 수 있다.
또한, 소자 설치부(10)의 표면에 절연층(16)을 갖는 것에 의해 리드(30) 및 프레임 리드(36)와 소자 설치부(10)와의 단락을 방지할 수 있다. 또, 절연층(16)은 어두운 색을 보이므로 와이어 본딩에서의 리드 인식이 용이해질 뿐 아니라 절연층(16)은 수지 밀봉부(60)와의 밀착을 높이는 효과도 갖고 있다.
(2) 반도체 소자(20)와 리드(30)와의 사이에 프레임 리드(36)를 두고 이 프레임 리드(36)를, 예컨대 전원용 리드(Vcc 또는 Vss 리드)로서 사용됨으로써, 적어도 리드(30)에 의해서 반도체 소자(20)의 임의의 위치에 형성된 전원용 전극 패드(22)에 소정의 전압을 안정으로 공급할 수 있고, 전원 잡음을 감소시키고 동작 속도의 고속화를 달성할 수 있다.
또, 프레임 리드(36)에 의해서 전원용 리드를 공유화할 수 있고 그 공유화된 만큼의 리드를 예컨대 신호용 리드로서 쓸 수 있기 때문에 배선 설계의 자유도가 향상한다.
(3) 프레임 리드(36)는, 지지 바(38) 이외에 복수의 제 2 인너 리드(32b)에 의해서 매달려진 상태에 있기 때문에 충분한 지지 강도를 확보할 수 있다. 따라서 프레임 리드(36)는 자중에 의해서 아래쪽으로 휜다고 해도 상기 소자 설치부(10)와의 갭을 소정값으로 유지하는 것이 가능해진다. 또, 제 2 인너 리드(32b)는 본딩 와이어에 비해서 그 전기적 저항이 작고 전압 강하가 작은 상태에서 상기 프레임 리드(36)에 안정된 전압을 공급할 수 있다. 또한, 제 2 인너 리드(32b)는 상기 프레임 리드(36)와 일체로 형성되고 있기 때문에 와이어 본딩의 공정을 필요로 하지 않고 제조 프로세스상 유리하다.
(4) 소자 설치부(10)의 소자 설치면(12)에, 도전성을 갖는 소자 설치부 본체와 전기적으로 접속된 도전층(18a 또는 18b)을 둠으로서 접지용 와이어(44a, 44b)를 거쳐서 반도체 소자(20)의 접지용 전극 패드(22) 또는 리드(30)와 상기 도전층(18a 또는 18b)을 각각 접속함으로서 접지를 임의의 영역에서 행할 수 있다. 그 결과 접지용 리드를 줄일 수 있기 때문에, 그만큼의 리드를 예컨대 신호용 리드로서 이용할 수 있고 이점에서도 리드의 배선 설계의 자유도가 향상된다.
<제 2 실시예>
본 실시예의 반도체 장치(200)에 대해서 도 8 및 도 9를 참조하여 설명한다. 또한, 이들 도면에 있어서 상기 제 1 실시예의 반도체 장치(100)와 실질적으로 동일한 기능을 갖는 부재에는 동일한 부호를 붙이고, 그 상세한 설명은 생략한다.
본 실시예의 반도체 장치(200)가 상기 제 1 실시예의 반도체 장치(100)와 다른 제 1 점은 소자 설치부(160)의 평면 형상이 긴 변과 짧은 변으로 이루어지는 직사각형 모양이며 리드 지지부가 짧은 변 쪽, 즉 긴 변에 대해서 대향하는 1 쌍의 리드 지지부(52, 54)로 구성되고 있는 점이다.
이와 같이 부분적으로 지지 리드부(52, 54)를 둔 이유는 반도체 소자(20) 및 프레임 리드(36)를 두기 위한 영역을 확보하기 위해서는, 단면 방향의 인너 리드(32)의 길이를 긴 변 방향의 인너 리드(32)보다 짧게 형성하지 않을 수 없기 때문이다. 즉, 짧은 변 방향의 인너 리드(32)에 대해서 리드 지지부를 두면 와이어 본딩에 있어서 필요하게 되는 제 1 인너 리드(32a)의 자유단의 길이(L: 도 3 참조)를 확보할 수 없고 따라서 확실한 와이어 본딩을 행할 수 없는 우려가 있다. 다만, 도 9에 명시하듯이 짧은 변 방향의 인너 리드(32)는 긴 변 방향의 인너 리드(32)에 비해서 그 길이가 짧기 때문에, 리드 프레임 및 리드 자체가 갖는 기계적 강도에 의해서 와이어 지지부에 상당하는 구성이 없어도 와이어 본딩시의 안정성을 충분히 확보할 수 있다.
본 실시예의 반도체 장치(200)가 상기 제 1 실시예와 다른 제 2 점은 제 1 인너 리드(32a)의 접지면을 구성하는 제 2 도전층(18b)이 스포트 형상이 아니고 프레임 리드(36)의 변을 따라서 연속적으로 연장하는 벨트 형상을 갖고 있다는 것이다. 이와 같은 가늘고 긴 형상을 갖는 제 2 도전층(18b)에 의하면 접지용 와이어(44b)의 형성 영역이 확대되고 배선 설계가 가일층 용이해지는 이점이 있다.
본 실시예의 반도체 장치(200)가 상기 제 1 실시예와 다른 제 3 점은 소경부(10b)의 영역을 제외하는 대경부(10a)에 있어서 두께 방향으로 연통하는 수지 연통 구멍(62)을 형성한 것이다. 이 수지 연통 구멍(62)을 형성하므로서 수지 밀봉부(60)를 구성하는 수지가 이 수지 연통 구멍(62)에 유입하므로서 소자 설치부(10)와 수지 밀봉부(60)와의 접합 강도가 견고해지고 패키지의 기계적 강도가 한층 더 커진다.
본 실시예에 의해서도 상기 제 1 실시예와 기본적으로 마찬가지의 기능을 달성할 수 있다. 즉, 첫째로 소자 설치부(10)를 두는 것에 의해서 양호한 방열 효과를 갖는 것, 소자 설치부(10)의 표면에 절연층(16)을 둠으로써 리드(30) 및 리드 프레임(36)과 소자 설치부(10)와의 단락을 방지할 수 있는 것, 둘째로 프레임 리드(36)를 둠으로서 예컨대 전원 리드를 공유화 할 수 있는 것, 반도체 소자(20)의 전원용 전극 패드(22)에 소정의 전압을 안정적으로 공급할 수 있는 것, 셋째로 인너 프레임 리드(36)와 제 2 인너 리드(32b)를 일체적으로 연속시킴으로써 프레임 리드(36)를 안정으로 유지하고 또한, 프레임 리드(36)에 효율적으로 소정의 전압을 공급할 수 있는 것, 넷째로 소자 설치부(10)에 도전층(18a, 18b)을 둠으로써 공유화된 접지면을 형성할 수 있고 소수의 리드로 많은 접지점을 확보할 수 있는 것, 등의 작용 효과를 갖는다.
<접지면의 변형예>
접지면을 구성하는 소자 설치부(10)의 도전층의 패턴은 상기 실시예에 한정되지 않으며 여러 가지의 형태를 취할 수 있다. 예컨대 도 10a 및 10b에 도시하듯이 반도체 소자(20)의 접지 영역과 인너 리드(32)의 접지 영역을 연속적으로 형성해서 이루는 도전층(18c)에 의해서 접지면을 구성해도 좋다. 본 실시예의 경우는 프레임 리드(36)가 도전층(18c) 상에 형성되는 것으로 되므로, 양자의 단락이 방지되되록, 예컨대 프레임(36)의 지지를 견고하게 하는 등의 배려가 행해질 것이 바람직하다.
<제 3 실시예>
도 11은 본 발명의 제 3 실시예에 관한 반도체 장치(300)의 요부를 모식적으로 도시하는 평면도이다. 이 반도체 장치(300)는 프레임 리드의 형상에 있어서 도 1에 도시하는 제 1 실시예의 반도체 장치(100)와 다르다. 그리고 프레임 리드 이외의 구성은 도 1에 도시하는 반도체 장치(100)와 마찬가지이므로 동일 부호를 붙이고 설명한다.
도 11에 있어서 프레임 리드(336)는 도 1에 있어서의 프레임 리드(36)의 인식용 돌기(36a)를 갖지 않는 것이다. 상술한 바와 같이 이 인식용 돌기(36a)는 본딩 위치의 인식을 용이하게 하기 위한 것인데, 이것은 생략해도 프레임 리드 자체의 기능으로선 조금도 처지지 않는다.
다만, 본딩 위치를 인식하기 어렵게 되므로 다른 수단으로 이것을 보완할 것이 바람직하다. 예컨대 우선 본딩 위치를 인식하기 쉬운 장소로서 반도체 소자(10)의 전극 패드(22)와 제 1 인너 리드(32a)를 먼저 접속해 두고, 이 와이어를 기준으로 해서 프레임 리드(336)에 있어서의 본딩 위치를 인식하는 등의 수단이 있다.
<제 4 실시예>
도 12는 본 발명의 제 4 실시예에 관한 반도체 장치(400)의 요부를 모식적으로 도시하는 평면도이다. 이 반도체 장치(400)는 제 2 도전층의 형상에 있어서 도 11에 도시하는 제 3 실시예의 반도체 장치(300)와 다르다. 그리고 제 2 도전층 이외의 구성은 도 11에 도시하는 반도체 장치(300)와 마찬가지이므로 동일 부호를 붙이고 설명한다.
도 11에 있어서 복수의 제 2 도전층(18b)이 스포트 형상으로 형성되고 있던 것에 비해서, 도 12에 있어서 제 2 도전층(418b)은 제 1 인너 리드(32a)와 프레임 리드(336)와 사이의 영역에서 직사각인 링 형상으로 형성되고 있다. 이렇게 하므로서 복수 장소 내에 제 2 도전층을 형성하는 것보다 간단하게 프레임 리드(336)의 주위를 에워싸는 형상의 도전층을 형성할 수 있다.
<제 5 실시예>
도 13은 본 발명의 제 5 실시예에 관한 반도체 장치(500)의 요부를 모식적으로 도시하는 단면도이다. 이 반도체 장치(500)는 제 1 도전층의 형상에 있어서 도 2에 도시하는 반도체 장치(100)와 다르다. 그리고 제 1 도전층 이외의 구성은 도 2에 도시하는 반도체 장치(100)와 마찬가지이므로 동일 부호를 붙여서 설명한다.
도 2에 있어서 제 1 도전층(18a)이 반도체 소자(20)가 설치되는 영역보다 큰 표면적으로 되고 있는 것에 비해서, 도 13에서 제 1 도전층(518a)은 반도체 소자(20)가 설치되는 영역보다 작은 표면적으로 되고 있다.
이같이 한 것은 다음 이유에서이다. 즉, 상술한 바와 같이 제 1 도전층(18a)은 도금 등에 의해서 형성되는데 이들 도금은 수지 밀봉부(60)를 구성하는 수지와의 접착성이 나쁜 것이다. 또한, 역으로 절연층(16)은 산화 처리에 의해서 형성된 것이며 수지와의 접착성이 좋은 것이다. 따라서 도 2에 도시하듯이 제 1 도전층(18a)이 반도체 소자(20)의 외측으로 빠져나가게 형성되면 이 부분에 있어서 수지 밀봉부(60)와의 접착성이 다소 처진다.
그래서 도 13에 도시하듯이 제 1 도전층(518a)을 반도체 소자(20)가 설치되는 영역보다 작은 표면적으로서, 제 1 도전층(518a)이 반도체 소자(20)에서 빠져나가지 않게 했다. 이렇게 함으로서 수지 밀봉부(60)가 제 1 도전층(518a)에 접촉하지 않기 때문에 수지 밀봉을 보다 완전하게 행할 수 있다.
또한, 제 1 도전층(518a)을 이같이 구성하면 접지용 와이어(44a)를 접속할 수 없으므로, 이 제 1 도전층(518a)과는 별도의 도전층(518b: 도 13 참조)을 형성하는 것이 바람직하다. 이 도전층(518b)은 반도체 소자(20)의 뒷면에서 떨어진 영역에 대해서 수지 밀봉부(60)와의 접착 불량의 영향을 반도체 소자(20)에 부여하지 않게 형성되는 것이다.
<제 6 실시예>
도 14a 및 14b는 본 발명의 제 6 실시예에 관한 반도체 장치(600)를 모식적으로 도시하는 단면도이다. 이 반도체 장치(600)에 있어서 상기 제 1 실시예의 반도체 장치(100)와 실질적으로 동일한 기능을 갖는 부재에는 동일 부호를 붙이고, 그상세한 설명은 생략한다.
본 실시예에 있어서 반도체 장치(100)와 상이한 특징적인 부분은 소자 설치부(10)의 형상이 다르다는 점이다. 구체적으로 소경부(10b)는 노출면(14)의 폭(X)이 그 보다 아래쪽에 위치하는 상기 노출면(14)과 평행인 면의 폭(Y) 보다 크게 형성되고, 소위 언더컷 형상으로 구성되고 있는 점에 있다. 이와 같은 언더컷 형상으로 구성함으로서, 이 소경부(10b)가 수지 밀봉부(60)의 빠짐을 방지하도록 기능하고 패키지의 기계적 강도가 더욱 향상된다.
또, 언더컷 형상으로 되어 있으므로 노출면(14)에서 대경부(10a) 까지 이르는 거리가 길어지고 수분의 침입을 다소나마 방지할 수 있다.
또한, 본 실시예에서는 소자 설치부(10) 표면에 도전층 및 절연층이 형성되어 있지 않다.
다음에 본 실시예의 소자 설치부(10)의 제조 방법의 일예를 도 15a 내지 도 15d를 참조하면서 설명한다.
우선 도 15a에 도시하듯이 형성하려는 소자 설치부(10)와 같은 두께를 갖는 동 등의 금속판(80)의 일면에, 소자 설치부(30)의 노출면(14)에 상당하는 부분에 제 1 레지스트막(82)을 소정 간격으로 배치하고 다시 금속판(80)의 하면에 제 2 레지스트막(84)을 형성한다.
이어서,도 15b에 도시하듯이 상기 레지스트막(82, 84)을 마스크로서, 예컨대, 염화 제 2 철을 주성분으로 하는 에칭액을 사용한 습식 에칭에 의해 금속판(80)을 소자 설치부(10)의 소경부(10b)의 두께에 상당하는 깊이까지 에칭을 행한다.
또한, 도 15c에 도시하듯이 상기 레지스트막(82 및 84)을 제거한 후, 도 15d에 도시하듯이 소자 설치부(10)의 대경부(10a)에 상당하는 소정의 간격으로 금속판(80)을 프레스 가공 또는 절삭 가공 등의 기계 가공으로 분할하고, 소자 설치부(10)를 형성한다.
이상에서 말한 공정에 있어선, 습식 에칭에 있어서 등방적인 에칭이 행해지므로 에칭 측면은 곡면상으로 도려내어진 언더컷 형상을 구성한다.
또, 상기와 같은 습식 에칭을 행함으로서 에칭된 표면에는 산화막이 형성되어 절연막으로 되는 동시에 수지 밀봉부(60)를 구성하는 수지와 밀착성이 높은 막으로 된다.
<제 7 실시예>
본 발명에 관한 반도체 장치(700)를 도 16을 참조하여 설명한다. 도 16에 있어서 상기 제 6 실시예와 실질적으로 동일한 부분에는 동일 부호를 붙이고 그 상세한 설명을 생략한다.
본 실시예에 있어서 특징적인 것은 소자 설치부(10)의 표면에 예컨대 땜납으로 되는 도전층(64)이 형성되고 있는 것이다. 이 도전층(64)은 예컨대 아우터 리드(34)의 표면에 형성되는 땜납 도금층(34a)의 형성시에 동일 공정으로 형성된다. 이같은 도전층(64)을 형성하므로서 소자 설치부(10)의 노출면(14)의 방식(防蝕) 작용을 높일 수 있다. 또, 도전층(64)을 갖는 것에 의해서 소자 설치부(10)에 접지 전위를 포함하는 소정의 전위로 부여하는 경우의 배선 접속이나 도시 생략한 방열 핀의 부착이 용이해지는 이점이 있다.
방열 핀의 부착에 관해서 상세히 말하면, 접착제로 방열 핀을 부착하면 열로 박리되기 쉽고, 클립으로 방열 핀을 부착하면 소자 설치부(10)와 방열 핀과의 접촉면적이 작아지므로 땜납으로 되는 도전층(64)을 형성해서 방열 핀을 부착하는 것은 유효한 부착 수단으로 된다.
구체적으로는 미리 방열 핀에도 땜납을 붙이고 도전층(64)측을 180 ℃ 정도로 가열하고, 방열 핀측을 300 ℃ 정도로 가열하고 양자를 접촉시키면 180 ℃ 정도에서 땜납이 높아서 양자의 부착이 완료된다. 그리고 방열 핀측만을 고온으로 하고 반도체 장치(700) 축을 비교적 저온으로 하므로 반도체 소자(20)를 열로부터 지킬 수 있다.
<제 8 실시예>
본 발명의 제 8 실시예에 관한 반도체 장치(800)를 도 17을 참조하면서 설명한다.
도 17에 있어서 상기 제 1 실시예와 실질적으로 동일한 부분에는 동일 부호를 붙이고 그 상세한 설명을 생략한다. 또한, 도 17에 있어선 접지용 와이어의 기재를 생략하고 있다.
본 실시예에 있어서 특징적인 것은 소자 설치부(10)가 수지 밀봉부(60)로부터 노출하고 있지 않으며 수지 밀봉부(60) 내에 봉입된 상태로 설치되어 있는 것이다. 이같이 소자 설치부(10)를 내장하고 있는 형식이 반도체 장치에 있어선 방열 효율은 노출되는 형식의 것보다 처지지만 수지 밀봉부(60)에 의해서 반도체 소자 및 그 주변의 배선 부분이 거의 완전히 봉입되고 이들 반도체 소자나 배선 등에 악영향을 부여하는 물질의 침입을 보다 효과적으로 방지할 수 있는 이점을 갖는다.
또한, 본 실시예에 있어선 리드(30)에 일체적으로 형성된 지지암(30a)을 갖기 때문에 리드(30)가 확실하게 지지되며 그 변형이 방지된다. 또한, 상기 지지암(30a)은 도통성을 갖기 때문에 그 선단이 접지하는 소자 설치부(10)의 영역에는 적어도 절연층(16)이 형성되고 있을 필요가 있다.
이 소자 설치부(10)를 내장하는 형식의 반도체 장치에 있어선 상기 지지암(30a)을 갖는 것이 바람직하나, 리드 프레임의 강도를 높이는 것 등에 의해서 지지 암을 반드시 필요로 하지 않는다.
<와이어 본딩>
다음에 도 18은 반도체 소자의 전극 패드에 와이어 본딩을 행하는 순서를 설명하는 도면이다.
도 1에 도시되듯이 반도체 소자(20)의 표면의 가장 자리에는 복수의 전극 패드(22)가 설치되어 있으며, 이 전극 패드(22)에 접속되는 와이어(40)는 반도체 소자(20)의 중심에서 방사상으로 배치된다.
즉, 평면이 정사각형을 이루는 반도체 소자(20)의 한쪽 변에 있어서 중앙 부근에 전극 패드(22)에 접속되는 와이어(40)는, 변에 대해서 거의 직각 방향에 배치되는 것에 비해서 코너 부근의 전극 패드(22)에 접속되는 와이어(40)는 변에 대해서 경사지게 배치된다. 게다가 한쪽 변의 중앙에서 코너에 접근할수록 그 기울기의 경사가 커진다.
역으로 말하면 와이어(40)는 코너 부근에 있어서 크게 경사지게 배치되고 전극 패드의 배열을 따라서 중앙 방향으로 향함에 따라서 경사가 작아지고 중앙 부근에서는 상기 배열에 대해서 거의 직각으로 와이어가 배치된다.
그래서, 이것을 다소 과장해서 도시하는 것이 도 18 이다.
여기에서 제안하려는 와이어 본딩의 순서는 코너에 가까운 것부터 중앙 방향으로 차례로 행한다는 것이다. 바꿔 말하면 전극 패드의 배열에 대해서 크게 경사지게 배치되는 와이어(코너에 가까운 것)부터 상기 배열에 대해서 직각에 가까운 각도로 배치되는 와이어(중앙에 가까운 것)까지라는 순서로, 또한 경사에서 직각 방향으로 일어나는 방향으로 와이어 본딩을 행한다는 것이다. 구체적으로는 도 8 에 있어서 전극 패드(22a, 22b, 22c, ...)의 순서로 와이어(40a, 40b, 40c, ...)를 접속하는 것이다.
이와 같이 하는 이유는 역의 방향으로 와이어 본딩을 행하면 와이어(40)를 끼우는 지그가 이미 접속된 와이어(40)에 닿게 되어 절단되는 일이 있을 수 있기 때문이다.
에컨대 전극 패드(22)를 중앙에서 코너 방향으로 22c, 22b, 22a의 순서로 와이어(40c, 40b, 40a)를 접속하는 경우를 생각한다. 그렇게 하면 우선, 와이어(40c)를 접속한 후에 와이어(40b)를 접속한 후에 와이어(40)를 끼는 기구(도면에서 파선의 원으로 도시)가 와이어(40c)에 접촉한다. 마찬가지로 와이어(40b)를 접속한 후에 와이어(40a)를 접속할 때 와이어를 끼우는 지그가 와이어(40b)에 접촉한다.
이와 같이 반도체 소자(20)의 한 변에 있어서 중앙에서 코너 방향으로 와이어 본딩을 행하면 이미 설치한 와이어에 지그가 닿게 된다.
이것에 대해서 반도체 소자(20)의 한 변에 있어서 코너에서 중앙 방향으로 와이어 본딩을 행하는 경우에는 이와 같은 문제는 생기지 않는다. 즉, 우선 와이어(40a)를 접속한 후에 와이어(40b)를 접속할 때 이 와이어(40b)를 끼우는 지그(도면에서 파선의 원으로 도시한다)는 이미 설치한 와이어(40a)에 접촉하지 않는다. 마찬가지로 와이어(40b)를 접속한 후에 와이어(40c)를 접속할 때, 이 와이어(40c)를 기는 지그는 이미 설치한 와이어(40b)에 접촉하지 않는다. 따라서 양호한 와이어 본딩을 행할 수 있다.
<수지 밀봉 프로세스>
다음에 도 19a 내지 도 19d는 수지 밀봉에 관한 적합한 실시예를 도시하는 도면이다.
(가) 우선, 도 19a에 도시하듯이 소자 설치부(10), 반도체 소자(20), 리드 지지부(50) 및 리드(30)를 소정의 배치로 접합하고 다시 반도체 소자(20)와 리드(30)를 와이어(40)에 의해서 접속한다.
(나) 다음에 도 19b에 도시하듯이 반도체 소자(20), 리드(30), 및 와이어(40)를 덮는 영역에만, 용융 또는 용액 상태의 수지를 폿팅(potting)해서 수지 밀봉부(9)를 형성한다. 이와 같은 폿팅에 의하면 수지를 주입할 때의 압력으로 와이어(40)를 절단하는 일은 없다.
(다) 다음에 도 19c에 도시하듯이 리드(30)를 낀 상태로 금형(92, 94) 내에 상기 부재를 구비한 소자 설치부(10)를 배치하고 수지를 주입한다. 여기에서 와이어(40)는 이미 폿팅에 의해 수지 밀봉부(90) 내에 밀봉되고 있으므로 통상의 수지 주입을 행해도 주입시의 압력에서 와이어가 지켜지며 절단을 방지할 수 있게 된다.
따라서, 도 19d에 도시하듯이 수지 밀봉부(96)가 형성되고 반도체 장치(100)가 제조된다.

Claims (27)

  1. 반도체 소자를 설치하기 위한 소자 설치면을 갖는 소자 설치부와,
    이 소자 설치부의 상기 소자 설치면에 접합된 반도체 소자와,
    상기 반도체 소자의 주위를 비접촉 상태로 연속적으로 에워싸고, 또한 상기 소자 설치면과 이격된 상태로 배치되는 프레임 리드와,
    상기 반도체 소자로부터 이격된 위치에서 상기 소자 설치부에 대해서 절연되어 배치되는 복수의 리드와,
    적어도 상기 리드와 상기 반도체 소자의 전극부를 전기적으로 접속하는 와이어 및 상기 프레임 리드와 상기 반도체 소자의 전극부를 전기적으로 접촉하는 와이어를 포함하는 와이어 군과,
    상기 소자 설치부, 상기 반도체 소자, 상기 리드의 일부 및 상기 프레임 리드를 밀봉하는 수지 밀봉부를 포함하며,
    상기 복수의 리드는,
    상기 프레임 리드와 불연속 상태로 배치되는 제 1 리드와,
    상기 프레임 리드와 일체적으로 연속된 상태로 배치되는 제 2 리드를 포함하는 수지 밀봉형 반도체 장치.
  2. 제 1 항에 있어서, 상기 프레임 리드 및 상기 제 2 리드는 전원용의 리드로서 사용되는 수지 밀봉형 반도체 장치.
  3. 제 1 항 또는 제 2 항에 있어서, 상기 소자 설치부의 소자 설치면에는 상기 제 1 리드를 구성하는 인너 리드의 선단이 평면적으로 보아 겹치는 위치까지 연장 설치된 수지 밀봉형 반도체 장치.
  4. 제 3 항에 있어서, 상기 제 1 리드를 구성하는 인너 리드는 상기 소자 설치부의 소자 설치면에 대해서 탄성 변형 범위에서 접촉 가능한 자유단을 확보한 상태에서 절연성의 리드 지지부에 의해서 지지되며, 또한 이 리드 지지부를 거쳐서 상기 소자 설치부와 상기 리드가 접합되는 수지 밀봉형 반도체 장치.
  5. 제 4 항에 있어서, 상기 리드 지지부는 상기 소자 설치면의 가장자리 전체를 따라서 연속적으로 형성되고 있는 수지 밀봉형 반도체 장치.
  6. 제 4 항에 있어서, 상기 리드 지지부는 상기 소자 설치면의 가장 자리에 부분적으로 형성되어 있는 수지 밀봉형 반도체 장치.
  7. 제 1 항에 있어서, 상기 소자 설치부는 열전달성이 높은 재질로 이루어진 수지 밀봉형 반도체 장치.
  8. 제 1 항에 있어서, 상기 소자 설치부는 도전성의 재질로 된 수지 밀봉형 반도체 장치.
  9. 제 8 항에 있어서, 상기 소자 설치부는 동, 알루미늄, 은 또는 금의 단체, 또는 이것들의 각 금속을 주성분으로 하는 합금으로 이루어지는 수지 밀봉형 반도체 장치.
  10. 제 1 항에 있어서, 상기 반도체 소자의 전극부의 접지가 가능한 제 1 도전층, 및 상기 제 2 리드의 접지가 가능한 제 2 도전층의 적어도 한쪽이 상기 소자 설치면에 형성된 수지 밀봉형 반도체 장치.
  11. 제 10 항에 있어서, 상기 제 1 도전층 및 제 2 도전층은 은, 금, 팔라듐 및 알루미늄으로 부터 선택되는 적어도 1 종의 금속으로 구성되는 수지 밀봉형 반도체 장치.
  12. 제 10 항 또는 제 11 항에 있어서, 상기 제 1 도전층과 상기 제 2 도전층은 이격되어 형성되는 수지 밀봉형 반도체 장치.
  13. 제 10 항 또는 제 11 항에 있어서, 상기 제 1 도전층과 상기 제 2 도전층은 연속적으로 형성되는 수지 밀봉형 반도체 장치.
  14. 제 10 항 또는 제 11 항에 있어서, 상기 제 1 도전층 및 상기 제 2 도전층이 형성된 영역 이외의 소자 설치부의 표면에는 절연층이 형성되어 있는 수지 밀봉형 반도체 장치.
  15. 제 14 항에 있어서, 상기 절연층은 상기 소자 설치부를 구성하는 금속을 산화 처리해서 얻어진 금속 산화막으로 되는 수지 밀봉형 반도체 장치.
  16. 제 1 항에 있어서, 상기 소자 설치부는 상기 소자 설치면을 포함하는 대경부와 이 대경부에서 돌출하는 소경부로 이루어지는 단면 형상이 대략 튀어나온 형상을 이루는 수지 밀봉형 반도체 장치.
  17. 제 16 항에 있어서, 상기 소자 설치부는 그 소경부가 수지 밀봉부로부터 노출하는 상태로 설치되는 수지 밀봉형 반도체 장치.
  18. 제 16 항 또는 제 17 항에 있어서, 상기 소자 설치부의 소경부는 그 두께 방향에 언더컷 형상을 갖는 수지 밀봉형 반도체 장치.
  19. 제 16 항 또는 제 17 항에 있어서, 상기 소자 설치부는 상기 소경부의 영역을 제외하는 대경부에 있어서 두께 방향으로 연통하는 수지 연통 구멍을 갖는 수지 밀봉형 반도체 장치.
  20. 제 17 항에 있어서, 상기 소자 설치부는 그 노출하는 면상에 땜납층을 갖는 것을 특징으로 하는 수지 밀봉형 반도체 장치.
  21. 제 1 항에 있어서, 상기 소자 설치부는 수지 밀봉부 내에 매립 설치되는 수지 밀봉형 반도체 장치.
  22. 제 1 항에 있어서, 상기 프레임 리드는 와이어 본딩의 화상 인식에 있어서 마킹으로서 기능하는 인식용의 돌기 또는 절결을 갖는 수지 밀봉형 반도체 장치.
  23. 제 1 항에 있어서, 상기 프레임 리드는 평면 형상이 거의 직사각형의 링으로 이루어지며, 해당 링의 4 모서리에 있어서 지지 바에 의해서 지지되는 수지 밀봉형 반도체 장치.
  24. 제 1 항에 있어서, 상기 프레임 리드는 그 평면적으로 본 외경이 상기 수지 밀봉부의 평면적으로 본 외경에 대해서 15 내지 80 %의 범위 내에 있는 수지 밀봉형 반도체 장치.
  25. (가) 소자 설치부의 소자 설치면의 소정 위치에 접착제에 의해서 반도체 소자를 접합하는 공정과,
    (나) 상기 소자 설치부의 소자 설치면상에 절연성의 리드 지지부를 배치하고, 이 리드 지지부의 위에 적어도 프레임 리드, 상기 프레임 리드와 불연속의 상태에 있는 제 1 리드, 및 상기 프레임 리드와 연속한 상태에 있는 제 2 리드가 일체적으로 형성된 리드 프레임을 배치하고, 상기 리드 지지부를 거쳐서 상기 소자 설치부와 상기 리드 프레임을 접착 고정하는 공정과,
    (다) 적어도 상기 제 1 리드와 상기 반도체 소자의 전극부를 전기적으로 접속하는 와이어, 및 상기 프레임 리드와 상기 반도체 소자의 전극부를 전기적으로 접속하는 와이어를 포함하는 와이어군을 와이어 본딩 수단에 의해서 형성하는 공정, 및
    (라) 상기 공정 (가) 내지 (다)로 형성된 부재를 금형에 세트하고, 몰딩에 의해서 수지 밀봉부를 형성하는 공정을 포함하는 수지 밀봉형 반도체 장치의 제조 방법.
  26. 제 25 항에 있어서, 상기 공정 (가)에서 사용되는 접착제는 도전성을 가지는 수지 밀봉형 반도체 장치의 제조 방법.
  27. 제 25 항 또는 제 26 항에 있어서, 상기 공정 (다)에 있어서 상기 제 1 리드와 상기 반도체 소자의 전극부를 접속하는 와이어는 리드 누름에 의해 상기 제 1 리드를 내리누르고 그 선단부를 상기 소자 설치부의 소자 설치면에 맞닿게 한 상태로 형성되는 수지 밀봉형 반도체 장치의 제조 방법.
KR1019980701609A 1996-07-03 1997-06-27 수지 밀봉형 반도체 장치 및 그 제조 방법 KR19990044365A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP96-192780 1996-07-03
JP19278096 1996-07-03

Publications (1)

Publication Number Publication Date
KR19990044365A true KR19990044365A (ko) 1999-06-25

Family

ID=16296891

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980701609A KR19990044365A (ko) 1996-07-03 1997-06-27 수지 밀봉형 반도체 장치 및 그 제조 방법

Country Status (8)

Country Link
US (1) US6133623A (ko)
EP (1) EP0848423B1 (ko)
JP (1) JP3944913B2 (ko)
KR (1) KR19990044365A (ko)
CN (1) CN1132244C (ko)
DE (1) DE69735361T2 (ko)
TW (1) TW379850U (ko)
WO (1) WO1998001907A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100743335B1 (ko) * 1999-06-30 2007-07-26 가부시키가이샤 히타치세이사쿠쇼 반도체 장치
KR100750012B1 (ko) * 2000-02-18 2007-08-16 가부시키가이샤 히타치세이사쿠쇼 반도체 집적 회로 장치

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11274196A (ja) * 1998-03-26 1999-10-08 Seiko Epson Corp 半導体装置の製造方法およびモールドシステム並びに半導体装置
US6143981A (en) 1998-06-24 2000-11-07 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
JP3051376B2 (ja) * 1998-08-24 2000-06-12 松下電子工業株式会社 リードフレーム及びその製造方法並びにリードフレームを用いた半導体装置
KR100705521B1 (ko) * 1998-12-02 2007-04-10 가부시키가이샤 히타치세이사쿠쇼 반도체 장치
US6977214B2 (en) * 1998-12-11 2005-12-20 Micron Technology, Inc. Die paddle clamping method for wire bond enhancement
KR20010037247A (ko) * 1999-10-15 2001-05-07 마이클 디. 오브라이언 반도체패키지
US7042068B2 (en) 2000-04-27 2006-05-09 Amkor Technology, Inc. Leadframe and semiconductor package made using the leadframe
JP2001358276A (ja) * 2000-06-12 2001-12-26 Mitsui High Tec Inc 半導体装置およびリードフレーム
US6509642B1 (en) * 2000-07-28 2003-01-21 Agere Systems Inc. Integrated circuit package
US6818968B1 (en) * 2000-10-12 2004-11-16 Altera Corporation Integrated circuit package and process for forming the same
US6545345B1 (en) 2001-03-20 2003-04-08 Amkor Technology, Inc. Mounting for a package containing a chip
US6597059B1 (en) 2001-04-04 2003-07-22 Amkor Technology, Inc. Thermally enhanced chip scale lead on chip semiconductor package
US6608375B2 (en) 2001-04-06 2003-08-19 Oki Electric Industry Co., Ltd. Semiconductor apparatus with decoupling capacitor
US6838751B2 (en) * 2002-03-06 2005-01-04 Freescale Semiconductor Inc. Multi-row leadframe
US6608366B1 (en) 2002-04-15 2003-08-19 Harry J. Fogelson Lead frame with plated end leads
US6627977B1 (en) * 2002-05-09 2003-09-30 Amkor Technology, Inc. Semiconductor package including isolated ring structure
US6835592B2 (en) * 2002-05-24 2004-12-28 Micron Technology, Inc. Methods for molding a semiconductor die package with enhanced thermal conductivity
US6818973B1 (en) 2002-09-09 2004-11-16 Amkor Technology, Inc. Exposed lead QFP package fabricated through the use of a partial saw process
DE10245452A1 (de) * 2002-09-27 2004-04-08 Infineon Technologies Ag Verfahren zum Bestimmen der Anordnung von Kontaktflächen auf der aktiven Oberseite eines Halbleiterchips
US6905914B1 (en) 2002-11-08 2005-06-14 Amkor Technology, Inc. Wafer level package and fabrication method
US7723210B2 (en) 2002-11-08 2010-05-25 Amkor Technology, Inc. Direct-write wafer level chip scale package
US6798047B1 (en) 2002-12-26 2004-09-28 Amkor Technology, Inc. Pre-molded leadframe
US6750545B1 (en) 2003-02-28 2004-06-15 Amkor Technology, Inc. Semiconductor package capable of die stacking
US6794740B1 (en) 2003-03-13 2004-09-21 Amkor Technology, Inc. Leadframe package for semiconductor devices
US7511364B2 (en) * 2004-08-31 2009-03-31 Micron Technology, Inc. Floating lead finger on a lead frame, lead frame strip, and lead frame assembly including same
KR100639948B1 (ko) * 2005-08-22 2006-11-01 삼성전자주식회사 이원 리드 배치 형태를 가지는 리드프레임 패키지
KR100635386B1 (ko) * 2004-11-12 2006-10-18 삼성전자주식회사 고속 신호 처리가 가능한 반도체 칩 패키지
US7572681B1 (en) 2005-12-08 2009-08-11 Amkor Technology, Inc. Embedded electronic component package
US7902660B1 (en) 2006-05-24 2011-03-08 Amkor Technology, Inc. Substrate for semiconductor device and manufacturing method thereof
US7968998B1 (en) 2006-06-21 2011-06-28 Amkor Technology, Inc. Side leaded, bottom exposed pad and bottom exposed lead fusion quad flat semiconductor package
US7863761B2 (en) * 2006-08-03 2011-01-04 Stats Chippac Ltd. Integrated circuit package system with molding vents
JP2008218776A (ja) * 2007-03-06 2008-09-18 Renesas Technology Corp 半導体装置
JP5130566B2 (ja) * 2008-07-01 2013-01-30 ルネサスエレクトロニクス株式会社 半導体装置
US8754513B1 (en) * 2008-07-10 2014-06-17 Marvell International Ltd. Lead frame apparatus and method for improved wire bonding
JP5018909B2 (ja) * 2009-06-30 2012-09-05 株式会社デンソー 半導体装置
TWI405316B (zh) * 2009-09-16 2013-08-11 Advanced Semiconductor Eng 導線架及晶片封裝體
US8304865B2 (en) 2009-09-16 2012-11-06 Advanced Semiconductor Engineering, Inc. Leadframe and chip package
US8796561B1 (en) 2009-10-05 2014-08-05 Amkor Technology, Inc. Fan out build up substrate stackable package and method
US8937381B1 (en) 2009-12-03 2015-01-20 Amkor Technology, Inc. Thin stackable package and method
US9691734B1 (en) 2009-12-07 2017-06-27 Amkor Technology, Inc. Method of forming a plurality of electronic component packages
US8324511B1 (en) 2010-04-06 2012-12-04 Amkor Technology, Inc. Through via nub reveal method and structure
US8294276B1 (en) 2010-05-27 2012-10-23 Amkor Technology, Inc. Semiconductor device and fabricating method thereof
US8440554B1 (en) 2010-08-02 2013-05-14 Amkor Technology, Inc. Through via connected backside embedded circuit features structure and method
US8487445B1 (en) 2010-10-05 2013-07-16 Amkor Technology, Inc. Semiconductor device having through electrodes protruding from dielectric layer
US8791501B1 (en) 2010-12-03 2014-07-29 Amkor Technology, Inc. Integrated passive device structure and method
US8390130B1 (en) 2011-01-06 2013-03-05 Amkor Technology, Inc. Through via recessed reveal structure and method
KR101222809B1 (ko) * 2011-06-16 2013-01-15 삼성전기주식회사 전력 모듈 패키지 및 그 제조방법
US8552548B1 (en) 2011-11-29 2013-10-08 Amkor Technology, Inc. Conductive pad on protruding through electrode semiconductor device
US9129943B1 (en) 2012-03-29 2015-09-08 Amkor Technology, Inc. Embedded component package and fabrication method
US9048298B1 (en) 2012-03-29 2015-06-02 Amkor Technology, Inc. Backside warpage control structure and fabrication method
JP5761280B2 (ja) * 2013-09-12 2015-08-12 株式会社デンソー 半導体パッケージおよびその製造方法
CN112151510B (zh) * 2020-09-11 2022-08-02 安徽龙芯微科技有限公司 一种具有接地环的堆叠封装件及其加工方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2532041B2 (ja) * 1987-10-05 1996-09-11 新光電気工業株式会社 半導体装置用リ―ドフレ―ム
US5235207A (en) * 1990-07-20 1993-08-10 Hitachi, Ltd. Semiconductor device
JP2983620B2 (ja) * 1990-07-20 1999-11-29 株式会社日立製作所 半導体装置及びその製造方法
JPH0521694A (ja) * 1991-07-11 1993-01-29 Mitsubishi Electric Corp 半導体装置
JPH05221694A (ja) * 1992-02-12 1993-08-31 Fujikura Ltd 光ファイバテープ心線の製造方法
JP3572628B2 (ja) * 1992-06-03 2004-10-06 セイコーエプソン株式会社 半導体装置及びその製造方法
JP2848151B2 (ja) * 1992-08-20 1999-01-20 トヨタ自動車株式会社 ディファレンシャル装置のバックラッシシム選択方法
US5517056A (en) * 1993-09-30 1996-05-14 Motorola, Inc. Molded carrier ring leadframe having a particular resin injecting area design for gate removal and semiconductor device employing the same
JP3509274B2 (ja) * 1994-07-13 2004-03-22 セイコーエプソン株式会社 樹脂封止型半導体装置およびその製造方法
US5723899A (en) * 1994-08-30 1998-03-03 Amkor Electronics, Inc. Semiconductor lead frame having connection bar and guide rings

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100743335B1 (ko) * 1999-06-30 2007-07-26 가부시키가이샤 히타치세이사쿠쇼 반도체 장치
KR100864781B1 (ko) * 1999-06-30 2008-10-22 가부시키가이샤 히타치세이사쿠쇼 반도체 장치
KR100878939B1 (ko) * 1999-06-30 2009-01-19 가부시키가이샤 히타치세이사쿠쇼 반도체 장치
KR100885606B1 (ko) * 1999-06-30 2009-02-24 가부시키가이샤 히타치세이사쿠쇼 반도체 장치
KR100750012B1 (ko) * 2000-02-18 2007-08-16 가부시키가이샤 히타치세이사쿠쇼 반도체 집적 회로 장치

Also Published As

Publication number Publication date
EP0848423B1 (en) 2006-03-01
WO1998001907A1 (en) 1998-01-15
TW379850U (en) 2000-01-11
CN1197546A (zh) 1998-10-28
EP0848423A4 (en) 1999-08-25
CN1132244C (zh) 2003-12-24
DE69735361D1 (de) 2006-04-27
EP0848423A1 (en) 1998-06-17
JP3944913B2 (ja) 2007-07-18
DE69735361T2 (de) 2006-10-19
US6133623A (en) 2000-10-17

Similar Documents

Publication Publication Date Title
KR19990044365A (ko) 수지 밀봉형 반도체 장치 및 그 제조 방법
JP3509274B2 (ja) 樹脂封止型半導体装置およびその製造方法
US7446397B2 (en) Leadless semiconductor package
JP3309686B2 (ja) 樹脂封止型半導体装置及びその製造方法
JPH06105721B2 (ja) 半導体装置
JPH09260550A (ja) 半導体装置
JP2003017518A (ja) 混成集積回路装置の製造方法
KR100414450B1 (ko) 수지봉지형반도체장치및그제조방법
JPH11176885A (ja) 半導体装置及びその製造方法、フィルムキャリアテープ、回路基板並びに電子機器
JPH0722454A (ja) 半導体集積回路装置
JP3827978B2 (ja) 半導体装置の製造方法
JP3321006B2 (ja) 半導体装置
JPH09199631A (ja) 半導体装置の構造と製造方法
JP2551243B2 (ja) 半導体装置
KR100335759B1 (ko) 볼 그리드 어레이 반도체 패키지 및 그 제조방법
JP2577879B2 (ja) 半導体装置
JP2993480B2 (ja) 半導体装置
JP3356119B2 (ja) 半導体装置及びその製造方法
JP2577880B2 (ja) 半導体装置
JP2633513B2 (ja) 半導体装置の製造方法
JPH08264678A (ja) 樹脂封止型半導体装置
JP2006148083A (ja) 半導体素子の接続構造、配線基板、および半導体装置
JPH08213544A (ja) 混成集積回路装置
JPH08227968A (ja) 半導体装置
KR19980027699A (ko) 본딩 와이어에 의해 반도체 칩이 지지되는 반도체 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application