KR19990003156A - 반도체 소자의 제조 방법 - Google Patents

반도체 소자의 제조 방법 Download PDF

Info

Publication number
KR19990003156A
KR19990003156A KR1019970026960A KR19970026960A KR19990003156A KR 19990003156 A KR19990003156 A KR 19990003156A KR 1019970026960 A KR1019970026960 A KR 1019970026960A KR 19970026960 A KR19970026960 A KR 19970026960A KR 19990003156 A KR19990003156 A KR 19990003156A
Authority
KR
South Korea
Prior art keywords
etching
contact
forming
insulating film
semiconductor device
Prior art date
Application number
KR1019970026960A
Other languages
English (en)
Other versions
KR100257149B1 (ko
Inventor
최창주
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019970026960A priority Critical patent/KR100257149B1/ko
Publication of KR19990003156A publication Critical patent/KR19990003156A/ko
Application granted granted Critical
Publication of KR100257149B1 publication Critical patent/KR100257149B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히 식각 공정시 발생하는 마이크로 로딩 효과(Micro loading effect)를 감소시켜 양호한 패턴을 형성하는 반도체 소자의 제조 방법에 관한 것이다. 상기 목적을 달성하기 위하여, 본 발명에 따라 다양한 크기의 콘택을 갖고 소정 영역의 배선을 형성하는 반도체 소자를 제조하는 방법으로써, 하부에 소정의 패턴이 형성된 반도체 기판 상에 절연막을 형성하는 단계; 사진 공정을 통하여, 상기 절연막 상에 상기 소정 영역의 배선을 형성하기 위한 마스크 패턴을 형성하는 단계; 상기 절연막을 식각하는 식각 물질 중 미세 패턴에 대해 식각 속도가 빠른 제 1 식각 물질로, 상기 마스크 패턴으로 노출된 콘택 영역을 소정 깊이 식각하는 단계;및 상기 절연막을 식각하는 식각 물질 중 식각으로 노출되는 콘택면과의 식각 선택비가 양호한 제 2 식각 물질로, 나머지 콘택 영역을 식각하여 균일한 깊이의 다양한 콘택을 형성하는 단계를 포함하는 것을 특징으로 한다.

Description

반도체 소자의 제조 방법
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히 콘택 식각 공정시 발생하는 마이크로 로딩 효과를 감소시켜 양호한 패턴을 형성하는 반도체 소자의 제조 방법에 관한 것이다.
일반적으로 식각 물질에 노출된 식각 면적 또는 패턴의 밀도에 따라 식각 속도가 달라지는 현상을 로딩 효과(Loading Effect)라고 한다. 즉, 동일한 밀도의 플라즈마로 식각을 하더라도 식각 물질에 노출되는 식각 면적 또는 패턴 크기가 다르면, 식각 공정 진행 중 식각 물질에 공급되는 밀도가 반응 면적에 따라 달라지게 된다. 그리고 아주 좁은 부위를 식각하는 경우 이와 같은 현상을 마이크로 로딩 효과(Micro loading effect)라고 한다. 이와 같은 현상은 주로 식각 공정시의 압력에 기인하며, 또한 부산물(By-product)의 발생에 영향을 받는다. 따라서, 콘택홀과 같이 개구해야 할 크기가 작아질수록 반응 부산물이 반도체 기판 상의 표면에 남을 확률이 상대적으로 커지고, 이런 부산물은 식각 속도를 저하시키게 된다.
도 1은 식각되는 콘택 크기에 대한 각 가스별 식각 속도를 나타낸다. 도 1에 나타난 바와 같이, 콘택의 크기가 미세해질수록 식각 가스에 따라 식각 속도가 다르다. 즉, CF4가스가 C2F6, C3F8또는 C4F8가스에 비해 미세 콘택에서 식각 속도가 빠르다.
종래에 금속 배선의 콘택홀을 형성하기 위하여, 일반적으로 고밀도 플라즈마를 사용하며 포토 레지스트 또는 하부의 폴리실리콘 등과의 식각 선택비를 고려하여 C2F6, C3F8또는 C4F8가스 등을 사용하였다. 그러나, 도 1에 도시된 바와 같이, 미세 콘택으로 갈수록 식각 속도가 저하된다. 또한, 높은 탄소 비율로 인해 많은 탄소계 폴리머가 발생된다. 도 2에 비교된 바와 같이, 반도체 기판(20) 상의 실리콘 산화막(21)에 콘택을 형성하는 경우, 마스크 패턴(22)의 개구된 영역이 작은 영역에서 식각 속도가 떨어져 마이크로 로딩 효과를 수반하게 되고, 이로 인해 미세 콘택이 원하는 대로 형성되지 않거나 콘택의 접촉 저항이 높아지게 된다.
상기에서 언급한 바와 같이, 금속 배선의 큰택홀을 형성하기 위하여, 일반적으로 고밀도 플라즈마인 C2F6, C3F8또는 C4F8가스 등을 사용하였다. 그러나, 이러한 식각 가스는 미세 콘택에서 마이크로 로딩 효과를 수반하여, 미세 콘택이 제대로 형성되지 않거나 콘택면에서의 접촉 저항을 높이는 문제점이 있다.
따라서, 본 발명은 다양한 크기의 콘택을 갖는 반도체 소자의 콘택 형성시 1차로 미세 패턴에서 식각 속도가 빠른 식각 물질을 사용하여 소정 부분 식각한 다음, 2차로 하부층과 식각 선택비가 양호한 식각 물질로 그 나머지를 식각함으로써 균일한 깊이로 식각된 콘택을 형성하는 반도체 소자의 제조 방법을 제공하는 데 그 목적이 있다.
도 l은 식각되는 콘택 크기에 대한 각 가스별 식각 속도를 나타낸 그래프.
도 2는 종래 기술에 따른 반도체 소자의 콘택을 나타내는 단면도.
도 3A 내지 도 3C는 본 발명의 실시예에 따른 반도체 소자의 콘택의 제조 공정을 나타내는 공정 단면도.
* 도면의 주요 부분에 대한 부호의 설명
20, 30 : 반도체 기판, 21, 31 : 실리콘 산화막, 22, 32 : 마스크 패턴
상기 목적을 달성하기 위하여, 본 발명에 따라 다양한 크기의 콘택을 갖고 소정 영역의 배선을 형성하는 반도체 소자를 제조하는 방법으로써, 하부에 소정의 패턴이 형성된 반도체 기판 상에 절연막을 형성하는 단계; 사진 공정을 통하여, 상기 절연막 상에 상기 소정 영역의 배선을 형성하기 위한 마스크 패턴을 형성하는 단계; 상기 절연막을 식각하는 식각 물질 중 미세 패턴에 대해 식각 속도가 빠른 제 1 식각 물질로, 상기 마스크 패턴으로 노출된 콘택 영역을 소정 깊이 식각하는 단계 ; 및 상기 절연막을 식각하는 식각 물질 중 식각으로 노출되는 콘택면과의 식각 선택비가 양호한 제 2 식각 물질로, 나머지 콘택 영역을 식각하여 균일한 깊이의 다양한 콘택을 형성하는 단계를 포함하는 것을 특징으로 한다.
[실시예]
이하, 첨부된 도면을 참조로하여 본 발명의 제 1 실시예를 설명한다.
도 3A 내지 도 3C는 본 발명의 실시예에 따른 반도체 소자의 콘택의 제조 공정을 나타내는 공정 단면도로써, 반도체 기판(30) 상에 실리콘 산화막(SiO2)(31)이 형성되어 있고 그 상부에 서로 다른 크기의 콘택을 형성하기 위한 마스크 패턴(32)이 형성되어 있다. 도 1에 도시된 바와 같이 콘택 크기가 약 1 마이크로 이하에서는 마이크로 로딩 효과가 나타나게 된다. 따라서, 도 3A에 도시된 바와 같이 미세 콘택(a)과 미세 크기의 이상의 비교적 넓은 콘택(b)을 동시에 형성하고자 하는 경우, 식각 단계를 두 단계로 나누어 식각한다. 즉, 1차로 미세 패턴에 대해 식각 속도가 빠른 식각 물질을 사용하여 역 마이크로 로딩 효과를 유발한 다음, 2차로 콘택홀 형성시 노출되는 콘택면과의 식각 선택비가 양호하면서 비교적 넓은 패턴에 대해 식각 속도가 양호한 식각 물질로 남은 부분을 식각하여 콘택홀을 완성한다.
따라서, 도 1에서와 같이 미세 패턴에 대해 식각 속도가 빠른 CF4계통의 플라즈마 가스를 이용하여, 상기 실리콘 산화막(2l)을 소정 깊이 식각한다. 이 때, 1차 식각 깊이는 대체로 전체의 60∼80% 정도 한다. CF4계통의 가스는 불소에 비해 탄소의 함유량이 적기 때문에 플라즈마 내 불소의 라디칼 농도를 높혀 식각 진행 중 하부에 쌓이는 탄소계 폴리머의 양을 줄임으로써, 식각 속도는 콘택 내 이온 전류 밀도에 의존하게 되고 미세 콘택일수록 집속된 이온의 다단계 충돌에 의해 식각 속도가 커지는 경향을 보이게 된다. 따라서, CF4계통의 가스로 식각하는 경우 도 3B와 같이 미세 콘택(a)이 더 깊이 식각이 된다. 이 때, 식각 속도를 조절하기 위하여 소스 파워는 1500∼3000W, 바이어스 파워는 100W 이상으로 하여 식각 속도를 6000Å/분 이상되게 한다. 또한 압력이 증가할수록 식각 속도가 증가하므로, 공정 압력은 5∼15mTorr 정도로 유지하고, 플라즈마 상태를 안정화하기 위해 아르곤 가스를 5∼50% 정도 첨가한다. 또한, 미세 콘택 내부에서의 불균일한 식각으로 인해 콘택 하부의 가장자리에 존재할 수 있는 트렌치를 방지하기 위하여 산소 가스를 0∼50% 정도 첨가할 수 있다.
이와 같이, 1차로 CF4계통의 플라즈마를 이용하여 식각한 다음, 불소에 내해 탄소량이 많아 하부층인 폴리실리콘막과 식각 선택비가 좋은 CHF3, C2F6, C3F8또는 C4F8가스 등을 사용하여 나머지 부분을 식각해 냄으로써 도 3C와 같이 균일한 식각 깊이를 갖는 콘택홀을 형성한다. 이와 같이, 두 단계의 식각 방법으로 콘택을 형성하는 경우, 종래의 마이크로 로딩 효과를 고려한 과도 식각이 필요하지 않으므로 공정 시간을 단축할 수 있다.
이상에서 설명한 바와 같이, 본 발명은 다양한 크기의 콘택을 갖는 반도체 소자의 콘택 형성시 1차로 미세 패턴에서 식각 속도가 빠른 식각 물질을 사용하여 소정 부분 식각한 다음, 2차로 하부층과 식각 선택비가 양호한 식각 물질로 그 나머지를 식각함으로써 균일한 깊이로 식각된 콘택을 형성할 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함이 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

Claims (8)

  1. 다양한 크기의 콘택을 갖고 소정 영역의 배선을 형성하는 반도체 소자를 제조하는 방법으로써,
    하부에 소정의 패턴이 형성된 반도체 기판 상에 절연막을 형성하는 단계;
    사진 공정을 통하여, 상기 절연막 상에 상기 소정 영역의 배선을 형성하기 위한 마스크 패턴을 형성하는 단계;
    상기 절연막을 식각하는 식각 물질 중 미세 패턴에 대해 식각 속도가 빠른 제 1 식각 물질로, 상기 마스크 패턴으로 노출된 콘택 영역을 소정 깊이 식각하는 단계;
    상기 절연막을 식각하는 식각 물질 중 식각으로 노출되는 콘택면과의 식각 선택비가 양호한 제 2 식각 물질로, 나머지 콘택 영역을 식각하여 균일한 깊이의 다양한 콘택을 형성하는 단계를 포함하는 반도체 소자의 제조 방법.
  2. 제 1항에 있어서, 상기 절연막은 실리콘 산화막(SiO2)인 것을 특징으로 하는 반도체 소자의 제조 방법.
  3. 제 1항에 있어서, 상기 제 1 식각 물질은 CF4가스인 것을 특징으로 하는 반도체 소자의 제조 방법.
  4. 제 3항에 있어서, 상기 제 1 식각 물질의 식각 속도는 6000Å/분 이상인 것을 특징으로 하는 반도체 소자의 제조 방법.
  5. 제 3항에 있어서, 상기 제 l 식각 물질의 공급시 공정 압력을 5 내지 15mTorr의 압력을 유지해 주는 것을 특징으로 하는 반도체 소자의 제조 방법.
  6. 제 3항에 있어서, 상기 제 1 식각 물질로 식각시 아르곤 가스를 5 내지 50% 정도 첨가하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  7. 제 3항에 있어서, 상기 제 1 식각 물질로 식각시 산소 가스를 0 내지 50% 정도 첨가하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  8. 제 1항에 있어서, 상기 제 2 식각 물질은 CHF3, C2F6, C3F8또는 C4F8가스인 것을 특징으로 하는 반도체 소자의 제조 방법.
KR1019970026960A 1997-06-24 1997-06-24 반도체 소자의 제조 방법 KR100257149B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970026960A KR100257149B1 (ko) 1997-06-24 1997-06-24 반도체 소자의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970026960A KR100257149B1 (ko) 1997-06-24 1997-06-24 반도체 소자의 제조 방법

Publications (2)

Publication Number Publication Date
KR19990003156A true KR19990003156A (ko) 1999-01-15
KR100257149B1 KR100257149B1 (ko) 2000-05-15

Family

ID=19510996

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970026960A KR100257149B1 (ko) 1997-06-24 1997-06-24 반도체 소자의 제조 방법

Country Status (1)

Country Link
KR (1) KR100257149B1 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100437832B1 (ko) * 2001-12-28 2004-06-30 주식회사 하이닉스반도체 반도체 소자의 금속배선 형성방법
KR100634267B1 (ko) * 2000-09-20 2006-10-16 삼성전자주식회사 반도체 장치에서 소자 분리 영역의 형성 방법
JP2010245101A (ja) * 2009-04-01 2010-10-28 Hitachi High-Technologies Corp ドライエッチング方法
CN110970297A (zh) * 2018-09-29 2020-04-07 长鑫存储技术有限公司 补偿性蚀刻方法及结构、半导体器件及其制备方法
CN110970297B (zh) * 2018-09-29 2024-06-07 长鑫存储技术有限公司 补偿性蚀刻方法及结构、半导体器件及其制备方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100843236B1 (ko) 2007-02-06 2008-07-03 삼성전자주식회사 더블 패터닝 공정을 이용하는 반도체 소자의 미세 패턴형성 방법

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100634267B1 (ko) * 2000-09-20 2006-10-16 삼성전자주식회사 반도체 장치에서 소자 분리 영역의 형성 방법
KR100437832B1 (ko) * 2001-12-28 2004-06-30 주식회사 하이닉스반도체 반도체 소자의 금속배선 형성방법
JP2010245101A (ja) * 2009-04-01 2010-10-28 Hitachi High-Technologies Corp ドライエッチング方法
US8207066B2 (en) 2009-04-01 2012-06-26 Hitachi High-Technologies Corporation Dry etching method
CN110970297A (zh) * 2018-09-29 2020-04-07 长鑫存储技术有限公司 补偿性蚀刻方法及结构、半导体器件及其制备方法
CN110970297B (zh) * 2018-09-29 2024-06-07 长鑫存储技术有限公司 补偿性蚀刻方法及结构、半导体器件及其制备方法

Also Published As

Publication number Publication date
KR100257149B1 (ko) 2000-05-15

Similar Documents

Publication Publication Date Title
US6426300B2 (en) Method for fabricating semiconductor device by using etching polymer
US7470625B2 (en) Method of plasma etching a substrate
KR100291154B1 (ko) 폴리사이드막의드라이에칭방법
EP0536968A2 (en) Process for forming contact holes in the fabrication of semi-conducteur devices
JP2004031944A (ja) 非常に幅の狭いトランジスタ・ゲート素子をフォトリソグラフィにより形成する方法
KR100311487B1 (ko) 산화막식각방법
KR100503814B1 (ko) 반도체 소자의 게이트 형성 방법
US6291359B1 (en) Methods of forming openings and methods of controlling the degree of taper of openings
KR100257149B1 (ko) 반도체 소자의 제조 방법
KR100248342B1 (ko) 반도체소자의 금속 배선 형성방법
KR19980080876A (ko) 실리콘층 에칭 방법 및 반도체 장치 형성 방법
KR19990055775A (ko) 트랜치를 이용한 반도체 소자의 소자분리 방법
KR19990011466A (ko) 반도체소자의 제조를 위한 건식식각방법
KR100587039B1 (ko) 반도체 장치의 콘택홀 형성방법
US20240038545A1 (en) Method of forming conductive layer of semiconductor device
KR100434312B1 (ko) 반도체 소자의 콘택홀 형성 방법
KR0163086B1 (ko) 반도체 장치의 콘택홀 형성 방법
KR930008841B1 (ko) 반도체 제조중 콘택트홀의 형성방법
KR100373363B1 (ko) 반도체소자의 콘택홀 형성방법
KR100223869B1 (ko) 반도체 소자의 제조 방법
KR100223760B1 (ko) 반도체 장치의 콘택홀 형성 방법
KR100550642B1 (ko) 반도체 소자의 도전패턴 형성 방법
JPH10223756A (ja) コンタクトホールの形成方法
KR20050035359A (ko) 반도체 소자의 제조방법
KR20070089498A (ko) 반도체 소자 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080102

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee