KR100223869B1 - 반도체 소자의 제조 방법 - Google Patents

반도체 소자의 제조 방법 Download PDF

Info

Publication number
KR100223869B1
KR100223869B1 KR1019960043855A KR19960043855A KR100223869B1 KR 100223869 B1 KR100223869 B1 KR 100223869B1 KR 1019960043855 A KR1019960043855 A KR 1019960043855A KR 19960043855 A KR19960043855 A KR 19960043855A KR 100223869 B1 KR100223869 B1 KR 100223869B1
Authority
KR
South Korea
Prior art keywords
semiconductor device
manufacturing
film
oxide film
nitride film
Prior art date
Application number
KR1019960043855A
Other languages
English (en)
Other versions
KR19980025634A (ko
Inventor
지필선
유혁준
Original Assignee
구본준
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 엘지반도체주식회사 filed Critical 구본준
Priority to KR1019960043855A priority Critical patent/KR100223869B1/ko
Publication of KR19980025634A publication Critical patent/KR19980025634A/ko
Application granted granted Critical
Publication of KR100223869B1 publication Critical patent/KR100223869B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히 고집적 소자에서 충분한 라인(Line) 영역을 확보하기 위한 반도체 소자의 제조 방법에 관한 것이다.
이를 위한 본 발명의 반도체 소자의 제조 방법은 기판상에 차례로 산화막 및 질화막을 형성하는 단계, 상기 산화막 및 질화막을 CF4와 CHF3와 N2및 Ar 가스를 사용하여 소정 부위에만 남도록 선택적으로 식각하는 단계를 포함하여 이루어짐을 특징으로 한다.

Description

반도체 소자의 제조 방법
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히 고집적 소자에서 충분한 라인(Line) 영역을 확보하기 위한 반도체 소자의 제조 방법에 관한 것이다.
디바이스(Device)의 집적도가 커질수록 디자인 룰(Design Rule)이 작아짐에 따라 라인 혹은 스페이스(Space)의 영역 확보가 어렵게 되었다.
이하 첨부된 도면을 참고하여 종래 기술에 따른 반도체 소자의 제조 방법을 설명하면 다음과 같다.
도1a 내지 도1b는 종래 기술에 따른 절연막 식각을 나타낸 공정 단면도이다.
도1a에서와 같이, 반도체 기판(11)상에 차례로 산화막(12)과, 질화막(13)과, 감광막(14)을 형성한 다음, 상기 감광막(14)을 라인 혹은 스페이스가 형성될 부위에만 남도록 선택적으로 노광 및 현상한다.
도1b에서와 같이, 상기 선택적으로 노광 및 현상된 감광막(14)을 마스크로 이용하여 차례로 상기 질화막(13)과 산화막(12)을 선택적으로 식각한다. 여기서 식각 방법은 CF4/CHF3/Ar 가스를 사용하는 RIE(Reactive Ion Etching) 및 MERIE(Magnetic Enhancement RIE) 장비를 이용하거나, CHF3/CH4/O2/Ar 가스를 사용하는 RIE 및 MERIE 장비를 이용한다. 이러한 방법의 첫째 방법에서는 CFX계열의 폴리머가 상기 시각된 산화막(12)과 질화막(13)의 측벽에 발생되어 상기 산화막(12)과 질화막(13) 측벽을 보호하므로 라인 혹은 스페이스의 크기를 조절하고, 둘째 방법에서는 CFX계열의 폴리머와 O2가스의 화학 반응을 유도하여 라인 혹은 스페이스의 크기를 조절한다.
종래 기술에 따른 반도체 소자의 제조 방법은 라인 혹은 스페이스를 형성하기 위해 절연막을 CHF3/CF4/Ar 가스를 이용하여 건식 식각을 할 때, CFX계열의 폴리머가 적게 발생되거나 화학 반응이 빠르게 되어 등방성 식각이 되므로 CD 바이어스(Critical Demension Bias)를 크게 하는데 한계가 있다는 문제점이 있었다.
본 발명은 상기 문제점을 해결하기 위해 안출한 것으로, 라인 혹은 스페이스를 형성하기 위해 절연막을 CF4/CHF3/N2혹은 CHF3/CF4/N2/Ar 가스를 이용하여 건식 식각하므로 CD 바이어스를 크게 하는 반도체 소자의 제조 방법을 제공 하는데 그 목적이 있다.
도1a 내지 도1b는 종래 기술에 따른 절연막 식각을 나타낸 공정 단면도
도2a 내지 도2b는 본 발명의 실시예에 따른 절연막 식각을 나타낸 공정단면도
* 도면의 주요부분에 대한 부호의 설명
31 : 반도체 기판 32 : 산화막
33 : 질화막 34 : 감광막
본 발명의 반도체 소자의 제조 방법은 기판상에 차례로 산화막 및 질화막을 형성하는 단계, 상기 산화막 및 질화막을 CF4와 CHF3와 N2및 Ar 가스를 사용하여 소정 부위에만 남도록 선택적으로 식각하는 단계를 포함하여 이루어짐을 특징으로 한다.
상기와 같은 본 발명에 따른 반도체 소자의 제조 방법의 바람직한 실시예를 첨부된 도면의 참조하여 상세히 설명하면 다음과 같다.
도2a 내지 도2b는 본 발명의 실시예에 따른 절연막 식각을 나타낸 공정 단면도이다.
도2a에서와 같이, 반도체 기판(31)상에 산화막(32)과, 질화막(33)과, 감광막(34)을 차례로 형성한 다음, 상기 감광막(34)을 라인 혹은 스페이스가 형성될 부위에만 남도록 선택적으로 노광 및 현상한다.
도2b에서와 같이, 상기 선택적으로 노광 및 현상된 감광막(34)을 마스크로 이용하여 차례로 상기 질화막(33)과 산화막(32)을 선택적으로 식각한다. 여기서 식각 방법은 CF4/CHF3/N2혹은 CF4/CHF3/N2/Ar 가스를 사용하는 RIE 및 MERIE 장비를 이용한다. 이때 N2가스는 100∼1000sccm의 유량을 가지며, 상기 N2가스가 플라즈마에서 해리되어 라디컬(Radical) 혹은 이온 형태로 되고, 상기 라디컬 혹은 이온형태의 N2가스에 의해 상기 산화막(32)과 질화막(33)을 이방성 식각하는데, (CFX)N의 폴리머가 상기 식각된 산화막(32)과 질화막(33)의 측벽에 다량으로 발생되어 상기 산화막(32)과 질화막(33) 측벽을 보호하므로 라인 혹은 스페이스의 크기를 조절한다.
상기 도2에서와 같이 (CFX)N의 폴리머가 다량으로 발생하고 화학 반응이 늦기 때문에 상기 산화막과 질화막을 이방성 식각하여 상기 산화막과 질화막의 하부 영역이 상부 영역보다 적게 식각되므로 충분한 라인 혹은 스페이스 영역을 확보한다.
본 발명의 반도체 소자의 제조 방법은 절연막을 CF4/CHF3/N2혹은 CF4/CHF3/N2/Ar 가스로 건식 식각하여 큰 CD 바이어스를 가지므로 충분한 라인 또는 스페이스 영역을 확보하는 효과가 있다.

Claims (2)

  1. 기판상에 차례로 산화막 및 질화막을 형성하는 단계; 상기 산화막 및 질화막을 CF4와 CHF3와 N2및 Ar 가스를 사용하여 소정 부위에만 남도록 선택적으로 식각하는 단계를 포함하여 이루어짐을 특징으로 하는 반도체 소자의 제조 방법.
  2. 제1항에 있어서, N2의 유량을 100∼1000sccm으로 하는 것을 특징으로 하는 반도체 소자의 제조 방법.
KR1019960043855A 1996-10-04 1996-10-04 반도체 소자의 제조 방법 KR100223869B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960043855A KR100223869B1 (ko) 1996-10-04 1996-10-04 반도체 소자의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960043855A KR100223869B1 (ko) 1996-10-04 1996-10-04 반도체 소자의 제조 방법

Publications (2)

Publication Number Publication Date
KR19980025634A KR19980025634A (ko) 1998-07-15
KR100223869B1 true KR100223869B1 (ko) 1999-10-15

Family

ID=19476151

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960043855A KR100223869B1 (ko) 1996-10-04 1996-10-04 반도체 소자의 제조 방법

Country Status (1)

Country Link
KR (1) KR100223869B1 (ko)

Also Published As

Publication number Publication date
KR19980025634A (ko) 1998-07-15

Similar Documents

Publication Publication Date Title
US7470625B2 (en) Method of plasma etching a substrate
KR100223869B1 (ko) 반도체 소자의 제조 방법
US6579792B2 (en) Method of manufacturing a semiconductor device
KR100602099B1 (ko) 반도체 소자의 액티브 영역의 트랜치 형성 방법
US6406999B1 (en) Semiconductor device having reduced line width variations between tightly spaced and isolated features
KR100587039B1 (ko) 반도체 장치의 콘택홀 형성방법
JPH07297174A (ja) 半導体装置の製造方法
KR19990055775A (ko) 트랜치를 이용한 반도체 소자의 소자분리 방법
KR20000045442A (ko) 반도체소자의 콘택 형성방법
KR100458087B1 (ko) 반도체장치제조방법
KR0139072B1 (ko) 접촉구멍에 플러그를 형성하는 공정을 갖는 반도체 장치 제조방법
KR100249384B1 (ko) 접촉홀 형성방법
KR0147771B1 (ko) 반도체 소자의 폴리사이드 게이트 전극 형성 방법
KR100256809B1 (ko) 반도체 소자의 콘택홀 형성방법
KR100376978B1 (ko) 반도체소자의 콘택홀 형성방법
KR100249012B1 (ko) 반도체장치의 콘택홀 형성방법
US6833315B1 (en) Removing silicon oxynitride of polysilicon gates in fabricating integrated circuits
KR100289656B1 (ko) 반도체 소자의 제조방법
KR100504551B1 (ko) 반도체 소자의 제조방법
KR100259071B1 (ko) 반도체소자의 식각방법
KR100245306B1 (ko) 반도체 소자의 금속배선 형성방법
KR20020001113A (ko) 반도체소자의 제조방법
KR970018199A (ko) 반도체 장치의 평탄화 방법
KR19990075840A (ko) 반도체소자의 게이트 제조방법
KR20040039776A (ko) 반도체소자의 게이트전극 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090624

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee