KR19990001859A

KR19990001859A - 액정 표시 장치용 박막 트랜지스터 기판

Info

Publication number: KR19990001859A
Application number: KR1019970025331A
Authority: KR
Inventors: 김현대
Original assignee: 윤종용; 삼성전자 주식회사
Priority date: 1997-06-18
Filing date: 1997-06-18
Publication date: 1999-01-15

Abstract

본 발명에 따른 박막 트랜지스터 기판에는 게이트 전극 및 소스 전극을 중심으로 양쪽에 드레인 전극이 형성되어 있으며, 게이트 전극과 소스/드레인 전극 사이에는 반도체층이 형성되어 있다. 따라서 게이트선을 중심으로 상하 방향으로 오정렬이 되더라도 게이트 전극과 드레인 전극이 중첩되는 부분에서 발생하는 기생 용량은 화소에 따라 달라지지 않는다.

Description

액정 표시 장치용 박막 트랜지스터 기판

본 발명은 박막 트랜지스터 기판에 관한 것으로서, 더욱 상세하게는, 다수의 화소가 형성되어 있으며 각각의 화소를 구동하는 박막 트랜지스터가 형성되어 있는 박막 트랜지스터 기판에 관한 것이다.

박막 트랜지스터 액정 표시 장치는 행렬 형태로 배열된 다수의 화소 각각에 화소 전극 및 박막 트랜지스터가 형성되어 있는 하판과 컬러 필터 및 공통 전극이 형성되어 있는 상판으로 구성되어 있으며, 두 개의 기판 사이에는 액정 층이 있다.

하판에 형성되어 있는 박막 트랜지스터는 가로 방향과 세로 방향으로 형성되어 있는 게이트선과 데이터선이 교차하는 부분에 형성되어 있다. 이러한 박막 트랜지스터의 게이트 전극은 게이트선의 일부이고, 드레인 전극은 데이터선의 일부이며, 소스 전극은 데이터선과 동일한 물질로 형성되어 화소 전극과 연결되어 있다.

단면적인 구조로 설명하면, 소스 전극과 드레인 전극은 절연막 및 반도체층을 매개로 하여 게이트 전극을 중심으로 양쪽에 형성되어 있으며, 드레인 전극과 소스 전극의 일부는 게이트 전극과 중첩되어 있다.

이러한 종래의 박막 트랜지스터 기판에서는, 게이트선 및 게이트 전극에 전압이 인가되면 박막 트랜지스터의 반도체층에 활성 채널이 형성되고, 데이터선 및 소스 전극에 인가된 데이터 신호는 활성 채널을 통하여 드레인 전극에 전달되며, 드레인 전극에 전달된 데이터 신호는 화소 전극에 전달된다.

그러나, 이러한 종래의 박막 트랜지스터 기판을 제조할 때에는 하나의 기판을 여러 영역을 나누어 여러 번의 마스킹 공정을 실시하는데, 도중에 미세한 오정렬(misalign)로 인하여 스티치(stitch) 불량이 발생한다. 이로 인하여 게이트 전극과 소스 전극 및 드레인 전극이 중첩되는 면적이 여러 영역에 따라 다르게 나타나기 때문에, 중첩되는 면적에 발생하는 기생 용량(C_GS)의 변화가 계속 발생하여 깜박거림(flicker)의 불량이 발생한다.

본 발명은 이러한 문제점을 해결하기 위한 것으로서, 미스얼라인이 발생하더라도 화질의 불량에 영향을 미치는 깜박거림 불량을 억제하는 데 있다.

도 1은 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판에서 하나의 화소를 도시한 평면도이고,

도 2 및 도 3은 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터기판에서 오정렬(misalign)된 구조를 도시한 평면도이다.

이러한 본 발명에 따른 박막 트랜지스터는 반도체층을 매개로 하여 게이트 전극의 양쪽에 이와 일부 중첩되어 있는 드레인 전극이 형성되어 있고, 드레인 전극 사이에 소스 전극이 형성되어 있다.

이러한 구조에서는 하나의 화소에 게이트 전극을 중심으로 일부 중첩되어 있는 드레인 전극이 양쪽에 형성되어 있기 때문에 미스얼라인이 발생하더라도 한쪽의 변화만큼 다른 쪽에서 보상하기 때문에 전체적으로 일정한 기생 용량이 형성된다.

이러한 구조의 박막 트랜지스터에서는 신호가 인가되는 경우에 반도체층에서는 소스 전극을 중심으로 채널이 형성된다.

그러면 첨부한 도면을 참고로 하여 본 발명에 따른 박막 트랜지스터 기판의 의 실시예를 본 발명이 속하는 기술 분야에서 통상의 기술을 가진 자가 용이하게 실시할 수 있을 정도로 상세히 설명한다.

도 1은 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판에서 하나의 화소를 도시한 평면도이고, 도 2 및 도 3은 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터기판에서 오정렬(misalign)된 구조를 도시한 평면도이다.

도 1에서 보는 바와 같이, 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판은 유리 기판 위에 게이트선(100)이 가로로 형성되어 있고 이와 직교하는 데이터선(300)이 세로로 형성되어 있다. 여기서 하나의 단위 화소 영역(PX1, PX2)은 게이트선(100)을 중심으로 양쪽에 각각 분리되어 형성되어 있으며 동일한 신호가 전달된다. 게이트선(100)과 데이터선(300)의 교차점 부근에는 박막 트랜지스터(TFT)가 형성되어 있으며, 박막 트랜지스터(TFT)의 게이트 전극(110)은 게이트선(100)의 일부이다. 소스 전극(310)은 데이터선(300)으로부터 연장되어 있는 분지이며, 소스 전극(320)은 데이터선(300)과 동일한 물질로 형성되어 있으며, 각각은 게이트 전극(110)을 중심으로 소스 전극(310)과 분리되어 양쪽에 형성되어 있다. 각각의 드레인 전극(320)은 ITO막으로 이루어진 화소 전극(400, 500)과 연결되어 있으며, 화소 전극(400, 500)은 이 도면에서와 같이 분리하여 형성할 수도 있지만 게이트선(100)과 중첩되는 부분을 형성하여 일체로 형성할 수도 있다.

여기서, 각각의 드레인 전극(320) 일부는 반도체층(600)을 매개로 하여 게이트 전극(110)의 가장자리 부분과 중첩되어 있으며, 소스 전극(310)은 반도체층(600)을 매개로 하여 게이트 전극(110)의 상부에 형성되어 있다.

이러한 본 발명의 실시예에 따른 박막 트랜지스터 기판에서는 게이트선(100)에 전압이 인가되면 소스 전극(310)을 중심으로 형성되어 있는 반도체층(600)의 양쪽에 각각 활성 채널이 형성되고, 두 개의 드레인 전극(320)을 통하여 두 개로 분할되어 있는 화소 전극(400, 500)에 전압이 각각 인가된다.

이러한 본 발명에 따른 박막 트랜지스터 기판에는 유지 용량(C_ST)을 형성하기 위한 유지 용량용 전극은 독립 배선 방식으로 형성할 수 있으며, 전단 게이트 방식으로 형성할 수도 있다.

본 발명에 따른 박막 트랜지스터 기판을 제조하는 공정 중에 오정렬이 발생하는 경우를 상세하게 설명하면 다음과 같다.

도 2 및 도 3은 게이트선(100)을 중심으로 소스 및 드레인 전극(310, 320)이 위 방향 또는 아래 방향으로 오정렬이 발생하는 경우를 도시한 것이다.

도 2 및 도 3에서 보는 바와 같이, 게이트 전극(100)의 양쪽에 대칭으로 박막 트랜지스터(TFT)의 드레인 전극(320)이 형성되어 있으며, 소스 전극(310)을 중심으로 드레인 전극(320)이 대칭으로 형성되어 있기 때문에, 오정렬이 발생하더라도 게이트 전극(110)과 각각의 드레인 전극(320)이 중첩되는 면적을 합하면 언제나 동일하므로 모든 화소가 동일한 C_GS를 가진다.

이러한 구조는 분할된 각각의 화소 영역에 신호를 전달하는 박막 트랜지스터(TFT)에 활성 채널이 하나 이상으로 형성되어 있기 때문에 하나일 때와 동일한 전달 특성을 얻기 위해 전압 인가시 활성 채널을 형성하기 위한 게이트 전극(110)의 길이와 소스 전극(310)과 드레인 전극(320) 사이의 폭을 조절하여 형성하는 것이 바람직하다.

도면에서와 같이 소스 전극(310)을 중심으로 양쪽에 활성 채널이 형성되는 경우에는 1/2의 폭을 가지는 박막 트랜지스터를 2개 연결한 구조로서, 활성 채널의 폭을 1/2로 줄이는 것이 바람직하다.

따라서 본 발명에 따른 박막 트랜지스터 기판에서는 게이트 전극을 중심으로 양쪽에 대칭적으로 드레인 전극이 각각 형성되어 있으므로 상하로 오정렬이 되더라도 기생 용량은 일정하게 발생한다. 즉, 기판 내에서 기생 용량의 변화는 발생하기 않게 되므로 표시 품질의 향상에 기여할 수 있다.

Claims

투명한 절연 기판 상부에 서로 교차하여 화소 영역을 정의하는 게이트선과 데이터선이 형성되어 있으며 각각의 화소 영역에 게이트 전극, 드레인 전극, 소스 전극 및 반도체층을 가지는 박막 트랜지스터와 ITO막으로 이루어진 화소 전극을 포함하는 박막 트랜지스터 기판으로서,

상기 소스 전극 및 게이트 전극을 중심으로 양쪽에 상기 드레인 전극이 형성되어 있어 상기 박막 트랜지스터는 상기 반도체층에서 하나 이상의 활성 채널을 가지는 박막 트랜지스터 기판.
제1항에서,

상기 화소 전극과 중첩되어 있는 유지 용량용 전극을 더 포함하는 박막 트랜지스터 기판.
제2항에서,

상기 유지 용량용 전극은 전단의 상기 게이트선인 박막 트랜지스터 기판.
제3항에서,

상기 게이트 전극과 상기 소스 전극 및 드레인 전극이 일부 중첩되어 있는 면적이 상기 데이터선을 중심으로 일정한 박막 트랜지스터 기판.
제4항에서,

상기 화소 전극은 상기 게이트선을 중심으로 분리되어 있는 박막 트랜지스터 기판.
제4항에서,

상기 화소 전극은 상기 게이트선과 중첩되어 있는 박막 트랜지스터 기판.