KR19980085824A - Wiring Formation Method of Semiconductor Device - Google Patents
Wiring Formation Method of Semiconductor Device Download PDFInfo
- Publication number
- KR19980085824A KR19980085824A KR1019970021989A KR19970021989A KR19980085824A KR 19980085824 A KR19980085824 A KR 19980085824A KR 1019970021989 A KR1019970021989 A KR 1019970021989A KR 19970021989 A KR19970021989 A KR 19970021989A KR 19980085824 A KR19980085824 A KR 19980085824A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- wiring
- semiconductor device
- plasma
- forming
- Prior art date
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
Abstract
배선층의 손실을 방지하기에 적당한 반도체 소자의 배선 형성방법에 관한 것으로 이와같은 반도체 소자의 배선 형성방법은 절연층상에 금속배선층과 반사방지막을 차례로 증착하는 공정과, 상기 반사방지막상에 배선형성용 감광막을 형성하는 공정과, 상기 감광막을 마스크로 클로린 플라즈마상태에서 상기 반사방지막과 금속배선층 식각하는 공정과, 상기 클로린 플라즈마 식각 공정후 연속으로 H2O 기상 플라즈마 크리닝을 한 후 연속으로 아르곤을 포함한 O2플라즈마에서 상기 반사방지막 상에 발생할 수 있는 폴리머성 레지듀를 제거하는 공정을 포함함을 특징으로 한다.A method of forming a wiring of a semiconductor device suitable for preventing loss of a wiring layer. The method of forming a wiring of a semiconductor device includes the steps of sequentially depositing a metal wiring layer and an antireflection film on an insulating layer, and a photosensitive film for wiring formation on the antireflection film. O 2, including the argon to the process and the anti-reflection film and a metal wiring layer etching step, the chlorine continuously after the H 2 O vapor plasma cleaning in a plasma etching process after continuous to in chlorine plasma state the photosensitive film as a mask to form a And removing the polymeric residue that may occur on the anti-reflection film in the plasma.
Description
본 발명은 반도체 소자의 배선 형성방법에 대한 것으로, 특히 배선층의 손실을 방지하기에 적당한 반도체 소자의 배선 형성방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming a wiring of a semiconductor device, and more particularly, to a method for forming a wiring of a semiconductor device suitable for preventing loss of a wiring layer.
첨부 도면을 참조하여 종래의 반도체 소자의 배선 형성방법에 대하여 설명하면 다음과 같다.Referring to the accompanying drawings, a conventional wiring forming method of a semiconductor device will be described.
도 1a 내지 1d는 종래 반도체 소자의 배선 형성방법을 나타낸 공정단면도이다.1A to 1D are process cross-sectional views showing a method for forming a wiring of a conventional semiconductor device.
종래 반도체 소자의 배선 형성방법은 도 1a에 도시한 바와 같이 절연층(1)상에 베리어금속층(2)과 알루미늄층(3)과 반사방지층(4)을 차례로 증착한다.In the conventional method of forming a wiring of a semiconductor device, as shown in FIG. 1A, a barrier metal layer 2, an aluminum layer 3, and an antireflection layer 4 are sequentially deposited on an insulating layer 1.
이때 베리어금속층(2)은 Ti나 TiN이나 TiW를 사용하여 형성하고, 또한 반사방지층(4)은 Ti이나 TiN을 사용하여 형성한다.At this time, the barrier metal layer 2 is formed using Ti, TiN or TiW, and the antireflection layer 4 is formed using Ti or TiN.
이후에 상기 반사방지층(4)상에 감광막(5)을 도포한 후 노광 및 현상공정으로 선택적으로 감광막(5)을 패터닝한다.Thereafter, the photoresist film 5 is coated on the antireflection layer 4, and then the photoresist film 5 is selectively patterned by an exposure and development process.
도 1b에 도시한 바와 같이 상기 패터닝된 감광막(5)을 마스크로 클로린을 포함하는 플라즈마 상태에서 베리어금속층(2)과 알루미늄층(3)과 반사방지층(4)을 이방성 식각한다.As shown in FIG. 1B, the barrier metal layer 2, the aluminum layer 3, and the antireflection layer 4 are anisotropically etched in a plasma state including chlorine using the patterned photosensitive film 5 as a mask.
도 1c에 도시한 바와 같이 연속(In-Situation)으로 배선의 부식을 방지하기 위하여 H2O 기상 플라즈마 클리닝(Vapor Plasma Cleaning)공정을 한다. 이후에 연속으로 O2애슁(Ashing) 공정을 실시한다. 이때 반응로안에 있는 H와 OH와 O 이온들에 의해 상기 감광막(5)이 제거되면서 감광막(5)이 물질 변화를 일으킴에따라 반사방지층(4)상에 폴리머성 레지듀(6)가 발생하게 된다. 이때 상기 H2O 기상 플라즈마 클리닝(Vapor Plasma Cleaning)공정은 헬리콘(Helicon) 타입의 고밀도 식각 장비를 사용하여 진행한다.As illustrated in FIG. 1C, a H 2 O vapor plasma cleaning process is performed in order to prevent corrosion of the wiring by continuous in-situation. Thereafter, a continuous O 2 ashing process is performed. At this time, the photoresist film 5 is removed by H, OH, and O ions in the reactor, and the polymer resist 6 is generated on the antireflection layer 4 as the photoresist film 5 changes material. do. At this time, the H 2 O vapor plasma cleaning process is performed by using a high-density etching equipment of the Helicon (Helicon) type.
도 1d에 도시한 바와 같이 강한 산성용액이나 아민(Amine)기를 포함한 케미컬(Chemical) 베쓰(Bath)에서 습식식각으로 상기 폴리머성 레지듀(6)를 제거한다.As shown in FIG. 1D, the polymeric resin 6 is removed by wet etching in a chemical bath including a strong acid solution or an amine group.
또는 습식식각 대신에 상기 H2O 기상 플라즈마 클리닝(Vapor Plasma Cleaning)공정을 한 후에 연속으로 플로린을 포함하는 O2플라즈마를 이용하여 폴리머성 레지듀(6)를 제거해 주는 방법도 있다.Alternatively, instead of wet etching, the polymer residue 6 may be removed using an O 2 plasma containing florin continuously after the H 2 O vapor plasma cleaning process.
상기와 같은 종래 반도체 소자의 배선 형성방법은 다음과 같은 문제점이 있었다.The wiring formation method of the conventional semiconductor device as described above has the following problems.
첫째, 캐미컬을 사용한 습식식각을 하여 폴리머성 레지듀를 제거할 경우는 별도의 베쓰(Bath)가 필요하므로 공정이 번거롭고 이에따라서 생산성이 떨어진다. 그리고 습식식각하는 시간이 길어질 수로 배선이 손상될 우려가 있다.First, in the case of removing the polymeric residue by wet etching using chemicals, a separate bath is required, so the process is cumbersome and thus productivity is reduced. In addition, the wet etching may take longer, which may damage the wiring.
둘째, 플로린을 포함하는 플리즈마에서 폴리머성 레지듀를 제거할 경우에는 배선하부의 절연층과 반사방지층이 손실될 우려가 높다.Second, when the polymeric resin is removed from the plasma containing florin, there is a high possibility that the insulating layer and the anti-reflection layer under the wiring are lost.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출한 것으로 배선 하부의 절연층과 상부의 반사방지막의 손실을 방지하기에 적당한 반도체 소자의 배선 형성방법을 제공하는 데 그 목적이 있다.The present invention has been made to solve the above problems, and an object thereof is to provide a method for forming a wiring of a semiconductor device suitable for preventing the loss of the insulating layer under the wiring and the anti-reflection film on the upper.
도 1a 내지 1d는 종래 반도체 소자의 배선 형성방법을 나타낸 공정단면도1A to 1D are cross-sectional views illustrating a method of forming a wiring of a conventional semiconductor device.
도 2a 내지 2d는 본 발명 반도체 소자의 배선 형성방법을 나타낸 공정단면도2A through 2D are cross-sectional views illustrating a method of forming wirings in a semiconductor device according to the present invention.
도면의 주요 부분에 대한 부호의 설명Explanation of symbols for the main parts of the drawings
11: 절연층 12: 베리어금속층11: Insulation layer 12: Barrier metal layer
13: 알루미늄층 14: 반사방지층(Anti-Reflective Coating layer:ARC)13: aluminum layer 14: anti-reflective coating layer (ARC)
15: 감광막 16: 폴리머성 레지듀15: photoresist 16: polymer resin
상기와 같은 목적을 달성하기 위한 본 발명 반도체 소자의 배선 형성방법은 절연층상에 금속배선층과 반사방지막을 차례로 증착하는 공정과, 상기 반사방지막상에 배선형성용 감광막을 형성하는 공정과, 상기 감광막을 마스크로 클로린 플라즈마상태에서 상기 반사방지막과 금속배선층 식각하는 공정과, 상기 클로린 플라즈마 식각 공정후 연속으로 H2O 기상 플라즈마 크리닝을 한 후 연속으로 아르곤을 포함한 O2플라즈마에서 상기 반사방지막 상에 발생할 수 있는 폴리머성 레지듀를 제거하는 공정을 포함함을 특징으로 한다.The wiring forming method of the semiconductor device of the present invention for achieving the above object is a step of depositing a metal wiring layer and an antireflection film on the insulating layer in sequence, forming a wiring forming photosensitive film on the antireflection film, and the photosensitive film Etching the anti-reflection film and the metallization layer in a chlorine plasma state with a mask, followed by H 2 O vapor phase plasma cleaning after the chlorine plasma etching process, and then continuously on the anti-reflection film in an O 2 plasma containing argon. And a process for removing the polymeric residue.
도면을 참조하여 본 발명 반도체 소자의 배선 형성방법을 설명하면 다음과 같다.The wiring forming method of the semiconductor device of the present invention will be described with reference to the drawings.
도 2a 내지 2d는 본 발명 반도체 소자의 배선 형성방법을 나타낸 공정단면도이다.2A to 2D are process cross-sectional views illustrating a method of forming wirings in a semiconductor device of the present invention.
본 발명 반도체 소자의 배선 형성방법은 도 2a에 도시한 바와 같이 절연층(11)상에 베리어금속층(12)과 알루미늄층(13)과 반사방지층(14)을 차례로 증착한다.In the method for forming a wiring of the semiconductor device of the present invention, as shown in FIG. 2A, the barrier metal layer 12, the aluminum layer 13, and the antireflection layer 14 are sequentially deposited on the insulating layer 11.
이때 베리어금속층(12)으로는 Ti나 TiN이나 TiW를 사용하여 형성하고, 또한 반사방지층(14)은 Ti이나 TiN을 사용하여 형성한다.At this time, the barrier metal layer 12 is formed using Ti, TiN or TiW, and the antireflection layer 14 is formed using Ti or TiN.
이후에 상기 반사방지층(14)상에 감광막(15)을 도포한 후 노광 및 현상공정으로 선택적으로 감광막(15)을 패터닝한다.Thereafter, the photoresist layer 15 is coated on the antireflection layer 14, and then the photoresist layer 15 is selectively patterned by an exposure and development process.
도 2b에 도시한 바와 같이 상기 패터닝된 감광막(15)을 마스크로 클로린을 포함하는 플라즈마 상태에서 베리어금속층(12)과 알루미늄층(13)과 반사방지층(14)을 이방성 식각한다.As shown in FIG. 2B, the barrier metal layer 12, the aluminum layer 13, and the antireflection layer 14 are anisotropically etched in a plasma state including chlorine using the patterned photosensitive film 15 as a mask.
도 2c에 도시한 바와 같이 연속(In-Situation)으로 배선의 부식을 방지하기 위하여 H2O 기상 플라즈마 클리닝(Vapor Plasma Cleaning)공정을 한다. 이후에 연속으로 O2애슁(Ashing) 공정을 실시한다. 이때 반응로안에 있는 H와 OH와 O 이온들에 의해 상기 감광막(15)이 제거되면서 감광막(15)이 물질 변화를 일으킴에따라 반사방지층(14)상에 폴리머성 레지듀(16)가 발생하게 된다. 이때 상기 H2O 기상 플라즈마 클리닝(Vapor Plasma Cleaning)공정은 헬리콘(Helicon) 타입의 고밀도 식각 장비를 사용하여 한다.As shown in FIG. 2C, a H 2 O vapor plasma cleaning process is performed to prevent corrosion of the wiring by in-situation. Thereafter, a continuous O 2 ashing process is performed. At this time, the photoresist film 15 is removed by H, OH, and O ions in the reactor, and the photoresist film 15 causes a change in the material so that the polymeric resist 16 is generated on the antireflection layer 14. do. At this time, the H 2 O vapor plasma cleaning process is performed by using a high-density etching equipment of the Helicon (Helicon) type.
도 2d에 도시한 바와 같이 상기 폴리머성 레지듀(16)를 제거하기 위하여 소오스 파워는 2500∼3000와트(W)의 범위를 갖도록 그리고 바이어스 파워는 400∼500W의 범위가 되도록 반응로를 조절하면서 아르곤(Ar)을 포함하는 O2플라즈마상태에서 상기 폴리머성 레지듀(16)를 식각한다.In order to remove the polymeric residue 16 as shown in FIG. 2D, argon is adjusted while the source power is in the range of 2500 to 3000 Watts (W) and the bias power is in the range of 400 to 500 W. The polymeric residue 16 is etched in an O 2 plasma state including (Ar).
여기서 상기 폴리머성 레지듀(16)의 제거는 헬리콘(Helicon) 타입의 고밀도 식각 장비를 사용하고 상기 O2상태의 플라즈마에 아르곤을 첨가하므로써 스퍼터링 효과를 높일 수 있다. 그리고 이와 같은 공정으로 통하여 상기 절연층(11)의 손실이 1000Å 이하로 줄일 수 있으며 또한 알루미늄층(13) 상부에 형성된 반사방지층(14)이 손실되는 것을 방지할 수 있다. 이때 상기 아르곤을 포함한 O2플라즈마에서 아르곤과 O2의 유량비는 2:1∼4:1의 범위가 되도록 하고 반응로의 압력은 7∼11×10-3Torr가 되도록 유지하며 100초 이내에 식각한다.In this case, the removal of the polymeric residue 16 may increase the sputtering effect by using a high-density etching apparatus of a Helicon type and adding argon to the plasma in the O 2 state. Through such a process, the loss of the insulating layer 11 can be reduced to 1000 mW or less, and the anti-reflection layer 14 formed on the aluminum layer 13 can be prevented from being lost. At this time, in the O 2 plasma containing argon, the flow ratio of argon and O 2 is in the range of 2: 1 to 4: 1, and the pressure of the reactor is maintained to be 7 to 11 × 10 -3 Torr and etched within 100 seconds. .
상기와 같은 본 발명 반도체 소자의 배선 형성방법은 다음과 같은 효과가 있다.The wiring forming method of the semiconductor device of the present invention as described above has the following effects.
배선 하부의 절연층과 상부의 반사방지층의 손실을 최소로 할 수 있으므로 소자의 동작 특성을 개선 할 수 있다.Since the loss of the insulating layer under the wiring and the anti-reflection layer on the upper part can be minimized, the operation characteristics of the device can be improved.
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970021989A KR19980085824A (en) | 1997-05-30 | 1997-05-30 | Wiring Formation Method of Semiconductor Device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970021989A KR19980085824A (en) | 1997-05-30 | 1997-05-30 | Wiring Formation Method of Semiconductor Device |
Publications (1)
Publication Number | Publication Date |
---|---|
KR19980085824A true KR19980085824A (en) | 1998-12-05 |
Family
ID=65988838
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019970021989A KR19980085824A (en) | 1997-05-30 | 1997-05-30 | Wiring Formation Method of Semiconductor Device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR19980085824A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100741921B1 (en) * | 2005-12-29 | 2007-07-24 | 동부일렉트로닉스 주식회사 | Method of Etching Metal Layer in Semiconductor Device |
KR100824992B1 (en) * | 2002-03-30 | 2008-04-24 | 주식회사 하이닉스반도체 | Method for Post Etch Treatment using Ar aerosol |
US7365724B2 (en) | 2000-02-03 | 2008-04-29 | Samsung Electronics Co., Ltd. | Liquid crystal display and driving method thereof |
-
1997
- 1997-05-30 KR KR1019970021989A patent/KR19980085824A/en not_active Application Discontinuation
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7365724B2 (en) | 2000-02-03 | 2008-04-29 | Samsung Electronics Co., Ltd. | Liquid crystal display and driving method thereof |
US7667680B2 (en) | 2000-02-03 | 2010-02-23 | Samsung Electronics Co., Ltd. | Liquid crystal display and driving method thereof |
US8035594B2 (en) | 2000-02-03 | 2011-10-11 | Samsung Electronics Co., Ltd. | Liquid crystal display and driving method thereof |
KR100824992B1 (en) * | 2002-03-30 | 2008-04-24 | 주식회사 하이닉스반도체 | Method for Post Etch Treatment using Ar aerosol |
KR100741921B1 (en) * | 2005-12-29 | 2007-07-24 | 동부일렉트로닉스 주식회사 | Method of Etching Metal Layer in Semiconductor Device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5476816A (en) | Process for etching an insulating layer after a metal etching step | |
KR20040032043A (en) | Separation-material composition for photo-resist and manufacturing methods of semiconductor device | |
KR19980053144A (en) | Method for forming conductive plug in contact hole | |
US7365017B2 (en) | Method for finishing metal line for semiconductor device | |
KR100268926B1 (en) | Method of forming metal interconnector in semiconductor device | |
KR19980085824A (en) | Wiring Formation Method of Semiconductor Device | |
KR19980044194A (en) | Metal wiring formation method of semiconductor device | |
KR19990005536A (en) | Wiring Formation Method of Semiconductor Device | |
KR100226793B1 (en) | Method of manufacturing semiconductor device | |
KR100800165B1 (en) | Method of manufacturing semiconductor device | |
KR100268949B1 (en) | Method for forming contact hole of semiconductor device | |
US20070227555A1 (en) | Method to manipulate post metal etch/side wall residue | |
KR100223942B1 (en) | Method of manufacturing gate of semiconductor device | |
KR100412145B1 (en) | A method for forming via hole of semiconductor device | |
KR100231846B1 (en) | Interconnecting method of semiconductor device | |
KR100364809B1 (en) | Method for etching/ashing metal of semiconductor device | |
KR100284311B1 (en) | Method of manufacturing semiconductor device for improving via contact resistance | |
KR100701388B1 (en) | Method for post treating a metal line of semiconductor device | |
KR0147674B1 (en) | Method for manufacturing semiconductor device | |
KR0168166B1 (en) | Polymer removing method of semiconductor device | |
KR100572488B1 (en) | Method of forming via hole of semiconductor device | |
KR100316181B1 (en) | Method for forming tungsten plug | |
KR19990042746A (en) | Metal wiring formation method of semiconductor device | |
KR20020052012A (en) | Method for Fabricating of Semiconductor Device | |
KR19980076030A (en) | Contact hole formation method of semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
N231 | Notification of change of applicant | ||
WITN | Withdrawal due to no request for examination |