KR19980076902A

KR19980076902A - 메모리칩 검사장치

Info

Publication number: KR19980076902A
Application number: KR1019970013805A
Authority: KR
Inventors: 강경석
Original assignee: 강경석
Priority date: 1997-04-15
Filing date: 1997-04-15
Publication date: 1998-11-16

Abstract

개시된 발명은 메모리칩 검사장치에 관한 것으로, 번인테스터에 연결된 번인보드에 버퍼 IC와 같은 능동소자를 연결하여 번인테스터가 구동할 커패시턴스부하를 분배한다. 따라서, 번인테스터가 번인보드에 인가하는 어드레스신호, 콘트롤신호 및 시험데이터를 신호선을 통해 빠르게 전달할 수 있어서 메모리칩에 시험데이터를 저장 및 독출하는 동작을 신속하게 수행할 수 있는등 검사공정을 효율적으로 수행할 수 있다.

Description

메모리칩 검사장치

본 발명은 메모리칩의 불량을 검사하는 메모리칩 검사장치에 관한 것으로, 특히 번인테스터와 번인보드 상호간의 신호전달속도를 향상시키기 위해 번인보드의 메모리칩에 능동소자를 연결하여 검사공정을 신속하게 수행할 수 있는 메모리칩 검사장치에 관한 것이다.

메모리칩 검사장치는 번인보드의 소켓에 접속된 메모리칩을 고온에서 전기적 스트레스를 일정시간 가하는 번인(Burn-in)공정을 통해 불량한 메모리칩을 선별하는 장치이다. 전기적 스트레스를 가하는 방법으로는 메모리칩의 저장단위인 메모리셀에 시험데이터를 쓰는 저장동작과 읽어내는 독출동작을 반복적으로 수행하는 공정이다.

종래의 메모리칩 검사장치는 도 1a에 도시한 바와 같이, 검사공정을 전반적으로 제어하는 번인테스터(10)와, 검사할 메모리칩을 회로연결하기 위한 번인보드(20)로 구성된다. 번인테스터(10)는 시험데이터와 어드레스신호 및 콘트롤신호를 신호선(D,A,C)을 통해 번인보드(20)에 인가하여 메모리칩을 검사한다. 번인테스터(10)는 메모리칩에 시험데이터를 저장하고, 저장된 데이터를 독출하여 본래의 데이터인 가를 비교하여 그 메모리칩의 동작상태를 판단한다.

도 1b는 도 1a의 하나의 신호선에 대한 커패시턴스부하(CAPACITANCE LOAD)를 등가적으로 나타낸 도면이다. 도 1b에서, 번인테스터(10)는 검사동작에 따른 제어신호와 시험데이터를 버퍼IC(B1)를 통해 출력하면 신호선을 통해 번인보드(20)에 인가된다. 버퍼IC(B1)에 대한 커패시턴스부하는 번인테스터(10)와 번인보드(20)을 연결하는 신호선이 갖는 등가커패시턴스(C_L)와 번인보드(20)의 등가커패시턴스(C_BB)로 규정할 수 있다. 번인테스터(10)가 메모리칩을 검사하는데 소요되는 시간(번인시간)은 그 메모리칩에 대해 단위시간당 저장 또는 독출동작을 수행하는 횟수에 반비례한다. 즉, 단위시간당 저장 또는 독출 동작을 수행하는 횟수가 많을수록 번인시간은 짧고, 저장 또는 독출동작을 수행하는 횟수가 적을수록 번인시간은 길다.

따라서, 번인테스터(10)로부터 번인보드(20)의 메모리칩까지 신호가 전달되는 속도가 빠르게 할수록 소요시간(번인시간)을 단축할 수 있으므로 버퍼(B1)의 출력측에 대한 커패시턴스부하를 낮추어야 한다.

도 2a는 종래의 기술에 따라 하나의 신호선에 메모리칩을 연결한 경우를 나타낸 도면이고, 도 2b는 도 2a의 신호선에 대한 커패시턴스부하를 등가적으로 나타낸 도면이다. 도 2a와 같이, 번인테스터(10)와 번인보드(20)을 연결하는 신호선이 모든 메모리칩(M)과 직접 연결되어 있다. 도 2b에 나타난 바와 같이, 번인보드(20)의 입력단에서 본 등가커패시턴스(C_BB1)는 번인보드(20) 자체의 등가커패시턴스(C_PCB)와 소켓에 접속된 모든 메모리칩(M)들에 대한 등가커패시턴스(C_SM)로 규정할 수 있다. 즉, 검사기(10)의 버퍼IC(B1)가 구동할 커패시턴스부하는 신호선의 등가커패시턴스와 번인보드(20)의 입력단에서 본 등가커패시턴스(C_BB1) 합한 것이 된다. 일예로, 번인보드(20)의 입력단에서 본 등가커패시턴스(C_BB1)가 100pF(pico Farad)이고, 번인보드(20) 자체의 커패시턴스(C_PCB)가 수십 pF인 경우 번인테스터(10)에서 구동할 커패시턴스부하는 약 200pF가 된다.

위와 같이 메모리칩 검사장치는 커패시턴스부하가 클수록 신호를 온 또는 오프하는 스위칭속도는 느려지므로 메모리칩(M)을 검사하는 공정을 짧은 시간에 능률적으로 수행하기 위해서는 번인테스터(10)가 구동할 신호선에 대한 커패시턴스부하를 감소시키는 것이 요구된다.

본 발명의 목적은 메모리칩에 능동소자를 연결하여 번인보드에 대한 커패시턴스부하를 분배하므로써 메모리칩에 대한 검사시간을 단축할 수 있는 메모리칩 검사장치를 제공함에 있다.

도 1a는 종래기술에 따른 메모리칩 검사장치의 구성도,

도 1b는 도 1a에 대한 커패시턴스부하를 등가적으로 나타낸 도면,

도 2a는 도 1a의 번인보드에 접속된 메모리칩들의 배열상태를 나타낸 도면,

도 2b는 도 2a에 대한 커패시턴스부하를 등가적으로 나타낸 도면,

도 3a는 본 발명에 따라 메모리칩에 능동소자를 연결한 경우를 나타낸 도면,

도 3b는 도 3a에 대한 커패시턴스부하를 등가적으로 나타낸 도면,

도 3c는 본 발명에 따라 능동소자를 병렬연결한 경우를 나타낸 도면.

* 도면의 주요 부분에 대한 부호의 설명 *

10 : 번인테스터 20 : 번인보드

B1,B2,B3,B4 : 버퍼IC M : 메모리칩

상기와 같은 본 발명의 목적은 소정 메모리칩을 구동하기 위한 제어신호를 출력하고 그 메모리칩에 시험데이터를 저장하거나 독출하는 번인공정을 통해 메모리칩을 검사하는 번인테스터와, 번인테스터에 연결된 신호선을 통해 제어신호와 시험데이터를 입력받아 소켓에 접속된 메모리칩을 구동하는 번인보드를 포함하는 메모리칩 검사장치에 있어서, 상기 메모리칩에 연결되여, 메모리칩에 대한 커패시턴스부하를 분배하는 능동소자에 의하여 달성된다.

이하, 본 발명의 바람직한 일실시예를 첨부도면을 참조하여 상세히 설명한다.

도 3a는 본 발명에 따라 메모리칩의 입력단에 버퍼IC를 연결한 경우를 나타낸 도면이다. 본 발명은 메모리칩(M)의 불량을 검사하는 번인테스터(30)와 메모리칩(M)의 커패시턴스부하를 분배하는 버퍼IC(B2)를 갖는 번인보드(40)을 구비한다.

본 발명은 메모리칩(M)의 입력단에 버퍼IC(B2)를 접속하였으나 트랜지스터(TR) 또는 금속산화물반도체소자(Metal Oxide Semiconductor; MOS소자)와 같은 능동소자로서 메모리칩(M)의 커패시턴스부하를 분배할 수 있는 능동소자이면 상관없다.

도 3b는 도 3a에 대한 커패시턴스부하를 등가적으로 나타낸 도면이다. 번인테스터(30)가 검사용 데이터를 메모리칩(M)에 저장할 경우 그 메모리칩(M)을 지정하기 위한 어드레스신호와 저장명령에 대한 제어신호를 신호선을 통해 번인보드(40)에 인가함과 아울러 검사용 데이터를 신호선(D)을 통해 출력한다. 해당 메모리칩(M)에 검사용 데이터가 저장된다. 번인보드(40)의 메모리칩(M)에 저장된 데이터를 읽는 경우, 번인테스터(30)는 그 메모리칩(M)을 지정하기 위한 어드레스신호와 읽기명령에 대한 제어신호를 제 2 및 제 3신호선을 통해 번인보드(40)에 인가함에 따라 메모리칩(M)에 저장된 데이터는 독출되어 번인테스터(30)에 인가된다.

본 발명에서는 번인보드(40)의 입력단에서 본 등가커패시턴스를 줄이기 위해 도 3a와 같이, 번인보드(40)에 접속된 메모리칩(M)의 입력단에 버퍼IC(B2)를 직렬접속한다. 번인보드(40)의 입력단에서 본 등가커패시턴스(C_BB2)는 10pF이하의 작은 값을 갖는다. 번인테스터(30)의 커패시턴스부하는 버퍼IC(B2)를 연결하지 않은 경우에 비하여 1/2로 줄어들어 신호의 동작주파수를 높게 설정할 수 있다. 즉, 버퍼 IC(B2)가 번인보드(40)만의 커패시턴스부하를 분배함에 따라 높은 동작주파수로 신호를 스위칭할 수 있다.

버퍼 IC(B2)가 구동할 메모리칩(M)이 많은 경우, 커패시턴스부하를 분담하기 위해 도 3c와 같이 버퍼 IC(B3)와 버퍼 IC(B4)를 병렬접속한다. 버퍼 IC(B3)와 버퍼 IC(B4)는 적정수의 메모리칩(M)이 연결되므로 구동할 커패시턴스부하도 적정하게 설정된다. 이와 같이, 버퍼 IC는 메모리칩(M)의 개수에 따라 복수개를 병렬로 접속할 수 있다.

상술한 실시예에서는, 번인테스터(30)가 데이터를 메모리칩(M)에 저장하는 동작에 대해 설명하였으나, 버퍼IC를 메모리칩(M)의 출력단에 연결하여 메모리칩(M)에서 독출된 데이터를 전달하는 경우에도 커패시턴스를 분배할 수 있다.

이상과 같은 본 발명은 메모리칩의 입력단에 버퍼IC, 트랜지스터와 같은 능동소자를 접속하여 구동할 메모리칩에 대한 커패시턴스부하를 분배하므로써 메모리칩의 메모리셀에 대한 시험데이터의 저장 및 독출동작을 빠른 스위칭속도로 처리한다. 또한, 번인테스터가 구동할 메모리칩이 많으면 적정수의 능동소자를 병렬접속하여 커패시턴스부하를 적정하게 낮출 수 있는등 번인보드에 접속된 메모리칩의 검사공정을 신속하게 수행할 수 있다.

Claims

소정 메모리칩을 구동하기 위한 제어신호를 출력하고 그 메모리칩에 시험데이터를 저장하거나 독출하는 번인공정을 통해 메모리칩을 검사하는 번인테스터와, 번인테스터에 연결된 신호선을 통해 제어신호와 시험데이터를 입력받아 소켓에 접속된 메모리칩을 구동하는 번인보드를 포함하는 메모리칩 검사장치에 있어서,

상기 메모리칩에 연결되여, 메모리칩에 대한 커패시턴스부하를 분배하는 능동소자를 구비한 것을 특징으로 하는 메모리칩 검사장치.
제 1항에 있어서, 상기 능동소자는 메모리칩의 개수에 따라 복수개를 병렬로 접속할 수 있는 것을 특징으로 하는 메모리칩 검사장치.
제 1항에 있어서, 상기 능동소자는 버퍼 IC인 것을 특징으로 하는 메모리칩 검사장치.
제 1항에 있어서, 상기 능동소자는 트랜지스터인 것을 특징으로 하는 메모리칩 검사장치.
제 1항에 있어서, 상기 능동소자는 금속산화물반도체(Metal Oxide Semi conductor)소자인 것을 특징으로 하는 메모리칩 검사장치.