KR19980071398A - 캐리어 필름 및 그것을 사용한 집적 회로 장치 - Google Patents

캐리어 필름 및 그것을 사용한 집적 회로 장치 Download PDF

Info

Publication number
KR19980071398A
KR19980071398A KR1019980004686A KR19980004686A KR19980071398A KR 19980071398 A KR19980071398 A KR 19980071398A KR 1019980004686 A KR1019980004686 A KR 1019980004686A KR 19980004686 A KR19980004686 A KR 19980004686A KR 19980071398 A KR19980071398 A KR 19980071398A
Authority
KR
South Korea
Prior art keywords
integrated circuit
circuit element
film
region
external
Prior art date
Application number
KR1019980004686A
Other languages
English (en)
Other versions
KR100405248B1 (ko
Inventor
가주노리 사쿠라이
Original Assignee
야스카와 히데아키
세코에푸손 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 야스카와 히데아키, 세코에푸손 주식회사 filed Critical 야스카와 히데아키
Publication of KR19980071398A publication Critical patent/KR19980071398A/ko
Application granted granted Critical
Publication of KR100405248B1 publication Critical patent/KR100405248B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

실장밀도를 높게함과 동시에 검사 공정의 간소화를 도모한다.
외부 전극 및 배선 리드를 설치한 필름(5)은 집적 회로 소자(1)가 설치되는 제 1 영역을 형성하고 있는 필름(55)과 그 외측의 제 2 영역을 형성하고 있는 필름(5)으로 분할되어 있다. 또 필름(55)과 필름(5)의 경계에는 집적 회로 소자(1)의 전극(3)과 접속하기 위한 접속 구멍(9)이 설치되어 있다. 그래서 필름(55, 5)에는 외부 기판과 접속하기 위한 외부 전극(66, 6)이 설치되어 있다. 이들의 외부 전극(66, 6)은 동일한 매트릭스를 형성하도록 하고 있다.
외부 기판과 접속되는 경우에는 집적 회로 소자의 영역에서도 외부 기판과의 접속을 할 수가 있기 때문에 동일 실장면적으로 상당히 많은 접속을 할 수가 있다.

Description

캐리어 필름 및 그것을 사용한 집적 회로 장치
본 발명은 캐리어 필름과 이것을 사용한 집적회로 장치에 관한 것으로, 특히 외부 전극의 설치 및 내부 리드의 설치에 관한 것이다.
종래의 기술
종래의 캐리어 필름을 사용한 집적 회로 장치(이후 BGA-T 라 칭함)는 도 4 및 도 5 에 도시한 바와같은 것이 알려져 있었다. 도 4 는 종래예의 평면도이고, 도 5 는 도 4 의 101-102 에서 절단한 단면도이다. 이 BGA-T 에 사용되는 캐리어 필름은 집적 회로 소자(1)를 설치하는 디바이스 홀(2)을 갖추고 디바이스 홀(2)에는 집적 회로 소자(1)의 전극(3)에 접속하는 내부 리드(4)가 외팔식으로 연장되어 있다. 통상 필름(5)으로는 폴리이미드 등의 내열성 수지가 사용된다. 필름(5)의 1 면쪽에는 외부 전극(외부 단자)(6)이 평면적으로 설치되어 있고, 이 외부 전극(6)으로는 납 혹은 금도금을 한 구리 범퍼 등이 사용된다. 집적 회로 소자(1)의 전극(3)에 접속되는 내부 리드(4)는 필름(5) 위에서 배선 리드(7)로서 연장되고 각 외부 전극(6)에 접속되어 있다. 캐리어 필름의 내부 리드(4)와 집적 회로 소자(1)의 전극(6)이 접속된 후에 집적 회로 소자(1)는 디바이스 홀(2)내의 내부 리드(4)와 디바이스 홀 근처의 필름(5)과 함께 액상의 봉지 수지(8)가 도포되고 액상 수지를 가열 경화해서 완성한다.
이와같이 해서 완성한 BGA-T 는 외부 전극(6)과 대응하는 위치에 납 페이스트를 인쇄한 외부 기판에 얹은 후에 리플로우(reflow) 처리를 하므로서 외부 기판에 실장된다.
그러나 도 4, 도 5 에 도시한 종래예의 구조는 집적 회로 소자(1)가 위치하는 영역에는 필름(2)이 없고 집적 회로 소자(1)의 전극(3)에 접속된 내부 리드(4)는 집적 회로 소자(1)의 외측에 위치하는 필름(5)에서 만이 연장되어 있고 배선 리드(7)를 거쳐서 외부 전극(6)에 접속되어 있기 때문에 집적 회로 소자(1)의 위치하는 디바이스 홀(2) 영역에는 외부 전극을 설치할 수가 없었다.
실장 밀도를 높이기 위해서는 패키지가 점유하는 면적내에 가급적 많은 외부 전극(6)을 설치해서 외부 기판과 접속해야하나 종래예의 BGA-T 를 외부 기판에 접속할 때에는 디바이스 홀(2)의 영역은 헛된 영역으로 되어버렸었다.
또한 일본 특허 공개 헤이세이 8-83818 호 공보에는 캐리어 필름을 반도체 회로 소자를 설치하는 제 1 영역과 그 주위의 제 2 영역으로 구분하고 각각의 영역에 외부 전극을 설치한 것이 개시되어 있다. 상기 일본 특허공개 헤이세이 8-83818 호 공보에 개시된 캐리어 필름은 제 2 영역의 외부 전극이 지그재그 형상으로 설치되어 있다. 이 때문에 집적 회로 소자의 사이즈가 다르면 집적 회로 장치의 검사를 하는 경우에 외부단자의 배열에 대응한 소켓이나 기판 등을 필요로 하고 이들의 교환이나 보관이 번거롭고 검사 공정 등의 작업을 번잡하게 한다.
본 발명은 종래기술의 문제점을 해소하기 위해 행해진 것으로 실장밀도를 높게 할 수 있음과 동시에 검사 공정의 간소화를 도모할 수가 있도록 하는 것을 목적으로 하고 있다.
이와같은 과제를 해결하기 위한 본 발명에 관한 캐리어 필름 및 반도체 장치의 캐리어 필름은 집적 회로 소자의 전극에 접속하는 복수의 내부 리드가 필름의 접속 구멍으로 돌출해서 설치되고 이 내부 리드가 필름위에 연장되어서 배선 리드를 이루고 이 배선 리드는 필름위의 한면쪽에 평면 설치된 외부 전극에 접속되어 있는 캐리어 필름에 있어서, 필름은 회로 소자가 설치되는 제 1 영역과 그 외측의 제 2 영역으로 분할되고 접속 구멍은 제 1 영역과 제 2 영역의 경계에 집적 회로 소자를 따라 형성되고 외부 전극은 제 1 영역과 제 2 영역에 설치됨과 함께 각 영역의 외부 전극이 동일한 매트릭스를 형성하도록 설치되어 있는 구성으로 하고 있다.
이와같이 구성하므로서 종래의 디바이스 홀에도 외부 전극을 설치할 수 있게 되고 외부 기판과의 접속시에 집적 회로 소자의 영역에서도 외부기판과의 접속을 할 수가 있기 때문에 패키지의 점유하는 면적내의 외부 전극수를 큰폭으로 증가시킬 수가 있고 종래와 비교해서 동일 실장 면적으로 큰폭으로 많은 접속을 할 수가 있다. 더욱이 종래예와 같은 공정으로 제조가 가능하기 때문에 어떠한 새로운 기술을 필요로 하지 아니하고 큰폭으로 고밀도의 실장을 종래와 같은 공정수로 실현할 수가 있다. 또한, 제 1 영역의 외부 전극과 제 2 영역의 외부 전극이 동일한 매트릭스를 형성하도록 설치되어 있기 때문에 집적 회로 소자의 사이즈가 변했더라도 동일한 소켓이나 기판을 써서 집적 회로 장치의 검사를 할 수가 있어 소켓이나 기판 등의 교환이 불필요하게 되고 검사 공정의 간소화를 도모할 수가 있다.
접속 구멍의 폭 W 는 외부전극의 지름을 D, 각 외부 전극간의 피치를 p 라 하였을 때,
W=(P-D)(2P-D)
로 하는 것이 바람직하다. 이와같이 형성한 전극 접속용의 구멍은 전극 1 열몫을 점유할 뿐이기 때문에 외부 전극의 수를 최대로 할 수가 있어서 실장밀도를 향상시킬 수 있고 더욱이 집적 회로 소자의 전극과 외부 전극과의 접속에 지장을 일으키지 아니한다.
제 1 영역에 형성하는 외부 전극의 수는 제 2 영역에 형성하는 외부 전극의 수보다 작게 하는 것이 바람직하다. 이와같이 구성을 하면 제 1 영역의 외부 전극과 제 2 영역의 외부 전극을 같은 피치로 설치할 수가 있고 실장기판이나 검사용 소켓 등의 공통화를 도모해서 집적 회로 소자의 사이즈를 최소로 한정시킬 수가 있게 된다.
또한, 집적 회로의 전극은 외부 전극이 형성하는 매트릭스 위에 ,즉, 집적 회로 소자의 전극과 외부 전극이 동일한 매트릭스를 형성하도록 설치할 수가 있다. 이와같이 구성하면 외부 전극의 배열 피치가 집적 회로 소자의 전극의 배열 피치와 같게 되고 집적 회로 장치의 패키지를 소형으로 할 수가 있다.
도 1 은 본 발명의 집적 회로 장치의 한 실시예를 도시한 평면도.
도 2 는 도 1 의 201-202 에 따른 단면도.
도 3 은 도 1 의 301-302 에 따른 단면도.
도 4 는 종래의 집적 회로 장치의 한 실시예를 도시한 평면도.
도 5 는 도 4 의 101-102 에 따른 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 집적 회로 소자 3 : 단자
4 : 내부 리드 5 : 제 2 영역(필름)
6, 66 : 외부 단자 7 : 배선 리드
8 : 봉지 수지 9 : 접속 구멍
10 : 반도체 장치 55 : 제 2 영역(필름)
다음에 본 발명의 실시예를 도면에 의거해서 설명한다.
도 1 은 본 발명의 집적 회로 장치를 외부 기판에 접속하는 쪽에서 본 평면도이고 도 2 는 도 1 의 201-202 를 따르는 단면도. 도 3 은 도 1 의 301-302 를 따른 단면도이다. 이들의 도면에 있어서 본 발명의 집적 회로 장치(10)는 집적 회로 소자(1) 및 집적 회로 소자(1)의 전극(3)과 캐리어 필름을 구성하는 내부 리드(4), 배선 리드(7), 외부단자로 되는 외부 전극(6, 66), 필름(5 및 55)과 최소한 집적 회로 소자(1) 및 필름(5, 55)의 일부를 피복하는 봉지 수지(8)로 구성이 되어 있다.
외부 전극 및 배선 리드를 설치하는 필름(5)은 집적 회로 소자(1)가 설치되는 제 1 영역을 형성하고 있는 필름(55)과 그 외측의 제 2 영역을 형성하는 필름(5)으로 분할되어 있다. 제 1 영역(필름(55))은 집적 회로 소자(1)에 연속 형성되어 있는 전극(3)군 보다도 내측에 위치하는 부분을 지시하고 있다. 한편, 제 2 영역(필름(5))은 전극(3)군 보다도 외측에 위치하고 있는 부분을 지시하고 있다. 제 1 과 제 2 영역의 구별은 전극(3)과의 위치 관계에 따른다. 따라서, 제 1 영역은 반드시 집적 회로 소자(1)의 영역과 겹치지만, 제 2 영역은 겹치는 부분이 있는 경우와 전혀 없는 경우가 있다. 또한, 필름(55)과 필름(5)에는 각각 외부 전극(66, 6)이 설치되어 있다. 즉, 종래예를 도시한 도 4 의 디바이스홀(2)의 내측에도 외부 단자(66)를 설치하기 위한 필름(55)을 설치하였다. 그래서, 이들의 외부 전극(66, 6)은 동일한 매트릭스를 형성하도록 설치되어 있다.
이와같이 종래의 디바이스 홀 부에도 외부 단자(66)를 설치하고 있기 때문에 외부 기판과의 접속시에 집적 회로 소자(1)의 영역에서도 외부 기판과의 접속을 할 수가 있기 때문에 패키지의 점유하는 면적내의 외부 전극수를 큰폭으로 증가시킬 수가 있고 종래와 비교해서 동일 실장 면적에서 큰폭으로 많은 접속을 할 수가 있다. 더욱이, 종래예와 동일한 공정으로 제조가 가능하기 때문에 어떠한 새로운 기술을 필요로 하지 아니하고 큰폭으로 고밀도인 실장을 종래와 같은 공정 횟수로 실현할 수가 있다. 또, 외부 전극(66, 6)을 동일한 매트릭스를 형성하도록 설치하므로서 집적 회로 소자의 사이즈가 변했더라도 동일한 소켓이나 기판을 써서 집적 회로 장치의 검사를 할 수가 있어 소켓이나 기판 등의 교환이 불필요해지고 검사 공정의 간소화를 도모할 수가 있다.
필름(55)에 형성한 외부 전극(66)의 수는 필름(5)에 형성한 외부 전극(6)의 수보다 작아지도록 하고 있다. 이에의해 외부 전극(66)과 외부 전극(6)을 같은 피치로 설치할 수가 있고 실장 기판이나 검사용 소켓 등의 공통화를 이룰 수 있고, 집적 회로 소자(1)의 사이즈를 최소로 억제할 수가 있게 된다. 즉, 외부 전극(66)의 수를 외부 전극(6)의 수와 같거나 많게 하면 집적 회로 소자(1)의 사이즈를 크게 하거나 또는 외부 전극(66)의 피치를 외부 전극(6)의 피치보다 작게 하지 아니하면 아니되고 실장 기판이나 소켓 등의 공통화가 도모할 수 없다.
필름(55)과 필름(5)과의 경계부에는 집적 회로 소자(1)의 전극(3)과 외부 전극(66, 6)을 접속하기 위한 접속 구멍(9)이 집적 회로 소자(1)의 각변을 따라 형성되어 있다. 그래서, 필름(55)과 필름(5)과는 접속 구멍(9)을 집적 회로 소자(1)의 코너에서 분할되어 있는 브릿지(11)에 의해 접속되어 있다. 또한, 상기 브릿지(11)는 동 도면에서 도시하는 바와같이 4개의 모서리에 설치한 편이 필름(55)의 지지강도와 내부 리드(4)의 끌어 회전하는 위치 등을 고려하는 것이 가장 바람직하다. 그러나, 반드시 코너부 모두(코너 4곳)에 이 브릿지(11)를 설치해야 하는 것은 아니다. 예를들면, 대각선 위에 위치하는 2 곳에만 설치하거나 다시 1 곳을 더해서 3 곳에 설치하는 것도 고려된다. 또, 코너가 아니더라도 접속 구멍내를 통과하도록 설치할 수도 있다. 이러한 선택은 전극(3)과 내부 리드(4)의 설치 위치에 의해 적절하게 결정할 수가 있다. 또한 각 접속 구멍(9)의 폭 W 는 외부 전극(66, 6)의 지름의 크기와 외부 전극간의 피치 폭에 따라 다르고 외부 전극(66, 6)의 지름을
D. 각 외부 전극간의 피치를 P 로 한 경우
W = (P - D) ∼ (2P - D)
로 하고 있다.
필름(55)과 필름(5)의 한면쪽에는 외부 단자(66 및 6)와 내부 리드(4)를 접속하는 배선 리드(7)가 형성되어 있다. 이들의 내부 리드(4)는 집적 회로 소자(1)의 각변에 거의 일렬로 설치된 전극(3)과 외부 전극(66, 6)을 접속하고 있다. 즉, 접속 구멍(9)에는 내부 리드(4)가 접속 구멍(9)내에 돌출하는 형태로 외팔식으로 설치되어 있다. 이 내부 리드(4)는 한편이 집적 회로 소자(1)의 전극(3)에 다른편이 배선 리드(7)를 거쳐서 제 1 영역의 외부 전극(66) 혹은 제 2 영역의 외부 전극(6)에 접속되어 있다. 이와같이 집적 회로 소자(1)의 전극(3) 및 내부 리드(4)를 집적 회로 소자(1)의 각변에 거의 일렬로 설치하므로서 집적 회로 소자(1)와 내부 리드(4)의 접속 영역은 최소한으로 필요된다.
또한, 각 내부 리드(4)에 있어서 접속 구멍(9)내로부터의 연장시키는 방향 바꾸어 말하면 각 내부 리드(4)에 접속된 배선 리드가 설치되는 위치는 특히 규정하지 아니하였다. 내부 리드(4)는 필름(55)과 필름(5)으로부터 교대로 인출시켜도 좋고 그와같이 규정하지 아니해도 좋다. 또한, 내부 리드(4)를 교대로 인출시키면 한편으로 정리한 경우에 비해서 인접하는 내부 리드의 피치를 넓힐수가 있으므로 접속 신뢰성을 얻을 수 있다.
또한, 내부 리드(4)는 접속 구멍(9)을 가로지르듯이 형성한 양팔식으로도 전극(3)에 접속될 수가 있다. 양팔식이면 내부 리드(4)는 자유단으로 되는 일이 없고 확실하게 고정되어 있으므로 내부 리드 구부림에 대해서 매우 강한 것으로 된다. 또한, 양팔식의 경우에는 해당하는 내부 리드(4)에 접속되어 있는 배선 리드를 더욱 인장시키므로서 필름(55) 및 필름(5)의 양쪽에서 2 배선을 회전시킬 수가 있게 된다. 이와같이 되면 예를들면 필름(55, 5)의 한편쪽에 외부 전극을 설치함과 함께 다른편 쪽에서 공용 배선을 감을 수 있게 된다. 공용 배선으로서는 특히 전위가 공통인 것 예를들면 전원이나 그랜드에 이용되는 것등이 이용할 수 있다. 접속 구멍(9)에는 전극(3)과는 접속하지 아니한 배선 리드 혹은 전기적인 관여를 하지 아니하는 더미리드를 설치해도 좋다.
또한, 본예에서는 내부 리드(4)의 접속 영역을 최소한으로 하기 위해 집적 회로 소자(1)의 전극(3)과 내부 리드(4)를 집적 회로 소자(1)의 각변에 거의 일렬로 설치한 예를 설명하였으나, 이것은 여러 가지 변형이 가능하다. 예를들면 전극(3)을 집적 회로 소자(1)의 변을 따라 2 열로 형성할 수도 있다. 이 경우도 내부 리드(4)의 연장 방향은 설계상의 제약에 의해 결정하면 좋으나 예를들면 외측(즉 집적 회로 소자(1)의 변에 가까운편)의 전극열은 필름(5)측에서 연장되어 온 내부 리드와 접속시켜 다른편(즉 집적 회로 소자(1)의 변에서 먼편)의 전극열은 필름(55)쪽에서 연장되어온 내부 리드와 접속시킬 수도 있다. 또한, 3 열 이상의 전극을 넣어도 좋다.
또한, 도 1 에 있어서는 외부 전극(66, 6)의 형성 피치 P 가 집적 회로 소자(1)의 전극(3)의 형성 피치의 2 배로 되는 경우를 도시하였으나 외부 전극(66, 6)과 전극(3)을 동일한 피치로 배열하고 이들이 동일한 매트릭스를 형성하도록 하여도 좋다. 이와같이 외부 전극(66, 6)의 형성 피치 P 를 집적 회로 소자(1)의 전극(3)의 형성 피치와 같게 하면 집적 회로 장치(10)의 소형화를 도모할 수가 있다.
다음으로 본 발명의 캐리어 필름과 집적 회로 장치(10)의 제조 방법에 대해서 설명한다.
이미 집적 회로 소자(1)에 대해서 설명을 하였지만, 집적 회로 소자(1)의 전극(3)에는 알루미늄 패드 위에 배리어 금속을 통해 도금법에 의해 금 범퍼가 형성되어 있다. 또한, 캐리어 필름의 내부 리드(4)에 범퍼를 형성한 경우에 전극(3)은 알루미늄 패드 자체로도 좋다.
캐리어 필름을 구성하는 필름(5)은 25 마이크로미터에서 125 마이크로미터의 두께의 폴리이미드 혹은 폴리에텔이미드, 유리에폭시, 폴리에스테르 등의 내열성 수지 필름을 사용하여 테이프 형상으로 제조한다. 필름(5)은 접착제를 도포하여 가열해서 접착제를 반경화한 후 집적 회로 소자(1)의 전극(3)과 내부 리드(4)를 접속하기 위한 접속 구멍(9)이 금형을 사용한 펀칭법에 의해 최소한 1 개는 열려 있다. 또한, 접착제를 사용한 경우는 이 접속 구멍(9)은 에칭법에 의해 개구되어도 좋다.
다음으로, 15 마이크로미터에서 35 마이크로미터 두께의 테이프 형상의 구리박을 접착제가 도포된 테이프 형상의 필름에 가열 및 가압해서 접착한다.
다음으로, 구리 박면에 포토레지스트를 칠하고 필름(5)의 구리 박면과는 반대쪽의 면에 접속 구멍(9)을 덮기 위해 보호 레지스트를 도포하여 건조한다.
다음에, 소정의 패턴을 형성한 포토마스크를 사용해서 포토레지스트를 노광하고 현상, 에칭하므로서 내부 리드(4)와 배선 리드(7)가 형성된다.
다음으로, 포토레지스트 및 보호 레지스트를 제거하고 내부 리드(4) 위에 도금법으로 주석 도금 혹은 금도금을 한다. 여기에서, 외부 전극(6) 혹은 외부 전극(66)과 외부 기판과의 접속시에 땜납에 의한 쇼트를 방지하기 위한 것과 배선 리드(7)를 보호하기 위해 접속 구멍(9)과 외부 전극(6 혹은 66)을 설치하는 영역 이외의 영역에 솔러 레지스트를 도포해도 좋다.
마지막으로, 필름(55, 5) 위에 외부단자(66, 6)로서 땜납 볼을 융착시켜 캐리어 필름을 완성한다. 또한, 외부 전극(66) 및 외부 전극(6)은 도금법에 의해 구리 범퍼를 형성한 후에 금도금 혹은 땜납도금 등으로 그 표면을 피복하므로서 외부단자로서도 좋다. 또한, 외부 전극(66, 6)은 집적 회로 소자(1)를 실장한 후에 형성해도 좋고 캐리어 필름의 외부 단자는 접속 랜드만으로 해두고 외부 기판쪽에 볼형상 혹은 범퍼 형상으로 단자를 형성해도 좋다.
이상이 캐리어 필름의 제조 방법이나 다음에 이것을 사용한 집적 회로 장치의 제조 방법에 대해서 설명한다.
먼저, 집적 회로 소자(1)의 전극(3)과 캐리어 필름의 내부 리드(4)를 위치 맞춤시켜서 접합 치구로 가열 및 가압하므로서 접합한다. 전극(3)이 금 범퍼로 내부 리드(4)에 주석 도금이 실시되어 있는 경우는 접합부를 섭씨 350 도에서 450 도 정도로 약 0.5 초 가열, 가압하므로서 접합이 완료된다.
다음으로, 액상의 에폭시 수지를 사용해서 수지 봉지를 한다. 수지 봉지는 디스펜스법에 의해 수지를 적하하면서 묘화해서 형상을 정비한다. 봉지 범위는 집적 회로 소자(1)의 표면과 측면, 접속 구멍(9)내 및 집적 회로 소자 근처의 필름(55, 5)의 일부이다. 이후, 섭씨 150 도에서 2 시간쯤 가열하므로서 액상수지가 경화해서 봉지 수지(8)를 형성한다.
봉지 수지(8)는 집적 회로 소자(1)의 뒷면쪽에도 도포해도 좋고 필름(5)의 폴리이미드 측의 거의 앞면에 도포해도 좋다. 또한, 액상 수지를 사용하지 아니하고 트랜스파 성형이나 주입 성형에 의해 봉지 수지를 형성해도 좋다.
이상으로 설명한 바와같이, 본 발명에 의하면 종래의 디바이스 홀에도 외부 전극을 설치할 수가 있게 되어 외부 기판과의 접속 때에 집적 회로 소자의 영역에서도 외부 기판과의 접속을 할 수가 있기 때문에 패키지가 점유하는 면적내의 외부 전극수를 큰 폭으로 증가시킬 수가 있고 종래와 비교해서 동일한 실장 면적으로 큰폭으로 많은 접속을 할 수가 있다. 더욱이, 종래예와 동일한 공정으로 제조가 가능하기 때문에 하등의 새로운 기술을 필요로 하지 아니하고 큰 폭으로 고밀도인 실장을 종래와 같은 공정 횟수로 실현할 수가 있다. 다시, 제 1 영역의 외부 전극과 제 2 영역의 외부 전극이 동일한 매트릭스를 형성하도록 설치되어 있기 때문에 집적 회로 소자의 사이즈가 변했다 하드라도 동일한 소켓이나 기판을 사용해서 집적 회로 장치의 검사를 할 수가 있으며 소켓이나 기판 등의 교환이 불필요 해져 검사 공정의 간소화를 도모할 수가 있다.

Claims (9)

  1. 집적 회로 소자의 전극에 접속하는 복수의 내부 리드가 필름의 접속 구멍으로 돌출해서 설치되고 이 내부 리드가 필름위에 연장되어 배선 리드를 이루고 상기 배선 리드는 필름 위의 한면쪽에 평면 배치된 외부 전극에 접속되어 있는 캐리어 필름에 있어서,
    상기 필름은 상기 집적 회로 소자가 설치되는 제 1 영역과 그 외측의 제 2 영역으로 분할되고,
    상기 접속 구멍은 상기 제 1 영역과 제 2 영역과의 경계부에 상기 집적 회로 소자를 따라 형성되고,
    상기 외부 전극은 상기 제 1 영역과 제 2 영역으로 설치됨과 동시에 각 영역의 상기 외부 전극이 동일한 매트릭스를 형성하도록 배치되어 있는 것을 특징으로 하는 캐리어 필름.
  2. 제 1 항에 있어서, 상기 접속 구멍의 폭 W 는 상기 외부 전극의 지름을 D, 각 외부 전극간의 피치를 P 라 하였을 때에,
    W = (P - D) ∼ (2P - D)
    인 것을 특징으로 하는 캐리어 필름.
  3. 제 1 항에 있어서, 상기 제 1 영역에 형성되는 외부 전극의 수는 상기 제 2 영역에 형성되는 외부 전극의 수에 비해서 작은 것을 특징으로 하는 캐리어 필름.
  4. 제 2 항에 있어서, 상기 제 1 영역에 형성되는 외부 전극의 수는 상기 제 2 영역에 형성되는 외부 전극의 수에 비해서 작은 것을 특징으로 하는 캐리어 필름.
  5. 제 1 항에 있어서, 상기 외부 전극에 의해 형성되는 상기 매트릭스 위에 상기 집적 회로 소자의 상기 전극이 배치되어 있는 것을 특징으로 하는 캐리어 필름.
  6. 제 2 항에 있어서, 상기 외부 전극에 의해 형성되는 상기 매트릭스 위에 상기 집적 회로 소자의 상기 전극이 배치되어 있는 것을 특징으로 하는 캐리어 필름.
  7. 제 3 항에 있어서, 상기 외부 전극에 의해 형성되는 상기 매트릭스 위에 상기 집적 회로 소자의 상기 전극이 배치되어 있는 것을 특징으로 하는 캐리어 필름.
  8. 제 4 항에 있어서, 상기 외부 전극에 의해 형성되는 상기 매트릭스 위에 상기 집적 회로 소자의 상기 전극이 배치되어 있는 것을 특징으로 하는 캐리어 필름.
  9. 집적 회로 소자의 전극에 내부 리드가 접속되고 최소한 집적 회로 소자와 집적 회로 소자 근처의 필름의 일부가 수지 봉지되어 형성되는 집적 회로 장치에 있어서,
    제 1 항 내지 제 8 항중 어느 한 항에 기재된 캐리어 필름을 사용한 집적 회로 장치.
KR10-1998-0004686A 1997-02-17 1998-02-17 캐리어필름 및 그것을 사용한 집적회로장치 KR100405248B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP97-32471 1997-02-17
JP3247197 1997-02-17
JP97-278900 1997-10-13
JP9278900A JPH10289932A (ja) 1997-02-17 1997-10-13 キャリアフィルム及びそれを使用した集積回路装置

Publications (2)

Publication Number Publication Date
KR19980071398A true KR19980071398A (ko) 1998-10-26
KR100405248B1 KR100405248B1 (ko) 2004-03-20

Family

ID=26371055

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1998-0004686A KR100405248B1 (ko) 1997-02-17 1998-02-17 캐리어필름 및 그것을 사용한 집적회로장치

Country Status (6)

Country Link
US (1) US6078104A (ko)
JP (1) JPH10289932A (ko)
KR (1) KR100405248B1 (ko)
CN (1) CN1193186A (ko)
SG (1) SG65735A1 (ko)
TW (1) TW396470B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100770874B1 (ko) 2006-09-07 2007-10-26 삼성전자주식회사 매설된 집적회로를 구비한 다층 인쇄회로기판

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0886313A4 (en) * 1996-12-04 2001-02-28 Shinko Electric Ind Co RESIN SEALED SEMICONDUCTOR DEVICE, MANUFACTURE OF SUCH DEVICE
US6110761A (en) * 1997-08-05 2000-08-29 Micron Technology, Inc. Methods for simultaneously electrically and mechanically attaching lead frames to semiconductor dice and the resulting elements
US20030011048A1 (en) * 1999-03-19 2003-01-16 Abbott Donald C. Semiconductor circuit assembly having a plated leadframe including gold selectively covering areas to be soldered
AUPQ010299A0 (en) 1999-05-03 1999-05-27 Fast 101 Pty Ltd Improvements in or relating to trading and settlement
JP2002252304A (ja) * 2001-02-23 2002-09-06 Toshiba Corp 半導体装置およびこれに用いられる支持基板
TW503496B (en) 2001-12-31 2002-09-21 Megic Corp Chip packaging structure and manufacturing process of the same
TW584950B (en) 2001-12-31 2004-04-21 Megic Corp Chip packaging structure and process thereof
US6673698B1 (en) 2002-01-19 2004-01-06 Megic Corporation Thin film semiconductor package utilizing a glass substrate with composite polymer/metal interconnect layers
TW544882B (en) * 2001-12-31 2003-08-01 Megic Corp Chip package structure and process thereof
JP2003309271A (ja) * 2002-04-18 2003-10-31 Matsushita Electric Ind Co Ltd 集積回路素子の実装構造および実装方法
JP3602118B2 (ja) * 2002-11-08 2004-12-15 沖電気工業株式会社 半導体装置
US7102217B2 (en) * 2003-04-09 2006-09-05 Micron Technology, Inc. Interposer substrates with reinforced interconnect slots, and semiconductor die packages including same
US20070090527A1 (en) * 2005-09-30 2007-04-26 Jochen Thomas Integrated chip device in a package
JP4597182B2 (ja) * 2007-11-09 2010-12-15 Ｏｋｉセミコンダクタ株式会社 半導体装置及びその製造方法
KR101695353B1 (ko) * 2010-10-06 2017-01-11 삼성전자 주식회사 반도체 패키지 및 반도체 패키지 모듈

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5506756A (en) * 1994-01-25 1996-04-09 Intel Corporation Tape BGA package die-up/die down
JP2616565B2 (ja) * 1994-09-12 1997-06-04 日本電気株式会社 電子部品組立体
JP3487524B2 (ja) * 1994-12-20 2004-01-19 株式会社ルネサステクノロジ 半導体装置及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100770874B1 (ko) 2006-09-07 2007-10-26 삼성전자주식회사 매설된 집적회로를 구비한 다층 인쇄회로기판
US7751202B2 (en) 2006-09-07 2010-07-06 Samsung Electronics Co., Ltd. Multi-layered printed circuit board having integrated circuit embedded therein

Also Published As

Publication number Publication date
CN1193186A (zh) 1998-09-16
US6078104A (en) 2000-06-20
KR100405248B1 (ko) 2004-03-20
JPH10289932A (ja) 1998-10-27
SG65735A1 (en) 1999-06-22
TW396470B (en) 2000-07-01

Similar Documents

Publication Publication Date Title
KR100537243B1 (ko) 반도체 장치 및 그 제조방법
KR100368698B1 (ko) 반도체패키지와,그것을이용한반도체장치및그제조방법
KR100223727B1 (ko) 반도체 장치
US6396707B1 (en) Ball grid array package
US5359222A (en) TCP type semiconductor device capable of preventing crosstalk
KR100447313B1 (ko) 반도체 장치 및 그 제조방법
US5847458A (en) Semiconductor package and device having heads coupled with insulating material
EP1156705B1 (en) Wiring board, semiconductor device and method of producing, testing and packaging the same, and circuit board and electronic equipment
US5969426A (en) Substrateless resin encapsulated semiconductor device
US5612259A (en) Method for manufacturing a semiconductor device wherein a semiconductor chip is mounted on a lead frame
KR19980071398A (ko) 캐리어 필름 및 그것을 사용한 집적 회로 장치
US7514802B2 (en) Wiring board
US9355992B2 (en) Land grid array semiconductor device packages
US20040135243A1 (en) Semiconductor device, its manufacturing method and electronic device
KR100541649B1 (ko) 테이프 배선 기판과 그를 이용한 반도체 칩 패키지
US20020070446A1 (en) Semiconductor device and method for the production thereof
US7183660B2 (en) Tape circuit substrate and semicondutor chip package using the same
US6256207B1 (en) Chip-sized semiconductor device and process for making same
US6543128B2 (en) Ball grid array package and its fabricating process
KR100471625B1 (ko) 반도체 장치 기판 및 반도체 장치의 제조 방법
KR20020065705A (ko) 테이프 배선 기판과 그 제조 방법 및 그를 이용한 반도체칩 패키지
KR20000028840A (ko) 필름 기판을 사용한 반도체 장치 제조 방법
KR20010042682A (ko) 반도체장치 및 그 제조방법
JP2002270723A (ja) 半導体装置、半導体チップおよび実装基板
US6645794B2 (en) Method of manufacturing a semiconductor device by monolithically forming a sealing resin for sealing a chip and a reinforcing frame by transfer molding

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110920

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20121002

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee