KR100447313B1 - 반도체 장치 및 그 제조방법 - Google Patents

반도체 장치 및 그 제조방법 Download PDF

Info

Publication number
KR100447313B1
KR100447313B1 KR10-1999-7004408A KR19997004408A KR100447313B1 KR 100447313 B1 KR100447313 B1 KR 100447313B1 KR 19997004408 A KR19997004408 A KR 19997004408A KR 100447313 B1 KR100447313 B1 KR 100447313B1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
delete delete
lead
sealing resin
tape carrier
Prior art date
Application number
KR10-1999-7004408A
Other languages
English (en)
Other versions
KR20000057139A (ko
Inventor
츠보사키쿠니히로
미야모토토시오
Original Assignee
가부시키가이샤 히타치세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 히타치세이사쿠쇼 filed Critical 가부시키가이샤 히타치세이사쿠쇼
Publication of KR20000057139A publication Critical patent/KR20000057139A/ko
Application granted granted Critical
Publication of KR100447313B1 publication Critical patent/KR100447313B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05023—Disposition the whole internal layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0652—Bump or bump-like direct electrical connections from substrate to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06551—Conductive connections on the side of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1029—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being a lead frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/107—Indirect electrical connections, e.g. via an interposer, a flexible substrate, using TAB
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

테이프 캐리어(1)의 테이프 기재(1a)에 형성된 디바이스 홀 내에, 테이프 기재(1a)보다 얇은 반도체 칩(2)을 배치하고 그 반도체 칩(2)의 주면 및 뒷면의 양면이 피복되도록 밀봉수지(3)로 밀봉했다. 그리고 테이프 기재(1a)의 두께방향에서의 반도체 칩(2)의 위치가 TCP 전체의 응력중립면과 일치하도록 했다.

Description

반도체 장치 및 그 제조방법{SEMICONDUCTOR DEVICE AND PROCESS FOR MANUFACTURING THE SAME}
소형이고, 얇으며, 게다가 고기능을 갖는 전자기기의 개발 및 제조에 따라 전자기기를 구성하는 패키지(Package)에 있어서, 박형실장이 가능하고 또 다핀(多 pin)으로 이루어지는 TCP가 주목받고 있다.
이 TCP는 테이프 캐리어(Tape Carrier)에 반복하여 형성된 도체 리드(conductive leads)와 반도체 칩의 전극을 겹쳐 접합하고, 그 반도체 칩을 밀봉수지 등에 의해 밀봉한 패키지이다.
TCP의 기본적인 구조는, 통상 반도체 칩의 두께가 테이프 캐리어의 두께보다 두껍고, 단일체(單體)로 적층하여도 실장 높이가 높다. 또한, 실장 높이를 낮게 하기 위해, 예를 들면 일본 특허공개 소63-52431호 공보에는 반도체 칩의 뒷면(裏面)을 절삭한 구조의 테이프 캐리어에 대하여 설명되어 있다. 또한, 일본 특허공개 평5-291218호 공보에는 반도체 칩의 뒷면과 주변(周邊) 테이프를 동시에 박형화하는 기술이 개시되어 있다.
또한, 뒷면이 히트 스프레더(heat spreader)로 접합된 반도체 칩의 주위에 스티프너(stiffener)라고 하는 프레임 구조를 설치하고, 그 스티프너 위에 테이프 캐리어를 설치하며, 그 리드의 일단과 반도체 칩을 접합함과 동시에, 그 리드의 타단측에 범프(bump) 전극을 설치한 TCP 구조도 있다. 이 경우, 전체적으로 TCP가 두껍고, 적층할 수 있는 구조가 아니다.
또한, 본 발명자가 검토한 TCP 구조에 있어서는, 테이프 캐리어보다도 얇은 반도체 칩을 그 뒷면이 테이프 캐리어의 뒷면과 거의 같은 레벨로 되도록 테이프 캐리어의 디바이스 홀(device hole) 내에 배치하고, 그 반도체 칩의 주면 및 측면을 밀봉수지로 피복한 TCP 구조이다. 이 경우, 반도체 칩의 주면 및 측면만이 밀봉수지로 밀봉되기 때문에, 밀봉공정 후에 반도체 칩이 휘어지는 문제가 발생한다. 이 기술의 경우, 반도체 칩 뒷면에 칩 크랙(chip crack) 방지용 경질판(硬質板)을 설치하지만, 그 때문에 TCP 두께가 두껍게 되어 적층할 수 있는 구조가 아니다. 또한 밀봉수지 위에 밀봉판을 설치한 구조인 경우에도, TCP 두께가 두껍게 되어, 적층할 수 있는 구조가 아니다. 또한 필름기판의 하면과 칩 뒷면이 동일 평면으로 되는 박형 패키지 구조에 대해서는, 예를 들면 일본 특허공개 소60-106153호 공보에 기재되어 있다.
이와 같은 TCP를 적층하는 경우, 본 발명자가 검토한 기술에 의하면, 통상 반도체 칩의 두께가 테이프 캐리어보다 두껍기 때문에, 반도체 칩이 실장기판에 접촉하지 않도록, 아우터-리드(outerlead)를 걸-윙(gull-wing) 형태로 성형한다. 또한, 그들을 TCP의 두께 방향으로 여러개 실장하는 경우에는, 아우터-리드의 길이가 다른 TCP를 제조해 놓고, 리드 성형 후 실장 높이가 낮은 것을 아래로 하고, 실장 높이가 높은 것을 위로 하는 실장 방식이 채용되고 있다. 그러나, 이 경우, 다른 테이프 캐리어를 사용하고 아우터-리드의 길이를 변화하여 겹치도록 실장한다. 따라서, 여러 종류의 테이프 캐리어 및 성형 금형이 필요하게 되고, 제조비용이 증가한다. 또한 TCP를 적층하는 실장기술에 있어서는, 예를 들면 일본 특허공개 소64-71162호 공보에 기재되어 있다.
본 발명의 목적은, 소형이고 얇으며 신뢰성이 높은 TCP 구조를 갖는 반도체 장치를 제조할 수 있는 기술을 제공하는 것이다.
본 발명의 목적은, 소형이고 얇으며, 게다가 고밀도 실장이 가능한 신뢰성이 높은 TCP 구조를 갖는 반도체 장치를 저비용으로 제조할 수 있는 기술을 제공하는 것이다.
본 발명의 상기 및 그 이외의 목적과 신규한 특징은, 본 명세서의 기술 및 첨부도면에 의해 명백하게 될 것이다.
본 발명은 반도체 장치 및 그 제조방법에 관한 것으로, 특히 고밀도 실장이 가능한 TCP(Tape Carrier Package) 구조를 갖는 반도체 장치 및 그 제조방법에 적용하는데 유용한 기술에 관한 것이다.
도 1은 본 발명의 일 실시형태에 따른 반도체 장치의 단면도,
도 2는 도 1의 반도체 장치의 평면도,
도 3은 도 1의 반도체 장치의 밀봉수지 성형시의 단면도,
도 4 내지 도 10은 도 1의 반도체 장치의 제조공정 중에서의 단면도,
도 11은 본 발명의 다른 실시형태에 따른 반도체 장치의 단면도,
도 12는 본 발명의 다른 실시형태에 따른 반도체 장치의 단면도,
도 13은 본 발명의 다른 실시형태에 따른 반도체 장치의 단면도,
도 14는 본 발명의 다른 실시형태에 따른 반도체 장치의 단면도,
도 15는 도 14의 반도체 장치의 평면도,
도 16 내지 도 21은 도 14의 반도체 장치의 제조공정 중에서의 단면도,
도 22 내지 도 25는 본 발명의 다른 반도체 장치의 제조공정 중에서의 단면도,
도 26은 본 발명의 다른 실시형태에 따른 반도체 장치의 단면도,
도 27 내지 도 30은 도 26의 반도체 장치의 제조공정 중에서의 단면도,
도 31은 본 발명의 다른 실시형태에 따른 반도체 장치의 단면도,
도 32는 도 31의 반도체 장치의 평면도,
도 33은 본 발명의 다른 실시형태에 따른 반도체 장치의 단면도,
도 34는 본 발명의 다른 실시형태에 따른 반도체 장치의 단면도,
도 35는 본 발명의 다른 실시형태에 따른 반도체 장치의 단면도,
도 36은 본 발명의 다른 실시형태에 따른 반도체 장치의 단면도,
도 37 내지 도 39는 도 36의 반도체 장치의 제조공정 중에서의 단면도,
도 40은 본 발명의 다른 실시형태에 따른 반도체 장치의 평면도,
도 41은 도 40의 반도체 장치의 밀봉수지 성형공정시에서의 단면도.
본 발명의 반도체 장치는, 테이프 캐리어에 설치된 디바이스 홀 내에 반도체 칩을 배치하고, 상기 테이프 캐리어에 설치된 리드의 일단과, 상기 반도체 칩의 외부단자를 전기적으로 접속하여 이루어지는 반도체 장치로서, 상기 반도체 칩의 두께를 상기 테이프 캐리어의 두께보다도 얇게 함과 동시에, 상기 반도체 칩을 그 주면 및 뒷면의 양면이 피복되도록 밀봉수지로 밀봉하는 것이다. 이것에 의해 반도체 칩이 그 주면 및 뒷면으로부터 받는 응력을 적게할 수가 있다.
또한 본 발명의 반도체 장치는 상기 반도체 칩을 상기 테이프 캐리어의 두께방향 위치에서 반도체 칩의 주면에 평행한 응력중립면에 배치한 것이다. 이것에 의해 반도체 칩을 TCP로부터 받는 응력이 최대한 작은 위치에 배치할 수 있고,외력을 가하여 TCP 전체가 변형하여도 반도체 칩이 받는 응력이 작고, 또한 바이메탈 효과(bimetal effect)에 의한 TCP 전체가 휘어지는 것을 억제할 수 있기 때문에, 칩 크랙이나 반도체 장치의 실장 시에서의 접속불량의 발생율을 대폭 저감할 수 있다.
또한, 본 발명의 반도체 장치는 상기 테이프 캐리어의 일부에, 상기 밀봉수지의 성형공정에 사용한 금형의 게이트와 상기 디바이스 홀을 연통시키는 밀봉수지주입용 연통구를 형성한 것이다. 이것에 의해, 반도체 칩의 주면 및 뒷면의 양면 위에 밀봉수지를 균일하게 주입하는 것이 가능하기 때문에, 그 밀봉수지 중에 보이드나 트랩이 형성되는 것을 대폭 줄일 수 있다.
또한 본 발명의 반도체 장치에 있어서, 상기 테이프 캐리어에, 상기 밀봉수지의 성형공정에 있어 사용한 금형의 에어벤트와 상기 테이프 캐리어의 디바이스 홀을 연통시키는 공기 배출용의 연통구를 형성한 것이다. 이것에 의해, 반도체 칩의 주면 및 뒷면의 양면을 피복한 밀봉수지 내에 공기가 잔류하는 것을 줄일 수 있기 때문에, 그 밀봉수지 중에 보이드나 트랩이 형성되는 것을 대폭 줄일 수 있게 된다. 따라서 반도체 장치의 신뢰성을 더욱 향상시킬 수 있다.
또한, 본 발명의 반도체 장치는 상기 밀봉수지주입용 연통구의 근방에서의상기 테이프 캐리어의 표면에 있어서 상기 밀봉수지의 성형공정 때 밀봉수지가 접촉하는 부분에 도금처리를 행한 금속층을 형성한 것이다. 이것에 의해 밀봉수지와 테이프 캐리어의 접착력을 저하시킬 수 있기 때문에 밀봉수지 공정 후에 TCP와 서브-러너의 수지를 분리할 때 서브-러너(sub-runner)에 있어서의 수지와 테이프 캐리어를 용이하게 박리할 수 있게 된다.
또한 본 발명의 반도체 장치는, 상기 반도체 칩은 그 뒷면이 스핀 에칭법에 의해 연마된 것이다. 이것에 의해 반도체 칩을 얇게 할 수 있다. 또한 반도체 칩의 뒷면을 평활하게 할 수 있기 때문에 반도체 칩을 구부려 지게 하는 응력에 대하여 강하고 견고한 구조로 하는 것이 가능하게 된다.
또한, 본 발명의 반도체 장치는 상기 여러개 적층된 테이프 캐리어 각각의 디바이스 홀 내에 상기 테이프 캐리어의 두께보다 얇은 반도체 칩을 배치하고, 상기 여러개 적층된 테이프 캐리어 각각에 설치한 리드의 일단과 상기 각각의 디바이스 홀 내의 반도체 칩의 외부단자가 전기적으로 접속되며, 상기 반도체 칩의 각각은 그 주면 및 뒷면의 양면이 밀봉수지로 피복되고, 상기 여러개 적층된 테이프 캐리어의 각각의 공통 신호용 및 전원용의 리드끼리가 전기적으로 접속되어 실장기판의 배선과 전기적으로 접속된 접속단자로서 외부에 인출된 적층 패키지 구조를 갖는 것이다. 이것에 의해, 반도체 칩의 실장밀도가 높은 박형의 TCP 반도체 장치를 얻을 수 있게 된다.
또한, 본 발명의 반도체 장치는, 상기 여러개 적층된 테이프 캐리어 각각에, 상기 리드의 일부가 노출하는 접속공을 천공함과 동시에, 상기 접속공 내에 상기리드의 일부가 돌출하도록 하고 그 접속공 내에 도체 재료를 매립함으로써, 상기 여러개 적층된 테이프 캐리어 각각의 공통 신호용 및 전원용의 리드끼리가 전기적으로 접속된 것이다. 이것에 의해, 상기 접속공 내에서 리드와 도체 재료를 확실히 접촉시킬 수 있기 때문에, 그 접속공 내에서의 접속 신뢰성을 향상시킬 수 있다.
또한 본 발명의 반도체 장치는 상기 여러개 적층한 테이프 캐리어 각각에, 상기 리드의 일부가 노출하는 접속공을 천공함과 동시에, 그 접속공 내에 도금처리함으로써, 상기 여러개 적층한 테이프 캐리어 각각의 공통 신호용 및 전원용의 리드끼리를 전기적으로 접속한 것이다. 이것에 의해, 종래부터 사용되고 있는 도금처리에 의해 접속공 내에 도체부를 형성하기 때문에, 비교적 용이하게 접속공 내에 도체부를 형성할 수 있다.
또한, 본 발명의 반도체 장치는 상기 여러개 적층된 테이프 캐리어 각각에 상기 리드의 일부를 노출하는 접속공을 천공함과 동시에, 그 접속공 내에 도체핀을 삽입함으로써, 상기 여러개 적층된 테이프 캐리어 각각의 공통 신호용 및 전원용의 리드끼리를 전기적으로 접속함과 동시에, 상기 접속단자로서 상기 도체핀의 일단을 상기 적층 패키지의 실장면측으로부터 돌출시킨 것이다. 이것에 의해, 비교적 저비용으로 적층 TCP의 기계적 강도를 향상시킬 수 있다.
또한 본 발명의 반도체 장치는 상기 여러개 적층된 테이프 캐리어 각각의 리드의 타단을 각 테이프 캐리어의 외주로부터 돌출시키고, 그 돌출시킨 리드부분을 상기 여러개 적층된 테이프 캐리어 각각의 공통 신호용 및 전원용의 리드끼리를 전기적으로 접속하도록 구부려서 겹친 것이다. 아우터-리드부가 휜 구조로 함으로써, 비교적 간단히 저비용으로 리드 구성의 기계적 강도를 향상시킬 수 있다. 또한 적층 TCP와 실장기판의 열팽창차를 흡수할 수 있다.
또한 본 발명의 반도체 장치는, 상기 반도체 칩과 리드의 접속경로를 변경하기 위해, 상기 반도체 칩의 소정의 외부단자 상에 범프 전극을 형성하는 것을 금지한 것이다. 이것에 의해 한 종류의 동일한 테이프 캐리어에 의해 접속경로 변경에 대하여 유연하게 대응할 수 있다.
또한 본 발명의 반도체 장치의 제조방법은,
(a) 상기 테이프 캐리어에 상기 리드의 일부가 내벽면으로부터 노출하는 접속공을 천공하는 공정과,
(b) 상기 테이프 캐리어의 접속공 내에 도체 페이스트를 매립하는 공정과,
(b) 상기 테이프 캐리어를 상기 접속공의 형성위치가 일치하게 여러개 적층하여 적층 패키지를 형성하는 공정과,
(d) 상기 적층 공정 후의 적층 패키지에 대하여 열처리하고, 상기 각각의 테이프 캐리어의 접속공 내에서의 도체 페이스트를 용융하여 일체로 하는 공정을 갖는 것이다. 이것에 의해, 단일체 패키지끼리를 그 사이에 접착제층을 통하지 않고 도체 페이스트에 의해 접합할 수 있다.
또한 본 발명의 반도체 장치의 제조방법은,
(a) 상기 단일체 패키지를 접착제에 의해 여러개 적층하여 적층 패키지를 형성하는 공정과,
(b) 상기 적층 패키지의 각각의 테이프 캐리어에 천공되어 있는 접속공 내에 도체 페이스트를 매립하는공정과,
(c) 상기 적층 패키지에 대하여 열처리하는 공정을 갖는 것이다. 이것에 의해 단일체 패키지를 구성하는 접착제층에 의해 단일체 패키지끼리를 접합할 수 있기 때문에, 제조공정의 증가를 초래하지 않고 적층 TCP를 제조할 수 있다.
또한 본 발명의 반도체 제조방법은, 상기 반도체 칩의 외부단자와 리드를 싱글-포인트 본딩법에 의해 접합함과 동시에, 접속경로의 변경에 대응하여, 상기 외부단자 중의 소정의 외부단자와 소정의 리드는 접합하지 않도록 하는 것이다. 이것에 의해, 한 종류의 동일한 테이프 캐리어에 의해 접속경로 변경에 대하여 유연하게 대응할 수 있다.
또한 본 발명의 반도체 장치의 제조방법은,
(a) 디바이스 홀의 주위에 리드를 배치하고, 소정의 두께를 갖는 테이프 캐리어를 준비하는 공정과,
(b) 상기 테이프 캐리어의 두께보다 얇고, 또 외부단자를 갖는 반도체 칩을 준비하는 공정과,
(c) 상기 테이프 캐리어에 형성된 디바이스 홀 내에, 상기 테이프 캐리어의 두께보다 얇은 반도체 칩을 배치한 후, 상기 반도체 칩의 외부단자와 상기 리드의 일단을 접합하는 공정과,
(d) 상기 접합공정 후의 테이프 캐리어를 여러개 적층한 후, 그 각각의 테이프 캐리어의 디바이스 홀 내에 배치된 각각의 반도체 칩을 밀봉수지에 의해 일괄적으로 밀봉하는 공정을 갖는 것이다. 이것에 의해 적층 TCP의 제조공정 수를 저감할 수 있다. 또한 복수의 반도체 칩을 밀봉하는 밀봉수지가 일체로 형성되어 있으므로 테이프 층 사이에 틈새(隙間)가 형성되지 않기 때문에 기계적 강도를 향상시킬 수 있음과 동시에 내습성을 향상시킬 수 있다.
이하, 본 발명의 실시의 형태를 도면에 기초하여 상세히 설명한다. 또한, 실시형태를 설명하기 위한 전체 도면에 있어서 동일 기능을 갖는 것은 동일 부호를 붙이고, 그 반복된 설명은 생략한다.
먼저, 본 실시의 제1형태의 반도체 장치의 구조를 도 1 내지 도 3에 의해 설명한다. 또, 도 1은 도 2의 Ⅰ-Ⅰ선의 단면도이고, 도 3은 밀봉수지 금형 내에서의 도2의 Ⅲ-Ⅲ선의 단면도이다. 또한, 도면을 보기 쉽게 하기 위해 도 2에는 솔더 레지스트(solder resist) 및 밀봉수지는 도시하지 않는다.
본 실시의 제1형태의 반도체 장치는 컴퓨터, 휴대전화 또는 비디오 카메라 등의 전자기기나 IC(Integrated Circuit) 카드나 메모리 카드에 내장된 반도체 장치에 사용하기에 적합한 것으로, 예를 들면 테이프 캐리어(1)의 디바이스 홀(1a1) 내에 배치된 반도체 칩(2)을 밀봉수지(3)에 의해 밀봉함과 동시에, 반도체 칩(2)의전극을 범프전극(4)을 통하여 외부로 인출하는 TCP(Tape Carrier Package) 구조를 갖고 있다.
테이프 캐리어(1)는, 테이프 기재(1a)와, 그 한쪽 면에 접착제(1b)에 의해 접착된 여러개의 리드(1c)와, 그 리드(1c)에 있어 밀봉수지(3)로부터 노출한 부분을 피복한 솔더 레지스트(1d)를 갖고 있다. 이 테이프 캐리어(1)의 전체 두께는, 상기한 테이프 기재(1a) 등의 구성부의 두께의 총합으로 표시하는 것이 가능하고, 제품에 따라서도 다르기 때문에 일반적으로는 말할 수는 없지만, 예를 들면 167㎛ 정도이다.
테이프 기재(1a)는, 예를 들면 두께 100㎛ 정도의 폴리이미드수지 등으로 구성되고, 그 중앙에는 예를 들면, 평면사각형상의 디바이스 홀(1a1)이 형성되어 있다. 이 디바이스 홀(1a1)은, 반도체 칩(2)이 수용될 수 있도록 칩 사이즈보다 약간 크게 형성되어 있다.
또한, 테이프 기재(1a)에 있어서, 디바이스 홀(1a1)의 한쪽의 단변측(短邊側)에는 그 디바이스 홀(1a1)로부터 테이프 기재(1a)의 외주 단변 방향으로 연장하는 수지주입용의 연통구(1a2)가 형성되어 있다. 수지주입용의 연통구(1a2)는, 예를 들면 평면 T자 형태로 형성되어 있다. 이 수지주입용의 연통구(1a2)는, 도 3에 표시된 바와 같이, 금형(5)의 게이트(5a)와 테이프 기재(1a)의 디바이스 홀(1a1)을 연통하는 개구부로서, 게이트(5a)에 주입된 밀봉수지는 그 연통구(1a2)을 통하여 디바이스 홀(1a1) 또는 캐비티(Cavity) 내에 주입될 수 있도록 되어 있다. 바꿔 말하면, 수지주입용의 연통구(1a2)는, 수지밀봉시에서의 게이트의 일부로서 기능한다. 이것에 의해, 반도체 칩(2)의 주면 및 뒷면의 양면 위에 밀봉수지(3)를 균일하게 주입하는 것이 가능하기 때문에 그 밀봉수지(3)의 내부에 보이드(voids)나 트랩(traps)이 형성되는 것을 대폭 저감할 수 있다. 또한, 도 3의 화살표는 밀봉수지(3)의 유입방향을 표시한다. 또한, 부호 5b는 금형의 러너(runner)를, 5c는 금형의 서브-러너(sub-runner)를 표시한다.
또한, 테이프 캐리어(1)에 있어서의 밀봉수지주입용 연통구(1a2)의 근방에서, 수지밀봉공정 시에 밀봉수지가 접촉하는 부분(도 2에서 사선으로 표시된 부분)에는 예를 들면, 금(Au)으로 도금된 동박층(1a3, 銅箔層) 또는 금속층이 형성되어 있다. 동박층(1a3)은 리드(1c)의 형성용 동박편을 리드(1c)의 형성과 동시에 패터닝함으로서 형성되어 있고, 도금처리도 리드(Ic)에 도금할 때와 동시에 수행된다. 이 도금된 동박층(1a3)은 테이프 캐리어(1)을 금형(5)에 배치한 때에, 금형(5)의 서브-러너(5c)와 접하는 위치에 형성되어 있다.
이것은 그 도금된 부분은 최종적으로 서브-러너(5c)에 잔류된 수지를 박리하는 부분이지만, 그 부분에 도금 처리하지 않는다고 하면, 그 부분에 잔류된 수지와 테이프 캐리어(1)의 접착성이 높게 되는 결과, 테이프 캐리어(1)를 금형으로부터 양호하게 박리할 수 없게 되버리기 때문이다. 바꿔 말하면, 본 실시의 제1형태에 의하면 이 도금된 동박층(1a3)을 설치함으로써, 서브-러너(5c)에 잔류된 수지와 테이프 캐리어(1)의 접착력을 저하시키는 것이 가능하기 때문에, 서브-러너(5c)의 수지와 테이프 캐리어(1)를 용이하게 박리하는 것이 가능하다.
테이프 기재(1a)의 한쪽 면에는, 여러개의 리드(1c)가, 예를 들면 두께 12㎛정도의 접착제(1b)에 의해 접착되어 있다. 리드(1c)는, 예를 들면 동(Cu)으로 이루어지고, 그 두께가 예를 들면 35㎛ 정도이다. 리드(1c)의 일단은, 상기 디바이스 홀(1a1) 내에 돌출되어 있고, 그 돌출부의 선단 표면에는, 예를 들면 금(Au)으로 도금되어 있다. 이 리드(1c)의 선단부는, 범프 전극(2a)을 통하여 반도체 칩(2)과 전기적으로 접속되어 있다. 이 범프 전극(2a)은, 후술한 바와 같이, 예를 들면, 금(Au)으로 되어 있다. 따라서, 범프 전극(2a)과 리드(1c)는 Au-Au 접합 등에 의해 접합되어 있다. 또한 범프 전극(2a)은 후술하는 바와 같이, 반도체 칩(2)의 주면에 배치된 복수의 본딩패드(2b, bonding pads) 각각에 형성되어 있고, 이것을 통하여 반도체 칩(2) 내의 반도체 집적회로와 전기적으로 접속되어 있다.
또한, 그 리드(1c)의 돌출단과 타단의 중간위치에 있어서 테이프 기재(1a)에 부착되어 있는 부분에는 범프하지패턴(1c1, bump under-coated layer pattern)이 형성되어 있다. 범프하지패턴(1c1)은 리드(1c)의 통상 영역보다 넓게 형성되어 있고, 그 상면에는 상기한 범프 전극(4)이 접합되어 있다. 다시 말해, 반도체 칩(2)의 전극은, 리드(1c)를 통하여 범프 전극(4)과 전기적으로 접속되어 있고, 이 범프 전극(4)을 통하여 TCP의 외부로 인출되어 있다. 그리고, 이 반도체 장치는, 이 범프 전극(4)을 통하여 실장기판에 실장되고, 실장기판의 배선과 전기적으로 접속되어 있다. 또한 범프 전극(4)은, 예를 들면 납(Pb)-주석(Sn) 합금 등으로 구성된다.
이와 같이 범프하지패턴(1c1)을 제외한 리드(1c)의 표면 및 접착제(1b)의 표면은 솔더 레지스트(1d)에 의해 피복되어 있다. 솔더 레지스트(1d)의 두께는, 예를 들면 20㎛ 정도이다. 본 실시의 제1형태에 있어서는, 리드(1c)의 피복층을 솔더 레지스트(1d)로 구성함으로써, 범프하지패턴(1c1)을 노출시키기 위한 접속공의 지름을 미세(微細)하게 하는 것이 가능하게 되어 있다.
한편, 반도체 칩(2)은, 예를 들면 평면사각형상의 실리콘(Si) 단결정 등의 소편(小片)으로 구성되고, 그 주면에는 소정의 반도체 집적회로가 형성되어 있다. 본 실시의 제1형태에 있어서는, 반도체 칩(2)의 두께가, 테이프 캐리어(1)의 테이프 기재(1a)의 두께보다도 얇게 형성되어 있고, 그 두께는 예를 들면 50㎛ 정도로 설정되어 있다. 이 반도체 칩(2)의 두께는 복수의 반도체 칩(2)이 형성된 반도체 웨이퍼의 뒷면을 연삭한 후, 예를 들면 스핀 에칭 처리법 등에 의해 연마함으로써 설정되어 있다. 이것에 의해, 반도체 칩(2)을, 예를 들면 20-30㎛ 정도까지 얇게 할 수 있다. 또한, 반도체 칩(2)의 뒷면을 평활하게 할 수 있으므로, 반도체 칩(2)을 구부려 지게 하는 응력에 대하여 강하고 쪼개지기 어려운 구조로 하는 것이 가능하게 된다.
또한, 반도체 칩(2)의 주면에 있어서 장변 근방에는, 상기한 복수의 본딩패드(2b)가 배치되어 있다. 이 본딩패드(2b)는, 상기한 소정의 반도체 집적회로의 전극을 반도체 칩(2)의 외부로 인출하기 위한 전극으로, 예를 들면 알루미늄(Al) 또는 알루미늄 합금으로 구성된다. 본딩패드(2b)의 상면에는, 상기한 바와 같이, 리드 접속용의 범프 전극(2a)이 형성되어 있다.
이 범프 전극(2a)은, 상기한 스핀 에칭 처리 전에 와이어 범프법에 의해 형성되어 있다. 다시 말해, 이 범프 전극(2a)은 본딩 와이어(bonding wire)를 와이어 본딩법에 의해 본딩패드(2b)에 접합한 후, 본딩 와이어의 접합부의 볼(ball) 부분을 본딩패드(2b) 상에 잔류하고, 그것 이외의 세선 부분을 절단 제거함으로써 형성되어 있다. 또한, 이 범프 전극(2a)은, 상기한 바와 같이, TCP의 리드(1c)의 단부와 전기적으로 접속되어 있다. 또한, 이너-리드 본딩 후에 범프 전극(2a)의 높이가, 예를 들면 21.5㎛ 정도이다.
그런데, 본 실시의 제1형태에 있어서는, 이 반도체 칩(2)의 주면 및 뒷면의 양면이 밀봉수지(3)에 의해 피복되어 있다. 그리고, 테이프 기재(1a)의 두께 방향에서의 반도체 칩(2)의 위치를, TCP 전체의 응력중립면(A)과, 반도체 칩(2)의 응력중립면이 대략 일치하게 설치되어 있다. 다시 말해, 반도체 칩(2)을, TCP로부터 받는 응력이 가장 작은 위치에 배치되어 있다. 이것에 의해, 외력이 가해져 TCP 전체가 변형해도 반도체 칩(2)이 받는 응력은 작게 되고, 바이메탈 효과(bimetal effect)에 의해 TCP 전체의 휘어짐을 억제할 수 있기 때문에, 칩 크랙이나 반도체 장치의 실장시 접속불량의 발생율을 대폭 저감할 수 있게 된다.
또한, 응력중립면(A)은, 반도체 칩(2)의 주면에 대하여 평행한 면으로서, 반도체 칩(2)의 두께 방향에 있어 반도체 칩(2)에 가해진 응력이 중립이 되는 면이다. 도 1에 있어서는 응력중립면(A)를 선분으로 표시하였지만, 이것은, 그 선상의 위치에서 반도체 칩(2)의 주면과 평행한 편을 의미한다.
이와 같은 반도체 칩(2)을 밀봉하는 밀봉수지(3)는, 예를 들면 에폭시계 수지로 구성되고, 그 상하면의 위치는 테이프 캐리어(1)의 상하면의 위치와 일치하도록 형성되어 있다. 다시 말해 밀봉수지(3)의 두께(D1)와 테이프 캐리어(1)의두께(D2)는 같게 되어 있다. 이것에 의해, TCP의 전체의 두께를 테이프 캐리어(1)의 두께로 할 수 있다. 따라서, 평탄하며 박형인 TCP 구조의 반도체 장치를 얻을 수 있다. 또한, 밀봉수지(3)는 트랜스퍼 몰드법 등에 의해 형성되어 있다.
다음으로 본 실시의 제1형태의 반도체 장치의 제조방법을 도 4 내지 도 10에 의해 설명한다.
먼저, 도 4에 표시된 바와 같이, 접착제(1b)는 한쪽 면에 부착된 띠모양의 테이프 기재(1a)의 소정의 위치에 디바이스 홀(1a1)을 형성한다.
계속해서, 테이프 기재(1a)의 한쪽 면에, 그 한쪽 면에 부착된 접착제(1b)에 의해, 예를 들면 동박편을 접착한 후, 그 동박편을 에칭법 등에 의해 패터닝함으로써, 도 5에 도시된 바와 같이, 여러개의 리드(1c)를 형성한다. 이 때, 리드(1c)의 일부에 범프하지패턴(1c1)을 형성함과 동시에, 상기한 동박층(1c3)(도 2 참조)도 형성한다.
그 후, 도 6에 표시한 바와 같이, 테이프 기재(1a)의 한쪽 면에 범프하지패턴(1c1) 및 돌출된 이너-리드(1c)가 노출하는 솔더 레지스트(1d)를 형성한 후 그 솔더 레지스트(1d)를 마스크로 하여, 리드(1c)에서 레지스트(1d)로부터 노출된 부분에, 예를 들면 금 도금을 한다. 이 때, 동시에 범프하지패턴(1c1)의 표면 및 동박층(1c3)(도2 참조)의 표면에도, 예를 들면 금 도금을 한다. 이것에 의해 테이프 캐리어(1)를 제조한다.
계속해서, 테이프 기재(1a)의 디바이스 홀(1a1) 내에 반도체 칩(2)을 수용하고, 반도체 칩(2)의 범프 전극(2a)과 리드(1c)의 위치를 맞춘 후, 일괄 방식의 이너-리드 본딩에 의해, 도 7에 표시된 바와 같이, 범프 전극(2a)과 리드(1c)를 접합한다.
그 후, 이와 같은 반도체 칩(2)을 탑재한 테이프 캐리어(1)를, 도 8에 도시한 바와 같이, 금형(5) 내에 수용한 후 금형(5)의 러너(5b) 내에 들여온 용융상태의 밀봉수지를, 서브-러너(5c), 게이트(5a) 및 테이프 기재(1a)의 밀봉수지주입용의 연통구(1a2)을 통하여 테이프 기재(1a)의 디바이스 홀(1a1)과 금형에 형성된 캐비티 내에 주입한다. 또한, 캐비티 내의 공기는 금형(5)에서의 밀봉수지를 유출하는 쪽에 설치된 에어 벤트(air vent)을 통하여 배기되도록 되어 있다.
이 밀봉공정 때에, 본 실시의 제1형태에 있어서는, 밀봉수지주입용 연통구(1a2)을 설치함으로써, 밀봉수지를 반도체 칩(2)의 주면 및 뒷면의 양면 위에 균일하게 흐르게할 수 있기 때문에, 보이드(voids) 등이 형성되는 것을 억제할 수 있다.
다음으로, 금형(5)으로부터 수지 밀봉공정 후의 TCP을 꺼낸다. 이 때, 본 실시의 제1형태에서는 테이프 기재(1a)에서 서브-러너(5c)에 접한 부분에 도금된 동박층(1a3)을 형성함으로써, 그 부분에서의 서브-러너 내의 수지의 접착력을 저하시킬 수 있으므로, 그 부분에 부착된 서브-러너 내의 수지를 비교적 용이하게 제거할 수 있다.
이와 같이 하여, 도 9에 도시한 바와 같이, 반도체 칩(2)을 밀봉수지(3)에 의해 밀봉하여 TCP를 제조한다. 본 실시의 제1형태에서는, 반도체 칩(2)의 주면 및 뒷면의 양면이 밀봉수지(3)에 의해 피복되어 있다. 또한, 밀봉수지(3)의 상하면의 높이는, 테이프 캐리어(1)의 상하면 높이와 일치하게 형성되어 있다.
그 후, 이와 같은 TCP에 대하여, 에칭 처리, 선별검사 및 개편화(個片化) 처리한 후, 도 10에 도시한 바와 같이 리드(1c)의 범프하지패턴(1c 1)에, 예를 들면, Pb-Sn 합금으로 구성된 범프 전극(4)을 접합한다.
이와 같이, 본 실시의 제1형태에 의하면, 이하의 효과를 얻을 수 있다.
(1) 반도체 칩(2)의 주면 및 뒷면의 양면을 밀봉수지(3)에 의해 피복함으로써, 반도체 칩(2)이 그 주면 및 뒷면으로부터 받는 응력을 작게할 수 있다. 특히, 반도체 칩(2)의 위치를, TCP 전체의 응력중립면(A)과, 반도체 칩(2)의 응력중립면이 대략 일치하게 설정함으로써, 반도체 칩(2)을, TCP로부터 받는 응력이 최대한 작은 위치에 배치할 수 있어, 외력에 의해 TCP 전체가 변형되어도 반도체 칩(2)이 받는 응력이 작고, 또 바이메탈(bimetal) 효과에 의한 TCP 전체의 휘어짐을 억제할 수 있기 때문에, 칩 크랙이나 반도체 장치의 실장시의 접속불량의 발생율을 대폭 저감할 수 있다.
(2) 테이프 기재(1a)에 수지 밀봉공정 시에 게이트로서 기능하는 밀봉수지주입용의 연통구(1a2)를 설치함으로써, 반도체 칩(2)의 주면 및 뒷면의 양면 상에 밀봉수지(3)를 균일하게 주입할 수 있기 때문에, 그 밀봉수지(3) 주위에 보이드나 트랩이 형성되는 것을 대폭 저감할 수 있다.
(3) 테이프 기재(1a)에서 수지 밀봉공정 시에 밀봉수지가 접촉한 부분에 도금된 동박층(1a3)을 설치함으로써, 이 부분의 밀봉수지(3)와 테이프 캐리어(1)의 접착력을 저하시킬 수 있기 때문에, 수지 밀봉공정 후에 TCP를 서브-러너로부터 분리할 때에 서브-러너에 잔류된 수지와 테이프 캐리어를 용이하게 박리할 수 있다.
(4) 반도체 칩(2)의 뒷면을 스핀 에칭 처리법 등에 의해 연마함으로써, 반도체 칩(2)을, 예를 들면 20-30㎛ 정도까지 얇게 할 수 있다. 또한, 반도체 칩(2)의 뒷면을 평활하게 할 수 있기 때문에, 반도체 칩(2)을 구부려 지게 하는 응력에 대하여 강하고 쪼개지지 어려운 구조로 하는 것이 가능하게 된다.
(5) 밀봉수지(3)의 두께(D1)와 테이프 캐리어(1)의 두께(D2)는 같게 되도록 성형함으로써, TCP의 전체의 두께를 테이프 캐리어(1)의 두께로 할 수 있다. 따라서, 평탄하며 박형인 TCP 구조의 반도체 장치를 얻을 수 있다.
다음으로, 본 발명의 다른 실시형태에 따른 반도체 장치를 도 11에 의해 설명한다.
본 실시의 제2형태의 반도체 장치의 구조는, 기본적으로 상기 실시형태와 동일하다. 큰 차이는, 리드(1c)의 이너-리드 부분이 그 두께 방향으로 구부러져 있어, 이너-리드가 그 두께방향으로 약 50㎛ 오프셋(offset)된 상태로 반도체 칩(2)의 범프 전극(2a)과 접합되어 있기 때문에, 반도체 칩(2)의 응력중립면(A1)과 TCP 전체의 응력중립면(A)이 약간 어긋나 있다는 것이다.
다만, 신뢰성을 확보하는 관점에서, 이 TCP 전체의 응력중립면(A)의 위치와 반도체 칩(2)의 응력중립면(A1)이 상대적으로 어긋난 허용범위는, 예를 들면 ±60㎛ 이내이다. 본 실시의 제2형태에 있어서 그 어긋남은, 예를 들면 47.5㎛ 정도이다.
이와 같이 리드(1c)가 구부리게 하는 중립면(A, A1)에 어긋남이 발생하는 이유는, 테이프 기재(1a) 등의 구성부재의 두께의 차이, 이너-리드 본딩 후의 범프 전극(2a)의 높이의 차이 및, 본딩시의 가열기구의 높이의 설정치의 차이 등에 의한 것이다. 본 실시의 제2형태에 있어서는, 테이프 캐리어(1)의 전체 두께는 예를 들면 250㎛ 정도이고, 테이프 기재(1a)의 두께는 예를 들면 150㎛ 정도이며, 접착제(1b)의 두께는 예를 들면 20㎛ 정도이고, 리드의 두께는 예를 들면 35㎛ 정도이며, 솔더 레지스트(1d)의 두께는 예를 들면 25㎛ 정도이고, 이너-리드 본딩 후의 범프 전극(4a)의 높이는 예를 들면 20㎛ 정도이다.
또한, 본 실시의 제2형태에 있어서 상기 실시의 제1형태와 다른 것은, 리드(1c)의 단부에, 예를 들면 주석(Sn)으로 도금처리하고, 그 리드(1c)의 단부가 금(Au)으로 구성된 범프 전극(2a)에 접합되어 있는 점이다. 따라서, 리드(1c)와 범프 전극(2a)는 예를 들면 Au-Sn 공정접합(共晶接合)에 의해 접합되어 있다.
그런데, 본 실시의 제2형태의 응용으로서, 예를 들면 다음과 같이 하는 것도 가능하다. 상술한 바와 같이 반도체 칩(2)의 응력중립면(A1)과 TCP 전체의 응력중립면(A)이 TCP의 각 구성부의 두께의 차이 등에 의해 약간 어긋난 경우에는 리드(1c)가 구부려지는 량을 조절함으로써 그 어긋남을 보정하도록 해도 좋다.
다시 말해, 리드(1c)가 구부려 지는 양을 변화시킴으로써 테이프 기재(1a)의 두께방향에서의 반도체 칩(2)의 위치를 반도체 칩(2)의 응력중립면(A1)과 TCP 전체의 응력중립면(A)이 일치하게 설정하도록 해도 좋다. 이것에 의해, TCP의 각 구성부의 치수 등이 여러가지로 변화한다 해도, 그것에 대응하여 반도체 칩(2)을 최적 위치, 즉 반도체 칩(2)에 가해지는 응력이 가장 작게 되는 위치로 설정할 수가 있다.
다음으로 본 발명의 다른 실시형태에 따른 반도체 장치를 도 12에 의해 설명한다.
본 실시의 제3형태의 반도체 장치의 구조는, 기본적으로 상기 실시형태와 동일하다. 큰 차이는 다음과 같다.
첫째는, 리드(1c)가 그 두께방향으로 구부러져 본딩패드에 직접 접합된 점이다. 리드(1c)의 단부 표면에는, 예를 들면 금(Au)으로 도금처리되어 있고, 예를 들면 알루미늄(Al) 등으로 구성된 본딩 패드와 싱글 포인트 초음파 열압착법에 의해 접합되어 있다.
두 번째는, 리드(1c)의 타단이 테이프 기재(1a)의 외주로부터 돌출되고, 그 돌출부가 걸-윙(gull-wing) 형태로 성형되어 있다는 점이다. 이 경우, 상기 실시의 제1형태의 반도체 장치와 같이 외부단자를 범프 전극으로 한 경우에 비해 실장 높이를 낮추는 것이 가능하다.
다음으로, 본 발명의 다른 실시형태에 따른 반도체 장치를 도 13에 의해 설한다.
본 실시의 제4형태는, 액상 수지를 적하(滴下)하여 가열경화시킴으로써 도 13에 도시한 바와 같이 밀봉수지(3)를 형성한 경우, 소위 본딩 밀봉방법에 의한 경우의 예이다.
이 경우 밀봉수지(3)도, 상술한 바와 같이 응력중립면(A, A1)(도 11참조)을 일치시키기 위해 반도체 칩(2)의 뒷면 및 뒷면의 양면을 피복하고 있다. 이 밀봉수지(3)의 두께는, 반도체 칩(2)의 외주측(두께(D1a))의 테이프 캐리어(1)의 두께(D2) 정도로 두껍고, 반도체 칩(2)의 중앙(두께(D1b)측)으로 향함에 따라 점차 얇아진다.
본 실시의 제4형태에서는, 상기 실시의 제1형태에서 얻은 효과 이외에 금형을 사용하는 일 없이 수지밀봉이 가능하기 때문에, 상기 실시의 제1형태 내지 제3형태의 경우보다 비교적 간단히 반도체 칩(2)을 밀봉하는 것이 가능하다고 하는 효과를 얻을 수 있다.
다음으로, 본 발명의 다른 실시형태에 따른 반도체 장치를 도 14 내지 도 21에 의해 설명한다.
먼저, 본 실시의 제5형태의 반도체 장치의 구조는 도 14 및 도 15에 의해 설명한다. 또한, 도 14는 도 15의 XIV-XIV 선의 단면도이다. 또한, 도 15에 있어서는 도면을 보기 쉽게 하기 위해 솔더 레지스트 및 밀봉수지는 도시되어 있지 않다.
본 실시의 제5형태에서는, 상기 실시의 제1형태에서 설명한 TCP를 여러개 적층하여 적층 TCP를 구성함과 동시에, 각 TCP의 동일한 신호용 및 전원용의 리드(1c)를 각각 TCP의 테이프 기재(1a)을 관통하는 접속부(6)를 통하여 전기적으로 접속하고, 그 접속부(6)를 최하층의 TCP 뒷면의 범프 전극(4)과 접속함으로써 적층 TCP의 외부에 인출하는 구조로 되어 있다.
적층된 단일체(unitary) TCP 사이는 접착제(1e)에 의해 접착된다. 이 접착제(1e)는, 단일체 TCP의 테이프 캐리어(1)의 일부를 구성하는 부재로서, 예를 들면 열가소성의 폴리이미드수지로 구성된다. 다만, 최하층의 단일체 TCP의 리드(1c)는솔더 레지스터(1d)에 의해 피복되어 있다.
상기한 접속부(6)는 접속공(6a)과, 접속공(6a) 내에 매립된 도체부(6b)에 의해 구성되어 있다. 접속공(6a)은 테이프 캐리어(1)에서의 리드(1c)의 범프하지패턴(1c1)의 위치에 천공되어 있다.
그러나, 접속공(6a)에 있어서, 리드(1c)의 범프하지패턴(1c1)에 천공된 접속공(6a)의 지름은, 테이프 기재(1a)에 천공된 접속공(6a)의 지름보다도, 예를 들면 50㎛ 정도 작게 형성된다. 이것은, 접속공(6a) 내에 있어서 리드(1c)의 범프하지패턴(1c1)의 일부가 돌출되도록 함으로써 접속공(6a) 내에 매립된 도체부(6b)가 확실하게 리드(1c)와 접촉되고, 리드(1c)와 전기적으로 접속되도록 하기 위해서다. 도체부(6b)는, 예들 들면 Pb-Sn 합금으로 구성된다.
이와 같은 적층 TCP 구조로 함으로써 가지므로, 반도체 칩(2)의 고밀도 실장이 가능하게 된다. 예를 들면 한 개의 반도체 칩(2)에 64M 비트 DRAM을 형성한 경우에, 두께 167㎛ 정도의 단일체 TCP를 8개 적층한다고 하면, 전체의 두께 1.3㎜ 정도로 64M 바이트의 용량을 갖는 적층 TCP를 얻는 것이 가능하다.
다음으로, 본 실시의 제5형태의 반도체 장치의 제조방법을 도 16 내지 도21에 의해 설명한다.
먼저, 도 16에 표시된 바와 같이, 접착제(1b)가 한쪽 면에 부착된 띠모양의 테이프 기재(1a)의 소정의 위치에 디바이스 홀(1a1) 및 접속공(6a)을 기계적인 펀칭(punching) 가공법 등에 의해 성형한다.
계속해서, 테이프 기재(1a)의 한쪽 면에, 그 한쪽 면에 부착된 접착제(1b)에의해, 예를 들면 Cu(동)박편을 접착한 후, 그 동박편을 에칭법 등에 의해 패터닝함으로써, 도 17에 표시된 바와 같이, 여러개의 리드(1c)를 형성함과 동시에, 범프하지패턴(1c1)에 테이프 기재(1a) 부분의 접속공(6a)보다도 구멍지름이 작은 접속공(6a)을 천공한다.
그 후, 도 18에 표시된 바와 같이 동박패턴 측에, 예를 들면 열가소성의 폴리이미드수지로 구성된 접착제(1e)를 설치한 후, 그 접착제(1e)의 일부를 리드(1c)의 범프하지패턴(1c1) 부분 및 돌출한 이너-리드부(1c)가 노출하도록 제거한다.
다음으로, 그 접착제(1e)를 마스크로 하고, 리드(1c)에서 접착제(1e)로부터 노출한 부분에, 예를 들면 금 도금을 한다. 이것에 의해, 테이프 캐리어(1)를 제조한다.
계속하여, 테이프 기재(1a)의 디바이스 홀(1a1) 내에 반도체 칩(2)을 수용하고, 반도체 칩(2)의 범프 전극(2a)과 리드(1c)의 위치를 맞춘 후, 일괄 방식의 이너-리드 본딩에 의해, 도 19에 표시된 바와 같이, 범프 전극(2a)과 리드(1c)를 접합한다.
그 후, 이와 같이 반도체 칩(2)을 실장한 테이프 캐리어(1)를, 도 8에 도시한 바와 같이, 금형(5) 내에 수용한 후, 금형(5)의 러너(5b) 내로 들려온 용융상태의 밀봉수지를, 서브-러너(5c), 게이트(5a) 및 테이프 기재(1a)의 밀봉수지주입용의 연통구(1a2)을 통하여 테이프 기재(1a)의 디바이스 홀(1a1)과 금형으로 형성된 캐비티 내에 주입한다. 또한, 캐비티 내의 공기는 금형(5)에 있어서의 밀봉수지를 유출하는 쪽에 설치된 에어 벤트(air vent)을 통하여 배기되도록 되어 있다. 이때, 본 실시의 제5형태에 있어서도, 밀봉수지주입용의 연통구(1a2)를 설치함으로써, 밀봉수지를 반도체 칩(2)의 주면 및 뒷면의 양면 위에 균등하게 흐르게 하는 것이 가능하기 때문에 보이드 등이 형성되는 것을 억제할 수 있다.
이어서, 금형(5)으로부터 수지 밀봉공정 후의 TCP를 꺼낸다. 이 때, 본 실시의 제5형태에 있어서도 테이프 기재(1a)에서 서브-러너(5c)에 접한 부분에 도금된 동박층(1a3)을 형성함으로써, 그 서브-러너(5c) 내에 잔류된 수지와 테이프 캐리어(1)의 접착력을 저하시킬 수 있기 때문에, 그 부분에 부착한 서브-러너(5c) 내의 수지를 비교적 용이하게 제거할 수 있다.
이와 같이 하여 도 20에 도시한 바와 같이, 반도체 칩(2)을 밀봉수지(3)에 의해 밀봉하여 단일체 TCP를 제조한다. 본 실시의 제5형태에 있어서도 반도체 칩(2)의 주면 및 뒷면의 양면은 밀봉수지(3)에 의해 피복되어 있다. 또한, 밀봉수지(3)의 상하면의 높이는, 테이프 캐리어(1)의 상하면의 높이와 일치하게 형성되어 있다.
계속하여, 이와 같은 단일체 TCP에 대하여 에칭 처리, 선별검사 및 개편화 처리를 행한 후, 본 실시의 제5형태에서는 도 21에 도시한 바와 같이, 상기한 바와 같이 하여 제조된 단일체 TCP를 각각의 접속공(6a) 위치가 맞도록 한 상태에서 여러개 적층한다. 다만, 최하층의 단일체 TCP의 뒷면에는 접착제(1e)가 아니라, 솔더 레지스트(1d)가 범프하지패턴(1c1)을 노출시킨 상태에서 형성된다.
그 후, 단일체 TCP 사이에 개재된 접착제(1e)를 사용하여 단일체 TCP끼리를 열압착법 등에 의해 접합함으로써 적층 TCP를 형성한다. 다시 말해, 단일체 TCP의형성공정시에 형성된 접착제(1e)를 이용해서 여러개의 단일체 TCP을 적층하여 접합하므로, 제조공정의 증가를 초래하지 않고 적층 TCP를 제조할 수 있다.
이어서, 그 적층 TCP의 접속공(6a) 내에, 예를 들면 Pb-Sn 등으로 구성된 땜납 페이스트(paste)을 충전한 후, 리플로처리(reflow processing)을 행함으로써, 접속공(6a) 내에 도 14에 표시된 도체부(6b)를 형성한다. 이것에 의해, 적층된 단일체 TCP 사이를 일괄하여 전기적으로 접속할 수가 있다.
계속해서, 적층 TCP의 최하층의 단일체 TCP에서의 리드(1c)의 범프하지패턴에, 예를 들면 Pb-Sn 등으로 구성된 범프 전극(4)을 접합함으로써, 본 실시의 제5형태의 적층 TCP 구조를 갖는 반도체 장치를 제조한다.
이와 같이, 본 실시의 제5형태에 의하면 상기 실시의 제1형태에서 얻은 효과이외에 다음의 효과를 얻을 수 있다.
(1) 박형의 단일체 TCP를 여러개 적층한 적층 TCP를 구성함으로써 박형이고 작은 적층 TCP이면서, 반도체 칩(2)의 실장 밀도를 대폭 향상시킬 수 있다.
(2) 단일체 TCP의 일부를 구성하고, 단일체 TCP의 형성공정 시 형성된 접착제(1e)에 의해 여러개의 단일체 TCP끼리를 접합함으로써, 제조공정의 증가를 초래하는 일 없이 적층 TCP를 제조할 수 있다.
다음으로, 본 발명의 다른 실시형태를 설명한다. 본 실시의 제6형태에 있어서는 반도체 장치의 구조는 상기 실시의 제5형태와 거의 같다. 크게 다른 것은 그 제조방법으로, 이하 그 제조방법을 도 22 내지 도 25에 의해 설명한다.
먼저, 도 22에 표시된 바와 같이 상기 실시의 제1형태와 마찬가지로 하여,단일체 TCP를 제조한다. 그 단일체 TCP에는 테이프 기재(1a)의 상하면을 관통하는 접속공(6a)이 천공되어 있다.
계속해서, 도 23에 도시된 바와 같이 단일체 TCP의 접속공(6a) 내에, 예를 들면 Pb-Sn 등으로 구성된 땜납 페이스트(6b1)를 인쇄법에 의해 형성한다. 그 후, 이와 같은 단일체 TCP를 여러개 준비한 후, 각 단일체 TCP를 그 접속공(6a)의 위치가 맞도록한 상태에서 적층한다. 그리고, 각 단일체 TCP의 접속공(6a) 내의 땜납 페이스트(6b1)의 점착성을 이용하여 적층한 단일체 TCP끼리를 임시로 고정한다.
그 후, 이와 같이 적층되어 임시로 고정한 상태의 여러개의 단일체 TCP에 대하여 리플로 처리(reflow processing)하여, 각 단일체 TCP의 접속공(6a) 내의 납땜 페이스트(6b1)를 용융한다.
이것에 의해, 각 단일체 TCP의 접속공(6a) 내의 땜납 페이스트(6b1)를 일체적으로 하여 도 24에 표시한 바와 같이 도체부(6b)를 형성함과 동시에 적층 TCP를 제조한다. 이와 같이 본 실시의 제6형태에 있어서는 단일체 TCP끼리를 접착제에 의해 접합하는 것이 아니고, 도체부(6b)에 의해 접합할 수가 있다.
마지막으로, 도 24에 도시된 바와 같이 적층 TCP 최하층의 단일체 TCP에 있어서의 리드(1c)의 범프하지패턴(1c1)에, 예를 들면 Pb-Sn 등으로 구성한 범프 전극(4)을 접합함으로써, 본 실시의 제6형태의 적층 TCP 구조를 갖는 반도체 장치를 제조한다.
다음으로, 본 발명의 다른 실시형태에 따른 반도체 장치를 도 26 내지 도 30에 의해 설명한다.
먼저, 본 실시의 제7형태의 반도체 장치의 제조를 도 26에 의해 설명한다. 또한, 본 실시의 제7형태의 반도체 장치의 평면도는 상기 실시의 제5형태의 설명에 사용한 도 15와 같다.
본 실시의 제7형태에 있어서는 적층 TCP의 밀봉수지(3)가 각각의 테이프 캐리어(1)마다 분리되어 있지 않고, 일체로 형성되어 복수의 반도체 칩(2)을 밀봉한 구조로 되어 있다. 또한, 최하층의 테이프 기재(1a)에서의 밀봉수지주입용의 연통구(1a2)의 근방(상기 실시의 제1형태, 제5형태와 동일한 위치)에만 상기 도금한 동박층(1a3)이 형성되어 있다. 그것 이외의 구조는 상기 실시의 제5형태와 동일하다.
이와 같은 본 실시의 제7형태의 반도체 장치에 있어서는 각각의 반도체 칩(2)을 밀봉하는 밀봉수지(3) 사이에 틈새가 형성되어 있지 않기 때문에, 상기 실시의 제5형태에 비해 적층 패키지의 기계적인 강도를 향상시킬 수 있음과 동시에, 내습성을 향상시킬 수 있다.
다음으로, 본 실시의 제7형태의 반도체 장치의 제조방법을 도 27 내지 도 30에 의해 설명한다. 또한 본 실시의 제7형태에 있어서의 테이프 캐리어의 제조공정은, 상기 실시의 제5형태에 있어서 도 16 내지 도 18을 사용하여 설명한 것과 동일하므로 설명을 생략한다. 또한, 도 29는 도 15의 XXIX-XXIX 선의 단면도이다.
또한, 도 27에 표시된 바와 같이 테이프 기재(1a)의 디바이스 홀(1a1) 내에 반도체 칩(2)를 수용하고, 반도체 칩(2)의 범프 전극(2a)과 리드(1c)의 위치를 맞춘 후에, 일괄방식의 이너-리드 본딩에 의해 범프 전극(2a)과 리드(1c)를 접합한다.
계속해서, 이와 같이 반도체 칩(2)을 탑재한 테이프 캐리어(1)를 도 28에 표시한 바와 같이 여러개 적층한 후 테이프 캐리어(1) 사이의 접착제(1e)를 사용하여 열압착법에 의해 임시로 고정한다.
여기서, 본 실시의 제7형태에 있어서는 적층된 테이프 기재(1a)의 밀봉수지주입용의 연통구(1a2)의 평면 위치가 일치하고 있고, 적층된 테이프 기재(1a)의 두께 방향으로 연장하여 형성되어 있는 상태로 되어 있다. 또한, 최하층의 단일체 TCP 뒷면에는 접착제(1e)가 아니고, 솔더 레지스트(1d)가 범프하지패턴(1c1)을 노출시킨 상태로 형성된다.
그 후, 도 29에 표시된 바와 같이, 적층된 테이프 캐리어(1)를 금형(5) 내에 수용한다. 이 금형(5)은 적층된 테이프 캐리어(1) 내의 각 반도체 칩(2)을 일괄하여 밀봉가능한 성형금형 구조로 되어 있다.
다음으로, 금형(5)의 러너(5b) 내에 들여온 용융상태의 밀봉수지를 서브-러너(5c), 게이트(5a) 및 테이프 기재(1a)의 밀봉수지주입용의 연통구(1a2)을 통하여 테이프 기재(1a)의 디바이스 홀(1a1)과 금형으로 형성된 캐비티 내에 주입한다. 또한, 캐비티의 내의 공기는 금형(5)에 있어서의 밀봉수지 유출하는 쪽에 설치된 에어 벤트(air vent)를 통하여 배기되도록 되어있다.
이 때, 본 실시의 제7형태에 있어서는 금형(5)의 게이트로부터 주입된 용융상태의 밀봉수지를 테이프 기재(1a)의 두께방향으로 연장한 밀봉수지주입용의 연통구(1a2)를 통하여 적층된 테이프 캐리어(1)의 각층에서의 반도체 칩(2)의 주면 및 뒷면에 균등하게 흘릴 수 있다. 이것에 의해, 적층 TCP의 밀봉수지(2) 중에 보이드 등이 형성되는 것을 억제할 수 있다. 다시 말해 적층된 테이프 캐리어(1)의 각 반도체 칩(2)을 안정한 상태에서 일괄적으로 밀봉할 수가 있다. 또한, 도 29의 화살표는 용융상태의 밀봉수지의 유동방향을 표시한다.
다음으로, 금형(5)으로부터 수지 밀봉공정 후의 TCP를 꺼낸다. 이 때, 본 실시의 제7형태에서는 최하층의 테이프 기재(1a)에서 서브-러너(5c)에 접한 부분에 도금된 동박층(1a3)이 형성되어 있음으로써, 그 부분에서의 밀봉수지(3)의 접착력을 저하시킬 수 있기 때문에, 그 부분에 부착하는 밀봉수지(3)를 비교적 용이하게 제거할 수 있다.
이와 같이 하여, 도 30에 도시한 바와 같이, 복수의 반도체 칩(2)을 밀봉수지(3)에 의해 일괄적으로 밀봉함으로써 적층 TCP를 제조한다. 본 실시의 제7형태에서도, 각 반도체 칩(2)의 주면 및 뒷면의 양면이 밀봉수지(3)에 의해 피복되어 있다. 또한, 밀봉수지(3)의 상하면의 높이는, 최하층의 테이프 캐리어(1)의 상면 및 최하층의 테이프 캐리어(1)의 하면의 높이와 일치하게 형성되어 있다.
계속하여 이와 같은 적층 TCP에 대하여 에칭검사 및 선별검사 등을 행한 후, 그 적층 TCP의 접속공(6a) 내에, 예를 들면 Pb-Sn 등으로 구성된 땜납 페이스트를 충전한다.
그 후, 적층 TCP에 대하여 리플로 처리(reflow processing)을 행함으로써, 접속공(6a) 내에 도 26에 표시된 도체부(6b)을 형성한 후, 적층 TCP의 최하층의 테이프 캐리어(1)에서의 리드(1c)의 범프하지패턴(1c1)에, 예를 들면 Pb-Sn 등으로 구성된 범프 전극(4)을 접합함으로써, 본 실시의 제7형태의 적층 TCP 구조를 갖는반도체 장치를 제조한다.
이와 같이 본 실시의 제7형태에 의하면, 상기 실시의 제5형태에서 얻은 효과이외의 다음의 효과를 얻을 수 있다.
(1) 적층 TCP의 밀봉수지(3)를 일체로 형성함으로써, 개개의 반도체 칩(2)을 밀봉한 밀봉수지(3) 사이에 틈새가 형성되어 있지 않기 때문에, 상기 실시의 제5형태와 비교하여 적층 패키지의 기계적 강도를 향상시킬 수 있음과 동시에, 내습성을 향상시킬 수 있다. 따라서, 반도체 장치의 신뢰성을 향상시킬 수 있다.
(2) 적층 TCP의 밀봉수지(3)를 일괄 성형함으로써 제조공정 수를 줄일 수 있다.
다음으로 본 발명의 다른 실시의 제8형태에 따른 반도체 장치를 도 31 및 도 32에 의해 설명한다. 또한, 도 31은 도32의 XXXI-XXXI 선의 단면도를 표시한다. 또한 도 32에 있어서는 밀봉수지 및 솔더 레지스트를 도시하고 있지 않다.
본 실시의 제8 형태는, 본 발명을, 예를 들면 DRAM(Dynamic Random Access Memory)에 적용한 경우에 대하여 설명한 것이며, 반도체 장치의 구조는 상기 실시의 제5형태에서 설명한 구조와 거의 같다.
도 32에 있어서, V CC, V SS, I/O, RAS, CAS, WE, OE, Adress는 각 리드(1c)에 할당된 전원 또는 신호를 의미하고, V CC는 고전위의 전원전압을, V SS는 저전위의 전원전압을, I/O는 입출력 신호를, RAS는 로우 어드레스 스트로브 신호(row address strobe signal)를, CAS는 컬럼(column) 어드레스 스트로브 신호를, WE는 라이트 이네이블(write enable) 신호를, OE는 아웃풋 이네이블(output enable) 신호를,Adress는 어드레스 신호를 의미한다.
그런데 본 실시의 제8형태에 있어서는, 예를 들면 반도체 칩(2)의 거의 중앙에 칩 실렉트(chip select) 단자로서 기능하는 4개의 CAS용의 본딩패드(2b1)가 배치되어 있다. 이들 CAS용의 본딩패드(2b1)는 반도체 칩(2) 내에서 칩내 배선에 의해 전기적으로 접속되어 있다.
그리고, 그 4개의 CAS용 본딩패드(2b1) 중의 하나는 그 위에 범프 전극(2a)이 설치되고, 그것을 통하여 리드(1c)와 전기적으로 접속되어 있다. 다시 말해, 칩 실렉트된 본딩패드(2b1)에는 범프 전극(2a)이 설치되고 리드(1c)가 전기적으로 접속되어 있다.
그러나, 그들 이외의 CAS용 본딩패드(2b1) 상에는 범프 전극(2a)이 형성되어 있지 않고, 리드(1c)와도 전기적으로 접속되어 있지 않다. 다시 말해, 본 실시의 제8형태에 있어서는 본딩패드(2b) 상에 범프 전극(2a)을 설치할지 여부에 의해 접속경로를 변경한다. 이것에 의해, 적층 TCP 구조로 한 경우에 생성된 배선경로의 변경에 대하여 그 변경에 대응할 수 있는 별개의 테이프 캐리어(1)를 새롭게 다시 제조하는 것이 아니라, 한 종류의 동일한 테이프 캐리어(1)에 의해 유연하게 대응할 수 있다. 따라서, 접속경로가 변경될 때마다 테이프 캐리어(1)의 설계, 제조 및 검사를 행할 필요가 없기 때문에 제품의 제조 시간을 대폭 단축할 수 있음과 동시에, 제품의 제조 비용을 낮출 수 있다.
또한 상술한 예에 있어서는 범프 전극(2a)의 유무에 의해 접속경로를 변경하였지만, 이것에 한정되지 않는다. 예를 들면 상기 실시의 제3형태에서 설명한 바와 같이, 금(Au) 등이 도금된 리드(1c)의 선단과 본딩패드(2b)를 범프 전극(2a)를 통하지 않고 접속한 구조의 경우에는 싱글-포인트 본딩(single-point bonding)에 의해 리드(1c)와 본딩패드(2b)를 접합한 경우에, 칩 실렉트(chip select)되지 않는 본딩패드(2b)에는 본딩 처리를 행하지 않도록 하면 좋다. 다시 말해, 싱글-포인드 본딩 조작에 의해 접속경로를 변화하는 것도 좋다.
이와 같이, 본 실시의 제8형태에 의하면, 상기 실시의 제5형태에서 얻은 효과 이외에 다음의 효과를 얻을 수 있다.
(1) 본딩패드(2b) 상에 범프 전극(2a)을 설치할지 여부에 의해 접속경로를 변화시킴으로써, 배선경로의 변경에 대하여 그 변경에 대응할 수 있는 별개의 테이프 캐리어(1)를 새롭게 다시 제조하는 것이 아니라, 한 종류의 동일한 테이프 캐리어(1)에 의해 유연하게 대응할 수 있다. 따라서, 제품의 제조시간을 대폭 단축할 수 있음과 동시에 제품의 제조비용을 저감할 수 있게 된다.
다음으로, 본 발명의 다른 실시형태에 따른 반도체 장치를 도 33에 의해 설명한다.
본 실시의 제9형태에 있어서는 적층 TCP를 구성한 각 층의 테이프 캐리어(1)의 측면으로부터 리드(1c)가 돌출된 걸-윙(gull-wing) 형태로 성형되어 실장기판(7) 상의 랜드(7a, lands)와 전기적으로 접속되어 있다.
다음으로, 본 발명의 다른 실시형태에 따른 반도체 장치를 도 34에 의해 설명한다.
본 실시의 제10형태에 있어서는 적층 TCP를 구성하는 최하층의 테이프 캐리어(1)의 측면으로부터 리드(1c)가 돌출되고, 또 걸-윙(gull-wing) 형태로 성형되어 실장기판(7) 상의 랜드(7a, lands)와 전기적으로 접속되어 있다.
다음으로, 본 발명의 다른 실시형태에 따른 반도체 장치를 도 35에 의해 설명한다.
본 실시의 제11형태에 있어서는 적층 TCP의 각 테이프 캐리어(1)에 형성된 접속공(6a) 내에 삽입된 도체핀(6c, pin)이 접속공(6a) 내에 충전된 도체부(6b)에 의해 고정되어 접속부(6)가 형성되어 있다.
이 도체핀(6c)은 각 층의 테이프 캐리어(1)가 동일한 전기적 기능의 리드(1c1)끼리를 전기적으로 접속하고 있음과 동시에, 그 일단은 적층 TCP의 하면으로부터 돌출되어 외부단자를 형성한다. 다시 말해, 이 도체핀(6c)의 돌출부는 실장기판의 접속공 내에 삽입됨으로써, 적층 TCP가 실장기판 상에 실장됨과 동시에, 적층 TCP 내의 반도체 칩(2)과 실장기판의 배선이 전기적으로 접속되게 되어 있다.
이와 같이, 본 실시의 제11형태에 있어서는 상기 실시의 제5형태에서 얻은 효과 이외에, 아래의 효과를 얻을 수 있다.
(1) 외부단자를 도체핀(6c)으로 함으로써, 외부단자를 범프 전극이나 걸-윙 형태로 형성된 리드로 구성한 경우에 비하여 제품의 비용을 저감할 수 있다.
(2) 적층 TCP의 접속공(6a) 내에 강도가 강한 도체핀(6c)을 삽입함으로써 적층 TCP의 강도를 향상시킬 수 있다.
다음으로, 본 발명의 다른 실시형태에 따른 반도체 장치를 도 36 내지 도 39에 의해 설명한다.
본 실시의 제12형태에 있어서는, 도 36에 표시된 바와 같이 적층 TCP를 구성하는 각 층의 테이프 캐리어(1)의 측면으로부터 돌출된 리드(1c)가 도 36의 하방으로 구부러지고, 그 각 층의 리드(1c)의 선단을 실장기판(7)의 랜드(7a) 상에서 겹친 상태에서 성형되어 있다.
이 리드(1c)의 휘어짐에 의해, 리드(1c) 구성의 기계적 강도를 비교적 간단히 저비용으로 향상시킬 수 있고, 적층 TCP와 실장기판(7)의 열팽창차에 기인한 응력을 흡수할 수 있다. 따라서, 실장 후의 반도체 장치의 신뢰성을 향상시킬 수 있다.
다음으로, 본 실시의 제12형태의 반도체 장치의 제조방법을 도 37 내지 도 39에 의해 설명한다.
먼저 도 37에 표시된 바와 같이, 상기 실시의 제5형태와 동일하게 단일체 TCP를 여러개 적층하여 접착함으로써, 적층 TCP를 형성한다. 이 단계에서는 각 테이프 캐리어(1)의 측면으로부터는 리드(1c)가 직선 형태로 연장되어 있다.
계속해서, 적층 TCP의 각 테이프 캐리어(1)의 측면으로부터 직선 형태로 돌출한 리드(1c)의 상방으로부터 리드 성형금형을 꽉 누름으로써, 맞추므로,도 38에 표시한 바와 같이, 리드(1c)의 선단이 겹쳐지게 한 상태에서 복수의 리드(1c)를 일괄하여 성형한다.
그 후, 성형공정에 의해 구부려진 여러개의 리드(1c)의 선단을 절단함으로써 도 39에 표시된 바와 같이, 겹쳐진 복수의 리드(1c)의 리드 선단을 정리하여 본 실시의 제12형태의 반도체 장치를 제조한다.
이와 같이, 본 실시의 제12형태에 의하면, 상기 실시의 제5형태에서 얻은 효과 이외에, 다음의 효과를 얻을 수 있다.
(1) 비교적 간단히 저비용으로 리드 구성을 기계적 강도를 향상시킬 수 있다.
(2) 리드(1c)의 아우더-리드부를 휜 상태에서 성형함으로써 적층 TCP와 실장기판(7)의 열팽창차를 흡수할 수 있다.
다음으로, 본 발명의 다른 실시형태에 따른 반도체 장치를 도 40 내지 도 41에 의해 설명한다. 또한 도 41은 도 40의 XXXXI-XXXXI 선의 단면도이고, 수지 밀봉공정에서의 반도체 칩 및 성형금형의 단면도를 표시한다.
본 실시의 제13형태에 있어서는, 도 40 및 도 41에 표시된 바와 같이, 테이프 기재(1a)에 있어서 디바이스 홀(1a1)의 다른쪽의 단변측, 상기한 밀봉수지주입용의 연통구(1a2)에 대향하는 위치에 그 디바이스 홀(1a1)로부터 테이프 기재(1a)의 외주 단변 방향으로 연장한 공기 배출용의 연통구(1a4)가 형성되어 있다. 이 공기 배출용의 연통구(1a4)는, 예를 들면 평면 T자 형태로 형성된다.
이 공기 배출용의 연통구(1a4)는 금형(5)의 에어 벤트와 캐비티를 연통한 개구부로서, 여기에 캐비티 내의 여분의 용융수지를 흘림으로써, 캐비티 내의 공기를 캐비티 외부에 배출하기 위해 설치되어 있다. 다시 말해, 공기 배출용의 연통구(1a4)는 수지밀봉시에서의 에어벤트의 일부로서 기능한다. 또한 공기 배출용의 연통구(1a4) 내에서는 수지에 공기가 혼합되어도 좋다.
이것에 의해, 반도체 칩(2)의 주면 및 뒷면의 양면을 피복한 밀봉수지(3) 내에 공기가 잔류한 것을 줄일 수 있기 때문에, 그 밀봉수지(3) 중에 보이드나 트랩이 형성되는 것을 대폭 줄일 수 있다.
또한, 도 41의 화살표는 밀봉수지(3)의 유동방향을 표시한다. 또한, 이와 같은 테이프 기재(1a)를 사용하여 상기 실시의 제5형태 등에서 설명한 적층 TCP를 구성한 경우에는, 상기 실시의 제5형태와 동일하게 리드(1c)의 범프하지패턴(1c1)의 위치에 접속공을 천공하여 두면 좋다.
이와 같이 본 실시의 제13형태에 의하면, 상기 실시의 제1형태 및 제5형태에서 얻은 효과 이외에, 다음의 효과를 얻을 수 있다.
(1) 테이프 기재(1a)에 있어서 디바이스 홀(1a1)의 다른 쪽 단변측에, 그 디바이스 홀(1a1)로부터 테이프 기재(1a)의 외주 단변 방향으로 연장한 에어벤트의 일부로서 기능하는 공기 배출용의 연통구(1a4)를 설치함으로써, 반도체 칩(2)의 주면 및 뒷면의 양면을 피복한 밀봉수지(3) 내에 공기가 잔류하는 것을 줄일 수 있기 때문에, 그 밀봉수지(3) 중에 보이드나 트랩이 형성되는 것을 대폭 줄일 수 있다. 따라서, 반도체 장치의 신뢰성을 더욱 향상시킬 수 있다.
이상으로, 본 발명자에 의해 이루어진 발명을 실시형태에 기초하여 구체적으로 설명하였지만, 본 발명은 상기 실시의 제1형태 내지 제13형태에 한정되는 것이 아니고, 그 요지를 벗어나지 않는 범위에서 여러가지로 변경이 가능한 것은 물론이다.
예를 들면 상기 실시의 제5형태 등에 있어서는, 적층 TCP의 단일체 TCP 사이를 접속한 접속공 내에 땜납 페이스트를 충전한 경우에 대하여 설명하였지만, 이것에 한정되는 것이 아니고 여러가지로 변경할 수 있고, 예를 들면 도전성 수지 패이스트를 충전해도 좋다. 이 경우 도전성 수지 페이스트를 접속공 내에 충진한 후에, 열경화처리를 함으로써 접속공 내에 도전성 수지 패이스트 경화물을 형성하고, 각 단일체 TCP 사이를 전기적으로 접속한다.
또한, 예를 들면 그 접속공 내의 도체부를 도금처리함으로써 형성해도 좋다. 이 경우, 종래부터 사용된 도금처리에 의해 접속공 내에 도체부를 형성하기 때문에 비교적 용이하게 도체부를 형성할 수 있다.
이상과 같이 본 발명의 반도체 장치는, 컴퓨터, 휴대전화 또는 비디오 카메라 등의 전자기기나 IC(Integrated Circuit) 카드나 메모리 카드에 내장된 반도체 장치에 사용하기에 적합한 것이다.

Claims (50)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
  26. 삭제
  27. 삭제
  28. 삭제
  29. 삭제
  30. 삭제
  31. 삭제
  32. 삭제
  33. 삭제
  34. 삭제
  35. 삭제
  36. 주면과 이면을 가지고, 집적회로 및 상기 주면상에 형성된 복수의 외부단자를 포함하는 반도체 칩과;
    베이스 기판과 상기 베이스 기판의 한쪽 면상에 형성된 복수의 리드부를 가지고, 상기 베이스 기판은 디바이스 홀과 상기 디바이스 홀의 양측에 형성된 복수의 스루홀 배선을 가지며, 상기 복수의 스루홀 배선은 상기 베이스 기판의 한쪽 면에서 다른쪽 면까지 연장되고, 상기 복수의 리드부와 전기적으로 접속되는 테이프 캐리어와;
    상기 반도체 칩의 상기 주면과 상기 이면이 덮여지도록 상기 박막의 반도체 칩을 밀봉하는 밀봉 수지재료; 및
    상기 베이스 기판의 상기 한쪽 면상에서 상기 복수의 스루홀 배선에 형성되어, 상기 복수의 리드부와 전기적으로 접속되며, 프린트 회로기판과의 접속을 제공하는 복수의 범프전극으로서, 상기 베이스 기판의 다른쪽 면에서 상기 복수의 스루홀 배선은 상기 테이프 캐리어상에 탑재되는 다른 디바이스와의 접속을 제공하는, 복수의 범프전극을 포함하고,
    상기 반도체 칩은 상기 베이스 기판의 상기 디바이스 홀에 배치되고, 상기 복수의 리드부의 한쪽 단부는 상기 반도체 칩의 상기 복수의 외부단자와 전기적으로 접속되며,
    상기 반도체 칩은 상기 테이프 캐리어보다 더 적은 두께로 상기 반도체 칩의 박막화를 달성하도록 상기 이면의 스핀 에칭에 의해 규정된 감소된 두께를 가지는 반도체 장치.
  37. 제 36 항에 있어서,
    상기 반도체 칩은, 상기 테이프 캐리어의 두께 방향에 따른 위치에서 상기 반도체 칩의 주면과 평행하게 연장되는 응력 중립면상에 배치되어 있는 반도체 장치.
  38. 제 36 항에 있어서,
    상기 리드는, 상기 외부단자와 전기적으로 접속되기 위해 그 두께방향으로 구부러지는 것을 특징으로 하는 반도체 장치.
  39. 제 36 항에 있어서,
    상기 밀봉 수지재료는, 상기 테이프 캐리어의 상면과 하면에 대해서 실질적으로 동일한 높이의 상면과 하면을 가지는 반도체 장치.
  40. 제 36 항에 있어서,
    밀봉수지 주입에 사용하기 위한 주입 포트는, 상기 디바이스 홀을 밀봉수지의 형성시 사용된 금속 몰드 구조의 게이트에 결합시키도록 상기 테이프 캐리어의 일부분에 설치되는 반도체 장치.
  41. 제 40 항에 있어서,
    상기 테이프 캐리어는, 상기 테이프 캐리어의 상기 디바이스 홀이 상기 밀봉수지의 형성시 사용된 금속 몰드 구조의 에어벤트와 결합되도록 형성된 에어 배기포트를 가지는 반도체 장치.
  42. 제 40 항에 있어서,
    도금 처리된 금속층은, 밀봉수지 주입용 상기 주입포트에 근접해서 상기 테이프 캐리어의 일부 표면상에 형성되고, 상기 일부 표면은 상기 밀봉수지의 형성시 상기 밀봉수지와 접촉하게 되는 것을 특징으로 하는 반도체 장치.
  43. 제 36 항에 있어서,
    상기 테이프 캐리어는, 상기 테이프 캐리어의 상기 디바이스 홀이 상기 밀봉수지의 형성시 사용된 금속 몰드 구조의 에어벤트와 결합되도록 형성된 에어 배기포트를 가지는 것을 특징으로 하는 반도체 장치.
  44. 제 36 항에 있어서,
    상기 범프 전극들은, 상기 프린트 회로기판의 리드중 대응하는 것과 전기적으로 접속되는 반도체 장치.
  45. 제 36 항에 있어서,
    상기 리드는, 상기 테이프 캐리어의 외주로부터 연장되는 다른 단부를 가지는 것에 의해, 상기 반도체 장치를 실장하는데 사용하기 위한 탑재기판의 하나 이상의 리드와 전기적으로 접속된 외부 리드부를 형성하는 것을 특징으로 하는 반도체 장치.
  46. 제 36 항에 있어서,
    상기 반도체 칩은, 스핀 에칭기술에 의해 연마된 이면을 가지는 것을 특징으로 하는 반도체 장치.
  47. 제 36 항에 있어서,
    금 범프 전극은, 상기 반도체 칩의 각각의 외부단자에 설치되고, 상기 금 범프 전극은 각 리드의 상기 한쪽 단부에 결합되는 반도체 장치.
  48. 제 36 항에 있어서,
    전기 도금은, 리드 단부를 상기 반도체 칩의 외부단자중 대응하는 것과 접속시키기 위해, 상기 리드의 상기 한쪽 단부에 적용되는 것을 특징으로 하는 반도체 장치.
  49. 주면과 상기 주면과 대향하는 이면을 가지고, 집적회로 및 상기 주면상에 형성된 복수의 외부단자를 포함하는 반도체 칩과;
    한쪽 면상에 형성된 복수의 리드부를 가지는 베이스 배선기판으로서, 상기 베이스 배선기판은 디바이스 홀과 상기 디바이스 홀의 양측에 형성된 복수의 스루홀 배선을 가지며, 상기 복수의 스루홀 배선은 상기 베이스 배선기판의 한쪽 면에서 다른쪽 면까지 연장되어, 상기 복수의 리드부와 전기적으로 접속되는, 베이스 배선기판과,
    상기 반도체 칩의 상기 주면과 상기 이면이 덮여지도록 상기 박막의 반도체 칩을 밀봉하는 밀봉 수지재료; 및
    상기 베이스 배선기판의 상기 한쪽 면상에서 상기 복수의 스루홀 배선에 형성되어, 상기 복수의 리드부와 전기적으로 접속되며, 프린트 회로기판과의 접속을 제공하는 복수의 범프전극으로서, 상기 베이스 배선기판의 다른쪽 면에서 상기 복수의 스루홀 배선은 상기 베이스 배선기판상에 적층되는 다른 디바이스와의 접속을 제공하는, 복수의 범프전극을 포함하고,
    상기 반도체 칩은 상기 베이스 배선기판의 상기 디바이스 홀에 배치되고, 상기 복수의 리드부는 상기 반도체 칩의 상기 복수의 외부단자와 전기적으로 접속되며,
    상기 반도체 칩은 상기 베이스 배선기판 보다 더 적은 두께로 상기 반도체 칩의 박막화를 달성하도록 상기 이면의 스핀 에칭에 의해 규정된 감소된 두께를 가지는 반도체 장치.
  50. 제 49 항에 있어서,
    상기 베이스 배선기판은 유연한(flexible) 베이스 테이프를 포함하는 것을 특징으로 하는 반도체 장치.
KR10-1999-7004408A 1996-11-21 1996-11-21 반도체 장치 및 그 제조방법 KR100447313B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP1996/003407 WO1998022980A1 (fr) 1996-11-21 1996-11-21 Dispositif a semi-conducteur et son procede de fabrication

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR10-2004-7003121A Division KR100447035B1 (ko) 1996-11-21 1996-11-21 반도체 장치의 제조방법

Publications (2)

Publication Number Publication Date
KR20000057139A KR20000057139A (ko) 2000-09-15
KR100447313B1 true KR100447313B1 (ko) 2004-09-07

Family

ID=25744085

Family Applications (2)

Application Number Title Priority Date Filing Date
KR10-1999-7004408A KR100447313B1 (ko) 1996-11-21 1996-11-21 반도체 장치 및 그 제조방법
KR10-2004-7003121A KR100447035B1 (ko) 1996-11-21 1996-11-21 반도체 장치의 제조방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR10-2004-7003121A KR100447035B1 (ko) 1996-11-21 1996-11-21 반도체 장치의 제조방법

Country Status (5)

Country Link
US (2) US6664616B2 (ko)
KR (2) KR100447313B1 (ko)
CN (1) CN1171298C (ko)
AU (1) AU7589196A (ko)
WO (1) WO1998022980A1 (ko)

Families Citing this family (74)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7339568B2 (en) * 1999-04-16 2008-03-04 Samsung Electronics Co., Ltd. Signal transmission film and a liquid crystal display panel having the same
KR100304261B1 (ko) * 1999-04-16 2001-09-26 윤종용 테이프 캐리어 패키지, 그를 포함한 액정표시패널 어셈블리,그를 채용한 액정표시장치 및 이들의 조립 방법
JP2001127102A (ja) * 1999-10-25 2001-05-11 Sony Corp 半導体装置およびその製造方法
JP3736607B2 (ja) * 2000-01-21 2006-01-18 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
JP3476442B2 (ja) * 2001-05-15 2003-12-10 沖電気工業株式会社 半導体装置及びその製造方法
US20030006494A1 (en) * 2001-07-03 2003-01-09 Lee Sang Ho Thin profile stackable semiconductor package and method for manufacturing
US6843421B2 (en) * 2001-08-13 2005-01-18 Matrix Semiconductor, Inc. Molded memory module and method of making the module absent a substrate support
DE10158770B4 (de) * 2001-11-29 2006-08-03 Infineon Technologies Ag Leiterrahmen und Bauelement mit einem Leiterrahmen
KR100435813B1 (ko) * 2001-12-06 2004-06-12 삼성전자주식회사 금속 바를 이용하는 멀티 칩 패키지와 그 제조 방법
SG111069A1 (en) * 2002-06-18 2005-05-30 Micron Technology Inc Semiconductor devices including peripherally located bond pads, assemblies, packages, and methods
SG107595A1 (en) * 2002-06-18 2004-12-29 Micron Technology Inc Semiconductor devices and semiconductor device components with peripherally located, castellated contacts, assembles and packages including such semiconductor devices or packages and associated methods
EP1434264A3 (en) * 2002-12-27 2017-01-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method using the transfer technique
US6833619B1 (en) * 2003-04-28 2004-12-21 Amkor Technology, Inc. Thin profile semiconductor package which reduces warpage and damage during laser markings
CN1282246C (zh) * 2003-09-01 2006-10-25 上海宏力半导体制造有限公司 可阻断寄生损失电流的高功率射频集成电路及其制造方法
SG115569A1 (en) * 2003-09-09 2005-10-28 Micron Technology Inc Tape substrates with mold gate support structures that are coplanar with conductive traces thereof and associated methods
SG120123A1 (en) 2003-09-30 2006-03-28 Micron Technology Inc Castellated chip-scale packages and methods for fabricating the same
JP3821125B2 (ja) * 2003-12-18 2006-09-13 セイコーエプソン株式会社 半導体装置の製造方法、半導体装置、回路基板、電子機器
US7989940B2 (en) * 2003-12-19 2011-08-02 Tessera, Inc. System and method for increasing the number of IO-s on a ball grid package by wire bond stacking of same size packages through apertures
US7245021B2 (en) * 2004-04-13 2007-07-17 Vertical Circuits, Inc. Micropede stacked die component assembly
US7705432B2 (en) 2004-04-13 2010-04-27 Vertical Circuits, Inc. Three dimensional six surface conformal die coating
US7215018B2 (en) 2004-04-13 2007-05-08 Vertical Circuits, Inc. Stacked die BGA or LGA component assembly
CN1998077B (zh) * 2004-05-20 2010-06-16 斯班逊有限公司 半导体装置的制造方法及半导体装置
JP2006041438A (ja) * 2004-07-30 2006-02-09 Shinko Electric Ind Co Ltd 半導体チップ内蔵基板及びその製造方法
JP4424351B2 (ja) * 2004-09-08 2010-03-03 パナソニック株式会社 立体的電子回路装置の製造方法
US20060057773A1 (en) * 2004-09-13 2006-03-16 Infineon Technologies Ag Method for producing a stack of chips, a stack of chips and method for producing a chip for a multi-chip stack
JP4386008B2 (ja) * 2004-11-11 2009-12-16 セイコーエプソン株式会社 実装基板及び電子機器
JP2006165320A (ja) * 2004-12-08 2006-06-22 Matsushita Electric Ind Co Ltd 半導体積層モジュールとその製造方法
KR100637214B1 (ko) * 2005-02-19 2006-10-23 삼성에스디아이 주식회사 커버플레이트 장착구조 및 이를 구비한 플라즈마 디스플레이 모듈
EP1905078A2 (en) * 2005-07-05 2008-04-02 Koninklijke Philips Electronics N.V. Microchip assembly produced by transfer molding
US7584632B2 (en) * 2005-07-28 2009-09-08 Corning Incorporated Method of increasing the effectiveness of a fining agent in a glass melt
KR100668858B1 (ko) * 2005-09-07 2007-01-16 주식회사 하이닉스반도체 적층형 패키지 모듈 및 그 제조방법
TWI276192B (en) * 2005-10-18 2007-03-11 Phoenix Prec Technology Corp Stack structure of semiconductor component embedded in supporting board and method for fabricating the same
TWI295497B (en) * 2005-10-18 2008-04-01 Phoenix Prec Technology Corp Stack structure of semiconductor component embedded in supporting board and method for fabricating the same
JP2007123413A (ja) * 2005-10-26 2007-05-17 Elpida Memory Inc 半導体装置の製造方法
US7663232B2 (en) * 2006-03-07 2010-02-16 Micron Technology, Inc. Elongated fasteners for securing together electronic components and substrates, semiconductor device assemblies including such fasteners, and accompanying systems
US7990727B1 (en) * 2006-04-03 2011-08-02 Aprolase Development Co., Llc Ball grid array stack
KR100989802B1 (ko) * 2006-11-29 2010-10-29 유니마이크론 테크놀로지 코퍼레이션 반도체 소자가 매립된 지지 기판 적층 구조체 및 그제조방법
US8723332B2 (en) * 2007-06-11 2014-05-13 Invensas Corporation Electrically interconnected stacked die assemblies
JP2008306105A (ja) * 2007-06-11 2008-12-18 Oki Electric Ind Co Ltd 半導体装置の製造方法
WO2008157779A2 (en) * 2007-06-20 2008-12-24 Vertical Circuits, Inc. Three-dimensional circuitry formed on integrated circuit device using two- dimensional fabrication
KR100907896B1 (ko) * 2007-06-22 2009-07-14 주식회사 동부하이텍 시스템 인 패키지의 금속 전극 형성방법
US20090004783A1 (en) * 2007-06-27 2009-01-01 Ming Hsun Lee Method of package stacking using unbalanced molded tsop
US20090001529A1 (en) * 2007-06-27 2009-01-01 Ming Hsun Lee Package stacking using unbalanced molded tsop
US7906838B2 (en) * 2007-07-23 2011-03-15 Headway Technologies, Inc. Electronic component package and method of manufacturing same
US7960814B2 (en) * 2007-08-08 2011-06-14 Freescale Semiconductor, Inc. Stress relief of a semiconductor device
US8704379B2 (en) * 2007-09-10 2014-04-22 Invensas Corporation Semiconductor die mount by conformal die coating
KR100881400B1 (ko) * 2007-09-10 2009-02-02 주식회사 하이닉스반도체 반도체 패키지 및 이의 제조 방법
TWI355061B (en) * 2007-12-06 2011-12-21 Nanya Technology Corp Stacked-type chip package structure and fabricatio
US8030743B2 (en) * 2008-01-07 2011-10-04 Fairchild Semiconductor Corporation Semiconductor package with an embedded printed circuit board and stacked die
US8178978B2 (en) * 2008-03-12 2012-05-15 Vertical Circuits, Inc. Support mounted electrically interconnected die assembly
US9153517B2 (en) 2008-05-20 2015-10-06 Invensas Corporation Electrical connector between die pad and z-interconnect for stacked die assemblies
US7863159B2 (en) * 2008-06-19 2011-01-04 Vertical Circuits, Inc. Semiconductor die separation method
EP2406821A2 (en) * 2009-03-13 2012-01-18 Tessera, Inc. Stacked microelectronic assemblies having vias extending through bond pads
JP5963671B2 (ja) * 2009-06-26 2016-08-03 インヴェンサス・コーポレーション ジグザクの構成でスタックされたダイに関する電気的相互接続
US8796561B1 (en) * 2009-10-05 2014-08-05 Amkor Technology, Inc. Fan out build up substrate stackable package and method
WO2011056668A2 (en) 2009-10-27 2011-05-12 Vertical Circuits, Inc. Selective die electrical insulation additive process
TWI544604B (zh) 2009-11-04 2016-08-01 英維瑟斯公司 具有降低應力電互連的堆疊晶粒總成
TWI406376B (zh) * 2010-06-15 2013-08-21 Powertech Technology Inc 晶片封裝構造
US20120049334A1 (en) * 2010-08-27 2012-03-01 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Leadframe as Vertical Interconnect Structure Between Stacked Semiconductor Die
US8860202B2 (en) * 2012-08-29 2014-10-14 Macronix International Co., Ltd. Chip stack structure and manufacturing method thereof
KR102067155B1 (ko) * 2013-06-03 2020-01-16 삼성전자주식회사 연결단자를 갖는 반도체 장치 및 그의 제조방법
KR20150094185A (ko) * 2014-02-10 2015-08-19 삼성전기주식회사 반도체 패키지 및 그 제조 방법
CN103904057B (zh) * 2014-04-02 2016-06-01 华进半导体封装先导技术研发中心有限公司 PoP封装结构及制造工艺
US9871019B2 (en) 2015-07-17 2018-01-16 Invensas Corporation Flipped die stack assemblies with leadframe interconnects
US9825002B2 (en) 2015-07-17 2017-11-21 Invensas Corporation Flipped die stack
US9490195B1 (en) 2015-07-17 2016-11-08 Invensas Corporation Wafer-level flipped die stacks with leadframes or metal foil interconnects
US9508691B1 (en) 2015-12-16 2016-11-29 Invensas Corporation Flipped die stacks with multiple rows of leadframe interconnects
US10566310B2 (en) 2016-04-11 2020-02-18 Invensas Corporation Microelectronic packages having stacked die and wire bond interconnects
CN107305861B (zh) * 2016-04-25 2019-09-03 晟碟信息科技（上海）有限公司 半导体装置及其制造方法
US9595511B1 (en) 2016-05-12 2017-03-14 Invensas Corporation Microelectronic packages and assemblies with improved flyby signaling operation
US9728524B1 (en) 2016-06-30 2017-08-08 Invensas Corporation Enhanced density assembly having microelectronic packages mounted at substantial angle to board
US10453832B2 (en) * 2016-12-15 2019-10-22 Taiwan Semiconductor Manufacturing Co., Ltd. Seal ring structures and methods of forming same
US10559486B1 (en) * 2018-01-10 2020-02-11 Facebook Technologies, Llc Method for polymer-assisted chip transfer
US10586725B1 (en) * 2018-01-10 2020-03-10 Facebook Technologies, Llc Method for polymer-assisted chip transfer

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59222947A (ja) * 1983-06-02 1984-12-14 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JPH03295264A (ja) * 1990-04-13 1991-12-26 Hitachi Ltd マルチチツプ半導体装置

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54114973A (en) 1978-02-28 1979-09-07 Toshiba Corp Semiconductor device
DE3019207A1 (de) * 1980-05-20 1981-11-26 GAO Gesellschaft für Automation und Organisation mbH, 8000 München Traegerelement fuer einen ic-chip
DE3123198C2 (de) * 1980-12-08 1993-10-07 Gao Ges Automation Org Trägerelemente für einen IC-Baustein
BE891283A (fr) * 1980-12-08 1982-03-16 Gao Ges Automation Org Element porteur pour un module a circuit integre
JPS60106153A (ja) 1983-11-15 1985-06-11 Toshiba Corp 半導体装置およびその製造方法
JPS60108153A (ja) 1983-11-17 1985-06-13 Ube Ind Ltd 射出速度制御方法
JPS6352431A (ja) 1986-08-22 1988-03-05 Hitachi Micro Comput Eng Ltd フイルムキヤリアパツケ−ジ
JP2642359B2 (ja) 1987-09-11 1997-08-20 株式会社日立製作所 半導体装置
JPH0680706B2 (ja) * 1989-08-22 1994-10-12 三菱電機株式会社 キャリアテープ及びこれを用いた半導体装置の製造方法
JPH04259520A (ja) * 1991-02-13 1992-09-16 Nippon Steel Corp 樹脂成形金型及びフレキシブルテープ
JPH0793345B2 (ja) 1991-06-10 1995-10-09 トーワ株式会社 フィルムキャリアとこれを用いるモールド方法
JPH05183020A (ja) 1991-12-27 1993-07-23 Nec Kansai Ltd Ｔａｂリード型半導体装置の製造方法
JPH05291218A (ja) 1992-04-07 1993-11-05 Toshiba Corp 樹脂封止型半導体装置の製造方法
JPH06151517A (ja) 1992-11-13 1994-05-31 Nippon Steel Corp フィルムキャリヤ
JPH0799203A (ja) * 1993-09-28 1995-04-11 Fujitsu Ltd 半導体装置の製造方法
US5679978A (en) * 1993-12-06 1997-10-21 Fujitsu Limited Semiconductor device having resin gate hole through substrate for resin encapsulation
KR100209782B1 (ko) * 1994-08-30 1999-07-15 가나이 쓰도무 반도체 장치
JP2595909B2 (ja) * 1994-09-14 1997-04-02 日本電気株式会社 半導体装置
DE69530037T2 (de) * 1994-09-22 2003-10-16 Nec Electronics Corp Automatische Bandmontage für Halbleiteranordnung
JP2768315B2 (ja) 1994-09-22 1998-06-25 日本電気株式会社 半導体装置
JP3295264B2 (ja) 1995-02-02 2002-06-24 小倉クラッチ株式会社 電磁連結装置
JPH08222691A (ja) 1995-02-14 1996-08-30 Fujitsu Ltd 半導体装置
JP2944449B2 (ja) * 1995-02-24 1999-09-06 日本電気株式会社 半導体パッケージとその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59222947A (ja) * 1983-06-02 1984-12-14 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JPH03295264A (ja) * 1990-04-13 1991-12-26 Hitachi Ltd マルチチツプ半導体装置

Also Published As

Publication number Publication date
US20030162326A1 (en) 2003-08-28
US6664616B2 (en) 2003-12-16
US20020180010A1 (en) 2002-12-05
CN1234909A (zh) 1999-11-10
WO1998022980A1 (fr) 1998-05-28
CN1171298C (zh) 2004-10-13
AU7589196A (en) 1998-06-10
KR100447035B1 (ko) 2004-09-07
KR20040040450A (ko) 2004-05-12
KR20000057139A (ko) 2000-09-15
US6759272B2 (en) 2004-07-06

Similar Documents

Publication Publication Date Title
KR100447313B1 (ko) 반도체 장치 및 그 제조방법
KR100838440B1 (ko) 전자 장치용 기판과 그 제조 방법, 및 전자 장치와 그 제조방법
JP2592038B2 (ja) 半導体チップ実装方法および基板構造体
US7190071B2 (en) Semiconductor package and method for fabricating the same
US5969426A (en) Substrateless resin encapsulated semiconductor device
US6528869B1 (en) Semiconductor package with molded substrate and recessed input/output terminals
US7902660B1 (en) Substrate for semiconductor device and manufacturing method thereof
EP1356519B1 (en) Integrated core microelectronic package
US6476331B1 (en) Printed circuit board for semiconductor package and method for manufacturing the same
JP3258764B2 (ja) 樹脂封止型半導体装置の製造方法ならびに外部引出用電極およびその製造方法
KR100445072B1 (ko) 리드 프레임을 이용한 범프 칩 캐리어 패키지 및 그의제조 방법
KR100520660B1 (ko) 반도체 웨이퍼와 반도체장치 및 그 제조방법
US20020140085A1 (en) Semiconductor package including passive elements and method of manufacture
US20100210074A1 (en) Semiconductor package, integrated circuit cards incorporating the semiconductor package, and method of manufacturing the same
US20020031867A1 (en) Semiconductor device and process of production of same
US6936922B1 (en) Semiconductor package structure reducing warpage and manufacturing method thereof
JP3360669B2 (ja) 半導体パッケージ素子、３次元半導体装置及びこれらの製造方法
JP3618212B2 (ja) 半導体装置及びその製造方法
KR20020065705A (ko) 테이프 배선 기판과 그 제조 방법 및 그를 이용한 반도체칩 패키지
JP3781998B2 (ja) 積層型半導体装置の製造方法
KR100470144B1 (ko) 테이프회로기판및이를사용한칩크기의반도체칩패키지
JP3964850B2 (ja) 半導体装置
US6624008B2 (en) Semiconductor chip installing tape, semiconductor device and a method for fabricating thereof
JP2001127245A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
KR0134646B1 (ko) 역적층 초박형 패키지 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
A107 Divisional application of patent
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120802

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20130801

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee