KR19980065270A - 저항열을 이용한 디지탈-아날로그 변환기 - Google Patents

저항열을 이용한 디지탈-아날로그 변환기 Download PDF

Info

Publication number
KR19980065270A
KR19980065270A KR1019970000156A KR19970000156A KR19980065270A KR 19980065270 A KR19980065270 A KR 19980065270A KR 1019970000156 A KR1019970000156 A KR 1019970000156A KR 19970000156 A KR19970000156 A KR 19970000156A KR 19980065270 A KR19980065270 A KR 19980065270A
Authority
KR
South Korea
Prior art keywords
voltage
selection signal
predetermined
digital
signal
Prior art date
Application number
KR1019970000156A
Other languages
English (en)
Inventor
문경태
강근순
김흥동
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019970000156A priority Critical patent/KR19980065270A/ko
Publication of KR19980065270A publication Critical patent/KR19980065270A/ko

Links

Landscapes

  • Analogue/Digital Conversion (AREA)

Abstract

본 발명은 변환기에 관한 것으로서, 구체적으로는 디지탈 신호를 아날로그 신호로 바꾸는 디지탈-아날로그 변환기에 관한 것이다. X비트와 Y비트로 나눠지는 N비트의 디지탈 입력 신호 중 상기 X비트의 제 1 입력 신호가 인가되면 이를 디코딩하여 제 1 선택 신호를 발생하는 제 1 디코더수단과; 외부로부터 제 1 기준 전압과 제 2 기준 전압이 인가되면 이를 소정 비율로 분배하여 소정 레벨의 분배전압들을 발생하는 제 1 전압 분배 수단과; 상기 제 1 디코더 수단으로부터 상기 제 1 선택 신호가 인가되면 상기 제 1 전압 분배 수단으로부터 발생되는 분배전압들 중 상기 제 1 선택 신호에 해당되는 소정의 분배전압쌍을 전달하는 제 1 스위칭 수단과; 상기 N비트의 입력 신호 중 상기 Y비트의 제 2 입력 신호가 인가되면 이를 디코딩하여 제 2 선택 신호를 발생하는 제 2 디코더수단과; 상기 제 1 스위칭 수단으로부터 상기 제 1 선택 신호에 따라 선택되는 소정의 분배전압쌍이 인가되면 이를 소정 비율로 분배하여 소정 레벨의 분배전압들을 발생하는 제 2 전압 분배 수단과; 상기 제 2 디코더수단으로부터 상기 제 2 선택 신호가 인가되면 상기 제 2 전압 분배 수단으로부터 발생되는 분배전압들 중 상기 제 2 선택 신호에 해당되는 소정 분배전압을 전달하는 제 2 스위칭 수단과; 상기 제 2 스위칭 수단으로부터 상기 제 2 선택 신호에 따라 선택되는 소정의 분배전압이 인가되면 이를 출력하는 츨력수단을 포함하는 디지탈-아날로그 변환기.

Description

저항열을 이용한 디지탈-아날로그 변환기
본 발명은 변환기에 관한 것으로서, 더 구체적으로는 디지탈 신호를 아날로그 신호로 바꾸는 디지탈-아날로그 변환기에 관한 것이다.
도 1 에는 종래 기술에 따른 디지탈-아날로그 변환기의 회로도가 도시되어 있다.
도 1 에 도시된 바와 같이, 디지탈-아날로그 변환기는 디코더수단(10)과, 전압 분배 수단(20)과, 스위칭 수단(30)과, 그리고 출력수단(40)으로 구성되어 있다.
상기 디코더수단(10)은 N비트의 디지탈 입력 신호(DIN)가 인가되면 이를 디코딩하여 선택 신호(S0)를 출력한다. 상기 전압 분배 수단(20)은 제 1 기준 전압(VREFT) 및 제 2 기준 전압(VREFB)이 인가되면 이를 소정 비율로 전압분배한다. 상기 전압 분배 수단(20)은 제 1 기준 전압(VREFT)이 인가되는 제 1 입력 단자(1)와 제 2 기준 전압(VREFB)이 인가되는 제 2 입력 단자(2)사이에 저항들이 직렬 연결되며 동일한 저항 값을 갖는 2N개의 저항들(RM)로 이루어졌다. 상기 스위칭 수단(30)은 상기 디코더수단(10)으로부터 선택 신호(S0)가 인가되면 상기 전압 분배 수단(20)으로부터 발생되는 분배전압들 중 상기 선택 신호(S0)에 해당되는 소정 분배전압을 전달한다. 상기 출력수단(40)은 상기 스위칭 수단(30)으로부터 상기 선택 신호(S0)에 따라 선택되는 소정 분배전압이 인가되면 이를 출력한다. 출력수단(40)은 비반전단자가 스위칭 수단(30)의 출력단에 접속되고, 출력신호(DACOUT)가 출력되는 출력단에 반전단자가 접속된 OP AMP로 구성되어 있다.
도 2에는 종래 기술에 따른 디지탈-아날로그 변환기의 출력파형이 도시되어 있다. 도 1내지 도 2를 참조하면서 종래 기술에 따른 동작을 설명하면 다음과 같다.
도 1을 참조하면, 디코더수단(10)은 4비트의 디지탈 입력신호(DIN) 0110이 인가되면 이를 디코딩하여 스위칭소자들 중 sw6이 선택되는 선택 신호(S0)를 출력한다. 상기 전압 분배 수단(20)은 제 1 기준 전압(VREFT)과 제 2 기준 전압(VREFB)이 인가되면 직렬 연결된 24개의 저항들에 1/16비율로 전압을 분배한다. 만일, 제 1 기준 전압(VREFT)이 인가되는 제 1 입력 단자(1)에 5V를, 제 2 기준 전압(VREFB)이 인가되는 제 2 입력 단자(2)에 0V를 인가하면 상기 각 저항에는 5/16V = 0.3125V씩 전압들이 분배되어 출력단자들을 통해 전달된다. 상기 스위칭 수단(30)은 상기 선택 신호(S0)의 응답에 의해 스위칭소자들 중 sw6이 선택되어 이에 대응되는 전압 분배 수단(20)의 소정 분배전압을 출력한다. 출력수단(40)은 상기 스위칭 수단(30)으로부터 출력된 소정 분배전압을 입력받아 0.3125*6 = 1.875V의 최종전압을 출력한다. 도 2에는 4비트의 디지탈 입력신호(Din) 0000 ∼ 1111에 대한 디지탈-아날로그 변환기의 출력파형이 도시되어 있다.
그러나, 상술한 바와 같은 종래의 디지탈-아날로그 변환기에 의하면, 입력 신호 N의 비트수가 많아지면 많아질수록 전압 분배 수단의 저항수는 2N만큼 기하급수적으로 늘어난다. 이로 인해 기하급수적으로 늘어난 저항들은 많은 면적을 차지하며 저항에 따른 오차가 발생하는 문제점이 생기게 된다.
따라서 본 발명의 목적은 상술한 제반 문제점을 해결하기 위해 제안된 것으로서, 이전의 디지탈-아날로그 변환기에 인가하던 N비트의 디지탈 입력 신호를 상위 X비트, 하위 Y비트 분리함으로써 저항의 수를 줄일수 있는 디지탈-아날로그 변환기를 제공하는데 있다.
도 1은 종래의 기술에 따른 디지탈-아날로그 변환기의 상세 회로를 보여주는 회로도;
도 2는 4비트 디지탈-아날로그 변환기의 출력을 보여주는 도면;
도 3은 본 발명에 의한 디지탈-아날로그 변환기의 상세 회로를 보여주는 회로도;
도 4A 내지 도 4B는 본 발명에 따른 동작 타이밍도;
* 도면의 주요 부분에 대한 부호 설명
10 : 디코더수단 20 : 전압분배수단
30 : 스위칭수단 40 : 출력수단
50 : 제 1 디코더수단 60 : 제 1 전압분배수단
70 : 제 1 스위칭수단 80 : 제 2 디코더수단
90 : 제 2 전압분배수단 100 : 제 2 스위칭수단
상술한 바와같은 목적을 달성하기 위한 본 발명의 일특징에 의하면, 본 발명의 디지탈-아날로그 변환기는 제 1 디코더수단과, 제 1 전압 분배 수단과, 제 1 스위칭수단과, 제 2 디코더수단과, 제 2 전압 분배 수단과, 제 2 스위칭수단과, 그리고 출력수단으로 구성되어 있다.
이 회로의 바람직한 실시예에 있어서, 상기 제 1 디코더수단은 상위 X비트와 하위 Y비트로 구성된 디지탈 입력 신호 N비트 중 상위 X비트 신호가 인가되어 이를 디코딩하여 제 1 선택 신호를 발생하는 것을 특징으로 한다.
이 회로의 바람직한 실시예에 있어서, 제 1 전압 분배 수단은 제 1 기준 전압이 인가되는 제 1 입력 단자와 제 2 기준 전압이 인가되는 제 2 입력 단자 사이에 2X개의 저항들이 직렬 연결되며 제 1 기준 전압 및 제 2 기준 전압이 인가되면 상기 2X개 저항들에 소정 비율로 전압분배하여 제 1 도전경로 및 제 2 도전경로로 전달하는 것을 특징으로 한다.
이 회로의 바람직한 실시예에 있어서, 제 1 스위칭 수단은 상기 제 1 전압 분배 수단의 접속점들 중 제 1 노드군과 제 1 도전경로 사이에 상위 제 1 스위칭 소자들이 접속되고, 제 2 노드군과 제 2 도전경로 사이에 제 2 하위 스위칭 소자들이 각각 접속된 구성을 갖고 있는 것을 특징으로 한다.
이 회로의 바람직한 실시예에 있어서, 제 2 디코더수단은 디지탈 입력 신호 N비트중 하위 Y비트 신호가 인가되어 이를 디코딩하여 제 2 선택 신호를 발생하는 것을 특징으로 한다.
이 회로의 바람직한 실시예에 있어서, 제 2 전압 분배 수단은 제 1 도전경로와 제 2 도전경로 사이에 2Y개 저항들이 직렬 연결되며 제 1 도전경로 및 제 2 도전경로로 전달된 분배전압쌍을 상기 2Y개 저항들의 각 접속점에 소정 분배하여 전달하는 것을 특징으로 한다.
이 회로의 바람직한 실시예에 있어서, 상기 제 2 스위칭 수단은 상기 제 2 전압 분배 수단의 접속점들과 제 3 노드 사이에 제 3 스위칭 소자들이 각각 접속된 구성을 갖고 있는 것이 특징이다.
이 회로의 바람직한 실시예에 있어서, 출력수단은 OP AMP로 구성되어 있다.
이와 같은 회로에 의해서, 임의의 디지탈 입력 신호 N비트를 상위 X비트와 하위 Y비트로 분리함으로써 저항수를 줄일수 있는 디지탈-아날로그 변환기를 구현할수 있다.
이하 본 발명의 실시예에 따른 참조도면 도 3에 의거하여 본 발명에 따른 동작을 상세히 설명한다.
도 3에 도시된 본 발명에 따른 디지탈-아날로그 변환기는 제 1 디코더수단(50)과 , 제 1 전압 분배수단(60)과 , 제 1 스위칭 수단(70)과 , 제 2 디코더수단(80)과 , 제 2 전압 분배 수단(90)과 제 2 스위칭 수단(100)과 , 그리고 출력수단(40)으로 구성되어 있다.
상기 제 1 디코더수단(50)은 임의의 디지탈 입력 신호(DIN) 중 상위 X비트 신호(DIN1)가 인가되면 이를 디코딩하여 제 1 선택 신호(S1)를 발생한다. 상기 제 1 전압 분배 수단(60)은 제 1 기준 전압(VREFT)이 인가되는 제 1 입력 단자(1)와 제 2 기준 전압(VREFB)이 인가되는 제 2 입력 단자 사이(2)에 2X개 저항들(RM)이 직렬 연결되며, 상기 저항들의 접속점들은 제 1 노드군(nt1 -nt4)과 제 2 노드군(nb1 - nb4)으로 나뉘게 된다. 상기 제 1 전압 분배 수단에 제 1 기준 전압(VREFT)과 제 2 기준 전압(VREFB)이 인가되면 상기 각 저항에 전압이 분배되어 상기 제 1 노드군(nt1 - nt4)과 제 2 노드군(nb1 - nb4)에 분배전압쌍이 전달된다. 상기 제 1 스위칭 수단(70)은 상기 제 1 전압 분배 수단(60)의 제 1 노드군(nt1 - nt4)과 제 1 도전경로(21) 사이에 각각 접속된 제 1 상위 스위칭 소자들(sw1t - sw4t)과 그리고 상기 제 1 전압 분배 수단의 제 2 노드군(nb1 - nb4)과 제 2 도전경로(22) 사이에 각각 접속된 제 2 하위 스위칭 소자들(sw1b - sw4b)로 구성된다. 상기 제 1 스위칭 수단(70)은 상기 제 1 디코더수단(50)로부터 제 1 선택 신호(S1)가 인가되면 상기 제 1 전압 분배 수단(60)의 분배전압쌍들 중 상기 제 1 선택 신호(S1)에 해당되는 분배전압쌍을 전달한다.
상기 제 2 디코더수단(80)은 상기 디지탈 입력 신호(DIN) 중 하위 Y비트 신호(DIN2)가 인가되면 이를 디코딩하여 제 2 선택 신호(S2)를 발생한다.
상기 제 2 전압 분배 수단(90)은 상기 제 1 스위칭 수단(100)으로부터 상기 제 1 선택 신호(S1)따라 선택되는 소정 분배전압쌍이 인가되면 2Y개의 직렬 연결된 저항들(RL)의 접속점(n1 - n2)들에 소정 분배하여 제 3 노드(23)로 전달한다.
상기 제 2 스위칭 수단(100)은 상기 제 2 전압 분배 수단(60)의 접속점들(n1 - n4)과 제 3 노드(23)사이에 제 3 스위칭 소자들(swl1 - swl4)이 각각 접속되며, 상기 제 2 디코드수단(80)으로부터 제 2 선택 신호(S2)가 인가되면 상기 제 2 전압 분배 수단(90)의 분배전압들 중 상기 제 2 선택 신호(S2)에 해당되는 분배전압을 전달한다.
상기 출력수단(40)은 제 3 노드(23)에 비반전단자가 접속되고, 출력신호(DACOUT)가 출력되는 출력단(3)에 반전단자가 접속된 OP AMP로 구성된다. 상기 출력수단(40)은 상기 제 2 스위칭 수단(100) 으로부터 상기 제 2 선택 신호(S2)에 의해 선택된 소정 분배전압이 인가되면 이를 출력한다.
본 발명의 실시예에 따른 참조 도면 도 2, 도 3과 도 4A내지 도 4B를 참조하면서, 본발명에 따른 동작을 설명하면 다음과 같다.
상위 X비트와 하위 Y비트로 구성된 임의의 N비트 디지탈 입력 신호(DIN) 중 상기 상위 X비트 신호(DIN1)가 인가되면 이를 디코딩하여 제 1 선택 신호(S1)를 발생하는 제 1 디코더수단(50)은, 도 4A에 그 동작 타이밍도가 도시되어 있다. 만일, 4비트의 디지탈 신호(DIN) 0110을 아날로그 신호로 바꾸고자 한다면 제 1 디코더수단(50)은 디지탈 입력 신호(DIN) 0110중 상위 비트 신호(DIN1) 01이 D3, D2에 인가되어 이를 디코딩하여 제 1 스위칭 수단(70)의 한쌍의 sw2t와 sw2b가 선택되는 제 1 선택 신호(S1)를 출력한다. 제 1 기준 전압(VREFT) 및 제 2 기준 전압(VREFB)을 인가하면 이를 소정 비율로 분배하는 제 1 전압 분배 수단(60)은, 제 1 기준 전압(VREFT)이 인가되는 제 1 입력 단자(1)에 5V, 제 2 기준 전압(VREFB)이 인가되는 제 2 입력 단자(2)에 0V를 인가하면 상기 제 1 기준 전압(VREFT)과 제 2 기준 전압(VREFB)사이에 직렬 연결된 22개의 각 저항에 1/4비율로 전압이 분배된다.
상기 제 1 전압 분배 수단(60)의 접속점들과 대응되는 제 1 스위칭 수단(70)은, 제 1 선택 신호(S1)의 응답에 의해 한쌍의 sw2t , sw2b 스위칭 소자들이 선택되어 이에 해당되는 소정 분배전압쌍을 출력한다. 제 1 상위 스위칭 소자 sw2t에 의해 출력되는 분배전압은 제 1 도전경로(21)로,제 2 하위스위칭소자 sw2b에 의해 출력되는 분배전압은 제 2 도전경로(22)로 전달된다. 상기 제 1 스위칭 수단(70)의 선택된 한쌍의 스위칭 소자 sw2t와 sw2b에 의해 발생되는 분배전압쌍은 수학식 1에 의해 다음과 같이 계산된다.
[수학식 1]
{ ( VREFT - VREFB )*RM/4RM }1`∼ { ( VREFT - VREFB )*2RM/4RM }
VREFT : 제 1 기준 전압
VREFB : 제 2 기준 전압
상기 수학식 1에 의하면, 제 1 스위칭 수단(70)으로부터 출력되는 분배전압은 1.25V∼2.5V영역의 값을 갖고, 이 값은 제 1 도전경로(21) 및 제 2 도전경로(22)를 통해 전달된다.
제 2 전압 분배 수단(70)은, 상기 제 1 스위칭 수단(70)의 제 2 선택 신호(S2)에 의해 선택된 분배전압 1.25V∼2.5V가 인가되어 제 1 도전경로(21)와 제 2 도전경로(22) 사이에 직렬 연결된 22개 저항들(RL)의 접속점들(n1 - n4)에 1/4비율로 재분배한다. 입력 신호 N비트(DIN) 중 하위 Y비트 신호(DIN2)가 인가되어 이를 디코딩하여 제 2 선택 신호(S2)를 출력하는 제 2 디코더수단(80)은, 도 4B에 그 동작 타이밍도가 도시되어 있다.
상기 0110 디지탈 입력 신호(DIN)중 하위 비트 신호(DIN2) 10이 D1, D0에 인가되면 제 2 디코더 수단(80)은 이를 디코딩하여 제 2 스위칭 수단(100)의 제 3 스위칭 소자들 중 swl3가 선택되는 제 2 선택 신호(S2)를 출력한다. 상기 제 2 전압 분배 수단(90)의 접속점들(n1 - n4)과 제 3 노드 (23) 사이에 각각 접속된 제 2 스위칭 수단(100)은, 상기 제 2 선택 신호(S2)의 응답에 따라 스위칭 소자들 중 swl3 가 선택되어 이에 해당되는 접속점의 소정 분배전압을 출력한다. 출력수단(40)은 상기 제 2 스위칭 수단(100)으로부터 제 2 선택 신호(S2)에 따라 선택되는 소정 분배전압 1.25/2 + 1.25 = 1.875V 이 인가되어 상기 전압값을 출력한다. 상기 도 1에 도시된 회로에 디지탈 입력 신호(DIN) 0110를 인가하면 1.875V의 전압값이 출력되며, 도 3에 도시된 회로에 같은 디지탈 입력 신호(DIN) 0110를 상위 X비트, 하위 Y비트 분리하여 인가해도 1.875V의 같은 전압값이 출력된다. 이 결과들에 대한 출력 파형은 도 2에 도시되어 있다.
이와 같은 회로에 의해서, 본 발명의 디지탈-아날로그 변환기 회로로부터 상위 X비트, 하위 Y비트로 구성된 N비트의 디지탈 신호(DIN)를 분리하여 입력하면 종래의 디지탈-아날로그 변환기 회로에서와 같은 출력 결과를 얻으면서도 저항들의 수를 줄일수 있다.
상기한 바와 같이, 본 발명의 디지탈-아날로그 변환기는 임의의 N비트의 디지탈 신호를 상위 X비트, 하위 Y비트로 분리하여 입력함으로써 기존의 2N만큼 기하급수적으로 늘어나던 저항수를 줄여 저항이 차지하던 면적을 줄일수 있고 수많은 저항에 따른 오차를 줄여 높은 해상도를 가져올 수 있다.

Claims (8)

  1. X 비트(여기서, X는 양의 정수)와 Y비트(여기서, Y는 양의 정수)로 나눠지는 N비트(여기서, N은 양의 정수)의 입력 신호 중 상기 X비트의 제 1 입력 신호 (DIN1)가 인가되면 이를 디코딩하여 제 1 선택 신호(S1)를 발생하는 제 1 디코더 수단(50)과;
    외부로부터 제 1 기준 전압(VREFT)과 제 2 기준 전압(VREFB)이 인가되면 이를 소정의 비율로 분배하여 소정 레벨의 분배전압들을 발생하는 제 1 전압 분배 수단(60)과;
    상기 제 1 디코더수단(50)으로부터 상기 제 1 선택 신호(S1)가 인가되면 상기 제 1 전압 분배 수단(60)으로부터 발생되는 분배전압들 중 상기 제 1 선택 신호에 해당되는 소정의 분배전압쌍을 전달하는 제 1 스위칭 수단(70)과;
    상기 N비트의 입력 신호 중 상기 Y비트의 제 2 입력 신호(DIN2)가 인가되면 이를 디코딩하여 제 2 선택 신호(S2)를 발생하는 제 2 디코더수단(80)과;
    상기 제 1 스위칭 수단(70)으로부터 상기 제 1 선택 신호(S1)에 따라 선택되는 소정의 분배전압쌍이 인가되면 이를 소정의 비율로 분배하여 소정 레벨의 분배전압들을 발생하는 제 2 전압 분배 수단(90)과;
    상기 제 2 디코더수단(80)으로부터 상기 제 2 선택 신호(S2)가 인가되면 상기 제 2 전압 분배 수단(90)으로부터 발생되는 분배전압들 중 상기 제 2 선택 신호(S2)에 해당되는 소정의 분배전압을 전달하는 제 2 스위칭 수단(100)과;
    상기 제 2 스위칭 수단(100)으로부터 상기 제 2 선택 신호(S2)에 따라 선택되는 소정의 분배전압이 인가되면 이를 출력하는 출력수단(40)을 포함하는 디지탈-아날로그 변환기.
  2. 제 1 항에 있어서,
    상기 제 1 전압 분배 수단(60)은;
    상기 제 1 기준 전압(VREFT)이 인가되는 제 1 입력 단자(1)와,
    상기 제 2 기준 전압(VREFB)이 인가되는 제 2 입력 단자(2)와,
    상기 제 1 입력 단자(1)와 상기 제 2 입력 단자(2)사이에 직렬 연결된 2X개의 저항수단들(RM)로 구성되는 디지탈-아날로그 변환기.
  3. 제 2 항에 있어서,
    상기 제 1 전압 분배 수단(60)의 각 저항수단은(RM)은 동일한 저항값을 갖는 저항수단들로 구성되는 디지탈-아날로그 변환기.
  4. 제 1 항에 있어서,
    상기 제 1 스위칭수단(70)은;
    제 1 도전경로(21)와,
    제 2 도전경로(22)와,
    상기 제 1 도전경로(21)와 상기 각 저항수단(RM)의 제 1 노드군(nt1 - nt4) 사이에 접속되는 제 1 상위 스위칭 소자들(sw1t - sw4t)과,
    상기 제 2 도전경로(22)와 상기 각 저항수단(RM)의 제 2 노드군(nb1 -nb4)사이에 접속되는 제 2 하위 스위칭 소자들(sw1b -sw4b)로 구성되는 디지탈-아날로그 변환기.
  5. 제 1 항에 있어서,
    상기 제 2 전압 분배 수단(90)은;
    상기 제 1 도전경로(21)와 제 2 도전경로(22) 사이에 직렬 연결된 2Y개의 저항수단들(RL)로 구성되는 디지탈-아날로그 변환기.
  6. 제 5 항에 있어서,
    상기 제 2 전압 분배 수단(90)의 각 저항수단은, 동일한 저항값을 갖는 저항수단들로 구성되는 디지탈-아날로그 변환기.
  7. 제 1 항에 있어서,
    상기 제 2 스위칭 수단(100)은;
    제 3 노드(23)와,
    상기 제 2 전압 분배 수단(90)의 접속점들(n1 -n4)과 상기 제 3 노드(23)사이에 각각 접속된 제 3 스위칭 소자들(swl1 - swl4)로 구성되는 디지탈-아날로그 변환기.
  8. 제 1 항에 있어서,
    상기 출력수단(40)은;
    상기 제 3 노드(23)에 비반전 단자가 접속되고 출력단자(3)와 반전단자가 접속된 OP AMP로 구성되는 디지탈-아날로그 변환기.
KR1019970000156A 1997-01-07 1997-01-07 저항열을 이용한 디지탈-아날로그 변환기 KR19980065270A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970000156A KR19980065270A (ko) 1997-01-07 1997-01-07 저항열을 이용한 디지탈-아날로그 변환기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970000156A KR19980065270A (ko) 1997-01-07 1997-01-07 저항열을 이용한 디지탈-아날로그 변환기

Publications (1)

Publication Number Publication Date
KR19980065270A true KR19980065270A (ko) 1998-10-15

Family

ID=65952379

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970000156A KR19980065270A (ko) 1997-01-07 1997-01-07 저항열을 이용한 디지탈-아날로그 변환기

Country Status (1)

Country Link
KR (1) KR19980065270A (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100625752B1 (ko) * 1999-05-13 2006-09-20 후지쯔 가부시끼가이샤 전압 발생 회로 및 디지털 아날로그 변환 회로
KR100708939B1 (ko) * 2005-08-08 2007-04-17 삼성전기주식회사 디지털/아날로그 변환기
KR100735493B1 (ko) * 2005-06-21 2007-07-04 삼성전기주식회사 디지털/아날로그 변환기
KR101879331B1 (ko) * 2017-03-08 2018-07-18 충북대학교 산학협력단 이중 출력용 폴디드 저항열 디지털 아날로그 변환기

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100625752B1 (ko) * 1999-05-13 2006-09-20 후지쯔 가부시끼가이샤 전압 발생 회로 및 디지털 아날로그 변환 회로
KR100735493B1 (ko) * 2005-06-21 2007-07-04 삼성전기주식회사 디지털/아날로그 변환기
KR100708939B1 (ko) * 2005-08-08 2007-04-17 삼성전기주식회사 디지털/아날로그 변환기
KR101879331B1 (ko) * 2017-03-08 2018-07-18 충북대학교 산학협력단 이중 출력용 폴디드 저항열 디지털 아날로그 변환기

Similar Documents

Publication Publication Date Title
JP3828667B2 (ja) デジタル／アナログ変換器
EP0102609A2 (en) Digital-analog converter
US4338592A (en) High accuracy digital-to-analog converter and transient elimination system thereof
US8963757B2 (en) D/A converter including higher-order resistor string
KR970013784A (ko) 디지탈-아날로그 변환회로
EP0153778A2 (en) Multi-step parallel analog-digital converter
EP3442123B1 (en) Digital to analog converter (dac) having sub-dacs with arrays of resistors
KR940017236A (ko) 아날로그 디지탈 컨버터
JPH07107981B2 (ja) ローノイズ・スイッチキャパシター・デジタル／アナログ変換器
US4873525A (en) Compact R segment D/A converter
US6166672A (en) Digital/analog converter and method using voltage distribution
JPS61240716A (ja) ディジタルアナログコンバ−タ
EP0378840A2 (en) Digital to analog converter having single resistive string with shiftable voltage thereacross
KR20090031184A (ko) 디지털 투 아날로그 컨버터
JP2598138B2 (ja) Ｄ／ａ変換器
KR19980065270A (ko) 저항열을 이용한 디지탈-아날로그 변환기
JP2837726B2 (ja) ディジタル・アナログ変換器
US5673045A (en) Digital-to-analog conversion circuit and analog-to-digital conversion device using the circuit
KR20020064321A (ko) 디지털/아날로그 변환기
JPH06268523A (ja) Ｄ／ａ変換器
JP2005252663A (ja) 電流セルマトリクス型ディジタル・アナログ変換器
US6127959A (en) Flash analog-to-digital converter with reduced number of resistors and comparators
KR19990026127A (ko) 고집적화를 위한 디지털-아날로그 변환 회로
KR19980072821A (ko) 저항열을 줄인 디지털-아날로그 변환기
JP3128477B2 (ja) 電圧分割回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application