KR19980058691A - 모오스 트랜지스터 및 그의 제조 방법 - Google Patents

모오스 트랜지스터 및 그의 제조 방법 Download PDF

Info

Publication number
KR19980058691A
KR19980058691A KR1019960078025A KR19960078025A KR19980058691A KR 19980058691 A KR19980058691 A KR 19980058691A KR 1019960078025 A KR1019960078025 A KR 1019960078025A KR 19960078025 A KR19960078025 A KR 19960078025A KR 19980058691 A KR19980058691 A KR 19980058691A
Authority
KR
South Korea
Prior art keywords
type
region
concentration impurity
trench
impurity region
Prior art date
Application number
KR1019960078025A
Other languages
English (en)
Other versions
KR100240881B1 (ko
Inventor
서정원
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019960078025A priority Critical patent/KR100240881B1/ko
Publication of KR19980058691A publication Critical patent/KR19980058691A/ko
Application granted granted Critical
Publication of KR100240881B1 publication Critical patent/KR100240881B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1037—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure and non-planar channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 핫캐리어효과 및 소오스/드레인의 저항을 감소시켜 전류 구동력을 최대화할 수 있는 모오스 트랜지스터 및 그의 제조 방법에 관한 것으로, 반도체 기판과; 상기 반도체 기판상에 활성영역과 비활성영역을 정의하여 형성된 소자분리영역과; 상기 반도체 기판은 상기 활성영역의 모오스 트랜지스터의 채널 영역이 소정의 두께로 식각되어 트렌치가 형성되고, 상기 트렌치를 포함하여 상기 활성영역상에 형성된 게이트 절연막과; 상기 트렌치의 일측 활성영역내에 형성된 n- 형 제 1 저농도 불순물 영역과; 상기 트렌치의 타측 활성영역내에 형성된 n- 형 제 2 저농도 불순물 영역과; 상기 트렌치를 충전하면서 상기 활성영역상에 형성되어 있되, 그 양단이 상기 n- 형 제 1 저농도 불순물 영역 및 n- 형 제 2 저농도 불순물 영역과 소정 부분 오버랩되도록 형성된 게이트 전극과; 상기 게이트 전극의 상부 표면을 포함하여 양측벽에 형성된 게이트 스페이서와; 상기 n- 형 제 1 저농도 불순물 영역내에 형성되어 있되, 상기 게이트 전극과 오버랩되지 않도록 상기 트렌치와 소정의 거리를 두고 형성된 n+ 형 제 1 고농도 불순물 영역과; 상기 n- 형 제 2 저농도 불순물 영역내에 형성되어 있되, 상기 게이트 전극과 오버랩되지 않도록 상기 트렌치와 소정의 거리를 두고 형성된 n+ 형 제 2 고농도 불순물 영역을 포함하는 구조를 갖는다. 이와 같은 장치 및 제조 방법에 의해서, n- 형 소오스/드레인 영역의 접합 곡률을 확보할 수 있기 때문에 낮은 전압 레벨에서의 브레이크 다운을 방지할 수 있고, 또한, 확장된 게이트 전극이 n- 형 소오스/드레인 영역과 오버랩되므로 핫캐리어효과를 감소시킬 수 있으며, 아울러 소오스/드레인의 저항이 감소하기 때문에 모오스 트랜지스터의 전류 구동력을 최대화할 수 있다.

Description

모오스 트랜지스터 및 그의 제조 방법(a MOS transistor and method of fabricating the same)
본 발명은 모오스 트랜지스터 및 그의 제조 방법에 관한 것으로, 좀 더 구체적으로는, 핫캐리어효과 및 소오스/드레인의 저항을 감소시켜 전류 구동력을 최대화하는 모오스 트랜지스터 및 그의 제조 방법에 관한 것이다.
드라이버 IC(driver Integrated Circuit)는 액정표시장치(Liquid Crystal Display)와 마이컴(micom), 그리고 여러 산업 분야에서 기기를 구동시키기 위한 출력 드라이버 IC에 광범위하게 사용되고 있다.
모오스 트랜지스터는 이와 같은 드라이버 IC용으로서 가장 일반적으로 사용되는 소자인데, 모오스 트랜지스터가 드라이버 IC용 소자로 사용되기 위해서는 높은 내압(high breakdown voltage)과 높은 구동 전류(high driver current), 그리고 낮은 동작 저항(low on state resistance)이 필수적으로 요구된다.
도 1A 내지 도 1D에는 상술한 바와 같은 종래 드라이버 IC용 모오스 트랜지스터의 제조 방법이 순차적으로 도시되어 있다.
먼저, 도 1A를 참조하면, 반도체 기판(10)상에 패드산화막(12)을 형성하고, 이어, 상기 패드산화막(12)상에 활성영역(a)과 비활성영역(b)을 정의하여 질화막 패턴(14)을 형성한다.
다음, 도 1B에 있어서, 상기 질화막 패턴(14)을 마스크로 사용하고, 상기 패드산화막(12)을 산화(oxidation)하여 필드산화막(16)을 형성한 후, 상기 질화막 패턴(14) 및 상기 필드산화막(16)사이의 활성영역(a)상의 패드산화막을 제거한다.
그리고, 상기 반도체 기판(10)의 활성영역(a)의 소오스 및 드레인이 형성될 영역을 정의하여 저농도의 n- 형 불순물 이온을 주입하여 n-형 소오스/드레인 영역(18a, 18b)을 형성한다.
이어서, 이 기술 분야에서 잘 알려진 포토리소그라피(photolithography)기술을 수행하여 상기 반도체 기판(10)의 활성영역(a)상에 도 1C에 도시된 바와 같이 게이트 산화막(20) 및 게이트 전극(22)을 형성한다.
마지막으로, 상기 반도체 기판(10)의 활성영역의 소오스/드레인이 형성될 영역에 고농도의 n+ 형 불순물 이온을 주입한 후, 후속 열공정을 거치면 도 1D에 도시된 바와 같이 n- 형 소오스/드레인 영역(18a, 18b)과, 상기 n- 형 소오스/드레인 영역(18a, 18b)내의 n+ 형 소오스/드레인 영역(24a, 24b)이 형성된다.
그러나, 상기한 바와같은 모오스 트랜지스터에 의하면, 상기 n+ 형 소오스/드레인 영역(24a, 24b)을 감싸고 있는 n- 형 소오스/드레인 영역(18a, 18b)의 접합 깊이(junction depth)가 그다지 깊지 않고, 또한 n- 형 소오스/드레인 영역(18a, 18b)의 접합 곡률(junction curvature)이 작기 때문에 낮은 전압 레벨에서 브레이크다운(breakdown)을 일으키는 문제점이 발생된다.
또한, 소오스/드레인 영역의 저항이 지나치게 크기 때문에 드라이버 IC용 모오스 트랜지스터로서 전류 구동력을 최대화할 수 없는 문제점이 발생된다.
상술한 문제점을 해결하기 위해 제안된 본 발명은, 핫캐리어효과 및 소오스/드레인의 저항을 감소시켜 전류 구동력을 최대화할 수 있는 모오스 트랜지스터 및 그의 제조 방법을 제공하는 데 그 목적이 있다.
도 1A 내지 도 1D는 종래 모오스 트랜지스터의 제조 방법을 순차적으로 보여주는 공정도;
도 2는 본 발명의 실시예에 따른 모오스 트랜지스터의 구조를 개략적으로 보여주는 단면도;
도 3A 내지 도 3D는 도 2 본 발명의 실시예에 따른 모오스 트랜지스터의 제조 방법을 순차적으로 보여주는 도면.
* 도면의 주요 부분에 대한 부호 설명
10 : 반도체 기판12 : 패드산화막
14 : 질화막 패턴16 : 필드산화막
17 : 게이트 산화막18a : n- 소오스 영역
18b : n- 드레인 영역19 : 게이트 전극
21 : 게이트 스페이서24a : n+ 소오스 영역
24b : n+ 드레인 영역
(구성)
상술한 바와 같은 목적을 달성하기 위한 본 발명에 의하면, 모오스 트랜지스터는, 반도체 기판과; 상기 반도체 기판상에 활성영역과 비활성영역을 정의하여 형성된 소자분리영역과; 상기 반도체 기판은 상기 활성영역의 모오스 트랜지스터의 채널 영역이 소정의 두께로 식각되어 트렌치가 형성되고, 상기 트렌치를 포함하여 상기 활성영역상에 형성된 게이트 절연막과; 상기 트렌치의 일측 활성영역내에 형성된 n- 형 제 1 저농도 불순물 영역과; 상기 트렌치의 타측 활성영역내에 형성된 n- 형 제 2 저농도 불순물 영역과; 상기 트렌치를 충전하면서 상기 활성영역상에 형성되어 있되, 그 양단이 상기 n- 형 제 1 저농도 불순물 영역 및 n- 형 제 2 저농도 불순물 영역과 소정 부분 오버랩되도록 형성된 게이트 전극과; 상기 게이트 전극의 상부 표면을 포함하여 양측벽에 형성된 게이트 스페이서와; 상기 n- 형 제 1 저농도 불순물 영역내에 형성되어 있되, 상기 게이트 전극과 오버랩되지 않도록 상기 트렌치와 소정의 거리를 두고 형성된 n+ 형 제 1 고농도 불순물 영역과; 상기 n- 형 제 2 저농도 불순물 영역내에 형성되어 있되, 상기 게이트 전극과 오버랩되지 않도록 상기 트렌치와 소정의 거리를 두고 형성된 n+ 형 제 2 고농도 불순물 영역을 포함한다.
이 장치의 바람직한 실시예에 있어서, 상기 n- 형 제 1 저농도 불순물 영역과 상기 n+ 형 제 1 고농도 불순물 영역은 소오스 영역이다.
이 장치의 바람직한 실시예에 있어서, 상기 n- 형 제 2 저농도 불순물 영역과 상기 n+ 형 제 2 고농도 불순물 영역은 드레인 영역이다.
이 장치의 바람직한 실시예에 있어서, 상기 n- 형 제 1 및 제 2 불순물 영역은 0.5 - 1.0 ㎛ 범위내의 깊이로 형성된다.
이 장치의 바람직한 실시예에 있어서, 상기 트렌치는 0.5 - 1.0 ㎛ 범위내의 깊이로 형성된다.
상술한 목적을 달성하기 위한 본 발명에 의하면, 모오스 트랜지스터의 제조 방법은, 반도체 기판의 활성영역과 비활성영역을 정의하여 필드산화막을 형성하는 공정과; 상기 반도체 기판의 활성영역의 모오스 트랜지스터의 채널 영역을 소정의 두께로 식각하여 트렌치를 형성하는 공정과; 상기 트렌치를 포함하여 상기 활성영역상에 게이트 절연막을 형성하는 공정과; 상기 트렌치를 충전하여 상기 게이트 절연막상에 게이트 전극을 형성하는 공정과; 상기 게이트 전극의 일측의 상기 활성영역내에 n- 형 불순물 이온을 주입하여 n- 형 제 1 저농도 불순물 영역을 형성하는 공정과; 상기 게이트 전극의 타측의 상기 활성영역내에 n- 형 불순물 이온을 주입하여 n- 형 제 2 저농도 불순물 영역을 형성하는 공정과; 상기 게이트 전극의 양측벽에 게이트 스페이서를 형성하는 공정과; 상기 n- 형 제 1 저농도 불순물 영역내에 n+ 형 불순물 이온을 주입하여 n+ 형 제 1 고농도 불순물 영역을 형성하는 공정과; 상기 n- 형 제 2 저농도 불순물 영역내에 n+ 형 불순물 이온을 주입하여 n+ 형 제 2 고농도 불순물 영역을 형성하는 공정을 포함한다.
이 방법의 바람직한 실시예에 있어서, 상기 n- 형 제 1 저농도 불순물 영역과 상기 n+ 형 제 1 고농도 불순물 영역은 소오스 영역이다.
이 방법의 바람직한 실시예에 있어서, 상기 n- 형 제 2 저농도 불순물 영역과 상기 n+ 형 제 2 고농도 불순물 영역은 드레인 영역이다.
이 방법의 바람직한 실시예에 있어서, 상기 n- 형 불순물 이온은 인이다.
이 방법의 바람직한 실시예에 있어서, 상기 n- 형 불순물 이온은 50 - 180 keV 범위내에서 주입된다.
이 방법의 바람직한 실시예에 있어서, 상기 n-형 불순물 이온은 3.0E12 - 1.0E13 ions/cm2범위내의 농도를 갖는다.
이 방법의 바람직한 실시예에 있어서, 상기 n- 형 제 1 및 제 2 불순물 영역은 0.5 - 1.0 ㎛ 범위내의 깊이로 형성된다.
이 방법의 바람직한 실시예에 있어서, 상기 n+ 형 불순물 이온은 비소이다.
이 방법의 바람직한 실시예에 있어서, 상기 n+ 형 불순물 이온은 40 - 100 KeV 범위내에서 주입된다.
이 방법의 바람직한 실시예에 있어서, 상기 n+ 형 불순물 이온은 2.0E15 - 6.0E15 ions/cm2범위내의 농도를 갖는다.
이 방법의 바람직한 실시예에 있어서, 상기 트렌치는 0.5 - 1.0 ㎛ 범위내의 깊이로 형성된다.
(작용)
이와 같은 장치 및 제조 방법에 의해서, n- 형 소오스/드레인 영역의 접합 곡률을 확보할 수 있기 때문에 낮은 전압 레벨에서의 브레이크 다운을 방지할 수 있다.
또한, 확장된 게이트 전극이 n- 형 소오스/드레인 영역과 오버랩되므로 핫캐리어효과를 감소시킬 수 있고, 소오스/드레인의 저항이 감소하기 때문에 모오스 트랜지스터의 전류 구동력을 최대화할 수 있다.
(실시예)
이하, 본 발명의 실시예를 첨부 도면 도 2 및 도 3에 의거해서 상세히 설명한다.
도 2 및 도 3에 있어서, 도 1A 내지 도 1D에 도시된 모오스 트랜지스터의 구성 요소와 동일한 기능을 수행하는 구성 요소에 대해서는 동일한 참조 번호를 병기한다.
도 2에는 본 발명의 실시예에 따른 모오스 트랜지스터의 구조가 개략적으로 도시되어 있다.
도 2를 참조하면, 본 발명의 실시예에 따른 모오스 트랜지스터는, 반도체 기판(10)과, 상기 반도체 기판(10)상에 활성영역(a)과 비활성영역(b)을 정의하여 형성된 소자분리영역(16)과, 상기 반도체 기판(10)은 상기 활성영역(a)의 모오스 트랜지스터의 채널 영역(c)이 소정의 두께로 식각되어 트렌치(15)가 형성되고, 상기 트렌치(15)를 포함하여 상기 활성영역(a)상에 형성된 게이트 절연막(17)과, 상기 트렌치(15)의 일측 활성영역(a)내에 형성된 n- 형 제 1 저농도 불순물 영역(18a)과, 상기 트렌치(15)의 타측 활성영역(a)내에 형성된 n- 형 제 2 저농도 불순물 영역(18b)과, 상기 트렌치(15)를 충전하면서 상기 활성영역(a)상에 형성되어 있되, 그 양단이 상기 n- 형 제 1 저농도 불순물 영역(18a) 및 n- 형 제 2 저농도 불순물 영역(18b)과 소정 부분 오버랩되도록 형성된 게이트 전극(19)과, 상기 게이트 전극(19)의 양측벽에 형성된 게이트 스페이서(21)와, 상기 n- 형 제 1 저농도 불순물 영역(18a)내에 형성되어 있되, 상기 게이트 전극(19)과 오버랩되지 않도록 상기 트렌치(15)와 소정의 거리를 두고 형성된 n+ 형 제 1 고농도 불순물 영역(24a)과, 상기 n- 형 제 2 저농도 불순물 영역(18b)내에 형성되어 있되, 상기 게이트 전극(19)과 오버랩되지 않도록 상기 트렌치(15)와 소정의 거리를 두고 형성된 n+ 형 제 2 고농도 불순물 영역(24b)을 포함하는 구조를 갖는다.
여기에서, 상기 n- 형 제 1 저농도 불순물 영역(18a)과 상기 n+ 형 제 1 고농도 불순물 영역(24a)은 소오스 영역이고, 상기 n- 형 제 2 저농도 불순물 영역(18b)과 상기 n+ 형 제 2 고농도 불순물 영역(24b)은 드레인 영역이다. 또한, 상기 n- 형 제 1 및 제 2 불순물 영역(18a, 18b), 그리고 상기 트렌치(15)는 약 0.5 - 1.0 ㎛ 범위내의 깊이로 형성된다.
도 3A 내지 도 3D에는 본 발명의 실시예에 따른 모오스 트랜지스터의 제조 방법이 순차적으로 도시되어 있다.
도 3A 내지 도 3D를 참조하면 상술한 바와 같은 구조를 갖는 모오스 트랜지스터의 제조 방법은 다음과 같다.
먼저, 도 3A를 참조하면, 반도체 기판(10)상에 패드산화막(12)을 사이에 두고 활성영역(a)과 비활성영역(b)을 정의하여 질화막 패턴(14)을 형성한다.
다음, 도 3B에 있어서, 상기 질화막 패턴(14)을 마스크로 사용하고, 상기 질화막 패턴(14)양단의 패드산화막(12)의 LOCOS 공정을 수행하여 필드산화막(16)을 형성한다.
이어서, 상기 반도체 기판(10)의 활성영역(a)에서 모오스 트랜지스터의 채널(c)이 형성될 영역의 반도체 기판(10)을 소정의 두께로 식각하여 트렌치(15)를 형성한다. 이때, 상기 트렌치(15)는 약 0.5 - 1.0 ㎛ 범위내의 깊이로 형성된다.
그리고, 상기 트렌치(15)를 포함하여 상기 활성영역(a)상에 게이트 절연막(17)을 형성한 후, 상기 트렌치(15)를 충전하여 상기 게이트 절연막(17)상에 게이트 전극(19)을 형성하되, 이 게이트 전극의 양단이 상기 트렌치(15)양측의 활성영역과 소정 부분 오버랩(overlap)되도록 형성한다.
이어서, 도 3C에 도시된 바와 같이, 상기 게이트 전극(19)의 일측의 상기 활성영역(a)내에 n- 형 불순물 이온을 주입하여 n- 형 저농도 소오스 영역(18a)을 형성한다.
그리고, 상기 게이트 전극(19)의 타측의 상기 활성영역(a)내에 마찬가지로 n- 형 불순물 이온을 주입하여 n- 형 저농도 드레인 영역(18b)을 형성한다. 그리고, 상기 게이트 전극(19)의 상부 표면을 포함하여 양측벽에 게이트 스페이서(21)를 형성한다.
여기에서, 상기 n- 형 불순물 이온은 인(phosphorus)이 사용되고, 이는 약 50 - 180 keV 범위내에서 주입되며, 또한 상기 n-형 불순물 이온은 3.0E12 - 1.0E13 ions/cm2범위내의 농도를 갖는다. 그리고, 상기 n- 형 저농도 소오스 및 드레인 영역(18a, 18b)은 약 0.5 - 1.0 ㎛ 범위내의 깊이로 형성된다.
마지막으로, 상기 n- 형 저농도 소오스 영역(18a)내에 n+ 형 불순물 이온을 주입하여 n+ 형 고농도 소오스 영역(24a)을 형성하고, 이어서, 상기 n- 형 저농도 드레인 영역(18b)내에 마찬가지로 n+ 형 불순물 이온을 주입하여 n+ 형 고농도 드레인 영역(24b)을 형성하면, 도 3D에 도시된 바와 같은 모오스 트랜지스터가 형성된다.
이때, 상기 n+ 형 불순물 이온은 비소(arsenic)가 사용되고, 이는 약 40 - 100 KeV 범위내에서 주입되며, 또한 상기 n+ 형 불순물 이온은 약 2.0E15 - 6.0E15 ions/cm2범위내의 농도를 갖다.
상술한 바와 같은 모오스 트랜지스터 및 그의 제조 방법에 의해서, n- 형 소오스/드레인 영역의 접합 곡률을 확보할 수 있고, 따라서 낮은 전압 레벨에서의 브레이크 다운을 방지할 수 있다.
또한, 확장된 게이트 전극이 n- 형 소오스/드레인 영역과 오버랩되기 때문에 핫캐리어효과를 감소시킬 수 있고, 소오스/드레인의 저항이 감소하므로 모오스 트랜지스터의 전류 구동력을 최대화할 수 있다.

Claims (18)

  1. 반도체 기판(10)과;
    상기 반도체 기판(10)상에 활성영역(a)과 비활성영역(b)을 정의하여 형성된 소자분리영역(16)과;
    상기 반도체 기판(10)은 상기 활성영역(a)의 모오스 트랜지스터의 채널 영역(c)이 소정의 두께로 식각되어 트렌치(15)가 형성되고,
    상기 트렌치(15)를 포함하여 상기 활성영역(a)상에 형성된 게이트 절연막(17)과;
    상기 트렌치(15)의 일측 활성영역(a)내에 형성된 n- 형 제 1 저농도 불순물 영역(18a)과;
    상기 트렌치(15)의 타측 활성영역(a)내에 형성된 n- 형 제 2 저농도 불순물 영역(18b)과;
    상기 트렌치(15)를 충전하면서 상기 활성영역(a)상에 형성되어 있되, 그 양단이 상기 n- 형 제 1 저농도 불순물 영역(18a) 및 n- 형 제 2 저농도 불순물 영역(18b)과 소정 부분 오버랩되도록 형성된 게이트 전극(19)과;
    상기 게이트 전극(19)의 양측벽에 형성된 게이트 스페이서(21)와;
    상기 n- 형 제 1 저농도 불순물 영역(18a)내에 형성되어 있되, 상기 게이트 전극(19)과 오버랩되지 않도록 상기 트렌치(15)와 소정의 거리를 두고 형성된 n+ 형 제 1 고농도 불순물 영역(24a)과;
    상기 n- 형 제 2 저농도 불순물 영역(18b)내에 형성되어 있되, 상기 게이트 전극(19)과 오버랩되지 않도록 상기 트렌치(15)와 소정의 거리를 두고 형성된 n+ 형 제 2 고농도 불순물 영역(24b)을 포함하는 모오스 트랜지스터.
  2. 제 1 항에 있어서,
    상기 n- 형 제 1 저농도 불순물 영역(18a)과 상기 n+ 형 제 1 고농도 불순물 영역(24a)은 소오스 영역인 모오스 트랜지스터.
  3. 제 1 항에 있어서,
    상기 n- 형 제 2 저농도 불순물 영역(18b)과 상기 n+ 형 제 2 고농도 불순물 영역(24b)은 드레인 영역인 모오스 트랜지스터.
  4. 제 1 항에 있어서,
    상기 n- 형 제 1 및 제 2 불순물 영역(18a, 18b)은 0.5 - 1.0 ㎛ 범위내의 깊이로 형성되는 모오스 트랜지스터.
  5. 제 1 항에 있어서,
    상기 트렌치(15)는 0.5 - 1.0 ㎛ 범위내의 깊이로 형성되는 모오스 트랜지스터.
  6. 제 1 항에 있어서,
    상기 게이트 절연막(17)은 500 - 1500Å 범위내에서 형성되는 모오스 트랜지스터.
  7. 반도체 기판(10)의 활성영역(a)과 비활성영역(b)을 정의하여 필드산화막(16)을 형성하는 공정과;
    상기 반도체 기판(10)의 활성영역(a)의 모오스 트랜지스터의 채널 영역(c)을 소정의 두께로 식각하여 트렌치(15)를 형성하는 공정과;
    상기 트렌치(15)를 포함하여 상기 활성영역(a)상에 게이트 절연막(17)을 형성하는 공정과;
    상기 트렌치(15)를 충전하여 상기 게이트 절연막(17)상에 게이트 전극(19)을 형성하는 공정과;
    상기 게이트 전극(19)의 일측의 상기 활성영역(a)내에 n- 형 불순물 이온을 주입하여 n- 형 제 1 저농도 불순물 영역(18a)을 형성하는 공정과;
    상기 게이트 전극(19)의 타측의 상기 활성영역(a)내에 n- 형 불순물 이온을 주입하여 n- 형 제 2 저농도 불순물 영역(18b)을 형성하는 공정과;
    상기 게이트 전극(19)의 양측벽에 게이트 스페이서(21)를 형성하는 공정과;
    상기 n- 형 제 1 저농도 불순물 영역(18a)내에 n+ 형 불순물 이온을 주입하여 n+ 형 제 1 고농도 불순물 영역(24a)을 형성하는 공정과;
    상기 n- 형 제 2 저농도 불순물 영역(18b)내에 n+ 형 불순물 이온을 주입하여 n+ 형 제 2 고농도 불순물 영역(24b)을 형성하는 공정을 포함하는 모오스 트랜지스터 제조 방법.
  8. 제 7 항에 있어서,
    상기 n- 형 제 1 저농도 불순물 영역(18a)과 상기 n+ 형 제 1 고농도 불순물 영역(24a)은 소오스 영역인 모오스 트랜지스터 제조 방법.
  9. 제 7 항에 있어서,
    상기 n- 형 제 2 저농도 불순물 영역(18b)과 상기 n+ 형 제 2 고농도 불순물 영역(24b)은 드레인 영역인 모오스 트랜지스터 제조 방법.
  10. 제 7 항에 있어서,
    상기 n- 형 불순물 이온은 인을 사용하는 모오스 트랜지스터 제조 방법.
  11. 제 7 항에 있어서,
    상기 n- 형 불순물 이온은 50 - 180 keV 범위내에서 주입되는 모오스 트랜지스터 제조 방법.
  12. 제 7 항에 있어서,
    상기 n-형 불순물 이온은 3.0E12 - 1.0E13 ions/cm2범위내의 농도를 갖는 모오스 트랜지스터 제조 방법.
  13. 제 7 항에 있어서,
    상기 n- 형 제 1 및 제 2 불순물 영역(18a, 18b)은 0.5 - 1.0 ㎛ 범위내의 깊이로 형성되는 모오스 트랜지스터 제조 방법.
  14. 제 7 항에 있어서,
    상기 n+ 형 불순물 이온은 비소를 사용하는 모오스 트랜지스터 제조 방법.
  15. 제 7 항에 있어서,
    상기 n+ 형 불순물 이온은 40 - 100 KeV 범위내에서 주입되는 모오스 트랜지스터 제조 방법.
  16. 제 7 항에 있어서,
    상기 n+ 형 불순물 이온은 2.0E15 - 6.0E15 ions/cm2범위내의 농도를 갖는 모오스 트랜지스터 제조 방법.
  17. 제 7 항에 있어서,
    상기 트렌치(15)는 0.5 - 1.0 ㎛ 범위내의 깊이로 형성되는 모오스 트랜지스터 제조 방법.
  18. 제 7 항에 있어서,
    상기 게이트 절연막(17)은 500 - 1500Å 범위내에서 형성되는 모오스 트랜지스터 제조 방법.
KR1019960078025A 1996-12-30 1996-12-30 모오스 트랜지스터 및 그의 제조 방법 KR100240881B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960078025A KR100240881B1 (ko) 1996-12-30 1996-12-30 모오스 트랜지스터 및 그의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960078025A KR100240881B1 (ko) 1996-12-30 1996-12-30 모오스 트랜지스터 및 그의 제조 방법

Publications (2)

Publication Number Publication Date
KR19980058691A true KR19980058691A (ko) 1998-10-07
KR100240881B1 KR100240881B1 (ko) 2000-01-15

Family

ID=19492761

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960078025A KR100240881B1 (ko) 1996-12-30 1996-12-30 모오스 트랜지스터 및 그의 제조 방법

Country Status (1)

Country Link
KR (1) KR100240881B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100953336B1 (ko) 2007-12-24 2010-04-20 주식회사 동부하이텍 반도체 소자 및 그의 제조방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05198797A (ja) * 1992-01-20 1993-08-06 Fujitsu Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
KR100240881B1 (ko) 2000-01-15

Similar Documents

Publication Publication Date Title
KR100418435B1 (ko) 전력 집적회로 소자의 제조 방법
US6518623B1 (en) Semiconductor device having a buried-channel MOS structure
US6177321B1 (en) Semiconductor device and fabrication method thereof
EP0676810A2 (en) Insulated gate field effect transistor and method of fabricating
KR100560185B1 (ko) 반도체 장치 및 휴대 전자 기기
US20050275037A1 (en) Semiconductor devices with high voltage tolerance
JP2009290211A (ja) 半導体素子及びその製造方法
US20090166744A1 (en) Semiconductor device with deep trench structure
US7196375B2 (en) High-voltage MOS transistor
KR0159141B1 (ko) 다수의 불순물층을 포함하고 있는 반도체장치 및 그 제조방법
US7687363B2 (en) Method for manufacturing semiconductor device
KR100840659B1 (ko) 디이모스 소자의 제조 방법
KR100220819B1 (ko) 모오스 트랜지스터 및 그의 제조 방법
KR100240881B1 (ko) 모오스 트랜지스터 및 그의 제조 방법
US20080283915A1 (en) High voltage semiconductor device and method of manufacturing the same
KR100223483B1 (ko) Soi 모오스 트랜지스터 소자 및 그의 제조 방법
KR19980079068A (ko) 고전압 모스 트랜지스터 및 그 제조 방법
KR100859482B1 (ko) 반도체 소자 및 그 제조방법
JP2004303791A (ja) 薄膜トランジスタ構造及びその製造方法
KR100859487B1 (ko) 고전압 반도체 소자 및 그 제조방법
KR0126652B1 (ko) 반도체 소자의 트랜지스터 형성방법
KR100487504B1 (ko) 서로 다른 게이트 스페이서 형성 방법
JP2003069026A (ja) 半導体装置およびその製造方法
KR100537272B1 (ko) 반도체 소자의 제조 방법
KR20020013781A (ko) 반도체 장치 및 그의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20071001

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee