KR100220819B1 - 모오스 트랜지스터 및 그의 제조 방법 - Google Patents

모오스 트랜지스터 및 그의 제조 방법 Download PDF

Info

Publication number
KR100220819B1
KR100220819B1 KR1019960078026A KR19960078026A KR100220819B1 KR 100220819 B1 KR100220819 B1 KR 100220819B1 KR 1019960078026 A KR1019960078026 A KR 1019960078026A KR 19960078026 A KR19960078026 A KR 19960078026A KR 100220819 B1 KR100220819 B1 KR 100220819B1
Authority
KR
South Korea
Prior art keywords
type
region
concentration impurity
impurity region
low concentration
Prior art date
Application number
KR1019960078026A
Other languages
English (en)
Other versions
KR19980058692A (ko
Inventor
서성원
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019960078026A priority Critical patent/KR100220819B1/ko
Publication of KR19980058692A publication Critical patent/KR19980058692A/ko
Application granted granted Critical
Publication of KR100220819B1 publication Critical patent/KR100220819B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 드레인 영역의 정전기 방전 특성을 향상시킬 수 있는 모오스 트랜지스터 및 그의 제조 방법에 관한 것으로, 모오스 트랜지스터는, 반도체 기판과; 상기 반도체 기판상에 활성영역과 비활성영역을 정의하여 형성된 소자분리영역과; 상기 반도체 기판은 상기 활성영역의 모오스 트랜지스터의 채널 영역이 소정의 두께로 식각되어 트렌치가 형성되고, 상기 트렌치의 저면 및 측벽을 포함하여 상기 트렌치 양단의 활성영역과 소정 부분 오버랩되도록 형성된 게이트 절연막과; 상기 트렌치의 일측 활성영역내에 형성된 n-- 형 저농도 불순물 영역과; 상기 트렌치의 타측 활성영역내에 형성된 n- 형 제 1 저농도 불순물 영역과; 상기 n-- 형 저농도 불순물 영역내에 형성된 n- 형 제 2 저농도 불순물 영역과; 상기 트렌치를 충전하면서 상기 게이트 절연막상에 형성된 게이트 전극과; 상기 n- 형 제 1 저농도 불순물 영역내에 형성된 n+ 형 제 1 고농도 불순물 영역과; 상기 n- 형 제 2 저농도 불순물 영역내에 형성된 n+ 형 제 2 고농도 불순물 영역을 포함하는 구조를 갖는다. 이와 같은 장치 및 제조 방법에 의해서, n- 형 소오스/드레인 영역의 접합 곡률을 확보할 수 있기 때문에 낮은 전압 레벨에서의 브레이크 다운을 방지할 수 있고, 또한, 드레인 영역의 접합 깊이가 깊어짐에 따라 드레인 영역의 정전기 방전 특성이 향상된다.

Description

모오스 트랜지스터 및 그의 제조 방법
본 발명은 모오스 트랜지스터 및 그의 제조 방법에 관한 것으로, 좀 더 구체적으로는, 드레인 영역의 정전기 방전(electrostatic discharge)특성을 향상시키는 모오스 트랜지스터 및 그의 제조 방법에 관한 것이다.
드라이버 IC(driver Integrated Circuit)는 액정표시장치(Liquid Crystal Display)와 마이컴(micom), 그리고 여러 산업 분야에서 기기를 구동시키기 위한 출력 드라이버 IC에 광범위하게 사용되고 있다.
모오스 트랜지스터는 이와 같은 드라이버 IC용으로서 가장 일반적으로 사용되는 소자인데, 모오스 트랜지스터가 드라이버 IC용 소자로 사용되기 위해서는 높은 내압(high breakdown voltage)과 높은 구동 전류(high driver current), 그리고 낮은 동작 저항(low on state resistance)이 필수적으로 요구된다.
제1(a)도 내지 제1(d)도에는 상술한 바와 같은 종래 드라이버 IC용 모오스 트랜지스터의 제조 방법이 순차적으로 도시되어 있다.
먼저, 제1(a)도를 참조하면, 반도체 기판(10)상에 패드산화막(12)을 형성하고, 이어, 상기 패드산화막(12)상에 활성영역(a)과 비활성영역(b)을 정의하여 질화막 패턴(14)을 형성한다.
다음, 제1(b)도에 있어서, 상기 질화막 패턴(14)을 마스크로 사용하고, 상기 패드산화막(12)을 산화(oxidation)하여 필드산화막(16)을 형성한 후, 상기 질화막 패턴(14) 및 상기 필드산화막(16)사이의 활성영역(a)상의 패드산화막을 제거한다.
그리고, 상기 반도체 기판(10)의 활성영역(a)의 소오스 및 드레인이 형성될 영역을 정의하여 저농도의 n- 형 불순물 이온을 주입하여 n-형 소오스/드레인 영역(18a, 18b)을 형성한다.
이어서, 이 기술 분야에서 잘 알려진 포토리소그라피(photolithography)기술을 수행하여 상기 반도체 기판(10)의 활성영역상에 제1(c)도에 도시된 바와 같이 게이트 산화막(20) 및 게이트 전극(22)을 형성한다.
마지막으로, 상기 반도체 기판(10)의 활성영역(a)의 소오스 드레인이 형성될 영역에 고농도의 n+ 형 불순물 이온을 주입한 후, 후속 열공정을 거치면 제1(d)도에 도시된 바와 같이 n- 형 소오스/드레인 영역(18a, 18b)과, 상기 n- 형 소오스/드레인 영역(18a, 18b)내의 n+ 형 소오스/드레인 영역(24a, 24b)이 형성된다.
그러나, 상술한 모오스 트랜지스터에 의하면, 상기 n+ 형 소오스/드레인 영역(24a, 24b)을 감싸고 있는 n- 형 소오스/드레인 영역(18a, 18b)의 접합 깊이(junction depth)가 그다지 깊지 않고, 또한 n- 형 소오스/드레인 영역(18a, 18b)의 접합 곡률(junction curvature)이 작기 때문에 낮은 전압 레벨에서 브레이크다운(breakdown)을 일으키는 문제점이 발생된다.
또한, 드레인 영역의 접합 깊이가 충분하게 깊지 않기 때문에 외부로부터의 정전기 인가시 드레인 영역의 정전기 방전 특성이 저하되는 문제점이 발생된다.
상술한 문제점을 해결하기 위해 제안된 본 발명은 드레인 영역의 정전기 방전 특성을 향상시킬 수 있는 모오스 트랜지스터 및 그의 제조 방법을 제공하는 데 그 목적이 있다.
제1(a)도 내지 제1(d)도는 종래 모오스 트랜지스터의 제조 방법을 순차적으로 보여주는 공정도.
제2도는 본 발명의 실시예에 따른 모오스 트랜지스터의 구조를 개략적으로 보여주는 단면도.
제3(a)도 내지 제3(d)도는 제2도 본 발명의 실시예에 따른 모오스 트랜지스터의 제조 방법을 순차적으로 보여주는 도면.
* 도면의 주요부분에 대한 부호 설명
10 : 반도체 기판 12 : 패드산화막
14 : 질화막 패턴 16 : 필드산화막
18a : n- 소오스 영역 18b : n- 드레인 영역
20 : 게이트 산화막 22 : 게이트 전극
24a : n+ 소오스 영역 24b : n+ 드레인 영역
[구성]
상술한 바와 같은 목적을 달성하기 위한 본 발명에 의하면, 모오스 트랜지스터는, 반도체 기판과; 상기 반도체 기판상에 활성영역과 비활성영역을 정의하여 형성된 소자분리영역과; 상기 반도체 기판은 상기 활성영역의 모오스 트랜지스터의 채널 영역이 소정의 두께로 식각되어 트렌치가 형성되고, 상기 트렌치의 저면 및 측벽을 포함하여 상기 트렌치 양단의 활성영역과 소정 부분 오버랩되도록 형성된 게이트 절연막과; 상기 트렌치의 일측 활성영역내에 형성된 n-- 형 저농도 불순물 영역과; 상기 트렌치의 타측 활성영역내에 형성된 n- 형 제 1 저농도 불순물 영역과; 상기 n-- 형 저농도 불순물 영역내에 형성된 n- 형 제 2 저농도 불순물 영역과; 상기 트렌치를 충전하면서 상기 게이트 절연막상에 형성된 게이트 전극과; 상기 n- 형 제 1 저농도 불순물 영역내에 형성된 n+ 형 제 1 고농도 불순물 영역과; 상기 n- 형 제 2 저농도 불순물 영역내에 형성된 n+ 형 제 2 고농도 불순물 영역을 포함한다.
이 장치의 바람직한 실시예에 있어서, 상기 n- 형 제 1 저농도 불순물 영역과 상기 n+ 형 제 1 고농도 불순물 영역은 소오스 영역이다.
이 장치의 바람직한 실시예에 있어서, 상기 n-- 형 저농도 불순물 영역과 상기 n- 형 제 2 저농도 불순물 영역, 그리고 상기 n+ 형 제 2 고농도 불순물 영역은 드레인 영역이다.
이 장치의 바람직한 실시예에 있어서, 상기 n-- 형 저농도 불순물 영역은 1.0 - 1.5 ㎛ 범위내의 깊이로 형성된다.
이 장치의 바람직한 실시예에 있어서, 상기 n- 형 제 1 및 제 2 저농도 불순물 영역은 0.5 - 1.0 ㎛ 범위내의 깊이로 형성된다.
이 장치의 바람직한 실시예에 있어서, 상기 트렌치는 0.5 - 1.0 ㎛ 범위내의 깊이로 형성된다.
이 장치의 바람직한 실시예에 있어서, 상기 게이트 절연막은 500 - 1500Å 범위내에서 형성된다.
상술한 목적을 달성하기 위한 본 발명에 의하면, 모오스 트랜지스터 제조 방법은, 반도체 기판의 활성영역과 비활성영역을 정의하여 필드산화막을 형성하는 공정과; 상기 반도체 기판의 활성영역의 일내측에 n-- 형 불순물 이온을 주입하여 n-- 형 저농도 불순물 영역을 형성하는 공정과; 상기 반도체 기판의 활성영역의 모오스 트랜지스터의 채널 영역을 소정의 두께로 식각하여 트렌치를 형성하는 공정과; 상기 트렌치의 저면 및 측벽을 포함하여 상기 트렌치 양단의 활성영역과 소정 부분 오버랩되도록 상기 활성영역상에 게이트 절연막을 형성하는 공정과; 상기 트렌치를 충전하여 상기 게이트 절연막상에 게이트 전극을 형성하는 공정과; 상기 게이트 전극의 일측의 상기 활성영역내에 n- 형 불순물 이온을 주입하여 n- 형 제 1 저농도 불순물 영역을 형성하는 공정과; 상기 n-- 형 불순물 영역내에 n- 형 불순물 이온을 주입하여 n- 형 제 2 저농도 불순물 영역을 형성하는 공정과; 상기 n- 형 제 1 저농도 불순물 영역내에 n+ 형 불순물 이온을 주입하여 n+ 형 제 1 고농도 불순물 영역을 형성하는 공정과; 상기 n- 형 제 2 저농도 불순물 영역내에 n+ 형 불순물 이온을 주입하여 n+ 형 제 2 고농도 불순물 영역을 형성하는 공정을 포함한다.
이 방법의 바람직한 실시예에 있어서, 상기 n- 형 제 1 저농도 불순물 영역과 상기 n+ 형 제 1 고농도 불순물 영역은 소오스 영역이다.
이 방법의 바람직한 실시예에 있어서, 상기 n-- 형 불순물 영역과 상기 n- 형 제 2 저농도 불순물 영역, 그리고 상기 n+ 형 제 2 고농도 불순물 영역은 드레인 영역이다.
이 방법의 바람직한 실시예에 있어서, 상기 n-- 형 불순물 이온은 인이다.
이 방법의 바람직한 실시예에 있어서, 상기 n-- 형 불순물 이온은 150 - 300 keV 범위내에서 주입된다.
이 방법의 바람직한 실시예에 있어서, 상기 n-- 형 불순물 이온은 1.0E12 - 1.0E13 ions/cm2범위내의 농도를 갖는다.
이 방법의 바람직한 실시예에 있어서, n-- 형 저농도 불순물 영역은 1.0 - 1.5 ㎛ 범위내의 깊이로 형성된다.
이 방법의 바람직한 실시예에 있어서, 상기 n- 형 불순물 이온은 인이다.
이 방법의 바람직한 실시예에 있어서, 상기 n- 형 불순물 이온은 50 - 180 keV 범위내에서 주입된다.
이 방법의 바람직한 실시예에 있어서, 상기 n-형 불순물 이온은 3.0E12 - 1.0E13 ions/cm2범위내의 농도를 갖는다.
이 방법의 바람직한 실시예에 있어서, 상기 n- 형 제 1 및 제 2 불순물 영역은 0.5 - 1.0 ㎛ 범위내의 깊이로 형성된다.
이 방법의 바람직한 실시예에 있어서, 상기 n+ 형 불순물 이온은 비소이다.
이 방법의 바람직한 실시예에 있어서, 상기 n+ 형 불순물 이온은 40 - 100 KeV 범위내에서 주입된다.
이 방법의 바람직한 실시예에 있어서, 상기 n+ 형 불순물 이온은 2.0E15 - 6.0E15 ions/cm2범위내의 농도를 갖는다.
이 방법의 바람직한 실시예에 있어서, 상기 트렌치는 0.5 - 1.0 ㎛ 범위내의 깊이로 형성된다.
이 방법의 바람직한 실시예에 있어서, 상기 게이트 절연막은 500 - 1500Å 범위내에서 형성된다.
[작용]
이와 같은 장치 및 제조 방법에 의해서, n- 형 소오스/드레인 영역의 접합 곡률을 확보할 수 있기 때문에 낮은 전압 레벨에서의 브레이크 다운을 방지할 수 있다.
또한, n-- 형 불순물 영역에 의해 드레인 영역의 접합 깊이가 깊어짐에 따라 드레인 영역의 정전기 방전 특성이 향상된다.
[실시예]
이하, 본 발명의 실시예를 첨부 도면 도 2 및 도 3에 의거해서 상세히 설명한다.
제2도 및 제3도에 있어서, 도 1A 내지 도 1D에 도시된 모오스 트랜지스터의 구성 요소와 동일한 기능을 수행하는 구성 요소에 대해서는 동일한 참조 번호를 병기한다.
제2도에는 본 발명의 실시예에 따른 모오스 트랜지스터의 구조가 개략적으로 도시되어 있다.
제2도를 참조하면, 본 발명의 실시예에 따른 모오스 트랜지스터는, 반도체 기판(10)과, 상기 반도체 기판(10)상에 활성영역(a)과 비활성영역(b)을 정의하여 형성된 소자분리영역(16)과, 상기 반도체 기판(10)은 상기 활성영역(a)의 모오스 트랜지스터의 채널 영역(c)이 소정의 두께로 식각되어 트렌치(15)가 형성되고, 상기 트렌치(15)의 저면 및 측벽을 포함하여 상기 트렌치(15)양단의 활성영역(a)과 소정 부분 오버랩되도록 형성된 게이트 절연막(20)과, 상기 트렌치(15)의 일측 활성영역(a)내에 형성된 n-- 형 저농도 불순물 영역(17)과, 상기 트렌치(15)의 타측 활성영역(a)내에 형성된 n- 형 제 1 저농도 불순물 영역(18a)과, 상기 n-- 형 저농도 불순물 영역(17)내에 형성된 n- 형 제 2 저농도 불순물 영역(18b)과, 상기 트렌치(15)를 충전하면서 상기 게이트 절연막(20)상에 형성된 게이트 전극(22)과, 상기 n- 형 제 1 저농도 불순물 영역(18a)내에 형성된 n+ 형 제 1 고농도 불순물 영역(24a)과, 상기 n- 형 제 2 저농도 불순물 영역(18b)내에 형성된 n+ 형 제 2 고농도 불순물 영역(24b)을 포함하는 구조를 갖는다.
여기에서, 상기 n- 형 제 1 저농도 불순물 영역(18a)과 상기 n+ 형 제 1 고농도 불순물 영역(24a)은 소오스 영역이고, 상기 n-- 형 저농도 불순물 영역(17)과 상기 n- 형 제 2 저농도 불순물 영역(18b), 그리고 상기 n+ 형 제 2 고농도 불순물 영역(24b)은 드레인 영역이다. 그리고, 상기 n-- 형 저농도 불순물 영역(17)은 1.0 - 1.5 ㎛ 범위내의 깊이로 형성되고, 상기 n- 형 제 1 및 제 2 저농도 불순물 영역(18a, 18b)은 0.5 - 1.0 ㎛ 범위내의 깊이로 형성된다. 또한, 상기 트렌치(15)는 0.5 - 1.0 ㎛ 범위내의 깊이로 형성되고, 상기 게이트 절연막(20)은 500 - 1500Å 범위내에서 형성된다.
제3(a)도 내지 제3(d)도에는 본 발명의 실시예에 따른 모오스 트랜지스터의 제조 방법이 순차적으로 도시되어 있는데, 이를 참조하면, 상술한 바와 같은 모오스 트랜지스터의 제조 방법은 다음과 같다.
먼저, 제3(a)도를 참조하면, 반도체 기판(10)상에 패드산화막(12)을 사이에 두고 활성영역(a)과 비활성영역(b)을 정의하여 질화막 패턴(14)을 형성한다.
다음, 제3(b)도에 있어서, 상기 질화막 패턴(14)을 마스크로 사용하고, 상기 질화막 패턴(14)양단의 패드산화막(12)의 LOCOS 공정을 수행하여 필드산화막(16)을 형성한다.
그리고, 상기 반도체 기판(10)의 활성영역(a)의 일내측에 n-- 형 불순물 이온을 주입하여 n-- 형 저농도 드레인 영역(17)을 형성한다. 이때, 상기 n-- 형 불순물 이온은 인(phosphorus)이고, 약 150 - 300 keV 범위내에서 이온 주입되며, 약 1.0E12 - 1.0E13 ions/cm2범위내의 농도를 갖는다. 그리고, 상기 n-- 형 저농도 드레인 영역(17)은 약 1.0 - 1.5 ㎛ 범위내의 깊이로 형성된다.
이어서, 제3(c)도에 도시된 바와 같이, 상기 반도체 기판(10)의 활성영역(a)에서 모오스 트랜지스터의 채널(c)이 형성될 영역의 반도체 기판(10)을 소정의 두께로 식각하여 트렌치(15)를 형성한다. 이때, 상기 트렌치(15)는 약 0.5 - 1.0 ㎛ 범위내의 깊이로 형성된다.
그리고, 상기 트렌치(15)의 저면 및 측벽을 포함하여 상기 트렌치(15)양단의 활성영역(a)과 소정 부분 오버랩되도록 게이트 절연막(20)을 약 500 - 1500Å 범위내에서 형성한 후, 상기 트렌치(15)를 충전하여 상기 게이트 절연막(20)상에 게이트 전극(22)을 형성한다.
다음, 상기 게이트 전극(22)의 일측의 상기 활성영역(a)내에 n- 형 불순물 이온을 주입하여 n- 형 저농도 소오스 영역(18a)을 형성하고, 상기 n-- 형 불순물 영역(17)내에 마찬가지로 n- 형 불순물 이온을 주입하여 n- 형 저농도 드레인 영역(18b)을 형성한다.
이때, 상기 n- 형 불순물 이온은 인이고, 이 n- 형 불순물 이온은 약 50 - 180 keV 범위내에서 주입되며, 약 3.0E12 - 1.0E13 ions/cm2범위내의 농도를 갖는다. 또한 상기 n- 형 저농도 소오스/드레인 영역(18a, 18b)은 약 0.5 - 1.0 ㎛ 범위내의 깊이로 형성된다.
마지막으로, 상기 n- 형 저농도 소오스 영역(18a)내에 n+ 형 불순물 이온을 주입하여 n+ 형 고농도 소오스 영역(24a)을 형성하고, 마찬가지로 상기 n- 형 저농도 드레인 영역(18b)내에 n+ 형 불순물 이온을 주입하여 n+ 형 고농도 드레인 영역(24b)을 형성하면 도 3D에 도시된 바와 같은 모오스 트랜지스터가 형성된다.
여기에서, 상기 n+ 형 불순물 이온은 비소(arsenic)이고, 이 n+ 형 불순물 이온은 약 40 - 100 KeV 범위내에서 주입되며, 약 2.0E15 - 6.0E15 ions/cm2범위내의 농도를 갖는다.
상술한 바와 같은 모오스 트랜지스터 및 그의 제조 방법에 의해서, n- 형 소오스/드레인 영역의 접합 곡률을 확보할 수 있기 때문에 낮은 전압 레벨에서의 브레이크 다운을 방지할 수 있고, 또한, n-- 형 불순물 영역에 의해 드레인 영역의 접합 깊이가 깊어짐에 따라 드레인 영역의 정전기 방전 특성이 향상된다.

Claims (23)

  1. 반도체 기판(10)과; 상기 반도체 기판(10)상에 활성영역(a)과 비활성영역(b)을 정의하여 형성된 소자분리영역(16)과; 상기 반도체 기판(10)은 상기 활성영역(a)의 모오스 트랜지스터의 채널 영역(c)이 소정의 두께로 식각되어 트렌치(15)가 형성되고, 상기 트렌치(15)의 저면 및 측벽을 포함하여 상기 트렌치(15)양단의 활성영역(a)과 소정 부분 오버랩되도록 형성된 게이트 절연막(20)과; 상기 트렌치(15)의 일측 활성영역(a)내에 형성된 n-- 형 저농도 불순물 영역(17)과; 상기 트렌치(15)의 타측 활성영역(a)내에 형성된 n- 형 제 1 저농도 불순물 영역(18a)과; 상기 n-- 형 저농도 불순물 영역(17)내에 형성된 n- 형 제 2 저농도 불순물 영역(18b)과; 상기 트렌치(15)를 충전하면서 상기 게이트 절연막(20)상에 형성된 게이트 전극(22)과; 상기 n- 형 제 1 저농도 불순물 영역(18a)내에 형성된 n+ 형 제 1 고농도 불순물 영역(24a)과; 상기 n- 형 제 2 저농도 불순물 영역(18b)내에 형성된 n+ 형 제 2 고농도 불순물 영역(24b)을 포함하는 모오스 트랜지스터.
  2. 제 1 항에 있어서, 상기 n- 형 제 1 저농도 불순물 영역(18a)과 상기 n+ 형 제 1 고농도 불순물 영역(24a)은 소오스 영역인 모오스 트랜지스터.
  3. 제 1 항에 있어서, 상기 n-- 형 저농도 불순물 영역(17)과 상기 n- 형 제 2 저농도 불순물 영역(18b), 그리고 상기 n+ 형 제 2 고농도 불순물 영역(24b)은 드레인 영역인 모오스 트랜지스터.
  4. 제 1 항에 있어서, 상기 n-- 형 저농도 불순물 영역(17)은 1.0 - 1.5 ㎛ 범위내의 깊이로 형성되는 모오스 트랜지스터.
  5. 제 1 항에 있어서, 상기 n- 형 제 1 및 제 2 저농도 불순물 영역(18a, 18b)은 0.5 - 1.0 ㎛ 범위내의 깊이로 형성되는 모오스 트랜지스터.
  6. 제 1 항에 있어서, 상기 트렌치(15)는 0.5 - 1.0 ㎛ 범위내의 깊이로 형성되는 모오스 트랜지스터.
  7. 제 1 항에 있어서, 상기 게이트 절연막(20)은 500 - 1500Å 범위내에서 형성되는 모오스 트랜지스터.
  8. 반도체 기판(10)의 활성영역(a)과 비활성영역(b)을 정의하여 필드산화막(16)을 형성하는 공정과; 상기 반도체 기판(10)의 활성영역(a)의 일내측에 n-- 형 불순물 이온을 주입하여 n-- 형 저농도 불순물 영역(17)을 형성하는 공정과; 상기 반도체 기판(10)의 활성영역(a)의 모오스 트랜지스터의 채널 영역(c)을 소정의 두께로 식각하여 트렌치(15)를 형성하는 공정과; 상기 트렌치(15)의 저면 및 측벽을 포함하여 상기 트렌치(15)양단의 활성영역(a)과 소정 부분 오버랩되도록 상기 활성영역(a)상에 게이트 절연막(20)을 형성하는 공정과; 상기 트렌치(15)를 충전하여 상기 게이트 절연막(20)상에 게이트 전극(22)을 형성하는 공정과; 상기 게이트 전극(22)의 일측의 상기 활성영역(a)내에 n- 형 불순물 이온을 주입하여 n- 형 제 1 저농도 불순물 영역(18a)을 형성하는 공정과; 상기 n-- 형 불순물 영역(17)내에 n- 형 불순물 이온을 주입하여 n- 형 제 2 저농도 불순물 영역(18b)을 형성하는 공정과;상기 n- 형 제 1 저농도 불순물 영역(18a)내에 n+ 형 불순물 이온을 주입하여 n+ 형 제 1 고농도 불순물 영역(24a)을 형성하는 공정과; 상기 n- 형 제 2 저농도 불순물 영역(18b)내에 n+ 형 불순물 이온을 주입하여 n+ 형 제 2 고농도 불순물 영역(24b)을 형성하는 공정을 포함하는 모오스 트랜지스터 제조 방법.
  9. 제 8 항에 있어서, 상기 n- 형 제 1 저농도 불순물 영역(18a)과 상기 n+ 형 제 1 고농도 불순물 영역(24a)은 소오스 영역인 모오스 트랜지스터 제조 방법.
  10. 제 8 항에 있어서, 상기 n-- 형 불순물 영역(17)과 상기 n- 형 제 2 저농도 불순물 영역(18b), 그리고 상기 n+ 형 제 2 고농도 불순물 영역(24b)은 드레인 영역인 모오스 트랜지스터 제조 방법.
  11. 제 8 항에 있어서, 상기 n-- 형 불순물 이온은 인을 사용하는 모오스 트랜지스터 제조 방법.
  12. 제 8 항에 있어서, 상기 n-- 형 불순물 이온은 150 - 300 keV 범위내에서 주입되는 모오스 트랜지스터 제조 방법.
  13. 제 8 항에 있어서, 상기 n-- 형 불순물 이온은 1.0E12 - 1.0E13 ions/cm2범위내의 농도를 갖는 모오스 트랜지스터 제조 방법.
  14. 제 8 항에 있어서, n-- 형 저농도 불순물 영역(17)은 1.0 - 1.5 ㎛ 범위내의 깊이로 형성되는 모오스 트랜지스터 제조 방법.
  15. 제 8 항에 있어서, 상기 n- 형 불순물 이온은 인을 사용하는 모오스 트랜지스터 제조 방법.
  16. 제 8 항에 있어서, 상기 n- 형 불순물 이온은 50 - 180 keV 범위내에서 주입되는 모오스 트랜지스터 제조 방법.
  17. 제 8 항에 있어서, 상기 n-형 불순물 이온은 3.0E12 - 1.0E13 ions/cm2범위내의 농도를 갖는 모오스 트랜지스터 제조 방법.
  18. 제 8 항에 있어서, 상기 n- 형 제 1 및 제 2 불순물 영역(18a, 18b)은 0.5 - 1.0 ㎛ 범위내의 깊이로 형성되는 모오스 트랜지스터 제조 방법.
  19. 제 8 항에 있어서, 상기 n+ 형 불순물 이온은 비소를 사용하는 모오스 트랜지스터 제조 방법.
  20. 제 8 항에 있어서, 상기 n+ 형 불순물 이온은 40 - 100 KeV 범위내에서 주입되는 모오스 트랜지스터 제조 방법.
  21. 제 8 항에 있어서, 상기 n+ 형 불순물 이온은 2.0E15 - 6.0E15 ions/cm2범위내의 농도를 갖는 모오스 트랜지스터 제조 방법.
  22. 제 8 항에 있어서, 상기 트렌치(15)는 0.5 - 1.0 ㎛ 범위내의 깊이로 형성되는 모오스 트랜지스터 제조 방법.
  23. 제 8 항에 있어서, 상기 게이트 절연막(17)은 500 - 1500Å 범위내에서 형성되는 모오스 트랜지스터 제조 방법.
KR1019960078026A 1996-12-30 1996-12-30 모오스 트랜지스터 및 그의 제조 방법 KR100220819B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960078026A KR100220819B1 (ko) 1996-12-30 1996-12-30 모오스 트랜지스터 및 그의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960078026A KR100220819B1 (ko) 1996-12-30 1996-12-30 모오스 트랜지스터 및 그의 제조 방법

Publications (2)

Publication Number Publication Date
KR19980058692A KR19980058692A (ko) 1998-10-07
KR100220819B1 true KR100220819B1 (ko) 1999-09-15

Family

ID=19492762

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960078026A KR100220819B1 (ko) 1996-12-30 1996-12-30 모오스 트랜지스터 및 그의 제조 방법

Country Status (1)

Country Link
KR (1) KR100220819B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100519503B1 (ko) * 1998-06-23 2006-05-12 매그나칩 반도체 유한회사 반도체소자의 i／o 회로의 정전방전불량 방지구조
KR100607177B1 (ko) 2004-04-06 2006-08-01 삼성전자주식회사 비대칭 채널영역을 갖는 트랜지스터를 구비하는 반도체 소자 및 그 제조방법.

Also Published As

Publication number Publication date
KR19980058692A (ko) 1998-10-07

Similar Documents

Publication Publication Date Title
KR101413651B1 (ko) 트랜지스터를 구비한 반도체 소자 및 그 제조 방법
US6177321B1 (en) Semiconductor device and fabrication method thereof
US7259054B2 (en) Method of manufacturing a semiconductor device that includes a process for forming a high breakdown voltage field effect transistor
EP0749165A2 (en) Thin film transistor in insulated semiconductor substrate and manufacturing method thereof
US20070262384A1 (en) Semiconductor device and method of manufacturing the same
US8049283B2 (en) Semiconductor device with deep trench structure
US7247909B2 (en) Method for forming an integrated circuit with high voltage and low voltage devices
KR0159141B1 (ko) 다수의 불순물층을 포함하고 있는 반도체장치 및 그 제조방법
KR19990023850A (ko) 반도체 장치 제조 방법
US7687363B2 (en) Method for manufacturing semiconductor device
US6853038B2 (en) Semiconductor device and method for manufacturing the same
KR100220819B1 (ko) 모오스 트랜지스터 및 그의 제조 방법
US6929994B2 (en) Method for manufacturing semiconductor device that includes well formation
KR100240881B1 (ko) 모오스 트랜지스터 및 그의 제조 방법
US6887750B2 (en) Method for manufacturing semiconductor device including implanting a first impurity through an anti-oxidation mask
KR100424414B1 (ko) 고전압 트랜지스터 형성방법
KR100234692B1 (ko) 트랜지스터 및 그 제조방법
KR19980079068A (ko) 고전압 모스 트랜지스터 및 그 제조 방법
KR100859482B1 (ko) 반도체 소자 및 그 제조방법
KR100487504B1 (ko) 서로 다른 게이트 스페이서 형성 방법
US20090096037A1 (en) Semiconductor device having recessed field region and fabrication method thereof
JP2005032997A (ja) シャロートレンチ分離構造を有する半導体装置の製造方法
KR20020013781A (ko) 반도체 장치 및 그의 제조방법
KR100537272B1 (ko) 반도체 소자의 제조 방법
KR20000003574A (ko) 반도체소자의 소자분리절연막 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070514

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee