KR19980056332A - 1픽셀 오차를 제거한 이중화면 표시장치 - Google Patents

1픽셀 오차를 제거한 이중화면 표시장치 Download PDF

Info

Publication number
KR19980056332A
KR19980056332A KR1019960075599A KR19960075599A KR19980056332A KR 19980056332 A KR19980056332 A KR 19980056332A KR 1019960075599 A KR1019960075599 A KR 1019960075599A KR 19960075599 A KR19960075599 A KR 19960075599A KR 19980056332 A KR19980056332 A KR 19980056332A
Authority
KR
South Korea
Prior art keywords
signal
counter
output
data
horizontal
Prior art date
Application number
KR1019960075599A
Other languages
English (en)
Other versions
KR100227425B1 (ko
Inventor
공영준
Original Assignee
배순훈
대우전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 배순훈, 대우전자 주식회사 filed Critical 배순훈
Priority to KR1019960075599A priority Critical patent/KR100227425B1/ko
Publication of KR19980056332A publication Critical patent/KR19980056332A/ko
Application granted granted Critical
Publication of KR100227425B1 publication Critical patent/KR100227425B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
    • H04N5/45—Picture in picture, e.g. displaying simultaneously another television channel in a region of the screen
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K21/00—Details of pulse counters or frequency dividers
    • H03K21/38—Starting, stopping or resetting the counter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H04N5/08—Separation of synchronising signals from picture signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/08—Systems for the simultaneous or sequential transmission of more than one television signal, e.g. additional information signals, the signals occupying wholly or partially the same frequency band, e.g. by time division
    • H04N7/087—Systems for the simultaneous or sequential transmission of more than one television signal, e.g. additional information signals, the signals occupying wholly or partially the same frequency band, e.g. by time division with signal insertion during the vertical blanking interval only

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

1픽셀 오차를 제거한 이중화면 표시장치에 관한 것으로, 특히 화면속에 또하나의 작은 화면을 표시할 때 각 주사선의 트리거 시점을 일치시켜 작은 화면의 세로변이 고르게 보이도록 하는 1픽셀 오차를 제거한 표시장치에 관한 것이다.
영상신호에서 수평동기신호를 분리하여 그 수평동기신호의 하강엣지에서 영상신호의 발생싯점까지 40 MHz 클록신호를 이용하여 동기 카운터로 카운트하여 그 값이 비교부에 래치된 값과 동일한 경우에 40 MHz 클록신호를 4 분주한 10 MHz 클록신호로 A/D변환 시작신호를 발생시켜 A/D 변환부가 디지탈 데이터를 출력하게 하고 수평픽셀 카운터가 메모리 어드레스를 출력하게 하여 프레임 메모리에 저장한다. 영상신호에서 수직블랭크 신호를 추출하여 수평픽셀카운터가 수평픽셀 수를 카운트완료했을 때 출력하는 수평픽셀 카운트 완료신호를 앤드하여 그 출력신호로 D/A 변환부를 인에이블시켜 프례임메모리에 저장된 영상신호를 읽어들여 아날로그 영상신호로 변환하여 모니터에 표시한다.

Description

1픽셀 오차를 제거한 이중화면 표시장치
본 발명은 1픽셀 오차를 제거한 표시장치에 관한 것으로, 특히 화면속에 또하나의 작은 화면을 표시할 때 각 주사선의 트리거 시점을 일치시켜 작은 화면의 세로변이 고르게 보이도록 하는 1픽셀 오차를 제거한 표시장치에 관한 것이다.
일반적으로, 하나의 화면을 모니터에 표시하면서 다른 화면을 그 화면속에 겹쳐서 표시하는 때에 도1에 도시된 바와 같이 화면(10)속에 겹쳐서 보이는화면(11)의 세로번이 거칠게 보인다. 그 이유를 동기신호와 영상신호의 A/D변환 싯점의 시간관계를보이는 타이밍 차트를 도시한 도2(a)-(e)와 종래의 이중화면 표시장치의 구성을 보이는 블록도를 도시한 도3을 참고로 하여 설명하면 다음과 같다.
입력되는 영상신호(a)를 입력받은 동기분리부(39)는 수평동기신호(b)를 분리하여 멀티바이브레이터(38)에 출력한다. 수평동기신호(b)의 하강 엣지에서 멀티바이브레이터(38)는 1신호(c)를 출력하여 동기카운터(37)를 인에이블시킨다. 상기 동기카운터(37)에서 출력되는 카운트 데이타는 래치부(40)에서 출력되는 데이타와 비교되어 동일한 데이타가 될 경우에 수평픽셀 카운터(33)로 인애이블신호(d)를 출력하여 카운트 데이타를 출력하게 한다. 수평픽셀 카운터(33)는 소정숫자까지 카운트완료하면 다시 처음부터 카운트하는 링카운터와 같은 카운터로서 프레임 메모리에 어드레스(Ao-A7)를 출력하여 데이타가 저장되는 어드레스를 지정해 준다.
상기와 같이 지정된 어드레스에 A/D변환부(34)에서 출력되는 디지탈 데이타가 저장된다. 이렇게 저장된 영상 디지탈 데이타는 동기픽셀 카운터(33)가 수평동기신호를 512개 카운트 완료하여 완료 카운트 데이터(A8)(수평블랭크 신호(H-BLANK))를 출력하면 앤드 게이트(U1)는 수직 블랭크 신호 발생부(41)에서 출력되는 수직블랭크신호(V-BLANK)와 그 신호를 앤드하여 D/A 변환부(35)를 인에이블시켜 프레임 메모리(32)에 저장된 영상 데이타를 읽어들여 컴퓨터의 모니터에 표시한다.
상기와 같이 종래의 이중화면 표시장치는 수평동기신호의 하강엣지에서 영상신호가 발생하는 싯점까지 동기 카운터로 카운트하여 그 카운트 데이타가 래치부에서 래치한 데이타와 동일할 때, 프레임 메모리로 메모리 어드레스를 출력하여 프레임 메모리에 영상데이타를 저장하고 그 저장된 영상 데이타를 다시 읽어들여 D/A 변환하여 영상신호로서 출력하게 된다.
그런데 A/D변환 동작은 10 MHz 기준 클록신호에 의해 동작되므로 도4(a)및(b)에도시된 바와 같이 10 MHz 기준 클록신호(도4(b))의 펄스(P2)와 펄스(P3)사이에서수평동기신호(도4(a))의 하강엣지가 발생하는 경우 다음 펄스의 상승엣지에서 프레임 메모리의 어드레스가 발생하고 A/D변환 동작이 이루어진다. 따라서 수평동기신호의 하강엣지와 기준클록의 상승엣지 사이의 시간간격(t0)에 따라 수평동기신호의 하강엣지에서 영상신호가 발생하는 싯점까지 시간을 카운트하는 카운트 시작싯점이 각 수평주사선마다 틀리게 되어 화면속의 화면의 세로변이 거칠게 된다.
본 발명은 상기와 같은 문제점을 해결하기 위해 된 것으로, 본 발명의 목적은 수평동기신호의 하강엣지에서 영상신호가 발생하는 싯점까지 시간을40 MHz 클록신호로 카운트하여 A/D변환 싯점을 검출하여 화면속의 화면의 세로변을 고르게 표시되도록 하는 1픽셀 오차를 제거한 표시장치를 제공하는 것이다.
상기의 목적을 달성하기 위하여 본 발명에 의한 장치는 색부반송파 주파수의 수십배의 속도로 기준 클록신호를 발생시키는 기준 클록발생부와, 상기 기준 클록 발생부에서 출력되는 기준 클록신호를 소정 분주비로 분주하여 출력하는 클록 카운터와, 영상신호를 입력받아 상기 클록 카운터에서 출력되는 클록신호를 A/D변환 시작신호로하여 디지탈 데이터로 변환하는 A/D 변환부와, 상기 클록카운터에서 출력되는 클록신호를 카운트하여 어드레스 데이터를 출력하는 수평픽셀 카운터와, 상기 A/D 변환부에서 출력되는 디지탈 데이터를 입력받아 상기 수평픽셀 카운터로 부터 입력되는 어드레스에 데이터를 저장하는 프레임 메모리부와, 상기 영상신호를 입력받아 동기신호를 분리하는 동기분리부와, 상기 동기분리부에서 출력되는 수평동기 신호에 의해 카운트 인에이블신호를 발생시키는 카운트 인에이블신호 발생부와, 상기 카운트 인에이블신호 발생부에서 출력되는 카운트 인에이블신호를 입력받아 카운트를 시작하는 동기 카운터와,컴퓨터에서 출력되는 데이터를 레치하는 래치부와, 상기 동기 카운터에서 출력되는 카운트 데이터와 상기 래치부에서 출력되는 래치 데이터가 일치하는 때에 상기 클록카운터를 클리어 하는 신호를 출력하는 비교부와, 영상신호에서 수직블랭크 신호를 분리하여 출력하는 수직 블랭크 신호 발생부와, 상기 수직 블랭크 신호 발생부에서 출력되는 수직 블랭크 신호와 상기 수평 픽셀 카운터에서 출력되는 수평블랭크 신호를 앤드연산하여 출력하는 앤드 게이트와, 상기 엔드 게이트에서 출력되는 신호를 입력받아 상기 프레임 메모리에서 데이터를 읽어들여 아날로그 영상신호를 출력하는 D/A 변환부와, 상기 래치부에 상기 수평동기신호로 부터 영상신호의 발생싯점까지의 카운트 데이터를 출력하고, 상기 프레임 메모리에저장된 데이터를 상기 D/A 변환부를 거쳐 읽어들여 모니터에 표시하는 컴퓨터로 구성된다.
도1은 하나의 화면을 모니터에 표시하면서 다른 화면을 겹쳐서 표시한 화면의 일실시예이다.
도2 (a)-(e)는 동기신호와 영상신호의 A/D변환 싯점의 시간관계를 보이는 타이밍차트이다.
도3은 종래의 이중화면 표시장치의 구성을 보이는 블록도이다.
도4 (a)(b)는 10 MHz 기준 클록신호와 수평동기신호의 발생을 보이는 타이밍 차트이다.
도5는 본 발명에 의한 1 픽셀 오차를 제거한 이중화면 표시장치의 구성을 보이는 블록도이다.
도6은 수평동기 신호의 하강엣지에서 10 MHz 클록신호와 40 MHz 클록신호의 시간 관계를 보이는 타이밍 차트이다.
* 도면의 주요부분에 대한 부호의 설명
51 : 기준클록 발생부 52 : 클록 카운터
53 : 동기분리부 54 : A/D변환부
55 : 수평픽셀 카운터 56 : 카운트 인에이블 신호 발생부
57 : 프레임 메모리 58 : D/A 변환부
59 : 동기 카운터 60 : 래치부
61 : 비교부 62 : 수직블랭크 신호 발생부
이하 본 발명을 도면을 참고로하여 상세히 설명한다.
도5에 본 발명에 의한 표시장치의 구성을 보이는 블록도가 도시된다.
본 발명에 의한 장치는 색부반송파 주파수의 수십배의 속도로 기준 클록신호를 발생시키는 기준 클록발생부(51)와, 상기 기준 클록 발생부(51)에서 출력되는 기준 클록신호를 소정 분주비로 분주하여 출력하는 클록 카운터(52)와, 영상신호를 입력받아 상기클록 카운터(52)에서 출력되는 클록신호를 A/D변환 시작신호로 하여 디지탈 데이터로변환하는 A/D 변환부(54)와, 상기 클록카운터(52)에서 출력되는 클록신호를 카운트하여 어드레스 데이터를 출력하는 수평픽셀 카운터(55)와, 상기 A/D 변환부(54)에서 출력되는 디지탈 데이터를 입력받아 상기 수평픽셀 카운터(55)로 부터 입력되는 어드레스에 데이터를 저장하는 프레임 메모리부(57)와, 상기 영상신호를 입력받아 동기신호를 분리하는 동기분리부(53)와, 상기 동기분리부(53)에서 출력되는 수평동기 신호에 의해 카운트 인에이블신호를 발생시키는 카운트 인에이블신호 발생부(56)와, 상기 카운트 인에이블신호 발생부(56)에서 출력되는 카운트 인에이블신호를 입력받아 카운트를 시작하는 동기 카운터(59)와, 컴퓨터에서 출력되는 데이터를 레치하는 래치부(60)와, 상기 동기 카운터(59)에서 출력되는 카운트 데이터와 상기 래치부(60)에서 출력되는 래치 데이터가 일치하는 때에 상기 클록카운터(52)를 클리어 하는 신호를 출력하는 비교부(61)와, 영상신호에서 수직블랭크 신호를 분리하여 출력하는 수직 블랭크 신호발생부(62)와, 상기 수직 블랭크 신호 발생부(62)에서 출력되는 수직 블랭크 신호와 상기 수평 픽셀 카운터(55)에서 출력되는 수평블랭크 신호를 앤드연산하여 출력하는앤드 게이트(U2)와, 상기 앤드 게이트(U2)에서 출력되는 신호를 입력받아 상기 프레임메모리(57)에서 데이터를 읽어들여 아날로그 영상신호를 출력하는 D/A 변환부(58)와, 상기 레치부(60)에 상기 수평동기신호로 부터 영상신호의 발생싯점까지의 카운트 데이터를 출력하고, 상기 프레임 메모리(57)에 저장된 데이터를 상기 D/A 변환부(58)를 거쳐 읽어들여 모니터(도시생략)에 표시하는 컴퓨터(도시생략)로 구성된다.
이하 본 발명의 작용, 효과를 설명한다.
외부 신호원(예; 텔레비젼의 영상신호를 출력하는 인쇄회로기판등)으로 부터 영상신호가 A/D 변환부(54)에 입력된다. 기준클록 발생부(51)에서 출력되는 예를들어 40 MHz기준 클록신호(CLKl)는 클록 카운터(52)에서 4 분주되어 10 MHz 클록신호(CLK2)로 A/D변환부(54)와 수평픽셀 카운터(55)에 입력된다. A/D 변환부(54)는 클록신호(CLK2)를A/D 변환 시작신호로서 입력받아 10 MHz 의 속도로 영상신호를 A/D 변환하여 디지탈데이터로 변환하여 프레임 메모리(57)에 출력한다. 또한 수평픽셀 카운터(55)는 클록카운터(52)에서 출력되는 클록신호(CLK2)를 카운트하여 그 카운트 데이터를 메모리부(25)의 저장 어드레스로 프레임 메모리(57)에 출력한다.
이때 동기분리부(53)에서 출력되는 수평동기신호는 카운트인에이블 신호 발생부(56)를 동작시켜 인에이블신호를 동기 카운터(59)에 출력한다. 인에이블신호를 입력받은 동기카운터(59)는 40 MHz 기준클록신호를 카운트하여 카운트 데이터를 출력하며, 래치부(60)는 컴퓨터에서 입력되는 래치 데이터를 비교부(61)로 출력한다. 비교부(61)는 동기카운터(59)가 출력하는 카운트 데이터와 래치된 데이터가 일치할 때 인에이블 신호를 클록카운터(52)에 출력하여 클록카운터(52)에서 출력되는 10 MHz 클록신호(CLK2)가A/D 변환부(54)와 수평픽셀 카운터(55)에 입력된다.10 MHz 클록신호(CLK2)의 입력에 의해 A/D 변환부(54)는 A/D 변환을 시작하고 수평픽셀 카운터(55)는 카운트 데이터를프레임 메모리(57)에 저장 어드레스로 출력하여 A/D 변환된 디지탈 데이터가 그 어드레스에 저장되도록 한다.
한편 수직 블랭크신호 발생부(62)는 영상신호에서 수직블랭크 신호를 분리하여 수직블랭크신호(V-BLANK)를 앤드 게이트(U2)로 출력한다. 앤드 게이트(U2)는 수평픽셀 카운터(55)가 출력하는 수평 픽셀 카운트 완료신호(A8)와 수직 블랭크 신호(V-BLANK)를앤드하여 그 출력신호로 D/A 변환부(58)를 동작시키고, 프레임 메모리(57)를 읽기모드로 전환하여 수평픽셀 카운터(55)에서 출력되는 어드레스의 데이터를 프레임 메모리(57)로 부터 읽어들여 D/A 변환부(58)로 입력되게 한다. D/A변환부(58)는 프레임메모리(57)에서 출력되는 디지탈 데이터를 아날로그 영상신호로 변환하여 컴퓨터로 출력하여 그 모니터에 표시되게 하여 화면 속의 화면을 표시한다.
도6에 수평동기 신호의 하강엣지에서 10 MHz 클록신호와 40 MHz 클록신호의 시간관계를 보이는 타이밍 차트가 도시된다.
도시된 바와 같이 40 MHz 기준 클록신호(a)로 수평동기 신호의 하강엣지에서 카운트함으로써 10 MHz 클록신호(b)로 카운트할 때보다 최대 4 배까지 빠르게 카운트를 시작할 수 있다. 즉 수평동기 신호의 하강엣지에서 동기카운터(59)가 카운트하는 시간이 10MHz 클록신호를 사용할 때 걸리는 시간(t0)보다 40 MHz클록신호를 사용할 때 걸리는 시간(t1)이 더 짧게 된다.
이상 설명한 바와 같이 본 발명에 의하면 수평동기신호의 하강엣지에서 영상신호가발생하는 싯점까지 카운트하기 위하여 사용되는 동기 카운터를 40 MHz클록신호로 카운트함으로써 10 MHz 클록신호로 카운트할 때보다 최대 4 배 빨리 카운트싯점을 당길수 있게 되어 화면속의 화면이 세로빈이 고르게 표시되며 화면의 정밀도를 더 높게할 수 있다.

Claims (3)

  1. 이중화면 표시장치에 있어서, 색부반송파 주파수의 수십배의 속도로 기준 클록신호를 발생시키는 기준 클록발생부와, 상기 기준 클록 발생부에서 출력되는 기준 클록신호를 소정 분주비로 분주하여 출력하는 클록 카운터와, 영상신호를 입력받아 상기 클록 카운터에서 출력되는 클록신호를 A/D변환 시작신호로하여 디지탈 데이터로 변환하는 A/D 변환부와, 상기 클록카운터에서 출력되는 클록신호를 카운트하여 어드레스 데이터를 출력하는 수평픽셀 카운터와, 상기 A/D 변환부에서 출력되는 디지탈 데이터를 입력받아 상기 수평픽셀 카운터로 부터 입력되는 어드레스에 데이터를 저장하는 프레임 메모리부와, 상기 영상신호를 입력받아 동기신호를 분리하는 동기분리부와, 상기 동기분리부에서 출력되는 수평동기 신호에 의해 카운트 인에이블신호를 발생시키는 카운트 인에이블신호 발생부와, 상기 카운트 인에이블신호 발생부에서 출력되는 카운트 인에이블신호를 입력받아 카운트를 시작하는 동기 카운터와, 컴퓨터에서 출력되는 데이터를 레치하는 래치부와, 상기 동기 카운터에서 출력되는 카운트 데이터와 상기 레치부에서 출력되는 래치 데이터가 일치하는 때에 상기 클록카운터를 클리어 하는 신호를 출력하는 비교부와, 영상신호에서 수직블랭크 신호를 분리하여 출력하는 수직 블렝크 신호 발생부와, 상기 수직 블랭크 신호 발생부에서 출력되는 수직 블렝크 신호와 상기 수평 픽셀 카운터에서 출력되는 수평블랭크 신호를 앤드연산하여 출력하는 엔드 게이트와, 상기 앤드 게이트에서 출력되는 신호를 입력받아 상기 프레임 메모리에서 데이터를 읽어들여 아날로그 영상신호를 출력하는 D/A 변환부와, 상기 래치부에 상기 수평동기신호로 부터 영상신호의 발생싯점까지의 카운트 데이터를 출력하고, 상기 프레임 메모리에 저장된 데이터를 상기 D/A 변환부를 거쳐 읽어들여 모니터에 표시하는 컴퓨터로 구성되는 것을 특징으로 하는 1픽셀 오차를 제거한 이중화면 표시장치.
  2. 제 1 항에 있어서, 상기 동기 카운터는 상기 기준클록 발생부에서 출력되는 기준클록을 카운트하는 것을 특징으로 하는 1픽셀 오차를 제거한 이중화면 표시장치.
  3. 제 1 항에 있어서, 상기 프레임 메모리는 상기 앤드 게이트에서 출력되는 신호에 의해 일기 및 쓰기모드로 선택되는 것을 특징으로 하는 1픽셀 오차를 제거한 이중화면 표시장치.
KR1019960075599A 1996-12-28 1996-12-28 1픽셀 오차를 제거한 이중화면 표시장치 KR100227425B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960075599A KR100227425B1 (ko) 1996-12-28 1996-12-28 1픽셀 오차를 제거한 이중화면 표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960075599A KR100227425B1 (ko) 1996-12-28 1996-12-28 1픽셀 오차를 제거한 이중화면 표시장치

Publications (2)

Publication Number Publication Date
KR19980056332A true KR19980056332A (ko) 1998-09-25
KR100227425B1 KR100227425B1 (ko) 1999-11-01

Family

ID=19491940

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960075599A KR100227425B1 (ko) 1996-12-28 1996-12-28 1픽셀 오차를 제거한 이중화면 표시장치

Country Status (1)

Country Link
KR (1) KR100227425B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10506862B2 (en) 2016-07-22 2019-12-17 HCT Group Holdings Limited Pull down pump actuator
USD886633S1 (en) 2018-05-18 2020-06-09 HCT Group Holdings Limited Cosmetic dispenser with cap
USD889745S1 (en) 2018-09-06 2020-07-07 HCT Group Holdings Limited Dual purpose makeup applicator
USD910236S1 (en) 2018-11-20 2021-02-09 HCT Group Holdings Limited Ball tip applicator

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10506862B2 (en) 2016-07-22 2019-12-17 HCT Group Holdings Limited Pull down pump actuator
USD886633S1 (en) 2018-05-18 2020-06-09 HCT Group Holdings Limited Cosmetic dispenser with cap
USD889745S1 (en) 2018-09-06 2020-07-07 HCT Group Holdings Limited Dual purpose makeup applicator
USD910236S1 (en) 2018-11-20 2021-02-09 HCT Group Holdings Limited Ball tip applicator

Also Published As

Publication number Publication date
KR100227425B1 (ko) 1999-11-01

Similar Documents

Publication Publication Date Title
US4746975A (en) Electronic endscope apparatus
KR100227425B1 (ko) 1픽셀 오차를 제거한 이중화면 표시장치
JP3154190B2 (ja) 汎用走査周期変換装置
JP2593721Y2 (ja) 画面重畳回路
US4970596A (en) Pseudo line locked write clock for picture-in-picture video applications
JP3217820B2 (ja) 映像合成方法および外部同期表示装置
JPH0546134A (ja) 映像表示装置
JPH09247574A (ja) 走査線変換装置
KR0164255B1 (ko) 비디오 촬영용 영상신호 변환장치
KR960004129B1 (ko) 프로그램 가능한 수직동기신호 추출회로
KR100396318B1 (ko) 고화소ｃｃｄ카메라의 영상데이터 처리방법
KR100237421B1 (ko) 액정표시장치 출력신호의 주사선수 변환장치
JP2001215937A (ja) 映像信号処理装置
JP4239475B2 (ja) 走査線変換装置
KR0129253B1 (ko) 모니터겸용티브이수상장치
KR940001381Y1 (ko) 모니터의 주사선수 변환장치
KR19980016570A (ko) 수평동기 분리기
KR100458447B1 (ko) 방송용 그래픽 시스템
KR0162346B1 (ko) 광폭 티브이의 2화면 표시장치
SU1469518A1 (ru) Устройство дл отображени информации на экране телевизионного индикатора
KR940009292B1 (ko) 영상신호의 프레임 좌표화 및 좌표일치 펄스발생회로
KR0157483B1 (ko) 와이드 텔레비젼에서의 수평압축 표시 회로
KR930003690Y1 (ko) 영상신호 샘플링회로
JPS62198287A (ja) 映像信号の変換回路
KR19980068925A (ko) 격행주사 모드-순차주사 모드 변환회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee