KR0168774B1 - 이퀄라이징 펄스 제너레이터 - Google Patents
이퀄라이징 펄스 제너레이터 Download PDFInfo
- Publication number
- KR0168774B1 KR0168774B1 KR1019950064426A KR19950064426A KR0168774B1 KR 0168774 B1 KR0168774 B1 KR 0168774B1 KR 1019950064426 A KR1019950064426 A KR 1019950064426A KR 19950064426 A KR19950064426 A KR 19950064426A KR 0168774 B1 KR0168774 B1 KR 0168774B1
- Authority
- KR
- South Korea
- Prior art keywords
- pull
- nmos transistor
- equalizing
- transition detection
- boost
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Dram (AREA)
- Static Random-Access Memory (AREA)
- Logic Circuits (AREA)
Abstract
본 발명은 소정 신호의 천이 검출 신호(ATD)를 입력받아 이퀼라이징쇼트 펄스를 발생시키는 이퀼라이징 펄스 제너레이터에 있어서, 풀업 동작을 수행하는 풀업 트랜지스터; 풀다운 동작을 수행하는 다수의 풀다운 트랜지스터(11); 및 상기 천이 검출 신호를 입력받아 하이 레벨을 소정정도 다운시켜 출력하는 부스트 다운 수단(12)을 구비하며, 상기 부스트다운 수단은 상기 풀다운 트랜지스터 각각의 게이트 단자를 제어하는 것을 특징으로 하는 이퀼라이징 펄스 제너레이터에 관한 것으로, 전력 소모 및 노이즈 발생을 감소시킬 수 있도록 한 것이다.
Description
제1도는 종래 기술에 따른 이퀼라이징 펄스 제너레이터의 회로도.
제2도는 본 발명의 일실시예에 따른 이퀼라이징 펄스 제너레이터의 회로도.
제3a도 및 제3b도는 종래 및 본 이퀼라이징 펄스 제너레이터의 특성을 나타낸 그래프.
* 도면의 주요부분에 대한 부호의 설명
11 : 엔코스(NMOS)트랜지스터 12 : 부스트 다운 로직
본 발명은 이퀼라이징 펄스 제너레이터(equalize pulse generator)에 관한 것으로, 특히 씨모스(CMOS) 소자에서 각종 제어 신호들을 만들기 위한 이퀼라이징 쇼트 펄스를 발생시키는 낮은 노이즈, 낮은 소비 전력의 이퀼라이징 펄스 제너레이터에 관한 것이다.
일반적으로, 하이 구동 전압(Vcc)오퍼레이션에 특히 민감한 쇼트 펄스는 각 펑션 블록(function block)들을 제어하기 위한 중요한 신호로서, 일 예로, 에스램(SRAM; Static Random Access Memory)과 같은 메모리 소자에서 모든 제어 펄스들은 이퀼라이징 쇼트 펄스를 근간으로 만들어진다.
메모리 소자는 각각의 기능에 따른 제어를 위해서 여러 종류의 쇼트 펄스 신호를 만들어 낸다. 이를 위하여 이퀼라이징 펄스 제너레이터를 필요로 하게 된다.
제1도는 종래의 기술에 따른 이퀼라이징 펄스 제너레이터의 회로도로서, 도면에서 1은 엔모스(NMOS) 트랜지스터를 나타낸다.
종래의 제너레이터는 어드레스들의 천이를 검출한 신호, 즉 어드레스천이 검출(ATD)신호를 각각의 게이트 신호로 하여 풀다운 동작을 하는 NMOS 트랜지스터(1)와, 노말 온 상태에서 풀업 동작을 수행하는 피모스(PMOS) 트랜지스터를 구비한 논리합(OR) 타입이다.
일 예로, 어드레스 천이 검출 신호(ATD)가 모두 하이인 경우, 모든 NMOS 트랜지스터(1)가 턴 온 되고, 이때 NMOS 트랜지스터를 통하여 흐르는 전류는 'I(NMOS 트랜지스터/유닛)×어드레스(모든 어드레스)'로 상당히 많은 값을 나타내게 되며, 따라서 동시 턴 온으로 인한 피크전류(di/dt)로 인하여 노이즈가 발생할 수 있다.
그러나, 상기와 같은 구성을 갖는 종래의 이퀼라이징 펄스 제너레이터는 모든 어드레스의 변화(011……11 내지 100……00)로 인한 NMOS 트랜지스터(1)의 정적(static)전류의 증가, 하이 구동 전압(Vcc)에서의 스위치 피크(switch peak)전류 증가로 인한 노이즈 유발 등의 문제점이 있다.
따라서, 본 발명은 상기 제반 문제점을 해결하기 위하여 안출된 것으로, 부스트 다운 로직을 이용하여 풀다운 트랜지스터를 구동시키기 위한 하이 신호의 전압 레벨을 다운시킴으로써, 노이즈 발생을 줄이고, 소비전력을 감소시키는 이퀼라이징 펄스 제너레이터를 제공함에 그 목적이 있다.
즉, 쇼트 펄스가 안정적으로 발생되도록 하는 것이 소자 동작의 중요한 요소로서, 본 발명은 이를 해결하기 위한 것이다.
상기 목적을 달성하기 위하여 본 발명은, 소정 신호의 천이 검출 신호를 입력받아 이퀼라이징 쇼트 펄스를 발생시키는 이퀼라이징 펄스 제너레이터에 있어서, 풀업 동작을 수행하는 풀업 트랜지스터; 풀다운 동작을 수행하는 다수의 풀다운 트랜지스터; 및 상기 천이 검출 신호를 입력받아 하이 레벨을 소정 정도 다운시켜 출력하는 부스트 다운 수단을 구비하며, 상기 부스트 다운 수단은 상기 풀다운 트랜지스터 각각의 게이트 단자를 제어하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다.
제2도는 본 발명의 일실시예에 따른 이퀼라이징 펄스 제너레이터의 회로도로서, 도면에서 21, 22, 24는 NMOS 트랜지스터, 23은 인버터를 각각 나타낸다.
도면에 도시된 바와 같이 본 실시예는 노말 온상태에서 풀업 동작을 수행하는 PMOS 트랜지스터와, 풀다운 동작을 수행하는 다수의 NMOS트랜지스터(11) 및 부스트 다운 로직(12)을 구비한다.
여기서, 부스트 다운 로직(12)은 어드레스 천이 검출 신호(ATD)에 따라 상기 NMOS 트랜지스터(11)각각의 게이트를 제어한다. 이때, 부스트 다운 로직(12)은 입력되는 어드레스 천이 검출 신호가 하이 상태인 경우, 이것의 전압 레벨을 다운시켜 출력하게 된다. 따라서, NMOS트랜지스터(11)는 보다 낮은 레벨의 신호(33)에 의해 온·오프 제어되고, 이에 따라 NMOS 트랜지스터(11)를 통하여 흐르는 전류의 양이 종래에 비하여 감소되는 것이다. 전류의 양이 감소한다는 것은 바로 소비 전력이 감소한다는 것 뿐만 아니라 노이즈의 발생이 감소한다는 것을 말한다.
부스트 다운 로직(12)은 풀업 NMOS 트랜지스터(22)와, 풀다운 NMOS 트랜지스터(24)와, 구동 전압(Vcc)을 게이트로 인가 받아 어드레스 천이 검출 신호(ATD)를 상기 풀업 NMOS 트랜지스터(22)의 게이트 단자로 전달하는 NMOS 트랜지스터(21)와, 상기 어드레스 천이 검출 신호(ATD)를 반전시켜 상기 풀다운 NMOS 트랜지스터(24)의 게이트 단자로 공급하는 인버터(23)를 구비한다.
상기와 같은 구성을 갖는 본 실시예의 동작을 상세히 살펴보기로 한다.
부스트 다운 로직(12)을 통과한 신호(33)는 어드레스 천이 검출 신호(ATD)가 하이일 경우, NMOS 트랜지스터(21,22)를 거쳐 '구동 전압(Vcc)-2 Vth(Vth는 NMOS 트랜지스터의 문턱 전압)'만큼 레벨 다운된 신호가 출력된다. 반면 로우일 경우에는, 인버터(23)와 NMOS 트랜지스터(24)를 거쳐 그대로 로우가 출력된다.
따라서, NMOS 트랜지스터(11)의 게이트는 '구동 전압-2Vth'만큼 다운된 전압으로 구동되어, 이에 따라 소비 전력이 줄고, 스위칭 피크 전류도 줄게 된다.
제 3a도 및 3b도는 종래 및 이퀼라이징 펄스 제너레이터의 특성을 나타낸 그래프이다.
먼저, 제3a도를 보면 실시예에서의 NMOS 트랜지스터(11)를 구동하는 게이트 전압 레벨(net 24)(33)은 약 1.9V 정도로서, 풀 스윙하는 종래의 트랜지스터(1) 게이트 전압 레벨(34)에 비하여 상당히 작아진 것을 알 수 있다. 참고적으로, 도면에서 31은 종래의 회로를 통하여 발생된 이퀼라이징 쇼트 펄스의 파형이며, 32는 본 실시예의 회로를 통하여 발생된 이퀼라이징 쇼트 펄스의 파형이다.
제3b도는 NMOS 트랜지스터를 통하여 흐르는 전류의 양을 나타낸 그래프로서, 도면에 도시된 바와 같이 종래에는 416㎂(41), 본 실시예에서는 110㎂(42)의 전류가 NMOS 트랜지스터를 통하여 흐르는 것을 알 수 있다.
상기와 같이 이루어지는 본 발명은 전력 소모 및 노이즈 발생을 감소시킬 수 있는 특유의 효과가 있다.
Claims (2)
- 소정 신호의 천이 검출 신호를 입력받아 이퀼라이징 쇼트 펄스를 발생시키는 이퀼라이징 펄스 제너레이터에 있어서, 풀업 동작을 수행하는 풀업 트랜지스터; 풀다운 동작을 수행하는 다수의 풀다운 트랜지스터; 및 상기 천이 검출 신호를 입력받아 하이 레벨을 소정 정도 다운시켜 출력하는 부스트 다운 수단을 구비하며, 상기 부스트 다운 수단은 상기 풀다운 트랜지스터 각각의 게이트 단자를 제어하는 것을 특징으로 하는 이퀼라이징 펄스 제너레이터.
- 제1항에 있어서, 상기 부스트 다운 수단은 풀업 동작을 하는 풀업 엔모스 트랜지스터;풀다운 동작을 하는 풀다운 엔모스 트랜지스터; 구동 전압을 게이트로 인가 받아 상기 천이 검출 신호를 상기 풀업 엔모스 트랜지스터의 게이트 단자로 전달하는 엔모스 트랜지스터; 및 상기 천이 검출 반전시켜 상기 풀다운 엔모스 트랜지스터의 게이트 단자로 공급하는 인버터를 구비하는 것을 특징으로 하는 이퀼라이징 펄스 제너레이터.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950064426A KR0168774B1 (ko) | 1995-12-29 | 1995-12-29 | 이퀄라이징 펄스 제너레이터 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950064426A KR0168774B1 (ko) | 1995-12-29 | 1995-12-29 | 이퀄라이징 펄스 제너레이터 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970055435A KR970055435A (ko) | 1997-07-31 |
| KR0168774B1 true KR0168774B1 (ko) | 1999-03-20 |
Family
ID=19446913
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950064426A KR0168774B1 (ko) | 1995-12-29 | 1995-12-29 | 이퀄라이징 펄스 제너레이터 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0168774B1 (ko) |
-
1995
- 1995-12-29 KR KR1019950064426A patent/KR0168774B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR970055435A (ko) | 1997-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940008718B1 (ko) | 직류 전류를 제거한 데이타 출력버퍼 | |
| KR960009394B1 (ko) | 동적 임의 접근 메모리용 전원 회로 | |
| KR0153603B1 (ko) | 반도체 장치의 파워-업 리세트신호 발생회로 | |
| KR940008091A (ko) | 개량된 소프트 에러 저항을 갖는 모스 에스램(mos sram), 고전위 전원 전압강하 검출회로, 상보 신호 천이 검출회로 및 개량된 내부신호 시간마진을 갖는 반도체 장치 | |
| KR0179793B1 (ko) | 반도체 메모리의 센스 앰프 출력 제어 회로 | |
| KR970051206A (ko) | 저전력용 센스앰프회로 | |
| KR970003810B1 (ko) | 어드레스 천이 검출회로를 내장하는 불휘발성 반도체 집적회로 | |
| KR0173934B1 (ko) | 내부전원전압 공급장치 | |
| US5703500A (en) | Threshold voltage scalable buffer with reference level | |
| GB2300282A (en) | Substrate bias voltage control circuit | |
| KR0167300B1 (ko) | 메모리의 어드레스 천이 검출회로 | |
| KR100246180B1 (ko) | 비동기적으로 프리차지 및 활성화 되는 메모리의 기준 클럭 발생회로 | |
| US5638328A (en) | Data output buffers and methods having a clamp function | |
| KR0168774B1 (ko) | 이퀄라이징 펄스 제너레이터 | |
| KR0167680B1 (ko) | 반도체 메모리 장치의 내부전원전압 발생회로 | |
| KR20010051076A (ko) | 버퍼회로 | |
| KR100455736B1 (ko) | 프리세트기능을 갖는 출력버퍼회로_ | |
| KR100422821B1 (ko) | 출력 버퍼 장치 | |
| KR100197560B1 (ko) | 반도체 메모리 장치의 펄스발생 회로 | |
| KR100314734B1 (ko) | 출력버퍼제어회로 | |
| KR100234373B1 (ko) | 반도체 메모리장치의 입력버퍼 | |
| KR100238231B1 (ko) | 반도체장치 및 방법 | |
| KR100472728B1 (ko) | 반도체장치의어드레스천이검출회로 | |
| KR100502677B1 (ko) | 반도체 메모리 소자의 출력 버퍼 | |
| KR100347535B1 (ko) | 파워 업 펄스 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100920 Year of fee payment: 13 |
|
| LAPS | Lapse due to unpaid annual fee |