KR19980014211A - 비트 동기회로 - Google Patents
비트 동기회로 Download PDFInfo
- Publication number
- KR19980014211A KR19980014211A KR1019960033072A KR19960033072A KR19980014211A KR 19980014211 A KR19980014211 A KR 19980014211A KR 1019960033072 A KR1019960033072 A KR 1019960033072A KR 19960033072 A KR19960033072 A KR 19960033072A KR 19980014211 A KR19980014211 A KR 19980014211A
- Authority
- KR
- South Korea
- Prior art keywords
- clock
- data
- duty
- bit synchronous
- glitch
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
1. 청구범위에 기재된 발명이 속한 기술분야
무선 통신 시스템의 송수신 부분에 관한 기술이다.
2. 발명이 해결하려고 하는 기술적 과제
신호 대 잡음 비가 낮은 환경에서도 비트 동기를 정확히 맞출 수 있도록 하는 비트 동기 회로를 제공함에 있다.
3. 발명의 해결방법의 요지
무선 수신 신호의 상태 변화에 따라 디지털 클럭 발진을 리셋하면서 수신 데이터의 듀티를 조정 및 보상함으로서 신호 대 잡음 비가 낮은 환경 아래에서도 비트 동기를 정확히 맞출 수 있게 함을 특징으로 한다.
4. 발명의 중요한 용도
신호 대 잡음 비가 낮은 환경에서 최적의 수신 시점을 포착하는 데 사용한다.
Description
본 발명은 무선 통신 시스템에 있어서 비트 동기 회로에 관한 것으로, 특히 신호 대 잡음 비가 낮은 환경에서도 비트 동기를 정확히 맞출 수 있는 비트 동기 회로에 관한 것이다.
무선 통신 시스템에서 송수신 데이터 사이의 동기를 맞추는 일은 수신단의 성능을 크게 좌우하는 요소로 작용한다. 무선 호출 시스템의 경우를 예로 들면, 기지국(base station)과 이동중인 단말기(이하 호출 수신기라 함.) 사이의 데이터 송수신 과정에서 무선(radio frequency) 채널의 특성으로 인하여 송신 데이터가 심하게 왜곡되어 본래 파형의 모습으로부터 크게 벗어나 있게 되는 경우가 있다. 또한 제조 원가 혹은 소비자 가격 등과 같은 경제적인 이유 때문에 호출 수신기의 경우 기지국에 비해 정확도가 떨어지는 발진기(oscillator)를 사용하는 것도 수신 불량의 한 원인이 될 수 있다. 다시 말해서, 기지국에서는 고가의 정확도가 높은 발진기를 쓰는 데 반하여 호출 수신기는 대개 가격이 저렴한 발진기를 사용함으로써 원가 절감을 꾀하고 있기 때문에 이러한 조건을 보완하여 호출 수신기의 수신 성능을 양호하게 하는 기술의 개발이 필요하다.
통상적으로 무선 수신데이터는 최대 ±1/2 비트까지 원래의 데이터 패턴으로부터 왜곡되어진다. 왜곡된 파형을 본래의 송신 상태로 복원하기 위해서는 정확하게 비트 동기(bit synchronization)를 맞춰 줄 필요가 있다. 상기 비트 동기는 기저대역신호(base band data signal)의 클럭 펄스를 추출해 내는 과정이다. 다시 말해서, 수신된 데이터 열에 근거하여 수신기에서의 비트 천이 시점을 올바르고 정확하게 추정하는 과정이다. 이렇게 불규칙한(random) 위상을 갖는 2진 데이터의 비트 동기를 맞추기 위해 통상적으로 쓰이는 비트 동기 회로에는 디지털 위상 동기 루프(Digital Phase Locked Loop)가 있다.
도 1은 무선 호출 수신기의 구성도이다. 수신부(11)는 무선 호출 정보를 수신하여, 주파수 변환, 복조 및 파형 정형의 기능을 수행한다. 그러므로 상기 수신부(11)의 출력은 디지털 데이터로 변환된 무선 호출 정보가 된다. 상기 수신부(11)의 출력은 디코더(12)로 인가된다. 상기 디코더(12)는 수신되는 데이타를 디코딩하여 무선 호출 수신기의 동작모드를 설정한다. 제어부(13)는 상기 디코더(12)로부터 출력되는 디코딩된 데이터를 수신한다. 상기 제어부(13)은 상기 디코더(12)로부터 수신되는 데이터를 처리하여 경보 기능을 제어하는 동작을 수행한다. 경보부(17)는 상기 제어부(13)로부터 출력되는 경보제어신호에 의해 호출되었음을 알리기 위한 톤신호 또는 진동신호 등과 같은 경보신호를 발생한다. 표시부(16)는 상기 제어부(13)로부터 출력되는 표시제어신호에 의해 호출 측의 메세지 및 무선 호출 수신기의 상태 정보를 표시한다. 메모리(15)는 무선호출수신기에 할당된 고유 어드레스 정보 및 프레임 정보를 저장하고 있다. 키입력부(10)는 무선 호출 수신기가 가지는 여러 가지 기능(예: 수신된 호출 메시지의 표시)의 실행이나 필요한 데이터의 입력 등을 위한 하나 이상의 키를 구비한다.
도 2는 상기 도 1중 수신부(11)에 포함되는 디지털 위상 동기 루프(digital phase locked loop)의 구성을 개략적으로 나타낸 도면으로서, 위상검출부(10)와 루프필터(loop filter, 20) 및 디지털 클럭 발진기(30)로 구성된다. 위상검출부(10)는 채널을 통과하면서 왜곡된 입력데이터 r(n)과 소정의 추적클럭 d(n)를 비교하여 위상 p(n)를 검출한다. 이때 루프필터(loop filter, 20)는 상기 위상 p(n)를 입력하여 고주파 성분을 제거한 y(n)를 발생한다. 상기 루프 필터링한 신호 y(n)는 도 1의 디코더(12)로 전달되는 동시에 디지털 클럭 발진기(30)로 전달된다. 또한 상기 루프필터(20)는 위상동기루프의 동기 특성이나 응답 특성을 결정한다. 디지털 클럭 발진기(30)는 상기 루프 필터링한 신호 y(n)에 의해 상기 추적클럭 d(n)의 발진주파수를 변경한다. 이로써 상기 추적클럭 d(n)가 상기 입력데이터 r(n)보다 빠르면 상기 추적클럭 d(n)를 늦추고 상기 추적클럭 d(n)가 상기 입력데이터 r(n) 보다 늦으면 상기 추적클럭 d(n)의 주기를 짧게 하여 종국에는 상기 입력데이터 r(n)과 추적클럭 d(n)의 위상을 최소화함으로써 입력데이터 r(n)의 최적 수신을 가능하게 한다.
그런데 상기와 같은 디지털 위상 동기 루프는 동작 속도의 한계 때문에 주로 저주파에서만 구현이 가능하다. 그러므로 고속으로 송수신되는 채널 환경 하에서는 최적의 수신 시점(timing)을 얻기가 어렵다. 즉 디지털 위상 동기 루프는 입력 데이터의 위상 변화가 적거나 높은 신호 대 잡음 비를 갖는 환경 아래에서는 우수한 성능을 나타내지만, 무선 채널을 통과하여 수신되는 무선 호출 신호와 같이 낮은 신호 대 잡음 비를 갖는 환경 아래에서는 정확한 비트 동기를 맞추는 데 한계를 가진다.
따라서 본 발명의 목적은 신호 대 잡음 비가 낮은 환경에서도 비트 동기를 정확히 맞출 수 있도록 하는 비트 동기 회로를 제공함에 있다.
도 1은 통상적인 무선 호출 수신기의 개략적인 구성도
도 2는 도 1중 종래의 수신부에 포함되는 디지털 위상 동기 루프의 개략적인 구성도
도 3은 도 1중 본 발명의 일 실시예에 따른 수신부에 포함되는 비트 동기 회로의 구성도
도 4는 도 3의 동작 파형도
이하 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명한다. 우선 각 도면의 구성 요소들에 참조 부호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 또한 하기 설명에서는 구체적인 회로의 구성 소자 등과 같은 많은 특정(特定) 사항들이 나타나고 있는데, 이는 본 발명의 보다 전반적인 이해를 돕기 위해서 제공된 것일 뿐 이러한 특정 사항들 없이도 본 발명이 실시될 수 있음은 이 기술분야에서 통상의 지식을 가진 자에게는 자명하다 할 것이다. 그리고 본 발명을 설명함에 있어, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
도 3은 본 발명의 일 실시예에 따른 무선 호출 수신기의 수신부에 포함되는 비트 동기 회로의 구성을 나타낸 것이다.
도 4는 상기 비트 동기 회로의 동작에 따른 파형들을 나타낸 도면이다.
본 실시예에서는 1,600bps 혹은 3200bps 혹은 6400bps의 고속 프로토콜에 의거 기지국에서 상기 도 4의 (4a)에 도시된 바와 같은 송신클럭에 맞추어 (4b)에 도시된 바와 같은 송신데이터(무선호출신호)를 송신하는 경우를 가정한다. 상기 도 3 및 도 4에 의거 비트 동기 회로의 동작을 구체적으로 설명하면 다음과 같다. 수신 데이터 동기부(40)는 수신데이터 r(n)을 국부발진클럭 LCK에 동기를 맞추는 역할을 한다. 상기 (4b)에 도시된 송신데이터와 비교해볼 때, 상기 수신데이터 r(n)은 상기 송신데이터가 페이딩(fading) 채널을 거치면서 일정 정도 왜곡되기 때문에 불규칙적인 위상 성분을 갖는다. 클리치제거부(50)는 상기 국부발진클럭 LCK와 동기가 맞추어진 데이터에 대한 듀티(duty)를 체크하여 기본 클럭 듀티의 5/16 보다 작은 경우는 글리치(glitch)라고 판단하고 이 글리치를 제거한다. 듀티보상부(60)는 상기 글리치가 제거된 데이터를 입력하여 듀티를 일정 정도 보상한다. 상기 듀티가 보상된 데이터 x(n)는 도 1의 디코더(12)로 전달되는 동시에 에지검출부(70)로 전달된다. 상기 에지검출부(70)는 (4d)에 도시된 바와 같이 상기 듀티가 보상된 데이터 x(n)의 상승(rising) 혹은 하강(falling) 에지(edge)를 검출한다. 카운터(80)는 상기 에지 검출 결과에 따라 리셋(reset)되며, 노말 모드(normal mode)에서 상기 국부발진클럭 LCK를 입력하여 (4d)에 도시한 바와 같이 수신 데이터 클럭 RDCK를 발생한다. 이때 카운터(80)의 초기 위상 옵셋(Initial Phase Offset) IPO는 여러 차례의 시뮬레이션에 의해 결정하는데, 본 실시예에서는 31/64로 한다. 본 실시예에서 상기 64는 1,600bps로 수신되는 데이터 한 주기를 64 등분하는 수이다. 또한 노미날 클럭 듀레이션(nominal clock duration) NCD는 수신되는 데이터가 1,600bps 혹은 3200bps 혹은 6400bps중 어느 것인지에 따라 결정한다.
부연하면, (4c)의 에지검출펄스 d1, d2, d3, d4, d5, ... 각각에 (4d)의 데이터 클럭 c1, c2, c3, c4, c5, ...가 일대일 대응된다. 에지검출펄스 d1이 발생되고 나서 초기 위상 옵셋 IPO 만큼의 지연이 있은 다음 카운터(80)가 리셋되어 카운팅을 실시함으로써 데이터 클럭 c1이 발생된다. 이어서 발생되는 에지검출펄스 d2에 의해 초기 위상 옵셋 IPO 만큼의 지연이 또 있은 다음 카운터(80)가 리셋되어 카운팅을 실시함으로써 데이터 클럭 c2가 발생한다. 또 이어서 발생되는 에지검출펄스 d3에 의해 초기 위상 옵셋 IPO 만큼의 지연이 또 있은 다음 카운터(80)가 리셋되어 카운팅을 실시함으로써 데이터 클럭 c3가 발생되는데, 상기 데이터 클럭 c3의 경우 도시된 바와 같이 노미날 클럭 듀레이션 NCD와 일치되도록 50:50이 되지 못한다. 이는 곧 이어서 에지검출펄스 d4가 발생되어 그에 대응한 초기 위상 옵셋이 상기 노미날 클럭 듀레이션 NCD를 만족시키기도 전에 시작되기 때문이다. 결과적으로 상기 각 데이터 클럭의 상승에지는 해당 수신 데이터의 중앙보다 약간 앞쪽에서 발생됨으로써 데이터 검출의 정확도를 높이고 있는데, 이는 초기 위상 옵셋에 의해 결정된다.
한편 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 안되며 후술하는 특허청구의 범위뿐 만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.
신호 대 잡음 비가 낮은 환경에서도 최적의 수신 시점을 포착할 수 있다.
Claims (4)
- 무선 통신 시스템의 비트 동기회로에 있어서,수신데이터를 입력하여 소정의 국부발진클럭에 동기를 맞추는 수신데이터 동기부와,상기 국부발진클럭과 동기가 맞추어진 데이터에 대한 듀티를 체크하여 기본 클럭 듀티의 소정 비율보다 작은 경우 글리치라 판단하고 이 글리치를 제거하는 클리치제거부와,상기 글리치를 제거한 수신데이터로부터 상승 및 하강 에지를 검출하는 에지검출부와,상기 에지검출부에 의한 에지검출 때마다 리셋되어 상기 국부발진클럭을 카운트하여 각 수신데이터에 대응하는 데이터 클럭을 발생하며, 소정의 초기 위상 옵셋을 가져 각 데이터 클럭이 해당 수신 데이터의 중앙보다 일정 정도 앞쪽에서 발생하도록 하는 카운터로 구성됨을 특징으로 하는 비트 동기 회로.
- 제1항에 있어서, 상기 클리치제거부는 상기 국부발진클럭과 동기가 맞추어진 데이터의 듀티가 기본 클럭 듀티의 5/16 보다 작은 경우 글리치라 판단함을 특징으로 하는 비트 동기 회로.
- 제1항에 있어서, 상기 글리치가 제거된 데이터를 입력하여 일정 정도 듀티를 보상하는 듀티보상부를 상기 에지검출부 전단에 더 구비함을 특징으로 하는 비트 동기 회로.
- 제1항 내지 제3항중 어느 하나의 항에 있어서, 상기 카운터는 수신 데이터 속도 검출결과에 따라 클럭 듀레이션이 결정됨을 특징으로 하는 비트 동기 회로.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960033072A KR0176139B1 (ko) | 1996-08-08 | 1996-08-08 | 비트 동기회로 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960033072A KR0176139B1 (ko) | 1996-08-08 | 1996-08-08 | 비트 동기회로 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR19980014211A true KR19980014211A (ko) | 1998-05-25 |
KR0176139B1 KR0176139B1 (ko) | 1999-05-15 |
Family
ID=19469135
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960033072A KR0176139B1 (ko) | 1996-08-08 | 1996-08-08 | 비트 동기회로 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR0176139B1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20020034540A (ko) * | 2000-11-02 | 2002-05-09 | 박종섭 | 이동통신 제어국 시스템에서의 1pps 그리취 제거방법 |
-
1996
- 1996-08-08 KR KR1019960033072A patent/KR0176139B1/ko not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20020034540A (ko) * | 2000-11-02 | 2002-05-09 | 박종섭 | 이동통신 제어국 시스템에서의 1pps 그리취 제거방법 |
Also Published As
Publication number | Publication date |
---|---|
KR0176139B1 (ko) | 1999-05-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6002709A (en) | Verification of PN synchronization in a direct-sequence spread-spectrum digital communications system | |
KR0148204B1 (ko) | 무선 선택 호출 수신기용 시간 보정 시스템 | |
US6137850A (en) | Digital bit synchronizer for low transition densities | |
JPH07250053A (ja) | 周期的同期パルスの発生装置およびその発生方法 | |
JPH06284072A (ja) | 無線選択呼出受信機 | |
US5841823A (en) | Method and apparatus for extracting a clock signal from a received signal | |
US5598446A (en) | Clock extraction of a clock signal using rising and falling edges of a received transmission signal | |
JP3976362B2 (ja) | 移動体通信の受信回路 | |
JP2693758B2 (ja) | フレームパルス発生方式 | |
KR19980014211A (ko) | 비트 동기회로 | |
JP4070823B2 (ja) | クロック再生回路及び、クロック再生回路を有する受信機 | |
JP2003134098A (ja) | シリアル受信装置 | |
JPH10178458A (ja) | 復調回路 | |
US6862332B2 (en) | Clock reproduction circuit | |
US6256335B1 (en) | Slow tracking of PN synchronization in a direct-sequence spread-spectrum digital communications system | |
KR100224578B1 (ko) | 디지탈 위상폐루프회로를 이용한 타이밍복원방법 및 그 장치 | |
JPH0983354A (ja) | Dpll回路 | |
JP2000101554A (ja) | サンプリングクロック再生回路 | |
JPH0568136B2 (ko) | ||
JPH09181709A (ja) | Cmi符号用クロック抽出回路 | |
JP2002209264A (ja) | 移動体端末及びその間欠受信方法 | |
JPS63202149A (ja) | 同期伝送方式 | |
JPH08331189A (ja) | クロック位相同期回路 | |
JPH05327657A (ja) | データ復号回路 | |
JPH0621933A (ja) | クロック再生回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20071030 Year of fee payment: 10 |
|
LAPS | Lapse due to unpaid annual fee |