KR102669160B1 - 자기 메모리 장치 - Google Patents
자기 메모리 장치 Download PDFInfo
- Publication number
- KR102669160B1 KR102669160B1 KR1020190097278A KR20190097278A KR102669160B1 KR 102669160 B1 KR102669160 B1 KR 102669160B1 KR 1020190097278 A KR1020190097278 A KR 1020190097278A KR 20190097278 A KR20190097278 A KR 20190097278A KR 102669160 B1 KR102669160 B1 KR 102669160B1
- Authority
- KR
- South Korea
- Prior art keywords
- magnetic
- patterns
- pattern
- magnetic pattern
- conductive line
- Prior art date
Links
- 230000005291 magnetic effect Effects 0.000 title claims abstract description 619
- 230000005381 magnetic domain Effects 0.000 claims abstract description 140
- 230000005415 magnetization Effects 0.000 claims abstract description 76
- 230000004888 barrier function Effects 0.000 claims description 89
- 239000000758 substrate Substances 0.000 claims description 25
- 239000010410 layer Substances 0.000 description 61
- 239000011229 interlayer Substances 0.000 description 34
- 238000000034 method Methods 0.000 description 24
- 238000010586 diagram Methods 0.000 description 16
- 238000005530 etching Methods 0.000 description 12
- 238000004519 manufacturing process Methods 0.000 description 10
- 238000012546 transfer Methods 0.000 description 10
- 239000000696 magnetic material Substances 0.000 description 8
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 7
- 101100509369 Caenorhabditis elegans isw-1 gene Proteins 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 230000010354 integration Effects 0.000 description 4
- 238000005240 physical vapour deposition Methods 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 229910003321 CoFe Inorganic materials 0.000 description 2
- 229910018979 CoPt Inorganic materials 0.000 description 2
- 229910000684 Cobalt-chrome Inorganic materials 0.000 description 2
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- PGTXKIZLOWULDJ-UHFFFAOYSA-N [Mg].[Zn] Chemical compound [Mg].[Zn] PGTXKIZLOWULDJ-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000010941 cobalt Substances 0.000 description 2
- 229910017052 cobalt Inorganic materials 0.000 description 2
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 2
- 239000010952 cobalt-chrome Substances 0.000 description 2
- 239000003302 ferromagnetic material Substances 0.000 description 2
- 239000011777 magnesium Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 229910019227 CoFeTb Inorganic materials 0.000 description 1
- 229910002441 CoNi Inorganic materials 0.000 description 1
- 229910018936 CoPd Inorganic materials 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910015187 FePd Inorganic materials 0.000 description 1
- 229910005335 FePt Inorganic materials 0.000 description 1
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 239000002885 antiferromagnetic material Substances 0.000 description 1
- QYHKLBKLFBZGAI-UHFFFAOYSA-N boron magnesium Chemical compound [B].[Mg] QYHKLBKLFBZGAI-UHFFFAOYSA-N 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 230000015654 memory Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- -1 tungsten nitride Chemical class 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/80—Constructional details
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1675—Writing or programming circuits or methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F10/00—Thin magnetic films, e.g. of one-domain structure
- H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
- H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
- H01F10/329—Spin-exchange coupled multilayers wherein the magnetisation of the free layer is switched by a spin-polarised current, e.g. spin torque effect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F10/00—Thin magnetic films, e.g. of one-domain structure
- H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
- H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
- H01F10/3254—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Geometry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Hall/Mr Elements (AREA)
- Mram Or Spin Memory Techniques (AREA)
Abstract
자기 메모리 장치는 제1 방향으로 연장되고 일 방향으로 고정된 자화방향을 갖는 제1 자성 패턴, 및 상기 제1 자성 패턴을 가로지는 복수의 제2 자성 패턴들을 포함한다. 상기 복수의 제2 자성 패턴들은 상기 제1 방향에 교차하는 제2 방향으로 연장되고, 상기 제1 방향으로 서로 이격된다. 상기 복수의 제2 자성 패턴들의 각각은 상기 제2 방향으로 배열된 복수의 자구들(magnetic domains)을 포함한다.
Description
본 발명은 자기 메모리 장치에 관한 것으로, 보다 상세하게는 자구벽(magnetic domain wall)의 이동 현상을 이용한 자기 메모리 장치에 관한 것이다.
전자 기기의 고속화, 저전력화에 따라 이에 내장되는 메모리 장치 역시 빠른 읽기/쓰기 동작, 및 낮은 동작 전압이 요구되고 있다. 이러한 요구를 충족하는 메모리 장치로서 자기 메모리 장치(Magnetic memory device)가 연구되고 있다. 자기 메모리 장치는 고속 동작 및/또는 비휘발성의 특성을 가질 수 있어 차세대 메모리로 각광받고 있다. 특히, 최근에는 자성 물질의 자구벽(magnetic domain wall)의 이동 현상을 이용하는 새로운 자기 메모리 장치에 대한 연구 및 개발이 이루어지고 있다.
자구벽(magnetic domain wall) 이동 현상을 이용하는 자기 메모리 장치의 예시가 US 등록특허 US 8254164 B2에 개시된다. 자구벽 이동 현상을 이용한 자기 메모리 장치의 고집적화를 위한 다양한 연구가 이루어지고 있다.
자구벽(magnetic domain wall) 이동 현상을 이용하는 자기 메모리 장치의 예시가 US 등록특허 US 8254164 B2에 개시된다. 자구벽 이동 현상을 이용한 자기 메모리 장치의 고집적화를 위한 다양한 연구가 이루어지고 있다.
본 발명이 이루고자 하는 일 기술적 과제는 고집적화가 가능한 자기 메모리 장치를 제공하는데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 양산이 용이한 자기 메모리 장치를 제공하는데 있다.
본 발명에 따른 자기 메모리 장치는, 제1 방향으로 연장되고, 일 방향으로 고정된 자화방향을 갖는 제1 자성 패턴; 및 상기 제1 자성 패턴을 가로지는 복수의 제2 자성 패턴들을 포함할 수 있다. 상기 복수의 제2 자성 패턴들은 상기 제1 방향에 교차하는 제2 방향으로 연장되고, 상기 제1 방향으로 서로 이격될 수 있다. 상기 복수의 제2 자성 패턴들의 각각은 상기 제2 방향으로 배열된 복수의 자구들을 포함할 수 있다.
본 발명의 개념에 따르면, 제1 자성 패턴은 복수의 제2 자성 패턴들을 가로지를 수 있고, 상기 복수의 제2 자성 패턴들에 공통으로 연결될 수 있다. 이 경우, 상기 제1 자성 패턴 및 그 아래에 배치되는 도전 라인은 단일 포토 마스크를 이용하여 형성될 수 있고, 상기 제1 자성 패턴의 형성을 위한 추가적인 포토 마스크가 요구되지 않을 수 있다. 이에 따라, 자기 메모리 장치의 형성에 필요한 포토 마스크의 수가 감소할 수 있다. 더하여, 상기 복수의 제2 자성 패턴들이 상기 제1 자성 패턴을 가로지르도록 형성됨에 따라, 상기 복수의 제2 자성 패턴들과 상기 제1 자성 패턴 사이의 정렬이 용이할 수 있다. 이에 따라, 상기 제2 자성 패턴들의 형성을 위한 제조공정의 공정 마진이 증가될 수 있다. 따라서, 자기 메모리 장치의 양산 및 고집적화가 용이할 수 있다.
도 1은 본 발명의 일부 실시예들에 따른 자기 메모리 장치를 개략적으로 나타내는 사시도이다.
도 2는 본 발명의 일부 실시예들에 따른 자기 메모리 장치의 평면도이다.
도 3a는 도 2의 A-A'에 따른 단면도이고, 도 3b는 도 2의 B-B'에 따른 단면도이다.
도 3c 및 도 3d는 각각 도 3a의 P부분의 확대도들이다.
도 4a, 도 4b, 도 5a, 및 도 5b는 본 발명의 일부 실시예들에 따른 자기 메모리 장치의 읽기 동작을 나타내는 개념도들이다.
도 6a, 도 6b, 도 7a, 및 도 7b는 본 발명의 일부 실시예들에 따른 자기 메모리 장치의 쓰기 동작을 나타내는 개념도들이다.
도 8a 내지 도 10a, 및 도 8b 내지 도 10b는 본 발명의 일부 실시예들에 따른 자기 메모리 장치의 제조방법을 나타내는 도면들이다.
도 11은 본 발명의 일부 실시예들에 따른 자기 메모리 장치를 개략적으로 나타내는 사시도이다.
도 12는 본 발명의 일부 실시예들에 따른 자기 메모리 장치의 평면도이다.
도 13a는 도 12의 A-A'에 따른 단면도이고, 도 13b는 도 12의 B-B'에 따른 단면도이다.
도 14a 및 도 14b는 본 발명의 일부 실시예들에 따른 자기 메모리 장치의 읽기 동작을 나타내는 개념도들이다.
도 15a 및 도 15b는 본 발명의 일부 실시예들에 따른 자기 메모리 장치의 쓰기 동작을 나타내는 개념도들이다.
도 16a 내지 도 18a, 및 도 16b 내지 도 18b는 본 발명의 일부 실시예들에 따른 자기 메모리 장치의 제조방법을 나타내는 도면들이다.
도 19은 본 발명의 일부 실시예들에 따른 자기 메모리 장치를 개략적으로 나타내는 사시도이다.
도 20은 본 발명의 일부 실시예들에 따른 자기 메모리 장치의 평면도이다.
도 21a는 도 20의 A-A'에 따른 단면도이고, 도 21b는 도 20의 B-B'에 따른 단면도이다.
도 22a 및 도 22b는 본 발명의 일부 실시예들에 따른 자기 메모리 장치의 읽기 동작을 나타내는 개념도들이다.
도 23a 및 도 23b는 본 발명의 일부 실시예들에 따른 자기 메모리 장치의 쓰기 동작을 나타내는 개념도들이다.
도 2는 본 발명의 일부 실시예들에 따른 자기 메모리 장치의 평면도이다.
도 3a는 도 2의 A-A'에 따른 단면도이고, 도 3b는 도 2의 B-B'에 따른 단면도이다.
도 3c 및 도 3d는 각각 도 3a의 P부분의 확대도들이다.
도 4a, 도 4b, 도 5a, 및 도 5b는 본 발명의 일부 실시예들에 따른 자기 메모리 장치의 읽기 동작을 나타내는 개념도들이다.
도 6a, 도 6b, 도 7a, 및 도 7b는 본 발명의 일부 실시예들에 따른 자기 메모리 장치의 쓰기 동작을 나타내는 개념도들이다.
도 8a 내지 도 10a, 및 도 8b 내지 도 10b는 본 발명의 일부 실시예들에 따른 자기 메모리 장치의 제조방법을 나타내는 도면들이다.
도 11은 본 발명의 일부 실시예들에 따른 자기 메모리 장치를 개략적으로 나타내는 사시도이다.
도 12는 본 발명의 일부 실시예들에 따른 자기 메모리 장치의 평면도이다.
도 13a는 도 12의 A-A'에 따른 단면도이고, 도 13b는 도 12의 B-B'에 따른 단면도이다.
도 14a 및 도 14b는 본 발명의 일부 실시예들에 따른 자기 메모리 장치의 읽기 동작을 나타내는 개념도들이다.
도 15a 및 도 15b는 본 발명의 일부 실시예들에 따른 자기 메모리 장치의 쓰기 동작을 나타내는 개념도들이다.
도 16a 내지 도 18a, 및 도 16b 내지 도 18b는 본 발명의 일부 실시예들에 따른 자기 메모리 장치의 제조방법을 나타내는 도면들이다.
도 19은 본 발명의 일부 실시예들에 따른 자기 메모리 장치를 개략적으로 나타내는 사시도이다.
도 20은 본 발명의 일부 실시예들에 따른 자기 메모리 장치의 평면도이다.
도 21a는 도 20의 A-A'에 따른 단면도이고, 도 21b는 도 20의 B-B'에 따른 단면도이다.
도 22a 및 도 22b는 본 발명의 일부 실시예들에 따른 자기 메모리 장치의 읽기 동작을 나타내는 개념도들이다.
도 23a 및 도 23b는 본 발명의 일부 실시예들에 따른 자기 메모리 장치의 쓰기 동작을 나타내는 개념도들이다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예들을 설명함으로써 본 발명을 상세히 설명한다.
도 1은 본 발명의 일부 실시예들에 따른 자기 메모리 장치를 개략적으로 나타내는 사시도이다.
도 1을 참조하면, 도전 라인(110)이 제1 방향(D1)으로 연장될 수 있다. 제1 자성 패턴(120)이 상기 도전 라인(110) 상에 배치될 수 있고 상기 제1 방향(D1)으로 연장될 수 있다. 복수의 제2 자성 패턴들(150)이 상기 제1 자성 패턴(120) 상에 배치될 수 있고, 상기 제1 자성 패턴(120)을 가로지를 수 있다. 상기 복수의 제2 자성 패턴들(150)은 상기 제1 방향(D1)에 교차하는 제2 방향(D2)으로 연장될 수 있고, 상기 제1 방향(D1)을 따라 서로 이격될 수 있다. 상기 복수의 제2 자성 패턴들(150)은 상기 제1 방향(D1) 및 상기 제2 방향(D2)에 수직한 제3 방향(D3)을 따라 상기 도전 라인(110)으로부터 이격될 수 있다. 상기 제1 자성 패턴(120)은 상기 도전 라인(110)과 상기 복수의 제2 자성 패턴들(150) 사이에 배치될 수 있다. 상기 제1 자성 패턴(120) 및 상기 도전 라인(110)은 상기 제1 방향(D1)을 따라 서로 평행하게 연장될 수 있고, 상기 복수의 제2 자성 패턴들(150)을 가로지를 수 있다.
복수의 터널 배리어 패턴들(140)이 상기 제1 자성 패턴(120)과 상기 복수의 제2 자성 패턴들(150) 사이에 개재될 수 있다. 상기 복수의 터널 배리어 패턴들(140)은 상기 제2 방향(D2)으로 연장될 수 있고 상기 제1 방향(D1)을 따라 서로 이격될 수 있다. 상기 복수의 터널 배리어 패턴들(140)의 각각은 상기 복수의 제2 자성 패턴들(150) 중 대응하는 제2 자성 패턴(150)과 상기 제1 자성 패턴(120) 사이에 개재될 수 있다.
도 2는 본 발명의 일부 실시예들에 따른 자기 메모리 장치의 평면도이다. 도 3a는 도 2의 A-A'에 따른 단면도이고, 도 3b는 도 2의 B-B'에 따른 단면도이다. 도 3c 및 도 3d는 각각 도 3a의 P부분의 확대도들이다.
도 2, 도 3a, 및 도 3b를 참조하면, 도전 라인(110)이 기판(100) 상에 배치될 수 있고, 상기 기판(100)의 상면(100U)에 평행한 제1 방향(D1)으로 연장될 수 있다. 상기 도전 라인(110)은 금속(예를 들어, 구리, 텅스텐, 또는 알루미늄) 및/또는 금속 질화물(예를 들어, 탄탈륨 질화물, 티타늄 질화물, 또는 텅스텐 질화물)을 포함할 수 있다.
제1 자성 패턴(120)이 상기 도전 라인(110) 상에 배치될 수 있고, 상기 제1 방향(D1)으로 연장될 수 있다. 상기 도전 라인(110)은 상기 기판(100)과 상기 제1 자성 패턴(120) 사이에 배치될 수 있다. 상기 제1 자성 패턴(120)과 상기 도전 라인(110)은 상기 제1 방향(D1)을 따라 서로 평행하게 연장될 수 있다. 상기 제1 자성 패턴(120)은 코발트(Co), 철(Fe) 및 니켈(Ni) 중 적어도 하나를 포함할 수 있다.
층간 절연막(135)이 상기 기판(100) 상에 배치되어 상기 도전 라인(110) 및 상기 제1 자성 패턴(120)을 덮을 수 있다. 상기 층간 절연막(135)은 상기 도전 라인(110) 및 상기 제1 자성 패턴(120)의 각각의 측면을 덮을 수 있다. 상기 제1 자성 패턴(120)의 상면은 상기 층간 절연막(135)의 상면과 실질적으로 공면을 이룰 수 있다. 상기 층간 절연막(135)은 일 예로, 실리콘 산화물, 실리콘 질화물, 및/또는 실리콘 산질화물을 포함할 수 있다
복수의 제2 자성 패턴들(150)이 상기 층간 절연막(135) 상에 배치되어 상기 제1 자성 패턴(120)을 가로지를 수 있다. 상기 복수의 제2 자성 패턴들(150)은 상기 제1 방향(D1)에 교차하는 제2 방향(D2)으로 연장될 수 있고, 상기 제1 방향(D1)을 따라 서로 이격될 수 있다. 상기 제1 및 제2 방향들(D1, D2)은 상기 기판(100)의 상기 상면(100U)에 평행할 수 있다. 상기 복수의 제2 자성 패턴들(150)은 상기 기판(100)의 상기 상면(100U)에 수직한 제3 방향(D3)을 따라 상기 도전 라인(110)으로부터 이격될 수 있고, 상기 제1 자성 패턴(120)은 상기 도전 라인(110)과 상기 복수의 제2 자성 패턴들(150) 사이에 배치될 수 있다. 상기 제1 자성 패턴(120)은 상기 제3 방향(D3)을 따라 상기 도전 라인(110)과 수직적으로 중첩할 수 있고, 상기 제1 방향(D1)을 따라 상기 도전 라인(110)과 평행하게 연장될 수 있다. 상기 제1 자성 패턴(120) 및 상기 도전 라인(110)은 상기 복수의 제2 자성 패턴들(150)을 가로지를 수 있다.
상기 복수의 제2 자성 패턴들(150)의 각각은 복수의 자구들(magnetic domains, D) 및 복수의 자구벽들(magnetic domain walls, DW)을 포함할 수 있다. 상기 복수의 제2 자성 패턴들(150)의 각각 내에서, 상기 복수의 자구들(D) 및 상기 복수의 자구벽들(DW)은 상기 제2 방향(D2)을 따라 교대로 그리고 반복적으로 배열될 수 있다. 상기 자구들(D)은 자성체(일 예로, 상기 제2 자성 패턴들(150)의 각각) 내에서 자화방향이 균일한 영역들이고, 상기 복수의 자구벽들(DW)은 상기 자성체 내 상기 복수의 자구들(D) 사이에서 자화방향이 변화하는 영역들이다. 상기 복수의 자구벽들(DW)의 각각은 상기 복수의 자구들(D) 중, 서로 다른 자화방향을 갖는 자구들(D) 사이의 경계를 정의할 수 있다. 상기 자구들(D)의 크기 및 자화방향은 상기 자성체의 모양, 크기, 및 외부 에너지에 의해 적절하게 제어될 수 있다. 상기 자구벽들(DW)은 상기 자성체에 인가되는 자기장 또는 전류에 의해 이동할 수 있다. 상기 복수의 제2 자성 패턴들(150)의 각각은 코발트(Co), 철(Fe) 및 니켈(Ni) 중 적어도 하나를 포함할 수 있다.
복수의 터널 배리어 패턴들(140)이 상기 제1 자성 패턴(120)과 상기 복수의 제2 자성 패턴들(150) 사이에 개재될 수 있다. 상기 복수의 터널 배리어 패턴들(140)은 상기 제2 방향(D2)으로 연장될 수 있고 상기 제1 방향(D1)을 따라 서로 이격될 수 있다. 상기 복수의 터널 배리어 패턴들(140)의 각각은 상기 복수의 제2 자성 패턴들(150) 중 대응하는 제2 자성 패턴(150)과 상기 제1 자성 패턴(120) 사이에 개재될 수 있고, 상기 대응하는 제2 자성 패턴(150)과 상기 층간 절연막(135) 사이로 연장될 수 있다. 상기 상기 복수의 터널 배리어 패턴들(140)의 각각은 마그네슘(Mg) 산화막, 티타늄(Ti) 산화막, 알루미늄(Al) 산화막, 마그네슘-아연(Mg-Zn) 산화막, 또는 마그네슘-붕소(Mg-B) 산화막 중에서 적어도 하나를 포함할 수 있다.
도 3c 및 도 3d를 참조하면, 상기 제1 자성 패턴(120)은 일 방향으로 고정된 자화방향(120MD)을 갖는 기준층일 수 있고, 상기 제2 자성 패턴들(150)의 각각은 변경 가능한 자화방향(150MD)을 갖는 자유층일 수 있다. 상기 자구들(D)의 각각은 상기 제1 자성 패턴(120)의 상기 자화방향(120MD)에 평행하게 또는 반평행하게 변경 가능한 상기 자화방향(150MD)을 가질 수 있다. 일 예로, 도 3c를 참조하면, 상기 제1 자성 패턴(120)의 상기 자화방향(120MD), 및 상기 자구들(D)의 각각의 상기 자화방향(150MD)은 상기 터널 배리어 패턴들(140)의 각각과 상기 제1 자성 패턴(120) 사이의 계면에 수직할 수 있다. 이 경우, 상기 제1 자성 패턴(120) 및 상기 제2 자성 패턴들(150)의 각각은 수직 자성 물질(일 예로, CoFeTb, CoFeGd, CoFeDy), L10 구조를 갖는 수직 자성 물질, 조밀육방격자(Hexagonal Close Packed Lattice) 구조의 CoPt, 및 수직 자성 구조체 중에서 적어도 하나를 포함할 수 있다. 상기 L10 구조를 갖는 수직 자성 물질은 L10 구조의 FePt, L10 구조의 FePd, L10 구조의 CoPd, 또는 L10 구조의 CoPt 등에서 적어도 하나를 포함할 수 있다. 상기 수직 자성 구조체는 교대로 그리고 반복적으로 적층된 자성층들 및 비자성층들을 포함할 수 있다. 일 예로, 상기 수직 자성 구조체는 (Co/Pt)n, (CoFe/Pt)n, (CoFe/Pd)n, (Co/Pd)n, (Co/Ni)n, (CoNi/Pt)n, (CoCr/Pt)n 또는 (CoCr/Pd)n (n은 적층 횟수) 등에서 적어도 하나를 포함할 수 있다. 다른 예로, 도 3d를 참조하면, 상기 제1 자성 패턴(120)의 상기 자화방향(120MD), 및 상기 자구들(D)의 각각의 상기 자화방향(150MD)은 상기 터널 배리어 패턴들(140)의 각각과 상기 제1 자성 패턴(120) 사이의 계면에 평행할 수 있다. 이 경우, 상기 제1 자성 패턴(120) 및 상기 제2 자성 패턴들(150)의 각각은 강자성 물질을 포함할 수 있고, 상기 제1 자성 패턴(120)은 상기 강자성 물질의 자화방향을 고정시키기 위한 반강자성 물질을 더 포함할 수 있다.
도 2, 도 3a, 및 도 3b를 다시 참조하면, 상기 제1 자성 패턴(120)은 상기 제1 방향(D1)으로 연장되어 상기 복수의 제2 자성 패턴들(150)에 공통으로 연결될 수 있다. 상기 제1 자성 패턴(120)은 상기 복수의 제2 자성 패턴들(150) 중 하나와 상기 도전 라인(110) 사이로부터 상기 복수의 제2 자성 패턴들(150) 중 다른 하나와 상기 도전 라인(110) 사이로 연장될 수 있다.
도 4a, 도 4b, 도 5a, 및 도 5b는 본 발명의 일부 실시예들에 따른 자기 메모리 장치의 읽기 동작을 나타내는 개념도들이다. 도 4a 및 도 5a는 도 2의 A-A'에 대응하는 단면도들이고, 도 4b 및 도 5b는 도 2의 B-B'에 대응하는 단면도들이다. 설명의 간소화를 위해, 상기 자화방향들(120MD, 150MD)이 상기 터널 배리어 패턴들(140)의 각각과 상기 제1 자성 패턴(120) 사이의 계면에 수직한 경우를 예시적으로 설명하나, 본 발명의 개념은 이에 한정되지 않는다. 상기 자화방향들(120MD, 150MD)이 상기 터널 배리어 패턴들(140)의 각각과 상기 제1 자성 패턴(120) 사이의 계면에 평행한 경우에도, 자기 메모리 장치의 읽기 동작은 이하와 같다.
도 2, 도 4a, 및 도 4b를 참조하면, 상기 복수의 제2 자성 패턴들(150) 중 하나에 상기 자구벽들(DW)의 이동을 위한 전류(I)가 흐를 수 있다. 상기 복수의 제2 자성 패턴들(150) 중 나머지는 전기적으로 플로팅(floating) 상태(F)에 있을 수 있다. 상기 복수의 제2 자성 패턴들(150) 중 상기 하나 내에서, 상기 전류(I)의 방향에 따라 상기 자구벽들(DW)의 이동 방향이 결정될 수 있다. 상기 자구벽들(DW)은 전자(E)의 이동 방향을 따라 이동할 수 있고, 이에 따라, 상기 자구벽들(DW)은 상기 전류(I)의 방향에 반대 방향으로 이동할 수 있다. 일 예로, 상기 전류(I)는 상기 제2 방향(D2)으로 흐를 수 있고, 상기 자구벽들(DW)은 상기 제2 방향(D2)의 반대 방향으로 이동할 수 있다.
상기 복수의 제2 자성 패턴들(150) 중 상기 하나 내에서, 상기 자구들(D)의 각각의 상기 자화방향(150MD)은 상기 제1 자성 패턴(120)의 상기 자화방향(120MD)에 평행하거나 반평행할 수 있다. 상기 자구들(D)은 상기 자구벽들(DW) 중 대응하는 자구벽(DW)을 사이에 두고 서로 이웃하는 제1 자구(Da) 및 제2 자구(Db)를 포함할 수 있다. 상기 제1 자구(Da)의 상기 자화방향(150MD)은 상기 제2 자구(Db)의 상기 자화방향(150MD)에 반대될 수 있다. 상기 복수의 제2 자성 패턴들(150) 중 상기 하나에 상기 전류(I)가 흐르는 경우, 상기 자구벽들(DW)의 이동에 의해 상기 자구들(D) 중 상기 제1 자구(Da)가 상기 제1 자성 패턴(120) 상에 정렬될 수 있다. 상기 제1 자성 패턴(120) 및 상기 제1 자구(Da)은 제1 자기터널접합(MTJ1)을 구성할 수 있다.
읽기 전류(Iread)가 상기 제1 자기터널접합(MTJ1)을 통해 흐를 수 있다. 상기 읽기 전류(Iread)는 상기 복수의 터널 배리어 패턴들(140) 중 대응하는 하나와 상기 제1 자성 패턴(120) 사이의 계면에 수직한 방향(일 예로, 상기 제3 방향(D3))을 따라 상기 제1 자성 패턴(120)으로부터 상기 제1 자구(Da)로 흐를 수 있다. 상기 읽기 전류(Iread)에 의해 상기 제1 자기터널접합(MTJ1)의 저항 상태가 검출될 수 있다. 상기 제1 자기터널접합(MTJ1)이 고저항 상태에 있는지 또는 저저항 상태에 있는지 여부가 상기 읽기 전류(Iread)에 의해 검출될 수 있다. 일 예로, 상기 제1 자구(Da)의 상기 자화방향(150MD)은 상기 제1 자성 패턴(120)의 상기 자화방향(120MD)에 평행할 수 있고, 이 경우, 상기 제1 자기터널접합(MTJ1)은 저저항 상태에 있을 수 있다. 상기 제1 자기터널접합(MTJ1)의 상기 저항 상태로부터 상기 제1 자구(Da) 내에 저장된 데이터(0 또는 1)가 검출될 수 있다.
도 2, 도 5a, 및 도 5b를 참조하면, 이 후, 상기 복수의 제2 자성 패턴들(150) 중 상기 하나에 상기 전류(I)가 다시 흐를 수 있다. 상기 복수의 제2 자성 패턴들(150) 중 상기 나머지는 전기적으로 플로팅(floating) 상태(F)에 있을 수 있다. 상기 복수의 제2 자성 패턴들(150) 중 상기 하나에 상기 전류(I)가 흐르는 경우, 상기 자구벽들(DW)의 이동에 의해 상기 자구들(D) 중 상기 제2 자구(Db)가 상기 제1 자성 패턴(120) 상에 정렬될 수 있다. 상기 제1 자성 패턴(120) 및 상기 제2 자구(Db)은 제2 자기터널접합(MTJ2)을 구성할 수 있다.
상기 읽기 전류(Iread)가 상기 제2 자기터널접합(MTJ2)을 통해 흐를 수 있다. 상기 읽기 전류(Iread)는 상기 복수의 터널 배리어 패턴들(140) 중 대응하는 하나와 상기 제1 자성 패턴(120) 사이의 계면에 수직한 방향(일 예로, 상기 제3 방향(D3))을 따라 상기 제1 자성 패턴(120)으로부터 상기 제2 자구(Db)로 흐를 수 있다. 상기 읽기 전류(Iread)에 의해 상기 제2 자기터널접합(MTJ2)의 저항 상태가 검출될 수 있다. 상기 제2 자기터널접합(MTJ2)이 고저항 상태에 있는지 또는 저저항 상태에 있는지 여부가 상기 읽기 전류(Iread)에 의해 검출될 수 있다. 일 예로, 상기 제2 자구(Db)의 상기 자화방향(150MD)은 상기 제1 자성 패턴(120)의 상기 자화방향(120MD)에 반평행할 수 있고, 이 경우, 상기 제2 자기터널접합(MTJ2)은 고저항 상태에 있을 수 있다. 상기 제2 자기터널접합(MTJ2)의 상기 저항 상태로부터 상기 제2 자구(Db) 내에 저장된 데이터(1 또는 0)가 검출될 수 있다.
본 발명의 일부 실시예들에 따르면, 상기 제1 자성 패턴(120)은 상기 복수의 제2 자성 패턴들(150)을 가로지를 수 있고, 상기 복수의 제2 자성 패턴들(150)에 공통으로 연결될 수 있다. 이 경우, 상술한 읽기 동작은 상기 복수의 제2 자성 패턴들(150)에 대해 순차로 그리고 개별적으로 수행될 수 있다.
도 6a, 도 6b, 도 7a, 및 도 7b는 본 발명의 일부 실시예들에 따른 자기 메모리 장치의 쓰기 동작을 나타내는 개념도들이다. 도 6a 및 도 7a는 도 2의 A-A'에 대응하는 단면도들이고, 도 6b 및 도 7b는 도 2의 B-B'에 대응하는 단면도들이다. 설명의 간소화를 위해, 상기 자화방향들(120MD, 150MD)이 상기 터널 배리어 패턴들(140)의 각각과 상기 제1 자성 패턴(120) 사이의 계면에 수직한 경우를 예시적으로 설명하나, 본 발명의 개념은 이에 한정되지 않는다. 상기 자화방향들(120MD, 150MD)이 상기 터널 배리어 패턴들(140)의 각각과 상기 제1 자성 패턴(120) 사이의 계면에 평행한 경우에도, 자기 메모리 장치의 쓰기 동작은 이하와 같다.
도 2, 도 6a, 및 도 6b를 참조하면, 상기 복수의 제2 자성 패턴들(150) 중 하나에 상기 자구벽들(DW)의 이동을 위한 상기 전류(I)가 흐를 수 있다. 상기 복수의 제2 자성 패턴들(150) 중 나머지는 전기적으로 플로팅(floating) 상태(F)에 있을 수 있다. 일 예로, 상기 전류(I)는 상기 제2 방향(D2)으로 흐를 수 있고, 상기 자구벽들(DW)은 상기 제2 방향(D2)의 반대 방향(즉, 전자(E)의 이동 방향)으로 이동할 수 있다. 상기 복수의 제2 자성 패턴들(150) 중 상기 하나에 상기 전류(I)가 흐르는 경우, 상기 자구벽들(DW)의 이동에 의해 상기 자구들(D) 중 상기 제1 자구(Da)가 상기 제1 자성 패턴(120) 상에 정렬될 수 있다. 상기 제1 자성 패턴(120) 및 상기 제1 자구(Da)은 상기 제1 자기터널접합(MTJ1)을 구성할 수 있다. 일 예로, 상기 제1 자구(Da)의 상기 자화방향(150MD)은 상기 제1 자성 패턴(120)의 상기 자화방향(120MD)에 평행할 수 있다.
쓰기 전류(Isw)가 상기 제1 자기터널접합(MTJ1)을 통해 흐를 수 있다. 상기 쓰기 전류(Isw)는 상기 복수의 터널 배리어 패턴들(140) 중 대응하는 하나와 상기 제1 자성 패턴(120) 사이의 계면에 수직한 방향(일 예로, 상기 제3 방향(D3))을 따라 상기 제1 자성 패턴(120)으로부터 상기 제1 자구(Da)로 흐를 수 있다. 상기 쓰기 전류(Isw)의 크기는 상기 읽기 전류(Iread)의 크기보다 클 수 있다. 상기 쓰기 전류(Isw)에 의해 발생된 스핀 전달 토크에 의해 상기 제1 자구(Da)의 상기 자화방향(150MD)이 반전될 수 있다. 일 예로, 상기 제1 자구(Da)의 상기 자화방향(150MD)은 상기 쓰기 전류(Isw)에 의해 발생된 상기 스핀 전달 토크에 의해 상기 제1 자성 패턴(120)의 상기 자화방향(120MD)에 반평행하게 스위칭될 수 있다.
도 2, 도 7a, 및 도 7b를 참조하면, 이 후, 상기 복수의 제2 자성 패턴들(150) 중 상기 하나에 상기 전류(I)가 다시 흐를 수 있다. 상기 복수의 제2 자성 패턴들(150) 중 상기 나머지는 전기적으로 플로팅(floating) 상태(F)에 있을 수 있다. 상기 복수의 제2 자성 패턴들(150) 중 상기 하나에 상기 전류(I)가 흐르는 경우, 상기 자구벽들(DW)의 이동에 의해 상기 자구들(D) 중 상기 제2 자구(Db)가 상기 제1 자성 패턴(120) 상에 정렬될 수 있다. 상기 제1 자성 패턴(120) 및 상기 제2 자구(Db)은 상기 제2 자기터널접합(MTJ2)을 구성할 수 있다. 일 예로, 상기 제2 자구(Db)의 상기 자화방향(150MD)은 상기 제1 자성 패턴(120)의 상기 자화방향(120MD)에 반평행할 수 있다.
상기 쓰기 전류(Isw)가 상기 제2 자기터널접합(MTJ2)을 통해 흐를 수 있다. 상기 쓰기 전류(Isw)는 상기 복수의 터널 배리어 패턴들(140) 중 대응하는 하나와 상기 제1 자성 패턴(120) 사이의 계면에 수직한 방향(일 예로, 상기 제3 방향(D3)의 반대 방향)을 따라 상기 제2 자구(Db)로부터 상기 제1 자성 패턴(120)으로 흐를 수 있다. 상기 쓰기 전류(Isw)에 의해 발생된 스핀 전달 토크에 의해 상기 제2 자구(Db)의 상기 자화방향(150MD)이 반전될 수 있다. 일 예로, 상기 제2 자구(Db)의 상기 자화방향(150MD)은 상기 쓰기 전류(Isw)에 의해 발생된 상기 스핀 전달 토크에 의해 상기 제1 자성 패턴(120)의 상기 자화방향(120MD)에 평행하게 스위칭될 수 있다.
본 발명의 일부 실시예들에 따르면, 상기 제1 자성 패턴(120)은 상기 복수의 제2 자성 패턴들(150)을 가로지를 수 있고, 상기 복수의 제2 자성 패턴들(150)에 공통으로 연결될 수 있다. 이 경우, 상술한 쓰기 동작은 상기 복수의 제2 자성 패턴들(150)에 대해 순차로 그리고 개별적으로 수행될 수 있다.
도 8a 내지 도 10a, 및 도 8b 내지 도 10b는 본 발명의 일부 실시예들에 따른 자기 메모리 장치의 제조방법을 나타내는 도면들이다. 도 8a 내지 도 10a 는 도 2의 A-A'에 대응하는 단면도들이고, 도 8b 내지 도 10b는 도 2의 B-B'에 대응하는 단면도들이다. 도 2, 도 3a 내지 도 3d를 참조하여 설명한 자기 메모리 장치와 중복되는 설명은 생략될 수 있다.
도 2, 도 8a, 및 도 8b를 참조하면, 기판(100) 상에 도전막(110L) 및 제1 자성막(120L)이 차례로 형성될 수 있다. 상기 도전막(110L)은 상기 기판(100)과 상기 제1 자성막(120L) 사이에 개재될 수 있다. 상기 도전막(110L) 및 상기 제1 자성막(120L)은 화학기상증착 또는 물리기상증착(일 예로, 스퍼터링 증착) 방법을 이용하여 형성될 수 있다. 제1 마스크 패턴(M1)이 상기 제1 자성막(120L) 상에 형성될 수 있다. 상기 제1 마스크 패턴(M1)은 상기 제1 방향(D1)으로 연장되는 라인 형태를 가질 수 있다. 상기 제1 마스크 패턴(M1)은 상기 도전막(110L) 및 상기 제1 자성막(120L)에 대하여 식각 선택성을 갖는 물질을 포함할 수 있다.
도 2, 도 9a, 및 도 9b를 참조하면, 상기 제1 마스크 패턴(M1)을 식각 마스크로 이용하여 상기 제1 자성막(120L) 및 상기 도전막(110L)을 식각하는 제1 식각 공정이 수행될 수 있다. 상기 제1 자성막(120L) 및 상기 도전막(110L)은 상기 제1 식각 공정에 의해 순차로 식각될 수 있고, 이에 따라, 제1 자성 패턴(120) 및 도전 라인(110)이 형성될 수 있다. 상기 제1 자성 패턴(120) 및 상기 도전 라인(110)은 상기 제1 마스크 패턴(M1)을 정의하는 단일 포토 마스크를 이용하여 형성될 수 있고, 이에 따라, 상기 제1 자성 패턴(120) 및 상기 도전 라인(110)은 서로 실질적으로 동일한 평면적 형상을 가지도록 형성될 수 있다. 일 예로, 상기 제1 자성 패턴(120) 및 상기 도전 라인(110)은 상기 제1 방향(D1)으로 연장되는 라인 형태를 가질 수 있다.
층간 절연막(135)이 상기 제1 자성 패턴(120) 및 상기 도전 라인(110)을 덮도록 상기 기판(100) 상에 형성될 수 있다. 상기 층간 절연막(135)을 형성하는 것은, 일 예로, 상기 기판(100) 상에 상기 제1 자성 패턴(120) 및 상기 도전 라인(110)을 덮는 절연막을 형성하고, 상기 제1 자성 패턴(120)의 상면이 노출되도록 상기 절연막을 평탄화하는 것을 포함할 수 있다. 일부 실시예들에 따르면, 상기 제1 마스크 패턴(M1)은 상기 평탄화 공정 동안 제거될 수 있다.
도 2, 도 10a, 및 도 10b를 참조하면, 터널 배리어막(140L) 및 제2 자성막(150L)이 상기 층간 절연막(135) 상에 차례로 형성될 수 있고, 상기 제1 자성 패턴(120)의 상기 상면을 덮을 수 있다. 상기 터널 배리어막(140L)은 상기 층간 절연막(135)과 상기 제2 자성막(150L) 사이에 개재될 수 있고, 상기 제1 자성 패턴(120)의 상기 상면과 상기 제2 자성막(150L) 사이로 연장될 수 있다. 상기 터널 배리어막(140L) 및 상기 제2 자성막(150L)은 화학기상증착 또는 물리기상증착(일 예로, 스퍼터링 증착) 방법을 이용하여 형성될 수 있다. 상기 제2 자성막(150L)은 복수의 자구들(D) 및 복수의 자구벽들(DW)을 포함할 수 있다.
제2 마스크 패턴들(M2)이 상기 제2 자성막(150L) 상에 형성될 수 있다. 상기 제2 마스크 패턴들(M2)의 각각은 상기 제2 방향(D2)으로 연장되는 라인 형태를 가질 수 있다. 상기 제2 마스크 패턴들(M2)은 상기 제1 방향(D1)을 따라 서로 이격될 수 있다. 상기 제2 마스크 패턴들(M2)은 상기 터널 배리어막(140L) 및 상기 제2 자성막(150L)에 대하여 식각 선택성을 갖는 물질을 포함할 수 있다.
도 2, 도 3a, 및 도 3b를 다시 참조하면, 상기 제2 마스크 패턴들(M2)을 식각 마스크로 이용하여 상기 제2 자성막(150L) 및 상기 터널 배리어막(140L)을 식각하는 제2 식각 공정이 수행될 수 있다. 상기 제2 자성막(150L) 및 상기 터널 배리어막(140L)은 상기 제2 식각 공정에 의해 순차로 식각될 수 있고, 이에 따라, 제2 자성 패턴들(150) 및 터널 배리어 패턴들(140)이 형성될 수 있다. 상기 제2 자성 패턴들(150)은 상기 제1 자성 패턴(120) 및 상기 도전 라인(110)을 가로지를 수 있고, 상기 제2 방향(D2)을 따라 상기 층간 절연막(135) 상으로 연장될 수 있다. 상기 터널 배리어 패턴들(140)의 각각은 상기 제2 자성 패턴들(150) 중 대응하는 제2 자성 패턴(150)과 상기 제1 자성 패턴(120) 사이에 개재될 수 있고, 상기 제2 방향(D2)을 따라 상기 대응하는 제2 자성 패턴(150)과 상기 층간 절연막(135) 사이로 연장될 수 있다. 상기 제2 자성 패턴들(150) 및 상기 터널 배리어 패턴들(140)은 상기 제2 마스크 패턴들(M2)을 정의하는 단일 포토 마스크를 이용하여 형성될 수 있고, 이에 따라, 상기 제2 자성 패턴들(150)은 상기 터널 배리어 패턴들(140)과 동일한 평면적 형상을 가지도록 형성될 수 있다. 일 예로, 상기 제2 자성 패턴들(150)의 각각은 상기 제2 방향(D2)으로 연장되는 라인 형태를 가질 수 있고, 상기 제2 자성 패턴들(150)은 상기 제1 방향(D1)으로 서로 이격될 수 있다. 상기 터널 배리어 패턴들(140)의 각각은 상기 제2 방향(D2)으로 연장되는 라인 형태를 가질 수 있고, 상기 터널 배리어 패턴들(140)은 상기 제1 방향(D1)으로 서로 이격될 수 있다.
복수의 제1 자성 패턴들이 상기 제2 자성 패턴들(150) 아래에 각각 배치되는 경우, 상기 복수의 제1 자성 패턴들은 상기 도전 라인(110)의 형성을 위한 포토 마스크와 다른 포토 마스크를 이용하여 형성될 수 있다. 이에 따라, 자기 메모리 장치의 형성에 필요한 포토 마스크의 수가 증가될 수 있다. 더하여, 상기 제2 자성 패턴들(150)의 형성시, 상기 제2 자성 패턴들(150)의 각각과 이에 대응하는 제1 자성 패턴 사이의 정렬이 요구될 수 있다. 이에 따라, 상기 제2 자성 패턴들(150)의 형성을 위한 제조공정의 공정 마진이 감소될 수 있다.
본 발명의 개념에 따르면, 상기 제1 자성 패턴(120)은 상기 제1 방향(D1)으로 연장되어 상기 복수의 제2 자성 패턴들(150)을 가로지르도록 형성될 수 있다. 이 경우, 상기 제1 자성 패턴(120) 및 상기 도전 라인(110)은 상기 제1 마스크 패턴(M1)을 정의하는 단일 포토 마스크를 이용하여 형성될 수 있다. 즉, 상기 제1 자성 패턴(120)의 형성을 위한 추가적인 포토 마스크가 요구되지 않을 수 있다. 따라서, 자기 메모리 장치의 형성에 필요한 포토 마스크의 수가 감소될 수 있다. 더하여, 상기 복수의 제2 자성 패턴들(150)이 상기 제1 자성 패턴(120)을 가로지르도록 형성됨에 따라, 상기 복수의 제2 자성 패턴들(150)과 상기 제1 자성 패턴(120) 사이의 정렬이 용이할 수 있다. 이에 따라, 상기 제2 자성 패턴들(150)의 형성을 위한 제조공정의 공정 마진이 증가될 수 있다. 따라서, 상기 자기 메모리 장치의 양산이 용이할 수 있다.
도 11은 본 발명의 일부 실시예들에 따른 자기 메모리 장치를 개략적으로 나타내는 사시도이다. 도 1을 참조하여 설명한 자기 메모리 장치와 차이점을 주로 설명한다.
도 11을 참조하면, 상기 도전 라인(110)은 서로 대향하는 제1 면(110US) 및 제2 면(110LS)을 가질 수 있다. 상기 제1 자성 패턴(120)은 상기 도전 라인(110)의 상기 제1 면(110US) 상에 배치될 수 있다. 상기 복수의 제2 자성 패턴들(150)이 상기 제1 자성 패턴(120) 상에 배치될 수 있고, 상기 제1 자성 패턴(120)을 가로지를 수 있다. 상기 복수의 제2 자성 패턴들(150)은 상기 제3 방향(D3)을 따라 상기 도전 라인(110)의 상기 제1 면(110US)으로부터 이격될 수 있고, 상기 제1 자성 패턴(120)은 상기 도전 라인(110)의 상기 제1 면(110US)과 상기 복수의 제2 자성 패턴들(150) 사이에 배치될 수 있다. 복수의 제1 터널 배리어 패턴들(140)이 상기 제1 자성 패턴(120)과 상기 복수의 제2 자성 패턴들(150) 사이에 개재될 수 있다. 상기 복수의 제1 터널 배리어 패턴들(140)은 도 1을 참조하여 설명한 상기 복수의 터널 배리어 패턴들(140)과 실질적으로 동일하다.
일부 실시예들에 따르면, 제3 자성 패턴(122)이 상기 도전 라인(110)의 상기 제2 면(110LS) 상에 배치될 수 있다. 상기 도전 라인(110)은 상기 제1 자성 패턴(120)과 상기 제3 자성 패턴(122) 사이에 배치될 수 있다. 상기 제1 자성 패턴(120)과 상기 제3 자성 패턴(122)은 상기 도전 라인(110)을 사이에 두고 상기 제3 방향(D3)으로 서로 이격될 수 있고, 상기 제1 방향(D1)을 따라 상기 도전 라인(110)에 평행하게 연장될 수 있다. 상기 제1 자성 패턴(120), 상기 도전 라인(110), 및 상기 제3 자성 패턴(122)은 상기 복수의 제2 자성 패턴들(150)을 가로지를 수 있다.
복수의 제4 자성 패턴들(152)이 상기 제3 자성 패턴(122) 상에 배치될 수 있고, 상기 제3 자성 패턴(122)을 가로지를 수 있다. 상기 복수의 제4 자성 패턴들(152)은 상기 제2 방향(D2)으로 연장될 수 있고, 상기 제1 방향(D1)을 따라 서로 이격될 수 있다. 상기 복수의 제4 자성 패턴들(152)은 상기 제3 방향(D3)의 반대 방향을 따라 상기 도전 라인(110)의 상기 제2 면(110LS)으로부터 이격될 수 있다. 상기 제3 자성 패턴(122)은 상기 도전 라인(110)의 상기 제2 면(110LS)과 상기 복수의 제4 자성 패턴들(152) 사이에 배치될 수 있다. 상기 제1 자성 패턴(120), 상기 도전 라인(110), 및 상기 제3 자성 패턴(122)은 상기 복수의 제4 자성 패턴들(152)을 가로지를 수 있다.
복수의 제2 터널 배리어 패턴들(142)이 상기 제3 자성 패턴(122)과 상기 복수의 제4 자성 패턴들(152) 사이에 개재될 수 있다. 상기 복수의 제2 터널 배리어 패턴들(142)은 상기 제2 방향(D2)으로 연장될 수 있고 상기 제1 방향(D1)을 따라 서로 이격될 수 있다. 상기 복수의 제2 터널 배리어 패턴들(142)의 각각은 상기 복수의 제4 자성 패턴들(152) 중 대응하는 제4 자성 패턴(152)과 상기 제3 자성 패턴(122) 사이에 개재될 수 있다.
도 12는 본 발명의 일부 실시예들에 따른 자기 메모리 장치의 평면도이다. 도 13a는 도 12의 A-A'에 따른 단면도이고, 도 13b는 도 12의 B-B'에 따른 단면도이다. 도 2, 도 3a, 및 도 3b를 참조하여 설명한 자기 메모리 장치와 차이점을 주로 설명한다.
도 12, 도 13a, 및 도 13b를 참조하면, 상기 도전 라인(110)이 상기 기판(100) 상에 배치될 수 있고, 상기 기판(100)의 상면(100U)에 평행한 상기 제1 방향(D1)으로 연장될 수 있다. 상기 도전 라인(110)은 서로 대향하는 제1 면(110US) 및 제2 면(110LS)을 가질 수 있다. 상기 제2 면(110LS)은 상기 제1 면(110US)보다 상기 기판(100)에 가까울 수 있다. 상기 도전 라인(110)의 상기 제1 면(110US) 및 상기 제2 면(110LS)은 상기 기판(100)의 상면(100U)에 평행할 수 있다. 상기 제1 자성 패턴(120)은 상기 도전 라인(110)의 상기 제1 면(110US) 상에 배치될 수 있고, 상기 제1 방향(D1)으로 연장될 수 있다.
일부 실시예들에 따르면, 제3 자성 패턴(122)이 상기 도전 라인(110)의 상기 제2 면(110LS) 상에 배치될 수 있고, 상기 제1 방향(D1)으로 연장될 수 있다. 상기 제3 자성 패턴(122)은 상기 기판(100)과 상기 도전 라인(110) 사이에 배치될 수 있다. 상기 도전 라인(110)은 상기 제1 자성 패턴(120)과 상기 제3 자성 패턴(122) 사이에 배치될 수 있다. 상기 제1 자성 패턴(120)과 상기 제3 자성 패턴(122)은 상기 도전 라인(110)을 사이에 두고 상기 기판(100)의 상면(100U)에 수직한 상기 제3 방향(D3)으로 서로 이격될 수 있고, 상기 제1 방향(D1)을 따라 상기 도전 라인(110)에 평행하게 연장될 수 있다. 상기 제1 자성 패턴(120)과 상기 제3 자성 패턴(122)은 상기 제3 방향(D3)을 따라 상기 도전 라인(110)과 수직적으로 중첩할 수 있다. 상기 제3 자성 패턴(122)은 상기 제1 자성 패턴(120)과 실질적으로 동일한 물질을 포함할 수 있다.
상부 층간 절연막(135)이 상기 기판(100) 상에 배치되어 상기 도전 라인(110) 및 상기 제1 및 제3 자성 패턴들(120, 122)을 덮을 수 있다. 상기 상부 층간 절연막(135)은 도 2, 도 3a, 및 도 3b를 참조하여 설명한, 상기 층간 절연막(135)과 실질적으로 동일하다. 상기 상부 층간 절연막(135)은 상기 도전 라인(110) 및 상기 제1 및 제3 자성 패턴들(120, 122)의 각각의 측면을 덮을 수 있다. 상기 제1 자성 패턴(120)의 상면은 상기 상부 층간 절연막(135)의 상면과 실질적으로 공면을 이룰 수 있고, 상기 제3 자성 패턴(122)의 하면은 상기 상부 층간 절연막(135)의 하면과 실질적으로 공면을 이룰 수 있다.
상기 복수의 제2 자성 패턴들(150)이 상기 상부 층간 절연막(135) 상에 배치되어 상기 제1 자성 패턴(120)을 가로지를 수 있다. 상기 복수의 제2 자성 패턴들(150)은 상기 제3 방향(D3)을 따라 상기 도전 라인(110)의 상기 제1 면(110US)으로부터 이격될 수 있고, 상기 제1 자성 패턴(120)은 상기 도전 라인(110)의 상기 제1 면(110US)과 상기 복수의 제2 자성 패턴들(150) 사이에 배치될 수 있다. 상기 제1 자성 패턴(120), 상기 도전 라인(110), 및 상기 제3 자성 패턴(122)은 상기 복수의 제2 자성 패턴들(150)을 가로지를 수 있다.
복수의 제1 터널 배리어 패턴들(140)이 상기 제1 자성 패턴(120)과 상기 복수의 제2 자성 패턴들(150) 사이에 개재될 수 있다. 상기 복수의 제1 터널 배리어 패턴들(140)은 도 2, 도 3a, 및 도 3b를 참조하여 설명한, 상기 터널 배리어 패턴들(140)과 실질적으로 동일하다. 상기 복수의 제1 터널 배리어 패턴들(140)의 각각은 상기 복수의 제2 자성 패턴들(150) 중 대응하는 제2 자성 패턴(150)과 상기 제1 자성 패턴(120) 사이에 개재될 수 있고, 상기 대응하는 제2 자성 패턴(150)과 상기 상부 층간 절연막(135) 사이로 연장될 수 있다.
복수의 제4 자성 패턴들(152)이 상기 기판(100)과 상기 제3 자성 패턴(122) 사이에 배치될 수 있다. 상기 복수의 제4 자성 패턴들(152)은 상기 제3 자성 패턴(122)을 가로지를 수 있다. 상기 복수의 제4 자성 패턴들(152)은 상기 제2 방향(D2)으로 연장될 수 있고, 상기 제1 방향(D1)을 따라 서로 이격될 수 있다. 상기 복수의 제4 자성 패턴들(152)은 상기 제3 방향(D3)의 반대 방향을 따라 상기 도전 라인(110)의 상기 제2 면(110LS)으로부터 이격될 수 있고, 상기 제3 자성 패턴(122)은 상기 도전 라인(110)의 상기 제2 면(110LS)과 상기 복수의 제4 자성 패턴들(152) 사이에 배치될 수 있다. 상기 제1 자성 패턴(120), 상기 도전 라인(110), 및 상기 제3 자성 패턴(122)은 상기 복수의 제4 자성 패턴들(152)을 가로지를 수 있다. 상기 복수의 제4 자성 패턴들(152)의 각각은 복수의 자구들(magnetic domains, D) 및 복수의 자구벽들(magnetic domain walls, DW)을 포함할 수 있다. 상기 복수의 제4 자성 패턴들(152)의 각각 내에서, 상기 복수의 자구들(D) 및 상기 복수의 자구벽들(DW)은 상기 제2 방향(D2)을 따라 교대로 그리고 반복적으로 배열될 수 있다. 상기 복수의 제4 자성 패턴들(152)은 상기 복수의 제2 자성 패턴들(150)과 실질적으로 동일한 물질을 포함할 수 있다.
복수의 제2 터널 배리어 패턴들(142)이 상기 제3 자성 패턴(122)과 상기 복수의 제4 자성 패턴들(152) 사이에 개재될 수 있다. 상기 복수의 제2 터널 배리어 패턴들(142)은 상기 제2 방향(D2)으로 연장될 수 있고 상기 제1 방향(D1)을 따라 서로 이격될 수 있다. 상기 복수의 제2 터널 배리어 패턴들(142)의 각각은 상기 복수의 제4 자성 패턴들(152) 중 대응하는 제4 자성 패턴(152)과 상기 제3 자성 패턴(122) 사이에 개재될 수 있고, 상기 대응하는 제4 자성 패턴(152)과 상기 상부 층간 절연막(135) 사이로 연장될 수 있다. 상기 복수의 제2 터널 배리어 패턴들(142)은 상기 복수의 제1 터널 배리어 패턴들(140)과 실질적으로 동일한 물질을 포함할 수 있다.
하부 층간 절연막(133)이 상기 기판(100)과 상기 상부 층간 절연막(135) 사이에 배치될 수 있고, 상기 복수의 제4 자성 패턴들(152) 및 상기 복수의 제2 터널 배리어 패턴들(142)을 덮을 수 있다. 상기 하부 층간 절연막(133)은 일 예로, 실리콘 산화물, 실리콘 질화물, 및/또는 실리콘 산질화물을 포함할 수 있다
상기 제1 자성 패턴(120) 및 상기 제3 자성 패턴(122)의 각각은 일 방향으로 고정된 자화방향을 갖는 기준층일 수 있다. 상기 제2 자성 패턴들(150) 및 상기 제4 자성 패턴들(152)의 각각은 변경 가능한 자화방향을 갖는 자유층일 수 있다. 상기 제2 자성 패턴들(150)의 각각 내에서, 상기 자구들(D)의 각각은 상기 제1 자성 패턴(120)의 상기 자화방향에 평행하게 또는 반평행하게 변경 가능한 자화방향을 가질 수 있다. 상기 제4 자성 패턴들(152)의 각각 내에서, 상기 자구들(D)의 각각은 상기 제3 자성 패턴(122)의 상기 자화방향에 평행하게 또는 반평행하게 변경 가능한 자화방향을 가질 수 있다. 일 예로, 상기 제1 및 제3 자성 패턴들(120, 122)의 상기 자화방향들, 및 상기 제2 및 제4 자성 패턴들(150, 152) 내 상기 자구들(D)의 각각의 상기 자화방향은, 도 3c를 참조하여 설명한 바와 마찬가지로, 상기 제1 터널 배리어 패턴들(140)의 각각과 상기 제1 자성 패턴(120) 사이의 계면, 및 상기 제2 터널 배리어 패턴들(142)의 각각과 상기 제3 자성 패턴(122) 사이의 계면에 수직할 수 있다. 다른 예로, 상기 제1 및 제3 자성 패턴들(120, 122)의 상기 자화방향들, 및 상기 제2 및 제4 자성 패턴들(150, 152) 내 상기 자구들(D)의 각각의 상기 자화방향은, 도 3d를 참조하여 설명한 바와 마찬가지로, 상기 제1 터널 배리어 패턴들(140)의 각각과 상기 제1 자성 패턴(120) 사이의 계면, 및 상기 제2 터널 배리어 패턴들(142)의 각각과 상기 제3 자성 패턴(122) 사이의 계면에 평행할 수 있다.
상기 제1 자성 패턴(120)은 상기 제1 방향(D1)으로 연장되어 상기 복수의 제2 자성 패턴들(150)에 공통으로 연결될 수 있고, 상기 제3 자성 패턴(122)은 상기 제1 방향(D1)으로 연장되어 상기 복수의 제4 자성 패턴들(152)에 공통으로 연결될 수 있다. 상기 제1 자성 패턴(120)은 상기 복수의 제2 자성 패턴들(150) 중 하나와 상기 도전 라인(110) 사이로부터 상기 복수의 제2 자성 패턴들(150) 중 다른 하나와 상기 도전 라인(110) 사이로 연장될 수 있다. 상기 제3 자성 패턴(122)은 상기 복수의 제4 자성 패턴들(152) 중 하나와 상기 도전 라인(110) 사이로부터 상기 복수의 제4 자성 패턴들(152) 중 다른 하나와 상기 도전 라인(110) 사이로 연장될 수 있다.
도 14a 및 도 14b는 본 발명의 일부 실시예들에 따른 자기 메모리 장치의 읽기 동작을 나타내는 개념도들이다. 도 14a는 도 12의 A-A'에 대응하는 단면도이고, 도 14b는 도 12의 B-B'에 대응하는 단면도이다. 도 4a, 도 4b, 도 5a, 및 도 5b를 참조하여 설명한, 자기 메모리 장치의 읽기 동작과 차이점을 주로 설명한다.
도 2, 도 14a, 및 도 14b를 참조하면, 상기 복수의 제2 자성 패턴들(150) 중 하나에 상기 자구벽들(DW)의 이동을 위한 제1 전류(I1)가 흐를 수 있다. 상기 복수의 제2 자성 패턴들(150) 중 나머지는 전기적으로 플로팅(floating) 상태(F)에 있을 수 있다. 일 예로, 상기 복수의 제2 자성 패턴들(150) 중 상기 하나 내에서, 상기 제1 전류(I1)는 상기 제2 방향(D2)으로 흐를 수 있고, 상기 자구벽들(DW)은 상기 제2 방향(D2)의 반대 방향(즉, 전자(E)의 이동 방향)으로 이동할 수 있다. 상기 복수의 제2 자성 패턴들(150) 중 상기 하나 내에서, 상기 자구들(D)의 각각의 자화방향(150MD)은 상기 제1 자성 패턴(120)의 자화방향(120MD)에 평행하거나 반평행할 수 있다. 상기 복수의 제2 자성 패턴들(150) 중 상기 하나에 상기 제1 전류(I1)가 흐르는 경우, 상기 자구벽들(DW)의 이동에 의해 상기 자구들(D) 중 제1 자구(Da)가 상기 제1 자성 패턴(120) 상에 정렬될 수 있다. 상기 제1 자성 패턴(120) 및 상기 제1 자구(Da)은 제1 자기터널접합(MTJ1)을 구성할 수 있다.
상기 복수의 제4 자성 패턴들(152) 중 하나에 상기 자구벽들(DW)의 이동을 위한 제2 전류(I2)가 흐를 수 있다. 상기 복수의 제4 자성 패턴들(152) 중 나머지는 전기적으로 플로팅(floating) 상태(F)에 있을 수 있다. 일 예로, 상기 복수의 제4 자성 패턴들(152) 중 상기 하나 내에서, 상기 제2 전류(I2)는 상기 제2 방향(D2)으로 흐를 수 있고, 상기 자구벽들(DW)은 상기 제2 방향(D2)의 반대 방향(즉, 전자(E)의 이동 방향)으로 이동할 수 있다. 상기 복수의 제4 자성 패턴들(152) 중 상기 하나 내에서, 상기 자구들(D)의 각각의 자화방향(152MD)은 상기 제3 자성 패턴(122)의 자화방향(122MD)에 평행하거나 반평행할 수 있다. 상기 복수의 제4 자성 패턴들(152) 중 상기 하나에 상기 제2 전류(I2)가 흐르는 경우, 상기 자구벽들(DW)의 이동에 의해 상기 자구들(D) 중 제3 자구(Dc)가 상기 제3 자성 패턴(122) 상에 정렬될 수 있다. 상기 제3 자성 패턴(122) 및 상기 제3 자구(Dc)은 제3 자기터널접합(MTJ3)을 구성할 수 있다.
제1 읽기 전류(Iread1)가 상기 제1 자기터널접합(MTJ1)을 통해 흐를 수 있고, 제2 읽기 전류(Iread2)가 상기 제3 자기터널접합(MTJ3)을 통해 흐를 수 있다. 상기 제1 읽기 전류(Iread1) 및 상기 제2 읽기 전류(Iread2)는 동시에 또는 순차로 제공될 수 있다. 상기 제1 읽기 전류(Iread1)는 상기 복수의 제1 터널 배리어 패턴들(140) 중 대응하는 하나와 상기 제1 자성 패턴(120) 사이의 계면에 수직한 방향(일 예로, 상기 제3 방향(D3))을 따라 상기 제1 자성 패턴(120)으로부터 상기 제1 자구(Da)로 흐를 수 있다. 상기 제1 읽기 전류(Iread1)에 의해 상기 제1 자기터널접합(MTJ1)의 저항 상태가 검출될 수 있다. 일 예로, 상기 제1 자구(Da)의 상기 자화방향(150MD)은 상기 제1 자성 패턴(120)의 상기 자화방향(120MD)에 평행할 수 있고, 이 경우, 상기 제1 자기터널접합(MTJ1)은 저저항 상태에 있을 수 있다. 상기 제1 자기터널접합(MTJ1)의 상기 저항 상태로부터 상기 제1 자구(Da) 내에 저장된 데이터(0 또는 1)가 검출될 수 있다. 상기 제2 읽기 전류(Iread2)는 상기 복수의 제2 터널 배리어 패턴들(142) 중 대응하는 하나와 상기 제3 자성 패턴(122) 사이의 계면에 수직한 방향(일 예로, 상기 제3 방향(D3)의 반대 방향)을 따라 상기 제3 자성 패턴(122)으로부터 상기 제3 자구(Dc)로 흐를 수 있다. 상기 제2 읽기 전류(Iread2)에 의해 상기 제3 자기터널접합(MTJ3)의 저항 상태가 검출될 수 있다. 일 예로, 상기 제3 자구(Dc)의 상기 자화방향(152MD)은 상기 제3 자성 패턴(122)의 상기 자화방향(122MD)에 반평행할 수 있고, 이 경우, 상기 제3 자기터널접합(MTJ3)은 고저항 상태에 있을 수 있다. 상기 제3 자기터널접합(MTJ3)의 상기 저항 상태로부터 상기 제3 자구(Dc) 내에 저장된 데이터(1 또는 0)가 검출될 수 있다.
본 발명의 일부 실시예들에 따르면, 상기 제1 자성 패턴(120)은 상기 복수의 제2 자성 패턴들(150)을 가로지를 수 있고, 상기 복수의 제2 자성 패턴들(150)에 공통으로 연결될 수 있다. 더하여, 상기 제3 자성 패턴(122)은 상기 복수의 제4 자성 패턴들(152)을 가로지를 수 있고, 상기 복수의 제4 자성 패턴들(152)에 공통으로 연결될 수 있다. 이 경우, 상기 복수의 제2 자성 패턴들(150) 중 하나, 및 상기 복수의 제4 자성 패턴들(152) 중 하나에 대한 읽기 동작은 상기 제1 자성 패턴(120) 및 상기 제3 자성 패턴(122)을 이용하여 동시에 수행될 수 있다.
도 15a 및 도 15b는 본 발명의 일부 실시예들에 따른 자기 메모리 장치의 쓰기 동작을 나타내는 개념도들이다. 도 15a 도 12의 A-A'에 대응하는 단면도이고, 도 15b는 도 12의 B-B'에 대응하는 단면도이다. 도 6a, 도 6b, 도 7a, 및 도 7b를 참조하여 설명한, 자기 메모리 장치의 쓰기 동작과 차이점을 주로 설명한다.
도 2, 도 15a, 및 도 15b를 참조하면, 상기 복수의 제2 자성 패턴들(150) 중 하나에 상기 자구벽들(DW)의 이동을 위한 상기 제1 전류(I1)가 흐를 수 있다. 상기 복수의 제2 자성 패턴들(150) 중 나머지는 전기적으로 플로팅(floating) 상태(F)에 있을 수 있다. 상기 복수의 제2 자성 패턴들(150) 중 상기 하나에 상기 제1 전류(I1)가 흐르는 경우, 상기 자구벽들(DW)의 이동에 의해 상기 자구들(D) 중 상기 제1 자구(Da)가 상기 제1 자성 패턴(120) 상에 정렬될 수 있다. 상기 제1 자성 패턴(120) 및 상기 제1 자구(Da)은 상기 제1 자기터널접합(MTJ1)을 구성할 수 있다. 일 예로, 상기 제1 자구(Da)의 자화방향(150MD)은 상기 제1 자성 패턴(120)의 자화방향(120MD)에 평행할 수 있다. 상기 복수의 제4 자성 패턴들(152) 중 하나에 상기 자구벽들(DW)의 이동을 위한 상기 제2 전류(I2)가 흐를 수 있다. 상기 복수의 제4 자성 패턴들(152) 중 나머지는 전기적으로 플로팅(floating) 상태(F)에 있을 수 있다. 상기 복수의 제4 자성 패턴들(152) 중 상기 하나에 상기 제2 전류(I2)가 흐르는 경우, 상기 자구벽들(DW)의 이동에 의해 상기 자구들(D) 중 상기 제3 자구(Dc)가 상기 제3 자성 패턴(122) 상에 정렬될 수 있다. 상기 제3 자성 패턴(122) 및 상기 제3 자구(Dc)은 상기 제3 자기터널접합(MTJ3)을 구성할 수 있다. 일 예로, 상기 제3 자구(Dc)의 자화방향(152MD)은 상기 제3 자성 패턴(122)의 자화방향(122MD)에 반평행할 수 있다.
제1 쓰기 전류(Isw1)가 상기 제1 자기터널접합(MTJ1)을 통해 흐를 수 있고, 제2 쓰기 전류(Isw2)가 상기 제3 자기터널접합(MTJ3)을 통해 흐를 수 있다. 상기 제1 쓰기 전류(Isw1) 및 상기 제2 쓰기 전류(Isw2)는 동시에 또는 순차로 제공될 수 있다. 상기 제1 쓰기 전류(Isw1) 및 상기 제2 쓰기 전류(Isw2)의 각각의 크기는 상기 제1 읽기 전류(Iread1) 및 상기 제2 읽기 전류(Iread2)의 크기보다 클 수 있다. 상기 제1 쓰기 전류(Isw1)는 상기 복수의 제1 터널 배리어 패턴들(140) 중 대응하는 하나와 상기 제1 자성 패턴(120) 사이의 계면에 수직한 방향(일 예로, 상기 제3 방향(D3))을 따라 상기 제1 자성 패턴(120)으로부터 상기 제1 자구(Da)로 흐를 수 있다. 상기 제1 쓰기 전류(Isw1)에 의해 발생된 스핀 전달 토크에 의해 상기 제1 자구(Da)의 상기 자화방향(150MD)이 반전될 수 있다. 일 예로, 상기 제1 자구(Da)의 상기 자화방향(150MD)은 상기 제1 쓰기 전류(Isw1)에 의해 발생된 상기 스핀 전달 토크에 의해 상기 제1 자성 패턴(120)의 상기 자화방향(120MD)에 반평행하게 스위칭될 수 있다. 상기 제2 쓰기 전류(Isw2)는 상기 복수의 제2 터널 배리어 패턴들(142) 중 대응하는 하나와 상기 제3 자성 패턴(122) 사이의 계면에 수직한 방향(일 예로, 상기 제3 방향(D3))을 따라 상기 제3 자구(Dc)로부터 상기 제3 자성 패턴(122)으로 흐를 수 있다. 상기 제2 쓰기 전류(Isw2)에 의해 발생된 스핀 전달 토크에 의해 상기 제3 자구(Dc)의 상기 자화방향(152MD)이 반전될 수 있다. 일 예로, 상기 제3 자구(Dc)의 상기 자화방향(152MD)은 상기 제2 쓰기 전류(Isw2)에 의해 발생된 상기 스핀 전달 토크에 의해 상기 제3 자성 패턴(122)의 상기 자화방향(122MD)에 평행하게 스위칭될 수 있다.
본 발명의 일부 실시예들에 따르면, 상기 제1 자성 패턴(120)은 상기 복수의 제2 자성 패턴들(150)을 가로지를 수 있고, 상기 복수의 제2 자성 패턴들(150)에 공통으로 연결될 수 있다. 더하여, 상기 제3 자성 패턴(122)은 상기 복수의 제4 자성 패턴들(152)을 가로지를 수 있고, 상기 복수의 제4 자성 패턴들(152)에 공통으로 연결될 수 있다. 이 경우, 상기 복수의 제2 자성 패턴들(150) 중 하나, 및 상기 복수의 제4 자성 패턴들(152) 중 하나에 대한 쓰기 동작은 상기 제1 자성 패턴(120) 및 상기 제3 자성 패턴(122)을 이용하여 동시에 수행될 수 있다.
도 16a 내지 도 18a, 및 도 16b 내지 도 18b는 본 발명의 일부 실시예들에 따른 자기 메모리 장치의 제조방법을 나타내는 도면들이다. 도 16a 내지 도 18a 는 도 12의 A-A'에 대응하는 단면도들이고, 도 16b 내지 도 18b는 도 12의 B-B'에 대응하는 단면도들이다. 설명의 간소화를 위해, 도 8a 내지 도 10a, 및 도 8b 내지 도 10b를 참조하여 설명한 자기 메모리 장치의 제조방법과 차이점을 주로 설명한다.
도 2, 도 16a, 및 도 16b를 참조하면, 제4 자성막(152L) 및 제2 터널 배리어막(142L)이 상기 기판(100) 상에 차례로 형성될 수 있다. 상기 제4 자성막(152L)은 상기 기판(100)과 상기 제2 터널 배리어막(142L) 사이에 형성될 수 있다. 상기 제4 자성막(152L) 및 상기 제2 터널 배리어막(142L)은 화학기상증착 또는 물리기상증착(일 예로, 스퍼터링 증착) 방법을 이용하여 형성될 수 있다. 상기 제4 자성막(152L)은 복수의 자구들(D) 및 복수의 자구벽들(DW)을 포함할 수 있다.
제3 마스크 패턴들(M3)이 상기 제2 터널 배리어막(142L) 상에 형성될 수 있다. 상기 제3 마스크 패턴들(M3)의 각각은 상기 제2 방향(D2)으로 연장되는 라인 형태를 가질 수 있다. 상기 제3 마스크 패턴들(M3)은 상기 제1 방향(D1)을 따라 서로 이격될 수 있다. 상기 제3 마스크 패턴들(M3)은 상기 제2 터널 배리어막(142L) 및 상기 제4 자성막(152L)에 대하여 식각 선택성을 갖는 물질을 포함할 수 있다.
도 2, 도 17a, 및 도 17b를 참조하면, 상기 제3 마스크 패턴들(M3)을 식각 마스크로 이용하여 상기 제4 자성막(152L) 및 상기 제2 터널 배리어막(142L)을 식각하는 제3 식각 공정이 수행될 수 있다. 상기 제4 자성막(152L) 및 상기 제2 터널 배리어막(142L)은 상기 제3 식각 공정에 의해 순차로 식각될 수 있고, 이에 따라, 제4 자성 패턴들(152) 및 제2 터널 배리어 패턴들(142)이 형성될 수 있다. 상기 제4 자성 패턴들(152) 및 상기 제2 터널 배리어 패턴들(142)은 상기 제3 마스크 패턴들(M3)을 정의하는 단일 포토 마스크를 이용하여 형성될 수 있고, 이에 따라, 상기 제4 자성 패턴들(152)은 상기 제2 터널 배리어 패턴들(142)과 동일한 평면적 형상을 가지도록 형성될 수 있다. 일 예로, 상기 제4 자성 패턴들(152)의 각각은 상기 제2 방향(D2)으로 연장되는 라인 형태를 가질 수 있고, 상기 제4 자성 패턴들(152)은 상기 제1 방향(D1)으로 서로 이격될 수 있다. 상기 제2 터널 배리어 패턴들(142)의 각각은 상기 제2 방향(D2)으로 연장되는 라인 형태를 가질 수 있고, 상기 제2 터널 배리어 패턴들(142)은 상기 제1 방향(D1)으로 서로 이격될 수 있다.
하부 층간 절연막(133)이 상기 제4 자성 패턴들(152) 및 상기 제2 터널 배리어 패턴들(142)을 덮도록 상기 기판(100) 상에 형성될 수 있다. 상기 하부 층간 절연막(133)을 형성하는 것은, 일 예로, 상기 기판(100) 상에 상기 제4 자성 패턴들(152) 및 상기 제2 터널 배리어 패턴들(142)을 덮는 절연막을 형성하고, 상기 제2 터널 배리어 패턴들(142)의 상면들이 노출되도록 상기 절연막을 평탄화하는 것을 포함할 수 있다. 일부 실시예들에 따르면, 상기 제3 마스크 패턴(M3)은 상기 평탄화 공정 동안 제거될 수 있다.
제3 자성막(122L)이 상기 하부 층간 절연막(133) 상에 형성될 수 있고, 상기 제2 터널 배리어 패턴들(142)의 상기 상면들을 덮을 수 있다. 상기 제3 자성막(122L)은 화학기상증착 또는 물리기상증착(일 예로, 스퍼터링 증착) 방법을 이용하여 형성될 수 있다.
도전막(110L) 및 제1 자성막(120L)이 상기 제3 자성막(122L) 상에 차례로 형성될 수 있다. 상기 도전막(110L)은 상기 제3 자성막(122L)과 상기 제1 자성막(120L) 사이에 개재될 수 있다. 제1 마스크 패턴(M1)이 상기 제1 자성막(120L) 상에 형성될 수 있다. 상기 제1 마스크 패턴(M1)은 상기 제1 방향(D1)으로 연장되는 라인 형태를 가질 수 있다. 상기 도전막(110L), 상기 제1 자성막(120L), 및 상기 제1 마스크 패턴(M1)은 도 8a 및 도 8b를 참조하여 설명한 방법과 실질적으로 동일한 방법에 의해 형성될 수 있다.
도 2, 도 18a, 및 도 18b를 참조하면, 상기 제1 마스크 패턴(M1)을 식각 마스크로 이용하여 상기 제1 자성막(120L), 상기 도전막(110L), 및 상기 제3 자성막(122L)을 식각하는 제1 식각 공정이 수행될 수 있다. 상기 제1 자성막(120L), 상기 도전막(110L), 및 상기 제3 자성막(122L)은 상기 제1 식각 공정에 의해 순차로 식각될 수 있고, 이에 따라, 제1 자성 패턴(120), 도전 라인(110), 및 제3 자성 패턴(122)이 형성될 수 있다. 상기 제1 자성 패턴(120), 상기 도전 라인(110), 및 상기 제3 자성 패턴(122)은 상기 제1 마스크 패턴(M1)을 정의하는 단일 포토 마스크를 이용하여 형성될 수 있고, 이에 따라, 상기 제1 자성 패턴(120), 상기 도전 라인(110), 및 상기 제3 자성 패턴(122)은 서로 실질적으로 동일한 평면적 형상을 가지도록 형성될 수 있다. 일 예로, 상기 제1 자성 패턴(120), 상기 도전 라인(110), 및 상기 제3 자성 패턴(122)은 상기 제1 방향(D1)으로 연장되는 라인 형태를 가질 수 있다.
상부 층간 절연막(135)이 상기 제1 자성 패턴(120), 상기 도전 라인(110), 및 상기 제3 자성 패턴(122)을 덮도록 상기 하부 층간 절연막(133) 상에 형성될 수 있다. 상기 상부 층간 절연막(135)을 형성하는 것은, 일 예로, 상기 하부 층간 절연막(133) 상에 상기 제1 자성 패턴(120), 상기 도전 라인(110), 및 상기 제3 자성 패턴(122)을 덮는 절연막을 형성하고, 상기 제1 자성 패턴(120)의 상면이 노출되도록 상기 절연막을 평탄화하는 것을 포함할 수 있다. 일부 실시예들에 따르면, 상기 제1 마스크 패턴(M1)은 상기 평탄화 공정 동안 제거될 수 있다.
제1 터널 배리어막(140L) 및 제2 자성막(150L)이 상기 상부 층간 절연막(135) 상에 차례로 형성될 수 있고, 상기 제1 자성 패턴(120)의 상기 상면을 덮을 수 있다. 상기 제2 자성막(150L)은 복수의 자구들(D) 및 복수의 자구벽들(DW)을 포함할 수 있다. 제2 마스크 패턴들(M2)이 상기 제2 자성막(150L) 상에 형성될 수 있다. 상기 제1 터널 배리어막(140L), 상기 제2 자성막(150L), 및 상기 제2 마스크 패턴들(M2)은 도 10a 및 도 10b를 참조하여 설명한 방법과 실질적으로 동일한 방법에 의해 형성될 수 있다.
도 12, 도 13a, 및 도 13b를 다시 참조하면, 상기 제2 마스크 패턴들(M2)을 식각 마스크로 이용하여 상기 제2 자성막(150L) 및 상기 제1 터널 배리어막(140L)을 식각하는 제2 식각 공정이 수행될 수 있다. 상기 제2 자성막(150L) 및 상기 제1 터널 배리어막(140L)은 상기 제2 식각 공정에 의해 순차로 식각될 수 있고, 이에 따라, 제2 자성 패턴들(150) 및 제1 터널 배리어 패턴들(140)이 형성될 수 있다. 상기 제2 자성 패턴들(150) 및 상기 제1 터널 배리어 패턴들(140)은 상기 제2 마스크 패턴들(M2)을 정의하는 단일 포토 마스크를 이용하여 형성될 수 있고, 이에 따라, 상기 제2 자성 패턴들(150)은 상기 제1 터널 배리어 패턴들(140)과 동일한 평면적 형상을 가지도록 형성될 수 있다. 일 예로, 상기 제2 자성 패턴들(150)의 각각은 상기 제2 방향(D2)으로 연장되는 라인 형태를 가질 수 있고, 상기 제2 자성 패턴들(150)은 상기 제1 방향(D1)으로 서로 이격될 수 있다. 상기 제1 터널 배리어 패턴들(140)의 각각은 상기 제2 방향(D2)으로 연장되는 라인 형태를 가질 수 있고, 상기 제1 터널 배리어 패턴들(140)은 상기 제1 방향(D1)으로 서로 이격될 수 있다.
본 발명의 개념에 따르면, 상기 제1 자성 패턴(120), 상기 도전 라인(110), 및 상기 제3 자성 패턴(122)은 상기 제1 마스크 패턴(M1)을 정의하는 단일 포토 마스크를 이용하여 형성될 수 있다. 따라서, 자기 메모리 장치의 형성에 필요한 포토 마스크의 수가 감소될 수 있다. 더하여, 상기 제1 자성 패턴(120), 상기 도전 라인(110), 및 상기 제3 자성 패턴(122)이 상기 복수의 제2 자성 패턴들(150) 및 상기 복수의 제4 자성 패턴들(152)을 가로지르도록 형성됨에 따라, 상기 자기 메모리 장치의 고집적화가 용이할 수 있다.
도 19은 본 발명의 일부 실시예들에 따른 자기 메모리 장치를 개략적으로 나타내는 사시도이다. 도 11을 참조하여 설명한 자기 메모리 장치와 차이점을 주로 설명한다.
도 19를 참조하면, 상기 도전 라인(110), 상기 제1 자성 패턴(120), 및 상기 제3 자성 패턴(122)은 읽기/쓰기 수단(130)을 구성할 수 있다. 본 실시예들에 따르면, 상기 읽기/쓰기 수단(130)은 복수 개로 제공될 수 있다. 상기 복수의 읽기/쓰기 수단들(130)은 상기 복수의 제2 자성 패턴들(150)과 상기 복수의 제4 자성 패턴들(152) 사이에 배치될 수 있고, 상기 제2 방향(D2)으로 서로 이격될 수 있다. 상기 복수의 제2 자성 패턴들(150) 및 상기 복수의 제4 자성 패턴들(152)은 상기 복수의 읽기/쓰기 수단들(130)에 공통으로 연결될 수 있다. 상기 복수의 읽기/쓰기 수단들(130)은 상기 복수의 제2 자성 패턴들(150)을 가로지를 수 있고, 상기 복수의 읽기/쓰기 수단들(130)의 각각의 상기 제1 자성 패턴(120)이 상기 복수의 제2 자성 패턴들(150)에 공통으로 연결될 수 있다. 상기 복수의 읽기/쓰기 수단들(130)은 상기 복수의 제4 자성 패턴들(152)을 가로지를 수 있고, 상기 복수의 읽기/쓰기 수단들(130)의 각각의 상기 제3 자성 패턴(122)이 상기 복수의 제4 자성 패턴들(152)에 공통으로 연결될 수 있다.
도 20은 본 발명의 일부 실시예들에 따른 자기 메모리 장치의 평면도이다. 도 21a는 도 20의 A-A'에 따른 단면도이고, 도 21b는 도 20의 B-B'에 따른 단면도이다. 도 12, 도 13a, 및 도 13b를 참조하여 설명한 자기 메모리 장치와 차이점을 주로 설명한다.
도 20, 도 21a, 및 도 21b를 참조하면, 상기 도전 라인(110), 상기 제1 자성 패턴(120), 및 상기 제3 자성 패턴(122)은 읽기/쓰기 수단(130)을 구성할 수 있고, 복수의 읽기/쓰기 수단들(130)이 상기 상부 층간 절연막(135) 내에 배치될 수 있다. 상기 복수의 읽기/쓰기 수단들(130)은 상기 상부 층간 절연막(135) 내에서 상기 제2 방향(D2)으로 서로 이격될 수 있다. 상기 복수의 읽기/쓰기 수단들(130)은 상기 기판(100)으로부터 상기 복수의 제2 자성 패턴들(150)과 상기 복수의 제4 자성 패턴들(152) 사이의 높이에 배치될 수 있다. 상기 복수의 읽기/쓰기 수단들(130)은 상기 복수의 제2 자성 패턴들(150)을 가로지를 수 있고, 상기 복수의 읽기/쓰기 수단들(130)의 각각의 상기 제1 자성 패턴(120)이 상기 복수의 제2 자성 패턴들(150)에 공통으로 연결될 수 있다. 상기 복수의 읽기/쓰기 수단들(130)은 상기 복수의 제4 자성 패턴들(152)을 가로지를 수 있고, 상기 복수의 읽기/쓰기 수단들(130)의 각각의 상기 제3 자성 패턴(122)이 상기 복수의 제4 자성 패턴들(152)에 공통으로 연결될 수 있다. 상기 복수의 읽기/쓰기 수단들(130)의 각각은 상기 복수의 제2 자성 패턴들(150)의 대응하는 부분들, 및 상기 복수의 제4 자성 패턴들(152)의 대응하는 부분들에 공통으로 연결될 수 있다.
도 22a 및 도 22b는 본 발명의 일부 실시예들에 따른 자기 메모리 장치의 읽기 동작을 나타내는 개념도들이다. 도 22a는 도 20의 A-A'에 대응하는 단면도이고, 도 22b는 도 20의 B-B'에 대응하는 단면도이다. 도 14a 및 도 14b를 참조하여 설명한, 자기 메모리 장치의 읽기 동작과 차이점을 주로 설명한다.
도 20, 도 22a, 및 도 22b를 참조하면, 상기 복수의 제2 자성 패턴들(150) 중 하나에 상기 자구벽들(DW)의 이동을 위한 전류(I)가 흐를 수 있다. 상기 복수의 제2 자성 패턴들(150) 중 나머지, 및 상기 복수의 제4 자성 패턴들(152)은 전기적으로 플로팅(floating) 상태(F)에 있을 수 있다. 일 예로, 상기 복수의 제2 자성 패턴들(150) 중 상기 하나 내에서, 상기 전류(I)는 상기 제2 방향(D2)으로 흐를 수 있고, 상기 자구벽들(DW)은 상기 제2 방향(D2)의 반대 방향(즉, 전자(E)의 이동 방향)으로 이동할 수 있다. 상기 복수의 제2 자성 패턴들(150) 중 상기 하나에 상기 전류(I)가 흐르는 경우, 상기 자구벽들(DW)의 이동에 의해 상기 자구들(D) 중 대응하는 자구들(D)이 상기 복수의 읽기/쓰기 수단들(130) 상에 각각 정렬될 수 있다. 상기 복수의 읽기/쓰기 수단들(130)의 상기 제1 자성 패턴들(120)과 상기 대응하는 자구들(D)은 자기터널접합들(MTJ)을 구성할 수 있다.
읽기 전류(Iread)가 상기 복수의 읽기/쓰기 수단들(130)을 통해 흐를 수 있다. 상기 읽기 전류(Iread)는 동시에 또는 순차로 제공될 수 있다. 상기 읽기 전류(Iread)에 의해 상기 자기터널접합들(MTJ)의 저항 상태들이 각각 검출될 수 있다. 상기 자기터널접합들(MTJ)의 저항 상태들로부터 상기 대응하는 자구들(D) 내에 저장된 데이터(1 또는 0)가 검출될 수 있다. 본 발명의 일부 실시예들에 따르면, 상술한 읽기 동작은 상기 복수의 제2 자성 패턴들(150) 및 상기 복수의 제4 자성 패턴들(152)에 대해 순차로 그리고 개별적으로 수행될 수 있다. 더하여, 상기 제2 및 제4 자성 패턴들(150, 152) 중 하나 내에서, 서로 다른 자구들(D)에 대한 읽기 동작은 상기 복수의 읽기/쓰기 수단들(130)을 통해 동시에 수행될 수 있다.
도 23a 및 도 23b는 본 발명의 일부 실시예들에 따른 자기 메모리 장치의 쓰기 동작을 나타내는 개념도들이다. 도 23a는 도 20의 A-A'에 대응하는 단면도이고, 도 23b는 도 20의 B-B'에 대응하는 단면도이다. 도 15a 및 도 15b를 참조하여 설명한, 자기 메모리 장치의 쓰기 동작과 차이점을 주로 설명한다.
도 20, 도 23a, 및 도 23b를 참조하면, 상기 복수의 제2 자성 패턴들(150) 중 하나에 상기 자구벽들(DW)의 이동을 위한 상기 전류(I)가 흐를 수 있다. 상기 복수의 제2 자성 패턴들(150) 중 나머지, 및 상기 복수의 제4 자성 패턴들(152)은 전기적으로 플로팅(floating) 상태(F)에 있을 수 있다. 상기 복수의 제2 자성 패턴들(150) 중 상기 하나에 상기 전류(I)가 흐르는 경우, 상기 자구벽들(DW)의 이동에 의해 상기 자구들(D) 중 대응하는 자구들(D)이 상기 복수의 읽기/쓰기 수단들(130) 상에 각각 정렬될 수 있다. 상기 복수의 읽기/쓰기 수단들(130)의 상기 제1 자성 패턴들(120)과 상기 대응하는 자구들(D)은 자기터널접합들(MTJ)을 구성할 수 있다.
쓰기 전류(Isw)가 상기 복수의 읽기/쓰기 수단들(130)을 통해 흐를 수 있다. 상기 쓰기 전류(Isw)는 동시에 또는 순차로 제공될 수 있다. 상기 쓰기 전류(Isw)의 크기는 상기 읽기 전류(Iread)의 크기보다 클 수 있다. 상기 쓰기 전류(Isw)에 의해 발생된 스핀 전달 토크에 의해, 상기 자기터널접합들(MTJ) 내 상기 대응하는 자구들(D)의 자화 방향들(150MD)이 반전될 수 있다. 상기 대응하는 자구들(D)의 각각의 상기 자화방향(150MD)은 상기 쓰기 전류(Isw)에 의해 발생된 스핀 전달 토크에 의해 상기 제1 자성 패턴(120)의 자화방향(120MD)에 평행하게 또는 반평행하게 스위칭될 수 있다. 본 발명의 일부 실시예들에 따르면, 상술한 쓰기 동작은 상기 복수의 제2 자성 패턴들(150) 및 상기 복수의 제4 자성 패턴들(152)에 대해 순차로 그리고 개별적으로 수행될 수 있다. 더하여, 상기 제2 및 제4 자성 패턴들(150, 152) 중 하나 내에서, 서로 다른 자구들(D)에 대한 쓰기 동작은 상기 복수의 읽기/쓰기 수단들(130)을 통해 동시에 수행될 수 있다.
본 발명의 실시예들에 대한 이상의 설명은 본 발명의 설명을 위한 예시를 제공한다. 따라서 본 발명은 이상의 실시예들에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당해 기술 분야의 통상의 지식을 가진 자에 의하여 상기 실시예들을 조합하여 실시하는 등 여러 가지 많은 수정 및 변경이 가능함은 명백하다.
Claims (20)
- 제1 방향으로 연장되고, 일 방향으로 고정된 자화방향을 갖는 제1 자성 패턴; 및
상기 제1 자성 패턴을 가로지는 복수의 제2 자성 패턴들을 포함하되,
상기 복수의 제2 자성 패턴들은 상기 제1 방향에 교차하는 제2 방향으로 연장되고, 상기 제1 방향으로 서로 이격되고,
상기 복수의 제2 자성 패턴들의 각각은 상기 제2 방향으로 배열된 복수의 자구들(magnetic domains)을 포함하는 자기 메모리 장치. - 청구항 1에 있어서,
상기 제1 자성 패턴은 상기 복수의 제2 자성 패턴들에 공통으로 연결되는 자기 메모리 장치. - 청구항 2에 있어서,
상기 제1 자성 패턴을 가로지르는 복수의 터널 배리어 패턴들을 더 포함하되,
상기 복수의 터널 배리어 패턴들의 각각은 상기 복수의 제2 자성 패턴들 중 대응하는 제2 자성 패턴과 상기 제1 자성 패턴 사이에 개재되는 자기 메모리 장치. - 청구항 3에 있어서,
상기 복수의 터널 배리어 패턴들은 상기 제2 방향으로 연장되고 상기 제1 방향으로 서로 이격되는 자기 메모리 장치. - 청구항 2에 있어서,
상기 제1 방향으로 연장되고 상기 제1 자성 패턴에 연결되는 도전 라인을 더 포함하되,
상기 제1 자성 패턴은 상기 복수의 제2 자성 패턴들과 상기 도전 라인 사이에 배치되는 자기 메모리 장치. - 청구항 5에 있어서,
상기 제1 자성 패턴 및 상기 도전 라인은 상기 복수의 제2 자성 패턴들을 가로지르는 자기 메모리 장치. - 청구항 5에 있어서,
상기 제1 방향으로 연장되고, 일 방향으로 고정된 자화방향을 갖는 제3 자성 패턴을 더 포함하되,
상기 도전 라인은 상기 제1 자성 패턴과 상기 제3 자성 패턴 사이에 개재되는 자기 메모리 장치. - 청구항 7에 있어서,
상기 제1 자성 패턴, 상기 도전 라인, 및 상기 제3 자성 패턴은 상기 제1 방향 및 상기 제2 방향에 수직한 제3 방향을 따라 서로 중첩되는 자기 메모리 장치. - 청구항 7에 있어서,
상기 제3 자성 패턴을 가로지르는 복수의 제4 자성 패턴들을 더 포함하되,
상기 제3 자성 패턴은 상기 복수의 제4 자성 패턴들과 상기 도전 라인 사이에 배치되는 자기 메모리 장치. - 청구항 9에 있어서,
상기 제3 자성 패턴은 상기 복수의 제4 자성 패턴들에 공통으로 연결되는 자기 메모리 장치. - 청구항 9에 있어서,
상기 제1 자성 패턴, 상기 도전 라인, 및 상기 제3 자성 패턴은 상기 복수의 제4 자성 패턴들을 가로지르는 자기 메모리 장치. - 청구항 1에 있어서,
상기 복수의 제2 자성 패턴들의 각각과 상기 제1 자성 패턴 사이에 개재되는 터널 배리어 패턴을 더 포함하되,
상기 제1 자성 패턴의 상기 자화방향, 및 상기 자구들의 각각의 자화방향은 상기 터널 배리어 패턴과 상기 제1 자성 패턴 사이의 계면에 수직한 자기 메모리 장치. - 청구항 1에 있어서,
상기 복수의 제2 자성 패턴들의 각각과 상기 제1 자성 패턴 사이에 개재되는 터널 배리어 패턴을 더 포함하되,
상기 제1 자성 패턴의 상기 자화방향, 및 상기 자구들의 각각의 자화방향은 상기 터널 배리어 패턴과 상기 제1 자성 패턴 사이의 계면에 평행한 자기 메모리 장치. - 기판 상에 제1 방향으로 연장되는 도전 라인;
상기 도전 라인 상에 배치되고 상기 제1 방향으로 연장되는 제1 자성 패턴; 및
상기 제1 자성 패턴 상에 배치되고, 상기 제1 자성 패턴을 가로지르는 복수의 제2 자성 패턴들을 포함하되,
상기 복수의 제2 자성 패턴들은 상기 제1 방향에 교차하는 제2 방향으로 연장되고, 상기 제1 방향으로 서로 이격되고,
상기 복수의 제2 자성 패턴들의 각각은 상기 제2 방향으로 배열된 복수의 자구들(magnetic domains)을 포함하는 자기 메모리 장치. - 청구항 14에 있어서,
상기 제1 자성 패턴은 상기 제1 방향 및 상기 제2 방향에 수직한 제3 방향을 따라 상기 도전 라인과 중첩하는 자기 메모리 장치. - 청구항 15에 있어서,
상기 제1 자성 패턴 및 상기 도전 라인은 상기 제1 방향을 따라 평행하게 연장되고, 상기 복수의 제2 자성 패턴들을 가로지르는 자기 메모리 장치. - 청구항 14에 있어서,
상기 제1 자성 패턴은 상기 복수의 제2 자성 패턴들 중 하나와 상기 도전 라인 사이로부터 상기 복수의 제2 자성 패턴들 중 다른 하나와 상기 도전 라인 사이로 연장되는 자기 메모리 장치. - 청구항 14에 있어서,
상기 제1 자성 패턴 상에 배치되고, 상기 제1 자성 패턴을 가로지르는 복수의 터널 배리어 패턴들을 더 포함하되,
상기 복수의 터널 배리어 패턴들은 상기 제2 방향으로 연장되고 상기 제1 방향으로 서로 이격되고,
상기 복수의 터널 배리어 패턴들의 각각은 상기 복수의 제2 자성 패턴들 중 대응하는 제2 자성 패턴과 상기 제1 자성 패턴 사이에 개재되는 자기 메모리 장치. - 청구항 14에 있어서,
상기 제1 자성 패턴은 일 방향으로 고정된 자화방향을 가지고,
상기 자구들의 각각은 상기 제1 자성 패턴의 상기 자화방향에 평행하게 또는 반평행하게 변경 가능한 자화방향을 갖는 자기 메모리 장치. - 제1 자성 패턴; 및
상기 제1 자성 패턴을 가로지르는 복수의 제2 자성 패턴들을 포함하되,
상기 복수의 제2 자성 패턴들의 각각은 일 방향으로 배열된 복수의 자구들(magnetic domains)을 포함하고,
상기 제1 자성 패턴은 상기 복수의 제2 자성 패턴들에 공통으로 연결되는 자기 메모리 장치.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020190097278A KR102669160B1 (ko) | 2019-08-09 | 2019-08-09 | 자기 메모리 장치 |
| US16/897,810 US11610940B2 (en) | 2019-08-09 | 2020-06-10 | Magnetic memory devices having a first magnetic pattern and multiple second magnetic patterns thereon |
| CN202010633174.7A CN112349830A (zh) | 2019-08-09 | 2020-07-02 | 磁存储器件 |
| US18/171,527 US11805659B2 (en) | 2019-08-09 | 2023-02-20 | Magnetic memory devices having a first magnetic pattern and multiple second magnetic patterns thereon |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020190097278A KR102669160B1 (ko) | 2019-08-09 | 2019-08-09 | 자기 메모리 장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20210018696A KR20210018696A (ko) | 2021-02-18 |
| KR102669160B1 true KR102669160B1 (ko) | 2024-05-28 |
Family
ID=74357477
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020190097278A KR102669160B1 (ko) | 2019-08-09 | 2019-08-09 | 자기 메모리 장치 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US11610940B2 (ko) |
| KR (1) | KR102669160B1 (ko) |
| CN (1) | CN112349830A (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102669160B1 (ko) * | 2019-08-09 | 2024-05-28 | 삼성전자주식회사 | 자기 메모리 장치 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008090957A (ja) | 2006-10-03 | 2008-04-17 | Toshiba Corp | 磁気記憶装置及びその書き込み／読み出し方法 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100695171B1 (ko) | 2006-02-23 | 2007-03-14 | 삼성전자주식회사 | 마그네틱 도메인 이동을 이용하는 자기 메모리 장치 |
| DE102006013416A1 (de) | 2006-03-23 | 2007-09-27 | Wacker Chemie Ag | Siliconhaltige Schaumstoffe |
| KR100829576B1 (ko) | 2006-11-06 | 2008-05-14 | 삼성전자주식회사 | 자구벽 이동을 이용한 데이터 저장 장치 및 그의 동작 방법 |
| US8054666B2 (en) | 2006-12-22 | 2011-11-08 | Samsung Electronics Co., Ltd. | Information storage devices using magnetic domain wall movement and methods of manufacturing the same |
| US7514271B2 (en) | 2007-03-30 | 2009-04-07 | International Business Machines Corporation | Method of forming high density planar magnetic domain wall memory |
| KR101336992B1 (ko) | 2007-10-29 | 2013-12-04 | 삼성전자주식회사 | 자구벽 이동을 이용한 반도체 장치 |
| KR101431761B1 (ko) * | 2008-06-24 | 2014-08-21 | 삼성전자주식회사 | 정보저장장치 및 그의 동작방법 |
| DE102009019265A1 (de) | 2009-04-28 | 2010-11-11 | Wmf Württembergische Metallwarenfabrik Ag | Verfahren zur Steuerung eines Durchlauferhitzers |
| KR101598833B1 (ko) | 2009-12-21 | 2016-03-03 | 삼성전자주식회사 | 자기 메모리 소자 및 그 동작방법 |
| JP5615310B2 (ja) | 2012-03-16 | 2014-10-29 | 株式会社東芝 | 磁気メモリ |
| US20140003118A1 (en) | 2012-07-02 | 2014-01-02 | International Business Machines Corporation | Magnetic tunnel junction self-alignment in magnetic domain wall shift register memory devices |
| US8772889B2 (en) | 2012-11-20 | 2014-07-08 | International Business Machines Corporation | Magnetic domain wall shift register memory device readout |
| JP2014203931A (ja) | 2013-04-03 | 2014-10-27 | 株式会社東芝 | 磁気メモリ、スピン素子およびスピンｍｏｓトランジスタ |
| JP6219200B2 (ja) | 2014-02-27 | 2017-10-25 | 株式会社東芝 | 磁気装置 |
| US10062843B2 (en) | 2015-12-11 | 2018-08-28 | Samsung Electronics Co., Ltd. | Variable resistive memory device and method of manufacturing the same |
| KR102669160B1 (ko) * | 2019-08-09 | 2024-05-28 | 삼성전자주식회사 | 자기 메모리 장치 |
-
2019
- 2019-08-09 KR KR1020190097278A patent/KR102669160B1/ko active IP Right Grant
-
2020
- 2020-06-10 US US16/897,810 patent/US11610940B2/en active Active
- 2020-07-02 CN CN202010633174.7A patent/CN112349830A/zh active Pending
-
2023
- 2023-02-20 US US18/171,527 patent/US11805659B2/en active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008090957A (ja) | 2006-10-03 | 2008-04-17 | Toshiba Corp | 磁気記憶装置及びその書き込み／読み出し方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US11610940B2 (en) | 2023-03-21 |
| CN112349830A (zh) | 2021-02-09 |
| US11805659B2 (en) | 2023-10-31 |
| KR20210018696A (ko) | 2021-02-18 |
| US20230209838A1 (en) | 2023-06-29 |
| US20210043681A1 (en) | 2021-02-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10490601B2 (en) | Bottom pinned SOT-MRAM bit structure and method of fabrication | |
| JP5537791B2 (ja) | Ｍｔｊ素子の製造方法 | |
| KR102406722B1 (ko) | 자기 메모리 장치 및 그 제조 방법 | |
| KR102399342B1 (ko) | 메모리 장치 및 그 제조 방법 | |
| US20160149124A1 (en) | Mram having spin hall effect writing and method of making the same | |
| US11257862B2 (en) | MRAM having spin hall effect writing and method of making the same | |
| JP4945592B2 (ja) | 半導体記憶装置 | |
| KR102441692B1 (ko) | 다중 스택 증착을 이용한 스핀 전달 토크에 이용 가능한 자기 접합을 제공하는 방법 및 시스템 | |
| JP2008193103A (ja) | 磁気記憶セルの製造方法 | |
| TW201432965A (zh) | 磁性接面、磁性記憶體以及提供磁性接面的方法 | |
| KR102338319B1 (ko) | 자기 메모리 장치 및 그 제조 방법 | |
| US8884388B2 (en) | Magnetic memory element, magnetic memory and manufacturing method of magnetic memory | |
| TW201913656A (zh) | 記憶體裝置、用於提供所述記憶體裝置的方法以及三維可堆疊記憶體裝置 | |
| CN104934529B (zh) | 可用于磁性器件的磁性结及其形成方法 | |
| CN112640138A (zh) | 磁阻设备的组合自旋轨道扭矩和自旋传递扭矩切换及其方法 | |
| TW202236271A (zh) | 記憶體裝置 | |
| TWI499004B (zh) | 侷限記憶體單元結構及其形成之方法 | |
| KR102669160B1 (ko) | 자기 메모리 장치 | |
| US20230165161A1 (en) | Magnetic memory devices | |
| KR102466880B1 (ko) | 자기 메모리 장치 | |
| US12010925B2 (en) | Magnetic memory device and method for manufacturing the same | |
| KR20230077227A (ko) | 자기 메모리 장치 및 이의 초기화 방법 | |
| KR102001186B1 (ko) | 단일 스택에서, 다수의 자기-정렬된 로직 셀들을 제공하기 위한 방법 및 시스템 | |
| CN118434260A (zh) | 自旋轨道矩磁随机存储单元及其读写方法、磁随机存储器 | |
| KR20030089977A (ko) | 엠.티.제이. 셀 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |