KR20070074991A

KR20070074991A - 동작 상태에 따라 가변 가능한 반도체 메모리 장치의 내부전압 발생 장치 및 발생 방법

Info

Publication number: KR20070074991A
Application number: KR1020060003219A
Authority: KR
Inventors: 박상균
Original assignee: 삼성전자주식회사
Priority date: 2006-01-11
Filing date: 2006-01-11
Publication date: 2007-07-18

Abstract

본 발명은 반도체 메모리 장치의 내부 전압 공급 장치에 관한 것으로, 본 발명의 내부 전압 공급 장치는 기준전압을 생성하는 기준전압 발생기; 상기 기준전압을 서로 다른 레벨을 갖는 복수의 정전압으로 변환하는 전압 변환 회로; 동작 상태를 감지하여 상기 복수의 전압 중 하나를 선택하는 제어부; 상기 복수의 정전압 중 선택된 하나를 내부 전압으로 변환하는 내부전압 발생기를 포함한다.

이상의 구성에 따른 본 발명에 의하면, 내부 동작의 상태를 검출하여 내부 전압의 레벨을 능동적으로 가변할 수 있기 때문에 속도의 감소를 최소화하면서 저전력화를 구현할 수 있다. 또한, 이미 설정된 복수의 기준전압들 중 하나를 스위칭하여 내부로 공급하기 때문에 응답속도를 높일 수 있다.

Description

동작 상태에 따라 가변 가능한 반도체 메모리 장치의 내부 전압 발생 장치 및 발생 방법{Semiconductor Memory Device Having Variable Internal Voltage Generator and Method Thereof}

도 1은 일반적인 내부 전압 발생 장치를 보여주는 블록도;

도 2는 본 발명의 실시예에 따른 내부 전압 발생 장치를 보여주는 블록도;

도 3은 도 2의 신호 제어부의 구성을 보여주는 회로도;

도 4는 도 2의 내부전압 발생기를 보여주는 회로도;

도 5는 본 발명의 동작을 보여주는 타이밍도.

*도면의 주요부분에 대한 부호의 설명*

10, 100 : 기준 전압 발생기 20 : 변환 회로

30, 140 : 내부 전압 발생기 110 : 제 1 전압 변환회로

120 : 제 2 전압 변환회로 130 : 신호 제어부

131 : 버스트 카운터 132 : 스위치 제어회로

141 : 전압 스위치 142 : 전압 발생회로

본 발명은 반도체 메모리 장치에 관한 것으로, 더욱 상세하게는 동작 상태에 따라 신속히 레벨을 변동할 수 있는 반도체 메모리 장치의 내부전압 공급 장치에 관한 것이다.

일반적으로, 반도체 메모리의 고집적화 및 고속화 추세와 더불어 모바일 시스템에서는 저전력화 요구에 부응하기 위한 소모전력의 감소가 주요 과제가 되고 있다. 소모 전력을 감소하기 위한 다양한 기술들이 등장하여 모바일 트랜드에 적합한 저전력 반도체 메모리 장치에 적용되고 있다. 저전력 소모의 구현에 있어서, 구동 전압의 레벨을 낮추는 것이 가장 효과적이나, 전압 레벨의 감소는 CMOS 트랜지스터 회로를 기본소자로 사용하는 메모리 장치의 전류감소에 따르는 동작 속도의 감소를 필연적으로 동반한다. 구동 전압의 레벨을 낮추는 것은 메모리 장치의 동작속도의 감소를 감수해야 함을 의미한다. 따라서 고속의 동작이 필요한 시점에는 상대적으로 높은 전원전압을 공급하고, 저속의 동작으로 구동해도 무방한 경우에는 상대적으로 낮은 전원 전압을 공급하는 기술이 공지되어 있다.

도 1은 특정 모드에 따라서 전원전압의 레벨을 달리 공급할 수 있는 내부전원 공급 장치를 보여주는 블록도이다. 도 1을 참조하면, 일반적인 내부전원 공급장치는 기준전압 발생기(10)의 출력인 기준전압(Vref)을 변환회로(20)에서 레벨 증폭한다. 이후에 증폭된 기준전압(Vrefp)를 이용하여 내부전압(IVC) 발생기(30)에서 최종적으로 내부전압(IVC)을 생성하여 공급한다.

기준전압 발생기(10)는 안정적인 전원을 제공하기 위하여 반도체 장치에 구비되는 장치이다. 반도체 메모리 장치의 내부 전압을 불안정하게 하는 요소로는 외 부의 환경변화에 따른 온도변화 및 다양한 공정상의 변수를 예로 들 수 있다. 온도와 공정상의 변수에 대하여 항상 안전한 기준전압을 발생할 수 있는 것으로 잘 알려진 기준전압 발생기(10)의 일예로 밴드 갭 발생회로(Band-gap Reference Voltage Circuit)가 있다. 도시된 기준전압 발생기(10)는 제어신호(UP, DOWN)에 응답하여 서로 다른 레벨의 기준전압(Vref)을 생성한다.

변환회로(20)는 상술한 기준전압 발생기(10)로부터의 기준전압(Vref)을 증폭하여 증폭된 기준전압(Vrefp)을 출력한다. 기준전압 발생기(10)로부터 출력되는 기준전압(Vref)은 레벨의 변동폭은 적지만 전압 레벨 폭도 상대적으로 낮기 때문이다. 증폭된 기준전압(Vrefp)은 내부전압 발생기(30)로 공급된다. 따라서 변환회로(20)는 기준전압(Vref)을 소정의 레벨 이상으로 증폭하는 전압증폭기로 구성될 수 있다.

내부전압 발생기(30)는 변환회로(20)의 출력 전압(Vrefp)을 이용하여 메모리 장치의 전원전압으로 사용되는 내부전압(IVC)를 생성하여 메모리 장치 내의 구성들로 공급하게 된다. 내부전압 발생기(30)로부터 출력되는 내부전압(IVC)는 내부전압 발생기(30)로 입력되는 증폭된 기준전압(Vrefp)의 레벨에 의해서 결정될 것이다.

이상에서 간략히 설명된 내부전원 공급장치에 따르면, 소정의 모드에서 상대적으로 높은 전압을 내부전압(IVC)으로 공급하기 위해서는 기준전압 발생기(10)의 출력 전압을 제어하는 제어신호 (UP)를 활성화한다. 상대적으로 낮은 전압 레벨의 내부전압(IVC)을 공급하기 위해서는 기준전압 발생기(10)의 제어신호 (DOWN)를 활성화하는 것으로 구현된다. 각각의 제어신호(UP, DOWN)에 응답하여 상이한 레벨의 기준전압(Vref)이 생성되고, 이는 변환회로(20)에 적용된다. 기준전압(Vref)의 변화에 따라 변환회로(20)도 그에 대응하는 증폭된 기준전압(Vrefp) 출력하게 되고, 최종적으로는 내부전압 발생기(30)가 증폭된 기준전압(Vrefp)에 응답하여 내부전압(IVC)의 레벨이 변동된다. 그러나 상술한 내부전압 변동방식은 다양한 레벨의 내부전압(IVC)을 공급할 수는 있으나, 기준전압(Vref)의 레벨을 제어하여 연쇄적으로 변화되는 내부전압(IVC)을 공급하기 때문에 제어신호(UP, DOWN)의 입력에 대해 내부전압의 레벨 변동의 응답속도가 느리다는 문제점이 발생한다. 이는 고속으로 동작하는 메모리 장치에서는 신속한 내부전압 제어가 용이하지 못함을 의미한다.

본 발명은 상술한 문제점을 해결하기 위하여 제안된 것으로, 본 발명의 목적은 속도의 감소를 최소화하고도 신속한 내부전압의 변동이 가능한 반도체 메모리의 내부전압 공급장치를 제공하는 데 있다.

본 발명의 다른 목적은 속도의 감소를 최소화하고도 신속한 내부전압의 변동이 가능한 반도체 메모리 장치의 내부전압 공급 방법을 제공하는 데 있다.

상기 목적을 달성하기 위하여 본 발명에 따른 반도체 메모리의 내부 전압 공급 장치는, 기준전압을 생성하는 기준전압 발생기; 상기 기준전압을 서로 다른 레벨을 갖는 복수의 정전압으로 변환하는 전압 변환 회로; 동작 상태를 감지하여 상기 복수의 전압 중 하나를 선택하는 제어부; 상기 복수의 정전압 중 선택된 하나를 내부 전압으로 변환하는 내부전압 발생기를 포함한다.

바람직한 실시예에 있어서, 상기 동작 상태는 버스트 모드시에 버스트 길이의 데이터를 소정 횟수 이상지속적으로 출력하는 동작을 포함한다.

바람직한 실시예에 있어서, 상기 제어부는, 상기 버스트 길이를 검출하여 상기 소정의 길이 이상의 버스트 데이터가 출력되는 경우 검출신호를 출력하는 버스트 카운터; 상기 검출신호를 상기 복수의 전압 중 하나를 선택하는 스위칭 신호를 생성하는 스위치 제어부를 포함한다.

바람직한 실시예에 있어서, 상기 동작 상태는 버스트 모드시에 소정의 길이 이상의 버스트 길이로 설정되는 경우의 출력상태를 포함한다.

바람직한 실시예에 있어서, 상기 동작 상태는 소정의 길이 이상의 데이터를 연속적으로 출력하는 상태를 포함한다.

상기 목적을 달성하기 위한 본 발명의 반도체 메모리 장치의 내부 전압 공급 방법은, 기준전압을 생성하는 단계; 상기 기준전압을 각각 서로 다른 레벨을 갖는 복수의 정전압으로 변환하는 단계; 반도체 메모리 장치의 고전압 요구 상태를 검출하고 검출 결과에 따라 상기 복수의 정전압 중에 하나를 선택하는 단계; 상기 선택된 정전압을 상기 내부 전압으로 변환하는 단계를 포함한다.

바람직한 실시예에 있어서, 상기 기준전압은 레벨의 변동이 없는 정전압이다.

바람직한 실시예에 있어서, 상기 고전압 요구 상태는 버스트 모드시에 버스트 길이 단위의 데이터를 소정 횟수 이상 지속적으로 출력하는 동작을 포함한다.

바람직한 실시예에 있어서, 상기 고전압 요구 상태는 소정의 데이터 길이 이상의 버스트 길이로 설정되는 경우에 데이터 출력 상태를 포함한다.

바람직한 실시예에 있어서, 상기 고전압 요구 상태는 소정의 길이 이상의 데이터를 연속적으로 출력하는 상태를 포함한다.

이상의 본 발명에 따르면 속도의 감소를 최소화하고도 저전력화를 구현할 수 있는 메모리 장치를 제공할 수 있다. 또한, 내부 동작을 검출하여 이미 고정 레벨로 설정된 복수의 전압들을 스위칭하여 내부로 공급하기 때문에 내부 전압의 레벨을 전환하는 응답속도가 개선될 수 있다.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.

도 2는 본 발명의 바람직한 실시예를 보여주는 블록도이다. 도 2를 참조하면, 본 발명에 따른 내부전압 공급 장치는 제어신호(Qa, /Qa)에 의한 스위칭 동작을 통해서 신속히 가변할 수 있는 내부전압(IVC)을 공급한다.

기준전압 발생기(100)는 주변 온도와 공정상의 변수에 대하여 항시 안정된 기준전압(Vref)을 발생할 수 있는 전압발생 회로이다. 특히 본 발명의 기준전압 발생기(100)는 모드를 선택하는 제어신호의 입력이 필요치 않다. 내부전압의 레벨 제어를 기준전압 발생기(100)를 제어하지 않고 구현하기 때문이다. 따라서, 본 발명의 기준전압 발생기(100)는 서로 다른 레벨을 갖는 기준전압(Vref)을 공급하기 위한 제반 제어회로를 포함하지 않아도 무방하다. 단지 기준전압 발생기(100)는 환경 의 변화에도 항상 일정한 레벨이 유지되는 고정된 기준전압(Vref)을 출력하게 될 것이다.

제 1 전압 변환회로(110)는 기준전압 발생기(100)로부터 출력되는 기준전압(Vref)을 메모리 장치가 상대적으로 저속 모드(또는 정상 모드)로 동작하는 시점에서 후술하게 되는 내부전압 발생기(140)의 소스 전압인 제 1 기준전압(Vrefp_a1)으로 변환한다.

제 2 전압 변환회로(120)는 기준전압 발생기(100)로부터 출력되는 기준전압(Vref)을 제공받아 메모리 장치의 고속동작 요구시(예를 들면 지속적인 버스트 모드)에 공급되는 제 2 기준전압(Vrefp_a2)으로 변환한다. 즉, 제 2 전압 변환회로(120)는 메모리 장치가 고속동작 모드 또는 버스트 길이(Burst Length)가 긴 동작 모드나 지속적인 버스트 모드(Continuous Burst Mode)로 동작하는 경우에 활성화된다. 제 2 전압 변환회로(120)는 상술한 동작 모드에서 기준전압(Vref)을 소스 전압으로 하여 제 1 기준전압(Vrefp_a1)보다 높은 제 2 기준전압(Vrefp_a2)을 생성한다. 제 2 기준전압(Vrefp_a2)은 메모리 장치가 고속 동작 모드로 동작하더라도 속도 감소를 유발하지 않는 적정 수준의 레벨을 유지하는 내부전압(IVC)을 생성하도록 내부전압 발생기(140)의 소스 전압으로 공급된다.

신호 제어부(130)는 메모리 장치의 동작(예를 들면 읽기 동작)이 상대적으로 높은 내부전압(IVC)을 요하는 동작, 또는 고속 동작 모드 인지를 검출한다. 상대적으로 높은 내부전압(IVC)를 요구하는 동작은 읽기 모드의 버스트 길이(Burst Length : 이하 BL)가 긴 경우, 또는 지속적으로 버스트 데이터의 읽기 동작이 이루 어지는 경우를 일 예로 들 수 있다. 상술한 지속적인 독출 동작은 지속적인 동작 전류의 소모를 유발하게 되며, 이러한 고속동작이 지속되기 위해서는 상대적으로 높은 내부전압(IVC)이 고정적으로 공급되어야 안정적인 읽기 동작이 가능하다. 신호 제어부(130)는 버스트 길이(BL)에 따라 설정되는 레이턴시(LATENCY) 신호와 클록 신호(CLKT)를 입력받는다. 그리고 지속적인 독출 동작이 연속적으로 발생하는 경우를 검출하여 스위칭 신호(Qa, /Qa)를 생성하여 내부전압 발생기(140)로 공급한다. 신호 제어부(130)의 구체적인 동작은 이후에 설명하는 도 3에서 설명하기로 한다.

내부전압 발생기(140)는 상술한 스위칭 신호(Qa, /Qa)에 응답하여 입력되는 복수의 기준전압들(Vrefp_a1, Vrefp_a2)로부터 내부전압(IVC)을 생성한다. 만일 신호 제어부(130)로부터 고속의 동작을 요하는 상태임을 나타내는 스위칭 신호(/Qa)가 하이 레벨로 천이하게 되면, 내부전압 발생기(140)는 상대적으로 높은 제 2 기준전압(Vrefp_a2)을 이용하여 높은 내부전압(IVC)을 생성하여 출력한다. 반면에, 스위칭 신호(Qa)가 저속 모드를 의미하는 로우 레벨인 경우 내부전압 발생기(140)는 상대적으로 낮은 제 1 기준전압(Vrefp_a1)을 이용하여 내부전압(IVC)을 생성한다. 여기서 스위칭 신호 (/Qa)와 스위칭 신호 (Qa)는 논리적으로는 상호 보수 관계에 있다.

이상의 구성을 포함하는 본 발명의 내부전압 공급회로는 메모리 장치가 상대적으로 높은 내부전압(IVC)을 요구하는 모드인 경우, 명령어에 따라서 전달받은 레이턴시 신호(LATENCY)와 클록 신호(CLKT)를 이용하여 감지할 수 있다. 만일 상대적 으로 높은 내부전압(IVC)을 필요로 하는 동작 모드가 감지되면, 기준전압 발생기(100)로부터 생성된 기준전압(Vref)을 이용하여 전압 변환회로들을 통해서 변환된 복수의 기준전압들 중 적절한 하나를 선택할 수 있도록 한다. 이러한 동작은 기준 전압의 레벨을 통하여 내부 전압(IVC)을 조정하는 것이 아니라, 메모리 장치의 동작 모드를 감지하여 이미 생성된 복수의 전압들을 스위칭하는 방식으로 내부 전압을 공급할 수 있다. 이는 스위칭에 따르는 내부 전압(IVC)의 전환이 보다 신속히 이루어지기 때문에 안정적인 동작을 보장한다.

도 3은 상술한 도 2의 신호 제어부(130)의 구성을 간략히 보여주는 회로도이다. 신호 제어부(130)는 각각 버스트 카운터(131)와 버스트 카운터(131)의 카운트 신호(BST_CNT)로부터 스위칭 신호(Qa, /Qa)를 생성하는 스위치 제어회로(132)를 포함한다.

버스트 카운터(131)는 레이턴시 신호(LATENCY)가 하이 레벨로 천이되는 경우 입력되는 클록 신호를 카운트하여 레이턴시와 일치하는 클록 수가 카운트 되는 경우에 카운트 신호(BST_CNT)를 하이 레벨로 천이한다. 도시된 버스트 카운터(131)는 복수의 D-플립플롭으로 구성된 일종의 링 카운터(Ring Counter)에 해당된다. 따라서 클록의 수를 순차적으로 카운트하여 출력단으로 카운트 된 비트를 출력한다. 도시된 버스트 카운터(131)는 4개의 D-플립플롭으로 구성하여 레이턴시(LATENCY) 정보가 하이 레벨로 설정된 이후, 8개의 클록 사이클 이후에 카운트 신호(BST_CNT)가 하이 레벨로 천이 되도록 구성되었다. 만일 4개의 클록 주기 후에 하이 레벨로 천이하도록 설정하는 경우 플립플롭2(FF_2)의 출력을 카운트 신호(BST_CNT)로 지정될 것이다. 그러나 버스트 카운터(131)의 구성은 본 도면에 국한되어서는 안되며, 다양한 카운터 회로 또는 논리회로를 통해서 구현 및 변경 가능하다.

스위치 제어회로(132)는 카운트 신호(BST_CNT)와 레이턴시 신호(LATENCY)를 입력받아, 스위칭 신호(Qa, /Qa)를 생성하여 내부전압 발생기(140)의 발생전압을 선택하도록 제어한다. MRS(Mode Register Set : 이하 MRS)로부터 설정된 레이턴시 신호(LATENCY)는 카운트 신호(BST_CNT)가 하이 레벨로 천이하는 시점에 래치회로들을 경유하여 스위칭 신호(Qa, /Qa)로 출력된다. 지연 레이턴시 신호(LATENCYDD)는 레이턴시 신호(LATENCY)보다 소정의 시간(예를 들면, 약 1 클록) 지연된 신호이다. 이는 레이턴시 신호(LATENCY)가 로우 레벨 상태인 경우, 또는 레이턴시 신호(LATENCY)가 전달되지 않은 상태에서 두 개의 인버터로 구성된 래치 회로를 리셋하는 PMOS 스위치를 제어한다. 결국, 스위칭 신호(Qa, /Qa)는 상대적으로 높은 내부전압이 요구되는 상황이 감지되어 카운트 신호(BST_CNT)가 하이 레벨로 천이하면 스위칭 신호(/Qa)가 하이 레벨로 출력될 것이다. 이후에는 제 2 기준전압(Vrefp_a2)이 상술한 스위칭 신호(/Qa)의 활성화에 의해서 선택되어 높은 내부전압(IVC)의 소스 전압으로 이용될 것이다. 반면에, 높은 내부전압을 요구하지 않는 모드에서는 스위칭 신호(/Qa)는 로우 레벨로 천이하고 제 1 기준전압(Vrefp_a1)을 이용하여 내부전압(IVC)을 생성하게 될 것이다.

이상에서 개략적으로 설명된 신호 제어부(130)는 버스트 카운터(131)와 스위치 제어회로(132)를 포함한다. 신호 제어부(130)는 이러한 구성을 통해서 지속적으로 데이터의 출력을 요구하는 동작 모드시, 즉 상대적으로 높은 내부전압(IVC)을 요구하는 동작시에는 스위칭 신호(/Qa)가 하이 레벨로 천이하게 된다. 반면에 상대적으로 저전압의 내부전압(IVC)으로도 구동가능한 경우에는 스위칭 신호(Qa)가 하이 레벨로 설정된다.

도 4는 도 2에 개시된 내부전압 발생기(140)의 내부 구성을 간략히 보여주는 회로도이다. 도 4를 참조하면, 내부전압 발생기(140)는 스위칭 신호(Qa, /Qa)에 의해서 제 1 기준전압(Vrefp_a1) 제 2 기준전압(Vrefp_a2) 중 하나를 선택하여 출력하는 전압 스위치(141)를 포함한다. 그리고 내부전압 발생기(140)는 선택된 제 1 및 제 2 기준전압 중 하나를 이용하여 내부전압(IVC)을 생성하는 전압 발생회로(142)를 포함한다.

고속 동작 또는 고전압을 요구하지 않는 일반 모드 시에는 스위치 제어신호(Qa)가 하이 레벨로 유지된다. 따라서 전압 스위치(141)의 패스 게이트3(G3)이 오픈되고, 제 1 기준전압(Vrefp_a1)이 선택되어 전압 발생회로(142)의 내부로 전달된다. 반면에 고속의 동작 또는 상대적으로 높은 내부전압을 요하는 동작시에는 스위치 제어신호(/Qa)가 하이 레벨로 천이하게 되고, 패스 게이트4(G4)가 오픈되어 제 1 기준전압(Vrefp_a1)보다 상대적으로 높은 제 2 기준전압(Vrefp_a2)을 전달받는다.

전압 발생회로(142)는 전압 스위치(141)에서 선택되는 기준 전압을 이용하여 그에 대응하는 레벨 크기의 내부전압(IVC)을 생성한다. 본 발명의 전압 발생회로(142)는 통상적으로 전류 미러(Current Mirror) 형으로 구성하였다. 공지된 바와 같이 이러한 형태의 회로는 차동 증폭기로 알려져 있으며, 변환된 기준전압 (Vrefp_a1, Vrefp_a2)의 입력에 따른 트랜지스터 (NM1)의 채널전류와 동일한 채널전류를 갖는 트랜지스터 (NM2)에 의해서 내부전압(IVC)이 설정된다. 트랜지스터 (NM3)은 소스와 드레인 측을 접지하여 커패시터 역할을 하며, 노이즈나 교류 전압을 제거하는 필터로 동작된다. 트랜지스터 (NM4)는 전압 발생회로(142)를 활성화 또는 비활성화하는 스위치로 동작한다. 트랜지스터 (PM3)는 트랜지스터 (NM1)을 통하여 흐르는 전류량에 비례하여 내부전압(IVC) 출력 노드에 전류를 공급하여 내부전압(IVC)을 일정 크기로 유지하는 역할을 하게 된다.

상술한 구성과 동작에 따르면, 내부전압 발생기(140)는 복수의 기준전압(Vrefp_a1, Vrefp_a2)들 중 스위칭 신호(Qa, /Qa)에 의해 선택되어 입력되는 전압을 이용하여 내부전압(IVC)을 생성한다. 이러한 스위칭에 의한 전압의 생성은 기준전압(Vref) 자체를 변화하는 방식보다 고속의 응답속도를 갖는 내부전압 레벨 변동을 보장한다.

도 5는 도 2에 나타난 본 발명의 동작을 간략히 보여주는 타이밍도이다. 도 5는 더블 데이터 레이트(DDR) SDRAM에 있어서 버스트 길이(BL=8)로 설정된 경우 및 연속적으로 두 개의 버스트 길이에 해당하는 데이터가 독출되는 경우를 신호 제어부(130, 도 2)가 감지하도록 구성된 경우에 대하여 나타내었다. 이하에서는 도 3 및 도 4에 의거하여 본 발명의 내부전압 발생장치의 타이밍도 상에서의 동작이 설명될 것이다.

읽기 명령(Read)이 입력되고, 레이턴시 신호(LATENCY)가 하이 레벨로 천이되면, 버스트 카운터(131, 도 3)가 활성화되어 클록 신호(CLKT)가 카운트 된다. 레이 턴시 신호(LATENCY)는 버스트 길이(BL=8)로 지정되어 있기 때문에, 외부 클록에 해당하는 클록 신호(CLKT)에 대하여는 읽기 명령에 대하여 4 클록 주기 동안 하이 레벨을 유지하게 될 것이다. 이후에 추가적인 읽기 명령(Read)이 없으면 로우 레벨로 천이될 것이다. 그러나 타이밍도 상에 나타난 바와 같이 읽기 명령(Read)은 레이턴시 신호(LATENCY)보다 짧은 시간 동안 지속적으로 입력되고 있으며, 이는 레이턴시 신호(LATENCY)가 지속적으로 하이 레벨을 유지하게 됨을 의미한다. 따라서 두 번째 버스트 길이 단위의 데이터가 출력된 이후의 시점에서 버스트 카운트(131)의 출력인 카운트 신호(BST_CNT)가 하이 레벨로 천이하게 될 것이다. 이는 레이턴시 신호(LATENCY)가 하이 레벨로 천이된 순간부터 클록 신호(CLKT)의 8 주기(8 CLK = 16 Burst) 이후에 해당된다. 카운트 신호(BST_CNT)의 천이에 응답하여 스위칭 신호(/Qa)가 하이 레벨로 천이하게 되고, 전압 스위치는 제 2 기준전압(Vrefp_a2)을 스위칭하여 이전의 내부전압(Va)보다 높은 내부전압(Vb)을 생성하게 된다. 만일 읽기 명령(Read)이 입력되지 않고, 데이터 출력이 완료되는 경우라면, 다시 카운트 신호(BST_CNT)는 로우 레벨로 천이하고 스우칭 신호(/Qa)도 로우 레벨로 천이하게 될 것이다. 이러한 조건은 내부전압(IVC)이 상대적으로 낮은 전압(Va)로 복귀됨을 의미한다. 여기서, 더블 데이터 레이트(DDR) SDRAM의 예를 들어서 설명하였으나 본 발명은 이에 국한되지 않음은 이 분야에서 통상의 지식을 습득한 자들에게는 자명하다.

이상의 동작을 통한 본 발명의 내부전압 발생 장치 및 방법에 의하면, 동작 상태를 내부적으로 감지하여 신속하게 내부 전압을 가변시킬 수 있다. 따라서 모바 일 시스템과 같은 저전력을 요구하는 장치에 속도의 감소를 최소화하고도 소모전력을 절감할 수 있다.

한편, 본 발명의 상세한 설명에서는 구체적인 실시예에 관하여 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 상술한 실시예에 국한되어 정해져서는 안되며 후술하는 특허청구범위 뿐만 아니라 이 발명의 특허청구범위와 균등한 것들에 의해 정해져야 한다.

상술한 바와 같이 본 발명에 따른 내부 전압 공급 장치 및 방법에 따르면, 메모리 장치의 내부 동작상태를 신속히 감지하여 내부 전압의 레벨을 가변시킬 수 있기 때문에 속도의 감소를 최소화하고도 소모전력을 감소시킬 수 있다. 또한, 이미 생성되어 있는 복수의 기준 전압을 스위칭하여 내부 전압으로 생성하기 때문에 응답속도의 개선을 기대할 수 있다.

Claims

기준전압을 생성하는 기준전압 발생기;

상기 기준전압을 서로 다른 레벨을 갖는 복수의 정전압으로 변환하는 전압 변환 회로;

동작 상태를 감지하여 상기 복수의 전압 중 하나를 선택하는 제어부;

상기 복수의 정전압 중 선택된 하나를 내부 전압으로 변환하는 내부전압 발생기를 포함하는 반도체 메모리 장치의 내부 전압 공급장치.
제 1 항에 있어서,

상기 동작 상태는 버스트 모드시에 버스트 길이의 데이터를 소정 횟수 이상지속적으로 출력하는 동작을 포함하는 것을 특징으로 하는 반도체 메모리 장치의 내부 전압 공급장치.
제 2 항에 있어서,

상기 제어부는,

상기 버스트 길이를 검출하여 상기 소정의 길이 이상의 버스트 데이터가 출력되는 경우 검출신호를 출력하는 버스트 카운터;

상기 검출신호를 상기 복수의 전압 중 하나를 선택하는 스위칭 신호를 생성하는 스위치 제어부를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 내부전 압 공급장치.
제 1 항에 있어서,

상기 동작 상태는 버스트 모드시에 소정의 길이 이상의 버스트 길이로 설정되는 경우의 출력상태를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 내부 전압 공급장치.
제 1 항에 있어서,

상기 동작 상태는 소정의 길이 이상의 데이터를 연속적으로 출력하는 상태를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 내부 전압 공급장치.
반도체 메모리 장치의 내부 전압 공급 방법에 있어서,

기준전압을 생성하는 단계;

상기 기준전압을 각각 서로 다른 레벨을 갖는 복수의 정전압으로 변환하는 단계;

반도체 메모리 장치의 고전압 요구 상태를 검출하고 검출 결과에 따라 상기 복수의 정전압 중에 하나를 선택하는 단계;

상기 선택된 정전압을 상기 내부 전압으로 변환하는 단계를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 내부 전압 공급 방법.
제 6 항에 있어서,

상기 기준전압은 레벨의 변동이 없는 정전압인 것을 특징으로 하는 반도체 메모리 장치의 내부 전압 공급 방법.
제 6 항에 있어서,

상기 고전압 요구 상태는 버스트 모드시에 버스트 길이 단위의 데이터를 소정 횟수 이상 지속적으로 출력하는 동작을 포함하는 것을 특징으로 하는 반도체 메모리 장치의 내부 전압 공급 방법.
제 6 항에 있어서,

상기 고전압 요구 상태는 소정의 데이터 길이 이상의 버스트 길이로 설정되는 경우에 데이터 출력 상태를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 내부 전압 공급 방법.
제 6 항에 있어서,

상기 고전압 요구 상태는 소정의 길이 이상의 데이터를 연속적으로 출력하는 상태를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 내부 전압 공급 방법.