KR102634178B1 - 게이트 구동회로와 이를 이용한 표시장치 - Google Patents

게이트 구동회로와 이를 이용한 표시장치 Download PDF

Info

Publication number
KR102634178B1
KR102634178B1 KR1020160158481A KR20160158481A KR102634178B1 KR 102634178 B1 KR102634178 B1 KR 102634178B1 KR 1020160158481 A KR1020160158481 A KR 1020160158481A KR 20160158481 A KR20160158481 A KR 20160158481A KR 102634178 B1 KR102634178 B1 KR 102634178B1
Authority
KR
South Korea
Prior art keywords
voltage
gate
node
switch
carry signal
Prior art date
Application number
KR1020160158481A
Other languages
English (en)
Other versions
KR20180059635A (ko
Inventor
최재이
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020160158481A priority Critical patent/KR102634178B1/ko
Publication of KR20180059635A publication Critical patent/KR20180059635A/ko
Application granted granted Critical
Publication of KR102634178B1 publication Critical patent/KR102634178B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3659—Control of matrices with row and column drivers using an active matrix the addressing of the pixel involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependant on signal of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G09G2320/0214—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display with crosstalk due to leakage current of pixel switch in active matrix panels

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명의 게이트 구동회로는 캐리 신호를 통해 종속적으로 연결된 다수의 스테이지들을 구비하고, 상기 스테이지들 각각은 Q 노드의 전압과 Qb 노드의 전압에 따라, 게이트 온 전압과 제2 게이트 오프 전압 사이에서 스윙하는 캐리 신호를 출력하는 출력부; 상기 Q 노드 및 상기 Qb 노드를 상기 게이트 온 전압과 상기 제2 입력되는 타단 캐리 신호를 상기 게이트 온 전압과 제3 게이트 오프 전압 사이에서 스윙하도록 변조하는 버퍼부; 및 변조된 캐리 신호에 따라, 포워드 전원 전압을 상기 Q 노드에 공급하고, 리버스 전원 전압을 상기 Q 노드에 공급하는 스캔 방향 제어부를 구비하고, 상기 제3 게이트 오프 전압보다 상기 제2 게이트 오프 전압이 더 높고, 상기 제2 게이트 오프 전압보다 상기 게이트 온 전압이 더 높다.

Description

게이트 구동회로와 이를 이용한 표시장치{GATE DRIVING CIRCUIT AND DISPLAY DEVICE USING THE SAME}
본 발명은 게이트 구동회로와 이를 이용한 표시장치에 관한 것이다.
표시장치는 픽셀 어레이의 데이터 라인들에 데이터 신호를 공급하는 데이터 구동회로, 데이터 신호에 동기되는 스캔 신호(또는 스캔 펄스)를 픽셀 어레이의 게이트 라인들(또는 스캔 라인들)에 순차적으로 공급하는 게이트 구동회로(또는 스캔 구동회로), 데이터 구동회로와 게이트 구동회로를 제어하는 타이밍 콘트롤러 등을 포함한다.
픽셀들 각각은 스캔 신호에 응답하여 데이터 라인의 전압을 픽셀 전극에 공급하는 박막트랜지스터(Thin Film Transistor, 이하, “TFT”라 함)를 포함할 수 있다. 스캔 신호는 게이트 온 전압과 게이트 오프 전압 사이에서 스윙한다. 게이트 온 전압은 픽셀 TFT의 문턱 전압 보다 높은 전압으로 설정되며, 게이트 오프 전압은 픽셀 TFT의 문턱 전압 보다 낮은 전압으로 설정된다.
최근, 게이트 구동회로를 픽셀 어레이와 함께 표시패널에 내장하는 기술이 적용되고 있다. 이하에서 표시패널에 내장된 게이트 구동회로를 "GIP(Gate In Panel) 회로"로 칭하기로 한다. GIP 회로는 시프트 레지스터(shift register)를 포함한다. 시프트 레지스터는 종속적으로 접속된 다수의 스테이지들(stage)을 포함하여 게이트 시프트 클럭 타이밍에 맞추어 출력 전압을 시프트(shift)한다.
스캔 신호는 입력 영상의 데이터 전압 즉, 픽셀 전압에 동기되어 데이터 전압이 충전될 픽셀들을 1 라인씩 순차적으로 선택한다. 시프트 레지스터의 스테이지는 스타트 펄스(start pulse) 또는 이전 스테이지로부터 수신된 캐리 신호를 스타트 펄스로서 입력 받아 클럭이 입력될 때 출력을 발생한다.
시프트 레지스터의 각 스테이지는 도 1 및 도 2에 도시된 바와 같이 Q 노드 전압에 응답하여 출력 단자(No)를 충전하여 출력 전압(SC(n))을 게이트 온 전압(VGH)으로 라이징(rising)시키는 풀업 트랜지스터(pull-up transistor, Tu), Qb 노드 전압에 응답하여 출력 단자(No)를 방전하여 출력 전압(SC(n))을 게이트 오프 전압(VGL)으로 폴링(falling)시키는 풀다운 트랜지스터(Pull-down transistor, Td), 및 Q 노드와 Qb 노드를 충방전하는 스위치 회로(1), 및 Q 노드에 연결된 입력부(2)를 포함한다. 스테이지들 각각의 출력 단자(No)는 표시패널의 게이트 라인에 연결된다.
풀업 트랜지스터(Tu)는 Q 노드가 게이트 온 전압(VGH)만큼 프리 차징(pre-charging)된 상태에서 게이트 시프트 클럭(CLK)이 드레인에 입력될 때 게이트 시프트 클럭(CLK)의 게이트 온 전압(VGH)까지 출력 단자(No)를 충전한다. 구체적으로, 풀업 트랜지스터(Tu)의 드레인에 게이트 시프트 클럭(CLK)이 입력될 때 풀업 트랜지스터(Tu)의 드레인과 게이트 사이의 용량을 통해 플로팅된 Q 노드의 전압이 부트스트래핑(bootstrapping)에 의해 게이트 온 전압(VGH)에서 부스팅 전압(VBST)으로 상승된다. 이 때 풀업 트랜지스터(Tu)가 Q 노드의 부스팅 전압(VBST) 전압에 의해 턴-온되어 출력 단자(No)의 전압(SC(n))이 게이트 온 전압(VGH)까지 상승한다. 풀다운 트랜지스터(Td)는 Qb 노드의 전압이 게이트 온 전압(VGH)만큼 충전될 때 출력 단자(No)에 게이트 오프 전압(VGL)을 공급하여 출력 전압(SC(n))을 게이트 오프 전압(VGL)까지 방전시킨다.
입력부(20)는 스타트 단자를 통해 입력되는 스타트 펄스 또는 이전 스테이지로부터 수신되는 캐리 신호(CR(n-x))에 응답하여 Q 노드를 게이트 온 전압(VGH)으로 충전함과 아울러, Qb 노드를 게이트 오프 전압(VGL)까지 방전시킨다. 또한, 입력부(20)는 리셋 단자를 통해 입력되는 리셋 신호(미도시)에 응답하여 Q 노드를 게이트 오프 전압(VGL)까지 방전시킴과 아울러, Qb 노드를 게이트 온 전압(VGH)으로 충전한다.
입력부(20)는 스위치 Ta,Tb,Tc를 포함한다. 스위치 Ta는 캐리 신호(CR(n-x))의 입력단에 제어전극 및 제1 전극(드레인)이 연결되고, 제1 노드(N1)에 제2 전극(소스)이 연결되고, 스위치 Tb는 캐리 신호(CR(n-x))의 입력단에 제어전극이 연결되고 제1 노드(N1)에 제1 전극이 연결되며 Q 노드에 제2 전극이 연결된다. 스위치 Tc는 Q 노드에 제어전극이 연결되고 고전위 전압(GVDD)의 입력단에 제1 전극이 연결되며 제1 노드(N1)에 제2 전극이 연결된다.
이러한 종래 게이트 구동회로는 다음과 같은 문제가 있다.
첫째, 비정질 실리콘(a-Si)을 포함한 TFT(이하, “a-Si TFT”라 함)는 문턱전압이 항상 0보다 크지만, 산화물 반도체를 포함한 TFT(이하, “Oxide TFT”라 함)는 문턱전압이 0보다 작은 값을 가질 수 있다. Oxide TFT는 표시장치의 고해상도 요구에서 낮은 이동도(Mobility)를 갖는 a-Si TFT를 대체하여 GIP 회로의 스위치 소자에 적용되고 있다. 그런데, Oxide TFT는 초기 문턱전압 특성이 (-) 방향으로 쉬프될 경우, Q 노드가 게이트 오프 전압(GVSS)으로 유지되는 기간(Thd)에서 완전히 오프되지 못하여 전류를 누설할 수 있다.
Q 노드가 게이트 오프 전압(VGL)으로 유지되는 기간(Thd)에서 캐리 신호(CR(n-x))도 게이트 오프 전압(VGL)으로 유지된다. 따라서, 이 기간(Thd) 동안 스위치 Tb의 게이트-소스 간 전압(Vgs)은 0이 되는데, 만약 스위치 Tb의 문턱전압이 0보다 작은 경우에는 스위치 Tb를 통해 누설 전류가 흐르게 된다. 그에 따라 Q 노드의 전압은 누설 전류에 의해 게이트 오프 전압(VGL)으로 유지되지 못하고 그보다 높은 전압으로 상승하며, 그 결과 출력 전압(SC(n))이 왜곡될 수 있다.
둘째, 종래 게이트 구동회로는 스위치 Ta가 다이오드 연결되어 있으므로 단방향 스캔 회로로만 동작될 수 있다. 만약, 양방향 스캔 회로로 동작시키기 위해 스위치 Ta의 다이오드 연결을 해제하면, 초기 문턱전압 산포에 대한 마진이 없어 문턱전압이 0이하로 조금만 내려가도 누설전류가 커지기 때문에 출력 전압(SC(n))이 쉽게 왜곡되어 구동의 안정성이 크게 떨어진다.
본 발명은 목적은 캐리 신호에 따라 제어되는 입력부 스위치들의 누설 전류 특성을 향상시켜 구동의 안정성 및 신뢰성을 확보할 수 있도록 한 게이트 구동회로와 이를 이용한 표시장치를 제공하는 데 있다.
본 발명의 다른 목적은 캐리 신호에 따라 제어되는 입력부 스위치들의 누설 전류 특성을 향상시켜 양방향 스캔 구동이 가능한 게이트 구동회로와 이를 이용한 표시장치를 제공하는 데 있다.
본 발명의 게이트 구동회로는 캐리 신호를 통해 종속적으로 연결된 다수의 스테이지들을 구비하고, 상기 스테이지들 각각은 Q 노드의 전압과 Qb 노드의 전압에 따라, 게이트 온 전압과 제2 게이트 오프 전압 사이에서 스윙하는 캐리 신호를 출력하는 출력부; 상기 Q 노드 및 상기 Qb 노드를 상기 게이트 온 전압과 상기 제2 게이트 오프 전압 사이에서 반대로 충방전시키는 스위칭부; 다른 스테이지로부터 입력되는 타단 캐리 신호를 상기 게이트 온 전압과 제3 게이트 오프 전압 사이에서 스윙하도록 변조하는 버퍼부; 및 변조된 캐리 신호에 따라, 포워드 전원 전압을 상기 Q 노드에 공급하고, 리버스 전원 전압을 상기 Q 노드에 공급하는 스캔 방향 제어부를 구비하고, 상기 제3 게이트 오프 전압보다 상기 제2 게이트 오프 전압이 더 높고, 상기 제2 게이트 오프 전압보다 상기 게이트 온 전압이 더 높다.
본 발명은 타단 스테이지에서 입력되는 캐리 신호를 변조하는 버퍼부를 더 포함하여, 변조된 캐리 신호의 게이트 오프 전압을 Q 노드의 게이트 오프 전압보다 더 낮춤으로써, 변조 캐리 신호에 따라 제어되는 입력부 스위치들의 누설 전류 특성을 향상시켜 구동의 안정성 및 신뢰성을 확보할 수 있다.
본 발명은 변조 캐리 신호에 따라 제어되는 입력부 스위치들의 누설 전류 특성을 향상시킴으로써, 구동의 안정성을 확보하면서 입력부 스위치들을 포워드 전원 전압과 리버스 전원 전압에 연결할 수 있기 때문에 양방향 스캔 구동을 용이하게 구현할 수 있다.
도 1은 종래 게이트 구동회로의 시프트 레지스터에서 스캔 신호를 출력하는 하나의 스테이지를 개략적으로 보여 주는 도면이다.
도 2는 도 1에 도시된 스테이지의 동작을 보여 주는 파형도이다.
도 3은 본 발명의 실시예에 따른 표시장치를 개략적으로 보여 주는 블록도이다.
도 4는 도 3의 GIP 회로에서 종속적으로 연결된 스테이지들을 보여 주는 도면이다.
도 5는 도 4의 일 스테이지 구성을 보여 주는 회로도이다.
도 6 및 도 7은 도 5의 스테이지 포함된 버퍼부의 일 예를 보여주는 회로도들이다.
도 8은 포워드 스캔 구동을 설명하기 위한 도면이다.
도 9는 리버스 스캔 구동을 설명하기 위한 도면이다.
도 10은 포워드 스캔 구동시 도 5에 도시된 스테이지의 동작을 보여 주는 파형도이다.
도 11은 리버스 스캔 구동시 도 5에 도시된 스테이지의 동작을 보여 주는 파형도이다.
이하 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예들을 상세히 설명한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 실질적으로 동일한 구성요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다.
본 발명의 표시장치는 액정표시장치(Liquid Crystal Display, LCD), 유기발광 다이오드 표시장치(Organic Light Emitting Display, OLED Display) 등의 평판 표시장치로 구현될 수 있다. 이하의 실시예에서, 평판 표시장치의 일 예로서 액정표시장치를 중심으로 설명하지만, 본 발명은 이에 한정되지 않는다. 예컨대, 본 발명은 인셀 터치 센서를 포함한 어떠한 표시장치에도 적용될 수 있다.
본 발명의 게이트 구동회로에서 스위치 소자들은 n 타입 또는 p 타입 MOSFET(Metal Oxide Semiconductor Field Effect Transistor) 구조의 트랜지스터로 구현될 수 있다. 이하의 실시예에서 n 타입 트랜지스터(NMOS)를 예시하였지만, 본 발명은 이에 한정되지 않는다는 것에 주의하여야 한다. 트랜지스터는 게이트(gate), 소스(source) 및 드레인(drain)을 포함한 3 전극 소자이다. 소스는 캐리어(carrier)를 트랜지스터에 공급하는 전극이다. 트랜지스터 내에서 캐리어는 소스로부터 흐르기 시작한다. 드레인은 트랜지스터에서 캐리어가 외부로 나가는 전극이다. 즉, MOSFET에서의 캐리어의 흐름은 소스로부터 드레인으로 흐른다. n 타입 MOSFET(NMOS)의 경우, 캐리어가 전자(electron)이기 때문에 소스에서 드레인으로 전자가 흐를 수 있도록 소스 전압이 드레인 전압보다 낮은 전압을 가진다. n 타입 MOSFET에서 전자가 소스로부터 드레인 쪽으로 흐르기 때문에 전류의 방향은 드레인으로부터 소스 쪽으로 흐른다. p 타입 MOSFET(PMOS)의 경우, 캐리어가 정공(hole)이기 때문에 소스로부터 드레인으로 정공이 흐를 수 있도록 소스 전압이 드레인 전압보다 높다. p 타입 MOSFET에서 정공이 소스로부터 드레인 쪽으로 흐르기 때문에 전류가 소스로부터 드레인 쪽으로 흐른다. MOSFET의 소스와 드레인은 고정된 것이 아니라는 것에 주의하여야 한다. 예컨대, MOSFET의 소스와 드레인은 인가 전압에 따라 변경될 수 있다. 이하의 실시예 설명에서 트랜지스터의 소스와 드레인은 제1 및 제2 전극으로 칭하기로 한다. 이하의 설명에서 트랜지스터의 소스와 드레인으로 인하여 발명이 제한되지 않는다는 것에 주의하여야 한다.
본 발명의 GIP 회로를 구성하는 트랜지스터들은 Oxide TFT, a-Si TFT, 저온 폴리 실리콘(Low Temperature Poly Silicon, LTPS)을 포함한 TFT 중 하나 이상으로 구현될 수 있으며, 특히 Oxide TFT로 구현될 때 그 효과가 크다.
도 3 및 도 4를 참조하면, 본 발명의 표시장치는 표시패널(100)과, 표시패널(100)의 픽셀 어레이(pixel array)(10)의 픽셀들에 입력 영상의 데이터를 기입하기 위한 디스플레이 구동부를 포함한다.
표시패널(100)은 데이터 라인들(12), 데이터 라인들(12)과 직교하는 게이트 라인들(14), 및 데이터 라인들(12)과 게이트 라인들(14)에 의해 정의된 매트릭스 형태로 픽셀들이 배치된 픽셀 어레이(10)를 포함한다. 픽셀 어레이(10)는 입력 영상이 표시되는 화면을 구현한다.
픽셀 어레이(10)의 픽셀들은 컬러 구현을 위하여, 적색(R), 녹색(G), 및 청색(B) 서브 픽셀들을 포함할 수 있다. 픽셀들 각각은 RGB 서브 픽셀들 이외에 백색(White, W) 서브 픽셀을 더 포함할 수 있다.
표시패널(100)의 픽셀 어레이(10)는 TFT 어레이와 컬러 필터 어레이로 나뉘어질 수 있다. 표시패널(100)의 하판에 TFT 어레이가 형성될 수 있다. TFT 어레이는 데이터라인들(12)과 게이트라인들(14)의 교차부들에 형성된 TFT들(Thin Film Transistor), 데이터전압을 충전하는 픽셀 전극, 픽셀 전극에 접속되어 데이터 전압을 유지하는 스토리지 커패시터(Storage Capacitor, Cst) 등을 포함하여 입력 영상을 표시한다. TFT 어레이에 인셀 터치 센서(In-cell touch sensor)가 배치될 수 있다. 이 경우, 표시장치는 인셀 터치 센서를 구동하기 위한 센서 구동부를 더 구비한다.
표시패널(100)의 상판 또는 하판에 컬러 필터 어레이가 형성될 수 있다. 컬러 필터 어레이는 블랙매트릭스(black matrix), 컬러 필터(color filter) 등을 포함한다. COT(Color Filter on TFT)　또는 TOC(TFT on Color Filter)　모델의 경우에, TFT 어레이와 함께 컬러 필터와 블랙 매트릭스가 하나의 기판 상에 배치될 수 있다.
디스플레이 구동부는 데이터 구동부(16)와 게이트 구동부(18A, 18B, 22)를 포함하여 입력 영상의 데이터를 표시패널(100)의 픽셀들에 기입한다.
데이터 구동부(16)는 하나 이상의 소스 드라이브 IC를 포함한다. 소스 드라이브 IC는 COF(Chip on film) 상에 실장되어 표시패널(100)과 PCB(Printed Circuit Board)(30) 사이에 연결될 수 있다. 소스 드라이브 IC(SIC)는 COG(Chip on glass) 공정으로 표시패널(100)의 기판 상에 직접 접착될 수도 있다.
데이터 구동부(16)는 타이밍 콘트롤러(Timing controller, TCON)(20)로부터 수신되는 입력 영상의 디지털 비디오 데이터를 감마보상전압으로 변환하여 데이터전압을 출력한다. 데이터 구동부(16)로부터 출력된 데이터전압은 데이터 라인들(12)에 공급된다. 데이터 구동부(16)와 데이터 라인들(12) 사이에 도시하지 않은 멀티플렉서(Multiplexer)가 배치될 수 있다. 멀티플렉서는 타이밍 콘트롤러(20)의 제어 하에 데이터 구동부(16)로부터 입력되는 데이터 전압을 데이터 라인들(12)에 분배한다. 1:3 멀티플렉서의 경우에, 멀티플렉서는 데이터 구동부(16)의 한 개 출력 채널을 통해 입력되는 데이터 전압을 시분할하여 두 개의 데이터 라인들로 시분할 공급한다. 1:3 멀티플렉서를 사용하면, 데이터 구동부(16)의 채널 수를 1/3로 줄일 수 있다.
게이트 구동부(18A, 18B, 22)는 레벨 시프터(Level shifter, LS)(22)와 GIP 회로(18A, 18B)를 포함한다. 레벨 시프터(22)는 타이밍 콘트롤러(20)와 GIP 회로(18A, 18B) 사이에 배치된다. GIP 회로(18A, 18B)는 TFT 어레이와 함께 표시패널(100)의 하판 상에 직접 형성될 수 있다.
GIP 회로(18A, 18B)는 시프트 레지스터를 포함한다. GIP 회로(18A, 18B)는 픽셀 어레이 밖에서 표시패널(100)의 일측 가장자리의 베젤(Bezel, BZ)에 형성되거나 양측 가장자리의 베젤(BZ)에 형성될 수 있다. 레벨 시프터(22)는 타이밍 콘트롤러(20)로부터 수신된 게이트 타이밍 제어 신호의 스윙폭을 게이트 온 전압과 게이트 오프 전압으로 시프트(shift)하여 GIP 회로(18A, 18B)로 출력한다. NMOS에서, 게이트 온 전압은 NMOS의 문턱 전압 보다 높은 게이트 온 전압(VGH)이고, 게이트 오프 전압은 NMOS의 문턱 전압 보다 낮은 게이트 오프 전압(VGL1)이다. PMOS의 경우, 게이트 온 전압은 게이트 오프 전압(VGL1)이고, 게이트 오프 전압은 게이트 온 전압(VGH)이다. 이하에서, GIP 회로(18A, 18B)의 트랜지스터들은 NMOS를 중심으로 설명되지만 본 발명은 이에 한정되지 않는다.
GIP 회로(18A, 18B) 각각은 게이트 시프트 클럭(CLK)에 따라 스캔 신호를 시프트하여 게이트 라인들(14)에 스캔 신호를 순차적으로 공급한다. 게이트 시프트 클럭(CLK)은 2 상(phase) 클럭 내지 8 상 클럭일 수 있으나 이에 한정되지 않는다.
GIP 회로(18A, 18B)로부터 출력되는 스캔 신호는 게이트 온 전압(VGH)과 제1 게이트 오프 전압(VGL1) 사이에서 스윙한다. 게이트 온 전압(VGH)은 픽셀의 TFT 문턱 전압 보다 높다. 제1 게이트 오프 전압(VGL1)은 게이트 온 전압(VGH)보다 낮고, 또한 픽셀의 TFT 문턱 전압 보다 낮다. 픽셀의 TFT들은 스캔 신호의 게이트 온 전압(VGH)에 따라 턴-온(turn-on)되어 데이터 라인(12)으로부터의 데이터 전압을 픽셀 전극에 공급한다.
GIP 회로(18A, 18B)는 픽셀 어레이(10)를 좌우에 두고 표시패널(100)의 좌측과 우측에 배치될 수 있다. 좌측 및 우측 GIP 회로들(18A, 18B)은 타이밍 콘트롤러(20)에 의해 동기된다. 좌측 GIP 회로(18A)는 픽셀 어레이(10)의 기수 번째 게이트 라인들(14)에 연결되어 그 게이트 라인들(14)에 스캔 신호를 순차적으로 공급할 수 있다. 우측 GIP 회로(18B)는 픽셀 어레이(10)의 우수 번째 게이트 라인들(14)에 연결되어 그 게이트 라인들(14)에 스캔 신호를 순차적으로 출력할 수 있다. 좌측 GIP 회로(18A)와 우측 GIP 회로(18A)는 모든 게이트 라인들에 연결되어 동시에 같은 게이트 라인에 스캔 신호를 공급할 수도 있다.
GIP 회로(18A, 18B)의 시프트 레지스터는 도 4와 같이 캐리 신호(CR)가 전달되는 캐리 신호 배선을 통해 종속적으로 접속(cascade connection)되어 게이트 시프트 클럭(CLK) 타이밍에 맞추어 스캔 신호를 시프트하는 스테이지들(S(n)~S(n+3))을 포함한다. 스테이지들(S(n)~S(n+3)) 각각은 게이트 라인들(14)에 스캔 신호를 순차적으로 공급하고, 캐리 신호(Carry signal)(CR)를 다른 스테이지로 전달한다. 스캔 신호와 캐리 신호는 스테이지 각각에서 하나의 출력 단자를 통해 출력되는 같은 신호이거나 스테이지 각각에서 두 개의 출력 단자를 통해 분리될 수 있다. 이 경우, 게이트 시프트 클럭(CLK)은 스캔 신호를 시프트하기 위한 스캔 시프트 클럭과 캐리 신호를 시프트하기 위한 캐리 시프트 클럭을 포함할 수 있다. 안정적인 구동을 위해 스캔 시프트 클럭과 캐리 시프트 클럭은 게이트 오프 전압이 다를 수 있다. 스캔 시프트 클럭의 게이트 오프 전압은 제1 게이트 오프 전압(VGL1)일 수 있고, 캐리 시프트 클럭의 게이트 오프 전압은 제1 게이트 오프 전압(VGL1)보다 낮은 제2 게이트 오프 전압(VGL2)일 수 있다.
스캔 신호와 캐리 신호가 두 개의 출력 단자를 통해 분리되는 경우, 캐리 신호는 캐리 시프트 클럭에 따라 시프트되며, 게이트 온 전압(VGH)과 제2 게이트 오프 전압(VGL2) 사이에서 스윙할 수 있다. GIP 회로(18A, 18B)의 동작 안정성 및 신뢰성을 확보하기 위해, 제2 게이트 오프 전압(VGL2)은 제1 게이트 오프 전압(VGL1)보다 더 낮을 수 있다. 일단 스테이지에서 출력된 캐리 신호는 타단 스테이지의 스타트 단자에 입력되어, 타단 스테이지의 동작을 활성화하는 데 이용된다. 한편, 캐리 신호(CR)가 전송되는 스테이지는 특정 스테이지로 한정되지 않는다. 예를 들어, 제n(n은 양의 정수) 스테이지는 제n-x(x는 양의 정수) 스테이지로부터 출력된 캐리 신호를 입력 받을 수 있으나 이에 한정되지 않는다.
GIP 회로(18A, 18B)의 시프트 레지스터는 다른 스테이지로부터 입력되는 타단 캐리 신호를 게이트 온 전압(VGH)과 제3 게이트 오프 전압(VGL3) 사이에서 스윙하도록 변조하는 버퍼부를 더 포함할 수 있다. GIP 회로(18A, 18B)의 동작 안정성 및 신뢰성을 확보하기 위해, 제3 게이트 오프 전압(VGL3)은 제2 게이트 오프 전압(VGL2)보다 더 낮을 수 있다. 버퍼부는 다른 스테이지로부터 입력되는 타단 캐리 신호의 게이트 오프 전압 레벨을 그 보다 더 낮은 전압 레벨로 변경함으로써, 스캔 방향 제어부에서 생기는 전류 누설을 방지한다.
GIP 회로(18A, 18B)의 시프트 레지스터는 양방향 스캔 구동이 가능하도록 설계될 수 있다. 양방향 스캔 구동은 표시패널(100)의 일측에서 타측을 향해 스캔신호를 게이트라인들(14)에 순차적으로 공급하는 포워드 스캔 구동과, 표시패널(100)의 상기 타측에서 상기 일측을 향해 스캔신호를 게이트라인들(14)에 순차적으로 공급하는 리버스 스캔 구동을 포함한다.
타이밍 콘트롤러(20)는 도시하지 않은 호스트 시스템으로부터 수신되는 입력 영상의 디지털 비디오 데이터를 데이터 구동부(16)로 전송한다. 타이밍 콘트롤러(20)는 입력 영상 데이터에 동기하여 수신되는 수직 동기신호(Vsync), 수평 동기신호(Hsync), 데이터 인에이블 신호(Data Enable, DE), 메인 클럭(MCLK) 등의 타이밍신호를 입력 받아 데이터 구동부(16)의 동작 타이밍을 제어하기 위한 데이터 타이밍 제어신호와, 레벨 시프터(22)와 GIP 회로(18A, 18B)의 동작 타이밍을 동작 타이밍을 제어시키기 위한 게이트 타이밍 제어신호를 출력한다. 타이밍 콘트롤러(20)와 레벨 시프터(22)는 PCB(30) 상에 실장될 수 있다.
게이트 타이밍 제어신호는 스타트 펄스(VST), 게이트 시프트 클럭(Gate Shift Clock, CLK), 출력 인에이블신호(Gate Output Enable, GOE) 등을 포함한다. 출력 인에이블신호(Gate Output Enable, GOE)는 생략될 수 있다. 스타트 펄스(VST)는 GIP 회로(18A, 18B)의 제1 스테이지에서 스타트 단자에 입력되어 1 프레임 기간에서 가장 먼저 발생하는 제1 스캔 신호의 출력 타이밍을 제어한다. 게이트 시프트 클럭(CLK)은 GIP 회로(18A, 18B)의 스테이지들 각각에서 스캔 신호의 출력 타이밍을 제어하여 스캔 신호의 시프트 타이밍을 제어한다. 한편, 게이트 시프트 클럭(CLK)은 GIP 회로(18A, 18B)의 스테이지들 각각에서 스캔 신호 및 캐리 신호 각각의 출력 타이밍을 제어하여 스캔 신호 및 캐리 신호 각각의 시프트 타이밍을 제어할 수도 있다.
호스트 시스템은 텔레비전 시스템, 셋톱박스, 네비게이션 시스템, DVD 플레이어, 블루레이 플레이어, 개인용 컴퓨터(PC), 홈 시어터 시스템, 폰 시스템(Phone system) 중 어느 하나로 구현될 수 있다. 호스트 시스템은 입력 영상의 디지털 비디오 데이터를 표시패널(100)에 표시하기에 적합한 포맷으로 변환한다. 호스트 시스템은 입력 영상의 디지털 비디오 데이터와 함께 타이밍 신호들(Vsync, Hsync, DE, MCLK)을 타이밍 콘트롤러(20)으로 전송한다. 호스트 시스템은 터치 센싱부로부터 수신된 터치 입력의 좌표 정보와 연계된 응용 프로그램을 실행한다.
도 5는 도 4의 일 스테이지 구성을 보여 주는 회로도이다.
도 5를 참조하면, 제n 스테이지(ST(n))는 양방향 스캔 구동이 가능하도록 설계될 수 있으며, 스캔 신호(SC(n))와 캐리 신호(CR(n))가 두 개의 출력 단자(No1,No2)를 통해 분리되도록 설계될 수 있다. 스캔 신호(SC(n))와 캐리 신호(CR(n))를 전기적으로 분리 설계하면, 캐리 신호(CR(n))가 패널 로드에 영향을 받지 않아 보다 안정적인 구동이 가능하다. 즉, 스캔 신호(SC(n))와 캐리 신호(CR(n))의 라이징 및 폴링 특성이 크게 개선된다.
도 5를 참조하면, 제n 스테이지(ST(n))는 버퍼부(110), 스캔 방향 제어부(120), 스위칭부(130), 및 출력부(140)를 포함한다.
도 5를 참조하면, 출력부(140)는 Q 노드의 전압과 Qb 노드의 전압에 따라, 게이트 온 전압(VGH)과 제1 게이트 오프 전압(VGL1) 사이에서 스윙하는 스캔 신호(SC(n))를 출력한다. 이를 위해, 출력부(140)는 스위치 To1, 스위치 To2, 및 제1 커패시터(C1) 를 포함한다.
스위치 To1은 Q 노드의 전압이 부스팅 전압으로 높아질 때 턴 온 되어 스캔 시프트 클럭(SCCLK(n))의 게이트 온 전압(VGH)을 제1 출력 단자(No1)에 공급한다. 스위치 To1은 Q 노드에 접속된 제어전극, 스캔 시프트 클럭(SCCLK(n))의 입력단에 접속된 제1 전극, 및 제1 출력 단자(No1)에 접속된 제2 전극을 포함한다.
스위치 To2는 Qb 노드의 전압이 게이트 온 전압(VGH)이 될 때 턴 온 되어 제1 게이트 오프 전압(VGL1)을 제1 출력 단자(No1)에 공급한다. 스위치 To2는 Qb 노드에 접속된 제어전극, 제1 출력 단자(No1)에 접속된 제1 전극, 및 제1 게이트 오프 전압(VGL1)의 입력단에 접속된 제2 전극을 포함한다.
제1 커패시터(C1)는 Q 노드와 제1 출력 단자(No1) 사이에 접속되어 스캔 시프트 클럭(SCCLK(n))이 게이트 온 전압(VGH)으로 라이징될 때, Q 노드의 전압을 부스팅 전압으로 높인다.
한편, 출력부(140)는 Q 노드의 전압과 Qb 노드의 전압에 따라, 게이트 온 전압(VGH)과 제2 게이트 오프 전압(VGL2) 사이에서 스윙하는 캐리 신호(CR(n))를 더 출력할 수 있다. 이를 위해, 출력부(140)는 스위치 Tc1, 스위치 Tc2, 및 제2 커패시터(C2)를 포함한다.
스위치 Tc1은 Q 노드의 전압이 부스팅 전압으로 높아질 때 턴 온 되어 캐리 시프트 클럭(CRCLK(n))의 게이트 온 전압(VGH)을 제2 출력 단자(No2)에 공급한다. 스위치 Tc1은 Q 노드에 접속된 제어전극, 캐리 시프트 클럭(CRCLK(n))의 입력단에 접속된 제1 전극, 및 제2 출력 단자(No2)에 접속된 제2 전극을 포함한다.
스위치 Tc2는 Qb 노드의 전압이 게이트 온 전압(VGH)이 될 때 턴 온 되어 제2 게이트 오프 전압(VGL2)을 제2 출력 단자(No2)에 공급한다. 스위치 Tc2는 Qb 노드에 접속된 제어전극, 제2 출력 단자(No2)에 접속된 제1 전극, 및 제2 게이트 오프 전압(VGL2)의 입력단에 접속된 제2 전극을 포함한다.
제2 커패시터(C2)는 Q 노드와 제2 출력 단자(No2) 사이에 접속되어 캐리 시프트 클럭(CRCLK(n))이 게이트 온 전압(VGH)으로 라이징될 때, Q 노드의 전압을 부스팅 전압으로 높인다.
Q 노드의 전압이 게이트 온 전압(VGH) 이상으로 유지될 때 Qb 노드의 전압은 제2 게이트 오프 전압(VGL2)으로 방전된다. 이 기간 동안 스위치 To2는 완전히 턴 오프 되어야만, 스캔 신호(SC(n))가 정상적인 게이트 온 전압(VGH)으로 출력될 수 있다. 스위치 To2를 통한 누설전류가 생기지 않도록 하기 위해서는, 이 기간 동안 스위치 To2의 게이트-소스 간 전압(Vgs)는 문턱전압(Vth)보다 충분히 낮아야 한다. 이를 위해, 제2 게이트 오프 전압(VGL2)은 제1 게이트 오프 전압(VGL1)보다 더 낮게 설정되는 것이 바람직하다.
도 5를 참조하면, 스위칭부(130)는 Q 노드 및 Qb 노드를 게이트 온 전압(VGH)과 제2 게이트 오프 전압(VGL2) 사이에서 반대로 충방전 시킨다. 스위칭부(130)는 다수의 스위치들(T3,T4a,T4b,T5,T6,T7a,T7b,T8,T9a,T9b)를 포함한다.
스위치 T3는 Q 노드의 전압에 따라 턴 온 되어 제1 노드(N1)에 게이트 온 전압(VGH)을 공급한다. 스위치 T3는 Q 노드에 접속된 제어전극, 게이트 온 전압(VGH)의 입력단에 접속된 제1 전극, 및 제1 노드(N1)에 접속된 제2 전극을 포함한다. 스위치 T4a 및 스위치 T4b는 제1 노드(N1)를 통해 직렬 연결되며, Qb 노드의 전압에 따라 동시에 턴 온 되어 Q 노드를 제2 게이트 오프 전압(VGL2)으로 방전시킨다. 스위치 T4a는 Qb 노드에 접속된 제어전극, Q 노드에 접속된 제1 전극, 및 제1 노드(N1)에 접속된 제2 전극을 포함한다. 그리고, 스위치 T4b는 Qb 노드에 접속된 제어전극, 제1 노드(N1)에 접속된 제1 전극, 및 제2 게이트 오프 전압(VGL2)의 입력단에 접속된 제2 전극을 포함한다. 스위치 T5는 Q 노드의 전압에 따라 턴 온 되어 Qb 노드를 제2 게이트 오프 전압(VGL2)으로 방전시킨다. 스위치 T5는 Q 노드에 접속된 제어전극, Qb 노드에 접속된 제1 전극, 및 제2 게이트 오프 전압(VGL2)의 입력단에 접속된 제2 전극을 포함한다. 스위치 T6는 제2 노드(N2)의 전압에 따라 턴 온 되어 Qb 노드에 게이트 온 전압(VGH)을 공급한다. 스위치 T6는 제2 노드(N2)에 접속된 제어전극, 게이트 온 전압(VGH)의 입력단에 접속된 제1 전극, 및 Qb 노드에 접속된 제2 전극을 포함한다. 스위치 T7a 및 스위치 T7b는 제2 노드(N2)를 통해 직렬 연결된다. 스위치 T7a는 다이오드 연결되어 게이트 온 전압(VGH)을 제2 노드(N2)에 공급한다. 스위치 T7b는 Q 노드의 전압에 따라 턴 온 되어 제2 노드(N2)를 제2 게이트 오프 전압(VGL2)으로 방전시킨다. 스위치 T7b는 Q 노드에 접속된 제어전극, 제2 노드(N2)에 접속된 제1 전극, 및 제2 게이트 오프 전압(VGL2)의 입력단에 접속된 제2 전극을 포함한다. 스위치 T8은 제3 노드(N3)의 전압에 따라 턴 온 되어 Qb 노드를 제2 게이트 오프 전압(VGL2)으로 방전시킨다. 스위치 T8은 제3 노드(N3)에 접속된 제어전극, Qb 노드에 접속된 제1 전극, 및 제2 게이트 오프 전압(VGL2)의 입력단에 접속된 제2 전극을 포함한다. 스위치 T9a는 타단 캐리신호(CR(n-x))에 따라 턴 온 되어 포워드 전원 전압(GVDD_F)을 제3 노드(N3)에 공급한다. 스위치 T9b는 타단 캐리신호(CR(n+x))에 따라 턴 온 되어 리버스 전원 전압(GVDD_R)을 제3 노드(N3)에 공급한다.
도 5를 참조하면, 스캔 방향 제어부(120)는 버퍼부(110)로부터 입력되는 변조된 캐리 신호(CR'(n-x),CR'(n+x))에 따라, 포워드 전원 전압(GVDD_F)을 Q 노드에 공급하고, 리버스 전원 전압(GVDD_R)을 Q 노드에 공급한다. 스캔 방향 제어부(120)는 스위치 T1a 및 스위치 T1b, 그리고 스위치 T2a 및 스위치 T2b를 포함한다.
스위치 T1a 및 스위치 T1b는 제1 노드(N1)를 통해 직렬 연결되며, 제1 버퍼(BUF1)로부터의 제1 변조 캐리신호(CR'(n-x))에 따라 동시에 턴 온 되어, 포워드 전원 전압(GVDD_F)을 Q 노드에 공급한다. 스위치 T1a는 제1 버퍼(BUF1)의 출력단에 접속된 제어전극, 포워드 전원 전압(GVDD_F)의 입력단에 접속된 제1 전극, 및 제1 노드(N1)에 접속된 제2 전극을 포함한다. 스위치 T1b는 제1 버퍼(BUF1)의 출력단에 접속된 제어전극, 제1 노드(N1)에 접속된 제1 전극, 및 Q 노드에 접속된 제2 전극을 포함한다.
포워드 전원 전압(GVDD_F)은 포워드 스캔 구동시 온 레벨(하이 레벨)로 입력되고, 리버스 스캔 구동시 오프 레벨(로우 레벨)로 입력된다.
스위치 T1a 및 스위치 T1b는, 포워드 스캔 구동시 온 레벨의 포워드 전원 전압(GVDD_F)을 Q 노드에 공급하는 입력부로 동작하고, 리버스 스캔 구동시 오프 레벨의 포워드 전원 전압(GVDD_F)을 Q 노드에 공급하여 Q 노드의 전압을 방전하는 리셋부로 동작한다.
포워드 스캔 구동시, Q 노드의 전압이 제2 게이트 오프 레벨(VGL2)로 유지되는 기간 동안 제1 변조 캐리신호(CR'(n-x))는 제3 게이트 오프 레벨(VGL3)로 유지된다. 이 기간 동안 스위치 T1b가 완전히 턴 오프 되어야만, Q 노드의 전압이 제2 게이트 오프 레벨(VGL2)을 유지할 수 있다. 스위치 T1b를 통해 누설전류가 생기지 않도록 하기 위해서는, 이 기간 동안 스위치 T1b의 게이트-소스 간 전압(Vgs)는 문턱전압(Vth)보다 충분히 낮아야 한다. 이를 위해, 제3 게이트 오프 전압(VGL3)은 제2 게이트 오프 전압(VGL2)보다 더 낮게 설정되는 것이 바람직하다. 이렇게 스위치 T1b의 누설전류가 억제되면 스위치 T1a를 다이오드 연결하지 않고 포워드 전원 전압(GVDD_F)에 연결하더라도 네거티브 문턱전압에 대한 구동 신뢰성 마진을 확보할 수 있다. 이를 통해 본 발명은 양 방향 스캔 구동을 용이하게 구현할 수 있다.
스위치 T2a 및 스위치 T2b는 제1 노드(N1)를 통해 직렬 연결되며, 제2 버퍼(BUF2)로부터의 제2 변조 캐리신호(CR'(n+x))에 따라 동시에 턴 온 되어, 리버스 전원 전압(GVDD_R)을 Q 노드에 공급한다. 스위치 T2a는 제2 버퍼(BUF2)의 출력단에 접속된 제어전극, Q 노드에 접속된 제1 전극, 및 제1 노드(N1)에 접속된 제2 전극을 포함한다. 스위치 T2b는 제2 버퍼(BUF2)의 출력단에 접속된 제어전극, 제1 노드(N1)에 접속된 제1 전극, 및 리버스 전원 전압(GVDD_R)의 입력단에 접속된 제2 전극을 포함한다.
리버스 전원 전압(GVDD_R)은 리버스 스캔 구동시 온 레벨(하이 레벨)로 입력되고, 포워드 스캔 구동시 오프 레벨(로우 레벨)로 입력된다.
스위치 T2a 및 스위치 T2b는, 리버스 스캔 구동시 온 레벨의 리버스 전원 전압(GVDD_R)을 Q 노드에 공급하는 입력부로 동작하고, 포워드 스캔 구동시 오프 레벨의 리버스 전원 전압(GVDD_R)을 Q 노드에 공급하여 Q 노드의 전압을 방전하는 리셋부로 동작한다.
리버스 스캔 구동시, Q 노드의 전압이 제2 게이트 오프 레벨(VGL2)로 유지되는 기간 동안 제2 변조 캐리신호(CR'(n+x))는 제3 게이트 오프 레벨(VGL3)로 유지된다. 이 기간 동안 스위치 T2b가 완전히 턴 오프 되어야만, Q 노드의 전압이 제2 게이트 오프 레벨(VGL2)을 유지할 수 있다. 스위치 T2b를 통해 누설전류가 생기지 않도록 하기 위해서는, 이 기간 동안 스위치 T1b의 게이트-소스 간 전압(Vgs)는 문턱전압(Vth)보다 충분히 낮아야 한다. 이를 위해, 제3 게이트 오프 전압(VGL3)은 제2 게이트 오프 전압(VGL2)보다 더 낮게 설정되는 것이 바람직하다.
이렇게 스위치 T2b의 누설전류가 억제되면 스위치 T2a를 다이오드 연결하지 않고 리버스 전원 전압(GVDD_R)에 연결하더라도 네거티브 문턱전압에 대한 구동 신뢰성 마진을 확보할 수 있다. 이를 통해 본 발명은 양 방향 스캔 구동을 용이하게 구현할 수 있다.
도 5를 참조하면, 버퍼부(110)는 다른 스테이지로부터 게이트 온 전압(VGH)과 제2 게이트 오프 전압(VGL2) 사이에서 스윙하는 캐리 신호(CR(n-x),CR(n+x))를 입력 받고, 이 타단 캐리 신호(CR(n-x),CR(n+x))를 게이트 온 전압(VGH)과 제3 게이트 오프 전압(VGL3) 사이에서 스윙하도록 변조한다. 버퍼부(110)는 제1 버터(BUF1)과 제2 버퍼(BUF2)를 포함한다.
제1 버터(BUF1)는 스위치 T1a와 스위치 T1b의 제1 제어전극에 연결되어, 게이트 온 전압(VGH)과 제3 게이트 오프 전압(VGL3) 사이에서 스윙하는 제1 변조 캐리신호(CR'(n-x))를 생성하여 상기 제1 제어전극에 공급한다. 제1 변조 캐리신호(CR'(n-x))는 포워드 스캔 구동시 스타트 신호가 되고, 리버스 스캔 구동시 리셋 신호가 된다.
제2 버터(BUF2)는 스위치 T2a와 스위치 T2b의 제2 제어전극에 연결되어, 게이트 온 전압(VGH)과 제3 게이트 오프 전압(VGL3) 사이에서 스윙하는 제2 변조 캐리신호(CR'(n+x))를 생성하여 상기 제2 제어전극에 공급한다. 제2 변조 캐리신호(CR'(n+x))는 포워드 스캔 구동시 리셋 신호가 되고 리버스 스캔 구동시 스타트 신호가 된다.
도 6 및 도 7은 도 5의 스테이지 포함된 버퍼부의 일 예를 보여주는 회로도들이다.
도 6을 참조하면, 제1 버퍼(BUF1) 또는 제2 버퍼(BUF2)는 2개의 인버터로 구성된다.
제1 인버터는 스위치 T10과 스위치 T20으로 구성되어 타단 캐리 신호(CR(n-x))/CR(n+x))를 반전시켜 노드 NA에서 반전 캐리 신호(INV)를 출력한다. 이를 위해, 스위치 T10은 게이트 온 전압(VGH)의 입력단과 노드 NA 사이에 다이오드 연결되어 노드 NA에 게이트 온 전압(VGH)을 공급한다. 그리고, 스위치 T20은 노드 NA와 제2 게이트 오프 전압(VGHL2)의 입력단 사이에 연결되며, 게이트 온 전압(VGH)과 제2 게이트 오프 전압(VGHL2) 사이에서 스윙하는 타단 캐리 신호(CR(n-x))/CR(n+x))에 따라 온/오프 된다.
제2 인버터는 스위치 T30과 스위치 T40으로 구성되어 노드 NA의 반전 캐리 신호(INV)를 재 반전시켜 게이트 온 전압(VGH)과 제3 게이트 오프 전압(VGHL3) 사이에서 스윙하는 변조 캐리신호(CR'(n-x)/CR'(n+x))를 노드 NB에서 출력한다. 이를 위해, 스위치 T30은 게이트 온 전압(VGH)의 입력단과 노드 NB 사이에 다이오드 연결되어 노드 NB에 게이트 온 전압(VGH)을 공급한다. 그리고, 스위치 T40은 노드 NB와 제3 게이트 오프 전압(VGHL3)의 입력단 사이에 연결되며, 노드 NA의 반전 캐리 신호(INV)에 따라 온/오프 되어, 노드 NB에서 게이트 온 전압(VGH)과 제3 게이트 오프 전압(VGHL3) 사이에서 스윙하는 보정 캐리 신호(CR'(n-x))/CR'(n+x))를 출력한다.
도 7을 참조하면, 제1 버퍼(BUF1) 또는 제2 버퍼(BUF2)는 2개의 인버터로 구성된다. 도 6에 비해, 도 7의 버퍼부는 스위치 T30을 다이오드 연결하지 않고 타단 캐리 신호(CR(n-x))/CR(n+x))에 따라 스위치 T30을 제어하는 점에서 다르다. 이렇게 스위치 T30을 타단 캐리 신호(CR(n-x))/CR(n+x))에 따라 제어하면, 타단 캐리 신호(CR(n-x))/CR(n+x))의 게이트 온 전압(VGH) 구간 동안에만 스위치 T30을 턴 온 시키기 때문에, 도 6에 비해 소비전력을 줄일 수 있는 이점이 있다.
제1 인버터의 구성은 도 6과 실질적으로 동일하다.
제2 인버터는 스위치 T30과 스위치 T40으로 구성되어 노드 NA의 반전 캐리 신호(INV)를 재 반전시켜 게이트 온 전압(VGH)과 제3 게이트 오프 전압(VGHL3) 사이에서 스윙하는 변조 캐리신호(CR'(n-x)/CR'(n+x))를 노드 NB에서 출력한다. 이를 위해, 스위치 T30은 게이트 온 전압(VGH)의 입력단과 노드 B 사이에 연결되며, 게이트 온 전압(VGH)과 제2 게이트 오프 전압(VGL2) 사이에서 스윙하는 타단 캐리 신호(CR(n-x))/CR(n+x))에 따라 온/오프 된다. 그리고, 스위치 T40은 노드 NB와 제3 게이트 오프 전압(VGHL3)의 입력단 사이에 연결되며, 노드 NA의 반전 캐리 신호(INV)에 따라 온/오프 되어, 노드 NB에서 게이트 온 전압(VGH)과 제3 게이트 오프 전압(VGHL3) 사이에서 스윙하는 보정 캐리 신호(CR'(n-x))/CR'(n+x))를 출력한다.
도 8은 포워드 스캔 구동을 설명하기 위한 도면이다.
도 8을 참조하면, 포워드 스캔 구동시 포워드 전원 전압(GVDD_F)은 온 레벨(하이 레벨)로 입력되고, 리버스 전원 전압(GVDD_R)은 오프 레벨(로우 레벨)로 입력된다.
포워드 스캔 구동시 제1 버퍼(BUF1)으로부터 입력되는 제1 변조 캐리 신호(CR'(n-3))에 따라 스위치 T1a 및 스위치 T1b는 턴 온 되어 온 레벨의 포워드 전원 전압(GVDD_F)을 Q 노드에 공급하여, 제n 스테이지(ST(n))의 Q 노드를 충전시킨다.
포워드 스캔 구동시 제2 버퍼(BUF2)으로부터 입력되는 제2 변조 캐리 신호(CR'(n+3))에 따라 스위치 T2a 및 스위치 T2b는 턴 온 되어 오프 레벨의 리버스 전원 전압(GVDD_R)을 Q 노드에 공급하여, 제n 스테이지(ST(n))의 Q 노드를 방전시킨다.
이러한 포워드 스캔 구동시에는 스캔 신호가 표시패널의 위측에서 아래측 방향으로 순차 공급된다. 즉 스캔 방향이 위에서 아래로 향한다.
도 9는 리버스 스캔 구동을 설명하기 위한 도면이다.
도 8을 참조하면, 리버스 스캔 구동시 리버스 전원 전압(GVDD_R)은 온 레벨(하이 레벨)로 입력되고, 포워드 전원 전압(GVDD_R)은 오프 레벨(로우 레벨)로 입력된다.
리버스 스캔 구동시 제2 버퍼(BUF2)으로부터 입력되는 제2 변조 캐리 신호(CR'(n+3))에 따라 스위치 T2a 및 스위치 T2b는 턴 온 되어 온 레벨(하이 레벨)의 리버스 전원 전압(GVDD_R)을 Q 노드에 공급하여, 제n 스테이지(ST(n))의 Q 노드를 충전시킨다.
리버스 스캔 구동시 제1 버퍼(BUF1)으로부터 입력되는 제1 변조 캐리 신호(CR'(n-3))에 따라 스위치 T1a 및 스위치 T1b는 턴 온 되어 오프 레벨(로우 레벨)의 포워드 전원 전압(GVDD_F)을 Q 노드에 공급하여, 제n 스테이지(ST(n))의 Q 노드를 방전시킨다.
이러한 리버스 스캔 구동시에는 스캔 신호가 표시패널의 아래측에서 위측 방향으로 순차 공급된다. 즉 스캔 방향이 아래에서 위로 향한다.
도 10은 포워드 스캔 구동시 도 5에 도시된 스테이지의 동작을 보여 주는 파형도이다.
도 10을 참조하면, 포워드 스캔 구동은 제1 프리차징 기간(①),부트스트랩핑 구간(②),제2 프리차징 기간(③), 및 홀딩 기간(④)을 포함한다.
제1 프리차징 기간(①) 동안, 스위치들(T1a,T1b,T3,T7a,T7b,T5,T8,T9a,Tc1,To1)는 턴 온 되고, 스위치들(T2a,T2b,T4a,T4b,T6,T9b,Tc2,Toe)는 턴 오프 된다. 제1 프리차징 기간(①) 동안, Q 노드는 게이트 온 전압(VGH)으로 프리차징 되고, Qb 노드는 제2 게이트 오프 전압(VGL2)로 방전된다. 스위치들(T1a,T1b)은 제1 프리차징 기간(①) 내에서 제1 변조 캐리 신호(CR'(n-3))가 제3 게이트 오프 전압(VGL3)로 폴링될 때 턴 오프 된다.
부트스트랩핑 구간(②) 동안, 스위치들(T3,T7a,T7b,T5,T8,Tc1,To1)는 턴 온 되고, 스위치들(T1a,T1b,T2a,T2b,T4a,T4b,T6,T9a,T9b,Tc2,To2)는 턴 오프 된다. 부트스트랩핑 구간(②) 동안, 게이트 온 전압(VGH)의 캐리 시프트 클럭(CRCLK(n))과 스캔 시트프 클럭(SCCLK(n))이 입력되면, 제1 및 제2 커패시터(C1,C2)를 통해 Q 노드의 전압은 부스팅 레벨(VBST)로 부트 스트랩핑(Bootstrapping) 된다. 그 결과 스캔 시트프 클럭(SCCLK(n))의 게이트 온 전압(VGH)이 제1 출력 단자(No1)에 공급되어 게이트 온 전압(VGH)의 스캔 신호(SC(n))가 출력된다. 그리고, 캐리 시프트 클럭(CRCLK(n))의 게이트 온 전압(VGH)이 제2 출력 단자(No2)에 공급되어 게이트 온 전압(VGH)의 캐리 신호(CR(n))가 출력된다.
제2 프리차징 기간(③) 동안, 스위치들(T3,T7a,T7b,T5,T8,Tc1,To1)는 턴 온 되고, 스위치들(T1a,T1b,T2a,T2b,T4a,T4b,T6,T9a,T9b,Tc2,To2)는 턴 오프 된다. 제2 프리차징 기간(③) 동안, 스캔 시트프 클럭(SCCLK(n))이 제1 게이트 오프 전압(VGL1)으로 폴링되고, 캐리 시프트 클럭(CRCLK(n))이 제2 게이트 오프 전압(VGL2)으로 폴링되면, Q 노드의 전압은 게이트 온 전압(VGH)으로 낮아진다.
홀딩 기간(④) 동안, 스위치들(T2a,T2b,T4a,T4b,T6,T7a,T9b,Tc2,To2) 턴 온 되고, 스위치들(T1a,T1b,T3,T5,T7b,T8,T9a,Tc1,To1)는 턴 오프 된다. 홀딩 기간(④) 동안, Qb 노드는 게이트 온 전압(VGH)으로 충전 되고, Q 노드는 제2 게이트 오프 전압(VGL2)로 방전된다. 홀딩 기간(④) 동안, 제1 게이트 오프 전압(VGL1)이 제1 출력 단자(No1)에 공급되어 제1 게이트 오프 전압(VGL1)의 스캔 신호(SC(n))가 출력된다. 그리고, 홀딩 기간(④) 동안, 제2 게이트 오프 전압(VGL2)이 제2 출력 단자(No2)에 공급되어 제2 게이트 오프 전압(VGL2)의 캐리 신호(CR(n))가 출력된다.
도 11은 리버스 스캔 구동시 도 5에 도시된 스테이지의 동작을 보여 주는 파형도이다.
도 11을 참조하면, 리버스 스캔 구동은 제1 프리차징 기간(①),부트스트랩핑 구간(②),제2 프리차징 기간(③), 및 홀딩 기간(④)을 포함한다.
제1 프리차징 기간(①) 동안, 스위치들(T2a,T2b,T3,T5,T7a,T7b, T8,T9b,Tc1,To1)는 턴 온 되고, 스위치들(T1a,T1b,T4a,T4b,T6,T9a,Tc2,Toe)는 턴 오프 된다. 제1 프리차징 기간(①) 동안, Q 노드는 게이트 온 전압(VGH)으로 프리차징 되고, Qb 노드는 제2 게이트 오프 전압(VGL2)로 방전된다. 스위치들(T2a,T2b)은 제1 프리차징 기간(①) 내에서 제2 변조 캐리 신호(CR'(n+3))가 제3 게이트 오프 전압(VGL3)로 폴링될 때 턴 오프 된다.
부트스트랩핑 구간(②) 동안, 스위치들(T3,T7a,T7b,T5,T8,Tc1,To1)는 턴 온 되고, 스위치들(T1a,T1b,T2a,T2b,T4a,T4b,T6,T9a,T9b,Tc2,To2)는 턴 오프 된다. 부트스트랩핑 구간(②) 동안, 게이트 온 전압(VGH)의 캐리 시프트 클럭(CRCLK(n))과 스캔 시트프 클럭(SCCLK(n))이 입력되면, 제1 및 제2 커패시터(C1,C2)를 통해 Q 노드의 전압은 부스팅 레벨(VBST)로 부트 스트랩핑(Bootstrapping) 된다. 그 결과 스캔 시트프 클럭(SCCLK(n))의 게이트 온 전압(VGH)이 제1 출력 단자(No1)에 공급되어 게이트 온 전압(VGH)의 스캔 신호(SC(n))가 출력된다. 그리고, 캐리 시프트 클럭(CRCLK(n))의 게이트 온 전압(VGH)이 제2 출력 단자(No2)에 공급되어 게이트 온 전압(VGH)의 캐리 신호(CR(n))가 출력된다.
제2 프리차징 기간(③) 동안, 스위치들(T3,T7a,T7b,T5,T8,Tc1,To1)는 턴 온 되고, 스위치들(T1a,T1b,T2a,T2b,T4a,T4b,T6,T9a,T9b,Tc2,To2)는 턴 오프 된다. 제2 프리차징 기간(③) 동안, 스캔 시트프 클럭(SCCLK(n))이 제1 게이트 오프 전압(VGL1)으로 폴링되고, 캐리 시프트 클럭(CRCLK(n))이 제2 게이트 오프 전압(VGL2)으로 폴링되면, Q 노드의 전압은 게이트 온 전압(VGH)으로 낮아진다.
홀딩 기간(④) 동안, 스위치들(T1a,T1b,T4a,T4b,T6,T7a,T9a,Tc2,To2) 턴 온 되고, 스위치들(T2a,T2b,T3,T5,T7b,T8,T9b,Tc1,To1)는 턴 오프 된다. 홀딩 기간(④) 동안, Qb 노드는 게이트 온 전압(VGH)으로 충전 되고, Q 노드는 제2 게이트 오프 전압(VGL2)로 방전된다. 홀딩 기간(④) 동안, 제1 게이트 오프 전압(VGL1)이 제1 출력 단자(No1)에 공급되어 제1 게이트 오프 전압(VGL1)의 스캔 신호(SC(n))가 출력된다. 그리고, 홀딩 기간(④) 동안, 제2 게이트 오프 전압(VGL2)이 제2 출력 단자(No2)에 공급되어 제2 게이트 오프 전압(VGL2)의 캐리 신호(CR(n))가 출력된다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
16 : 데이터 구동부 18A, 18B : GIP 회로(게이트 구동부)
20 : 타이밍 콘트롤러 22 : 레벨 시프터(게이트 구동부)
100 : 표시패널 110 : 버퍼부
120 : 스캔 방향 제어부 130 : 스위칭부
140 : 출력부

Claims (8)

  1. 캐리 신호를 통해 종속적으로 연결된 다수의 스테이지들을 구비하고,
    상기 스테이지들 각각은
    Q 노드의 전압과 Qb 노드의 전압에 따라, 게이트 온 전압과 제2 게이트 오프 전압 사이에서 스윙하는 캐리 신호를 출력하는 출력부;
    다른 스테이지로부터 입력되는 타단 캐리 신호를 상기 게이트 온 전압과 제3 게이트 오프 전압 사이에서 스윙하도록 변조하는 버퍼부; 및
    변조된 캐리 신호에 따라, 포워드 전원 전압을 상기 Q 노드에 공급하고, 리버스 전원 전압을 상기 Q 노드에 공급하는 스캔 방향 제어부를 구비하고,
    상기 제3 게이트 오프 전압은 상기 제2 게이트 오프 전압보다 더 낮고, 상기 제2 게이트 오프 전압은 상기 게이트 온 전압보다 더 낮은 게이트 구동회로.
  2. 제 1 항에 있어서,
    상기 출력부는 Q 노드의 전압과 Qb 노드의 전압에 따라, 게이트 온 전압과 제1 게이트 오프 전압 사이에서 스윙하는 스캔 신호를 더 출력하고,
    상기 제1 게이트 오프 전압은 상기 제2 게이트 오프 전압보다 더 높고 상기 게이트 온 전압보다 더 낮은 게이트 구동회로.
  3. 제 1 항에 있어서,
    상기 스캔 방향 제어부는,
    상기 포워드 전원 전압을 상기 Q 노드에 공급하기 위해 상기 포워드 전원 전압의 입력단과 상기 Q 노드 사이에 직렬 접속된 스위치 T1a와 스위치 T1b; 및
    상기 리버스 전원 전압을 상기 Q 노드에 공급하기 위해 상기 리버스 전원 전압의 입력단과 상기 Q 노드 사이에 직렬 접속된 스위치 T2a와 스위치 T2b를 포함하는 게이트 구동회로.
  4. 제 3 항에 있어서,
    상기 버퍼부는,
    상기 스위치 T1a와 상기 스위치 T1b의 제1 제어전극에 연결되어, 상기 게이트 온 전압과 상기 제3 게이트 오프 전압 사이에서 스윙하는 제1 변조 캐리신호를 생성하여 상기 제1 제어전극에 공급하는 제1 버퍼; 및
    상기 스위치 T2a와 상기 스위치 T2b의 제2 제어전극에 연결되어, 상기 게이트 온 전압과 상기 제3 게이트 오프 전압 사이에서 스윙하는 제2 변조 캐리신호를 생성하여 상기 제2 제어전극에 공급하는 제2 버퍼를 포함하는 게이트 구동회로.
  5. 제 4 항에 있어서,
    상기 제1 변조 캐리신호는 포워드 스캔 구동시 스타트 신호가 되고 리버스 스캔 구동시 리셋 신호가 되며,
    상기 제2 변조 캐리신호는 포워드 스캔 구동시 리셋 신호가 되고 리버스 스캔 구동시 스타트 신호가 되는 게이트 구동회로.
  6. 제 4 항에 있어서,
    상기 제1 버퍼 또는 상기 제2 버퍼는,
    상기 게이트 온 전압의 입력단과 노드 A 사이에 다이오드 연결되는 제1 스위치;
    상기 노드 A와 상기 제2 게이트 오프 전압의 입력단 사이에 연결되며, 상기 게이트 온 전압과 상기 제2 게이트 오프 전압 사이에서 스윙하는 타단 캐리 신호에 따라 온/오프 되는 제2 스위치;
    상기 게이트 온 전압의 입력단과 노드 B 사이에 다이오드 연결되는 제3 스위치; 및
    상기 노드 B와 상기 제3 게이트 오프 전압의 입력단 사이에 연결되며, 상기 노드 A의 전압에 따라 온/오프 되는 제4 스위치를 포함하는 게이트 구동회로.
  7. 제 4 항에 있어서,
    상기 제1 버퍼 또는 상기 제2 버퍼는,
    상기 게이트 온 전압의 입력단과 노드 A 사이에 다이오드 연결되는 제1 스위치;
    상기 노드 A와 상기 제2 게이트 오프 전압의 입력단 사이에 연결되며, 상기 게이트 온 전압과 상기 제2 게이트 오프 전압 사이에서 스윙하는 타단 캐리 신호에 따라 온/오프 되는 제2 스위치;
    상기 게이트 온 전압의 입력단과 노드 B 사이에 연결되며, 상기 게이트 온 전압과 상기 제2 게이트 오프 전압 사이에서 스윙하는 타단 캐리 신호에 따라 온/오프 되는 제3 스위치; 및
    상기 노드 B와 상기 제3 게이트 오프 전압의 입력단 사이에 연결되며, 상기 노드 A의 전압에 따라 온/오프 되는 제4 스위치를 포함하는 게이트 구동회로.
  8. 게이트 라인들에 연결된 픽셀들이 배치되는 표시패널; 및
    픽셀들에 입력 영상의 데이터를 기입하는 디스플레이 구동부를 구비하고,
    상기 디스플레이 구동부는,
    상기 게이트 라인들에 스캔 신호를 순차적으로 공급하는 청구항 제 1 항 내지 제 7 항 중 어느 한 항의 게이트 구동회로를 포함하는 표시장치.
KR1020160158481A 2016-11-25 2016-11-25 게이트 구동회로와 이를 이용한 표시장치 KR102634178B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160158481A KR102634178B1 (ko) 2016-11-25 2016-11-25 게이트 구동회로와 이를 이용한 표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160158481A KR102634178B1 (ko) 2016-11-25 2016-11-25 게이트 구동회로와 이를 이용한 표시장치

Publications (2)

Publication Number Publication Date
KR20180059635A KR20180059635A (ko) 2018-06-05
KR102634178B1 true KR102634178B1 (ko) 2024-02-07

Family

ID=62635615

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160158481A KR102634178B1 (ko) 2016-11-25 2016-11-25 게이트 구동회로와 이를 이용한 표시장치

Country Status (1)

Country Link
KR (1) KR102634178B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108831367B (zh) * 2018-06-29 2021-07-09 厦门天马微电子有限公司 扫描驱动单元、电路和显示面板
CN111223452B (zh) * 2020-03-18 2021-07-23 深圳市华星光电半导体显示技术有限公司 Goa电路
KR20240010635A (ko) 2022-07-14 2024-01-24 삼성디스플레이 주식회사 바이어스 전압 인가용 스캔 드라이버 및 이를 포함하는 표시 장치

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101829458B1 (ko) * 2011-07-12 2018-03-29 엘지디스플레이 주식회사 레벨 쉬프터 유닛과 이를 이용한 표시장치
KR102024116B1 (ko) * 2012-03-22 2019-11-15 삼성디스플레이 주식회사 게이트 구동 회로 및 이를 이용한 표시 장치
KR102034046B1 (ko) * 2012-12-13 2019-11-08 엘지디스플레이 주식회사 쉬프트 레지스터

Also Published As

Publication number Publication date
KR20180059635A (ko) 2018-06-05

Similar Documents

Publication Publication Date Title
KR102593458B1 (ko) 게이트 구동회로와 이를 이용한 표시장치
US11024245B2 (en) Gate driver and display device using the same
CN110262696B (zh) 栅极驱动器电路和触摸屏集成式显示装置
US10534477B2 (en) Gate driver and display device having in-cell touch sensor using the same
KR102114155B1 (ko) 표시 장치 및 그 구동 방법
CN111048025B (zh) 移位寄存器和使用该移位寄存器的显示装置
US10121434B2 (en) Stage circuit and scan driver using the same
KR102426106B1 (ko) 스테이지 회로 및 이를 이용한 주사 구동부
KR20180036893A (ko) 게이트 구동 회로와 이를 이용한 표시장치
US20160300523A1 (en) Emission electrode scanning circuit, array substrate and display apparatus
KR101366877B1 (ko) 표시장치
KR102562947B1 (ko) 게이트 구동 회로와 이를 이용한 표시장치
KR20170060953A (ko) 게이트 구동회로와 이를 이용한 표시장치
KR20160077315A (ko) 스캔 구동부 및 이를 이용한 표시장치
CN107978286B (zh) 显示面板和监测选通驱动电路的特性的方法
KR102634178B1 (ko) 게이트 구동회로와 이를 이용한 표시장치
US20140253531A1 (en) Gate driver and display driver circuit
KR102203773B1 (ko) 표시패널과 이를 이용한 oled 표시 장치
KR20180070219A (ko) 게이트 구동 회로와 이를 이용한 표시장치
US12002428B2 (en) Gate driving circuit having a node controller and display device thereof
US11837173B2 (en) Gate driving circuit having a node controller and display device thereof
KR20150086771A (ko) 게이트 드라이버 및 그것을 포함하는 표시 장치
KR102283377B1 (ko) 표시장치와 그 게이트 구동 회로
KR102445577B1 (ko) 게이트 구동부 및 이를 포함하는 표시 장치
KR101363194B1 (ko) 표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant