KR102611634B1 - 스토리지 장치, 스토리지 시스템 및 스토리지 장치의 동작 방법 - Google Patents

스토리지 장치, 스토리지 시스템 및 스토리지 장치의 동작 방법 Download PDF

Info

Publication number
KR102611634B1
KR102611634B1 KR1020180007489A KR20180007489A KR102611634B1 KR 102611634 B1 KR102611634 B1 KR 102611634B1 KR 1020180007489 A KR1020180007489 A KR 1020180007489A KR 20180007489 A KR20180007489 A KR 20180007489A KR 102611634 B1 KR102611634 B1 KR 102611634B1
Authority
KR
South Korea
Prior art keywords
power
voltage
storage device
host
disable function
Prior art date
Application number
KR1020180007489A
Other languages
English (en)
Other versions
KR20190089268A (ko
Inventor
남석현
김근배
김희종
길민성
안수용
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020180007489A priority Critical patent/KR102611634B1/ko
Priority to US16/184,229 priority patent/US10955891B2/en
Priority to CN201910057073.7A priority patent/CN110069214B/zh
Publication of KR20190089268A publication Critical patent/KR20190089268A/ko
Application granted granted Critical
Publication of KR102611634B1 publication Critical patent/KR102611634B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/30—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations
    • G06F1/305—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations in the event of power-supply fluctuations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/266—Arrangements to supply power to external peripherals either directly from the computer or under computer control, e.g. supply of power through the communication port, computer controlled power-strips
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/263—Arrangements for using multiple switchable power supplies, e.g. battery and AC
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/28—Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3215—Monitoring of peripheral devices
    • G06F1/3225—Monitoring of peripheral devices of memory devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3228—Monitoring task completion, e.g. by use of idle timers, stop commands or wait commands
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3268—Power saving in hard disk drive
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G06F3/0607—Improving or facilitating administration, e.g. storage management by facilitating the process of upgrading existing storage systems, e.g. for improving compatibility between host and storage device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0634—Configuration or reconfiguration of storage systems by changing the state or mode of one or more devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0688—Non-volatile semiconductor memory arrays
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J1/00—Circuit arrangements for dc mains or dc distribution networks
    • H02J1/14—Balancing the load in a network
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/34—Parallel operation in networks using both storage and other dc sources, e.g. providing buffering
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Human Computer Interaction (AREA)
  • Power Sources (AREA)

Abstract

본 발명의 실시예들에 따른 스토리지 장치는 비휘발성 메모리 장치들, 스토리지 컨트롤러 및 적응적 전력 공급 회로를 포함한다. 상기 비휘발성 메모리 장치는 데이터를 저장한다. 상기 스토리지 컨트롤러는 상기 비휘발성 메모리 장치들을 제어한다. 상기 적응적 전력 공급 회로는 호스트와 연결되는 복수의 전원 라인들 중 일부를 통하여 제공되는 적어도 하나의 전원 전압을 기초로 적어도 하나의 동작 전압을 생성하고, 상기 적어도 하나의 동작 전압을 상기 비휘발성 메모리 장치들과 상기 스토리지 컨트롤러에 제공하되, 상기 스토리지 컨트롤러의 제어에 따라 상기 호스트로부터 제3 전원 라인을 통하여 제공되는 제3 전원 전압의 레벨에 따라 상기 적어도 하나의 동작 전압의 제공과 관련된 전원 디스에이블 기능을 적응적으로 활성화시킨다..

Description

스토리지 장치, 스토리지 시스템 및 스토리지 장치의 동작 방법{STORAGE DEVICES, STORAGE SYSTEMS AND METHODS OF OPERATING STORAGE DEVICES}
본 발명은 스토리지 분야에 관한 것으로, 보다 상세하게는 스토리지 장치, 스토리지 시스템 및 스토리지 장치의 동작 방법에 관한 것이다.
스토리지 시스템(storage system)은 호스트(host)와 스토지지 장치(storage device)로 구성된다. 호스트와 스토리지 장치는 SATA(serial ATA), UFS(universal flash storage), SCSI(small computer small interface), SAS(serial attached SCSI), eMMC(embedded MMC) 등과 같은 다양한 표준 인터페이스를 통해 연결된다. 표준 인터페이스는 호스트와 주변 장치를 연결하는데 필요한 장치 또는 기계, 전기적인 요구 사항과 명령어 집합(command set)에 대한 프로토콜(protocol)을 말한다.
SATA 인터페이스는 ATA 인터페이스를 개량한 것으로, 병렬 전송 방식에서 발생되는 문제점을 해결하기 위하여 직렬 전송 방식을 사용한다. 따라서, SATA 인터페이스는 ATA 명령어 집합을 통해 호스트와 주변 장치를 연결하고, 단일 신호 라인을 이용하는 직렬 전송 방식을 사용한다. SATA 인터페이스는 높은 클럭 주파수를 사용하여 고속 전송이 가능하다.
SATA 인터페이스는 데이터 세그먼트(data segment)와 전원 세그먼트(power segment)로 구성된다.
본 발명의 일 목적은 다양한 호스트와 호환가능하고, 전원 디스에이블 기능을 적응적으로 제공하는 스토리지 장치를 제공하는데 있다.
본 발명의 일 목적은 상기 스토리지 장치를 포함하는 스토리지 시스템을 제공하는데 있다.
본 발명의 일 목적은 다양한 호스트와 호환가능하고, 전원 디스에이블 기능을 적응적으로 제공하는 스토리지 장치의 동작 방법을 제공하는데 있다.
상술한 본 발명의 일 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 스토리지 장치는 비휘발성 메모리 장치들, 스토리지 컨트롤러 및 적응적 전력 공급 회로를 포함한다. 상기 비휘발성 메모리 장치는 데이터를 저장한다. 상기 스토리지 컨트롤러는 상기 비휘발성 메모리 장치들을 제어한다. 상기 적응적 전력 공급 회로는 호스트와 연결되는 복수의 전원 라인들 중 일부를 통하여 제공되는 적어도 하나의 전원 전압을 기초로 적어도 하나의 동작 전압을 생성하고, 상기 적어도 하나의 동작 전압을 상기 비휘발성 메모리 장치들과 상기 스토리지 컨트롤러에 제공하되, 상기 스토리지 컨트롤러의 제어에 따라 상기 호스트로부터 제3 전원 라인을 통하여 제공되는 제3 전원 전압의 레벨에 따라 상기 적어도 하나의 동작 전압의 제공과 관련된 전원 디스에이블 기능을 적응적으로 활성화시킨다.
상술한 본 발명의 일 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 스토리지 시스템은 스토리지 장치 및 호스트를 포함한다. 상기 스토리지 장치는 데이터 라인을 통하여 데이터를 수신하고, 전원 라인들을 통하여 전원 전압들을 수신한다. 상기 호스트는 상기 스토리지 장치와 상기 데이터 라인 및 상기 전원 라인들을 통하여 연결되고, 상기 스토리지 장치를 제어한다. 상기 스토리지 장치는 데이터를 저장하는 복수의 비휘발성 메모리 장치들, 상기 비휘발성 메모리 장치들을 제어하는 스토리지 컨트롤러 및 적ㅇ응적 전력 공급 회로를 포함한다. 상기 적응적 전력 공급 회로는 상기 호스트로부터, 상기 전원라인들 중 일부를 통하여 제공되는 제공되는 적어도 하나의 전원 전압을 기초로 적어도 하나의 동작 전압을 생성하고, 상기 적어도 하나의 동작 전압을 상기 비휘발성 메모리 장치들과 상기 스토리지 컨트롤러에 제공하되, 상기 스토리지 컨트롤러의 제어에 따라 상기 호스트로부터 제3 전원 라인을 통하여 제공되는 제3 전원 전압의 레벨에 따라 상기 적어도 하나의 동작 전압의 제공과 관련된 전원 디스에이블 기능을 적응적으로 활성화시킨다.
상술한 본 발명의 일 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 데이터를 저장하는 복수의 비휘발성 메모리 장치들 및 상기 비휘발성 메모리 장치들을 제어하는 스토리지 컨트롤러를 포함하는 스토리지 장치의 동작 방법에서는, 상기 스토리지 컨트롤러에서 상기 스토리지 장치에 상기 데이터와 전원 전압들을 제공하는 호스트와 상기 스토리지 장치의 전원 디스에이블 기능 지원 여부를 판단하고, 상기 전원 전압들 중 제1 전원 전압과 제2 전원 전압에 기초하여 제1 동작 전압과 제2 동작 전압을 생성하되, 상기 판단에 기초하여 상기 전원 전압들 중 제3 전원 전압의 레벨에 따라 상기 전원 디스에이블 기능을 선택적으로 활성화시킨다.
본 발명의 실시예들에 따르면, 스토리지 장치는 호스트와 스토리지 장치의 전원 디스에이블 지원 여부에 기초하여 적응적 전력 공급 회로의 전원 디스에이블 기능의 설정을 선택적으로 활성화시킬 수 있다. 따라서 호스트가 전원 디스에이블 기능을 지원하지 않는 경우에도, 호환될 수 있어 성능을 높일 수 있다.
도 1은 본 발명의 실시예들에 따른 스토리지 시스템을 나타내는 블록도이다.
도 2는 본 발명의 실시예들에 따른 도 1의 호스트를 나타내는 블록도이다.
도 3은 본 발명의 실시예들에 따른 도 1의 저장 장치에서 스토리지 컨트롤러의 구성을 나타내는 블록도이다.
도 4는 도 1에 도시된 스토리지 시스템의 인터페이스를 예시적으로 보여주는 블록도이다.
도 5는 도 4에 도시된 복수의 전원 라인들의 구성을 예시적으로 보여주는 도표이다.
도 6a는 본 발명의 실시예들에 따른 도 1의 스토리지 장치에서 적응적 전력 공급 회로의 예를 나타내는 블록도이다.
도 6b는 본 발명의 실시예들에 따른 도 6a에서 전력 컨트롤러의 구성을 나타내는 블록도이다.
도 6c는 본 발명의 실시예들에 따른 도 6b의 전력 컨트롤러에서 전압 센서의 예를 나타내는 회로도이다.
도 6d는 본 발명의 실시예들에 따른 도 6b의 전력 컨트롤러에서 전압 센서의 다른 예를 나타내는 회로도이다.
도 6e는 본 발명의 실시예들에 따른 도 6a에서 로드 스위치 컨트롤러의 구성을 나타내는 블록도이다.
도 6f는 도 6a 내지 도 6f의 여러 신호들의 레벨을 나타내는 표이다.
도 6g는 본 발명의 실시예들에 따른 도 1의 스토리지 장치의 전원 상태를 나타내는 다이어그램이다.
도 7a는 본 발명의 실시예들에 따른 도 1의 스토리지 장치에서 적응적 전력 공급 회로의 구성을 나타내는 블록도이다.
도 7b는 도 7a의 적응적 전력 공급 회로에서 로드 스위치 회로를 나타낸다.
도 8은 도 7a의 적응적 전력 공급 회로에서 전압 감지기를 나타내는 회로도이다.
도 9는 도 7a의 적응적 전력 공급 회로에서 전력 컨트롤러를 나타낸다.
도 10은 도 7a의 스토리지 컨트롤러에서 설정 레지스터 세트를 나타낸다.
도 11a 및 도 11b는 본 발명의 실시예들에 따른 스토리지 장치의 동작 방법을 나타내는 흐름도이다.
도 12은 도 1에 도시된 SATA 스토리지 시스템의 전력 소모를 관리하기 위한 복수의 전원 상태를 나타내는 다이어그램이다.
도 13는 본 발명의 실시예들에 따른 도 1의 스토리지 장치에서 비휘발성 메모리 장치들 중 하나를 나타내는 블록도이다.
도 14는 도 13의 메모리 셀 어레이를 나타내는 블록도이다.
도 15은 도 14의 메모리 블록들 중 하나를 보여주는 사시도이다.
도 16은 도 15의 메모리 블록을 나타내는 등가 회로도이다.
도 17은 본 발명의 실시예들에 따른 스토리지 시스템을 나타내는 블록도이다.
도 18은 본 발명의 실시예들에 따른 저장 장치의 동작 방법을 나타내는 흐름도이다.
도 19는 본 발명의 실시예들에 따른 스토리지 장치(솔리드 스테이트 디스크)를 이용하는 스토리지 서버를 나타내는 블록도이다.
도 20은 본 발명의 실시예들에 따른 솔리드 스테이트 디스크를 이용하는 서버 시스템을 나타내는 블록도이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 1은 본 발명의 실시예들에 따른 스토리지 시스템을 나타내는 블록도이다.
도 1을 참조하면, 스토리지 시스템(10)은 호스트(100) 및 스토리지 장치(200)를 포함할 수 있다. 호스트(100)는 스토리지 인터페이스(140)를 포함한다.
도 1에서는 스토리지 장치(200)가 솔리드 스테이트 드라이브(Solid State Drive; SSD) 장치인 것으로 도시되나, 본 발명은 이에 한정되지 않으며, 스토리지 장치(200)는 데이터를 저장할 수 있는 임의의 종류의 저장 장치일 수 있다.
스토리지 장치(200)는 스토리지 컨트롤러(300), 복수의 비휘발성 메모리 장치들(400a~400k), 적응적 전력 공급 회로(500) 및 호스트 인터페이스(240)를 포함할 수 있다. 호스트 인터페이스(240)는 신호 커넥터(241) 및 전원 커넥터(243)를 포함할 수 있다. 스토리지 장치(200)는 휘발성 메모리 장치(250)를 더 포함할 수 있다.
복수의 비휘발성 메모리 장치들(400a~400k)은 스토리지 장치(200)의 저장 매체로서 사용된다. 비휘발성 메모리 장치들(400a~400k) 각각은 플래시 메모리 또는 수직형 낸드 메모리 장치로 구현될 수 있다. 스토리지 컨트롤러(300)는 복수의 채널들(CHK1~CHk)을 통하여 비휘발성 메모리 장치들(400a~400k)과 각각 연결된다.
스토리지 컨트롤러(300)는 신호 커넥터(241)를 통해 호스트(100)로부터 커맨드 신호(CMD) 및 어드레스 신호(ADDR)를 수신하고, 호스트(100)와 데이터(DTA)를 송수신한다. 스토리지 컨트롤러(300)는 호스트(100)로부터 수신되는 커맨드 신호(CMD) 및 어드레스 신호(ADDR)에 기초하여 비휘발성 메모리 장치들(400a~400k)에 데이터(DTA)를 기입하거나 비휘발성 메모리 장치들(400a~400k)로부터 데이터(DTA)를 독출한다.
이 경우에, 스토리지 컨트롤러(300)는 휘발성 메모리 장치(260)를 입출력 버퍼로서 사용하여 호스트(100)와 데이터(DTA)를 송수신할 수 있다. 일 실시예에 있어서, 휘발성 메모리 장치(260)는 DRAM(Dynamic Random Access Memory)을 포함할 수 있다.
적응적 전력 공급 회로(500)는 전원 커넥터(243)를 통해 호스트(100)로부터 복수의 전원 전압들(또는 외부 전원전압들, VES1~VESt)을 수신할 수 있다. 예를 들어, 전원 커넥터(243)는 복수의 전력 라인들(P1~Pt)을 포함하고, 적응적 전력 공급 회로(500)는 호스트(100)로부터 전력 라인들(P1~Pt)을 통해 전원 전압들(VES1~VESt)을 각각 수신할 수 있다. 여기서, t는 2 이상의 양의 정수를 나타낸다.
적응적 전력 공급 회로(500)는 전원 전압들(VES1~VESt)에 기초하여 비휘발성 메모리 장치들(400a~400k)의 동작에 필요한 적어도 하나의 제1 동작 전압(VOP1), 스토리지 컨트롤러(300)의 동작에 필요한 적어도 하나의 제2 동작 전압(VOP2), 및 휘발성 메모리 장치(260)의 동작에 필요한 적어도 하나의 제3 동작 전압(VOP3)을 생성할 수 있다.
예를 들어, 적응적 전력 공급 회로(500)는 호스트(100)로부터 전원 전압들(VES1~VESt)을 모두 수신하는 경우, 전원 전압들(VES1~VESt)을 모두 사용하여 적어도 하나의 제1 동작 전압(VOP1), 적어도 하나의 제2 동작 전압(VOP2), 및 적어도 하나의 제3 동작 전압(VOP3)을 생성할 수 있다. 반면에, 적응적 전력 공급 회로(500)는 호스트(100)로부터 전원 전압들(VES1~VESt) 중의 일부만을 수신하는 경우, 상기 수신되는 일부의 전원 전압들을 모두 사용하여 적어도 하나의 제1 동작 전압(VOP1), 적어도 하나의 제2 동작 전압(VOP2), 및 적어도 하나의 제3 동작 전압(VOP3)을 생성할 수 있다.
또한 적응적 전력 공급 회로(500)는 스토리지 컨트롤러(300)로부터의 전원 디스에이블 기능 설정 제어 신호(PEBS)에 응답하여 전원 전압들(VES1~VESt) 중 제3 전원 라인(P3)을 통하여 제공되는 제3 전원 전압의 레벨에 기초하여 적어도 전원 디스에이블 기능을 선택적으로 활성화시킬 수 있다. 스토리지 컨트롤러(300)는 내부의 설정 레지스터 세트를 참조하여 호스트(100)와 스토리지 장치(200)의 전원 디스에이이블 기능 제공 여부를 판단하고, 상기 판단에 기초하여 전원 디스에이블 기능 설정 제어 신호(PEBS)를 적응적 전력 공급 회로(500)에 제공할 수 있다.
도 2는 본 발명의 실시예들에 따른 도 1의 호스트를 나타내는 블록도이다.
도 2를 참조하면, 호스트(100)는 중앙 처리 장치(central processing unit, 이하 CPU; 110), ROM(120), 메인 메모리(130), 스토리지 인터페이스(140), 사용자 인터페이스(150) 및 버스(160)를 포함할 수 있다.
버스(160)는 호스트(100)의 CPU(110), 롬(120), 메인 메모리(130), 스토리지 인터페이스(140) 및 사용자 인터페이스(150) 간의 데이터를 전송하는 전송로를 의미한다. 롬(120)에는 다양한 어플리케이션(application) 프로그램들이 저장되어 있다. 실시예에 있어서, ATA(Advanced Technology Attachment), SCSI(Small Computer System Interface), eMMC(embedded Multi Media Card), UFS(Unix File System) 등과 같은 스토리지 프로토콜을 지원하는 애플리케이션 프로그램들이 롬(120)에 저장될 수 있다.
메인 메모리(130)에는 데이터 또는 프로그램이 일시적으로 저장될 수 있다. 사용자 인터페이스(150)는 사용자와 호스트 기기, 컴퓨터 프로그램 등 사이에서 정보를 주고받을 수 있는 물리적 또는 가상적 매개체로서 물리적인 하드웨어와 논리적인 소프트웨어를 포함한다. 즉, 사용자 인터페이스(150)는 사용자가 호스트(100)를 조작할 수 있는 입력 장치와 사용자 입력에 대한 처리 결과를 표시하는 출력 장치를 포함할 수 있다.
CPU(110)는 호스트(100)의 전반적인 동작을 제어한다. CPU(110)는 ROM(120)에 저장된 어플리케이션(application) 또는 툴(tool)을 이용하여 스토리지 장치(200)에 데이터를 저장하기 위한 리퀘스트(또는 커맨드) 또는 SSD(200)로부터 데이터를 읽어내기 위한 커맨드와 전원 전압들(VES1~VESt)을 생성시켜 스토리지 인터페이스(140)를 통하여 SSD(200)로 전달하도록 제어할 수 있다.
도 3은 본 발명의 실시예들에 따른 도 1의 저장 장치에서 스토리지 컨트롤러의 구성을 나타내는 블록도이다.
도 3을 참조하면, 스토리지 컨트롤러(300)는 버스(305)를 통하여 서로 연결되는 프로세서(310), 에러 정정 코드(error correction code, ECC) 엔진(320), 버퍼(330), 펌웨어(330a), 랜더마이저(335), 롬(340), 설정 레지스터 세트(360) 및 비휘발성 메모리 인터페이스(350)를 포함할 수 있다.
프로세서(310)는 스토리지 컨트롤러(300)의 제반 동작을 제어한다.
비휘발성 메모리 장치들(400a~400k)에 포함된 메모리 셀들은 프로그램 경과 시간, 온도, 프로그램 교란, 독출 교란 등과 같은 요인들로 인하여 문턱 전압 산포가 변화하는 물리적 특성을 갖는다. 즉, 상술된 요인들로 인하여 비휘발성 메모리 장치들(400a~400k)에 저장된 데이터에 오류가 발생할 수 있다. 스토리지 컨트롤러(300)는 이러한 오류들을 정정하기 위하여 다양한 에러 정정 기법을 사용할 수 있다. 예를 들어, 스토리지 컨트롤러(300)는 ECC 엔진(320)을 포함할 수 있다. ECC 엔진(320)은 비휘발성 메모리 장치들(400a~400k)에 저장된 데이터에 발생한 오류들을 정정한다.
펌웨어(330a)는 프로세서(310)에 의하여 구동되어, 설정 레지스터 세트(360)에 저장된 설정 비트들을 체크하여 호스트(100)와 스토리지 장치(200)의 전원 디스에이블 기능 지원 여부를 판단한다.
펌웨어(330a)는 롬(340)에 저장되고 프로세서 프로세서(310)에 의하여 버퍼(330) 상에서 구동되어, 설정 레지스터 세트(360)에 저장된 설정 비트들을 체크하여 호스트(100)와 스토리지 장치(200)의 전원 디스에이블 기능 지원 여부를 판단한다. ROM(340)은 메모리 컨트롤러(40)가 동작하는데 요구되는 다양한 정보를 펌웨어 형태로 저장할 수 있다. 버퍼(330)는 비휘발성 메모리 장치들(400a~400k)로부터 독출된 데이터를 저장할 수 있다.
랜더마이저(335)는 비휘발성 메모리 장치들(400a~400k)에 저장될 데이터를 랜더마이징(randomizing)할 수 있다. 예를 들어, 랜더마이저(335)는 비휘발성 메모리 장치들(400a~400k)에 저장될 데이터를 워드 라인 단위로 랜더마이징할 수 있다.
예를 들어, 데이터 랜더마이징은 하나의 워드라인에 연결된 메모리 셀들이 동일한 비율의 프로그램 상태를 갖도록 데이터를 처리하는 것을 가리킨다. 예를 들어, 하나의 워드라인에 연결된 메모리 셀들이 각각 2-비트의 데이터를 저장하는 멀티 레벨 셀(MLC; Multi Level Cell)인 경우, 메모리 셀들 각각은 소거 상태 및 제 1 내지 제3 프로그램 상태들 중 어느 하나의 상태를 가질 것이다. 이 때, 랜더마이저(335)는 하나의 워드라인에 연결된 메모리 셀들 중 소거 상태를 갖는 메모리 셀들의 개수, 제1 프로그램 상태를 갖는 메모리 셀들의 개수, 제2 프로그램 상태를 갖는 메모리 셀들의 개수, 및 제3 프로그램 상태를 갖는 메모리 셀들의 개수가 서로 동일하도록 데이터를 랜더마이징할 수 있다. 즉, 랜더마이징된 데이터(randomized data)가 저장된 메모리 셀들은 실질적으로 서로 동일한 개수의 프로그램 상태들을 가질 것이다.
예시적으로, 랜더마이저(335)는 비휘발성 메모리 장치들(400a~400k)로부터 읽은 데이터를 디랜더마이징할 수 있다.
설정 레지스터 세트(360)는 호스트(100)와 스토리지 장치(200)의 전원 디스에이블 기능 제공 여부를 나타내는 설정 비트들을 저장할 수 있다. 스토리지 컨트롤러(300)는 비휘발성 메모리 인터페이스(350)를 통해 비휘발성 메모리 장치들(400a~400k)과 통신할 수 있다.
도 4는 도 1에 도시된 스토리지 시스템의 인터페이스를 예시적으로 보여주는 블록도이다.
도 4에서는 예로서 SATA 인터페이스를 보여준다.
스토리지 인터페이스(140)와 호스트 인터페이스(240)는 SATA 케이블을 통해 연결될 수 있다. SATA 케이블은 데이터 세그먼트(data segment)와 전원 세그먼트(power segment)로 구성된다.
데이터 세그먼트(또는 신호 커넥터(241)는 2쌍의 단방향 데이터 라인(DIN, DOUT)로 구성된다. DIN은 호스트(100)로부터 스토리지 장치(200)로 데이터를 제공하기 위한 라인이고, DOUT는 스토리지 장치(200)로부터 호스트(100)로 데이터를 제공하기 위한 라인이다. DIN과 DOUT는 호스트(100)와 스토리지 장치(200)의 TX 단자(예를 들면, TXP, TXN, RXP, RXN 단자)에 연결된다. 데이터 세그먼트는 신호 세그먼트(signal segment)라고도 한다.
전원 세그먼트(또는 전원 커넥터(243))는 복수의 전원 라인(예를 들면, P1~P15)으로 구성된다. 전원 세그먼트는 호스트(100)와 스토리지 장치(200)의 전원 단자(PWR)에 연결되며, 여러 레벨의 전압(예를 들면, 3.3V, 5V, 12V 등)을 공급할 수 있다.
도 5는 도 4에 도시된 복수의 전원 라인들의 구성을 예시적으로 보여주는 도표이다.
도 5를 참조하면, SATA 인터페이스의 전원 케이블은 복수의 전원들을 공급하기 위한 전원 라인들과, 전원 관련 제어 신호를 전송하기 위한 전원 라인(비신호 라인)으로 구성된다.
복수의 전원들을 공급하기 위한 전원 라인들은 P1~P2, P4~P10 및 P12~P15로 이름 붙여진다. 전원 라인들(P1~P2, P4~P10 및 P12~P15)은 3.3V 직류 전압, 5V 직류 전압, 12V 직류 전압, 및 접지 전압을 공급하도록 할당된다. 전원 관련 제어 신호를 전송하기 위한 비신호 라인은 P3 및 P11로 이름 붙여진다.
비신호 라인(P3)은 적어도 전원 디스에이블 기능(PWDIS function)과 관련된 비신호를 전송한다. 비신호 라인(P3)은 장치 슬립 기능(DEVSLP function)과 관련된 비신호를 더 전송할 수 있다. 비신호 라인(P11)은 장치 활성 신호(device activity signal)나 스태거드 스핀-업 신호(staggered spin-up signal)를 전송한다.
장치 활성 신호는 스토리지 인터페이스(140)에서 호스트 인터페이스(240)로 데이터를 전송할 때 활성화된다. 스태거드 스핀-업 신호는, 스토리지 인터페이스(140)에 다수의 호스트 인터페이스(240)가 연결되고 스토리지 장치(200)가 하드 디스크 드라이브인 경우에, 단계적으로 저장 장치들을 스핀 업 시키기 위한 제어 신호이다. 따라서, 스태거드 스핀-업 신호는 최초 파워-업(power-up)시 활성화된다.
장치 슬립(DEVSLP)은 스토리지 인터페이스(140)와 호스트 인터페이스(240)가 절전 모드(Partial 도는 Slumber)보다 좀 더 파워를 절약하기 위한 저전력 모드로 동작하기 위한 비신호이다. 전원 디스에이블(PWDIS)은 스토리지 장치(200)에 제공되는 전원을 차단하여 파워 오프 모드에 진입하기 위한 비신호이다.
도 6a는 본 발명의 실시예들에 따른 도 1의 스토리지 장치에서 적응적 전력 공급 회로의 예를 나타내는 블록도이다.
도 6a에서는 설명의 편의를 위하여 호스트 인터페이스(240)와 스토리지 컨트롤러(300)를 함께 도시한다. 스토리지 컨트롤러(300)는 설정 레지스터 세트(360)를 포함한다.
도 6a을 참조하면, 적응적 전력 공급 회로(500a)는 로드 스위치 회로(510a), 전력 관리 접적 회로(520a, 이하 PMIC), 로드 스위치 컨트롤러(530a) 및 전력 컨트롤러(540a)를 포함한다. 전력 컨트롤러(540a)는 하드웨어 또는 소프트웨어로 구성될 수 있다.
로드 스위치(510a)는 전원 라인(P14 또는 P15)을 통하여 제공되는 제1 전원 전압(VES11, 12V) 또는 전원 라인(P8 또는 P9)을 통하여 제공되는 제2 전원 전압(VES12, 5V)를 스위치 활성화 제어 신호(LSENC)에 응답하여 선택적으로 스위칭하고, 스위칭 전원 전압(VESI)로서 PMIC(520a)에 제공한다. 제1 전원 전압(VES11) 또는 제2 전원 전압(VES12)는 외부 전원 전압(VEXT)이라 호칭되거나 적어도 하나의 전원 전압이라고 호칭될 수 있다
PMIC(520a)는 스위칭 전원 전압(VESI)을 제공받고 스위칭 전원 전압(VESI)에 기초하여 동작 전압들(VOP1, VOP2, VOP3)을 생성한다. 로드 스위치 컨트롤러(530a)는 외부 전원 전압(VEXT)의 레벨의 감지와 전원 디스에이블 신호(PWDIS)에 응답하여 스위치 활성화 제어 신호(LSENC)를 선택적으로 활성화시킬 수 있다. 동작 전압들(VOP1, VOP2, VOP3)은 적어도 하나의 동작 전압이라 호칭될 수 있다.
전력 컨트롤러(540a)는 제3 전원 라인(P3)을 통하여 제공되는 제3 전원 전압(VES3)의 레벨과 전원 디스에이블 기능 설정 제어 신호(PEBS)에 응답하여 전원 디스에이블 신호(PWDIS)를 선택적으로 활성화시킬 수 있다.
도 6b는 본 발명의 실시예들에 따른 도 6a에서 전력 컨트롤러의 구성을 나타내는 블록도이다.
도 6b를 참조하면, 전력 컨트롤러(540a)는 전압 센서(570) 및 상태 머신(580)을 포함할 수 있다.
상태 머신(580)은 전원 디스에이블 기능 설정 제어 신호(PEBS)에 응답하여 제1 설정 제어 신호(PES)를 선택적으로 활성화시키고, 제1 설정 제어 신호(PES)를 전압 센서(570)에 제공할 수 있다. 전압 센서(570)는 제1 설정 제어 신호(PES)에 응답하여 선택적으로 활성화되고, 제3 전원 전압(VES3)의 레벨을 감지하고, 감지된 레벨에 기초하여 전원 디스에이블 신호(PWDIS)를 선택적으로 활성화시킬 수 있다.
상태 머신(580)은 디폴트로 제1 설정 제어 신호(PES)를 로우 레벨로 비활성화시킬 수 있다. 전압 센서(570)가 제1 설정 제어 신호(PES)에 응답하여 비활성화되는 경우에는 제3 전원 전압(VES3)의 레벨에 기초한 전원 디스에이블 신호(PWDIS)를 출력하지 않는다. 스토리지 컨트롤러(300)에 의하여 전원 디스에이블 기능 설정 제어 신호(PEBS)가 변경되는 경우, 상태 머신(580)은 제1 설정 제어 신호(PES)를 하이 레벨로 활성화시킬 수 있고, 전압 센서(570)는 제1 설정 제어 신호(PES)에 응답하여 제3 전원 전압(VES3)의 레벨에 기초한 전원 디스에이블 신호(PWDIS)를 출력할 수 있다.
도 6c는 본 발명의 실시예들에 따른 도 6b의 전력 컨트롤러에서 전압 센서의 예를 나타내는 회로도이다.
도 6c를 참조하면, 전압 센서(570a)는 전압 감지기(571) 및 비교기(572)를 포함할 수 있다. 전압 감지기(571)는 제1 저항(R1) 및 제2 저항(R2)를 포함할 수 있다. 제1 저항(R1)과 제2 저항(R2)은 제1 전원 라인(P3)와 접지 전압(VSS) 사이에 직렬로 연결될 수 있다. 제1 저항(R1)과 제2 저항(R2)이 연결되는 제1 노드(N11)에서 감지 전압(DV)이 제공된다. 비교기(572)는 제1 설정 제어 신호(PES)에 응답하여 활성화되고, 감지 전압(DV)과 제1 기준 전압(VREF1)의 비교 결과에 따라 전원 디스에이블 신호(PWDIS)를 출력한다.
도 6d는 본 발명의 실시예들에 따른 도 6b의 전력 컨트롤러에서 전압 센서의 다른 예를 나타내는 회로도이다.
도 6d를 참조하면, 전압 센서(570b)는 전압 감지기(571) 및 아날로그 ??디지털 변환기(573)를 포함할 수 있다. 전압 감지기(571)는 제1 노드(N11)에서 감지 전압(DV)을 제공한다. 아날로그 ??디지털 변환기(573)는 제1 설정 제어 신호(PES)에 응답하여 활성화되고, 감지 전압(DV)을 디지털 값으로 변환하고, 변환된 디지털 값과 제1 기준 전압의 디지털 값(VREFD1)의 비교 결과에 따라 전원 디스에이블 신호(PWDIS)를 출력한다.
도 6e는 본 발명의 실시예들에 따른 도 6a에서 로드 스위치 컨트롤러의 구성을 나타내는 블록도이다.
도 6e를 참조하면, 로드 스위치 컨트롤러(530a)는 전압 감지기(531), 인버터(532) 및 AND 게이트(533)를 포함할 수 있다.
전압 감지기(531)는 외부 전원 전압(VEXT)의 레벨을 감지하고, 감지된 외부 전원 전압(VEXT)의 레벨에 따른 스위치 활성화 신호(LSEN)을 출력할 수 있다. 전압 감지기(531)는 외부 전원 전압(VEXT)의 레벨이 타겟 레벨의 80% 정도이면 스위치 활성화 신호(LSEN)를 활성화시킬 수 있다. 인버터(532)는 전원 디스에이블 신호(PWDIS)의 논리 레벨을 반전시켜 출력한다. AND 게이트(533)는 스위치 활성화 신호(LSEN)와 인버터(532)의 출력에 대하여 앤드 연산을 수행하여 스위치 활성화 제어 신호(LSENC)를 출력한다. 따라서, 스위치 활성화 신호(LSEN)가 하이 레벨이고, 전원 디스에이블 신호(PWDIS)가 로우 레벨인 경우에, 스위치 활성화 제어 신호(LSENC)로 활성화되고, 이에 응답하여 로드 스위치 회로(510a)는 활성화되고, 활성화된 로드 스위치 회로(510a)는 외부 전원 전압(VEXT)를 스위칭하여 스위칭 전원 전압(VESI)를 PMIC(520a)에 제공할 수 있다.
도 6f는 도 6a 내지 도 6f의 여러 신호들의 레벨을 나타내는 표이다.
도 6a 내지 도 6f를 참조하면, 전원 디스에이블 기능 설정 제어 신호(PEBS)가 전원 디스에이블 기능의 비활성화를 지시하는 경우에, 제3 전원 전압(VES3)의 레벨에 관계없이 전원 디스에이블 신호(PWDIS)는 비활성화되고, 이에 따라 스위치 활성화 신호(LSEN)와 스위치 활성화 제어 신호(LSENC)는 하이 레벨로 활성화된다. 또한 전원 디스에이블 기능 설정 제어 신호(PEBS)가 전원 디스에이블 기능의 활성화를 지시하는 경우에는, 제3 전원 전압(VES3)의 레벨에 따라 전원 디스에이블 신호(PWDIS)는 선택적으로 활성화되고, 스위치 활성화 제어 신호(LSENC)가 비휘발성화되어, PMIC(520a)로의 외부 전원 전압(VEXT)의 공급을 차단함을 알 수 있다.
도 6g는 본 발명의 실시예들에 따른 도 1의 스토리지 장치의 전원 상태를 나타내는 다이어그램이다.
도 6g는 도 1의 스토리지 장치(200)의 적응적 전력 공급 회로(500)가 도 6a의 적응적 전력 공급 회로(500a)로 구현되는 경우를 가정한다.
도 1 및 도 6a 내지 도 6g를 참조하면, 스토리지 장치(200)는 제1 상태(ST1), 제2 상태(ST2), 제3 상태(ST3) 및 제4 상태(ST4)를 포함할 수 있다.
제1 상태(ST1)는 스토리지 장치(200)에 외부 전원(EXT_PWR)이 공급되지 않아, 스토리지 장치(SSD, 200)가 턴-오프되는 상태를 나타낸다. 제2 상태(ST2)는 스토리지 장치(200)에 외부 전원(EXT_PWR)이 공급되고, 스토리지 장치(200)가 턴-온되나, 전원 디스에이블 기능이 비활성화되는 상태를 나타낸다. 제2 상태(ST2)에서는 제3 전원 전압(VES3)의 레벨은 관심 사항이 아니다.
제3 상태(ST3)는 스토리지 장치(200)에 외부 전원(EXT_PWR)이 공급되고, 스토리지 장치(200)가 턴-온되고, 전원 디스에이블 기능이 활성화되는 상태이다. 제4 상태(ST4) 스토리지 장치(200)에 외부 전원(EXT_PWR)이 공급되나, 스토리지 장치(200)가 턴-오프되고, 전원 디스에이블 기능이 활성화되는 상태이다.
제1 상태(ST1)에서 스토리지 장치(200)에 외부 전원(EXT_PWR)이 공급되면 제1 상태(ST1)는 제2 상태(ST2)로 전환된다. 제2 상태(ST2)에서 외부 전원(EXT_PWR)이 차단되면, 제2 상태(ST2)는 제1 상태(ST1)로 전환되고, 제2 상태(ST2)에서 전원 디스에이블 기능이 활성화되면, 제2 상태(ST2)는 제3 상태(ST3)로 전환된다. 제3 상태(ST3)에서, 전원 디스에이블 기능이 비활성화되면, 제3 상태(ST3)는 제2 상태(ST2)로 전환되고, 외부 전원(EXT_PWR)이 차단되면, 제1 상태(ST1)로 전환되고, 제3 전원 전압(VES3)의 레벨이 제1 기준 전압(VREF1)보다 크면, 제4 상태(ST4)로 전환된다. 제4 상태(ST4)는 외부 전원(EXT_PWR)이 차단되면, 제1 상태(ST1)로 전환되고, 제3 전원 전압(VES3)의 레벨이 제1 기준 전압(VREF1)보다 작으면 제3 상태(ST3)로 전환된다.
따라서, 상술한 바와 같이, 본 발명의 실시예들에 따른 저장 장치(200)는 스토리지 컨트롤러(300)에서 전원 컨트롤러(540a)의 전원 디스에이블 기능 활성화 여부를 직렬 인터페이스를 통하여 설정할 수 있고, 전원 디스에이블 기능을 지원하지 않는 서버에 연결되는 경우에는, 전원 디스에이블 기능을 비활성화시킴으로써 레거시 서버와의 호환성을 높일 수 있다.
도 7a는 본 발명의 실시예들에 따른 도 1의 스토리지 장치에서 적응적 전력 공급 회로의 구성을 나타내는 블록도이다.
도 7a에서는 설명의 편의를 위하여 호스트 인터페이스(240)와 스토리지 컨트롤러(300)를 함께 도시한다. 스토리지 컨트롤러(300)는 설정 레지스터 세트(360)를 포함한다.
도 7a를 참조하면, 적응적 전력 공급 회로(500b)는 로드 스위치 회로(510b), PMIC(520b), 전압 감지기(530b), 및 전력 컨트롤러(540b)를 포함한다. 전력 컨트롤러(540b)는 프로그램가능한 로직 디바이스(programmable logic device로 구현될 수 있다. 전력 컨트롤러(540b)는 하드웨어 또는 소프트웨어로 구성될 수 있다.
로드 스위치 회로(510b)는 전원 라인(P14 또는 P15)을 통하여 제공되는 제1 전원 전압(VES11, 12V)과 전원 라인(P8 또는 P9)을 통하여 제공되는 제2 전원 전압(VES12, 5V)를 전원 디스에이블 신호(PWDIS)에 응답하여 선택적으로 스위칭하여 PMIC(520)에 제공한다.
PMIC(520b)는 제1 전원 전압(VES11)과 제2 전원 전압(VES12)를 제공받고, 장치 슬립 신호(DEVSLP)에 응답하여 제1 전원 전압(VES11)과 제2 전원 전압(VES12)에 기초하여 동작 전압들(VOP1, VOP2, VOP3)을 생성한다.
전압 감지기(530b)는 제3 전원 라인(P3)을 통하여 제공되는 제3 전원 전압(VES3)의 레벨을 감지하여 제1 감지 전압(DV1)과 제2 감지 전압(DV2)를 제공한다.
전력 컨트롤러(540b)는 스토리지 컨트롤러(300)로부터 제공되는 전원 디스에이블 기능 설정 제어 신호(PEBS)에 응답하여 제1 감지 전압(DV1)과 제2 감지 전압(DV2)의 레벨에 따라서 전원 디스에이블 신호(PWDIS)와 장치 슬립 신호(DEVSLP)를 선택적으로 활성화시킨다.
스토리지 컨트롤러(300)는 설정 레지스터 세트(360)의 체크 결과, 호스트(100)와 스토리지 장치(200) 모두가 전원 디스에이블 기능을 지원하는 경우에 전원 디스에이블 기능 설정 제어 신호(PEBS)를 활성화시킨다. 스토리지 컨트롤러(300)는 I2C(inter integrated circuit)와 같은 사이드밴드 직렬 인터페이스를 이용하여 전원 디스에이블 기능 설정 제어 신호(PEBS)를 PLD(540)에 제공한다.
즉, 적응적 전력 공급 회로(500b)는 복수의 전원 라인들(P1~Pt) 중 일부를 통하여 제공되는 제1 전원 전압(VES11)과 제2 전원 전압(VES12)을 기초로 제1 동작 전압(VOP1)과 제2 동작 전압(VOP2)을 생성하고, 제1 동작 전압(VOP1)은 비휘발성 메모리 장치들(400a~400k)에 제공하고, 제2 동작 전압(VOP2)은 스토리지 컨트롤러(300)에 제공하되, 스토리지 장치(200)와 호스트(100)의 전원 디스에이블 기능 제공 여부에 기초한 스토리지 컨트롤러(300)의 설정에 따라 호스트(100)로부터 제3 전원 라인(PL3)을 통하여 제공되는 제3 전원 전압(VES3)의 레벨에 따라 전원 디스에이블 기능과 장치 슬립 기능을 적응적으로 활성화할 수 있다.
도 7b는 도 7a의 적응적 전력 공급 회로에서 로드 스위치 회로를 나타낸다.
도 7b를 참조하면, 로드 스위치 회로(510)는 피모스 트랜지스터들(511, 513)을 포함한다. 피모스 트랜지스터(511)는 전원 디스에이블 신호(PWDIS)에 응답하여 제1 전원 전압(VES11)을 PMIC(520b)에 스위칭하고, 피모스 트랜지스터(513)는 전원 디스에이블 신호(PWDIS)에 응답하여 제2 전원 전압(VES12)을 PMIC(520b)에 스위칭한다. 따라서, 전원 디스에이블 신호(PWDIS)가 하이 레벨로 활성화되면, 제1 전원 전압(VES11)과 제2 전원 전압(VES12)의 공급이 차단된다.
도 8은 도 6의 적응적 전력 공급 회로에서 전압 감지기를 나타내는 회로도이다.
도 8을 참조하면, 전압 감지기(530b)는 제1 내지 저항들(R1~R4)을 포함할 수 있다.
제1 저항(R1)과 제2 저항(R2)은 제1 전원 라인(P3)와 접지 전압(VSS) 사이에 직렬로 연결되고, 제3 저항(R3)과 제4 저항(R4)은 제1 전원 라인(P3)와 접지 전압(VSS) 사이에 직렬로 연결되며, 제1 저항(R1)과 제2 저항(R2)에 대하여는 병렬로 연결된다. 제1 저항(R1)과 제2 저항(R2)이 연결되는 제1 노드(N11)에서 제1 감지 전압(DV1)이 제공되고, 제3 저항(R3)과 제4 저항(R4)이 연결되는 제2 노드(N12)에서 제2 감지 전압(DV2)가 제공된다.
도 9는 도 6의 적응적 전력 공급 회로에서 전력 컨트롤러를 나타낸다.
도 9를 참조하면, 전력 컨트롤러(540b)는 제1 비교기(541), 제2 비교기(543), 상태 머신(545) 및 기준 레지스터(550)을 포함한다.
상태 머신(545)은 전원 디스에이블 기능 설정 제어 신호(PEBS)가 하이 레벨로 활성화되는 경우에 제1 설정 제어 신호(PES)와 제2 설정 제어 신호(DES)를 활성화시킨다. 제1 비교기(541)는 제1 설정 제어 신호(PES)에 응답하여 활성화되고, 제1 감지 전압(DV1)과 제1 기준 전압(VREF1)의 비교 결과에 따라 전원 디스에이블 신호(PWDIS)를 출력한다. 제2 비교기(543)는 제2 설정 제어 신호(DES)에 응답하여 활성화되고, 제2 감지 전압(DV2)과 제2 기준 전압(VREF2)의 비교 결과에 따라 장치 슬립 신호(DEVSLP)를 출력한다.
기준 레지스터(550)는 제1 기준 전압(VREF1)과 제2 기준 전압(VREF2)를 저장한다. 따라서, 제2 감지 전압(DV2)과 제2 기준 전압(VREF2)보다 큰 경우에 장치 슬립 신호(DEVSLP)가 활성화되고, 제1 감지 전압(DV1)이 제1 기준 전압(VREF1)보다 큰 경우에, 전원 디스에이블 신호(PWDIS)는 활성화된다. 전원 디스에이블 신호(PWDIS)가 활성화되는 경우, 장치 슬립 신호(DEVSLP)의 활성화는 무시될 수 있다.
도 10은 도 6의 스토리지 컨트롤러에서 설정 레지스터 세트를 나타낸다.
도 10을 참조하면, 설정 레지스터 세트(360)는 제1 레지스터(370), 제2 레지스터(380) 및 제3 레지스터(390)를 포함할 수 있다.
제1 레지스터(370)는 호스트(100)의 사양 및 정보에 관한 제1 호스트 정보 섹션(HIC1)을 포함하고, 제1 호스트 정보 섹션(HIS1)은 호스트(100)의 전원 디스에이블 기능 상시 지원 여부를 나타내는 제1 설정 비트(371)를 저장한다.
제2 레지스터(380)는 스토리지 장치(200)의 사양 및 정보에 관한 스토리지 장치 정보 섹션(SIC)을 포함하고, 스토리지 장치 정보 섹션(SIC)은 스토리지 장치(200)의 전원 디스에이블 기능 지원 여부를 나타내는 제2 설정 비트(381)를 포함한다.
제3 레지스터(390)는 호스트(100)의 사양 및 정보에 관한 제2 호스트 정보 섹션(HIC2)을 포함하고, 제2 호스트 정보 섹션(HIC2)은 호스트(100)의 전원 디스에이블 기능 지원 여부를 나타내는 제3 설정 비트(391)를 저장한다. 제3 설정 비트(391)는 호스트(100)로부터의 리퀘스트(REQ)에 의하여 그 값이 변동될 수 있다.
도 11a 및 도 11b는 본 발명의 실시예들에 따른 스토리지 장치의 동작 방법을 나타내는 흐름도이다.
도 1 내지 도 5 및, 도 7a 내지 도 11b를 참조하면, 스토리지 장치(200)에 전원이 인가되면(S110), 스토리지 컨트롤러(300, 구체적으로는 프로세서(310))는 설정 레지스터 세트(360)의 제1 레지스터(370)의 제1 설정 비트(371)를 체크하여 호스트(100)가 전원 디스에이블 기능을 상시 지원하는지 여부를 판단한다(S120). 즉, 프로세서(310))는 제1 설정 비트(371)가 로우 레벨인지 여부를 체크한다.
제1 설정 비트(371)는 디폴트로 로우 레벨이고, 호스트(100)가 전원 디스에이블 기능을 상시 지원하는 경우에는 하이 레벨일 수 있다. 단계(S120)에서 제1 설정 비트(371)가 로우 레벨이면, 프로세서(310)는 제2 설정 비트(381)를 체크하여 스토리지 장치(200)가 전원 디스에이블 기능을 지원하는지 여부를 판단한다(S130).
스토리지 장치(200)가 전원 디스에이블 기능을 지원하면(S130에서 YES), 프로세서(310)는 제3 설정 비트(391)를 체크하여 호스트(100)가 전원 디스에이블 기능을 지원하는지 여부를 판단한다(S150). 제3 설정 비트(391)는 호스트(100)의 리퀘스트(REQ)에 의하여 변동가능하다(S140).
호스트(100)가 전원 디스에이블 기능을 상시 지원하거나(S120에서 '1'), 호스트(100)가 전원 디스에이블 기능을 지원하는 경우(S150에서 YES), 프로세서(310)는 전원 디스에이블 기능 설정 제어 신호(PEBS)를 하이 레벨로 활성화시켜 전력 컨트롤러(540b)의 상태 머신(545)에 제공하고(S160), 상태 머신(545)은 제1 설정 제어 신호(PES)와 제2 설정 제어 신호(DES)를 활성화시킨다.
스토리지 장치(200)가 전원 디스에이블 기능을 지원하지 않거나(S130에서 NO), 호스트(100)가 전원 디스에이블 기능을 지원하지 않는 경우(S130에서 NO), 프로세서(310)는 전원 디스에이블 기능 설정 제어 신호(PEBS)를 로우 레벨로 비활성화시켜 전력 컨트롤러(540b)의 상태 머신(545)에 제공하고(S170), 상태 머신(545)은 제1 설정 제어 신호(PES)와 제2 설정 제어 신호(DES)를 비활성화시킨다.
제1 설정 제어 신호(PES)와 제2 설정 제어 신호(DES)가 활성화되면, 전압 감지기(530b)에서 제공되는 제1 감지 전압(DV1)이 제1 기준 전압(VREF1)보다 큰지 여부를 판단한다(S210). 제1 감지 전압(DV1)이 이 제1 기준 전압(VREF1)보다 크면(S210 YES), 전원 디스에이블 신호(PWDIS)가 활성화되어, 로드 스위치 회로(510b)는 제1 전원 전압(VES1)과 제2 전원 전압(VES2)의 공급을 차단하여 저장 장치(200)를 턴-오프시킨다(S220).
제1 설정 제어 신호(PES)와 제2 설정 제어 신호(DES)가 비활성화되거나 제1 감지 전압(DV1)이 제1 기준 전압(VREF1)보다 작거나 같으면(S210 NO), 전원 디스에이블 신호(PWDIS)가 비활성화되어, 로드 스위치 회로(510b)는 제1 전원 전압(VES1)과 제2 전원 전압(VES2)을 PMIC(520b)에 전달하여 저장 장치(200)를 턴-온시킨다(S220). 이 경우에, 제2 감지 전압(DV2)이 제2 기준 전압(VREF2)보다 크면, 장치 슬립 신호(DEVSLP)가 활성화되어, 스토리지 장치(200)는 저전력 모드에서 동작한다.
도 11a는 스토리지 컨트롤러(300)에서의 동작을 나타내고, 도 11b는 전력 컨트롤러(540b)의 동작을 나타낼 수 있다.
따라서 본 발명의 실시예들에 따른 스토리지 장치(200)는 호스트(100)와 스토리지 장치(200)의 전원 디스에이블 기능 지원 여부에 기초하여 전원 디스에이블 기능 설정 제어 신호(PEBS)을 선택적으로 활성화함으로써 구형 장비와 호환될 수 있고, 전원 디스에이블 기능과 장치 슬립 기능을 동시에 제공할 수 있어, 성능을 높일 수 있다.
SATA 3.3 specification에서는 제3 전원 라인(P3)에서 전원 디스에이블 기능을 제공하는데, 구형 호스트나 서버의 경우에 P3로 3.3V를 상시 제공하는 경우가 있다. 이 경우에 SATA 3.3 specification에 따르는 SSD가 구형 호스트나 서버에 연결되는 경우에 전원이 차단될 수 있는데, 본 발명에서는 이러한 문제점을 해결할 수 있다.
도 12은 도 1에 도시된 SATA 스토리지 시스템의 전력 소모를 관리하기 위한 복수의 전원 상태를 나타내는 다이어그램이다.
도 12를 참조하면, SATA 스토리지 시스템(10)은 액티브 모드(active mode)로 동작하기 위한 파이 레디 상태(physical layer ready state, 이하 'PHYRDY 상태'라 칭함), 절전 모드(power saving mode)로 동작하기 위한 Partial 상태 또는 Slumber 상태, 그리고 저전력 모드(low power mode)로 동작하기 위한 DEVSLP 상태 및 파워 오프 상태를 나타내는 PWDIS 상태를 갖는다.
PHYRDY 상태는 물리 레이어의 모든 PHY 블록들이 활성화된 상태를 의미한다. Partial 상태 및 Slumber 상태는 SATA 인터페이스가 실질적으로 동작하지 않는 절전 상태를 의미한다. 즉, Partial 상태 및 Slumber 상태는 물리 레이어의 일부 PHY 블록들에 전력이 공급되지 않는 상태를 의미한다. Partial 상태 및 Slumber 상태의 차이는, 해당 모드로부터 PHYRDY 상태로 복귀하는 웨이크-업(wake-up) 시간에 있다.
Partial 상태에서는 데이터 송수신에 관련된 PHY 블록들에 전력이 공급되지 않고, Slumber 상태에서는 스켈치 회로를 제외한 모든 PHY 블록들에 전력이 공급되지 않는다. 즉, Partial 상태는 Slumber 상태보다 웨이크-업 시간이 빠르고, Slumber 상태는 Partial 상태보다 전력 소모가 작다.
DEVSLP 상태에서는 호스트(100)와 스토리지 장치(200) 사이의 데이터 송수신 동작은 중지된다. 스토리지 장치(200)는 호스트 인터페이스(240)의 블록들 중 DEVSLP 신호를 수신하기 위한 블록에만 전력을 공급할 수 있다. 스토리지 장치(200)가 DEVSLP 상태에 있는 동안, 호스트(100)는 스토리지 인터페이스(140)에 전력을 공급하지 않을 수 있다. PWDIS 상태는 스토리지 장치(200)에 공급되는 전원들이 차단되는 것을 의미한다.
도 12을 참조하면, Partial 상태와 Slumber 상태는 PHYRDY 상태에서 진입할 수 있다. DEVSLP 상태와 PWDIS 상태는 Partial 상태와 Slumber 상태에서 진입할 수 있다. 즉, DEVSLP 상태는 SATA 인터페이스가 절전 모드로 동작하는 중에 진입할 수 있고, 절전 모드로 동작할 때보다 더 많은 전력을 절약할 수 있다. 한편, DEVSLP 상태와 PWDIS 상태는 PHYRDY 상태에서 곧바로 진입하도록 설계될 수도 있다.
도 13는 본 발명의 실시예들에 따른 도 1의 스토리지 장치에서 비휘발성 메모리 장치들 중 하나를 나타내는 블록도이다.
도 13을 참조하면, 비휘발성 메모리 장치(400a)는 메모리 셀 어레이(430), 어드레스 디코더(460), 페이지 버퍼 회로(410), 데이터 입출력 회로(420), 제어 회로(450) 및 전압 생성기(470)를 포함할 수 있다.
메모리 셀 어레이(430)는 스트링 선택 라인(SSL), 복수의 워드 라인들(WLs) 및 접지 선택 라인(GSL)을 통해 어드레스 디코더(460)와 연결될 수 있다. 또한, 메모리 셀 어레이(430)는 복수의 비트 라인들(BLs)을 통해 페이지 버퍼 회로(410)와 연결될 수 있다. 메모리 셀 어레이(430)는 복수의 워드 라인들(WLs) 및 복수의 비트 라인들(BLs)에 연결되는 복수의 메모리 셀들을 포함할 수 있다. 실시예에 있어서, 메모리 셀 어레이(430)는 기판 상에 적층되는 워드라인들 각각에 연결되는 메모리 셀들을 포함할 수 있다.
도 14는 도 13의 메모리 셀 어레이를 나타내는 블록도이다.
도 14를 참조하면, 메모리 셀 어레이(430)는 방향들(D1~D3)을 따라 신장되는 복수의 메모리 블록들(BLK1~BLKz, z는 3이상의 자연수)을 포함한다. 실시예에 있어서, 메모리 블록들(BLK1~BLKz)은 도4에 도시된 어드레스 디코더(460)에 의해 선택된다. 예를 들면, 어드레스 디코더(460)는 메모리 블록들(BLK1~BLKz) 중 블록 어드레스에 대응하는 메모리 블록(BLK)을 선택할 수 있다.
도 15은 도 14의 메모리 블록들(BLK1~BLKz) 중 하나(BLKi)를 보여주는 사시도이다.
도 15를 참조하면, 메모리 블록(BLKi)은 3차원 구조 또는 수직 구조로 형성되는 셀 스트링들을 포함한다. 메모리 블록(BLKi)은 복수의 방향들(D1, D2, D3)을 따라 신장된 구조물들을 포함한다.
메모리 블록(BLKi)을 형성하기 위해서는, 우선 기판(611)이 제공된다. 예를 들면, 기판(611)은 붕소(B, Boron)와 같은 5족 원소가 주입되어 형성된 P-웰로 형성될 수 있을 것이다. 기판(611) 상에, D1 방향을 따라 복수의 도핑 영역들(811~814)이 형성된다. 예를 들면, 복수의 도핑 영역들(811~814)은 기판(811)과 상이한 n 타입의 도전체로 형성될 수 있을 것이다.
제1 및 제2 도핑 영역들(811, 812) 사이의 기판(611)의 영역 상에, D2 방향을 따라 신장되는 복수의 절연 물질들(612)이 D3 방향을 따라 순차적으로 제공된다. 예를 들면, 복수의 절연 물질들(612)은 D3 방향을 따라 특정 거리만큼 이격되어 형성될 것이다. 제1 및 제2 도핑 영역들(811, 812) 사이의 기판(611) 상부에, D2 방향을 따라 순차적으로 배치되며 D3 방향을 따라 절연 물질들(112)을 관통하는 필라(813)가 형성된다.
예시적으로, 필라(813)는 절연 물질들(612)을 관통하여 기판(611)과 연결될 것이다. 여기서, 필라(613)는 제2 및 제3 도핑 영역들(812, 813) 사이의 기판 상부와, 제3 및 제4 도핑 영역들(813, 814) 사이의 기판 상부에도 형성된다.
예시적으로, 각 필라(613)는 복수의 물질들로 구성될 것이다. 예를 들면, 각 필라(613)의 표면층(614)은 제1 타입을 갖는 실리콘 물질을 포함할 것이다. 예를 들면, 각 필라(613)의 표면층(614)은 기판(611)과 동일한 타입을 갖는 실리콘 물질을 포함할 것이다. 각 필라(613)의 내부층(615)은 절연 물질로 구성된다. 예를 들면, 각 필라(613)의 내부층(615)은 실리콘 산화물(Silicon OD1ide)과 같은 절연 물질을 포함할 것이다. 예를 들면, 각 필라(613)의 내부층(615)은 에어 갭(Air gap)을 포함할 수 있다.
제1 및 제2 도핑 영역들(811, 812) 사이의 영역에서, 절연 물질들(612), 필라들(613), 그리고 기판(611)의 노출된 표면을 따라 절연막(616)이 제공된다. 예시적으로, D3 방향을 따라 제공되는 마지막 절연 물질(612)의 D3 방향 쪽의 노출면에 제공되는 절연막(616)은 제거될 수 있다.
제1 및 제2 도핑 영역들(811, 812) 사이의 영역에서, 절연막(616)의 노출된 표면상에 제1 도전 물질들(711~791)이 제공된다. 예를 들면, 기판(611)에 인접한 절연 물질(612) 및 기판(611) 사이에 D2 방향을 따라 신장되는 제1 도전 물질(711)이 제공된다. 더 상세하게는, 기판(611)에 인접한 절연 물질(612)의 하부면의 절연막(616) 및 기판(611) 사이에, D1 방향으로 신장되는 제1 도전 물질(711)이 제공된다.
절연 물질들(612) 중 특정 절연 물질 상부면의 절연막(616) 및 특정 절연 물질 상부에 배치된 절연 물질의 하부면의 절연막(616) 사이에, D2 방향을 따라 신장되는 제1 도전 물질이 제공된다. 예시적으로, 절연 물질들(612) 사이에, D2 방향으로 신장되는 복수의 제1 도전 물질들(721~781)이 제공된다.
제2 및 제3 도핑 영역들(812, 813) 사이의 영역에서, 제1 및 제2 도핑 영역들(811, 812) 상의 구조물과 동일한 구조물이 제공될 것이다. 예시적으로, 제2 및 제3 도핑 영역들(812, 813) 사이의 영역에서, D2 방향으로 신장되는 복수의 절연 물질들(612), D2 방향을 따라 순차적으로 배치되며 D1 방향을 따라 복수의 절연 물질들(612)을 관통하는 복수의 필라들(613), 복수의 절연 물질들(612) 및 복수의 필라들(613)의 노출된 표면에 제공되는 절연막(616), 그리고 D2 방향을 따라 신장되는 복수의 제1 도전 물질들(712~792)이 제공된다.
제3 및 제4 도핑 영역들(813, 814) 사이의 영역에서, 제1 및 제2 도핑 영역들(811, 812) 상의 구조물과 동일한 구조물이 제공될 것이다. 예시적으로, 제3 및 제4 도핑 영역들(812, 813) 사이의 영역에서, D2 방향으로 신장되는 복수의 절연 물질들(112), D2 방향을 따라 순차적으로 배치되며 D3 방향을 따라 복수의 절연 물질들(612)을 관통하는 복수의 필라들(613), 복수의 절연 물질들(612) 및 복수의 필라들(613)의 노출된 표면에 제공되는 절연막(616), 그리고 D2 방향을 따라 신장되는 복수의 제1 도전 물질들(713~793)이 제공된다.
복수의 필라들(613) 상에 드레인들(820)이 각각 제공된다. 드레인들(820) 상에, D1 방향으로 신장된 제2 도전물질들(831~833)이 제공된다. 제 2 도전 물질들(831~833)은 D2 방향을 따라 순차적으로 배치된다. 제 2 도전 물질들(31~833) 각각은 대응하는 영역의 드레인들(820)과 연결된다. 예시적으로, 드레인들(820) 및 D1 방향으로 신장된 제2 도전 물질(833)은 각각 콘택 플러그들(Contact plug)을 통해 연결될 수 있다.
도 16은 도 15의 메모리 블록을 나타내는 등가 회로도이다.
도 16에 도시된 메모리 블록(BLKi)은 기판 상에 삼차원 구조로 형성되는 삼차원 메모리 블록을 나타낸다. 예를 들어, 메모리 블록(BLKi)에 포함되는 복수의 메모리 셀 스트링들은 상기 기판과 수직한 방향으로 형성될 수 있다.
도 16을 참조하면, 메모리 블록(BLKi)은 비트 라인들(BL1, BL2, BL3)과 공통 소스 라인(CSL) 사이에 연결되는 복수의 메모리 셀 스트링들(NS11~NS33)을 포함할 수 있다. 복수의 메모리 셀 스트링들(NS11~NS33) 각각은 스트링 선택 트랜지스터(SST), 복수의 메모리 셀들(MC1, MC2, ..., MC12) 및 접지 선택 트랜지스터(GST)를 포함할 수 있다.
스트링 선택 트랜지스터(SST)는 상응하는 스트링 선택 라인(SSL1, SSL2, SSL3)에 연결될 수 있다. 복수의 메모리 셀들(MC1, MC2, ..., MC12)은 각각 상응하는 워드 라인(WL1, WL2, ..., WL12)에 연결될 수 있다. 접지 선택 트랜지스터(GST)는 상응하는 접지 선택 라인(GSL1, GSL2, GSL3)에 연결될 수 있다. 스트링 선택 트랜지스터(SST)는 상응하는 비트 라인(BL1, BL2, BL3)에 연결되고, 접지 선택 트랜지스터(GST)는 공통 소스 라인(CSL)에 연결될 수 있다. 동일 높이의 워드 라인(예를 들면, WL1)은 공통으로 연결되고, 접지 선택 라인(GSL1, GSL2, GSL3) 및 스트링 선택 라인(SSL1, SSL2, SSL3)은 각각 분리될 수 있다.
다시 도 13을 참조하면, 제어 회로(450)는 스토리지 컨트롤러(300)로부터 커맨드(CMD) 및 어드레스(ADDR)를 수신하고, 커맨드(CMD) 및 어드레스(ADDR)에 기초하여 비휘발성 메모리 장치(400a)의 소거 동작, 프로그램 동작 및 독출 동작을 제어할 수 있다.
예를 들어, 제어 회로(450)는 커맨드(CMD)에 기초하여 전압 생성기(470)를 제어하기 위한 제어 신호들(CTLs)을 생성하고, 어드레스 신호(ADDR)에 기초하여 로우 어드레스(R_ADDR) 및 컬럼 어드레스(C_ADDR)를 생성할 수 있다. 제어 회로(450)는 로우 어드레스(R_ADDR)를 어드레스 디코더(460)에 제공하고, 컬럼 어드레스(C_ADDR)를 데이터 입출력 회로(420)에 제공할 수 있다.
어드레스 디코더(460)는 스트링 선택 라인(SSL), 복수의 워드 라인들(WLs) 및 접지 선택 라인(GSL)을 통해 메모리 셀 어레이(430)와 연결될 수 있다. 전압 생성기(470)는 제어 회로(450)로부터 제공되는 제어 신호들(CTLs)에 기초하여 제1 동작 전압(VOP1)을 이용하여 비휘발성 메모리 장치(400a)의 동작에 필요한 워드 라인 전압들(VWLs)을 생성할 수 있다. 전압 생성기(470)로부터 생성되는 워드 라인 전압들(VWLs)은 어드레스 디코더(460)를 통해 복수의 워드 라인들(WLs)에 인가될 수 있다.
페이지 버퍼 회로(410)는 복수의 비트 라인들(BLs)을 통해 메모리 셀 어레이(100)와 연결될 수 있다. 페이지 버퍼 회로(410)는 복수의 페이지 버퍼를 포함할 수 있다. 페이지 버퍼 회로(410)는 프로그램 동작 시 선택된 페이지에 프로그램될 데이터를 임시로 저장하고, 독출 동작 시 선택된 페이지로부터 독출된 데이터를 임시로 저장할 수 있다. 페이지 버퍼 회로(410)는 제어 회로(450)로부터의 제어 신호(PCTL)에 의하여 제어될 수 있다.
데이터 입출력 회로(420)는 데이터 라인들(DLs)을 통해 페이지 버퍼 회로(410)와 연결될 수 있다. 프로그램 동작 시, 데이터 입출력 회로(420)는 스토리지 컨트롤러(300)로부터 데이터(DTA)를 수신하고, 제어 회로(450)로부터 제공되는 컬럼 어드레스(C_ADDR)에 기초하여 데이터(DTA)를 페이지 버퍼 회로(410)에 제공할 수 있다. 독출 동작 시, 데이터 입출력 회로(420)는 제어 회로(450)로부터 제공되는 컬럼 어드레스(C_ADDR)에 기초하여 페이지 버퍼 회로(410)에 저장된 데이터(DTA)를 상기 메모리 컨트롤러(40)에 제공할 수 있다.
도 17은 본 발명의 실시예들에 따른 스토리지 시스템을 나타내는 블록도이다.
도 17을 을 참조하면, 스토리지 시스템(100)은 호스트(1100)와 스토리지 장치(1200)를 포함한다.
호스트(1100)는 애플리케이션(1110), 장치 드라이버(1120), 호스트 컨트롤러(1130), 그리고 버퍼 램(1140)을 포함한다. 그리고 호스트 컨트롤러(1130)는 커맨드 관리자(CMD manager, 1131), 호스트 DMA(1132), 그리고 전원 관리자(1133)를 포함한다.
호스트(1100)의 애플리케이션(1110)과 장치 드라이버(1120)에서 생성된 커맨드(예를 들면, 기입 커맨드)은 호스트 컨트롤러(1130)의 커맨드 관리자(1131)에 입력된다. 커맨드 관리자(1131)는 장치 드라이버(1120)로부터 입력된 커맨드를 이용하여 스토리지 장치(1200)로 제공될 프로토콜(protocol) 또는 커맨드로 만든다. 커맨드 관리자(1131)에서 생성된 명령은 호스트 DMA(1132)로 제공된다. 호스트 DMA(1132)는 커맨드를 스토리지 인터페이스(1101)를 통해 스토리지 장치(2200)로 보낸다.
계속해서 도 17을 참조하면, 스토리지 장치(1200)는 비휘발성 메모리 장치들(1210), 장치 컨트롤러(1230), 그리고 버퍼 램(1240)을 포함한다. 그리고 장치 컨트롤러(1230)는 프로세서(1231), 장치 DMA(1232), 플래시 DMA(1233), 커맨드 관리자(CMD manager, 1234), 버퍼 관리자(1235), 플래시 변환 계층(FTL; Flash Translation Layer, 1236), 플래시 관리자(1237), 및 적응적 전력 공급 회로(1238)을 포함한다.
호스트(1100)로부터 스토리지 장치(1200)로 입력된 커맨드는 호스트 인터페이스(1201)를 통해 장치 DMA(1232)로 제공된다. 장치 DMA(1232)는 입력된 명령을 커맨다 관리자(1234)로 제공한다. 커맨드 관리자(1234)는 버퍼 관리자(1235)를 통해 데이터를 입력 받을 수 있도록 버퍼 램(1240)을 할당한다. 커맨드 관리자(1234)는 데이터 전송 준비가 완료되면, 호스트(1100)로 전송 준비 완료 신호를 보낸다.
호스트(1100)는 전송 준비 완료 신호에 응답하여 데이터를 스토리지 장치(1200)로 전송한다. 데이터는 호스트 DMA(1132)와 스토리지 인터페이스(1101)를 통해 스토리지 장치(1200)로 전송된다. 스토리지 장치(1200)는 제공받은 데이터를 장치 DMA(1232)와 버퍼 관리자(1235)를 통해 버퍼 램(1240)에 저장한다. 버퍼 램(1240)에 저장된 데이터는 플래시 DMA(1233)를 통해 플래시 관리자(1237)로 제공된다. 플래시 관리자(1237)는 플래시 변환 계층(1236)의 어드레스 맵핑 정보를 참조하여, 비휘발성 메모리 장치들(1210)의 선택된 주소에 데이터를 저장한다.
스토리지 장치(1200)는 커맨드에 필요한 데이터 전송과 프로그램이 완료되면, 인터페이스를 통해 호스트(1100)로 응답신호(response)를 보내고, 명령 완료를 알린다. 호스트(1100)는 응답 신호를 전달받은 명령에 대한 완료 여부를 장치 드라이버(1120)와 애플리케이션(1110)에 알려주고, 해당 명령에 대한 동작을 종료한다.
상술한 바와 같이, 호스트(1100)와 스토리지 장치(1200)는 데이터 라인(DIN, DOUT)을 통해 데이터나 커맨드 또는 응답과 같은 신호를 주고 받는다.
도 17에 도시된 스토리지 시스템(1000)의 스토리지 장치(1200)는 프로세서(1231)에서 호스트(1100)와 스토리지 장치(1200)의 전원 디스에이블 지원 여부에 기초하여 적응적 전력 공급 회로(1238)의 전원 디스에이블 기능의 설정을 선택적으로 활성화시킬 수 있다. 따라서 호스트(1110)가 전원 디스에이블 기능을 지원하지 않는 경우에도, 호환될 수 있어 성능을 높일 수 있다.
도 18은 본 발명의 실시예들에 따른 저장 장치의 동작 방법을 나타내는 흐름도이다.
도 1 내지 도 18을 참조하면, 본 발명의 실시예들에 따른 데이터를 저장하는 복수의 비휘발성 메모리 장치들(400a~400k) 및 비휘발성 메모리 장치들(400a~400k)을 제어하는 스토리지 컨트롤러(300)를 포함하는 스토리지 장치(200)의 동작 방법에서는, 스토리지 컨트롤러(300)에서 상기 스토리지 장치(200)에 상기 데이터(DTA)와 전원 전압들(VES1~VESt)을 제공하는 호스트(100)와 상기 스토리지 장치(200)의 전원 디스에이블 기능 지원 여부를 판단한다(S310). 적응적 전력 공급 회로(500)는 전원 전압들 중 제1 전원 전압(VWS11)과 제2 전원 전압(VES12)에 기초하여 제1 동작 전압(VOP1)과 제2 동작 전압(VOP3)을 생성하되, 상기 판단에 기초하여 상기 전원 전압들 중 제3 전원 전압(VES3)의 레벨에 따라 상기 전원 디스에이블 기능을 선택적으로 활성화한다(S320).
호스트(100)와 상기 스토리지 장치(200)의 전원 디스에이블 기능 지원 여부를 판단하기 위하여, 스토리지 컨트롤러(300)의 프로세서(310)는 제1 내지 제3 레지스터들(370, 380, 390)의 제1 내지 제3 설정 비트들(371, 372, 373)을 체크하고, 제1 내지 제3 설정 비트들(371, 372, 373)을 체크결과에 기초하여 선택적으로 전원 디스에이블 기능 설정 제어 신호(PEBS)를 하이 레벨로 활성화시킬 수 있다.
예를 들어, 호스트(100)가 전원 디스에이블 기능을 상시 지원하거나, 호스트(100) 및 스토리지 장치(200) 모두가 전원 디스에이블 기능을 지원하는 경우, 프로세서(310)는 전원 디스에이블 기능 설정 제어 신호(PEBS)를 하이 레벨로 활성화시킬 수 있다. 전원 디스에이블 기능 설정 제어 신호(PEBS)를 하이 레벨로 활성화되면, 전력 컨트롤러(540b)는 제3 전원 전압(VES3)의 레벨에 기초하여 전원 디스에이블 신호(PWDIS)를 선택적으로 활성화시켜, 전원 디스에이블 기능을 구현할 수 있다.
예를 들어, 호스트(100)가 전원 디스에이블 기능을 상시 지원하지 않거나, 호스트(100) 및 스토리지 장치(200)중 적어도 하나가 전원 디스에이블 기능을 지원하지 않는 경우, 프로세서(310)는 전원 디스에이블 기능 설정 제어 신호(PEBS)를 로우 레벨로 비활성화시킬 수 있다. 전원 디스에이블 기능 설정 제어 신호(PEBS)가 로우 레벨로 비활성화되면, 전력 컨트롤러(540b)는 전원 디스에이블 신호(PWDIS)를 로우 레벨로 비활성화시키고, 장치 슬립 신호(DEVSLP)를 로우 레벨로 비활성화시킬 수 있다. 따라서, 로드 스위치 회로(510b)는 제1 전원 전압(VES1)과 제2 전원 전압(VES2)를 PMIC(520)에 제공하고, PMIC(520b)는 제1 전원 전압(VES1)과 제2 전원 전압(VES2)에 기초하여 제1 내지 제3 동작 전압들(VOP1, VOP2, VOP3)을 생성할 수 있다.
따라서, 스토리지 장치(200)가 전원 디스에이블 기능을 지원하더라도, 호스트(100)가 전원 디스에이블 기능을 지원하지 않는다면, 전원 디스에이블 기능 설정 제어 신호(PEBS)를 로우 레벨로 비활성화시키고, 전원 디스에이블 신호(PWDIS)를 로우 레벨로 비활성화시킬 수 있다. 따라서, 호스트(100)가 제3 전원 라인(PL3)을 통하여 3.3V의 제3 전원 전압(VES3)을 상시적으로 제공하더라도, 스토리지 장치(200)에 공급되는 전원이 차단되는 문제가 발생되지 않는다. 따라서, 스토리지 장치(200)는 다양한 서버 및 호스트들과 호환성을 높일 수 있고, 성능을 높일 수 있다.
도 19는 본 발명의 실시예들에 따른 스토리지 장치(솔리드 스테이트 디스크)를 이용하는 스토리지 서버를 나타내는 블록도이다.
도 19를 참조하면, 스토리지 서버(1300)는 서버(1310), 서버(1310)를 구동하는데 필요한 데이터를 저장하는 복수의 솔리드 스테이크 디스크(1320, solid state disk, 이하 SSD) 및 복수의 SSD(1320)를 제어하기 위한 레이드 컨트롤러(1350)를 포함할 수 있다.
RAID(redundant array of independent dirives)는 중요한 데이터를 가지고 있는 서버에 주로 사용되며, 여러 개의 SSD가 있을 때 동이한 데이터를 다른 위치에 중복해서 저장하는 방법이다. 레이드 컨트롤러(1350)는 RAID 레벨 정보에 따라 다수의 RAID 레벨들 중에서 선택된 하나의 RAID 레벨을 인에이블시키고 인에이블된 RAID 레벨(또는 RAID 프로토콜)에 따라 서버(1310)와 복수의 SSD(1320) 사이에서 주고받는 데이터를 인터페이싱할 수 있다.
복수의 SSD(1320) 각각은 복수의 비휘발성 메모리 장치들(플래시 메모리들)로 구성되는 저장 매체(1340)와 저장 매체(1340)를 제어하기 위한 컨트롤러(1330)를 포함할 수 있다. SSD(1320)는 도 1의 스토리지 장치(200)로 구성될 수 있다. 즉 SSD(1320)는 적응적 전력 공급 회로(1350)를 포함하고, 컨트롤러(1330)는 스토리지 서버(1310)와 SSD들(1320)의 전원 디스에이블 지원 여부에 기초하여 적응적 전력 공급 회로(1350)의 전원 디스에이블 기능의 설정을 선택적으로 활성화시킬 수 있다.
적응적 전력 공급 회로(1350)는 스토리지 서버(1310)로부터 제공되는 전원 전압들에 기초하여 동작 전압들을 생성하고, 동작 전압들의 일부는 컨트롤러(1330)에 제공하고, 동작 전압들의 일부는 저장 매체(1340)에 제공할 수 있다. 적응적 전력 공급 회로(1350)는 전원 디스에이블 기능이 설정되는 경우, 제3 전원 라인을 통하여 스토리지 서버(1310)로부터 제공되는 전원 전압의 레벨에 기초하여 전원 디스에이블 기능과 장치 슬립 기능을 적응적으로 활성화시킬 수 있다.
도 20은 본 발명의 실시예들에 따른 솔리드 스테이트 디스크를 이용하는 서버 시스템을 나타내는 블록도이다.
도 20을 참조하면, 서버 시스템(1400)은 서버(1500) 및 서버(1500)를 구동하는 데 필요한 데이터를 저장하는 솔리드 스테이트 디스크(SSD, 1600)를 포함한다.
서버(1500)는 응용 통신 모듈(1510), 데이터 처리 모듈(1520), 업그레이드 모듈(1530), 스케줄링 센터(1540), 로컬 리소스 모듈(1550), 및 리페어 정보 모듈(1560)을 포함한다.
응용 통신 모듈(1510)은 서버(1500)와 네트워크에 연결된 컴퓨팅 시스템과 통신하거나 혹은 서버(1500)와 SSD(1600)가 통신하도록 구현된다. 응용 통신 모듈(1510)은 사용자 인터페이스를 통하여 인가된 데이터 혹은 정보를 데이터 처리 모듈(1520)로 전송한다.
데이터 처리 모듈(1520)은 로컬 리소스 모듈(1550)에 링크된다. 여기서 로컬 리소스 모듈(1550)은 서버(1500)에 입력된 데이터 혹은 정보를 근거로 하여 사용자에게 세부 정보의 목록을 제공한다.
업그레이드 모듈(1530)은 데이터처리 모듈(1520)과 인터페이싱 한다. 업그레이드 모듈(1530)은 SSD(1200)로부터 전송된 데이터 혹은 정보를 근거로 하여 펌웨어, 리셋 코드, 진단 시스템업그레이드 혹은 다른 정보들을 전자기기(appliance)에 업그레이드한다.
스케쥴링 센터(1540)는 서버(1500)에 입력된 데이터 혹은 정보를 근거로 하여 사용자에게 실시간의 옵션을 허용한다.
리페어 정보 모듈(1560)은 데이터 처리 모듈(1520)과 인터페이싱한다. 리페어 정보 모듈(1160)은 사용자에게 리페어 관련 정보(예를 들어, 오디오, 비디오, 혹은 문서 파일)를 인가하는데 이용된다. 데이터 처리 모듈(1520)은 SSD(1600)로부터 전달된 정보를 근거로 하여 관련된 정보를 패키징한다. 그 뒤, 이러한 정보는 SSD(1600)에 전송되거나 혹은 사용자에게 디스플레이된다.
SSD(1600)는 도 1의 스토리지 장치(200)로 구성될 수 있다. 즉 SSD(1600)는 복수의 비휘발성 메모리 장치들(플래시 메모리들)로 구성되는 저장 매체(1620)와 저장 매체(1620)를 제어하기 위한 컨트롤러(930)를 포함할 수 있다. 즉 SSD(1600)는 적응적 전력 공급 회로(1630)를 포함하고, 컨트롤러(1610)는 서버(1500)와 SSD(1600)의 전원 디스에이블 지원 여부에 기초하여 적응적 전력 공급 회로(1630)의 전원 디스에이블 기능의 설정을 선택적으로 활성화시킬 수 있다.
적응적 전력 공급 회로(1630)은 서버(1500)로부터 제공되는 전원 전압들에 기초하여, 제1 동작 전압(VOP1) 및 제2 동작 전압(VOP2)을 생성한다. 적응적 전력 공급 회로(1630)는 저장 매체(1620)에 제1 동작 전압(VOP1)을 제공하고, 컨트롤러(1610)에 제2 동작 전압(VOP2)을 제공할 수 있다.
본 발명의 실시 예에 따른 스토리지 장치 또는 스토리지 시스템은 다양한 형태들의 패키지를 이용하여 실장 될 수 있다.
본 발명은 스토리지 장치를 구비하는 임의의 전자 장치에 유용하게 이용될 수 있다.
상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (20)

  1. 스토리지 장치로서,
    데이터를 저장하는 복수의 비휘발성 메모리 장치들;
    상기 비휘발성 메모리 장치들을 제어하는 스토리지 컨트롤러; 및
    호스트와 연결되는 복수의 전원 라인들 중 일부를 통하여 제공되는 적어도 하나의 전원 전압을 기초로 적어도 하나의 동작 전압을 생성하고, 상기 적어도 하나의 동작 전압을 상기 비휘발성 메모리 장치들과 상기 스토리지 컨트롤러에 제공하되, 상기 스토리지 컨트롤러의 제어에 따라 상기 호스트로부터 제3 전원 라인을 통하여 제공되는 제3 전원 전압의 레벨에 따라 상기 적어도 하나의 동작 전압의 제공과 관련된 전원 디스에이블 기능을 적응적으로 활성화시키는 적응적 전력 공급 회로를 포함하고,
    상기 적응적 전력 공급 회로는
    상기 스토리지 컨트롤러로부터 제공되는 전원 디스에이블 기능 설정 제어 신호와 상기 제3 전원 전압의 레벨에 응답하여 상기 전원 디스에이블 기능의 활성화와 관련된 전원 디스에이블 신호를 선택적으로 활성화시키는 전력 컨트롤러를 포함하는 스토리지 장치.
  2. 제1항에 있어서, 상기 적응적 전력 공급 회로는
    상기 적어도 하나의 전원 전압의 레벨 및 상기 전원 디스에이블 신호에 응답하여 스위치 활성화 제어 신호를 제공하는 로드 스위치 컨트롤러;
    상기 스위치 활성화 제어 신호에 응답하여 상기 적어도 전원 전압을 스위칭하여 스위칭 전원 전압으로 제공하는 로드 스위치 회로; 및
    상기 로드 스위치 회로에 연결되고, 상기 스위칭 전원 전압에 응답하여 상기 적어도 하나의 동작 전압을 생성하는 전력 관리 집적 회로를 더 포함하고,
    상기 전원 디스에이블 기즌 설정 제어 신호는 상기 스토리지 컨트롤러로부터 제공되는 스토리지 장치.
  3. 제2항에 있어서, 상기 전력 컨트롤러는
    상기 전원 디스에이블 기능 설정 신호에 응답하여 설정 제어 신호의 레벨을 변경시키는 상태 머신; 및
    상기 설정 제어 신호와 상기 제3 전원 전압의 레벨에 응답하여 상기 전원 디스에이블 신호를 선택적으로 활성화시키는 전압 센서를 포함하는 스토리지 장치.
  4. 제3항에 있어서, 상기 전력 컨트롤러는
    상기 전원 디스에이블 기능 설정 신호가 활성화되고, 상기 제3 전원 전압의 레벨이 기준 전압보다 작은 경우에는 상기 전원 디스에이블 신호를 비활성화시키고,
    상기 전원 디스에이블 기능 설정 신호가 활성화되고, 상기 제3 전원 전압의 레벨이 상기 기준 전압보다 큰 경우에는 상기 전원 디스에이블 신호를 활성화시키는 스토리지 장치.
  5. 제3항에 있어서, 상기 전압 센서는
    상기 제3 전원 전압의 레벨을 감지하여 감지 전압으로 제공하는 전압 감지기; 및
    상기 설정 제어 신호에 응답하여 활성화되고, 상기 감지 전압과 기준 전압을 비교하여 상기 전원 디스에이블 신호를 출력하는 비교기를 포함하는 스토리지 장치.
  6. 제3항에 있어서, 상기 전압 센서는
    상기 제3 전원 전압의 레벨을 감지하여 감지 전압으로 제공하는 전압 감지기; 및
    상기 설정 제어 신호에 응답하여 활성화되고, 상기 감지 전압을 디지털 값으로 변환하고, 상기 디지털 값과 기준 디지털 값을 비교하여 상기 전원 디스에이블 신호를 출력하는 아날로그-디지털 변환기를 포함하는 스토리지 장치.
  7. 제2항에 있어서, 상기 로드 스위치 컨트롤러는
    상기 적어도 하나의 전원 전압의 레벨에 기초하여 스위치 활성화 신호를 출력하는 전압 감지기;
    상기 전원 디스에이블 신호를 반전시키는 인버터; 및
    상기 스위치 활성화 신호와 상기 인버터의 출력에 대하여 AND 연산을 수행하여 상기 스위치 활성화 제어 신호를 제공하는 AND 게이트를 포함하는 스토리지 장치.
  8. 제1항에 있어서,
    상기 적어도 하나의 전원 전압은 제1 전원 전압과 제2 전원 전압을 포함하고, 상기 적어도 하나의 동작 전압은 제1 동작 전압과 제2 동작 전압을 포함하고,
    상기 적응적 전력 공급 회로는 상기 제1 동작 전압은 상기 비휘발성 메모리 장치들에 제공하고, 상기 제2 동작 전압은 상기 스토리지 컨트롤러에 제공하되, 상기 스토리지 장치와 상기 호스트의 전원 디스에이블 기능 제공 여부에 기초한 상기 스토리지 컨트롤러의 설정에 응답하여 상기 제3 전원 전압의 레벨에 따라 장치 슬립 기능을 적응적으로 더 활성화시키는 스토리지 장치.
  9. 제8항에 있어서,
    상기 스토리지 컨트롤러는 내부에 포함된 설정 레지스터 세트를 체크하여 상기 스토리지 장치와 상기 호스트의 상기 전원 디스에이블 기능 지원 여부를 판단하고,
    상기 설정 레지스터 세트는
    상기 호스트의 상기 전원 디스에이블 기능의 상시 지원 여부를 나타내는 제1 설정 비트를 저장하는 제1 레지스터;
    상기 스토리지 장치의 상기 전원 디스에이블 기능의 지원 여부를 나타내는 제2 설정 비트를 저장하는 제2 레지스터;
    상기 호스트의 상기 전원 디스에이블 기능의 지원 여부를 나타내는 제3 설정 비트를 저장하는 제3 레지스터를 포함하는 스토리지 장치.
  10. 제9항에 있어서,
    상기 제3 설정 비트는 상기 호스트의 리퀘스트에 의하여 변경 가능하고,
    상기 스토리지 컨트롤러는 상기 제1 설정 비트, 상기 제2 설정 비트 상기 제3 설정 비트를 체크하여 전원 디스에이블 기능 설정 제어 신호를 상기 적응적 전력 공급 회로에 제공하는 프로세서를 포함하는 스토리지 장치.
  11. 제10항에 있어서,
    상기 프로세서는 상기 제1 설정 비트가 상기 호스트가 상기 전원 디스에이블 기능을 상시 제공함을 나타내는 경우, 상기 전원 디스에이블 기능 설정 제어 신호를 활성화시키는 스토리지 장치.
  12. 제10항에 있어서,
    상기 프로세서는 상기 제1 설정 비트가 상기 호스트가 상기 전원 디스에이블 기능을 상시 제공하지 않음을 나타내고, 상기 제2 설정 비트가 상기 스토리지 장치가 상기 전원 디스에이블 기능을 지원함을 나타내고, 상기 제3 설정 비트가 상기 호스트가 상기 전원 디스에이블 기능을 지원함을 나타내는 경우에, 상기 전원 디스에이블 기능 설정 제어 신호를 활성화시키는 스토리지 장치.
  13. 제10항에 있어서,
    상기 프로세서는 상기 스토리지 장치 및 상기 호스트 중 적어도 하나가 상기 전원 디스에이블 기능을 제공하지 않는 경우에, 상기 전원 디스에이블 기능 설정 제어 신호를 비활성화시키는 스토리지 장치.
  14. 제8항에 있어서, 상기 적응적 전력 공급 회로는
    상기 제3 전원 전압의 레벨을 감지하여 제1 감지 전압과 제2 감지 전압을 제공하는 전압 감지기;
    상기 스토리지 컨트롤러로부터의 전원 디스에이블 기능 설정 제어 신호에 응답하여 상기 제1 감지 전압의 레벨과 상기 제2 감지 전압의 레벨에 기초한 전원 디스에이블 신호와 디바이스 슬립 신호를 선택적으로 활성화시키는전력 컨트롤러;
    상기 전원 디스에이블 신호에 응답하여 상기 제1 전원 전압과 상기 제2 전원 전압을 스위칭하는 로드 스위치 회로; 및
    상기 로드 스위치 회로에 연결되고, 상기 디바이스 슬립 신호에 응답하여 상기 제1 전원 전압과 상기 제2 전원 전압을 기초로 상기 제1 동작 전압과 제2 동작 전압을 선택적으로 생성하는 전력 관리 집적 회로를 포함하는 스토리지 장치.
  15. 제14항에 있어서, 상기 전력 컨트롤러는,
    제1 설정 제어 신호에 응답하여 활성화되고, 상기 제1 감지 전압과 제1 기준 전압을 비교한 결과에 기초하여 상기 전원 디스에이블 신호를 활성화시키고, 상기 전원 디스에이블 신호를 상기 전원 스위치 회로에 제공하는 제1 비교기;
    제2 설정 제어 신호에 응답하여 활성화되고, 상기 제2 감지 전압과 제2 기준 전압을 비교한 결과에 기초하여 상기 장치 슬립 신호를 활성화시키고, 상기 장치 슬립 신호를 상기 로드 스위치 회로에 제공하는 제2 비교기; 및
    상기 전원 디스에이블 기능 설정 제어 신호에 응답하여 상기 제1 설정 제어 신호와 상기 제2 설정 제어 신호를 선택적으로 활성화시키는 상태 머신을 포함하고,
    상기 제1 기준 전압은 상기 제2 기준 전압보다 큰 스토리지 장치.
  16. 제15항에 있어서,
    상기 스토리지 컨트롤러는 사이드밴드 시그널링에 의하여 상기 전원 디스에이블 기능 설정 제어 신호를 상기 상태 머신에 제공하고,
    상기 상태 머신은 상기 전원 디스에이블 기능 설정 제어 신호가 활성화된 경우에, 상기 제1 설정 제어 신호와 상기 제2 설정 제어 신호를 활성화시키는 스토리지 장치.
  17. 제1항에 있어서,
    상기 비휘발성 메모리 장치들 각각은 기판 위에 수직으로 적층된 워드라인들에 각각 연결된 메모리 셀들을 구비하는 메모리 셀 어레이를 포함하는 스토리지 장치.
  18. 데이터 라인을 통하여 데이터를 수신하고, 전원 라인들을 통하여 전원 전압들을 수신하는 스토리지 장치; 및
    상기 스토리지 장치와 상기 데이터 라인 및 상기 전원 라인들을 통하여 연결되고 상기 스토리지 장치를 제어하는 호스트를 포함하고,
    상기 스토리지 장치는
    상기 데이터를 저장하는 복수의 비휘발성 메모리 장치들;
    상기 비휘발성 메모리 장치들을 제어하는 스토리지 컨트롤러; 및
    상기 호스트로부터, 상기 전원라인들 중 일부를 통하여 제공되는 적어도 하나의 전원 전압을 기초로 적어도 하나의 동작 전압을 생성하고, 상기 적어도 하나의 동작 전압을 상기 비휘발성 메모리 장치들과 상기 스토리지 컨트롤러에 제공하되, 상기 스토리지 컨트롤러의 제어에 따라 상기 호스트로부터 제3 전원 라인을 통하여 제공되는 제3 전원 전압의 레벨에 따라 상기 적어도 하나의 동작 전압의 제공과 관련된 전원 디스에이블 기능을 적응적으로 활성화시키는 적응적 전력 공급 회로를 포함하고,
    상기 적응적 전력 공급 회로는
    상기 스토리지 컨트롤러로부터 제공되는 전원 디스에이블 기능 설정 제어 신호와 상기 제3 전원 전압의 레벨에 응답하여 상기 전원 디스에이블 기능의 활성화와 관련된 전원 디스에이블 신호를 선택적으로 활성화시키는 전력 컨트롤러를 포함하는 스토리지 시스템.
  19. 데이터를 저장하는 복수의 비휘발성 메모리 장치들 및 상기 비휘발성 메모리 장치들을 제어하는 스토리지 컨트롤러를 포함하는 스토리지 장치의 동작 방법으로서,
    상기 스토리지 컨트롤러에서 상기 스토리지 장치에 상기 데이터와 전원 전압들을 제공하는 호스트와 상기 스토리지 장치의 전원 디스에이블 기능 지원 여부를 판단하는 단계; 및
    상기 전원 전압들 중 제1 전원 전압과 제2 전원 전압에 기초하여 제1 동작 전압과 제2 동작 전압을 생성하되, 상기 판단에 기초하여 상기 전원 전압들 중 제3 전원 전압의 레벨 및 상기 스토리지 컨트롤러로부터 제공되는 전원 디스에이블 기능 설정 제어 신호에 기초하여 상기 전원 디스에이블 기능을 선택적으로 활성화시키는 단계를 포함하는 스토리지 장치의 동작 방법.
  20. 제19항에 있어서, 상기 전원 디스에이블 기능 지원 여부를 판단하는 단계는,
    상기 호스트의 상기 전원 디스에이블 기능의 상기 지원 여부를 판단하는 단계;
    상기 호스트가 상기 전원 디스에이블 기능을 상시 지원하지 않는 경우, 상기 스토리지 장치의 상기 전원 디스에이블 기능의 지원 여부를 판단하는 단계;
    상기 스토리지 장치가 상기 전원 디스에이블 기능을 지원하는 경우, 상기 호스트의 상기 전원 디스에이블 기능의 지원 여부를 판단하는 단계; 및
    상기 호스트가 상기 전원 디스에이블 기능을 지원하는 경우, 상기 전원 디스에이블 기능을 활성화로 설정하는 단계를 포함하는 스토리지 장치의 동작 방법.
KR1020180007489A 2018-01-22 2018-01-22 스토리지 장치, 스토리지 시스템 및 스토리지 장치의 동작 방법 KR102611634B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180007489A KR102611634B1 (ko) 2018-01-22 2018-01-22 스토리지 장치, 스토리지 시스템 및 스토리지 장치의 동작 방법
US16/184,229 US10955891B2 (en) 2018-01-22 2018-11-08 Storage devices, storage systems and methods of operating storage devices
CN201910057073.7A CN110069214B (zh) 2018-01-22 2019-01-21 存储设备、存储***和操作存储设备的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180007489A KR102611634B1 (ko) 2018-01-22 2018-01-22 스토리지 장치, 스토리지 시스템 및 스토리지 장치의 동작 방법

Publications (2)

Publication Number Publication Date
KR20190089268A KR20190089268A (ko) 2019-07-31
KR102611634B1 true KR102611634B1 (ko) 2023-12-08

Family

ID=67299963

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180007489A KR102611634B1 (ko) 2018-01-22 2018-01-22 스토리지 장치, 스토리지 시스템 및 스토리지 장치의 동작 방법

Country Status (3)

Country Link
US (1) US10955891B2 (ko)
KR (1) KR102611634B1 (ko)
CN (1) CN110069214B (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI682273B (zh) * 2018-09-13 2020-01-11 緯創資通股份有限公司 儲存裝置的電源控制方法與使用此方法的電子系統
KR20210019784A (ko) * 2019-08-13 2021-02-23 삼성전자주식회사 신뢰성 향상을 위한 스토리지 장치의 구동 방법 및 이를 수행하는 스토리지 장치
US11307632B2 (en) * 2019-10-23 2022-04-19 Micron Technology, Inc. Power disable of memory sub-system
US11393512B2 (en) 2019-11-15 2022-07-19 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device
KR20210103309A (ko) * 2020-02-13 2021-08-23 삼성전자주식회사 전원 공급 회로를 포함하는 스토리지 장치 및 이의 동작 방법
CN111552365B (zh) * 2020-04-02 2022-07-12 北京新忆科技有限公司 存储器芯片及其控制方法
US11181961B2 (en) * 2020-04-07 2021-11-23 Dell Products L.P. System and method for increasing power delivery to information handling systems
KR20220019321A (ko) 2020-08-10 2022-02-17 삼성전자주식회사 스토리지 장치 및 스토리지 장치의 동작 방법
US20220100244A1 (en) * 2020-09-25 2022-03-31 Micron Technology, Inc. Memory system with centralized power management
CN115686164A (zh) * 2021-07-26 2023-02-03 瑞昱半导体股份有限公司 供电端装置、供电***以及非暂态电脑可读取媒体
KR20230053926A (ko) * 2021-10-15 2023-04-24 삼성전자주식회사 스토리지 장치 및 전자 장치
US11726547B1 (en) * 2022-04-22 2023-08-15 Dell Products, L.P. Information handling system power supply input voltage operation management systems and methods
KR20230163766A (ko) 2022-05-24 2023-12-01 에스케이하이닉스 주식회사 전력 공급 장치 및 방법과, 이를 포함하는 스토리지 시스템

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160124487A1 (en) * 2014-10-31 2016-05-05 Kabushiki Kaisha Toshiba Storage device and method for processing power disable signal
US20160181801A1 (en) * 2014-12-22 2016-06-23 Kabushiki Kaisha Toshiba Electronic apparatus

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7389403B1 (en) * 2005-08-10 2008-06-17 Sun Microsystems, Inc. Adaptive computing ensemble microprocessor architecture
KR100792364B1 (ko) * 2005-09-29 2008-01-09 주식회사 하이닉스반도체 고전압 발생 장치 및 이를 포함하는 반도체 메모리 장치
US20080162954A1 (en) * 2006-12-31 2008-07-03 Paul Lassa Selectively powered data interfaces
US8135944B2 (en) * 2007-03-14 2012-03-13 Sandisk Technologies Inc. Selectively powered data interfaces
US20080270811A1 (en) * 2007-04-26 2008-10-30 Super Talent Electronics Inc. Fast Suspend-Resume of Computer Motherboard Using Phase-Change Memory
KR101226685B1 (ko) 2007-11-08 2013-01-25 삼성전자주식회사 수직형 반도체 소자 및 그 제조 방법.
KR101691092B1 (ko) 2010-08-26 2016-12-30 삼성전자주식회사 불휘발성 메모리 장치, 그것의 동작 방법, 그리고 그것을 포함하는 메모리 시스템
US8553466B2 (en) 2010-03-04 2013-10-08 Samsung Electronics Co., Ltd. Non-volatile memory device, erasing method thereof, and memory system including the same
US9536970B2 (en) 2010-03-26 2017-01-03 Samsung Electronics Co., Ltd. Three-dimensional semiconductor memory devices and methods of fabricating the same
KR101682666B1 (ko) 2010-08-11 2016-12-07 삼성전자주식회사 비휘발성 메모리 장치, 그것의 채널 부스팅 방법, 그것의 프로그램 방법 및 그것을 포함하는 메모리 시스템
KR20120047052A (ko) 2010-11-03 2012-05-11 주식회사 히타치엘지 데이터 스토리지 코리아 포트 멀티플라이어의 전원 제어 장치 및 방법
JP5636023B2 (ja) 2012-05-30 2014-12-03 レノボ・シンガポール・プライベート・リミテッド 補助記憶装置の電力を停止する方法およびコンピュータ
CN103809994B (zh) 2012-11-13 2017-03-15 光宝电子(广州)有限公司 固态储存装置及其睡眠控制电路
US9213400B2 (en) 2013-03-14 2015-12-15 Intel Corporation Apparatus and method to provide near zero power DEVSLP in SATA drives
US9244519B1 (en) * 2013-06-25 2016-01-26 Smart Storage Systems. Inc. Storage system with data transfer rate adjustment for power throttling
KR20150009295A (ko) * 2013-07-16 2015-01-26 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 슬리프 상태 제어 방법
TWI512456B (zh) 2013-12-09 2015-12-11 Silicon Motion Inc 睡眠模式量測方法
JP6545583B2 (ja) 2015-09-11 2019-07-17 東芝メモリ株式会社 半導体装置
KR102324797B1 (ko) * 2015-09-17 2021-11-11 삼성전자주식회사 비휘발성 메모리 장치 및 이의 동작 방법
KR102359979B1 (ko) * 2015-11-16 2022-02-08 삼성전자주식회사 솔리드 스테이트 드라이브 장치 및 이를 포함하는 저장 시스템
KR20180002939A (ko) * 2016-06-29 2018-01-09 삼성전자주식회사 메모리 장치, 그것을 포함하는 메모리 패키지, 및 그것을 포함하는 메모리 모듈

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160124487A1 (en) * 2014-10-31 2016-05-05 Kabushiki Kaisha Toshiba Storage device and method for processing power disable signal
US20160181801A1 (en) * 2014-12-22 2016-06-23 Kabushiki Kaisha Toshiba Electronic apparatus

Also Published As

Publication number Publication date
CN110069214A (zh) 2019-07-30
US10955891B2 (en) 2021-03-23
CN110069214B (zh) 2024-05-24
US20190227611A1 (en) 2019-07-25
KR20190089268A (ko) 2019-07-31

Similar Documents

Publication Publication Date Title
KR102611634B1 (ko) 스토리지 장치, 스토리지 시스템 및 스토리지 장치의 동작 방법
KR20190022987A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR102352738B1 (ko) 메모리로 에너지 정보를 제공하는 방법
KR20200055267A (ko) 메모리 시스템 및 테스트 시스템
KR20170059339A (ko) 리텐션 특성에 의한 성능 저하를 복구하는 저장 장치의 동작 방법 및 이를 포함하는 데이터 처리 시스템의 동작 방법
US11704048B2 (en) Electronic device
US20190057049A1 (en) Memory system and operating method thereof
US10747660B2 (en) Method and system for forming and using memory superblocks based on performance grades
US20220229584A1 (en) Memory system, operating method thereof and computing system
US11282584B2 (en) Multi-chip package and method of testing the same
US20190057026A1 (en) Data storage device and operating method thereof
KR20220103340A (ko) 데이터 저장 장치 및 그것의 동작 방법
US11079952B2 (en) Data storage device performing scan operations on memory regions to move data and operation method thereof
KR20190023196A (ko) 데이터 저장 장치
US11921557B2 (en) Data processing system, operation method thereof, and storage device therefor
US20200073701A1 (en) Data storage device, operation method thereof and storage system having the same
US11467910B2 (en) Memory system re-performing access operation and operating method thereof
KR20180042792A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR102590439B1 (ko) 메모리 시스템
KR20230031617A (ko) 데이터를 리프레쉬하는 데이터 저장 장치 및 그 동작 방법
KR20230069642A (ko) 저장 장치 공유 시스템 및 그 방법
KR20210079894A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20210056625A (ko) 데이터 저장 장치 및 이를 이용한 스토리지 시스템
KR20200015260A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20190037659A (ko) 불휘발성 메모리 장치, 불휘발성 메모리 장치의 동작 방법 및 불휘발성 메모리 장치를 포함하는 데이터 저장 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant