KR20210056625A - 데이터 저장 장치 및 이를 이용한 스토리지 시스템 - Google Patents

데이터 저장 장치 및 이를 이용한 스토리지 시스템 Download PDF

Info

Publication number
KR20210056625A
KR20210056625A KR1020190143315A KR20190143315A KR20210056625A KR 20210056625 A KR20210056625 A KR 20210056625A KR 1020190143315 A KR1020190143315 A KR 1020190143315A KR 20190143315 A KR20190143315 A KR 20190143315A KR 20210056625 A KR20210056625 A KR 20210056625A
Authority
KR
South Korea
Prior art keywords
data
data storage
nonvolatile memory
memory device
storage device
Prior art date
Application number
KR1020190143315A
Other languages
English (en)
Inventor
진용
유준희
김종찬
임경선
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020190143315A priority Critical patent/KR20210056625A/ko
Priority to US16/897,017 priority patent/US11385834B2/en
Priority to CN202010671635.XA priority patent/CN112783429A/zh
Publication of KR20210056625A publication Critical patent/KR20210056625A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0647—Migration mechanisms
    • G06F3/0649—Lifecycle management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0631—Configuration or reconfiguration of storage systems by allocating resources to storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0611—Improving I/O performance in relation to response time
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0616—Improving the reliability of storage systems in relation to life time, e.g. increasing Mean Time Between Failures [MTBF]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0634—Configuration or reconfiguration of storage systems by changing the state or mode of one or more devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0653—Monitoring storage devices or systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0688—Non-volatile semiconductor memory arrays
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0026—PCI express

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computer Hardware Design (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)

Abstract

본 발명의 실시 예에 따른 데이터 저장 장치는 불휘발성 메모리 장치의 PE 사이클 횟수가 기준치 이상이면 불휘발성 메모리 장치를 콜드 데이터 저장용으로 전환하도록 제어하는 컨트롤러; 및 유저 데이터 및 유저 데이터와 매칭된 데이터 타입 식별정보를 포함하는 메타 데이터를 저장하고, 컨트롤러의 제어에 따라 콜드 데이터 저장용으로 전환하는 불휘발성 메모리 장치를 포함할 수 있다.

Description

데이터 저장 장치 및 이를 이용한 스토리지 시스템{Data storage device and Storage systmem using the same}
본 발명은 데이터 저장 장치 및 이를 이용한 스토리지 시스템에 관한 것이다.
올 플래시 어레이(All-flash array, AFA)는 기계식 디스크 드라이브 대신 플래시 메모리 드라이브만 포함된 스토리지 인프라를 의미하는 것으로서, 네트워크 기반 스토리지 시스템으로 정의될 수 있으며, 솔리드 스테이트 어레이(Solid-State Array, SSA)라고 하기도 한다.
상술한 올 플래시 어레이 솔루션의 경우 클라우드/가상 머신 환경에서 사용할 수 있는 스토리지 풀(storage pool)을 구성하면서 높은 이용률, 높은 성능 및 다양한 인터페이스를 제공할 수 있다. 이러한 올 플래시 어레이의 아키텍처는 플래시 기반 아키텍처와 솔리드 스테이트 드라이브(Solid State Drive, SSD) 기반 아키텍처가 주를 이룰 수 있다.
올 플래시 어레이의 솔리드 스테이트 드라이브는 안정된 성능을 보장하는 디스크 드라이브(disk drive)로 수명과 관련하여서는 DWPD(drive writes per day)를 기준으로 관리 하고 있었다. 그러나, 낸드(NAND)의 멀티 셀 저장 능력이 메모리 모드(예를 들어, SLC, MLC, TLC, QLC)에 따라 변화되면서 솔리드 스테이트 드라이브의 성능 및 수명도 달라져 이에 대한 대응책 모색이 요구되고 실정이다.
본 발명의 실시 예는 올 플래시 어레이(All Flash Array) 환경에서 데이터 저장 장치의 수명 및 활용 능력을 향상시키기 위한 데이터 저장 장치 및 이를 이용한 스토리지 시스템을 제공하기로 한다.
본 발명의 실시 예에 따른 데이터 저장 장치는 불휘발성 메모리 장치의 PE 사이클 횟수가 기준치 이상이면 상기 불휘발성 메모리 장치를 콜드 데이터 저장용으로 전환하도록 제어하는 컨트롤러; 및 유저 데이터 및 상기 유저 데이터와 매칭된 데이터 타입 식별정보를 포함하는 메타 데이터를 저장하는 불휘발성 메모리 장치를 포함하고, 상기 컨트롤러는 데이터 재 배열 시 상기 유저 데이터 중 제1 타입의 데이터는 상기 데이터가 저장된 현재 데이터 저장 장치로부터 외부 타 데이터 저장 장치로 이동시키며 상기 불휘발성 메모리 장치의 제1 메모리 모드 영역에 저장된 상기 유저 데이터 중 제2 타입의 데이터는 상기 불휘발성 메모리 장치의 제2 메모리 모드 영역으로 이동시키고, 라이트 요청 시 상기 데이터의 타입에 따라 상기 제1 및 제2 메모리 모드 영역 중 어느 하나에 라이트 할 수 있다.
본 발명의 실시 예에 따른 스토리지 시스템은, 복수의 데이터 저장 장치 각각에 대한 PE 사이클 횟수에 따라 콜드 데이터 저장용 데이터 저장 장치로 사용할지 여부를 판단하는 호스트 중앙처리장치; 및 불휘발성 메모리 장치의 PE 사이클 횟수에 따라 메모리 모드를 전환하고, 상기 불휘발성 메모리 장치에 저장된 데이터 및 라이트 요청된 데이터의 데이터 타입에 따라 데이터 저장 위치를 결정하여 저장하는 복수의 데이터 저장 장치를 포함할 수 있다.
본 실시 예들에 따르면, 올 플래시 어레이(All Flash Array) 환경에서 데이터 저장 장치의 수명이 기준치 이하인 경우 해당 데이터 저장 장치를 콜드 데이터 저장용으로 전환하기 때문에, 데이터 저장 장치의 수명을 연장시키는 동시에 성능을 향상시킬 수 있다는 효과를 기대할 수 있다.
또한, 본 실시 예들에 따르면, TLC 모드 또는 SLC 모드의 메모리 영역을 QLC 모드의 메모리 영역으로 전환하기 때문에 저장 공간을 추가로 확보할 수 있는 것이다.
도 1은 본 발명의 일 실시 예에 따른 스토리지 시스템의 구성을 나타낸 도면이다.
도 2는 본 발명의 다른 실시 예에 따른 스토리지 시스템의 구성을 나타낸 도면이다.
도 3은 본 발명의 실시 예에 따른 데이터 저장 장치의 구성을 나타낸 도면이다.
도 4는 본 발명의 실시 예에 따른 호스트 중앙처리장치의 메모리 모드 변경 방법을 설명하기 위한 예시도이다.
도 5는 본 발명의 실시예에 따른 데이터 저장의 일 예를 설명하기 위한 예시도이다.
도 6 및 도 7은 본 발명의 실시예에 따른 콜드 데이터의 저장 예를 설명하기 위한 예시도이다.
도 8은 본 발명의 실시 예에 따른 솔리드 스테이트 드라이브(SSD)를 포함하는 데이터 처리 시스템을 예시적으로 나타낸 도면이다.
도 9는 도 8의 컨트롤러의 구성을 예시적으로 나타낸 도면이다.
도 10은 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 데이터 처리 시스템을 예시적으로 나타낸 도면이다.
도 11은 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 데이터 처리 시스템을 예시적으로 나타낸 도면이다.
도 12는 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 네트워크 시스템을 예시적으로 나타낸 도면이다.
도 13은 본 발명의 실시 예에 따른 데이터 저장 장치에 포함된 불휘발성 메모리 장치를 예시적으로 나타낸 블록도이다.
이하, 첨부한 도면에 의거하여 본 발명의 바람직한 실시 예를 설명하도록 한다.
도 1은 본 발명의 일 실시 예에 따른 스토리지 시스템의 구성을 나타낸 도면이고, 도 2는 본 발명의 다른 실시 예에 따른 스토리지 시스템의 구성을 나타낸 도면이다.
이하에서는, 본 발명의 실시 예에 따른 호스트 중앙처리장치의 메모리 모드 변경 방법을 설명하기 위한 예시도인 도 4, 본 발명의 실시예에 따른 데이터 저장의 일 예를 설명하기 위한 예시도인 도 5, 본 발명의 실시예에 따른 콜드 데이터의 저장 예를 설명하기 위한 예시도인 도 6 및 도 7을 참조하여 설명하기로 한다.
도 1을 참고하면, 스토리지 시스템(1)은 복수의 데이터 저장 장치(10) 및 복수의 데이터 저장 장치(10)와 각각 연결된 호스트 중앙처리장치(host cpu)(20)를 포함할 수 있다. 이러한 스토리지 시스템(1)은 도 2와 같이 호스트 중앙처리장치(20)와 이에 연결된 복수의 데이터 저장 장치(10) 셋(set)을 복수 개로 구현하는 형태도 가능하다 할 것이다.
스토리지 시스템(1)은 올 플래시 어레이(all flash array) 환경에서의 스토리지 시스템을 의미하는 것으로서, 도 1 및 도 2의 형태로 구현될 수 있으며, 이에 한정되지 않는다.
호스트 중앙처리장치(20)는 연결된 복수의 데이터 저장 장치(10) 각각과 통신을 수행하면서 각종 제어 명령을 비롯한 다양한 정보를 복수의 데이터 저장 장치(10)로 전송하고, 복수의 데이터 저장 장치(10)로부터 전송되는 정보를 수신할 수 있다.
본 실시예에서는 호스트 중앙처리장치(20)가 복수의 데이터 저장 장치(10) 각각의 PE 사이클(program-erase cycle)을 모니터링한 후 메모리 모드를 변경하도록 하거나, 특정 데이터 저장 장치(10)에 저장된 데이터를 타 데이터 저장 장치(10)로 이동시키도록 하는 등의 동작을 구현할 수 있다. 이를 위해, 데이터 저장 장치(10)들이 자신의 PE 사이클과 같은 수명 정보를 호스트 중앙처리장치(20)로 전달함은 당연하다 할 것이다. 예를 들어, 특정 데이터 저장 장치를 도 1 및 도 2의 참조번호 10a1이라고 가정할 경우, 타 데이터 저장 장치는 도 1의 참조번호 10a1을 제외한 10a2 ~ 10an 중 어느 하나이거나, 또는 도 2의 10a2 ~ 10an, 10b1 ~ 10bn 및 10c1 ~ 10cn 중 어느 하나일 수 있다.
호스트 중앙처리장치(20)는 복수의 데이터 저장 장치(10) 각각에 대한 PE 사이클 횟수에 따라 콜드 데이터 저장용 데이터 저장 장치로 사용할지 여부를 판단할 수 있다.
구체적으로, 호스트 중앙처리장치(20)는 복수의 데이터 저장 장치(10) 중 PE 사이클 횟수가 기준치 이상인 데이터 저장 장치(10)로 콜드 데이터 저장용 데이터 저장 장치(10)로의 전환 명령을 전송할 수 있다.
호스트 중앙처리장치(20)는 복수의 데이터 저장 장치(10)로 데이터 라이트 요청 시 데이터 타입 식별정보를 함께 전송할 수 있다. 이때, 데이터 타입 식별정보는 원본 데이터, 복사본 데이터 및 이레이저 코딩 데이터(erasure coding data) 중 적어도 하나 이상을 포함할 수 있다. 데이터 저장 장치(10)는 호스트 중앙처리장치(20)로부터 수신한 데이터 타입 식별정보를 저장하여, 이후 핫 데이터/웜 데이터와 콜드 데이터를 구분하는데 활용할 수 있다. 예를 들어, 원본 데이터는 핫 데이터 또는 웜 데이터로 간주하고, 복사본 데이터 및 이레이저 코딩 데이터는 콜드 데이터로 간주할 수 있으며, 이에 대한 상세 설명은 후술하기로 한다.
복수의 데이터 저장 장치(10)는 불휘발성 메모리 장치(도 3의 100)의 PE 사이클 횟수에 따라 메모리 모드를 전환하고, 상기 불휘발성 메모리 장치(100)에 저장된 데이터 및 라이트 요청된 데이터의 데이터 타입에 따라 데이터 저장 위치를 결정하여 저장할 수 있다. 상기 데이터 저장 장치(10)는 SSD(solid-state drive)일 수 있다.
복수의 데이터 저장 장치(10) 각각은 호스트 중앙처리장치(20)로부터 전송되는 데이터 이동 명령을 수신하면, 데이터별 데이터 타입 식별정보를 확인하여 유저 데이터 중 제2 타입의 데이터를 불휘발성 메모리 장치(100)의 제2 메모리 모드 영역으로 이동시키거나, 또는 타 데이터 저장 장치로 이동시킬 수 있다. 이때, 데이터 타입 식별정보는 원본 데이터, 복사본 데이터 및 이레이저 코딩 데이터(erasure coding data) 중 적어도 하나 이상을 포함할 수 있다. 또한, 제2 타입의 데이터는 콜드 데이터(cold data)일 수 있다. 즉, 데이터 이동 명령에 따라 데이터 타입 식별정보를 고려하여 현재 데이터가 저장되어 있는 데이터 저장 장치(도 1 및 도 2의 10a1) 이외의 외부에 위치하는 타 데이터 저장 장치(도 1의 10a2 ~ 10an, 도 2의 10a2 ~ 10an, 10b1 ~ 10bn 및 10c1 ~ 10cn)로 데이터를 이동시킬 수 있다. 또한, 데이터 이동 명령에 따라 데이터 타입 식별정보를 고려하여 현재 데이터가 저장되어 있는 불휘발성 메모리 장치 내부에서 메모리 모드 영역 간 데이터 이동을 수행할 수 있는 것이다.
제1 메모리 모드 영역은 N 비트 낸드 셀(bit NAND Cell) 영역이고, 상기 제2 메모리 모드 영역은 N+1 비트 낸드 셀(bit NAND Cell) 영역일 수 있다. 예를 들어, 제1 메모리 모드 영역은 MLC 모드의 메모리 영역 또는 TLC 모드의 메모리 영역이고, 제2 메모리 모드 영역은 QLC 모드의 메모리 영역일 수 있다. 이에 대한 상세 설명은 후술하기로 한다.
또한, 복수의 데이터 저장 장치(10) 각각은 데이터 저장 장치(10)의 PE 사이클 정보를 포함하는 수명지표를 호스트 중앙처리장치(20)로 전달할 수 있다.
또한, 복수의 데이터 저장 장치(10) 각각은 PCIe P2P(PCI Express peer to peer) 통신을 지원할 수 있다. 이에, 복수의 데이터 저장 장치(10)는 서로 간에 상기 PCIe P2P 방식으로 불휘발성 메모리 장치(100)에 저장된 데이터를 이동시킬 수 있다.
도 3을 참조하면, 데이터 저장 장치(10)는 불휘발성 메모리 장치(100) 및 컨트롤러(200)를 포함할 수 있다.
컨트롤러(200)는 불휘발성 메모리 장치(100)의 PE 사이클 횟수가 기준치 이상이면 불휘발성 메모리 장치(100)를 콜드 데이터 저장용으로 전환할 수 있다.
구체적으로, 컨트롤러(200)는 불휘발성 메모리 장치(100)의 PE 사이클 횟수가 기준치 이상이면, 호스트 중앙처리장치(20)로 불휘발성 메모리 장치(100)에 대한 콜드 데이터 저장용으로의 전환을 요청하고, 이에 대한 수락을 회신 받으면 해당 불휘발성 메모리 장치(100)를 콜드 데이터 저장용으로 전환시킬 수 있다.
도 4를 참조하면, 데이터 저장 장치(10)는 FOB(fresh out of the box) 상태에서 성능을 위하여 MLC 모드 또는 TLC 모드로 SSD를 구성하여 핫 데이터(hot data), 웜 데이터(warm data) 및 콜드 데이터(cold data)를 모두 저장하다가 PE cycle 증가량이 기준치 이상이면 QLC 모드로 전환하여 콜드 데이터(cold data)만을 저장할 수 있다.
또한, 컨트롤러(200)는 데이터 재 배열 시 유저 데이터 중 제1 타입의 데이터는 데이터가 저장된 현재 데이터 저장 장치로부터 외부 타 데이터 저장 장치로 이동시키고, 불휘발성 메모리 장치(100)의 제1 메모리 모드 영역에 저장된 유저 데이터 중 제2 타입의 데이터는 불휘발성 메모리 장치(100)의 제2 메모리 모드 영역으로 이동시킬 수 있다. 예를 들어, 현재 데이터 저장 장치를 도 1 및 도 2의 참조번호 10a1이라고 가정할 경우, 타 데이터 저장 장치는 참조번호 10a1을 제외한 10a2 ~ 10an 중 어느 하나이거나, 또는 10a2 ~ 10an, 10b1 ~ 10bn 및 10c1 ~ 10cn 중 어느 하나일 수 있다. 즉, 외부 타 데이터 저장 장치(10)는 데이터가 현재 저장되어 있는 데이터 저장 장치를 제외한 다른 데이터 저장 장치를 의미하는 것이다.
상기 데이터 재 배열은 가비지 컬렉션(garbage collection: GC), 리드 리클레임(read reclaim) 및 호스트 중앙처리장치(20)로부터의 데이터 이동 명령을 비롯하여 불휘발성 메모리 장치(100)에 저장된 데이터를 이동해야 하는 모든 경우를 포함하는 것으로 정의하기로 한다.
상기 제1 타입의 데이터는 핫 데이터(hot data) 또는 웜 데이터(warm data)일 수 있고, 제2 타입의 데이터는 콜드 데이터(cold data)일 수 있다. 또한, 제1 메모리 모드 영역은 N 비트 낸드 셀(bit NAND Cell) 영역이고, 제2 메모리 모드 영역은 N+1 비트 낸드 셀(bit NAND Cell) 영역일 수 있다. 예를 들어, 제1 메모리 모드 영역은 MLC 모드의 메모리 영역 또는 TLC 모드의 메모리 영역이고, 제2 메모리 모드 영역은 QLC 모드의 메모리 영역일 수 있다. 이때, 컨트롤러(200)는 콜드 데이터를 백그라운드 모드(background mode)에서 자동으로 이동시키는 것 역시 가능하다 할 것이다.
예를 들어, 낸드(NAND)의 PE 사이클은 SLC 모드, MLC 모드, TLC 모드 및 QLC 모드에 따라 각기 상이하다. 또한, 낸드의 프로그램 시간(program time)은 QLC 모드, TLC 모드, MLC 모드 및 SLC 모드 순서로 짧게 소요된다. 이러한 상황에서 낸드의 PE 횟수가 증가하면 리드 디스터브(read disturb) 영향이 커지기 때문에 낸드에 저장된 데이터를 신속하게 이동시켜야 한다. 올 플래시 어레이(all flash array)에서 데이터를 저장할 때는 도 6과 같이 원본 데이터(O1, O2)와 원본 데이터의 복사본 데이터(C1, C2, C3)를 데이터 저장 장치(10)(SSD 0, SSD 1, SSD 2)들에 분산 저장하거나, 또는 도 7과 같이 원본 데이터(O1-1, O1-2, O1-3, O1-4)와 이레이저 코딩 데이터(erasure coding data)(E1)를 데이터 저장 장치(10)(SSD 0, SSD 1, SSD 2)들에 분산 저장할 수 있다. 도 6 및 도 7의 원본 데이터와 복사본 데이터(또는 이레이저 코딩 데이터)는 도 1의 하나의 호스트 중앙처리장치 내 SSD(10a1 ~ 10an)에 분산 저장되거나, 또는 도 2의 서로 다른 호스트 중앙처리장치 내 SSD(10a1, 10b1, 10c1)에 분산 저장되는 경우 모두 가능하다 할 것이다.
이때, 참조번호 O1 및 O2의 원본 데이터는 하나의 완전한 원본 데이터를 의미하고, 참조번호 O1-1, O1-2, O1-3, O1-4의 원본 데이터는 원본 데이터의 일부, 즉 원본 데이터를 클러스터로 나눈 데이터를 의미하는 것이다. 상기 참조번호 O1-1, O1-2, O1-3 및 O1-4가 모두 모여야 하나의 완전한 원본 데이터인 것이다. 상기 이레이저 코딩 데이터는 데이터 복구를 위해 코딩된 여분의 데이터를 의미하는 것이다.
상술한 데이터 중 이레이저 코딩 데이터는 데이터 복구를 위한 것으로서 데이터 에러가 발생하지 않으면 읽히기 않으므로 콜드 데이터 특성을 가진다. 또한, 복사본 데이터 역시 원본 데이터에 비해 읽히지 않기 때문에 콜드 데이터 특성을 가진다. 이에, 개시된 발명에서는 복사본 데이터 및 이레이저 코딩 데이터를 콜드 데이터로 분류하는 것이다. 이러한 특성을 이용하여 원본 데이터, 복사본 데이터 및 이레이저 코딩 데이터를 데이터 타입 식별정보로 활용하는 것이다. 즉, 원본 데이터인 경우 핫 데이터 또는 웜 데이터로 간주하고, 복사본 데이터 및 이레이저 코딩 데이터를 콜드 데이터로 간주하는 것이다.
또한, 컨트롤러(200)는 라이트 요청된 데이터의 데이터 타입에 따라 제1 및 제2 메모리 모드 영역 중 어느 하나에 라이트 할 수 있다. 이때, 제1 메모리 모드 영역은 MLC 모드의 메모리 영역 또는 TLC 모드의 메모리 영역이고, 제2 메모리 모드 영역은 QLC 모드의 메모리 영역일 수 있다.
예를 들어, 컨트롤러(200)는 라이트 요청된 데이터가 핫 데이터 또는 웜 데이터임이 확인되면 MLC 모드의 메모리 영역 또는 TLC 모드의 메모리 영역에 저장하고, 라이트 요청된 데이터가 콜드 데이터임이 확인되면 QLC 모드의 메모리 영역에 저장하도록 제어할 수 있는 것이다.
또한, 컨트롤러(200)는 호스트 중앙처리장치(20)로 불휘발성 메모리 장치(100)의 전체 데이터 저장 공간 대비 콜드 데이터 저장 공간 비율을 전달할 수 있다. 예를 들어, 컨트롤러(200)는 전체 데이터 저장 공간 대비 QLC 모드로 사용하는 공간 비율 형태 또는 TLC/MLC 모드 영역 비율과 QLC 모드 영역 비율 형태의 정보를 호스트 중앙처리장치(20)로 전달할 수 있다. 이때, 불휘발성 메모리 장치(100)의 전체 데이터 저장 공간 대비 콜드 데이터 저장 공간 비율은 컨트롤러(200) 측에서 실시간으로 호스트 중앙처리장치(20)로 전달하거나, 또는 호스트 중앙처리장치(20)의 요청에 따라 회신하는 등 운용자의 필요에 따라 다양한 방법을 적용할 수 있다.
불휘발성 메모리 장치(100)는 유저 데이터 및 상기 유저 데이터와 매칭된 데이터 타입 식별정보를 포함하는 메타 데이터를 저장할 수 있다.
도 5를 참고하면, 불휘발성 메모리 장치(100)는 유저 데이터를 저장하는 유저 영역(user area) 및 메타 데이터와 ECC 데이터 등을 포함하는 유저 데이터 이외의 데이터를 저장하는 스페어 영역(spare area)을 포함할 수 있다.
상기 유저 데이터는 유저 영역에 저장되고, 데이터 타입 식별정보를 포함하는 메타 데이터는 스페어 영역에 저장될 수 있다. 이때, 데이터 타입 식별정보는 원본 데이터, 복사본 데이터 및 이레이저 코딩 데이터(erasure coding data) 중 적어도 하나 이상을 포함할 수 있다.
상술한 컨트롤러(200)는 호스트 인터페이스(210), 프로세서(220), 메모리(230) 및 메모리 인터페이스(240)를 포함할 수 있으며, 이에 대한 상세 설명은 후술하기로 한다.
도 3은 본 발명의 실시 예에 따른 데이터 저장 장치의 구성을 나타낸 도면이다. 후술하는 데이터 저장 장치 및 데이터 저장 장치 내 각 구성은 상술한 동일 명칭의 구성과 역할이 동일하여, 상세 설명은 생략하기로 한다.
도 3을 참조하면, 데이터 저장 장치(10)는 컨트롤러(200) 및 불휘발성 메모리 장치(100)를 포함할 수 있다. 상기 데이터 저장 장치(10)는 SSD(solid-state drive)일 수 있으며, 이에 한정되지 않는다.
컨트롤러(200)는 불휘발성 메모리 장치(100)의 PE 사이클 횟수가 기준치 이상이면 불휘발성 메모리 장치(100)를 콜드 데이터 저장용으로 전환하도록 제어할 수 있다.
컨트롤러(200)는 데이터 재 배열 시 유저 데이터 중 제1 타입의 데이터는 타 데이터 저장 장치로 이동(예를 들어, 도 1의 10a1 -> 10a2 이동 또는 도 2의 10a1 -> 10b1 이동)시키며 불휘발성 메모리 장치(100)의 제1 메모리 모드 영역에 저장된 유저 데이터 중 제2 타입의 데이터는 불휘발성 메모리 장치(100)의 제2 메모리 모드 영역으로 이동시키고, 라이트 요청 시 데이터의 타입에 따라 상기 제1 및 제2 메모리 모드 영역 중 어느 하나에 라이트 할 수 있다.
상술한 제1 타입의 데이터는 핫 데이터(hot data) 또는 웜 데이터(warm data)이고, 상기 제2 타입의 데이터는 콜드 데이터(cold data)일 수 있다. 또한, 제1 메모리 모드 영역은 MLC 모드의 메모리 영역 또는 TLC 모드의 메모리 영역이고, 상기 제2 메모리 모드 영역은 QLC 모드의 메모리 영역일 수 있다.
컨트롤러(200)는 호스트 중앙처리장치(20)로 불휘발성 메모리 장치(10)의 전체 데이터 저장 공간 대비 콜드 데이터 저장 공간 비율을 전달할 수 있다.
컨트롤러(200)는 불휘발성 메모리 장치(10)의 PE 사이클 횟수가 기준치 이상이면, 호스트 중앙처리장치(20)로 불휘발성 메모리 장치(100)에 대한 콜드 데이터 저장용으로의 전환을 요청하고, 이에 대한 수락을 회신 받으면 해당 불휘발성 메모리 장치(200)를 콜드 데이터 저장용으로 전환시킬 수 있다.
불휘발성 메모리 장치(100)는 유저 데이터 및 상기 유저 데이터와 매칭된 데이터 타입 식별정보를 포함하는 메타 데이터를 저장하고, 컨트롤러(200)의 제어에 따라 콜드 데이터 저장용으로 전환할 수 있다.
상기 데이터 타입 정보는 원본 데이터, 복사본 데이터 및 이레이저 코딩 데이터(erasure coding data) 중 적어도 하나 이상의 정보를 포함할 수 있다. 이때, 데이터 타입 정보는 호스트 중앙처리장치(20)로부터 라이트 요청 시 함께 전송되는 정보로 불휘발성 메모리 장치(100)의 스페어 영역(도 5의 spare area) 내 메타 데이터로 저장되어, 컨트롤러(200)에서 데이터의 이동 또는 저장 위치를 결정할 때 참조될 수 있다.
도 3을 참조하면, 본 실시 예에 따른 데이터 저장 장치(10)는 휴대폰, MP3 플레이어, 랩탑 컴퓨터, 데스크탑 컴퓨터, 게임기, TV, 차량용 인포테인먼트(in-vehicle infotainment) 시스템 등과 같은 호스트(도시되지 않음)에 의해서 액세스되는 데이터를 저장할 수 있다. 데이터 저장 장치(10)는 메모리 시스템으로 불릴 수 있다.
데이터 저장 장치(10)는 호스트 중앙처리장치와 연결되는 인터페이스 프로토콜에 따라서 다양한 종류의 저장 장치들 중 어느 하나로 제조될 수 있다. 예를 들어, 데이터 저장 장치(10)는 솔리드 스테이트 드라이브(solid state drive, SSD), MMC, eMMC, RS-MMC, micro-MMC 형태의 멀티미디어 카드(multimedia card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(secure digital) 카드, USB(universal storage bus) 저장 장치, UFS(universal flash storage) 장치, PCMCIA(personal computer memory card international association) 카드 형태의 저장 장치, PCI(peripheral component interconnection) 카드 형태의 저장 장치, PCI-E(PCI-express) 카드 형태의 저장 장치, CF(compact flash) 카드, 스마트 미디어(smart media) 카드, 메모리 스틱(memory stick) 등과 같은 다양한 종류의 저장 장치들 중 어느 하나로 구성될 수 있다.
데이터 저장 장치(10)는 다양한 종류의 패키지(package) 형태들 중 어느 하나로 제조될 수 있다. 예를 들어, 데이터 저장 장치(10)는 POP(package on package), SIP(system in package), SOC(system on chip), MCP(multi chip package), COB(chip on board), WFP(wafer-level fabricated package), WSP(wafer-level stack package) 등과 같은 다양한 종류의 패키지 형태들 중 어느 하나로 제조될 수 있다.
데이터 저장 장치(10)는 불휘발성 메모리 장치(100) 및 컨트롤러(200)를 포함할 수 있다.
불휘발성 메모리 장치(100)는 데이터 저장 장치(10)의 저장 매체로서 동작할 수 있다. 불휘발성 메모리 장치(100)는 메모리 셀에 따라서 낸드(NAND) 플래시 메모리 장치, 노어(NOR) 플래시 메모리 장치, 강유전체 커패시터를 이용한 강유전체 램(ferroelectric random access memory, FRAM), 티엠알(tunneling magneto-resistive, TMR) 막을 이용한 마그네틱 램(magnetic random access memory, MRAM), 칼코겐 화합물(chalcogenide alloys)을 이용한 상 변화 램(phase change random access memory, PRAM), 전이 금속 화합물(transition metal oxide)을 이용한 저항성 램(resistive random access memory, ReRAM) 등과 같은 다양한 형태의 불휘발성 메모리 장치들 중 어느 하나로 구성될 수 있다.
불휘발성 메모리 장치(100)는 복수의 비트라인들(도시되지 않음) 및 복수의 워드라인들(도시되지 않음)이 교차하는 영역들에 각각 배치되는 복수의 메모리 셀들을 갖는 메모리 셀 어레이(도시되지 않음)를 포함할 수 있다. 예를 들어, 메모리 셀 어레이의 각 메모리 셀은 하나의 비트를 저장하는 싱글 레벨 셀(single level cell, SLC), 2 비트의 데이터를 저장할 수 있는 멀티 레벨 셀(multi-level cell, MLC), 3 비트의 데이터를 저장할 수 있는 트리플 레벨 셀(triple level cell, TLC) 또는 4 비트의 데이터를 저장할 수 있는 쿼드러플 레벨 셀(quadruple level cell, QLC)일 수 있다. 메모리 셀 어레이(110)는 싱글 레벨 셀, 멀티 레벨 셀, 트리플 레벨 셀, 및 쿼드러플 레벨 셀 중 적어도 하나 이상을 포함할 수 있다. 예를 들어, 메모리 셀 어레이(110)는 2차원 수평 구조의 메모리 셀들을 포함할 수도 있고, 또는 3차원 수직 구조의 메모리 셀들을 포함할 수도 있다.
컨트롤러(200)는 메모리(230)에 로딩된 펌웨어 또는 소프트웨어의 구동을 통해서 데이터 저장 장치(10)의 제반 동작을 제어할 수 있다. 컨트롤러(200)는 펌웨어 또는 소프트웨어와 같은 코드 형태의 명령(instruction) 또는 알고리즘을 해독하고 구동할 수 있다. 컨트롤러(200)는 하드웨어, 또는 하드웨어와 소프트웨어가 조합된 형태로 구현될 수 있다.
컨트롤러(200)는 호스트 인터페이스(210), 프로세서(220), 메모리(230) 및 메모리 인터페이스(240)를 포함할 수 있다. 도 3에 도시하지는 않았으나, 컨트롤러(200)는 호스트로부터 제공된 라이트 데이터를 ECC(error correction code) 인코딩하여 패리티(parity)를 생성하고, 불휘발성 메모리 장치(100)로부터 독출된 리드 데이터를 패리티(parity)를 이용하여 ECC(error correction code) 디코딩하는 ECC 엔진을 더 포함할 수도 있다. ECC 엔진은 메모리 인터페이스(240) 내부 또는 외부에 구비될 수 있다.
호스트 인터페이스(210)는 호스트의 프로토콜에 대응하여 호스트와 데이터 저장 장치(10) 사이를 인터페이싱할 수 있다. 예를 들어, 호스트 인터페이스(210)는 USB(universal serial bus), UFS(universal flash storage), MMC(multimedia card), PATA(parallel advanced technology attachment), SATA(serial advanced technology attachment), SCSI(small computer system interface), SAS(serial attached SCSI), PCI(peripheral component interconnection), PCI-e(PCI express) 프로토콜 중 어느 하나를 통해 호스트와 통신할 수 있다.
프로세서(220)는 마이크로 컨트롤 유닛(micro control unit)(MCU), 중앙 처리 장치(central processing unit)(CPU)로 구성될 수 있다. 프로세서(220)는 호스트로부터 전송된 요청을 처리할 수 있다. 호스트로부터 전송된 요청을 처리하기 위해서, 프로세서(220)는 메모리(230)에 로딩된 코드 형태의 명령(instruction) 또는 알고리즘, 즉, 펌웨어를 구동하고, 호스트 인터페이스(210), 메모리(230) 및 메모리 인터페이스(240) 등과 같은 내부 장치들 및 불휘발성 메모리 장치(100)의 동작을 제어할 수 있다.
프로세서(220)는 호스트로부터 전송된 요청들에 근거하여 불휘발성 메모리 장치(100)의 동작을 제어하기 위한 제어 신호들을 생성하고, 생성된 제어 신호들을 메모리 인터페이스(240)를 통해 불휘발성 메모리 장치(100)로 제공할 수 있다.
메모리(230)는 동적 랜덤 액세스 메모리(DRAM) 또는 정적 랜덤 액세스 메모리(SRAM)를 포함할 수 있다. 메모리(230)는 프로세서(220)에 의해서 구동되는 펌웨어를 저장할 수 있다. 또한, 메모리(230)는 펌웨어의 구동에 필요한 데이터, 예를 들면, 메타 데이터를 저장할 수 있다. 즉, 메모리(230)는 프로세서(220)의 동작 메모리(working memory)로서 동작할 수 있다. 도 3에 도시되지는 않았으나, 컨트롤러(200)는 프로세서(220)에 인접하게 배치되는 프로세서 전용 메모리를 더 포함할 수 있으며, 메모리(230)에 저장된 펌웨어 및 메타 데이터는 프로세서 전용 메모리에 로드될 수도 있다.
메모리(230)는 호스트로부터 불휘발성 메모리 장치(100)로 전송될 라이트 데이터 또는 불휘발성 메모리 장치(100)로부터 독출되어 호스트로 전송될 리드 데이터를 임시 저장하기 위한 데이터 버퍼를 포함하도록 구성될 수 있다. 즉, 메모리(230)는 버퍼 메모리(buffer memory)로서 동작할 수 있다.
도 3에서는 메모리(230)가 컨트롤러(200)의 내부에 구비된 것을 예를 들어 도시하였으나, 메모리(230)는 컨트롤러(200)의 외부에 구비될 수도 있다.
메모리 인터페이스(240)는 프로세서(220)의 제어에 따라 불휘발성 메모리 장치(100)를 제어할 수 있다. 불휘발성 메모리 장치(100)가 낸드 플래시 메모리로 구성되는 경우, 메모리 인터페이스(240)는 플래시 컨트롤 탑(flash control top, FCT)으로도 불릴 수 있다. 메모리 인터페이스(240)는 프로세서(220)에 의해 생성된 제어 신호들을 불휘발성 메모리 장치(100)로 전송할 수 있다. 제어 신호들은 불휘발성 메모리 장치(100)의 동작을 제어하기 위한 커맨드, 어드레스, 동작 제어 신호 등을 포함할 수 있다. 여기에서, 동작 제어 신호는 예를 들어, 칩 인에이블 신호, 커맨드 래치 인에이블 신호, 어드레스 래치 인에이블 신호, 라이트 인에이블 신호, 리드 인에이블 신호, 데이터 스트로브 신호 등을 포함할 수 있으나, 특별히 이에 한정되는 것은 아니다. 또한, 메모리 인터페이스(240)는 라이트 데이터를 불휘발성 메모리 장치(100)로 전송하거나, 불휘발성 메모리 장치(100)로부터 리드 데이터를 수신할 수 있다.
메모리 인터페이스(240)와 불휘발성 메모리 장치(100)는 복수의 채널들(CH1~CHn))을 통해 연결될 수 있다. 메모리 인터페이스(240)는 복수의 채널들(CH1~CHn)을 통해 불휘발성 메모리 장치(100)로 커맨드, 어드레스, 동작 제어 신호 및 데이터(즉, 라이트 데이터) 등과 같은 신호들을 전송할 수 있다. 또한, 메모리 인터페이스(240)는 복수의 채널들(CH1~CHn)을 통해 불휘발성 메모리 장치(100)로부터 상태 신호(예컨대, 레디/비지(ready/busy)) 및 데이터(즉, 리드 데이터) 등을 수신할 수 있다.
도 8은 본 발명의 실시 예에 따른 솔리드 스테이트 드라이브(SSD)를 포함하는 데이터 처리 시스템을 예시적으로 나타낸 도면이다. 도 8을 참조하면, 데이터 처리 시스템(2000)은 호스트 중앙처리장치(2100)와 솔리드 스테이트 드라이브(solid state drive)(2200)(이하, SSD라 칭함)를 포함할 수 있다.
SSD(2200)는 컨트롤러(2210), 버퍼 메모리 장치(2220), 불휘발성 메모리 장치들(2231~223n), 전원 공급기(2240), 신호 커넥터(2250) 및 전원 커넥터(2260)를 포함할 수 있다.
컨트롤러(2210)는 SSD(2200)의 제반 동작을 제어할 수 있다.
버퍼 메모리 장치(2220)는 불휘발성 메모리 장치들(2231~223n)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(2220)는 불휘발성 메모리 장치들(2231~223n)로부터 읽힌 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(2220)에 임시 저장된 데이터는 컨트롤러(2210)의 제어에 따라 호스트 중앙처리장치(2100) 또는 불휘발성 메모리 장치들(2231~223n)로 전송될 수 있다.
불휘발성 메모리 장치들(2231~223n)은 SSD(2200)의 저장 매체로 사용될 수 있다. 불휘발성 메모리 장치들(2231~223n) 각각은 복수의 채널들(CH1~CHn)을 통해 컨트롤러(2210)와 연결될 수 있다. 하나의 채널에는 하나 또는 그 이상의 불휘발성 메모리 장치가 연결될 수 있다. 하나의 채널에 연결되는 불휘발성 메모리 장치들은 동일한 신호 버스 및 데이터 버스에 연결될 수 있다.
전원 공급기(2240)는 전원 커넥터(2260)를 통해 입력된 전원(PWR)을 SSD(2200) 내부에 제공할 수 있다. 전원 공급기(2240)는 보조 전원 공급기(2241)를 포함할 수 있다. 보조 전원 공급기(2241)는 서든 파워 오프(sudden power off)가 발생되는 경우, SSD(2200)가 정상적으로 종료될 수 있도록 전원을 공급할 수 있다. 보조 전원 공급기(2241)는 전원(PWR)을 충전할 수 있는 대용량 캐패시터들(capacitors)을 포함할 수 있다.
컨트롤러(2210)는 신호 커넥터(2250)를 통해서 호스트 중앙처리장치(2100)와 신호(SGL)를 주고받을 수 있다. 여기에서, 신호(SGL)는 커맨드, 어드레스, 데이터 등을 포함할 수 있다. 신호 커넥터(2250)는 호스트 중앙처리장치(2100)와 SSD(2200)의 인터페이스 방식에 따라 다양한 형태의 커넥터로 구성될 수 있다.
도 9는 도 8의 컨트롤러의 구성을 예시적으로 나타낸 도면이다. 도 9를 참조하면, 컨트롤러(2210)는 호스트 인터페이스 유닛(2211), 컨트롤 유닛(2212), 랜덤 액세스 메모리(2213), 에러 정정 코드(ECC) 유닛(2214) 및 메모리 인터페이스 유닛(2215)을 포함할 수 있다.
호스트 인터페이스 유닛(2211)은, 호스트 중앙처리장치(2100)의 프로토콜에 따라서, 호스트 중앙처리장치(2100)와 SSD(2200)를 인터페이싱할 수 있다. 예를 들면, 호스트 인터페이스 유닛(2211)은, 시큐어 디지털(secure digital), USB(universal serial bus), MMC(multi-media card), eMMC(embedded MMC), PCMCIA(personal computer memory card international association), PATA(parallel advanced technology attachment), SATA(serial advanced technology attachment), SCSI(small computer system interface), SAS(serial attached SCSI), PCI(peripheral component interconnection), PCI-E(PCI Express), UFS(universal flash storage) 프로토콜들 중 어느 하나를 통해서 호스트 중앙처리장치(2100)와 통신할 수 있다. 또한, 호스트 인터페이스 유닛(2211)은 호스트 중앙처리장치(2100)가 SSD(2200)를 범용 데이터 저장 장치, 예를 들면, 하드 디스크 드라이브(HDD)로 인식하도록 지원하는 디스크 에뮬레이션(disk emulation) 기능을 수행할 수 있다.
컨트롤 유닛(2212)은 호스트 중앙처리장치(2100)로부터 입력된 신호(SGL)를 분석하고 처리할 수 있다. 컨트롤 유닛(2212)은 SSD(2200)를 구동하기 위한 펌웨어 또는 소프트웨어에 따라서 내부 기능 블록들의 동작을 제어할 수 있다. 랜덤 액세스 메모리(2213)는 이러한 펌웨어 또는 소프트웨어를 구동하기 위한 동작 메모리로서 사용될 수 있다.
에러 정정 코드(ECC) 유닛(2214)은 불휘발성 메모리 장치들(2231~223n)로 전송될 데이터의 패리티 데이터를 생성할 수 있다. 생성된 패리티 데이터는 데이터와 함께 불휘발성 메모리 장치들(2231~223n)에 저장될 수 있다. 에러 정정 코드(ECC) 유닛(2214)은 패리티 데이터에 근거하여 불휘발성 메모리 장치들(2231~223n)로부터 독출된 데이터의 에러를 검출할 수 있다. 만약, 검출된 에러가 정정 범위 내이면, 에러 정정 코드(ECC) 유닛(2214)은 검출된 에러를 정정할 수 있다.
메모리 인터페이스 유닛(2215)은, 컨트롤 유닛(2212)의 제어에 따라서, 불휘발성 메모리 장치들(2231~223n)에 커맨드 및 어드레스와 같은 제어 신호를 제공할 수 있다. 그리고 메모리 인터페이스 유닛(2215)은, 컨트롤 유닛(2212)의 제어에 따라서, 불휘발성 메모리 장치들(2231~223n)과 데이터를 주고받을 수 있다. 예를 들면, 메모리 인터페이스 유닛(2215)은 버퍼 메모리 장치(2220)에 저장된 데이터를 불휘발성 메모리 장치들(2231~223n)로 제공하거나, 불휘발성 메모리 장치들(2231~223n)로부터 읽힌 데이터를 버퍼 메모리 장치(2220)로 제공할 수 있다.
도 10은 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 데이터 처리 시스템을 예시적으로 나타낸 도면이다. 도 10을 참조하면, 데이터 처리 시스템(3000)은 호스트 중앙처리장치(3100)와 데이터 저장 장치(3200)를 포함할 수 있다.
호스트 중앙처리장치(3100)는 인쇄 회로 기판(printed circuit board)과 같은 기판(board) 형태로 구성될 수 있다. 비록 도시되지 않았지만, 호스트 중앙처리장치(3100)는 호스트 중앙처리장치의 기능을 수행하기 위한 내부 기능 블록들을 포함할 수 있다.
도 10에서는 호스트 중앙처리장치(3100)가 단일 데이터 저장 장치(3200)와 연결되는 경우만을 예로 들어 도시하였지만, 도 1 및 도 2에서 도시하는 바와 같이 다수의 데이터 저장 장치(10)와 연결될 수 있음은 당연하다 할 것이다.
호스트 중앙처리장치(3100)는 소켓(socket), 슬롯(slot) 또는 커넥터(connector)와 같은 접속 터미널(3110)을 포함할 수 있다. 데이터 저장 장치(3200)는 접속 터미널(3110)에 마운트(mount)될 수 있다.
데이터 저장 장치(3200)는 인쇄 회로 기판과 같은 기판 형태로 구성될 수 있다. 데이터 저장 장치(3200)는 메모리 모듈 또는 메모리 카드로 불릴 수 있다. 데이터 저장 장치(3200)는 컨트롤러(3210), 버퍼 메모리 장치(3220), 불휘발성 메모리 장치(3231~3232), PMIC(power management integrated circuit)(3240) 및 접속 터미널(3250)을 포함할 수 있다.
컨트롤러(3210)는 데이터 저장 장치(3200)의 제반 동작을 제어할 수 있다. 컨트롤러(3210)는 도 9에 도시된 컨트롤러(2210)와 동일하게 구성될 수 있다.
버퍼 메모리 장치(3220)는 불휘발성 메모리 장치들(3231~3232)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(3220)는 불휘발성 메모리 장치들(3231~3232)로부터 읽힌 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(3220)에 임시 저장된 데이터는 컨트롤러(3210)의 제어에 따라 호스트 중앙처리장치(3100) 또는 불휘발성 메모리 장치들(3231~3232)로 전송될 수 있다.
불휘발성 메모리 장치들(3231~3232)은 데이터 저장 장치(3200)의 저장 매체로 사용될 수 있다.
PMIC(3240)는 접속 터미널(3250)을 통해 입력된 전원을 데이터 저장 장치(3200) 내부에 제공할 수 있다. PMIC(3240)는, 컨트롤러(3210)의 제어에 따라서, 데이터 저장 장치(3200)의 전원을 관리할 수 있다.
접속 터미널(3250)은 호스트 중앙처리장치의 접속 터미널(3110)에 연결될 수 있다. 접속 터미널(3250)을 통해서, 호스트 중앙처리장치(3100)와 데이터 저장 장치(3200) 간에 커맨드, 어드레스, 데이터 등과 같은 신호와, 전원이 전달될 수 있다. 접속 터미널(3250)은 호스트 중앙처리장치(3100)와 데이터 저장 장치(3200)의 인터페이스 방식에 따라 다양한 형태로 구성될 수 있다. 접속 터미널(3250)은 데이터 저장 장치(3200)의 어느 한 변에 배치될 수 있다.
도 11은 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 데이터 처리 시스템을 예시적으로 나타낸 도면이다. 도 11을 참조하면, 데이터 처리 시스템(4000)은 호스트 중앙처리장치(4100)와 데이터 저장 장치(4200)를 포함할 수 있다.
호스트 중앙처리장치(4100)는 인쇄 회로 기판(printed circuit board)과 같은 기판(board) 형태로 구성될 수 있다. 비록 도시되지 않았지만, 호스트 중앙처리장치(4100)는 호스트 중앙처리장치의 기능을 수행하기 위한 내부 기능 블록들을 포함할 수 있다.
데이터 저장 장치(4200)는 표면 실장형 패키지 형태로 구성될 수 있다. 데이터 저장 장치(4200)는 솔더 볼(solder ball)(4250)을 통해서 호스트 중앙처리장치(4100)에 마운트 될 수 있다. 데이터 저장 장치(4200)는 컨트롤러(4210), 버퍼 메모리 장치(4220) 및 불휘발성 메모리 장치(4230)를 포함할 수 있다.
컨트롤러(4210)는 데이터 저장 장치(4200)의 제반 동작을 제어할 수 있다. 컨트롤러(4210)는 도 9에 도시된 컨트롤러(2210)와 동일하게 구성될 수 있다.
버퍼 메모리 장치(4220)는 불휘발성 메모리 장치(4230)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(4220)는 불휘발성 메모리 장치들(4230)로부터 읽힌 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(4220)에 임시 저장된 데이터는 컨트롤러(4210)의 제어에 따라 호스트 중앙처리장치(4100) 또는 불휘발성 메모리 장치(4230)로 전송될 수 있다.
불휘발성 메모리 장치(4230)는 데이터 저장 장치(4200)의 저장 매체로 사용될 수 있다.
도 12는 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 네트워크 시스템(5000)을 예시적으로 나타낸 도면이다. 도 12를 참조하면, 네트워크 시스템(5000)은 네트워크(5500)를 통해서 연결된 서버 시스템(5300) 및 복수의 클라이언트 시스템들(5410~5430)을 포함할 수 있다.
서버 시스템(5300)은 복수의 클라이언트 시스템들(5410~5430)의 요청에 응답하여 데이터를 서비스할 수 있다. 예를 들면, 서버 시스템(5300)은 복수의 클라이언트 시스템들(5410~5430)로부터 제공된 데이터를 저장할 수 있다. 다른 예로서, 서버 시스템(5300)은 복수의 클라이언트 시스템들(5410~5430)로 데이터를 제공할 수 있다.
서버 시스템(5300)은 호스트 중앙처리장치(5100) 및 데이터 저장 장치(5200)를 포함할 수 있다. 데이터 저장 장치(5200)는 도 3의 데이터 저장 장치(10), 도 8의 데이터 저장 장치(2200), 도 10의 데이터 저장 장치(3200) 및 도 11의 데이터 저장 장치(4200)로 구성될 수 있다.
도 13은 본 발명의 실시 예에 따른 데이터 저장 장치에 포함된 불휘발성 메모리 장치를 예시적으로 보여주는 블록도이다. 도 13을 참조하면, 불휘발성 메모리 장치(100)는 메모리 셀 어레이(110), 행 디코더(120), 열 디코더(130), 데이터 읽기/쓰기 블록(140), 전압 발생기(150) 및 제어 로직(160)을 포함할 수 있다.
메모리 셀 어레이(110)는 워드 라인들(WL1~WLm)과 비트 라인들(BL1~BLn)이 서로 교차된 영역에 배열된 메모리 셀(MC)들을 포함할 수 있다.
행 디코더(120)는 워드 라인들(WL1~WLm)을 통해서 메모리 셀 어레이(110)와 연결될 수 있다. 행 디코더(120)는 제어 로직(160)의 제어에 따라 동작할 수 있다. 행 디코더(120)는 외부 장치(도시되지 않음)로부터 제공된 어드레스를 디코딩할 수 있다. 행 디코더(120)는 디코딩 결과에 근거하여 워드 라인들(WL1~WLm)을 선택하고, 구동할 수 있다. 예시적으로, 행 디코더(120)는 전압 발생기(150)로부터 제공된 워드 라인 전압을 워드 라인들(WL1~WLm)에 제공할 수 있다.
데이터 읽기/쓰기 블럭(140)은 비트 라인들(BL1~BLn)을 통해서 메모리 셀 어레이(110)와 연결될 수 있다. 데이터 읽기/쓰기 블럭(140)은 비트 라인들(BL1~BLn) 각각에 대응하는 읽기/쓰기 회로들(RW1~RWn)을 포함할 수 있다. 데이터 읽기/쓰기 블럭(140)은 제어 로직(160)의 제어에 따라 동작할 수 있다. 데이터 읽기/쓰기 블럭(140)은 동작 모드에 따라서 쓰기 드라이버로서 또는 감지 증폭기로서 동작할 수 있다. 예를 들면, 데이터 읽기/쓰기 블럭(140)은 쓰기 동작 시 외부 장치로부터 제공된 데이터를 메모리 셀 어레이(110)에 저장하는 쓰기 드라이버로서 동작할 수 있다. 다른 예로서, 데이터 읽기/쓰기 블럭(140)은 읽기 동작 시 메모리 셀 어레이(110)로부터 데이터를 독출하는 감지 증폭기로서 동작할 수 있다.
열 디코더(130)는 제어 로직(160)의 제어에 따라 동작할 수 있다. 열 디코더(130)는 외부 장치로부터 제공된 어드레스를 디코딩할 수 있다. 열 디코더(130)는 디코딩 결과에 근거하여 비트 라인들(BL1~BLn) 각각에 대응하는 데이터 읽기/쓰기 블럭(140)의 읽기/쓰기 회로들(RW1~RWn)과 데이터 입출력 라인(또는 데이터 입출력 버퍼)을 연결할 수 있다.
전압 발생기(150)는 불휘발성 메모리 장치(100)의 내부 동작에 사용되는 전압을 생성할 수 있다. 전압 발생기(150)에 의해서 생성된 전압들은 메모리 셀 어레이(110)의 메모리 셀들에 인가될 수 있다. 예를 들면, 프로그램 동작 시 생성된 프로그램 전압은 프로그램 동작이 수행될 메모리 셀들의 워드 라인에 인가될 수 있다. 다른 예로서, 소거 동작 시 생성된 소거 전압은 소거 동작이 수행될 메모리 셀들의 웰-영역에 인가될 수 있다. 다른 예로서, 읽기 동작 시 생성된 읽기 전압은 읽기 동작이 수행될 메모리 셀들의 워드 라인에 인가될 수 있다.
제어 로직(160)은 외부 장치로부터 제공된 제어 신호에 근거하여 불휘발성 메모리 장치(100)의 제반 동작을 제어할 수 있다. 예를 들면, 제어 로직(160)은 불휘발성 메모리 장치(100)의 읽기, 쓰기, 소거 동작과 같은 불휘발성 메모리 장치(100)의 동작을 제어할 수 있다.
본 발명이 속하는 기술분야의 통상의 기술자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
10: 데이터 저장 장치 20: 호스트 중앙처리장치
100: 불휘발성 메모리 장치 200: 컨트롤러
210: 호스트 인터페이스 220: 프로세서
230: 메모리 240: 메모리 인터페이스

Claims (18)

  1. 불휘발성 메모리 장치의 PE 사이클 횟수가 기준치 이상이면 상기 불휘발성 메모리 장치를 콜드 데이터 저장용으로 전환하도록 제어하는 컨트롤러; 및
    유저 데이터 및 상기 유저 데이터와 매칭된 데이터 타입 식별정보를 포함하는 메타 데이터를 저장하는 불휘발성 메모리 장치를 포함하고,
    상기 컨트롤러는 데이터 재 배열 시 상기 유저 데이터 중 제1 타입의 데이터는 상기 데이터가 저장된 현재 데이터 저장 장치로부터 외부 타 데이터 저장 장치로 이동시키며 상기 불휘발성 메모리 장치의 제1 메모리 모드 영역에 저장된 상기 유저 데이터 중 제2 타입의 데이터는 상기 불휘발성 메모리 장치의 제2 메모리 모드 영역으로 이동시키고, 라이트 요청 시 상기 데이터의 타입에 따라 상기 제1 및 제2 메모리 모드 영역 중 어느 하나에 라이트 하는 데이터 저장 장치.
  2. 제1항에 있어서,
    상기 제1 타입의 데이터는 핫 데이터(hot data) 또는 웜 데이터(warm data)이고, 상기 제2 타입의 데이터는 콜드 데이터(cold data)인 데이터 저장 장치.
  3. 제1항에 있어서,
    상기 제1 메모리 모드 영역은 N 비트 낸드 셀(bit NAND Cell) 영역이고, 상기 제2 메모리 모드 영역은 N+1 비트 낸드 셀(bit NAND Cell) 영역인 데이터 저장 장치.
  4. 제1항에 있어서,
    상기 컨트롤러는,
    호스트 중앙처리장치로 불휘발성 메모리 장치의 전체 데이터 저장 공간 대비 콜드 데이터 저장 공간 비율을 전달하는 데이터 저장 장치.
  5. 제1항에 있어서,
    상기 컨트롤러는,
    상기 불휘발성 메모리 장치의 PE 사이클 횟수가 기준치 이상이면, 호스트 중앙처리장치로 상기 불휘발성 메모리 장치에 대한 콜드 데이터 저장용으로의 전환을 요청하고, 이에 대한 수락을 회신 받으면 해당 불휘발성 메모리 장치를 콜드 데이터 저장용으로 전환시키는 데이터 저장 장치.
  6. 제1항에 있어서,
    상기 데이터 저장 장치는 SSD(solid-state drive)인 데이터 저장 장치.
  7. 복수의 데이터 저장 장치 각각에 대한 PE 사이클 횟수에 따라 콜드 데이터 저장용 데이터 저장 장치로 사용할지 여부를 판단하는 호스트 중앙처리장치; 및
    불휘발성 메모리 장치의 PE 사이클 횟수에 따라 메모리 모드를 전환하고, 상기 불휘발성 메모리 장치에 저장된 데이터 및 라이트 요청된 데이터의 데이터 타입에 따라 데이터 저장 위치를 결정하여 저장하는 복수의 데이터 저장 장치;
    를 포함하는 스토리지 시스템.
  8. 제7항에 있어서,
    상기 데이터 저장 장치는,
    상기 불휘발성 메모리 장치의 PE 사이클 횟수가 기준치 이상이면 상기 불휘발성 메모리 장치를 콜드 데이터 저장용으로 전환하는 컨트롤러; 및
    유저 데이터 및 상기 유저 데이터와 매칭된 데이터 타입 식별정보를 포함하는 메타 데이터를 저장하는 불휘발성 메모리 장치를 포함하고,
    상기 컨트롤러는 데이터 재 배열 시 상기 유저 데이터 중 제1 타입의 데이터는 상기 데이터가 저장된 현재 데이터 저장 장치로부터 타 데이터 저장 장치로 이동시키며 상기 불휘발성 메모리 장치의 제1 메모리 모드 영역에 저장된 상기 유저 데이터 중 제2 타입의 데이터는 상기 불휘발성 메모리 장치의 제2 메모리 모드 영역으로 이동시키고, 라이트 요청된 데이터의 데이터 타입에 따라 상기 제1 및 제2 메모리 모드 영역 중 어느 하나에 라이트 하는 스토리지 시스템.
  9. 제8항에 있어서,
    상기 호스트 중앙처리장치는,
    상기 복수의 데이터 저장 장치 중 상기 PE 사이클의 횟수가 기준치 이상인 데이터 저장 장치로 콜드 데이터 저장용 데이터 저장 장치로의 전환 명령을 전송하는 스토리지 시스템.
  10. 제8항에 있어서,
    상기 컨트롤러는,
    상기 불휘발성 메모리 장치의 PE 사이클 횟수가 기준치 이상이면, 호스트 중앙처리장치로 상기 불휘발성 메모리 장치에 대한 콜드 데이터 저장용으로의 전환을 요청하고, 이에 대한 수락을 회신 받으면 해당 불휘발성 메모리 장치를 콜드 데이터 저장용으로 전환시키는 스토리지 시스템.
  11. 제8항에 있어서,
    상기 제1 타입의 데이터는 핫 데이터(hot data) 또는 웜 데이터(warm data)이고, 상기 제2 타입의 데이터는 콜드 데이터(cold data)인 스토리지 시스템.
  12. 제8항에 있어서,
    상기 제1 메모리 모드 영역은 N 비트 낸드 셀(bit NAND Cell) 영역이고, 상기 제2 메모리 모드 영역은 N+1 비트 낸드 셀(bit NAND Cell) 영역인 스토리지 시스템.
  13. 제8항에 있어서,
    상기 컨트롤러는,
    상기 호스트 중앙처리장치로 불휘발성 메모리 장치의 전체 데이터 저장 공간 대비 콜드 데이터 저장 공간 비율을 전달하는 스토리지 시스템.
  14. 제8항에 있어서,
    상기 데이터 저장 장치는 SSD(solid-state drive)인 스토리지 시스템.
  15. 제8항에 있어서,
    상기 데이터 저장 장치는,
    상기 호스트 중앙처리장치로부터 전송되는 데이터 이동 명령을 수신하면, 데이터별 상기 데이터 타입 식별정보를 확인하여 제2 타입의 데이터를 상기 제2 메모리 모드 영역으로 이동시키거나, 또는 타 데이터 저장 장치로 이동시키는 스토리지 시스템.
  16. 제7항에 있어서,
    상기 호스트 중앙처리장치는 상기 복수의 데이터 저장 장치로 데이터 라이트 요청 시 상기 데이터 타입 식별정보를 함께 전송하는 스토리지 시스템.
  17. 제7항에 있어서,
    상기 복수의 데이터 저장 장치 각각은,
    데이터 저장 장치의 PE 사이클 정보를 포함하는 수명지표를 상기 호스트 중앙처리장치로 전달하는 스토리지 시스템.
  18. 제7항에 있어서,
    상기 복수의 데이터 저장 장치 각각은 PCIe P2P(PCI Express peer to peer) 통신을 지원하며,
    상기 복수의 데이터 저장 장치는 서로 간에 상기 PCIe P2P 방식으로 상기 불휘발성 메모리 장치에 저장된 데이터를 이동시키는 스토리지 시스템.
KR1020190143315A 2019-11-11 2019-11-11 데이터 저장 장치 및 이를 이용한 스토리지 시스템 KR20210056625A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020190143315A KR20210056625A (ko) 2019-11-11 2019-11-11 데이터 저장 장치 및 이를 이용한 스토리지 시스템
US16/897,017 US11385834B2 (en) 2019-11-11 2020-06-09 Data storage device, storage system using the same, and method of operating the same
CN202010671635.XA CN112783429A (zh) 2019-11-11 2020-07-14 数据存储装置、使用其的存储***及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190143315A KR20210056625A (ko) 2019-11-11 2019-11-11 데이터 저장 장치 및 이를 이용한 스토리지 시스템

Publications (1)

Publication Number Publication Date
KR20210056625A true KR20210056625A (ko) 2021-05-20

Family

ID=75750142

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190143315A KR20210056625A (ko) 2019-11-11 2019-11-11 데이터 저장 장치 및 이를 이용한 스토리지 시스템

Country Status (3)

Country Link
US (1) US11385834B2 (ko)
KR (1) KR20210056625A (ko)
CN (1) CN112783429A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11709617B2 (en) * 2020-08-19 2023-07-25 Micron Technology, Inc. Multi-stage memory device performance notification

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8266503B2 (en) * 2009-03-13 2012-09-11 Fusion-Io Apparatus, system, and method for using multi-level cell storage in a single-level cell mode
US20120317337A1 (en) * 2011-06-09 2012-12-13 Microsoft Corporation Managing data placement on flash-based storage by use
KR101403922B1 (ko) 2011-08-25 2014-06-09 인하대학교 산학협력단 접근 빈도에 따라 데이터를 할당하는 저장장치 및 저장방법
US8996781B2 (en) * 2012-11-06 2015-03-31 OCZ Storage Solutions Inc. Integrated storage/processing devices, systems and methods for performing big data analytics
KR101480424B1 (ko) 2013-03-06 2015-01-13 서울시립대학교 산학협력단 하이브리드 플래시 메모리의 성능과 수명 최적화 장치 및 방법
US10228862B2 (en) * 2017-03-15 2019-03-12 Western Digital Technologies, Inc. Capacity-aware wear leveling in solid-state storage devices
US10372342B2 (en) * 2017-10-02 2019-08-06 Western Digital Technologies, Inc. Multi-level cell solid state device and method for transferring data between a host and the multi-level cell solid state device
US10474361B1 (en) * 2018-05-02 2019-11-12 Seagate Technology Llc Consolidating non-volatile memory across multiple storage devices for front end processing
US11036411B2 (en) * 2019-06-24 2021-06-15 Western Digital Technologies, Inc. Yield improvement through block budget optimization by using a transient pool of multi-level blocks
US11347403B2 (en) * 2019-09-04 2022-05-31 Seagate Technolagy LLC Extending the life of a solid state drive by using MLC flash blocks in SLC mode
US12019506B2 (en) * 2019-09-24 2024-06-25 Micron Technology, Inc. Imprint recovery management for memory systems

Also Published As

Publication number Publication date
US11385834B2 (en) 2022-07-12
US20210141565A1 (en) 2021-05-13
CN112783429A (zh) 2021-05-11

Similar Documents

Publication Publication Date Title
US10891236B2 (en) Data storage device and operating method thereof
KR102419036B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20200095103A (ko) 데이터 저장 장치 및 그 동작 방법
KR102592803B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
US10922000B2 (en) Controller, operating method thereof, and memory system including the same
US20200218653A1 (en) Controller, data storage device, and operating method thereof
KR20200025184A (ko) 불휘발성 메모리 장치, 이를 포함하는 데이터 저장 장치 및 그 동작 방법
KR20200042791A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20200121645A (ko) 컨트롤러 및 그것의 동작 방법과 메모리 시스템
US20200310983A1 (en) Controller, memory system and operating method thereof
KR20200114212A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR102544162B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20210144249A (ko) 저장 장치 및 이의 동작 방법
US20220229775A1 (en) Data storage device and operating method thereof
KR20210013445A (ko) 컨트롤러, 메모리 시스템 및 그것의 동작 방법
KR20200114086A (ko) 컨트롤러, 메모리 시스템 및 그것의 동작 방법
KR102270103B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20190095825A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR102645786B1 (ko) 컨트롤러, 메모리 시스템 및 그것의 동작 방법
KR20210156010A (ko) 저장 장치 및 그 동작 방법
KR20210068734A (ko) 데이터 저장 장치 및 그것의 동작 방법
US11385834B2 (en) Data storage device, storage system using the same, and method of operating the same
US11157401B2 (en) Data storage device and operating method thereof performing a block scan operation for checking for valid page counts
KR20210156061A (ko) 저장 장치 및 그 동작 방법
KR20210079894A (ko) 데이터 저장 장치 및 그것의 동작 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal