KR102597252B1 - Method for mounting semiconductors provided with bumps on substrate locations of a substrate - Google Patents

Method for mounting semiconductors provided with bumps on substrate locations of a substrate Download PDF

Info

Publication number
KR102597252B1
KR102597252B1 KR1020160103073A KR20160103073A KR102597252B1 KR 102597252 B1 KR102597252 B1 KR 102597252B1 KR 1020160103073 A KR1020160103073 A KR 1020160103073A KR 20160103073 A KR20160103073 A KR 20160103073A KR 102597252 B1 KR102597252 B1 KR 102597252B1
Authority
KR
South Korea
Prior art keywords
substrate
camera
bonding head
optical marking
flip chip
Prior art date
Application number
KR1020160103073A
Other languages
Korean (ko)
Other versions
KR20170026136A (en
Inventor
플로리안 슈페르
Original Assignee
베시 스위처랜드 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 베시 스위처랜드 아게 filed Critical 베시 스위처랜드 아게
Publication of KR20170026136A publication Critical patent/KR20170026136A/en
Application granted granted Critical
Publication of KR102597252B1 publication Critical patent/KR102597252B1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67121—Apparatus for making assemblies not otherwise provided for, e.g. package constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67282—Marking devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67712—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations the substrate being handled substantially vertically
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/681—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment using optical controlling means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75702—Means for aligning in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75753—Means for optical alignment, e.g. sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/758—Means for moving parts
    • H01L2224/75821—Upper part of the bonding apparatus, i.e. bonding head
    • H01L2224/75824—Translational mechanism
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/81132—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed outside the semiconductor or solid-state body, i.e. "off-chip"
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

본 발명은 기판의 기판 위치상에 플립 칩(flip chip)으로서 범프를 구비하는 반도체 칩을 장착하기 위한 방법에 관한 것이다. 본 방법은 고정형으로 배치된 캐비티 내에 플립 칩을 배치하는 단계를 포함하며 거기에서 범프들은 융제로 습윤되고 플립 칩의 위치는 카메라에 의해 측정된다. 본 방법은 수송 헤드와 본딩 헤드의 이용을 포함하며, 그것은 신속하고 매우 정확한 장착을 가능하게 한다.The present invention relates to a method for mounting a semiconductor chip with a bump as a flip chip on a substrate position on a substrate. The method involves placing a flip chip in a fixedly positioned cavity where the bumps are wetted with a flux and the position of the flip chip is measured by a camera. The method involves the use of a transport head and a bonding head, which allows for rapid and highly accurate mounting.

Description

범프를 구비하는 반도체를 기판의 기판 위치상에 장착하기 위한 방법{METHOD FOR MOUNTING SEMICONDUCTORS PROVIDED WITH BUMPS ON SUBSTRATE LOCATIONS OF A SUBSTRATE}A method for mounting a semiconductor having bumps on a substrate position of a substrate {METHOD FOR MOUNTING SEMICONDUCTORS PROVIDED WITH BUMPS ON SUBSTRATE LOCATIONS OF A SUBSTRATE}

본 발명은 범프를 구비하는 반도체 칩을 기판의 기판 위치상에 플립 칩(flip chip)으로서 장착하기 위한 방법에 관한 것이다.The present invention relates to a method for mounting a semiconductor chip with bumps as a flip chip on a substrate position of a substrate.

한편으로 매우 높은 위치 정밀도와 다른 한편으로 최고 가능한 처리량을 가능하게 위한 반도체 칩을 기판상에 플립 칩으로서 장착하기 위한 방법에 관한 연구가 계속되어 왔다. Research has continued on methods for mounting semiconductor chips as flip chips on a substrate to enable very high positioning precision on the one hand and the highest possible throughput on the other.

본 발명은, 한편으로 매우 높은 위치 정밀도와 다른 한편으로 최고 가능한 처리량을 가능하게 하는, 반도체 칩을 기판상에 플립 칩으로서 장착하기 위한 방법을 개발하는 목적에 기초한다.The present invention is based on the objective of developing a method for mounting semiconductor chips as flip chips on a substrate, which allows for very high positional precision on the one hand and the highest possible throughput on the other.

상기 목적은 특허청구범위에 기재된 특징들을 갖는 본 발명에 의해 달성된다. The above object is achieved by the present invention having the features specified in the claims.

본 발명에 의하면, 한편으로 매우 높은 위치 정밀도와 다른 한편으로 최고 가능한 처리량을 가능하게 하는, 반도체 칩을 기판상에 플립 칩으로서 장착하기 위한 방법이 제공된다.According to the invention, a method is provided for mounting a semiconductor chip as a flip chip on a substrate, which enables very high positioning precision on the one hand and the highest possible throughput on the other.

본 명세서에 포함되고 그것의 일부를 구성하는 첨부 도면은 본 발명의 하나 이상의 실시 형태를 예시하며, 상세한 설명과 함께 본 발명의 원리 및 구현을 설명하는 역할을 한다. 도면은 개략적이며 축척에 맞게 도시되지 않는다.
도 1은 범프를 구비하는 반도체 칩을 플립 칩으로서 장착하기 위한 장치의 측면도를 개략적으로 도시한다.
도 2는 평면도로 카메라 지지체(camera support)를 도시한다.
도 3은 픽셀 좌표계(pixel coordinate system)와 기계 좌표계(machine coordinate system)를 도시한다.The accompanying drawings, which are incorporated into and constitute a part of this specification, illustrate one or more embodiments of the invention and, together with the detailed description, serve to explain the principles and implementation of the invention. The drawings are schematic and not drawn to scale.
Figure 1 schematically shows a side view of an apparatus for mounting a semiconductor chip with bumps as a flip chip.
Figure 2 shows the camera support in plan view.
Figure 3 shows a pixel coordinate system and a machine coordinate system.

도 1은 범프(1)를 구비하는 반도체 칩(2)을 플립 칩(3)으로서 장착하기 위한 장치의 측면도를 개략적으로 도시하며, 그것은 본 발명에 따른 방법을 수행하기 위해 구성된다. 그 장치는 반도체 칩(2)을 제공하기 위한 웨이퍼 테이블(4), 픽업 헤드(pickup head)(6)를 갖춘 플립 장치(5), 수송 헤드(8)를 갖춘 제1 수송 시스템(7), 본딩 헤드(bonding head)(10)를 갖춘 제2 수송 시스템(9), 지지체(12) 상에 기판(11)을 공급 및 제공하기 위한 수송 시스템(미도시), 융제(fluxing agent)로 반도체 칩을 습윤시키기 위한 장치(13), 제1 카메라(14) 및 제2 카메라(15)를 포함한다. 장치(13)는 카메라 지지체(16), 베이스(base)가 투명한 캐비티(cavity)(18)를 갖춘 플레이트(17), 그리고 하향으로 개방된 융제 용기(19)를 포함한다. 본딩 헤드(10)의 위치는 기계 좌표에 의해 설명된다. 장치는 제어 장치에 의해 제어되며, 그것은 도시되어 있지 않다.Figure 1 schematically shows a side view of an apparatus for mounting a semiconductor chip 2 with bumps 1 as a flip chip 3, which is configured for carrying out the method according to the invention. The device includes a wafer table (4) for providing semiconductor chips (2), a flip device (5) with a pickup head (6), a first transport system (7) with a transport head (8), A second transport system 9 with a bonding head 10, a transport system (not shown) for feeding and providing the substrate 11 on the support 12, a semiconductor chip as a fluxing agent. It includes a device 13 for wetting, a first camera 14 and a second camera 15. The device 13 comprises a camera support 16, a plate 17 with a transparent base and a cavity 18, and a downwardly open flux vessel 19. The position of the bonding head 10 is described by machine coordinates. The device is controlled by a control device, which is not shown.

제1 수송 시스템(7)은 적어도 2개의 공간 방향으로 수송 헤드(8)를 이동시키도록 구성된다. 제2 수송 시스템(9)은 3개의 공간 방향으로 본딩 헤드(10)를 이동시키도록 구성된다.The first transport system 7 is configured to move the transport head 8 in at least two spatial directions. The second transport system 9 is configured to move the bonding head 10 in three spatial directions.

본 발명에 따른 방법을 수행하기에 또한 적합한 또 다른 장치에 있어서, 웨이퍼 테이블(4)과 픽업 헤드(pickup head)(6)를 갖춘 플립 장치(5)는 존재하지 않으며, 반도체 칩(2)을 직접 플립 칩(3)으로서 제공하는 (피더(feeder)로서 또한 알려진) 공급 장치에 의해 대체된다. 그러한 장치의 경우, 도 1에서 참조번호 4로 도시된 요소는 공급 장치를 나타낸다.In another device also suitable for carrying out the method according to the invention, there is no flip device 5 with a wafer table 4 and a pickup head 6, and the semiconductor chips 2 are It is replaced by a feeding device (also known as a feeder) that provides directly as a flip chip (3). For such a device, the element shown with reference numeral 4 in Figure 1 represents the supply device.

카메라 지지체(16)는 장치상에 고정형으로 배치되며, 제1 카메라(14)가 고정되는 베이스(20), 및 적어도 2개의 측벽(21)을 포함한다. 플레이트(17)는 카메라 지지체(16) 상에 탈착가능하게 장착된다. 도 2는 평면도로 카메라 지지체(16)를 도시한다. 카메라 지지체(16)는 제1 광학 마킹(optical marking)(22)과, 선택적으로, 적어도 하나의 추가 광학 마킹(23)을 포함한다. 카메라 지지체(16)는 제1 카메라(14)와 광학 마킹(들)(22, 및 선택적으로 23)이 서로에 대하여 경직된 기하학적 관계에 있도록 기계적으로 강성으로 형성되어서, 제1 카메라(14)의 이미지에 할당되는 픽셀 좌표계의 위치와 방향은 광학 마킹(들)(22, 및 선택적으로 23)의 위치와 고정된 관계에 있다 (즉, 이러한 경우에 변화 불가능한 것으로 생각된다).The camera support 16 is fixedly disposed on the device and includes a base 20 on which the first camera 14 is fixed, and at least two side walls 21. The plate 17 is detachably mounted on the camera support 16. Figure 2 shows the camera support 16 in plan view. The camera support 16 comprises a first optical marking 22 and, optionally, at least one further optical marking 23 . The camera support 16 is formed to be mechanically rigid such that the first camera 14 and the optical marking(s) 22, and optionally 23 are in a rigid geometrical relationship with respect to each other, so that the image of the first camera 14 The position and orientation of the pixel coordinate system assigned to is in a fixed relationship (i.e., is considered unchangeable in this case) to the position of the optical marking(s) 22, and optionally 23.

바람직하게는, 광학 마킹(들)(22, 및 선택적으로 23)은 기판 위치의 높이와 실질적으로 동일한 높이에서 기판(11)을 위한 지지체(12)의 표면에 수직으로 연장되는 방향으로 배치된다. 이것은 제2 카메라(15)가 광학 마킹(들)(22, 및 선택적으로 23)의 이미지, 또는 기판 위치의 이미지, 또는 기판의 기판 마킹의 이미지를 기록할 때 본딩 헤드(10)가 실질적으로 동일한 높이에 위치되는 이점을 제공한다. 이는 촬영될 물체를 제2 카메라(15)의 초점면으로 이동시키기 위해서 본딩 헤드(10)가 상이한 높이로 들어올려질 필요가 없다는 것을 의미한다.Preferably, the optical marking(s) 22, and optionally 23, are arranged in a direction extending perpendicularly to the surface of the support 12 for the substrate 11 at a height substantially equal to the height of the substrate location. This means that when the second camera 15 records an image of the optical marking(s) 22, and optionally 23, or an image of the substrate position, or an image of the substrate marking of the substrate, the bonding head 10 is substantially identical. It offers the advantage of being located at a height. This means that the bonding head 10 does not need to be lifted to different heights in order to move the object to be photographed to the focal plane of the second camera 15.

플립 칩(3)의 픽셀 좌표는 제1 카메라(14)에 의해 기록된 플립 칩(3)의 이미지로부터 측정되며 제1 기하학적 구조 데이터에 의해 본딩 헤드(10)의 기계 좌표로 변환된다. 제1 기하학적 구조 데이터는 제1 광학 마킹(22)의 위치와 고정값 (u, v)를 갖는 벡터(A)를 포함하며, 그것은 제1 카메라(14)의 픽셀 좌표계의 기준점으로부터 제1 광학 마킹(22)의 방향 및 거리를 나타낸다. 제1 기하학적 구조 데이터는 또한 일정 각도(Ψ)를 포함하며, 그것은 제1 카메라(14)의 픽셀 좌표계와 본딩 헤드(10)의 기계 좌표계 사이의 비틀림(twisting)을 나타낸다. 하나보다 많은 광학 마킹이 있는 경우, 제1 기하학적 구조 데이터는 각각의 추가 광학 마킹의 위치와 고정값을 갖는 관련 벡터를 포함하며, 그것은 제1 카메라(14)의 픽셀 좌표계의 기준점으로부터 추가 광학 마킹의 방향 및 거리를 나타낸다.The pixel coordinates of the flip chip 3 are measured from the image of the flip chip 3 recorded by the first camera 14 and converted into the machine coordinates of the bonding head 10 by the first geometry data. The first geometry data comprises the position of the first optical marking 22 and a vector A with fixed values (u, v), which is the first optical marking 22 from a reference point in the pixel coordinate system of the first camera 14. (22) indicates the direction and distance. The first geometry data also includes an angle Ψ, which represents the twisting between the pixel coordinate system of the first camera 14 and the machine coordinate system of the bonding head 10. If there is more than one optical marking, the first geometry data contains the position of each additional optical marking and an associated vector with fixed values, which is the position of each additional optical marking from a reference point in the pixel coordinate system of the first camera 14. Indicates direction and distance.

도 3은 본딩 헤드(10)의 기계 좌표계(MS), 제1 카메라(14)의 픽셀 좌표계(PS), 제1 광학 마킹(22), 벡터(A) 및 각도(Ψ)를 개략적으로 도시한다. 벡터(A)의 값 (u, v)는 기계 좌표계(MS)에서의 숫자이다.3 schematically shows the machine coordinate system (MS) of the bonding head 10, the pixel coordinate system (PS) of the first camera 14, the first optical marking 22, the vector A and the angle Ψ. . The values (u, v) of vector (A) are numbers in the machine coordinate system (MS).

이하에서 더욱 상세하게 설명되는 바와 같이, 플립 칩(3)은 본 발명에 따른 방법에서 캐비티(18) 내에 놓이며, 그것의 범프(1)는 융제 내에 침지되고, 제1 카메라(14)로 이미지가 기록되며, 습윤 시기의 만료 이후 플립 칩(3)은 캐비티(18)로부터 분리되고 기판(11) 상에 장착된다. 캐비티(18)는 이 단계 동안 제1 카메라(14) 위의 고정된 위치에 위치하고 제1 카메라(14)의 시야는 캐비티(18)의 베이스로 지향되어서, 그 이미지는 범프(1)를 갖춘 플립 칩(3)의 바닥면을 도시한다.As will be explained in more detail below, the flip chip 3 is placed in the cavity 18 in the method according to the invention, its bumps 1 are immersed in the flux and imaged with a first camera 14. is recorded, and after expiration of the wet period the flip chip 3 is separated from the cavity 18 and mounted on the substrate 11. The cavity 18 is positioned in a fixed position above the first camera 14 during this step and the field of view of the first camera 14 is directed to the base of the cavity 18 so that its image is captured by the flip with bump 1. The bottom surface of the chip 3 is shown.

제1 실시형태에서, 융제 용기(19)는 고정형으로 배치된다. 이러한 경우, 장치(13)는 플레이트(17)의 왕복 운동을 위한 구동장치를 포함한다. 플레이트(17)는 캐비티(18)를 융제로 충전하기 위한 정도로 이동되어서 캐비티(18)는 융제 용기(19)의 아래에 또는 융제 용기(19)의 반대면 상에 위치되며, 이후 다시 원래대로 이동되어서 캐비티(18)는 제1 카메라(14) 위의 전술한 위치에 위치한다.In the first embodiment, the flux vessel 19 is arranged in a stationary manner. In this case, the device 13 includes a drive for the reciprocating movement of the plate 17 . The plate 17 is moved to an extent to fill the cavity 18 with flux so that the cavity 18 is positioned under the flux vessel 19 or on the opposite side of the flux vessel 19, and then moved back again. The cavity 18 is then located at the above-described position above the first camera 14.

제2 실시형태에서, 플레이트(17)는 고정형으로 배치되며, 캐비티(18)는 제1 카메라(14) 위에 위치된다. 이러한 경우, 장치(13)는 캐비티(18)의 한쪽 면으로부터 캐비티(18) 반대쪽 면으로 융제 용기(19)의 이동을 위한 구동장치를 포함한다. 융제 용기(19)는 플레이트(17) 상에서 미끄러져 이동하며 캐비티(18)를 융제로 충전한다.In the second embodiment, the plate 17 is arranged stationary and the cavity 18 is positioned above the first camera 14 . In this case, the device 13 comprises a drive for movement of the flux vessel 19 from one side of the cavity 18 to the opposite side of the cavity 18 . The flux vessel 19 slides on the plate 17 and fills the cavity 18 with flux.

제2 카메라(15)는 본딩 헤드(10)에 고정된다. 카메라(15)의 광축은 본딩 헤드(10)의 그리핑 축(gripping axis)에 평행하게 연장된다. 제2 카메라(15)는, 제2 카메라(15)의 이미지에 할당된 픽셀 좌표계의 방향이 본딩 헤드(10)의 그리핑 축과 일정 기하학적 구조 관계에 있도록, 본딩 헤드(10)에 기계적으로 고정된다. 제2 카메라(14)에 의해 기록된 기판상의 마킹 또는 기판 위치의 적어도 하나의 이미지에 의해 측정되는, 기판 위치의 픽셀 좌표는 제2 기하학적 구조 데이터에 의해 본딩 헤드(10)의 기계 좌표로 변환된다.The second camera 15 is fixed to the bonding head 10. The optical axis of the camera 15 extends parallel to the gripping axis of the bonding head 10. The second camera 15 is mechanically fixed to the bonding head 10 so that the direction of the pixel coordinate system assigned to the image of the second camera 15 is in a certain geometric relationship with the gripping axis of the bonding head 10. do. The pixel coordinates of the substrate position, measured by at least one image of the marking or substrate position on the substrate recorded by the second camera 14, are converted into machine coordinates of the bonding head 10 by means of the second geometry data. .

제2 기하학적 구조 데이터는 값 (x, y)를 갖는 벡터(B)를 포함하며, 그것은 본딩 헤드(10)의 기계 좌표계의 기준점으로부터 제2 카메라(15)의 픽셀 좌표계의 기준점의 방향 및 거리를 나타낸다. 제2 기하학적 구조 데이터는 각도(φ)를 또한 포함하며, 그것은 이들 두 좌표계의 비틀림을 나타낸다.The second geometry data comprises a vector (B) with the values (x, y), which represents the direction and distance of the reference point of the pixel coordinate system of the second camera 15 from the reference point of the machine coordinate system of the bonding head 10. indicates. The second geometric structure data also includes the angle ϕ, which represents the twist of these two coordinate systems.

제1 및 제2 기하학적 구조 데이터는 스케일링 인자(scaling factor)를 또한 포함하며, 그것은 각각의 카메라의 픽셀 좌표계에서의 값을 본딩 헤드(10)의 기계 좌표계에서의 값으로 변환하는 것을 가능하게 한다. 제1 및 제2 기하학적 구조 데이터는 장착 단계 이전에 수행되는 교정 단계(calibration phase)에서 측정된다. 교정 단계는 방법 및 장치의 장기간 안정성(long-term stability)을 증가시키기 위해 상이한 시점에서 수행될 수 있다.The first and second geometry data also include a scaling factor, which makes it possible to transform values in the pixel coordinate system of each camera into values in the machine coordinate system of the bonding head 10 . The first and second geometrical data are measured in a calibration phase performed prior to the mounting step. Calibration steps may be performed at different time points to increase the long-term stability of the method and device.

설명된 실시형태의 장치는 반도체 칩을 기판상에 플립 칩으로서 장착하기 위한 본 발명에 따른 방법을 수행할 수 있다. 본 발명에 따른 방법은 한편으로 제1 및 제2 기하학적 구조 데이터가 측정되는 전술된 교정 단계, 및 각각의 반도체 칩에 대해 다음 단계들이 수행되는 장착 단계를 포함한다:The apparatus of the described embodiment is capable of performing the method according to the invention for mounting a semiconductor chip as a flip chip on a substrate. The method according to the invention comprises, on the one hand, the above-described calibration step, in which first and second geometric data are measured, and a mounting step, in which the following steps are performed for each semiconductor chip:

웨이퍼 테이블(4)에 반도체 칩(2)을 미리 정해진 위치에 제공하는 단계;providing a semiconductor chip (2) at a predetermined position on the wafer table (4);

플립 장치(5)의 픽업 헤드(6)를 이용하여 제공된 반도체 칩(2)을 분리하고 180°로 반도체 칩(2)의 방향을 틀어서 반도체 칩(2)을 플립 칩(3)으로서 제공하는 단계;Separating the provided semiconductor chip (2) using the pickup head (6) of the flip device (5) and turning the semiconductor chip (2) by 180° to provide the semiconductor chip (2) as a flip chip (3) ;

또는: 공급 장치를 이용하여 반도체 칩(2)을 플립 칩으로서 제공하는 단계;or: providing the semiconductor chip 2 as a flip chip using a supply device;

수송 헤드(8)를 이용하여 픽업 헤드(6) 또는 공급 장치로부터 플립 칩(3)을 수용하는 단계;Receiving the flip chip (3) from the pick-up head (6) or feeding device using the transport head (8);

플레이트(17) 내에 배치되며 투명한 베이스로 형성되는, 캐비티(18)를 융제로 충전하는 단계로서, 플레이트(17)는 고정형으로 배치되거나 캐비티(18)의 충전 이후에 이동되어서 캐비티(18)는 두 경우 모두 제1 카메라(14) 위에 위치되는 단계;Filling a cavity (18), disposed within a plate (17) and formed of a transparent base, with a flux, wherein the plate (17) is placed stationary or is moved after filling the cavity (18) so that the cavity (18) is divided into two sections. In both cases being positioned above the first camera (14);

캐비티(18) 내에 플립 칩(3)을 위치시키는 단계로서, 범프(1)는 캐비티(18)의 베이스를 향하는 단계;Positioning the flip chip (3) within the cavity (18), with the bump (1) facing the base of the cavity (18);

제1 카메라(14)로 플립 칩(3)의 이미지를 기록하고 상기 이미지와 제1 기하학적 구조 데이터에 기초하여 본딩 헤드(10)의 기계 좌표계에 대한 플립 칩(3)의 실제 위치를 측정하는 단계;Recording an image of the flip chip (3) with a first camera (14) and measuring the actual position of the flip chip (3) with respect to the machine coordinate system of the bonding head (10) based on the image and the first geometry data. ;

본딩 헤드(10)에 의해 캐비티(18)로부터 플립 칩(3)을 분리하는 단계;separating the flip chip (3) from the cavity (18) by the bonding head (10);

다음의 둘 중 하나에 의해 본딩 헤드(10)의 기계 좌표계에 대한 기판 위치의 실제 위치를 측정하는 단계:Measuring the actual position of the substrate position relative to the machine coordinate system of the bonding head 10 by one of the following:

기판 위치가 제2 카메라(15)의 시야 내에 있는 기판 위치 위의 위치로 본딩 헤드(10)를 이동시키는 단계,moving the bonding head (10) to a position over the substrate location where the substrate location is within the field of view of the second camera (15);

제2 카메라(15)에 의해 적어도 하나의 이미지를 기록하는 단계, 및recording at least one image by means of a second camera (15), and

상기 적어도 하나의 이미지 내에서의 기판 위치와 제2 기하학적 구조 데이터에 기초하여 기판 위치의 실제 위치를 계산하는 단계;calculating an actual location of the substrate location based on the substrate location within the at least one image and second geometry data;

또는:or:

적어도 2개의 기판 마킹의 실제 위치에 의해 기판 위치의 실제 위치를 계산하는 단계로서, 적어도 2개의 기판 마킹의 각각의 실제 위치는 지지체(12)에 새로운 기판(11)을 공급한 후 다음 단계:Calculating the actual position of the substrate position by the actual position of the at least two substrate markings, wherein each actual position of the at least two substrate markings is calculated after supplying a new substrate 11 to the support 12 in the following steps:

기판 마킹이 제2 카메라(15)의 시야 내에 있는 기판(11) 위의 위치로 본딩 헤드(10)를 이동시키는 단계,moving the bonding head (10) to a position on the substrate (11) where the substrate marking is within the field of view of the second camera (15);

제2 카메라(15)로 이미지를 기록하는 단계, 및recording an image with a second camera (15), and

상기 이미지와 제2 기하학적 구조 데이터에 의해 기판 마킹의 실제 위치를 측정하는 단계measuring the actual position of the substrate marking by the image and the second geometry data.

에 의해 각각 측정되는 단계; 및Steps each measured by; and

플립 칩(3)의 측정된 실제 위치와 기판 위치의 측정된 실제 위치에 기초하여 본딩 헤드(10)에 의해 접근될 위치를 계산하는 단계; 및calculating a position to be approached by the bonding head 10 based on the measured actual position of the flip chip 3 and the measured actual position of the substrate position; and

계산된 위치로 본딩 헤드(10)를 이동시키고 기판 위치상에 플립 칩(3)을 위치시키는 단계.Moving the bonding head (10) to the calculated position and positioning the flip chip (3) on the substrate position.

픽업 헤드(6) 또는 공급 장치로부터 플립 칩(3)을 수용하고 상기 칩을 캐비티(18) 내에 위치시키는, 수송 헤드(8)와, 캐비티(18)로부터 플립 칩(3)을 분리하고 상기 칩을 기판(11)상에 위치시키는, 본딩 헤드(10)를, 장치에 구비하는 것은 장치의 처리량의 증가를 가능하게 하는데 왜냐하면 수송 헤드(8)와 본딩 헤드(10)가 실질적으로 동시에, 즉 병행하여, 작동할 수 있기 때문이다. 제어 장치는, 2개의 헤드가 서로 충돌하지 않고 적어도 부분적으로 동시에 이동하도록, 수송 헤드(8)와 본딩 헤드(10)의 움직임을 제어하기 위해 구성된다. 장치의 최고 가능한 처리량에 관해, 제어 장치는, 본딩 헤드(10)가 장착될 다음 플립 칩(3)을 캐비티(18)로부터 분리하면 수송 헤드(8)가 개별 공정 단계의 지속시간에 기초하여 가능한 한 신속하게 다음 뒤따르는 플립 칩(3)을 캐비티(18) 내에 위치시키도록, 본 방법의 개별 단계들의 시퀀스(sequence)를 제어하기 위해 특히 프로그래밍된다.a transport head (8) which receives the flip chip (3) from the pick-up head (6) or feeder and places the chip within the cavity (18), separating the flip chip (3) from the cavity (18) and placing the chip (3) into the cavity (18); Equipping the device with a bonding head 10, which is positioned on the substrate 11, enables an increase in the throughput of the device since the transport head 8 and the bonding head 10 are operated substantially simultaneously, i.e. in parallel. Because it can work. The control device is configured to control the movement of the transport head 8 and the bonding head 10 so that the two heads move at least partially simultaneously without colliding with each other. Regarding the highest possible throughput of the device, the control device determines that once the bonding head 10 has separated the next flip chip 3 to be mounted from the cavity 18, the transport head 8 can It is specifically programmed to control the sequence of the individual steps of the method so as to quickly position the next following flip chip 3 into the cavity 18 .

도 1은 플립 장치(5)의 픽업 헤드(6)가 웨이퍼 테이블(4)로부터 반도체 칩(2)을 취한 시점에서의 장치를 도시하며, 플립 칩(3)은 캐비티 내(18)에 위치되어 있고, 본딩 헤드(10)는 융제로 습윤된 플립 칩(3)을 기판(11)으로 수송한다.Figure 1 shows the device at a time when the pick-up head 6 of the flip device 5 has taken a semiconductor chip 2 from the wafer table 4, with the flip chip 3 positioned in the cavity 18. and the bonding head 10 transports the flip chip 3 wet with the flux to the substrate 11.

제1 카메라(14)에 의해 기록되는 플립 칩(3)의 이미지는, 플립 칩(3)의 실제 위치의 측정 외에도, 모든 범프(1)들이 존재하며 그리고/또는 제대로 습윤되었는지를 확인하기 위해, 또한 사용될 수 있다. 또한, 제1 카메라(14)는 플립 칩(3)의 이미지를 순차적으로 기록할 수 있으며, 이미지 처리 소프트웨어는 이미지를 검토하고 모든 범프(1)들이 제대로 습윤되었는지를 확인할 수 있고, 그러하다면 본딩 헤드(10)는 즉시 캐비티(18)로부터 플립 칩(3)을 분리하고 그것을 기판 위치상에 위치시켜야 한다는 메세지가 생성될 수 있다.The image of the flip chip 3 recorded by the first camera 14 is used, in addition to measuring the actual position of the flip chip 3, to check whether all bumps 1 are present and/or properly wetted. Can also be used. Additionally, the first camera 14 can sequentially record images of the flip chip 3 and the image processing software can review the images and check whether all the bumps 1 have been properly wetted and, if so, the bonding head. A message may be generated that 10 should immediately remove the flip chip 3 from the cavity 18 and place it on the substrate location.

제2 카메라(15)의 시야각(angle of vision)이 비교적 작아서 전체 기판 위치가 이미지에 맞지 않는 경우, 본딩 헤드(10)는 다른 위치로 유리하게 이동되고 이미지는 기판 위치의 일부분을 포함하는 각각의 위치에서 기록된다. 이후 기판 위치의 위치 및 방향은 이들 이미지에 기초하여 측정된다.If the angle of vision of the second camera 15 is relatively small and the entire substrate position does not fit into the image, the bonding head 10 is advantageously moved to another position and the image is captured in each image including a portion of the substrate position. recorded at the location. The position and orientation of the substrate position are then measured based on these images.

제1 제조 방식에서, 플립 칩이 그 위에 위치될 기판 위치의 위치는 기판 위치의 적어도 하나의 이미지에 기초하여 측정된다. 제2 제조 방식에서, 그것의 위치가 새로운 기판을 공급한 이후 기판 마킹에 기초하여 일단 측정되고 이후 플립 칩의 개별 목표 위치가 기하학적 재료 데이터에 의해 계산된다. 그러한 적용은 "웨이퍼 레벨 패키징(wafer level packaging)"(WLB)이며, 여기서 기판은 플라스틱이 위에 캐스팅되는 웨이퍼이다. 그 웨이퍼는 개별 기판 위치의 어떠한 위치 마킹도 포함하지 않으며, 웨이퍼의 에지 가까이 부착되는 기판 마킹을 포함한다.In a first manufacturing method, the position of the substrate location on which the flip chip is to be placed is determined based on at least one image of the substrate location. In the second manufacturing method, its position is measured once based on the substrate marking after supplying a new substrate and then the individual target position of the flip chip is calculated by means of geometric material data. One such application is “wafer level packaging” (WLB), where the substrate is a wafer on which plastic is cast. The wafer does not contain any positional markings of individual substrate locations, but rather includes substrate markings attached close to the edges of the wafer.

온도 변화에 의해 초래되는 기판 위치상의 플립 칩(3)의 위치 오류를 배제하기 위해, 제1 광학 마킹(22)의 위치는 교정 단계에서 측정되고 다음에 의해 하나 또는 수개의 미리 정해진 시점들에서 갱신된다:In order to exclude positional errors of the flip chip 3 on the substrate position caused by temperature changes, the position of the first optical marking 22 is measured in the calibration step and updated at one or several predetermined times by do:

본딩 헤드(10)를 제1 광학 마킹(22)이 제2 카메라(15)의 시야 내에 있는 위치로 이동시키는 단계;moving the bonding head (10) to a position where the first optical marking (22) is within the field of view of the second camera (15);

제2 카메라(15)로 이미지를 기록하는 단계;recording an image with a second camera (15);

그 이미지와 제2 기하학적 구조 데이터에 기초하여 제1 광학 마킹(22)의 위치를 측정하는 단계; 및measuring the position of the first optical marking (22) based on the image and the second geometry data; and

측정된 위치를 제1 광학 마킹(22)의 새로운 위치로서 저장하는 단계.Saving the measured position as a new position of the first optical marking (22).

플레이트(17)의 캐비티(18)가 제1 카메라(14) 위의 위치에 놓일 때 광학 마킹(들)이 플레이트(17)에 의해 덮이는 경우, 본 방법은 광학 마킹(들)(22, 23)의 위치가 갱신되기 전에 광학 마킹(들)(22, 23)이 노출되는 위치로 플레이트(17)를 이동시키는 단계를 추가로 포함한다.If the optical marking(s) are covered by the plate 17 when the cavity 18 of the plate 17 is placed in position above the first camera 14, the method provides optical marking(s) 22, It further includes moving the plate 17 to a position where the optical marking(s) 22, 23 are exposed before the position of 23) is updated.

따라서 본 발명은, 제1 카메라(14)가 고정되는, 카메라 지지체(16)에 부착되는 하나 또는 수개의 광학 마킹이 기판 위치상의 플립 칩(3)의 위치에 대한 제1 카메라(14)의 픽셀 좌표계, 제2 카메라(15)의 픽셀 좌표계 및 본딩 헤드(10)의 기계 좌표계 사이에서 변화의 영향을 현재의 요구사항을 충족하는 수준으로 감소시키기에 충분하다는 발견을 이용한다.Accordingly, the present invention provides that one or several optical markings attached to the camera support 16, on which the first camera 14 is fixed, provide a pixel of the first camera 14 with respect to the position of the flip chip 3 on the substrate position. It exploits the finding that the effect of changes between the coordinate systems, the pixel coordinate system of the second camera 15 and the machine coordinate system of the bonding head 10 is sufficient to reduce it to a level that meets current requirements.

예를 들어 광학 마킹(23)과 같은, 하나 또는 수개의 추가 광학 마킹이 존재하는 경우, 추가 광학 마킹(들)의 위치는 교정 단계에서 유사한 방식으로 측정되고 전술된 시점에서 갱신된다.If one or several additional optical markings, for example optical marking 23, are present, the positions of the additional optical marking(s) are measured in a similar way in the calibration step and updated at the time described above.

유리하게는, 2개의 픽-앤-플레이스 시스템(pick-and-place system)이 제공되며, 그것은 각각 픽업 헤드(6)를 갖춘 플립 장치(5), 수송 헤드(8)를 갖춘 제1 수송 시스템(7), 본딩 헤드(10)를 갖춘 제2 수송 시스템(9), 융제로 플립 칩을 습윤시키기 위한 장치(13), 및 제1 카메라(14) 및 제2 카메라(15)를 포함하며, 그 시스템은 웨이퍼 테이블(4)로부터 반도체 칩(2)을 번갈아가며 수집하고 그것을 지지체(12) 상에 제공되는 기판상에 플립 칩(3)으로서 번갈아가며 장착한다.Advantageously, two pick-and-place systems are provided, each comprising a flip device (5) with a pick-up head (6) and a first transport system with a transport head (8). (7), comprising a second transport system (9) with a bonding head (10), a device (13) for wetting the flip chip with a flux, and a first camera (14) and a second camera (15); The system alternately collects semiconductor chips 2 from the wafer table 4 and mounts them alternately as flip chips 3 on a substrate provided on a support 12 .

본 발명에 따른 방법은 다음의 장점들을 제공한다:The method according to the invention offers the following advantages:

- 캐비티로부터 플립 칩의 제거와 동일한 위치에서 캐비티 내에 플립 칩을 위치시키는 것은 캐비티 내에서의 융제의 분포가 제1 위치에서 제2 위치로 캐비티의 움직임에 의해 변화되지 않으며 플립 칩이 캐비티 내에서 변위되지 않는 것을 보장하며, 그것은 플립 칩의 범프의 습윤에 부정적인 영향을 미칠 수 있거나 또는 장치의 처리량에서의 감소로 이어질 수 있다.- Positioning the flip chip within the cavity at the same position as the removal of the flip chip from the cavity ensures that the distribution of flux within the cavity is not changed by movement of the cavity from the first position to the second position and that the flip chip is not displaced within the cavity. This can negatively affect the wetting of the flip chip's bumps or lead to a reduction in the throughput of the device.

- 플립 칩의 범프들이 융제 내에 침지되는 지속시간은 다른 공정 단계들과는 독립적으로 조절될 수 있다. 이것은 한편으로 플립 칩의 범프들의 최적의 습윤을 달성하기 위해 그리고 다른 한편으로 최고 가능한 처리량을 달성하기 위해 중요하다.- The duration that the bumps of the flip chip are immersed in the flux can be adjusted independently of other process steps. This is important to achieve optimal wetting of the bumps of the flip chip on the one hand and to achieve the highest possible throughput on the other.

- 수송 헤드와 본딩 헤드를 구비하는 것 그리고 수송 헤드와 본딩 헤드의 동시의, 병행하는 작동은 장치의 처리량을 증가시킨다.- Having a transport head and a bonding head and simultaneous, parallel operation of the transport head and the bonding head increases the throughput of the device.

본 발명의 실시형태들과 적용들이 도시되고 설명되었지만, 여기서 본 발명의 개념으로부터 벗어나지 않고 상기 설명된 것보다 훨씬 더 많은 수정형태들이 가능하다는 것은 본 발명의 이점을 가진 통상의 기술자에게 명백할 것이다. 따라서, 본 발명은 첨부된 청구항 및 그 등가물에서의 경우를 제외하고는 제한되어서는 안 된다.While embodiments and applications of the invention have been shown and described, it will be apparent to those skilled in the art that many more modifications than those described above are possible without departing from the spirit of the invention. Accordingly, the invention should not be limited except as set forth in the appended claims and their equivalents.

Claims (4)

범프(1)를 구비하는 반도체 칩(2)을 기판(11)의 기판 위치상에 장착하기 위한 방법으로서, 교정 단계에서 제1 및 제2 기하학적 구조 데이터가 측정되며, 상기 제1 기하학적 구조 데이터는 제1 카메라(14)의 픽셀 좌표를 본딩 헤드(10)의 기계 좌표계의 기계 좌표로 변환하는 역할을 하며 상기 제2 기하학적 구조 데이터는 제2 카메라(15)의 픽셀 좌표를 상기 본딩 헤드(10)의 기계 좌표계의 기계 좌표로 변환하는 역할을 하며, 장착 단계에서 각각의 반도체 칩(2)에 대해 다음의 <1> 내지 <9>의 단계들
<1> (i) 웨이퍼 테이블(4)에 상기 반도체 칩(2)을 미리 정해진 위치에 제공하고, 플립 장치(5)의 픽업 헤드(6)를 이용하여 상기 제공된 반도체 칩(2)을 분리하고 180°로 상기 반도체 칩(2)의 방향을 틀어서 상기 반도체 칩(2)을 플립 칩(3)으로서 제공하는 단계;
또는
(ii) 공급 장치를 이용하여 반도체 칩(2)을 플립 칩(3)으로서 제공하는 단계;
<2> 수송 헤드(8)를 이용하여 상기 픽업 헤드(6) 또는 상기 공급 장치로부터 상기 플립 칩(3)을 수용하는 단계;
<3> 플레이트(17) 내에 배치되며 투명한 베이스로 형성되는, 캐비티(18)를 융제로 충전하는 단계로서, 상기 플레이트(17)는 고정형으로 배치되거나 상기 캐비티(18)의 충전 이후에 이동되어서 상기 캐비티(18)는 두 경우 모두 상기 제1 카메라(14) 위에 위치되며, 상기 제1 카메라(14)는 고정형으로 배치되는 단계;
<4> 상기 캐비티(18) 내에 상기 플립 칩(3)을 위치시키는 단계로서, 상기 범프(1)는 상기 캐비티(18)의 베이스를 향하는 단계;
<5> 상기 제1 카메라(14)로 상기 플립 칩(3)의 이미지를 기록하고 상기 이미지와 상기 제1 기하학적 구조 데이터에 기초하여 상기 본딩 헤드(10)의 기계 좌표계에 대한 상기 플립 칩(3)의 실제 위치를 측정하는 단계;
<6> 상기 본딩 헤드(10)를 이용하여 상기 캐비티(18)로부터 상기 플립 칩(3)을 분리하는 단계;
<7> 다음의 (ⅲ)의 단계들 및 (ⅳ)의 단계들 중 하나의 단계들에 의해, 상기 본딩 헤드(10)에 고정되는 상기 제2 카메라(15)에 의해 상기 본딩 헤드(10)의 기계 좌표계에 대한 상기 기판 위치의 실제 위치를 측정하는 단계로서,
(ⅲ)의 단계들은
상기 기판 위치가 상기 제2 카메라(15)의 시야 내에 있는 상기 기판 위치 위의 위치로 상기 본딩 헤드(10)를 이동시키는 단계,
상기 제2 카메라(15)를 이용하여 적어도 하나의 이미지를 기록하는 단계, 및
상기 적어도 하나의 이미지 내에서의 상기 기판 위치의 위치와 상기 제2 기하학적 구조 데이터에 기초하여 상기 기판 위치의 실제 위치를 계산하는 단계
를 포함하며,
(ⅳ)의 단계들은
적어도 2개의 기판 마킹의 실제 위치에 의해 상기 기판 위치의 실제 위치를 계산하는 단계로서, 상기 적어도 2개의 기판 마킹의 각각의 실제 위치는 지지체(12)에 새로운 기판(11)을 공급한 후
상기 기판 마킹이 상기 제2 카메라(15)의 시야 내에 있는 상기 기판 위의 위치로 상기 본딩 헤드(10)를 이동시키는 단계,
상기 제2 카메라(15)로 이미지를 기록하는 단계, 및
상기 이미지와 상기 제2 기하학적 구조 데이터에 의해 상기 기판 마킹의 실제 위치를 측정하는 단계
를 포함하는, 기판 위치의 실제 위치를 측정하는 단계;
<8> 상기 플립 칩(3)의 측정된 실제 위치와 상기 기판 위치의 측정된 실제 위치에 기초하여 상기 본딩 헤드(10)에 의해 접근될 위치를 계산하는 단계; 및
<9> 계산된 위치로 상기 본딩 헤드(10)를 이동시키고 상기 기판 위치상에 상기 플립 칩(3)을 위치시키는 단계
가 수행되며,
상기 수송 헤드(8)와 상기 본딩 헤드(10)는 적어도 부분적으로 동시에 이동하는 것을 특징으로 하는, 범프(1)를 구비하는 반도체 칩(2)을 기판(11)의 기판 위치상에 장착하기 위한 방법.A method for mounting a semiconductor chip (2) with bumps (1) on a substrate position of a substrate (11), wherein in a calibration step first and second geometric data are measured, wherein the first geometric data is It serves to convert the pixel coordinates of the first camera 14 into machine coordinates of the machine coordinate system of the bonding head 10, and the second geometric structure data converts the pixel coordinates of the second camera 15 into the machine coordinates of the bonding head 10. It serves to convert the machine coordinate system into machine coordinates, and performs the following steps <1> to <9> for each semiconductor chip 2 in the mounting step.
<1> (i) providing the semiconductor chip 2 on the wafer table 4 at a predetermined position, and separating the provided semiconductor chip 2 using the pickup head 6 of the flip device 5; turning the semiconductor chip (2) by 180° to provide the semiconductor chip (2) as a flip chip (3);
or
(ii) providing the semiconductor chip (2) as a flip chip (3) using a supply device;
<2> Receiving the flip chip (3) from the pickup head (6) or the feeding device using the transport head (8);
<3> A step of filling the cavity 18, which is disposed in the plate 17 and formed of a transparent base, with a flux, wherein the plate 17 is placed fixedly or is moved after filling the cavity 18 to The cavity (18) is positioned above the first camera (14) in both cases, and the first camera (14) is arranged in a stationary manner;
<4> Positioning the flip chip (3) in the cavity (18), wherein the bump (1) is directed toward the base of the cavity (18);
<5> Record an image of the flip chip 3 with the first camera 14 and based on the image and the first geometric structure data, the flip chip 3 relative to the machine coordinate system of the bonding head 10 ) measuring the actual position of;
<6> Separating the flip chip 3 from the cavity 18 using the bonding head 10;
<7> The bonding head 10 is fixed to the bonding head 10 by one of the following steps (iii) and (iv). Measuring the actual position of the substrate position with respect to the machine coordinate system of
The steps in (iii) are
moving the bonding head (10) to a position over the substrate location where the substrate location is within the field of view of the second camera (15);
recording at least one image using the second camera (15), and
calculating an actual location of the substrate location based on the location of the substrate location within the at least one image and the second geometry data.
Includes,
The steps in (iv) are
Calculating the actual position of the substrate position by the actual position of the at least two substrate markings, wherein the actual position of each of the at least two substrate markings is calculated after supplying the new substrate (11) to the support (12).
moving the bonding head (10) to a position on the substrate where the substrate marking is within the field of view of the second camera (15);
recording an image with the second camera (15), and
measuring the actual position of the substrate marking by the image and the second geometry data.
Measuring the actual position of the substrate position, including;
<8> calculating a position to be approached by the bonding head 10 based on the measured actual position of the flip chip 3 and the measured actual position of the substrate position; and
<9> Moving the bonding head 10 to the calculated position and positioning the flip chip 3 on the substrate position.
is performed,
characterized in that the transport head (8) and the bonding head (10) move at least partially simultaneously. method. 제1항에 있어서,
상기 제1 기하학적 구조 데이터는 제1 광학 마킹(22)의 위치와 제1 고정 벡터를 포함하며, 상기 제1 고정 벡터는 상기 제1 카메라(14)의 픽셀 좌표계의 기준점에 대한 상기 제1 광학 마킹(22)의 방향과 상기 기준점으로부터의 거리를 나타내며, 상기 제1 광학 마킹(22)의 위치는 적어도 하나의 미리 정해진 시점에서 다음의 단계
상기 본딩 헤드(10)를 상기 제1 광학 마킹(22)이 상기 제2 카메라(15)의 시야 내에 있는 위치로 이동시키는 단계;
상기 제2 카메라(15)로 이미지를 기록하는 단계;
상기 이미지와 상기 제2 기하학적 구조 데이터에 기초하여 상기 제1 광학 마킹(22)의 위치를 측정하는 단계; 및
측정된 위치를 상기 제1 광학 마킹(22)의 새로운 위치로서 저장하는 단계;
에 의해 갱신되는 것을 특징으로 하는, 범프(1)를 구비하는 반도체 칩(2)을 기판(11)의 기판 위치상에 장착하기 위한 방법.According to paragraph 1,
The first geometry data comprises a position of the first optical marking 22 and a first fixed vector, the first fixed vector being the first optical marking relative to a reference point of the pixel coordinate system of the first camera 14. Indicates the direction of (22) and the distance from the reference point, and the position of the first optical marking (22) is determined at the next step at at least one predetermined point in time.
moving the bonding head (10) to a position where the first optical marking (22) is within the field of view of the second camera (15);
recording an image with the second camera (15);
measuring the position of the first optical marking (22) based on the image and the second geometry data; and
storing the measured position as a new position of the first optical marking (22);
A method for mounting a semiconductor chip (2) with a bump (1) on a substrate position of the substrate (11), characterized in that it is updated by: 제2항에 있어서,
상기 제1 기하학적 구조 데이터는 적어도 하나의 추가 광학 마킹(23)의 위치와 추가 고정 벡터를 포함하며, 상기 추가 고정 벡터는 상기 제1 카메라(14)의 픽셀 좌표계의 기준점에 대한 상기 추가 광학 마킹의 방향과 상기 기준점으로부터의 거리를 나타내며, 상기 추가 광학 마킹(23)의 위치는 다음의 단계
상기 본딩 헤드(10)를 상기 추가 광학 마킹(23)이 상기 제2 카메라(15)의 시야 내에 있는 위치로 이동시키는 단계;
상기 제2 카메라(15)로 이미지를 기록하는 단계;
상기 이미지와 상기 제2 기하학적 구조 데이터에 기초하여 상기 추가 광학 마킹(23)의 위치를 측정하는 단계; 및
측정된 위치를 상기 추가 광학 마킹(23)의 새로운 위치로서 저장하는 단계;
에 의해 갱신되는 것을 특징으로 하는, 범프(1)를 구비하는 반도체 칩(2)을 기판(11)의 기판 위치상에 장착하기 위한 방법.According to paragraph 2,
The first geometry data comprises the position of at least one additional optical marking 23 and an additional fixed vector, the additional fixed vector of the additional optical marking relative to a reference point of the pixel coordinate system of the first camera 14. Indicates the direction and distance from the reference point, and the location of the additional optical marking 23 is determined in the following steps.
moving the bonding head (10) to a position where the additional optical marking (23) is within the field of view of the second camera (15);
recording an image with the second camera (15);
measuring the position of the additional optical marking (23) based on the image and the second geometry data; and
saving the measured position as a new position of the additional optical marking (23);
A method for mounting a semiconductor chip (2) with a bump (1) on a substrate position of the substrate (11), characterized in that it is updated by: 제2항 또는 제3항에 있어서,
상기 플레이트(17)의 상기 캐비티(18)가 상기 제1 카메라(14) 위의 위치에 놓일 때 상기 광학 마킹(들)(22, 23)이 상기 플레이트(17)에 의해 덮이며, 상기 방법은 상기 광학 마킹(들)(22, 23)의 위치가 갱신되기 전에 상기 광학 마킹(들)(22, 23)이 노출되는 위치로 상기 플레이트(17)를 이동시키는 단계를 추가로 포함하는 것을 특징으로 하는, 범프(1)를 구비하는 반도체 칩(2)을 기판(11)의 기판 위치상에 장착하기 위한 방법.According to paragraph 2 or 3,
When the cavity 18 of the plate 17 is placed in position above the first camera 14 the optical marking(s) 22, 23 are covered by the plate 17, the method comprising: Characterized in that it further comprises the step of moving the plate (17) to a position where the optical marking (s) (22, 23) is exposed before the position of the optical marking (s) (22, 23) is updated. A method for mounting a semiconductor chip (2) having a bump (1) on a substrate position of a substrate (11).
KR1020160103073A 2015-08-31 2016-08-12 Method for mounting semiconductors provided with bumps on substrate locations of a substrate KR102597252B1 (en)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
CH1248/15 2015-08-31
CH12482015 2015-08-31
CH1404/15 2015-09-28
CH01404/15A CH711536B1 (en) 2015-08-31 2015-09-28 Method for mounting bumped semiconductor chips on substrate sites of a substrate.

Publications (2)

Publication Number Publication Date
KR20170026136A KR20170026136A (en) 2017-03-08
KR102597252B1 true KR102597252B1 (en) 2023-11-01

Family

ID=58264157

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160103073A KR102597252B1 (en) 2015-08-31 2016-08-12 Method for mounting semiconductors provided with bumps on substrate locations of a substrate

Country Status (7)

Country Link
JP (1) JP6868982B2 (en)
KR (1) KR102597252B1 (en)
CN (1) CN106486400B (en)
CH (1) CH711536B1 (en)
MY (1) MY176667A (en)
SG (1) SG10201606167WA (en)
TW (1) TWI700767B (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7164314B2 (en) * 2017-04-28 2022-11-01 ベシ スウィッツァーランド エージー APPARATUS AND METHOD FOR MOUNTING COMPONENTS ON SUBSTRATE
CN109079367B (en) * 2018-07-23 2020-07-24 中电科技（合肥）博微信息发展有限责任公司 Intelligent chip welding method

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015056594A (en) 2013-09-13 2015-03-23 株式会社日立ハイテクインスツルメンツ Flip-chip bonder and flip-chip bonding method

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5372294A (en) * 1994-01-27 1994-12-13 Motorola, Inc. Method of preparing a component for automated placement
JP2833996B2 (en) * 1994-05-25 1998-12-09 日本電気株式会社 Flexible film and semiconductor device having the same
JPH10209208A (en) * 1997-01-23 1998-08-07 Hitachi Ltd Method and device for manufacturing semiconductor
US7842599B2 (en) * 1997-05-27 2010-11-30 Wstp, Llc Bumping electronic components using transfer substrates
JP2001060795A (en) * 1999-08-20 2001-03-06 Matsushita Electric Ind Co Ltd Electronic parts mounting device
US7033842B2 (en) * 2002-03-25 2006-04-25 Matsushita Electric Industrial Co., Ltd. Electronic component mounting apparatus and electronic component mounting method
JP4334892B2 (en) * 2003-03-20 2009-09-30 パナソニック株式会社 Component mounting method
JP4516354B2 (en) * 2004-05-17 2010-08-04 パナソニック株式会社 Parts supply method
JP2007173801A (en) * 2005-12-22 2007-07-05 Unaxis Internatl Trading Ltd Method of fitting flip chip to substrate
JP2008168225A (en) * 2007-01-12 2008-07-24 Fujifilm Corp Slit coating method and apparatus, and method for manufacturing color filter
CH698718B1 (en) * 2007-01-31 2009-10-15 Oerlikon Assembly Equipment Ag A device for mounting a flip chip on a substrate.
CH698720B1 (en) * 2007-02-14 2009-10-15 Oerlikon Assembly Equipment Ag The method and assembly machine for the assembly of semiconductor chips as a flip chip on a substrate.
CH698334B1 (en) * 2007-10-09 2011-07-29 Esec Ag A process for the removal and installation of a wafer table provided on the semiconductor chip on a substrate.
JP5030843B2 (en) * 2008-04-14 2012-09-19 芝浦メカトロニクス株式会社 Electronic component mounting apparatus and mounting method
JP4983737B2 (en) * 2008-06-30 2012-07-25 株式会社日立プラントテクノロジー Solder ball inspection repair device and solder ball inspection repair method
JP4766144B2 (en) * 2009-04-08 2011-09-07 パナソニック株式会社 Electronic component mounting equipment
KR101120129B1 (en) * 2009-08-31 2012-03-23 (주) 에스에스피 Method of adjusting work position automatically by reference value and automatic apparatus for the same
JP2011181675A (en) * 2010-03-01 2011-09-15 Nec Corp Mounting device for circuit component
CH705802B1 (en) * 2011-11-25 2016-04-15 Esec Ag Means for the mounting of semiconductor chips.
JP6000626B2 (en) * 2012-05-01 2016-10-05 新光電気工業株式会社 Electronic device manufacturing method and electronic component mounting apparatus
JP6200737B2 (en) * 2013-09-17 2017-09-20 ファスフォードテクノロジ株式会社 Die bonder dipping mechanism and flip chip bonder
JP2015076411A (en) * 2013-10-04 2015-04-20 株式会社日立ハイテクインスツルメンツ Die bonder
JP6324772B2 (en) * 2014-03-14 2018-05-16 ファスフォードテクノロジ株式会社 Die bonder dipping mechanism and flip chip bonder

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015056594A (en) 2013-09-13 2015-03-23 株式会社日立ハイテクインスツルメンツ Flip-chip bonder and flip-chip bonding method

Also Published As

Publication number Publication date
CN106486400A (en) 2017-03-08
CH711536A1 (en) 2017-03-15
CN106486400B (en) 2021-10-29
KR20170026136A (en) 2017-03-08
MY176667A (en) 2020-08-19
SG10201606167WA (en) 2017-03-30
CH711536B1 (en) 2019-02-15
TWI700767B (en) 2020-08-01
JP2017050533A (en) 2017-03-09
JP6868982B2 (en) 2021-05-12
TW201735227A (en) 2017-10-01

Similar Documents

Publication Publication Date Title
US9721819B2 (en) Method for mounting semiconductors provided with bumps on substrate locations of a substrate
US20170148759A1 (en) Bonding apparatus and bonding method
US8133823B2 (en) Method for picking up semiconductor chips from a wafer table and method for mounting semiconductor chips on a substrate
JP6250999B2 (en) Alignment method and alignment apparatus
US7363102B2 (en) Method and apparatus for precise marking and placement of an object
JP6282194B2 (en) Wafer processing method
US20070134904A1 (en) High precision die bonding apparatus
US11284550B2 (en) Use of placeable marker components for a staged placement of components on a carrier
CN110538766A (en) Height-based dispensing head closed-loop control method and system
KR102597252B1 (en) Method for mounting semiconductors provided with bumps on substrate locations of a substrate
US20050035182A1 (en) Circuit board transferring apparatus and method and solder ball mounting method
CN108470698B (en) Workpiece aligning and mounting device and method thereof
JP5759271B2 (en) Electronic component mounting equipment
TWI709835B (en) Methods of positioning components in desired positions on a board, pick and place machines, and sensors for such pick and place machines
US10784130B2 (en) Bonding apparatus
KR20130117256A (en) Flip chip bonding apparatus and method for bonding flip chip
JP4992934B2 (en) Chip inspection apparatus and chip inspection method
JP2013171990A (en) Cutting device
JP7285162B2 (en) Die bonding apparatus and semiconductor device manufacturing method
TWI692834B (en) Packaging device and packaging method of electronic parts
JP6086671B2 (en) Die component supply device
KR20210113955A (en) Die bonding apparatus and manufacturing method of semiconductor apparatus
JP6851118B2 (en) Parts quality judgment device and electronic component mounting machine
JP6670590B2 (en) Image generation device, mounting device, and image generation method
JP6804905B2 (en) Board work equipment

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant