KR102595181B1 - 감마 전압 발생장치와 이를 이용한 표시장치 - Google Patents

감마 전압 발생장치와 이를 이용한 표시장치 Download PDF

Info

Publication number
KR102595181B1
KR102595181B1 KR1020180171807A KR20180171807A KR102595181B1 KR 102595181 B1 KR102595181 B1 KR 102595181B1 KR 1020180171807 A KR1020180171807 A KR 1020180171807A KR 20180171807 A KR20180171807 A KR 20180171807A KR 102595181 B1 KR102595181 B1 KR 102595181B1
Authority
KR
South Korea
Prior art keywords
voltage
gamma
luminance
dividing circuit
highest
Prior art date
Application number
KR1020180171807A
Other languages
English (en)
Other versions
KR20200081859A (ko
Inventor
김봉환
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020180171807A priority Critical patent/KR102595181B1/ko
Publication of KR20200081859A publication Critical patent/KR20200081859A/ko
Application granted granted Critical
Publication of KR102595181B1 publication Critical patent/KR102595181B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2003—Display of colours
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0221—Addressing of scan or signal lines with use of split matrices
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0271—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
    • G09G2320/0276—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping for the purpose of adaptation to the characteristics of a display device, i.e. gamma correction
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0686—Adjustment of display parameters with two or more screen areas displaying information with different brightness or colours
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 감마 전압 발생장치와 이를 이용한 표시장치에 관한 것으로, 이 감마 전압 발생장치는 제1 및 제2 기준 전압을 발생하는 공통 감마 발생부와, 상기 제1 기준 전압을 분압하여 픽셀들의 휘도를 제1 휘도 이하의 휘도를 표현하는 감마 보상 전압을 발생하고, 상기 제1 기준 전압 또는 상기 제2 기준 전압으로부터 선택된 전압으로 상기 제1 휘도 보다 높은 제2 휘도를 표현하는 감마 보상 전압을 발생하는 컬러별 감마 발생부를 포함한다.

Description

감마 전압 발생장치와 이를 이용한 표시장치{GAMMA VOLTAGE GENERATER And Display Device USING The Same}
본 발명은 발광 소자와 다수의 트랜지스터들을 포함한 픽셀 회로와 이를 이용한 전계 발광 표시장치에 관한 것이다.
전계 발광 표시장치는 발광층의 재료에 따라 무기발광 표시장치와 유기 발광 표시장치로 대별된다. 액티브 매트릭스 타입(active matrix type)의 유기 발광 표시장치는 스스로 발광하는 유기 발광 다이오드(Organic Light Emitting Diode: 이하, "OLED"라 함)를 포함하며, 응답속도가 빠르고 발광효율, 휘도 및 시야각이 큰 장점이 있다. 유기 발광 표시장치는 블랙 계조를 완전한 블랙으로 표현할 수 있기 때문에 명암비(contrast ratio)와 색재현율에서 월등한 수준으로 영상을 재현할 수 있다.
전계 발광 표시장치의 제품 출하전 광학 보상 단계는 픽셀들에서 발광되는 백색광의 휘도와 색좌표를 보상하기 위하여, 감마 보상 전압을 조정할 수 있다.
감마 전압 발생장치로부터 출력되는 전압은 모든 픽셀들에 동일하게 적용된다. 디스플레이 구동부로부터 출력되는 데이터 전압으로는 화면 상에서 특정 위치의 휘도를 주변 픽셀들 보다 더 밝게 할 수 없다.
따라서, 본 발명은 화면 상에서 국부적으로 휘도를 다른 부분 보다 높일 수 있는 감마 전압 발생장치와 이를 이용한 전계 발광 표시장치를 제공한다.
본 발명의 감마 전압 발생장치는 제1 및 제2 기준 전압을 발생하는 공통 감마 발생부와, 상기 제1 기준 전압을 분압하여 픽셀들의 휘도를 제1 휘도 이하의 휘도를 표현하는 감마 보상 전압을 발생하고, 상기 제1 기준 전압 또는 상기 제2 기준 전압으로부터 선택된 전압으로 상기 제1 휘도 보다 높은 제2 휘도를 표현하는 감마 보상 전압을 발생하는 컬러별 감마 발생부를 포함한다.
본 발명의 표시장치는 다수의 데이터 라인들, 상기 데이터 라인들과 교차되는 게이트 라인들, 상기 데이터 라인들과 상기 게이트 라인들에 연결된 픽셀들이 배치된 픽셀 어레이, 상기 픽셀 어레이 내에서 설정된 소정 영역과 대향하는 지문 센서, 및 상기 픽셀들을 구동하는 디스플레이 구동부를 구비한다.
상기 디스플레이 구동부는 제1 및 제2 기준 전압을 발생하는 공통 감마 발생부, 상기 제1 기준 전압을 분압하여 픽셀들의 휘도를 제1 휘도 이하의 휘도를 표현하는 감마 보상 전압을 발생하고, 상기 제1 기준 전압 또는 상기 제2 기준 전압으로부터 선택된 전압으로 상기 제1 휘도 보다 높은 제2 휘도를 표현하는 감마 보상 전압을 발생하는 컬러별 감마 발생부, 및 입력 영상의 픽셀 데이터를 상기 감마 보상 전압으로 변환하여 상기 데이터 라인들에 데이터 전압을 공급하는 데이터 구동부를 포함한다.
상기 디스플레이 구동부는 노멀 구동 모드에서 상기 픽셀 어레이 내의 모든 픽셀들을 제1 휘도 이하의 휘도로 구동한다. 상기 디스플레이 구동부는 부스트 모드에서 상기 소정 영역 내의 픽셀들의 휘도를 상기 제1 휘도 보다 높은 제2 휘도 이하의 휘도로 구동하고 상기 소정 영역 밖의 픽셀들을 상기 제1 휘도 이하의 휘도로 구동한다.
본 발명은 부스트 모드에서 화면의 일부 픽셀들에 기입될 픽셀 데이터의 데이터 전압을 높임으로써 화면 상에서 국부적으로 휘도를 다른 부분 보다 높일 수 있다. 본 발명은 광학식 지문 센서에서 광원으로 동작하는 픽셀들의 휘도를 지문 센싱 영역 밖의 휘도 보다 높게 제어하여 지문 센싱 감도를 높일 수 있다.
도 1은 본 발명의 일 실시예에 따른 전계 발광 표시장치를 보여 주는 블록도이다.
도 2는 펜타일 픽셀 배치의 일 예를 보여 주는 도면이다.
도 3은 리얼 픽셀 배치의 일 예를 보여 주는 도면이다.
도 4는 본 발명의 실시예에 따른 감마 보상 전압 발생부를 보여 주는 블록도이다.
도 5는 본 발명의 감마 커브를 보여 주는 도면이다.
도 6a 내지 도 6c는 도 5에 도시된 감마 보상 전압 발생부의 제1 실시예를 보여 주는 회로도이다.
도 7은 도 5에 도시된 감마 보상 전압 발생부의 제2 실시예를 보여 주는 회로도이다.
도 8a 및 도 8b는 본 발명의 실시예에 따른 데이터 구동부를 상세히 보여 주는 도면들이다.
도 9는 본 발명의 실시예에 따른 표시장치에서 지문 센싱 영역 주변의 단면 구조를 보여 주는 단면도이다.
도 10은 본 발명의 실시예에 따른 지문 센싱 방법을 보여 주는 흐름도이다.
도 11은 화면 상에 지문 센싱 영역이 표시된 후에 지문 센싱 영역이 고휘도로 발광되고 사용자의 손가락이 지문 센싱 영역 상에 터치되는 동작을 보여 주는 도면이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 ' ~ 만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, ' ~ 상에', ' ~ 상부에', ' ~ 하부에', ' ~ 옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
실시예 설명에서, 제1, 제2 등이 다양한 구성 요소들을 서술하기 위해서 사용되지만, 이들 구성 요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성 요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성 요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.
명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하며, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시 가능할 수도 있다.
이하, 첨부된 도면을 참조하여 본 발명의 다양한 실시예들을 상세히 설명한다. 이하의 실시예들에서, 표시장치의 일 예로, 유기 발광 표시장치를 중심으로 설명되지만 본 발명은 이에 한정되지 않는다는 것에 주의하여야 한다. 예컨대, 본 발명은 감마 전압 발생장치가 필요한 어떠한 표시장치에도 적용 가능하다.
도 1 내지 도 3을 참조하면, 본 발명의 전계 발광 표시장치는 표시패널(100), 표시패널(100)의 픽셀들에 입력 영상의 픽셀 데이터를 기입하기 위한 드라이브 IC(Integrated Circuit, 300), 및 지문 센서(400)를 포함한다.
표시패널(100)에서 입력 영상이 재현되는 화면(AA)은 데이터 라인들(DL1~DL6), 데이터 라인들(DL1~DL6)과 교차되는 게이트 라인들(GL1, GL2), 및 픽셀들(P)이 매트릭스 형태로 배치된 픽셀 어레이를 포함한다. 데이터 라인들(DL1~DL6)은 드라이브 IC(300)로부터 출력된 데이터 신호(DATA1~DATA6)를 픽셀들(P)에 공급한다. 게이트 라인들(GL1~GL3)은 게이트 구동부(120)로부터의 게이트 신호(GATE1, GATE2)를 픽셀들(P)에 공급한다. 유기 발광 표시장치에서, 게이트 신호(GATE1, GATE2)는 스캔 신호, 발광 제어 신호 등을 포함할 수 있다.
픽셀들(P) 각각은 컬러 구현을 위하여 컬러가 다른 서브 픽셀들을 포함한다. 서브 픽셀들은 적색(Red, 이하 “R 서브 픽셀”이라 함), 녹색(Green, 이하 “G 서브 픽셀”이라 함), 및 청색(Blue, 이하 “B 서브 픽셀”이라 함)을 포함한다. 도시하지 않았으나 백색 서브 픽셀이 더 포함될 수 있다. 서브 픽셀들 각각은 내부 보상 회로를 포함한 픽셀 회로로 구현될 수 있다.
픽셀들(P)은 리얼(real) 컬러 픽셀 픽셀과, 펜타일(pentile) 픽셀로 배치될 수 있다. 펜타일 픽셀은 미리 설정된 펜타일 픽셀 렌더링 알고리즘(pixel rendering algorithm)을 이용하여 도 2에 도시된 바와 같이 컬러가 다른 두 개의 서브 픽셀들을 하나의 픽셀(P)로 구동한다. 펜타일 픽셀 렌더링 알고리즘은 픽셀들(P) 각각에서 부족한 컬러 표현을 인접한 픽셀에서 발광된 빛의 컬러로 보상한다. 리얼 픽셀 배치는 하나의 픽셀(P)이 도 3에 도시된 바와 같이 R, G 및 B 서브 픽셀로 구성된다.
표시패널(100)의 화면(AA) 상에서 터치 입력을 센싱하기 위한 터치 센서들이 배치될 수 있다. 또한, 표시패널(100)에 가해지는 압력을 센싱하는 압력 센서가 배치될 수 있다.
지문 센서(400)는 화면(AA) 상에서 터치된 지문을 센싱할 수 있도록 표시패널(100)의 화면(AA) 아래에 배치될 수 있다. 지문 센서(400)는 지문 패턴으로부터 반사된 빛으로 지문 패턴을 센싱하는 광학식 지문 센서, 또는 지문 패턴으로부터 반사되는 초음파로 지문 패턴을 센싱하는 초음파 지문 센서로 구현될 수 있다. 광학식 지문 센서는 이미지 센서(image sensor)로 구현될 수 있다. 이미지 센서는 지문 센싱 영역(SA)의 픽셀들로부터 발생되고 지문으로부터 반사된 빛을 전기적인 신호로 변환하여 지문 패턴을 센싱한다.
드라이브 IC(300)는 입력 영상의 픽셀 데이터를 데이터 전압으로 변환하여 픽셀들을 구동하는 디스플레이 구동부이다. 드라이브 IC(300)는 노멀 구동 모드에서 픽셀 어레이 내의 모든 픽셀들(P)을 제1 휘도 범위(L1)의 휘도로 구동한다. 드라이브 IC(300)는 부스트 모드에서 픽셀 어레이 내에서 설정된 소정의 영역 내에 존재하는 픽셀들(P)의 휘도를 제1 휘도 범위의 최고 휘도 보다 높은 최고 휘도를 갖는 제2 휘도 범위(L)의 휘도로 구동하고, 소정의 영역 밖의 픽셀들(P)을 제1 휘도 범위(L1)의 휘도로 구동한다.
소정의 영역은 일례로, 지문 센싱 영역(SA)일 수 있다. 지문 센서(400)는 지문 센싱 영역(SA)과 대향하도록 픽셀 어레이 아래에 배치된다.
드라이브 IC(300)는 데이터 구동부(110), 감마 보상 전압 발생부(112), 타이밍 생성부(130), 전원부(136), 제2 메모리(132), 레벨 시프터(Level shifter, 134) 등을 포함한다. 드라이브 IC(300)는 호스트 시스템(200), 제1 메모리(210), 및 표시패널(100)에 연결된다.
데이터 구동부(110)는 디지털-아날로그 변환기(Digital to Analog converter, 이하 "DAC"라 함)를 통해 타이밍 생성부(130)로부터 수신된 입력 영상의 픽셀 데이터(디지털 신호)를 감마 보상 전압으로 변환하여 데이터 신호(DATA1~DATA6)를 출력한다. DAC는 픽셀 데이터를 감마 보상 전압으로 변환하여 데이터 신호(DATA1~DATA6)의 전압을 출력한다. 데이터 구동부(110)는 데이터 신호(DATA1~DATA6)를 데이터 라인들(DL1~DL6)을 통해 픽셀들(P)에 공급한다.
감마 보상 전압 발생부(112)는 전원부(136)로부터의 감마 기준 전압(GVDD)을 분압 회로를 통해 분압하여 감마 보상 전압을 출력한다. 감마 보상 전압은 데이터 구동부(110)에 공급된다.
표시패널(100)의 기판에는 픽셀 어레이와 함께 게이트 구동부(120)가 형성될 수 있다. 게이트 구동부(120)는 표시패널(100) 상에 직접 형성되는 GIP(Gate in panel) 회로로 구현될 수 있다. 게이트 구동부(120)는 타이밍 생성부(130)의 제어 하에 게이트 신호(GATE1, GATE2)를 게이트 라인들(GL1, GL2)로 출력한다. 게이트 구동부(120)는 시프트 레지스터(Shift register)를 이용하여 게이트 신호(GATE1, GATE2)를 시프트시킴으로써 게이트 신호(GATE1, GATE2)를 게이트 라인들(GL1, GL2)에 순차적으로 공급할 수 있다.
게이트 신호(GATE1, GATE2)는 게이트 온 전압과 게이트 오프 전압 사이에서 스윙(swing)한다. 게이트 온 전압은 픽셀 회로를 구성하는 트랜지스터의 문턱 전압 보다 높은 전압으로 설정되며, 게이트 오프 전압은 트랜지스터의 문턱 전압 보다 낮은 전압으로 설정된다. 트랜지스터는 게이트 온 전압에 응답하여 턴-온(turn-on)되는 반면, 게이트 오프 전압에 응답하여 턴-오프(turn-off)된다. n 채널 트랜지스터의 경우에, 게이트 온 전압은 게이트 하이 전압(Gate High Voltage, VGH)이고, 게이트 오프 전압은 게이트 로우 전압(Gate Low Voltage, VGL)일 수 있다. p 채널 트랜지스터의 경우에, 게이트 온 전압은 게이트 로우 전압(VGL)이고, 게이트 오프 전압은 게이트 하이 전압(VGH)일 수 있다.
타이밍 생성부(130)는 호스트 시스템(200)으로부터 수신되는 입력 영상의 픽셀 데이터를 데이터 구동부(110)에 공급한다. 타이밍 생성부(130)는 호스트 시스템(200)으로부터 수신된 타이밍 신호를 이용하여 게이트 구동부(120)와 데이터 구동부(110)의 동작 타이밍을 제어한다.
레벨 시프터(134)는 타이밍 생성부(130)로부터 수신된 게이트 타이밍 제어신호의 로우 레벨 전압(low level voltage)을 게이트 온 전압으로 변환하고, 게이트 타이밍 제어신호의 하이 레벨 전압(high level voltage)을 게이트 오프 전압으로 변환하여 게이트 구동부(120)에 공급한다.
전원부(136)는 직류-직류 변환기(DC-DC Converter)를 이용하여 표시패널(100)의 픽셀 어레이와 드라이브 IC(300)의 구동에 필요한 전원을 발생한다. 직류-직류 변환기는 차지 펌프(Charge pump), 레귤레이터(Regulator), 벅 변환기(Buck Converter), 부스트 변환기(Boost Converter) 등을 포함할 수 있다. 전원부(136)는 호스트 시스템(200)으로부터의 직류 입력 전압을 조정하여 감마 기준 전압, 게이트 온 전압(VGL). 게이트 오프 전압(VGH), 픽셀 구동 전압(ELVDD), 저전위 전원 전압(ELVSS), 초기화 전압(Vini) 등의 직류 전원을 발생할 수 있다. 감마 기준 전압은 감마 보상 전압 발생부(112)에 공급된다. 게이트 온 전압(VGL)과 게이트 오프 전압(VGH)은 레벨 시프터(134)와 게이트 구동부(120)에 공급된다. 픽셀 구동 전압(ELVDD), 저전위 전원 전압(ELVSS), 초기화 전압(Vini) 등의 픽셀 전원은 픽셀들(P)에 공통으로 공급된다.
제2 메모리(132)는 전원이 입력될 때 제1 메모리(210)로부터 수신된 보상값, 레지스터 설정 데이터 등을 저장한다. 보상값은 화질 향상을 한 다양한 알고리즘에 적용될 수 있다. 레지스터 설정 데이터는 데이터 구동부(111), 타이밍 생성부(130), 감마 보상 전압 발생부(112) 등의 동작을 정의한다. 제1 메모리(210)는 플래시 메모리(Flash memory)를 포함할 수 있다. 제2 메모리(132)는 SRAM(Static RAM)을 포함할 수 있다.
드라이브 IC(300)는 지문 센싱 이벤트(event)가 발생될 때 제2 메모리(132)로부터 읽어 들인(read) 지문 센싱 영역(SA)의 위치 정보를 바탕으로 지문 센싱 영역(SA)의 픽셀들(P)에 기입될 픽셀 데이터를 판단한다. 드라이브 IC(300)는 지문 센싱 영역(SA)의 픽셀들(P)에 기입될 픽셀 데이터의 계조값을 더 높은 값으로 변조하여 지문 센싱 영역(SA)의 픽셀 휘도를 지문 센싱 영역(SA) 밖의 다른 픽셀 회도 보다 높게 조정한다.
제2 메모리(132)는 지문 센싱 영역(SA)을 정의하는 위치 정보 즉, 좌표 데이터를 저장한다. 드라이브 IC(300)는 픽셀 데이터에 동기되는 타이밍 신호 예를 들어, 클럭을 카운트하고, 그 카운트값을 지문 센싱 영역(SA)의 좌표값과 비교하여 지문 센싱 영역(SA)을 판단할 수 있다.
호스트 시스템(200)은 모바일 기기, 웨어러블 기기, 가상현실, 증강현실 기기 등에서 AP(Application Processor)를 포함할 수 있다. 호스트 시스템(200)은　텔레비전 시스템, 셋톱박스, 네비게이션 시스템, 개인용 컴퓨터(PC), 홈 시어터 시스템 등의 메인 보드일 수 있다. 호스트 시스템(200)은 지문 센서(400)를 통해 수신된 지문 패턴 데이터를 미리 등록된 사용자의 지문 패턴과 비교하여 사용자 인증을 실시한다.
도 4는 감마 보상 전압 발생부(112)를 보여 주는 블록도이다. 도 5는 감마 커브를 보여 주는 도면이다.
도 4 및 도 5를 참조하면, 감마 보상 전압 발생부(112)는 공통 감마 발생부(10)와, 제1 내지 제3 감마 발생부(20R, 20G, 20B)를 포함한다.
공통 감마 발생부(10)는 제1 및 제2 기준 전압(VREG1, VRFG2)을 발생한다. 제1 기준 전압(VREG1)은 제1 휘도 범위(L1)를 표현하는 감마 보상 전압(V0~V255)으로 분압되는 고전위 기준 전압이다. 제1 휘도 범위(L1)는 노멀 구동 모드(normal driving mode)에서 화면(AA) 상에 재현되는 입력 영상의 휘도이다. 공통 감마 발생부(10)로부터 출력되는 제1 및 제2 기준 전압(VREG1, VRFG2)은 제1 내지 제3 감마 발생부(20R, 20G, 20B)에 공통으로 공급된다.
제2 기준 전압(VREG2)은 부스트 모드(Boost mode)에서 제2 휘도 범위(L2)를 표현하는 감마 보상 전압(V0~V256)을 발생하기 위한 고전위 기준 전압이다. 제2 기준 전압(VREG2)은 제1 기준 전압(VREG1) 이상의 높은 전압으로 설정된다.
부스트 모드(Boost mode)는 화면(AA) 상에서 국부적으로 휘도를 높여야 하는 구동 모드로 설정될 수 있다. 지문 센싱 모드가 부스트 모드의 하나로 설정될 수 있다. 광학식 지문 센서를 사용할 때 광원으로 이용되는 픽셀들(P)의 휘도를 노멀 구동 모드 보다 높은 휘도로 향상시키면 이미지 센서에 수광되는 수광량을 높여 지문 패턴의 센싱 감도를 개선할 수 있다.
표시패널(100)의 화면 상에 손가락이 터치될 때 호스트 시스템(200)은 터치 센서 또는 압력 센서의 출력 신호에 응답하여 지문 센싱 모드를 지시하는 부스트 모드 신호를 발생할 수 있다. 드라이브 IC(300)는 호스트 시스템(200)으로부터 부스트 모드 신호가 입력되면 지문 센싱 영역(SA)의 픽셀 회도를 부스트 모드에서 설정된 휘도로 향상시켜 지문 센싱 영역(SA)을 고휘도로 점등시킨다.
제1 휘도 범위(L1)는 n(n은 8 이상의 양의 정수) bit 픽셀 데이터에 의해 표현 가능한 2n 계조의 휘도 범위이다. 제2 휘도 범위(L2)는 n+1 bit 픽셀 데이터에 의해 표현 가능한 2n + 1 계조의 휘도 범위이다. 제2 휘도 범위(L2)의 최고 휘도는 제1 휘도 범위(L1)의 최고 휘도 보다 높은 휘도이다. 제2 휘도 범위(L2)는 고휘도 모드 또는, 화면(AA) 내에서 국부적으로 밝은 영상을 표현한다.
부스트 모드에서, 화면(AA) 내의 특정 영역에 지문 센싱 영역(SA)이 설정될 수 있다. 부스트 모드에서 지문 센싱 영역(SA)의 픽셀들(P)은 제2 휘도 범위(L2)의 휘도로 발광될 수 있다. 광학식 지문 센서에서 이미지 센서로 수광되는 광량을 높이기 위하여, 지문 센싱 이벤트가 발생될 때 부스트 모드가 활성화되어 지문 센싱 영역(SA)의 휘도를 지문 센싱 영역(SA) 밖의 다른 픽셀들(P) 보다 더 높게 제어할 수 있다. 지문 센싱 이벤트가 발생될 때 지문 센싱 영역(SA) 밖의 다른 픽셀들(P)은 입력 영상을 제1 휘도 범위(L1)로 재현할 수 있다.
노멀 구동 모드에서 지문 센싱 영역(SA)을 포함한 화면(AA) 전체에서 픽셀들(P)의 휘도는 제1 휘도 범위(L1)로 제어된다. 따라서, 노멀 구동 모드에서 화면(AA) 내의 모든 픽셀들(P)의 최고 휘도는 제1 휘도 범위(L1)의 최고 휘도이다.
부스트 모드는 밝은 야외 환경, 전시 모드 등에서 화면(AA)의 휘도를 높이기 위하여 활성화될 수 있다. 이 경우, 본 발명이 적용되는 모바일 기기 또는 웨어러블 기기에서 조도 센서의 출력에 따라 사용 환경이 밝거나 전시장에서 샘플 영상을 표시할 때 부스트 모드가 활성화될 수 있다. 따라서, 본 발명은 화면(AA) 상에서 국부적으로 휘도를 높일 필요가 있을 때 혹은, 밝은 환경이나 전시 모드에서 픽셀들(P)의 휘도를 노멀 구동 모드보다 높일 수 있다.
유기 발광 표시장치의 발광 소자로 이용되는 OLED는 컬러별로 발광 효율이 다를 수 있다. 제품 출하전 광학 보상 단계에서 컬러별로 감마 보상 전압을 조정하여 표시패널들 간에 휘도와 색 좌표를 균일하게 할 수 있다. 제1 내지 제3 감마 발생부(20R, 20G, 20B)는 컬러별로 분리되어 컬러별 최적 감마 보상 전압을 발생한다. 제1 내지 제3 감마 발생부(20R, 20G, 20B) 각각은 제1 기준 전압(VREG1)을 분압하여 2n 개의 감마 보상 전압(V0~V255)을 출력하고, 제1 기준 전압(VREG1) 또는 제2 기준 전압(VREG2)을 분압하여 2n + 1개의 감마 보상 전압(V0~V256)을 출력한다.
제1 감마 발생부(20R)로부터 출력된 감마 보상 전압(V0~V256)은 R 서브 픽셀에 공급될 데이터 전압의 계조별 전압이다. 제2 감마 발생부(20G)로부터 출력된 감마 보상 전압(V0~V256)은 G 서브 픽셀에 공급될 데이터 전압의 계조별 전압이다. 제3 감마 발생부(20B)로부터 출력된 감마 보상 전압(V0~V256)은 B 서브 픽셀에 공급될 데이터 전압의 계조별 전압이다.
도 6a 내지 도 6c는 도 5에 도시된 감마 보상 전압 발생부의 제1 실시예를 보여 주는 회로도이다.
도 6a를 참조하면, 공통 감마 발생부(10)는 제1 분압 회로(RS1), 제1 전압 선택부, 제2 분압 회로(RS2), 및 제2 전압 선택부를 포함한다.
제1 분압 회로(RS1)는 직렬로 연결된 저항들을 포함한 R 스트링(string) 회로를 이용하여 입력 전압(GVDD)을 분압함으로써 전압 레벨이 서로 다른 전압을 출력한다.
제1 전압 선택부는 제1 분압 회로(RS1)의 고전위 노드로부터 선택된 고전위 기준 전압(VH)과, 제1 분압 회로(RS1)의 저전위 노드들로부터 선택된 저전위 기준 전압(VL) 및 최하위 감마 보상 전압(V0)을 출력한다. 저전위 기준 전압(VL)은 고전위 기준 전압(VH) 보다 낮고 최하위 감마 보상 전압(V0) 보다 높은 저전위 기준 전압이다.
제1 전압 선택부는 제1 분압 회로(RS1)의 고전위 노드들 중 어느 하나를 레지스터 설정값(REG01)에 따라 선택하여 선택된 노드로부터의 고전위 기준 전압(VH)을 출력하는 제1-1 멀티플렉서(Multiplexer, MUX01), 제1 분압 회로(RS1)에서 제1 그룹의 저전위 노드들 중 어느 하나를 레지스터 설정값(REG02)에 따라 선택하여 선택된 노드로부터의 저전위 기준 전압(VL)을 출력하는 제1-2 멀티플렉서(MUX02), 및 제1 분압 회로(RS1)에서 제2 그룹의 저전위 노드들 중 어느 하나를 레지스터 설정값(REG03)에 따라 선택하여 선택된 노드로부터의 최하위 감마 보상 전압(V0)을 출력하는 제1-3 멀티플렉서(MUX03)를 포함한다.
래지스터 설정값(REG01~REG03)에 따라 기준 전압들이 가변될 수 있다. 제1-1 및 제1-2 멀티플렉서(MUX01, MUX02)로부터 출력된 고전위 기준 전압(VH)과 저전위 기준 전압(VL)은 버퍼를 통해 제2 분압 회로(RS2)의 양단에 공급된다.
래지스터 설정값(REG01~REG03)은 제품 출하전 제1 메모리(210)에 저장된 후 전계 방출 표시장치의 전원이 켜질 때 제2 메모리(132)에 전송되거나 제품 출하전 제2 메모리(132)에 저장될 수 있다. 광학 보상시에 또는 DBV(Display Brightness Value)에 따라 휘도를 조정하기 위하여 래지스터 설정값(REG01~REG03)이 가변될 수 있다. DBV는 호스트 시스템(200)의 조도 센서 출력 신호 또는 사용자의 휘도 입력값에 따라 가변될 수 있다.
제1 전압 선택부(MUX01~MUX03)로부터 출력된 전압(VH, VL, V0)은 제1 내지 제3 감마 발생부(20R, 20G, 20B)에 공급된다.
제1-1 및 제1-2 멀티플렉서들(MUX01, MUX02)로부터 출력된 고전위 기준 전압(VH)과 저전위 기준 전압(VL)은 버퍼를 통해 제2 분압 회로(RS2)에 공급된다. 제1-3 멀티플렉서들(MUX03)로부터 출력된 최하위 감마 보상 전압(V0)은 버퍼를 통해 제1 내지 제3 감마 발생부(20R, 20G, 20B)에 공급된다.
제2 분압 회로(RS02)는 고전위 기준 전압(VH)이 인가되는 노드와 저전위 기준 전압(VL)이 인가되는 노드 사이에서 직렬로 연결된 저항들을 포함한다. 제2 분압 회로(RS2)는 고전위 전압(VH)을 분압하여 저항들 사이의 노드를 통해 전압 레벨이 서로 다른 전압을 출력한다.
제2 전압 선택부는 제2 분압 회로(RS2)의 노드들 중 어느 하나를 레지스터 설정값(REG04)에 따라 선택하여 선택된 노드로부터의 전압을 제1 기준 전압(VREG1)으로서 출력하는 제1-4 멀티플렉서(MUX04)와, 제2 분압 회로(RS2)의 노드들 중 어느 하나를 레지스터 설정값(REG05)에 따라 선택하여 선택된 노드로부터의 전압을 제2 기준 전압(VREG2)으로서 출력하는 제1-5 멀티플렉서(MUX05)를 포함한다. 제2 기준 전압(VREG2)은 제1 기준 전압(VREG1) 보다 높은 전압으로 선택된다. 제1-4 멀티플렉서(MUX04)로부터 출력된 제1 기준 전압(VREG1)은 버퍼를 통해 제3 분압 회로(RS3)의 고전위 입력 노드에 공급된다. 제1-5 멀티플렉서(MUX05)로부터 출력된 제2 기준 전압(VREG2)은 제6 분압 회로(RS6)의 고전위 입력 노드에 공급된다.
래지스터 설정값(REG04, REG05)은 제품 출하전 제1 메모리(210)에 저장된 후 전계 방출 표시장치의 전원이 켜질 때 제2 메모리(132)에 전송되거나 제품 출하전 제2 메모리(132)에 저장될 수 있다. 광학 보상시에 또는 DBV에 따라 휘도를 조정하기 위하여 래지스터 설정값(REG04, REG05)이 가변될 수 있다.
도 6b 및 도 6c를 참조하면, 제1 내지 제3 감마 발생부(20R, 20G, 20B) 각각은 제3 분압 회로(RS3), 제3 전압 선택부, 제4 분압 회로(RS41 ~ RS49), 제4 전압 선택부, 제4 분압 회로(RS4), 제5 분압 회로(RS5), 제6 분압 회로(RS6) 및 부스팅 전압 선택부를 포함한다.
제1 내지 제3 감마 발생부(20R, 20G, 20B) 각각은 노멀 구동 모드의 최고 휘도 이하의 휘도 범위(L1)를 표현하는 계조별 감마 보상 전압(V0~V255)을 출력한다. 제1 내지 제3 감마 발생부(20R, 20G, 20B) 각각은 부스트 모드의 최고 휘도 즉, 제2 휘도 범위(L2)의 최고 휘도를 포현하는 부스트 모드의 최상위 감마 보상 전압(V256)을 출력한다.
제3 분압 회로(RS3)는 직렬로 연결된 저항들을 이용하여 제1 기준 전압(VREG1)을 분압하여 전압 레벨이 서로 다른 전압들을 출력한다.
제3 전압 선택부는 제3 분압 회로(RS3)의 고전위 노드들 중 어느 하나를 레지스터 설정값(RGMA20)에 따라 선택하여 선택된 노드로부터의 고전위 기준 전압을 노멀 구동 모드의 최상위 감마 보상 전압(V255)으로 출력하는 멀티플렉서(MUX20)를 포함한다. 멀티플렉서(MUX20)로부터 출력된 최상위 감마 보상 전압(V255)은 버퍼(BUF20)를 통해 제4 분압 회로의 고전위 입력 노드에 공급된다. 노멀 구동 모드의 최상위 감마 보상 전압(V255)은 픽셀 데이터의 계조값 255에 대응하는 감마 보상 전압이다. 제1 기준 전압(VREG1)은 최상위 계조 전압(V255) 이상의 전압이다.
제4 분압 회로는 제4 전압 선택부의 멀티플렉서들(MUX21~MUX29)의 입력단 마다 연결된 제4-1 내지 제4-9 분압 회로들(RS41 ~ RS49)를 포함한다. 제4-1 분압 회로(RS41)는 최상위 감마 보상 전압(V255)과 저전위 기준 전압(VL) 사이에서 직렬로 연결된 저항들을 이용하여 제1 기준 전압(VREG1)을 분압한다.
제4 전압 선택부는 제4-1 분압 회로(RS41) 내지 제4-9 멀티플렉서(MUX21 ~ MUX29)를 포함하여 제1 휘도 범위(L1) 내에서 영상의 휘도를 표현하기 위한 감마 탭 전압(V1, V6, ? V189)을 선택한다.
제4-1 멀티플렉서(MUX41)는 제4-1 분압 회로(RS41)의 노드들 중 어느 하나를 레지스터 설정값(RGMA21)에 따라 선택하여 선택된 노드로부터의 전압을 출력한다. 제4-1 멀티플렉서(MUX21)의 출력 전압은 버퍼(BUF21)를 통해 제1 감마 탭 전압(gamma tab voltage, V189)으로 출력된다. 제1 감마 탭 전압(V189)은 픽셀 데이터의 계조값 189에 대응하는 감마 보상 전압이다.
제4-2 분압 회로(RS42)는 제1 감마 탭 전압(V189)과 저전위 기준 전압(VL) 사이에서 직렬로 연결된 저항들을 이용하여 제1 감마 탭 전압(V189)을 분압한다. 제4-2 멀티플렉서(MUX22)는 제4-2 분압 회로(RS42)의 노드들 중 어느 하나를 레지스터 설정값(RGMA22)에 따라 선택하여 선택된 노드로부터의 전압을 출력한다. 제4-2 멀티플렉서(MUX42)의 출력 전압은 버퍼(BUF22)를 통해 제2 감마 탭 전압(V134)으로 출력된다. 제2 감마 탭 전압(V134)은 픽셀 데이터의 계조값 134에 대응하는 감마 보상 전압이다.
제4-3 분압 회로(RS43)는 제2 감마 탭 전압(V134)과 저전위 기준 전압(VL) 사이에서 직렬로 연결된 저항들을 이용하여 제3 감마 탭 전압(V91)을 분압한다. 제3 감마 탭 전압(V91)은 픽셀 데이터의 계조값 91에 대응하는 감마 보상 전압이다.
제4-8 멀티플렉서(MUX28)는 제4-8 분압 회로(RS48)의 노드들 중 어느 하나를 레지스터 설정값(RGMA28)에 따라 선택하여 선택된 노드로부터의 전압을 출력한다. 제4-8 멀티플렉서(MUX28)의 출력 전압은 버퍼(BUF28)를 통해 제8 감마 탭 전압(V6)으로 출력된다. 제4-9 분압 회로(RS49)는 제8 감마 탭 전압(V6)과 저전위 기준 전압(VL) 사이에서 직렬로 연결된 저항들을 이용하여 제8 감마 탭 전압(V6)을 분압한다. 제8 감마 탭 전압(V6)은 픽셀 데이터의 계조값 6에 대응하는 감마 보상 전압이다.
제4-9 멀티플렉서(MUX29)는 제4-9 분압 회로(RS49)의 노드들 중 어느 하나를 레지스터 설정값(RGMA29)에 따라 선택하여 선택된 노드로부터의 전압을 출력한다. 제4-9 멀티플렉서(MUX29)의 출력 전압은 버퍼(BUF29)를 통해 제9 감마 탭 전압(V1)으로 출력된다. 제9 감마 탭 전압(V1)은 픽셀 데이터의 계조값 1에 대응하는 감마 보상 전압이다.
래지스터 설정값(RGMA20 ~ RGMA29)은 제품 출하전 제1 메모리(210)에 저장된 후 전계 방출 표시장치의 전원이 켜질 때 제2 메모리(132)에 전송되거나 제품 출하전 제2 메모리(132)에 저장될 수 있다. 광학 보상시에 또는 DBV에 따라 휘도를 조정하기 위하여 래지스터 설정값(RGMA20 ~ RGMA29)이 가변될 수 있다.
제5 분압 회로(RS5)는 직렬로 연결된 저항들을 이용하여 노멀 구동 모드의 최상위 감마 보상 전압(V255)을 분압하여 전압 레벨이 서로 다른 계조별 감마 보상 전압(V1~V255)을 출력한다. 제5 분압 회로는 제5-1 내지 제5-9 분압 회로들(RS51 ~ RS59)을 포함한다.
제5-1 분압 회로(RS51)는 노멀 구동 모드의 최상위 감마 보상 전압(V255)과 제1 감마 탭 전압(V189) 사이에 직렬로 연결된 저항들을 이용하여 최상위 감마 보상 전압(V255)과 제1 감마 탭 전압(V189) 사이의 계조별 감마 보상 전압을 출력한다.
제5-2 분압 회로(RS52)는 제1 감마 탭 전압(V189)과 제2 감마 탭 전압(V134) 사이에 직렬로 연결된 저항들을 이용하여 제1 감마 탭 전압(V189)과 제2 감마 탭 전압(V134) 사이의 계조별 감마 보상 전압을 출력한다. 제5-8 분압 회로(RS58)는 제7 감마 탭 전압(V13)과 제8 감마 탭 전압(V6) 사이에 직렬로 연결된 저항들을 이용하여 제7 감마 탭 전압(V13)과 제8 감마 탭 전압(V6) 사이의 계조별 감마 보상 전압을 출력한다. 제5-9 분압 회로(RS59)는 제8 감마 탭 전압(V6)과 제9 감마 탭 전압(V1) 사이에 직렬로 연결된 저항들을 이용하여 제8 감마 탭 전압(V6)과 제9 감마 탭 전압(V1) 사이의 계조별 감마 보상 전압을 출력한다.
제5 분압 회로로부터 출력된 노멀 구동 모드의 감마 보상 전압(V0~V255)은 데이터 구동부(110)의 DAC에 공급된다.
제6 분압 회로(RS6)는 제2 기준 전압(VREG2)과 저전위 기준 전압(VL) 사이에 직렬로 연결된 저항들을 이용하여 제2 기준 전압(VREG2)을 분압한다. 부스팅 전압 선택부는 제6 분압 회로(RS6)의 노드들 중 어느 하나를 레지스터 설정값(RFP)에 따라 선택하여 선택된 노드로부터의 전압을 출력하는 멀티플렉서(MFP)를 포함한다. 멀티플렉서(MFP)로부터 출력된 부스트 모드의 최상위 감마 보상 전압(V256)은 버퍼를 통해 데이터 구동부(111)의 DAC에 공급된다. 진문 센싱 모드가 부스트 모드로 설정될 수 있다. 최상위 감마 보상 전압(V256)은 지문 센싱 이벤트가 발생될 때 지문 센싱 영역(SA)의 픽셀들(P)에 기입될 픽셀 데이터의 최고 계조값의 데이터 전압이다.
래지스터 설정값(RFP)은 제품 출하전 제1 메모리(210)에 저장된 후 전계 방출 표시장치의 전원이 켜질 때 제2 메모리(132)에 전송되거나 제품 출하전 제2 메모리(132)에 저장될 수 있다. 래지스터 설정값(RFP)은 광학 보상시에 또는 DBV에 따라 휘도를 조정하기 위하여 가변될 수 있다. 래지스터 설정값(RFP)은 지문 센싱 영역(SA)의 최고 휘도로 설정될 수 있다.
도 7은 도 5에 도시된 감마 보상 전압 발생부의 제2 실시예를 보여 주는 회로도이다.
도 7을 참조하면, 공통 감마 발생부(10)는 제1 분압 회로(RS01), 제1 전압 선택부, 제2 분압 회로(RS02), 및 제2 전압 선택부를 포함한다.
제1 분압 회로(RS01)는 고전위 기준 전압(VH)과 저전위 기준 전압(VL) 사이에서 직렬로 연결된 저항들을 이용하여 고전위 기준 전압(VH)을 분압하여 전압 레벨이 서로 다른 전압을 출력한다.
제1 전압 선택부는 제1 분압 회로(RS01)로부터 출력된 전압을 선택한다. 제1 전압 선택부는 제1 분압 회로(RS01)의 고전위 노드들 중 어느 하나를 레지스터 설정값(REG1)에 따라 선택하여 제2 기준 전압(VREG2)을 출력하는 제1-1 멀티플렉서(MUX1)와, 제1 분압 회로(RS01)와 제2 분압 회로(RS02) 사이에 연결되어 제1 분압 회로(RS01)로부터 선택된 전압을 제2 분압 회로(RS02)에 공급하는 제1-2 내지 제1-5 멀티플렉서(MUX2~MUX5)를 포함한다. 제1-2 내지 제1-5 멀티플렉서(MUX2~MUX5)는 제2 기준 전압(VREG2) 보다 낮고 전압 레벨이 서로 다른 전압을 출력하여 제2 분압 회로(RS02)의 노드들에 공급한다.
제1-1 멀티플렉서(MUX1)로부터 출력된 제2 기준 전압(VREG2)은 버퍼를 통해 제1 내지 제3 감마 발생부(20R, 20G, 20B)에 공급된다. 제1-2 내지 제1-5 멀티플렉서(MUX2~MUX5) 각각으로부터 출력된 전압은 버퍼를 통해 제2 분압 회로(RS02)에서 일정 간격을 두고 이격된 노드들에 직접 인가된다.
제1-2 내지 제1-5 멀티플렉서(MUX2~MUX5)는 레지스터 설정값(REG2~REG5)에 따라 설정된 전압을 제2 분압 회로(RS02)의 중간 노드 전압들에 인가한다.
래지스터 설정값(REG1~REG5)은 제품 출하전 제1 메모리(210)에 저장된 후 전계 방출 표시장치의 전원이 켜질 때 제2 메모리(132)에 전송되거나 제품 출하전 제2 메모리(132)에 저장될 수 있다. REG1은 DBV으로부터 독립된 즉, DBV와 무관하게 설정된 소정의 고휘도 예를 들어 600 nit의 휘도를 얻을 수 있는 레지스터 설정값이다. 따라서, 제1-1 멀티플렉서(MUX1)로부터 출력된 제2 기준 전압(VREG2)은 DBV와 관계 없이 미리 설정된 고휘도를 얻을 수 있는 전압으로 설정된다. REG2 ~ REG5는 광학 보상시에 또는 DBV에 따라 연동하여 휘도를 조정하기 위한 레지스터 설정값이다.
제2 분압 회로(RS02)는 고전위 기준 전압(VH)이 인가되는 노드와, 저전위 기준 전압(VL)이 인가되는 노드 사이에서 직렬로 연결된 저항들을 포함한다. 제2 분압 회로(RS02)는 고전위 전압(VH)을 분압하여 저항들 사이의 노드를 통해 전압 레벨이 서로 다른 전압을 출력한다.
제2 전압 선택부는 제2 분압 회로(RS02)의 노드들 중 어느 하나를 레지스터 설정값(REG6)에 따라 선택하여 제1 기준 전압(VREG1)을 선택하는 멀티플렉서(MUX6)를 포함한다. 레지스터 설정값(REG6)은 DBV에 연동하여 제1 기준 전압(VREG1)을 가변한다. 따라서, 멀티플렉서(MUX6)로부터 출력된 제1 기준 전압(VREG1)은 DBV에 따라 가변되고 버퍼를 통해 제1 내지 제3 감마 발생부(20R, 20G, 20B)에 공급된다.
래지스터 설정값(REG6)은 제품 출하전 제1 메모리(210)에 저장된 후 전계 방출 표시장치의 전원이 켜질 때 제2 메모리(132)에 전송되거나 제품 출하전 제2 메모리(132)에 저장될 수 있다. 광학 보상시에 또는 DBV에 따라 휘도를 조정하기 위하여 래지스터 설정값(REG6)이 가변될 수 있다.
제1 내지 제3 감마 발생부(20R, 20G, 20B) 각각은 제3 분압 회로(RS03), 제3 전압 선택부, 제4 분압 회로(R40 ~ R46), 제4 전압 선택부, 및 제5 분압 회로(R51~R57)를 포함한다.
제3 분압 회로(RS03)는 제1 기준 전압(VREG1)과 기저 전압(GND) 사이에 직렬로 연결된 저항들을 이용하여 제1 기준 전압(VREG1)을 분압하여 전압 레벨이 서로 다른 전압들을 출력한다.
제3 전압 선택부는 제3 분압 회로(RS03)의 고전위 노드들 중 어느 하나를 레지스터 설정값(RGMA31)에 따라 선택하여 선택된 노드로부터의 고전위 기준 전압을 노멀 구동 모드의 최상위 감마 보상 전압(V255)으로 출력하는 제3-1 멀티플렉서(MUX31), 제3 분압 회로(RS03)에서 제1 그룹의 저전위 노드들 중 어느 하나를 레지스터 설정값(RGMA32)에 따라 선택하여 선택된 노드로부터의 저전위 전압을 제7 감마 탭 전압(V1)으로 출력하는 제3-2 멀티플렉서(MUX32), 및 제3 분압 회로(RS03)에서 제2 그룹의 저전위 노드들 중 어느 하나를 레지스터 설정값(RGMA33)에 따라 선택하여 선택된 노드로부터의 최하위 감마 보상 전압(V0)을 출력하는 제3-3 멀티플렉서(MUX33)를 포함한다.
래지스터 설정값(REG31~REG33)에 따라 제3 전압 선택부로부터 출력되는 전압들(V255, V1, V0)이 가변될 수 있다. 제3-1 및 제3-2 멀티플렉서(MUX31, MUX32)로부터 출력된 최상위 감마 보상 전압(V255)과 제7 감마 탭 전압(V1)은 버퍼를 통해 제4 및 제5 분압 회로(R40 ~ R46, R51 ~ R57)의 양단에 공급된다.
제4 분압 회로(R40 ~ R46)는 부스트 전압용 분압 회로(R40)와, 최상위 감마 보상 전압(V255)과, 최상위 감마 보상 전압(V255)과 제7 감마 탭 전압(V1) 사이의 전압을 분압하여 제1 휘도 범위(L1)의 감마 보상 전압을 출력하는 제4-1 내지 제4-6 분압 회로들(R41 ~ R46)을 포함한다.
제4 전압 선택부는 부스트 모드의 최상위 감마 보상 전압(V256)을 출력하는 부스트 전압 선택부와, 멀티플렉서(MUX41~MUX49)를 이용하여 제1 휘도 범위(L1) 내의 휘도를 구현하는 제1 내지 제6 감마 탭 전압(V255, V191, ? V7)을 출력하는 제4-1 내지 제4-6 전압 선택부를 포함한다. 제1 내지 제6 감마 탭 전압(V255, V191, ? V7)은 최상위 감마 보상 전압(V255) 보다 낮고 최하위 감마 탭 전압(V1) 보다 높은 전압이다.
부스트 전압용 분압 회로(R40)는 제1 기준 전압(VREG1)과 노멀 구동 모드의 최상위 감마 보상 전압(V255) 사이에서 직렬로 연결된 저항들을 이용하여 제1 기준 전압(VREG1)을 분압한다. 부스트 전압 선택부는 부스트 전압용 분압 회로(R40)의 노드들 중 어느 하나를 레지스터 설정값(RFP)에 따라 선택하여 선택된 노드로부터의 전압을 출력하는 제1 부스트 전압용 멀티플렉서(MFP)와, 제2 기준 전압(VREG2)와 제1 부스트 전압용 멀티플렉서(MFP)의 출력 전압 중 어느 하나를 인에이블 신호(EN)에 따라 선택하는 제2 부스트 전압용 멀티플렉서(M50)를 포함한다.
제1 부스트 전압용 멀티플렉서(MFP)로부터 출력된 전압은 DBV에 따라 연동하여 가변되는 전압이다. 제1 기준 전압(VREG1)은 노멀 구동 모드의 최상위 계조 전압(V255) 보다 높은 전압이다. 따라서, 제1 부스트 전압용 멀티플렉서(MFP)로부터 출력된 전압을 DBV에 따라 가변 가능하고 노멀 구동 모드의 최상위 계조 전압(V255) 보다 높은 전압이다.
제2 부스트 전압용 멀티플렉서(M50)는 호스트 시스템(200)의 제어에 따라 제2 기준 전압(VREG1)과 제1 부스트 전압용 멀티플렉서(MFP)로부터 출력된 전압 중 어느 하나를 선택하여 부스트 모드의 최상위 감마 보상 전압(V256)을 선택한다. 제2 기준 전압(VREG2)은 DBV에 무관하게 고정된 DBV 비연동 전압이고, 노멀 모드의 최상위 감마 보상 전압(V255) 보다 높은 전압이다. 따라서, 제2 부스트 전압용 멀티플렉서(MUX50)로부터 출력된 전압은 노멀 모드의 최상위 감마 보상 전압(V255) 보다 높은 부스트 모드의 최상위 감마 보상 전압(V256)이다. 부스트 모드의 최상위 감마 보상 전압(V256)은 버퍼를 통해 데이터 구동부(110)의 DAC에 공급된다.
제4-1 분압 회로(R41)는 최상위 감마 보상 전압(V255)과 제7 감마 탭 전압(V1) 사이에서 직렬로 연결된 저항들을 이용하여 최상위 감마 보상 전압(V255)을 분압한다. 제4-1 전압 선택부는 제4-1 분압 회로(R41)의 노드들 중 어느 하나를 선택하는 제4-1 멀티플렉서(MUX41)를 포함한다. 제4-1 멀티플렉서(MUX41)는 제4-1 분압 회로(R41)의 노드들 중 어느 하나를 레지스터 설정값(RGMA41)에 따라 선택하여 선택된 노드로부터의 전압을 출력한다. 제4-1 멀티플렉서(MUX41)의 출력 전압은 버퍼(B41)를 통해 제1 감마 탭 전압(V191)으로 출력된다. 제1 감마 탭 전압(V191)은 픽셀 데이터의 계조값 191에 대응하는 감마 보상 전압이다.
제4-2 분압 회로(R42)는 제1 감마 탭 전압(V191)과 제7 감마 탭 전압(V1) 사이에서 직렬로 연결된 저항들을 이용하여 제1 감마 탭 전압(V191)을 분압한다. 제4-2 멀티플렉서(MUX42)는 제4-2 분압 회로(R42)의 노드들 중 어느 하나를 레지스터 설정값(RGMA42)에 따라 선택하여 선택된 노드로부터의 전압을 출력한다. 제4-2 멀티플렉서(MUX42)의 출력 전압은 버퍼(B42)를 통해 제2 감마 탭 전압(V127)으로 출력된다. 제2 감마 탭 전압(V127)은 픽셀 데이터의 계조값 127에 대응하는 감마 보상 전압이다.
제4-3 분압 회로(R43)는 제2 감마 탭 전압(V127)과 제7 감마 탭 전압(V1) 사이에서 직렬로 연결된 저항들을 이용하여 제2 감마 탭 전압(V127)을 분압한다. 제4-3 멀티플렉서(MUX43)는 제4-3 분압 회로(R43)의 노드들 중 어느 하나를 레지스터 설정값(RGMA43)에 따라 선택하여 선택된 노드로부터의 전압을 출력한다. 제4-3 멀티플렉서(MUX43)의 출력 전압은 버퍼(B43)를 통해 제3 감마 탭 전압(V63)으로 출력된다. 제3 감마 탭 전압(V63)은 픽셀 데이터의 계조값 63에 대응하는 감마 보상 전압이다.
제4-6 분압 회로(R46)는 제5 감마 탭 전압(V15)과 제7 감마 탭 전압(V1) 사이에서 직렬로 연결된 저항들을 이용하여 제5 감마 탭 전압(V15)을 분압한다. 제4-6 멀티플렉서(MUX46)는 제4-6 분압 회로(R46)의 노드들 중 어느 하나를 레지스터 설정값(RGMA46)에 따라 선택하여 선택된 노드로부터의 전압을 출력한다. 제4-6 멀티플렉서(MUX46)의 출력 전압은 버퍼(B46)를 통해 제6 감마 탭 전압(V7)으로 출력된다. 제6 감마 탭 전압(V7)은 픽셀 데이터의 계조값 7에 대응하는 감마 보상 전압이다.
래지스터 설정값(RGMA41 ~ RGMA46)은 제품 출하전 제1 메모리(210)에 저장된 후 전계 방출 표시장치의 전원이 켜질 때 제2 메모리(132)에 전송되거나 제품 출하전 제2 메모리(132)에 저장될 수 있다. 광학 보상시에 또는 DBV에 따라 휘도를 조정하기 위하여 래지스터 설정값(RGMA41 ~ RGMA46)이 가변될 수 있다.
제5 분압 회로(R51~R57)는 노멀 구동 모드의 최상위 감마 보상 전압(V255)과 제7 감마 탭 전압(V1) 사이에서 직렬로 연결된 저항들을 이용하여 노멀 구동 모드의 최상위 감마 보상 전압(V255)을 분압하여 전압 레벨이 서로 다른 계조별 감마 보상 전압(V1~V255)을 출력한다. 제5-1 분압 회로(R51)는 노멀 구동 모드의 최상위 감마 보상 전압(V255)과 제1 감마 탭 전압(V191) 사이에 직렬로 연결된 저항들을 이용하여 최상위 감마 보상 전압(V255)과 제1 감마 탭 전압(V189) 사이의 계조별 감마 보상 전압을 출력한다.
제5-2 분압 회로(R52)는 제1 감마 탭 전압(V191)과 제2 감마 탭 전압(V127) 사이에 직렬로 연결된 저항들을 이용하여 제2 감마 탭 전압(V191)과 제2 감마 탭 전압(V127) 사이의 계조별 감마 보상 전압을 출력한다. 제5-3 분압 회로(R53)는 제2 감마 탭 전압(V127)과 제3 감마 탭 전압(V63) 사이에 직렬로 연결된 저항들을 이용하여 제2 감마 탭 전압(V127)과 제3 감마 탭 전압(V63) 사이의 계조별 감마 보상 전압을 출력한다.
제5-6 분압 회로(R56)는 제5 감마 탭 전압(V15)과 제6 감마 탭 전압(V7) 사이에 직렬로 연결된 저항들을 이용하여 제5 감마 탭 전압(V15)과 제6 감마 탭 전압(V7) 사이의 계조별 감마 보상 전압을 출력한다. 제5-7 분압 회로(R57)는 제6 감마 탭 전압(V7)과 제7 감마 탭 전압(V1) 사이에 직렬로 연결된 저항들을 이용하여 제6 감마 탭 전압(V7)과 제7 감마 탭 전압(V1) 사이의 계조별 감마 보상 전압을 출력한다.
노멀 구동 모드의 감마 보상 전압(V0~V255)은 데이터 구동부(110)의 DAC에 공급된다.
데이터 전압의 감마 보상 전압은 픽셀 회로 구조에 따라 정 감마(positive gamma) 또는 역 감마(negative gamma)로 구현될 수 있다. 예를 들어, 픽셀들의 발광 소자 즉, OLED를 구동하는 트랜지스터가 n 채널 MOSFET로 구현되고 이 트랜지스터의 게이트에 데이터 전압이 인가되는 경우에, 정 감마로 감마 보상 전압이 발생되어 픽셀 데이터의 계조가 높을수록 감마 보상 전압이 높아진다. 도 6a 내지 도 7은 정 감마로 설정된 감마 보상 전압 발생부(112)를 예시한 것이다. 픽셀들의 발광 소자를 구동하는 트랜지스터가 p 채널 MOSFET로 구현되고, 이 트랜지스터의 게이트에 데이터 전압이 인가되면, 역 감마로 감마 보상 전압이 발생되어 픽셀 데이터의 계조가 높을수록 감마 보상 전압이 낮아진다. 이 경우, 도 6a 내지 도 7에서 VH와 VL의 전압 레벨이 서로 바뀌고, VREG1과 VREG2의 전압 레벨도 서로 바뀐다.
도 8a 및 도 8b는 본 발명의 실시예에 따른 데이터 구동부(110)를 상세히 보여 주는 도면들이다.
도 8a 및 도 8b를 참조하면, 데이터 구동부(110)는 시프트 레지스터(shift register, 81), 제1 래치(latch, 82), 제2 래치(83), 레벨 시프터(84), DAC(85), 및 버퍼(86)를 포함한다.
시프트 레지스터(81)는 타이밍 생성부(130)로부터 입력되는 클럭을 시프트하여 샘플링용 클럭을 순차적으로 출력한다. 제1 래치(82)는 시프트 레지스터(81)로부터 순차적으로 입력되는 샘플링용 클럭 타이밍에 입력 영상의 픽셀 데이터(RGB)를 샘플링(sampling)하여 래치(latch)하고, 샘플링된 픽셀 데이터(RGB)를 동시에 출력한다. 제2 래치(83)는 제1 래치(82)로부터 입력된 픽셀 데이터(RGB)를 동시에 출력한다.
레벨 시프터(84)는 제2 래치(83)로부터 입력된 픽셀 데이터(RGB)의 전압을 DAC(85)의 입력 전압 범위 내로 시프트한다. DAC(85)는 레벨 시프터(84)로부터의 픽셀 데이터를 감마 보상 전압 발생부(112)로부터의 감마 보상 전압으로 변환하여 데이터 전압을 출력한다. DAC(85)로부터 출력된 데이터 전압은 버퍼(86)를 통해 데이터 라인들(DL1~DL6)에 공급된다.
드라이브 IC(300)는 미리 설정된 지문 센싱 영역(SA)의 위치 정보(SAxy)에 따라 지문 센싱 영역(SA)에 기입될 픽셀 데이터의 계조값을 부스트 모드의 최상위 계조값으로 변조한다. 부스트 모드의 최상위 계조값으로 변조된 픽셀 데이터는 DAC(84)에 의해 부스트 모드의 최상위 감마 보상 전압(V256)으로 변환된다. 이를 위하여, 데이터 구동부(110)는 도 8a에 도시된 바와 같이 래치(82)에 연결된 데이터 변조부(80)를 더 포함할 수 있다.
8 bit 픽셀 데이터에서, 노멀 구동 모드의 최상위 계조값이 255일 때 부스트 모드의 최상위 계조값은 256일 수 있다. 10 bit 픽셀 데이터에서, 노멀 구동 모드의 최상위 계조값이 1023일 때 부스트 모드의 최상위 계조값은 1024일 수 있다.
데이터 변조부(80)는 메모리(132)로부터 지문 센싱 영역(SA)의 위치 정보(xy)를 읽어 들여 지문 센싱 영역(SA)을 판단하고, 타이밍 생성부(130)로부터 입력된 클럭을 카운트하여 그 카운트값을 지문 센싱 영역(SA)와 좌표값과 비교하여 지문 센싱 영역(SAxy)의 픽셀들을 검출할 수 있다. 데이터 변조부(80)는 부스트 모드에서 지문 센싱 이벤트가 발생될 때 지문 센싱 영역(SA)의 픽셀들에 기입될 픽셀 데이터의 최상위 계조값을 부스트 모드의 최상위 계조값으로 변조한다.
데이터 변조부(80)는 노멀 구동 모드에서 픽셀 데이터를 변조하지 않는다. 따라서, 노멀 구동 보드에서 모든 픽셀 데이터의 최상위 계조값은 노멀 구동 모드의 최상위 계조값이다.
호스트 시스템(200)은 부스트 모드에서 지문 센싱 영역(SA)의 픽셀들에 기입될 픽셀 데이터의 계조를 부스트 모드의 계조로 변조하여 드라이브 IC(300)로 전송할 수 있다. 또한, 도 1에 도시된 바와 같이 부스트 모드에서 드라이브 IC(300)의 메모리(132)에 저장된 지문 센싱 영역에 기입될 픽셀 데이터의 계조값이 타이밍 생성부(130)의 데이터 변조부를 통해 변조되어 데이터 구동부(110)에 제공될 수 있다. 이 경우에, 도 8b에 도시된 바와 같이 데이터 구동부(110)에서 데이터 변조부(80)가 추가될 필요가 없다.
도 9는 본 발명의 실시예에 따른 표시장치에서 지문 센싱 영역(SA) 주변의 단면 구조를 보여 주는 단면도이다.
도 9를 참조하면, 본 발명의 표시장치는 표시패널(100) 상에 접착된 투명 커버 기판(104)와, 표시패널(100) 아래에 배치된 지문 센서(400)를 포함한다. 투명 커버 기판(104)은 표시패널(100) 상에 광학 접착제(Optical clear adhesive, OCA)(105)로 접착될 수 있다.
표시패널(100)은 플라스틱 OLED 패널과 같은 플렉시블 패널(Flexible panel)로 구현될 수 있다. 플라스틱 OLED 패널에서, 표시패널(100)은 백 플레이트(Back plate, 102) 상에 접착된 유기 박막 필름 상에 형성된 픽셀 어레이(103)를 포함한다. 픽셀 어레이(103) 위에 터치 센서 어레이가 형성될 수 있다.
투명 커버 기판(104) 상에 편광 필름이 접착될 수 있다. 편광 필름은 표시패널(100) 상에서 외부광 반사를 차단하여 야외 시인성을 개선한다. 편광 필름은 원 편광자(또는 λ/4 판)를 포함할 수 있다. 편광 필름은 OCA로 투명 커버 기판 상에 접착될 수 있다.
백 플레이트(102)는 PET(Polyethylene terephthalate) 기판일 수 있다. 백 플레이트(102)는 픽셀 어레이(103)가 습도에 노출되지 않도록 투습을 차단하고 픽셀 어레이(103)가 형성된 유기 박막 필름을 지지한다. 유기 박막 필름은 얇은 PI(Polyimide) 필름 기판일 수 있다. 유기 박막 필름 상에 도시하지 않은 절연 물질로 다층의 버퍼막이 형성될 수 있다. 유기 박막 필름 상에 픽셀 어레이(103)와 터치 센서 어레이에 인가되는 전원이나 신호를 공급하기 위한 배선들이 형성될 수 있다.
픽셀 어레이(103)는 도 2 및 도 3에 도시된 바와 같이 데이터 라인들(DL1~DL6), 데이터 라인들(DL1~DL6)과 교차하는 게이트 라인들(GL1, GL2), 매트릭스 타입으로 배치된 픽셀들을 포함하여 입력 영상을 재현하는 화면을 구현한다. 픽셀들 각각은 발광 소자와, 발광 소자를 구동하기 위한 구동 소자를 포함할 수 있다. 한다. 픽셀 어레이(103)의 데이터 라인들(DL1~DL3)은 드라이브 IC(300)에 연결되어 드라이브 IC(300)로부터 데이터 전압을 공급 받는다. 터치 센서 어레이는 드라이브 IC에 연결된 배선들에 연결된 터치 센서들을 포함한다.
지문 센서(400)는 지문으로부터 반사된 빛을 수광하는 지문의 융선(Ridge)과 골(Valley)에서 반사된 광양의 차이를 이용하여 지문 패턴을 검출하는 광학식 지문 센서로 구현될 수 있다. 광학식 지문 센서는 CCD (Charge Coupled Device) 또는 CIS (CMOS Image Sensor) 등의 이미지 센서를 포함할 수 있다. 광학식 지문 센서는 지문 인식 이벤트가 발생될 때 픽셀 어레이(103)에서 지문 센싱 영역(SA)의 픽셀들(P)로부터 발생된 빛이 투명 커버 기판(104) 쪽으로 조사되고 지문으로부터 반사된 빛으로 투명 커버 기판(104) 상의 지문 패턴을 검출할 수 있다.
지문 센서(400)는 수광면이 픽셀 어레이(103)와 대향되도록 백 플레이트(102)에 투명 접착제(106)로 접착될 수 있다. 지문 센서(400)는 백 플레이트(102)와 미드 프레임(Mid-frame, 201) 사이에 배치된다. 미드 프레임(201)은 지문 센서(400)가 안착되는 홈이 형성된다. 백 플레이트(102)와 미트 프레임(201) 사이에 금속층(107)이 접착제(106)로 접착될 수 있다. 금속층(21)은 전자파(electro-magnetic interference, EMI)를 차폐하기 위하여 구리 판(Cu plate)으로 구현될 수 있다.
도 10은 본 발명의 실시예에 따른 지문 센싱 방법을 보여 주는 흐름도이다.
도 10을 참조하면, 화면 상에 지문 센싱 영역(SA)이 설정된다(S1). 지문 센싱 영역(SA)은 사각형(Rectangular) 또는 원(Circle) 형태로 설정될 수 있다. 지문 센싱 영역(SA)의 위치 정보는 드라이브 IC(300)의 메모리(132)에 저장된다.
지문 센싱 이벤트가 발생되면, 드라이브 IC(300)는 화면(AA) 상에 지문 센싱 영역(SA)을 표시하여 사용자가 손가락을 화면 상에 터치하도록 그래픽 이미지로 손가락의 지문 터치를 유도한다(S2 및 S3). 호스트 시스템(200)은 미리 설정된 버튼(button) 입력을 감지하거나, 은행 업무, 전자상거래 등과 같이 사용자 인증이 필요한 어플리케이션(application)에서 지문 센싱 이벤트를 발생한다.
사용자는 사용자 인증을 위하여, 지문 센싱 영역(SA)에 손가락을 화면 상에 터치한다(S4). 호스트 시스템(200)은 터치 센서 또는 압력 센서 출력 신호에 따라 사용자가 지문 센싱 영역(SA)에 놓여진 손가락을 감지하여 지문 센싱 영역의 점등을 위한 부스트 모드 신호를 발생하여 드라이브 IC(300)에 전송한다.
드라이브 IC(300)는 부스트 모드 신호에 응답하여 화면(AA) 상에서 지문 센싱 영역(SA)의 최고 휘도를 노멀 구동 모드의 최고 휘도 보다 높게 제어하여 픽셀들(P)을 구동한다. 이를 위하여, 호스트 시스템(200) 또는 드라이브 IC(300)는 지문 센싱 영역(SA)의 픽셀들에 기입될 픽셀 데이터를 변조하여 이 픽셀 데이터의 최고 계조를 부스트 모드의 최고 계조값으로 상향 조정한다 (S5).
S5 단계에서 데이터 변조 방법은 아래와 같은 실시예들로 나뉘어질 수 있다.
(1) 드라이브 IC(200)의 데이터 구동부(110)에서 지문 센싱 영역(SA)에 기입될 픽셀 데이터가 변조된다.
(2) 드라이브 IC(300)의 메모리(132)에 저장된 픽셀 데이터 중에서 지문 센싱 영역(SA)에 기입될 픽셀 데이터를 변조하여 데이터 구동부(110)의 래치(82)로 전송한다.
(3) 호스트 시스템(200)이 부스트 모드에서 지문 센싱 영역(SA)의 픽셀들(P)에 기입될 픽셀 데이터의 계조를 변조하여 데이터 구동부(110)로 전송한다.
부스트 모드에서 지문 센싱 영역의 픽셀들(P)에 기입될 픽셀 데이터에서 미리 설정된 문턱값(threshold value) 보다 큰 계조값이 부스트 모드의 최고 계조값 256으로 변조될 수 있다. 문턱값이 0으로 설정되면, 지문 센싱 영역(SA)의 픽셀들(P)에 기입될 픽셀 데이터의 계조값이 모든 계조에서 부스트 모드의 최고 계조값 256으로 변조된다. 문턱값이 63으 설정되면, 지문 센싱 영역(SA)의 픽셀들(P)에 기입될 픽셀 데이터의 계조값이 64 이상 일 때 이 픽셀 데이터가 부스트 모드의 최고 계조값 256으로 변조된다. 문턱값이 254로 설정되면, 지문 센싱 영역(SA)의 픽셀들(P)에 기입될 픽셀 데이터의 계조값이 255 일 때만 이 픽셀 데이터가 부스트 모드의 최고 계조값 256으로 변조된다.
지문 센싱 영역(SA)의 픽셀들은 도 11에 도시된 바와 같이 지문 센싱 이벤트에서 지문에 빛을 조사하는 광원으로 동작하여 고휘도로 발광된다(S6). 지문 센싱 영역(SA)은 특정 컬러로 발광될 수 있다. 지문 센싱 영역(SA)은 손가락으로 가려진다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
100 : 표시패널 110 : 데이터 구동부
112 : 감마 보상 전압 발생부 130 : 타이밍 생성부
132 : 제2 메모리 134 : 레벨 시프터
136 : 전원부 200 : 호스트 시스템
210 : 제1 메모리 300 : 드라이브 IC
400 : 지문 센서

Claims (14)

  1. 삭제
  2. 제1 및 제2 기준 전압을 발생하는 공통 감마 발생부; 및
    상기 제1 기준 전압을 분압하여 픽셀들의 휘도를 제1 휘도 이하의 휘도를 표현하는 감마 보상 전압을 발생하고, 상기 제1 기준 전압 또는 상기 제2 기준 전압으로부터 선택된 전압으로 상기 제1 휘도 보다 높은 제2 휘도를 표현하는 감마 보상 전압을 발생하는 컬러별 감마 발생부를 포함하며,
    상기 공통 감마 발생부는,
    입력 전압을 분압하는 제1 분압 회로;
    상기 제1 분압 회로로부터 출력되는 전압 중에서 고전위 기준 전압, 상기 고전위 기준 전압 보다 낮은 저전위 기준 전압, 상기 저전위 기준 전압 보다 낮은 최하위 감마 보상 전압을 선택하는 제1 전압 선택부; 및
    상기 고전위 기준 전압과 상기 저전위 기준 전압을 분압하여 출력하는 제2 분압 회로;
    상기 제2 분압 회로로부터 출력되는 전압 중에서 상기 제1 및 제2 기준 전압을 선택하는 제2 전압 선택부를 포함하는 감마 전압 발생장치.
  3. 제 2 항에 있어서,
    상기 컬러별 감마 발생부는,
    상기 제1 기준 전압을 분압하는 제3 분압 회로;
    상기 제3 분압 회로로부터 출력되는 전압 중에서 상기 제1 휘도를 표현하는 노멀 구동 모드의 최상위 감마 보상
    전압을 선택하는 제3 전압 선택부;
    상기 최상위 감마 보상 전압을 분압하는 제4 분압 회로;
    상기 제4 분압 회로로부터 출력되는 전압을 선택하여 전압 레벨이 서로 다른 감마 탭 전압들을 출력하는 제4 전압 선택부;
    상기 최상위 감마 보상 전압과 상기 감마 탭 전압들을 공급받고 상기 최상위 감마 보상전압과 최하위 감마 탭 전압 사이에서 상기 최상위 감마 보상 전압을 분압하여 상기 제1 휘도 이하의 휘도를 표현하는 감마 보상 전압을 출력하는 제5 분압 회로;
    상기 제2 기준 전압을 분압하는 제6 분압 회로; 및
    상기 제6 분압 회로로부터 출력되는 전압을 선택하여 상기 제2 휘도를 표현하는 감마 보상 전압을 출력하는 제5 전압 선택부를 포함하는 감마 전압 발생장치.
  4. 제 3 항에 있어서,
    상기 제2 기준 전압이 상기 제1 기준 전압 보다 높은 감마 전압 발생장치.
  5. 제1 및 제2 기준 전압을 발생하는 공통 감마 발생부; 및
    상기 제1 기준 전압을 분압하여 픽셀들의 휘도를 제1 휘도 이하의 휘도를 표현하는 감마 보상 전압을 발생하고, 상기 제1 기준 전압 또는 상기 제2 기준 전압으로부터 선택된 전압으로 상기 제1 휘도 보다 높은 제2 휘도를 표현하는 감마 보상 전압을 발생하는 컬러별 감마 발생부를 포함하며,
    상기 공통 감마 발생부는,
    고전위 기준 전압과 저전위 기준 전압을 분압하는 제1 분압 회로;
    상기 제1 분압 회로로부터 출력되는 전압 중에서 상기 제2 기준 전압과, 상기 제2 기준 전압 보다 낮고 전압 레벨이 서로 다른 다수의 전압들을 출력하는 제1 전압 선택부;
    상기 고전위 기준 전압, 상기 제2 기준 전압 보다 낮고 전압 레벨이 서로 다른 다수의 전압들, 및 상기 저전위 기준 전압을 공급 받아 상기 고전위 기준 전압을 분압하는 제2 분압 회로;
    상기 제2 분압 회로로부터 출력되는 전압을 선택하여 상기 제1 기준 전압을 출력하는 제2 전압 선택부를 포함하고;
    상기 컬러별 감마 발생부는,
    상기 제1 기준 전압을 분압하는 제3 분압 회로;
    상기 제3 분압 회로로부터 출력되는 전압을 선택하여 상기 제1 휘도를 표현하는 노멀 구동 모드의 최상위 감마 보상 전압, 상기 최상위 감마 보상 전압 보다 낮은 최하위 감마 탭 전압, 및 상기 최하위 감마 탭 전압 보다 낮은 최하위 감마 보상 전압을 출력하는 제3 전압 선택부;
    상기 최상위 감마 보상 전압과 상기 최하위 감마 탭 전압 사이에서 상기 최상위 감마 보상 전압을 분압하는 제4 분압 회로;
    상기 제4 분압 회로로부터 출력되는 전압을 선택하여 상기 최상위 감마 보상 전압 보다 낮고 상기 최하위 감마 보상 전압 보다 높은 다수의 감마 탭 전압들을 출력하는 제4 전압 선택부;
    상기 최상위 감마 보상 전압과 상기 감마 탭 전압들을 공급받고 상기 최상위 감마 보상전압과 상기 최하위 감마 탭 전압 사이에서 상기 최상위 감마 보상 전압을 분압하여 상기 제1 휘도 이하의 휘도를 표현하는 감마 보상 전압을 출력하는 제5 분압 회로;
    상기 제1 기준 전압과 상기 노멀 구동 모드의 최상위 감마 보상 전압 사이에서 상기 제1 기준 전압을 분압하는 부스트 전압용 분압 회로; 및
    상기 부스트 전압용 분압 회로로부터 출력되는 전압으로부터 선택된 전압과, 상기 제2 기준 전압 중 어느 하나를 선택하여 상기 제2 휘도를 표현하는 감마 보상 전압을 출력하는 부스트 전압 선택부를 포함하는 감마 전압 발생장치.
  6. 제 5 항에 있어서,
    상기 제1 및 제2 기준 전압 각각이 상기 노멀 구동 모드의 최상위 감마 보상 전압 보다 높은 전압인 감마 전압 발생장치.
  7. 제 5 항에 있어서,
    상기 부스트 전압용 분압 회로로부터 출력되는 전압으로부터 선택된 전압이 상기 노멀 구동 모드의 최상위 감마 보상 전압 보다 높은 전압인 감마 전압 발생장치.
  8. 제 5 항에 있어서,
    상기 부스트 전압용 분압 회로로부터 출력되는 전압으로부터 선택된 전압은 디스플레이 밝기값(Display Brightness Value, DBV)에 따라 가변하고,
    상기 제2 기준 전압은 디스플레이 밝기값(Display Brightness Value, DBV)으로부터 독립된 소정의 고휘도 전압으로 설정되는 감마 전압 발생장치.
  9. 다수의 데이터 라인들, 상기 데이터 라인들과 교차되는 게이트 라인들, 상기 데이터 라인들과 상기 게이트 라인들에 연결된 픽셀들이 배치된 픽셀 어레이;
    상기 픽셀 어레이 내에서 설정된 소정 영역과 대향하는 지문 센서;
    상기 픽셀들을 구동하는 디스플레이 구동부를 구비하고,
    상기 디스플레이 구동부는,
    제1 및 제2 기준 전압을 발생하는 공통 감마 발생부;
    상기 제1 기준 전압을 분압하여 픽셀들의 휘도를 제1 휘도 이하의 휘도를 표현하는 감마 보상 전압을 발생하고, 상기 제1 기준 전압 또는 상기 제2 기준 전압으로부터 선택된 전압으로 상기 제1 휘도 보다 높은 제2 휘도를 표현하는 감마 보상 전압을 발생하는 컬러별 감마 발생부; 및
    입력 영상의 픽셀 데이터를 상기 감마 보상 전압으로 변환하여 상기 데이터 라인들에 데이터 전압을 공급하는 데이터 구동부를 포함하고,
    상기 디스플레이 구동부는,
    노멀 구동 모드에서 상기 픽셀 어레이 내의 모든 픽셀들을 제1 휘도 이하의 휘도로 구동하고,
    부스트 모드에서 상기 소정 영역 내의 픽셀들의 휘도를 상기 제1 휘도 보다 높은 제2 휘도 이하의 휘도로 구동하고 상기 소정 영역 밖의 픽셀들을 상기 제1 휘도 이하의 휘도로 구동하는 표시장치.
  10. 제 9 항에 있어서,
    상기 지문 센서는
    상기 소정 영역 내의 픽셀들로부터 발생되고 지문으로부터 반사된 빛을 수광하여 지문 패턴을 센싱하는 이미지 센서를 포함하는 표시장치.
  11. 제 9 항에 있어서,
    상기 부스트 모드에서 상기 소정 영역 내의 픽셀들에 기입되는 픽셀 데이터의 최상위 계조가 상기 디스플레이 구동부 또는 외부 호스트 시스템에 의해 상기 노멀 구동 모드의 최상위 계조 보다 높은 계조로 변조되는 표시장치.
  12. 제 11 항에 있어서,
    상기 데이터 구동부는
    상기 픽셀 데이터를 래치하는 래치;
    상기 래치에 저장된 데이터 중에서 상기 소정 영역을 지시하는 위치 정보에 따라 상기 소정 영역의 픽셀들에 기입될 센싱 영역의 픽셀 데이터를 선택하고 상기 센싱 영역의 픽셀 데이터의 계조를 상기 부스트 모드의 최상위 계조로 변조하는 데이터 변조부; 및
    상기 래치로부터 입력된 픽셀 데이터를 상기 데이터 전압으로 변조하는 디지털-아날로그 변환기를 포함하고,
    상기 디지털-아날로그 변환기는
    상기 부스트 모드에서 상기 센싱 영역의 픽셀 데이터를 상기 제2 휘도를 표현하는 감마 보상 전압으로 변환하고,
    상기 센싱 영역 밖의 픽셀들에 기입될 픽셀 데이터를 상기 제1 휘도 이하의 휘도를 표현하는 감마 보상 전압으로 변환하는 표시장치.
  13. 제 11 항에 있어서,
    상기 소정 영역 내의 픽셀들에 기입되는 픽셀 데이터가 소정의 문턱값 보다 큰 계조값일 때 상기 소정 영역 내의 픽셀들에 기입되는 픽셀 데이터의 계조값이 상기 노멀 구동 모드의 최상위 계조 보다 높은 계조로 변조되는 표시장치.
  14. 제 9 항 내지 제 13 항 중 어느 한 항에 있어서,
    상기 제1 휘도 이하의 휘도는 n(n은 8 이상의 양의 정수) bit 픽셀 데이터에 의해 표현 가능한 2n 계조의 휘도 범위이고,
    상기 제2 휘도가 2n + 1 계조의 휘도인 표시장치.
KR1020180171807A 2018-12-28 2018-12-28 감마 전압 발생장치와 이를 이용한 표시장치 KR102595181B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180171807A KR102595181B1 (ko) 2018-12-28 2018-12-28 감마 전압 발생장치와 이를 이용한 표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180171807A KR102595181B1 (ko) 2018-12-28 2018-12-28 감마 전압 발생장치와 이를 이용한 표시장치

Publications (2)

Publication Number Publication Date
KR20200081859A KR20200081859A (ko) 2020-07-08
KR102595181B1 true KR102595181B1 (ko) 2023-10-27

Family

ID=71600237

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180171807A KR102595181B1 (ko) 2018-12-28 2018-12-28 감마 전압 발생장치와 이를 이용한 표시장치

Country Status (1)

Country Link
KR (1) KR102595181B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102593829B1 (ko) 2019-01-25 2023-10-27 삼성디스플레이 주식회사 표시 장치
KR20220063032A (ko) 2020-11-09 2022-05-17 엘지디스플레이 주식회사 감마 전원 선택 표시 장치 및 감마 전원 선택 방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060127425A (ko) * 2005-06-07 2006-12-13 삼성전자주식회사 표시 장치 및 이의 구동 방법
KR101857813B1 (ko) * 2011-12-15 2018-05-15 엘지디스플레이 주식회사 감마전압 발생회로와 이를 포함한 유기발광다이오드 표시장치
KR102409831B1 (ko) * 2015-09-10 2022-06-17 삼성디스플레이 주식회사 감마 전압 생성 장치, 이를 포함하는 표시 장치 및 감마 전압 생성 방법

Also Published As

Publication number Publication date
KR20200081859A (ko) 2020-07-08

Similar Documents

Publication Publication Date Title
KR102653578B1 (ko) 이미지 센서 일체형 전계 발광 표시장치
CN108257560B (zh) 有机发光显示装置、数据驱动器及驱动数据驱动器的方法
JP6942846B2 (ja) 表示装置
KR20180112186A (ko) 표시 장치 및 그의 구동 방법
KR102668101B1 (ko) 휘도 보상 장치와 이를 이용한 전계 발광 표시장치
KR102645798B1 (ko) 표시장치와 그 구동 방법
CN114464140B (zh) 用于选择伽马功率的显示设备和方法
KR102595181B1 (ko) 감마 전압 발생장치와 이를 이용한 표시장치
US11557244B2 (en) Display device
KR20220059697A (ko) 표시패널과 이를 이용한 표시장치
KR102646000B1 (ko) 채널 제어 장치와 이를 이용한 표시장치
TWI827231B (zh) 像素電路及包括其的顯示裝置
US11017721B2 (en) Organic light emitting display device
KR20190063233A (ko) 유기 발광 표시 장치
JP7381527B2 (ja) 表示パネル及びこれを用いた表示装置
KR102668816B1 (ko) 표시 장치 및 이의 저휘도 전원 제공 방법
KR102660304B1 (ko) 표시 장치
KR102667191B1 (ko) 픽셀 회로 및 이를 포함하는 표시장치
KR102680694B1 (ko) 표시 장치
KR20230092577A (ko) 터치센서를 갖는 표시장치 및 이의 구동방법
KR20220071654A (ko) 표시장치 및 이의 구동방법
KR20240077072A (ko) 디스플레이 장치
KR20240076030A (ko) 픽셀 회로와 이를 포함한 표시패널
KR20200074522A (ko) 디스플레이 장치, 데이터 구동 회로 및 구동 방법
KR20230009053A (ko) 픽셀 회로와 이를 이용한 픽셀 구동 방법 및 표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant