KR102580820B1 - 데이터 저장 장치 및 그것의 동작 방법 - Google Patents

데이터 저장 장치 및 그것의 동작 방법 Download PDF

Info

Publication number
KR102580820B1
KR102580820B1 KR1020160028781A KR20160028781A KR102580820B1 KR 102580820 B1 KR102580820 B1 KR 102580820B1 KR 1020160028781 A KR1020160028781 A KR 1020160028781A KR 20160028781 A KR20160028781 A KR 20160028781A KR 102580820 B1 KR102580820 B1 KR 102580820B1
Authority
KR
South Korea
Prior art keywords
map table
access
segment
segments
access frequency
Prior art date
Application number
KR1020160028781A
Other languages
English (en)
Other versions
KR20170105760A (ko
Inventor
송광종
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020160028781A priority Critical patent/KR102580820B1/ko
Priority to US15/195,462 priority patent/US10509602B2/en
Priority to TW105121073A priority patent/TWI716417B/zh
Priority to CN201610752912.3A priority patent/CN107179996B/zh
Publication of KR20170105760A publication Critical patent/KR20170105760A/ko
Application granted granted Critical
Publication of KR102580820B1 publication Critical patent/KR102580820B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/0292—User address space allocation, e.g. contiguous or non contiguous base addressing using tables or multilevel address translation means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0611—Improving I/O performance in relation to response time
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/0644—Management of space entities, e.g. partitions, extents, pools
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0688—Non-volatile semiconductor memory arrays
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)

Abstract

본 발명의 실시 예에 따른 데이터 저장 장치는 복수의 맵 테이블 세그먼트들로 구성된 메인 맵 테이블을 포함하는 불휘발성 메모리 장치 및 상기 불휘발성 메모리 장치를 제어하는 컨트롤러를 포함한다. 상기 컨트롤러는 상기 메인 맵 테이블의 상기 복수의 맵 테이블 세그먼트들 중 일부의 맵 테이블 세그먼트들로 구성된 서브 맵 테이블을 포함하고, 상기 메인 맵 테이블의 상기 맵 테이블 세그먼트들 각각에 대한 액세스 빈도를 업데이트하고, 상기 맵 테이블 세그먼트들 각각에 대한 상기 액세스 빈도에 근거하여 상기 서브 맵 테이블의 맵 테이블 세그먼트를 삭제할지 여부를 결정한다.

Description

데이터 저장 장치 및 그것의 동작 방법{Data storage device and operating method thereof}
본 발명은 반도체 장치에 관한 것으로, 보다 구체적으로는 데이터 저장 장치 및 그것의 동작 방법에 관한 것이다.
최근 컴퓨터 환경에 대한 패러다임(paradigm)이 언제, 어디서나 컴퓨터 시스템을 사용할 수 있도록 하는 유비쿼터스 컴퓨팅(ubiquitous computing)으로 전환되고 있다. 이로 인해 휴대폰, 디지털 카메라, 노트북 컴퓨터 등과 같은 휴대용 전자 장치의 사용이 급증하고 있다. 이와 같은 휴대용 전자 장치는 일반적으로 메모리 장치를 이용하는 데이터 저장 장치를 사용한다. 데이터 저장 장치는 휴대용 전자 장치의 보조 기억 장치로 사용된다.
메모리 장치를 이용한 데이터 저장 장치는 기계적인 구동부가 없어서 안정성 및 내구성이 뛰어나며 정보의 액세스 속도가 매우 빠르고 전력 소모가 적다는 장점이 있다. 이러한 장점을 갖는 데이터 저장 장치는 USB(Universal Serial Bus) 메모리 장치, 다양한 인터페이스를 갖는 메모리 카드, 솔리드 스테이트 드라이브(Solid State Drive, SSD)를 포함한다.
휴대용 전자 장치에서 음악, 동영상 등과 같은 대용량 파일들이 재생됨에 따라 데이터 저장 장치 역시 큰 저장 용량을 갖도록 요구된다. 데이터 저장 장치는 큰 저장 용량을 확보하기 위해서 메모리 셀의 집적도가 높은 메모리 장치, 예를 들어, 불휘발성 메모리 장치의 하나인 플래시 메모리 장치를 저장 매체로서 사용한다.
본 발명의 실시 예는 액세스 요청 가능성이 높은 맵 테이블 세그먼트들을 효율적으로 관리할 수 있는 데이터 저장 장치 및 그것의 동작 방법을 제공하는 것이다.
본 발명의 실시 예에 따른 데이터 저장 장치는 복수의 맵 테이블 세그먼트들로 구성된 메인 맵 테이블을 포함하는 불휘발성 메모리 장치 및 상기 불휘발성 메모리 장치를 제어하는 컨트롤러를 포함한다. 상기 컨트롤러는 상기 메인 맵 테이블의 상기 복수의 맵 테이블 세그먼트들 중 일부의 맵 테이블 세그먼트들로 구성된 서브 맵 테이블을 포함하고, 상기 메인 맵 테이블의 상기 맵 테이블 세그먼트들 각각에 대한 액세스 빈도를 업데이트하고, 상기 맵 테이블 세그먼트들 각각에 대한 상기 액세스 빈도에 근거하여 상기 서브 맵 테이블의 맵 테이블 세그먼트를 삭제할지 여부를 결정한다.
본 발명의 실시 예에 따른 데이터 저장 장치는 복수의 맵 테이블 세그먼트들로 구성된 메인 맵 테이블을 포함하는 불휘발성 메모리 장치, 호스트 장치로부터 수신된 요청에 따라 상기 불휘발성 메모리 장치를 제어하는 컨트롤 유닛, 상기 메인 맵 테이블의 상기 맵 테이블 세그먼트들 중 일부의 맵 테이블 세그먼트들로 구성된 서브 맵 테이블을 포함하는 메인 랜덤 액세스 메모리 및 상기 메인 맵 테이블의 상기 맵 테이블 세그먼트들에 대한 액세스 빈도들을 업데이트하는 액세스 빈도 관리 유닛을 포함하고, 상기 컨트롤 유닛은 상기 맵 테이블 세그먼트들 각각에 대한 액세스 빈도에 근거하여 상기 서브 맵 테이블의 맵 테이블 세그먼트들에 대한 삭제 여부를 결정한다.
본 발명의 실시 예에 따른 데이터 저장 장치의 동작 방법은 호스트 장치로부터 액세스가 요청되었는지 여부를 판단하는 단계 및 상기 호스트 장치로부터 상기 액세스가 요청되면, 메인 맵 테이블의 복수의 맵 테이블 세그먼트들에 대한 액세스 빈도들을 업데이트하는 단계를 포함한다.
본 실시 예들에 따르면, 호스트 장치로부터의 액세스 요청에 따라 맵 테이블을 구성하는 복수의 맵 테이블 세그먼트들 각각에 대한 액세스 빈도를 실시간으로 업데이트할 수 있으며, 실시간으로 업데이트되는 액세스 빈도를 참조하여 액세스 요청 가능성이 높은 맵 테이블 세그먼트들이 랜덤 액세스 메모리 내에 로딩되도록 하여 호스트 장치로부터 액세스 요청에 대하여 빠르게 응답할 수 있다.
도 1은 본 발명의 실시 예에 따른 데이터 저장 장치를 도시한 블록도이다.
도 2는 도 1의 불휘발성 메모리 장치 내의 메인 맵 테이블을 예시적으로 도시한 도면이다.
도 3은 도 1의 메인 랜덤 액세스 메모리 내의 서브 맵 테이블을 예시적으로 도시한 도면이다.
도 4는 도 1의 서브 랜덤 액세스 메모리 내의 액세스 빈도 테이블을 예시적으로 도시한 도면이다.
도 5는 일정 시간 동안 호스트 장치로부터의 액세스 요청 및 보상 신호 입력에 따라 맵 테이블 세그먼트들의 액세스 빈도들을 업데이트하는 과정을 예시적으로 도시한 도면이다.
도 6은 본 발명의 실시 예에 따른 데이터 저장 장치를 도시한 블록도이다.
도 7은 본 발명의 실시 예에 따른 데이터 저장 장치의 동작 방법을 도시한 순서도이다.
도 8은 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 블록도이다.
도 9는 본 발명의 실시 예에 따른 솔리드 스테이트 드라이브(SSD)를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 블록도이다.
도 10은 도 9의 SSD 컨트롤러를 예시적으로 보여주는 블록도이다.
도 11은 본 발명의 실시 예에 따른 데이터 저장 장치가 장착되는 컴퓨터 시스템을 예시적으로 보여주는 블록도이다.
도 12는 본 발명의 실시 예에 따른 데이터 저장 장치에 포함된 불휘발성 메모리 장치의 블록도이다.
이하, 첨부한 도면에 의거하여 본 발명의 바람직한 실시 예를 설명하도록 한다. 본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시 예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시 예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 도면에서 층 및 영역들의 크기 및 상대적인 크기는 설명의 명료성을 위해 과장된 것일 수 있다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
도 1은 본 발명의 실시 예에 따른 데이터 저장 장치를 도시한 블록도이고, 도 2는 도 1의 불휘발성 메모리 장치의 메인 맵 테이블을 예시적으로 도시한 도면이고, 도 3은 도 1의 메인 랜덤 액세스 메모리의 서브 맵 테이블을 예시적으로 도시한 도면이고, 도 4는 도 1의 서브 랜덤 액세스 메모리의 액세스 빈도 테이블을 예시적으로 도시한 도면이다.
도 1을 참조하면, 본 실시 예에 따른 데이터 저장 장치(10)는 휴대폰, MP3 플레이어, 랩탑 컴퓨터, 데스크탑 컴퓨터, 게임기, TV, 차량용 인포테인먼트(in-vehicle infotainment) 시스템 등과 같은 호스트 장치(도시되지 않음)에 의해서 액세스되는 데이터를 저장할 수 있다. 데이터 저장 장치(10)는 메모리 시스템으로 불릴 수 있다.
데이터 저장 장치(10)는 호스트 장치와 연결되는 인터페이스 프로토콜에 따라서 다양한 종류의 저장 장치들 중 어느 하나로 제조될 수 있다. 예를 들어, 데이터 저장 장치(10)는 솔리드 스테이트 드라이브(solid state drive, SSD), MMC, eMMC, RS-MMC, micro-MMC 형태의 멀티미디어 카드(multimedia card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(secure digital) 카드, USB(universal storage bus) 저장 장치, UFS(universal flash storage) 장치, PCMCIA(personal computer memory card international association) 카드 형태의 저장 장치, PCI(peripheral component interconnection) 카드 형태의 저장 장치, PCI-E(PCI-express) 카드 형태의 저장 장치, CF(compact flash) 카드, 스마트 미디어(smart media) 카드, 메모리 스틱(memory stick) 등과 같은 다양한 종류의 저장 장치들 중 어느 하나로 구성될 수 있다.
데이터 저장 장치(10)는 다양한 종류의 패키지(package) 형태들 중 어느 하나로 제조될 수 있다. 예를 들어, 데이터 저장 장치(10)는 POP(package on package), SIP(system in package), SOC(system on chip), MCP(multi chip package), COB(chip on board), WFP(wafer-level fabricated package), WSP(wafer-level stack package) 등과 같은 다양한 종류의 패키지 형태들 중 어느 하나로 제조될 수 있다.
데이터 저장 장치(10)는 불휘발성 메모리 장치(100) 및 컨트롤러(200)를 포함할 수 있다.
불휘발성 메모리 장치(100)는 데이터 저장 장치(10)의 저장 매체로서 동작할 수 있다. 불휘발성 메모리 장치(100)는 메모리 셀에 따라서 낸드(NAND) 플래시 메모리 장치, 노어(NOR) 플래시 메모리 장치, 강유전체 커패시터를 이용한 강유전체 램(ferroelectric random access memory, FRAM), 티엠알(tunneling magneto-resistive, TMR) 막을 이용한 마그네틱 램(magnetic random access memory, MRAM), 칼코겐 화합물(chalcogenide alloys)을 이용한 상 변화 램(phase change random access memory, PRAM), 전이 금속 화합물(transition metal oxide)을 이용한 저항성 램(resistive random access memory, RERAM) 등과 같은 다양한 형태의 불휘발성 메모리 장치들 중 어느 하나로 구성될 수 있다.
불휘발성 메모리 장치(100)는 메인 맵 테이블(MMT)을 포함할 수 있다. 메인 맵 테이블(MMT)은 호스트 장치로부터 액세스 요청되는 논리 블록 어드레스(logical block address, LBA)(이하, 논리 어드레스라 함)를 불휘발성 메모리 장치(100)의 물리 블록 어드레스(physical block address, PBA)(이하, 물리 어드레스라 함)로 변환 또는 매핑(mapping)하기 위한 어드레스 매핑 정보를 포함할 수 있다. 어드레스 매핑 정보는 L2P(logical block address to physical block address) 정보 및/또는 P2L(physical block address to logical block address) 정보를 포함할 수 있다. 본 실시 예에서는 어드레스 매핑 정보가 L2P 정보들을 포함하는 것으로 가정한다.
도 2를 참조하면, 메인 맵 테이블(MMT)은 세그먼트(segment) 단위로 분할될 수 있다. 즉, 메인 맵 테이블(MMT)은 복수의 맵 테이블 세그먼트들로 구성될 수 있다. 본 실시 예에서는 메인 맵 테이블(MMT)이 20개의 맵 테이블 세그먼트들(MTSG0 ~ MTSG19)로 구성된 것으로 가정한다.
맵 테이블 세그먼트들(MTSG0 ~ MTSG19)은 각각 복수의 L2P 정보들을 포함할 수 있다. 도 2에서는 맵 테이블 세그먼트들(MTSG0 ~ MTSG19) 각각에 포함된 L2P 정보들의 수가 서로 동일한 것으로 도시하였으나, 맵 테이블 세그먼트들(MTSG0 ~ MTSG19)이 서로 상이한 수의 L2P 정보들을 포함할 수 있음은 물론이다. 본 실시 예에서는 맵 테이블 세그먼트들(MTSG0 ~ MTSG19)이 서로 동일한 수의 L2P 정보들을 포함하는 것으로 가정한다.
예를 들어, 맵 테이블 세그먼트들(MTSG0 ~ MTSG19)은 각각 k개의 L2P 정보들을 포함할 수 있다. 맵 테이블 세그먼트들(MTSG0 ~ MTSG19)은 각각 시작 논리 어드레스 및 인접한 논리 어드레스들의 수로 표현될 수 있다.
맵 테이블 세그먼트들(MTSG0 ~ MTSG19) 중 일부, 예를 들어, 호스트 장치로부터 최근 액세스 요청된 논리 어드레스 또는 빈번히 액세스 요청된 논리 어드레스에 대한 L2P 정보를 포함하는 맵 테이블 세그먼트들은 컨트롤러(200)의 메인 랜덤 액세스 메모리(220)에 로딩될 수 있다. 이에 대한 상세한 설명은 이후 서술할 것이다.
컨트롤러(200)는 컨트롤 유닛(210), 메인 랜덤 액세스 메모리(220), 및 액세스 빈도 관리 유닛(230)을 포함할 수 있다.
컨트롤 유닛(210)은 컨트롤러(200)의 제반 동작을 제어할 수 있다. 컨트롤 유닛(210)은 호스트 장치로부터 입력된 신호, 명령 또는 요청을 분석하고 처리할 수 있다. 예를 들어, 컨트롤 유닛(210)은 호스트 장치로부터 리드 요청 및 리드할 논리 어드레스가 수신되면, 수신된 논리 어드레스에 근거하여 불휘발성 메모리 장치(100)로부터 데이터를 독출할 수 있다. 또한, 컨트롤 유닛(210)은 호스트 장치로부터 라이트 요청 및 라이트할 논리 어드레스가 수신되면, 수신된 논리 어드레스에 근거하여 불휘발성 메모리 장치(100)에 데이터를 저장할 수 있다. 이를 위하여, 컨트롤 유닛(210)은 메인 랜덤 액세스 메모리(220)에 로딩된 펌웨어(또는 소프트웨어)를 해독하고 구동할 수 있다. 컨트롤 유닛(210)은 하드웨어 또는 하드웨어와 소프트웨어가 조합된 형태로 구현될 수 있다.
메인 랜덤 액세스 메모리(220)는 컨트롤 유닛(210)에 의해 구동되는 펌웨어(또는 소프트웨어)를 저장할 수 있다. 또한, 메인 랜덤 액세스 메모리(220)는 펌웨어(또는 소프트웨어)의 구동에 필요한 데이터, 예를 들어, 메타 데이터를 저장할 수 있다. 즉, 메인 랜덤 액세스 메모리(220)는 컨트롤 유닛(210)의 동작 메모리(working memory)로서 동작할 수 있다.
메인 랜덤 액세스 메모리(220)는 호스트 장치로부터 불휘발성 메모리 장치(100)로 전송될 데이터 또는 불휘발성 메모리 장치(100)로부터 호스트 장치로 전송될 데이터를 임시 저장할 수 있다. 즉, 메인 랜덤 액세스 메모리(220)는 버퍼 메모리(buffer memory)로서 동작할 수 있다.
메인 랜덤 액세스 메모리(220)는 서브 맵 테이블(SMT)을 포함할 수 있다. 서브 맵 테이블(SMT)은 호스트 장치로부터 최근 액세스 요청된 논리 어드레스 또는 빈번히 액세스 요청된 논리 어드레스에 대한 L2P 정보를 포함하는 맵 테이블 세그먼트들로 구성될 수 있다. 즉, 메인 랜덤 액세스 메모리(220)는 호스트 장치로부터의 액세스 요청에 빠르게 응답하기 위하여 불휘발성 메모리 장치(100) 전체에 대한 맵 테이블 세그먼트들(MTSG0 ~ MTSG19) 중, 호스트 장치로부터 액세스 요청될 가능성이 높은 맵 테이블 세그먼트들로 구성된 서브 맵 테이블(SMT)을 저장할 수 있다.
이와 같이, 메인 랜덤 액세스 메모리(220) 내의 서브 맵 테이블(SMT)은 메인 맵 테이블(MMT)의 맵 테이블 세그먼트들(MTSG0 ~ MTSG19) 중 일부 맵 테이블 세그먼트들로 구성되므로, 도 3에 도시한 바와 같이, 메인 랜덤 액세스 메모리(220) 내의 서브 맵 테이블(SMT)의 사이즈는 불휘발성 메모리 장치(100) 내의 메인 맵 테이블(MMT, 도 2 참조)의 사이즈보다 작을 수 있다. 도 3은 예시적으로 도시한 것으로, 서브 맵 테이블(SMT)을 구성하는 맵 테이블 세그먼트들은 연속하지 않을 수 있으며, 순차적이지 않을 수 있다.
서브 맵 테이블(SMT)을 구성하는 맵 테이블 세그먼트들은 계속 바뀔 수 있다. 예를 들어, 호스트 장치로부터 최근 액세스 요청된 논리 어드레스에 대응하는 맵 테이블 세그먼트가 서브 맵 테이블(SMT)에 없는 경우, 서브 맵 테이블(SMT)을 구성하는 맵 테이블 세그먼트들 중 액세스 빈도가 낮은(또는 액세스 요청될 가능성이 낮은) 맵 테이블 세그먼트를 삭제하고, 삭제된 빈 영역에 호스트 장치로부터 최근 액세스 요청된 논리 어드레스에 대응하는 맵 테이블 세그먼트가 새롭게 저장될 수 있다.
즉, 호스트 장치로부터의 액세스 요청에 빠르게 응답하기 위하여 서브 맵 테이블(SMT)은 액세스 요청 가능성이 높은 맵 테이블 세그먼트들을 포함하도록 지속적으로 업데이트될 수 있으며, 서브 맵 테이블(SMT)의 효율적인 업데이트를 위하여 맵 테이블 세그먼트들 각각에 대한 액세스 빈도를 실시간으로 파악할 필요가 있다.
액세스 빈도 관리 유닛(230)은 불휘발성 메모리 장치(100) 내의 메인 맵 테이블(MMT)의 맵 테이블 세그먼트들(MTSG0 ~ MTSG19) 각각에 대한 액세스 빈도를 관리할 수 있다. 도 1을 참조하면, 액세스 빈도 관리 유닛(230)은 서브 랜덤 액세스 메모리(235), 액세스 빈도 조절부(233), 및 보상 신호 생성부(231)를 포함할 수 있다.
서브 랜덤 액세스 메모리(235)는 액세스 빈도 테이블(AFT)을 포함할 수 있다. 도 4를 참조하면, 액세스 빈도 테이블(AFT)은 맵 테이블 세그먼트들(MTSG0 ~ MTSG19) 각각에 대한 액세스 빈도들로 구성될 수 있다. 본 실시 예에서는 액세스 빈도를 숫자 형식으로 표현하였으나, 액세스 빈도의 표현 형식이 특별히 이에 한정되는 것은 아니다.
액세스 빈도 조절부(233)는 맵 테이블 세그먼트들(MTSG0 ~ MTSG19) 각각에 대한 액세스 빈도들을 업데이트할 수 있다. 예를 들어, 액세스 빈도 조절부(233)는 호스트 장치로부터의 액세스 요청 또는 보상 신호 생성부(231)로부터 입력된 보상 신호에 따라 맵 테이블 세그먼트들(MTSG0 ~ MTSG19) 각각에 대한 액세스 빈도들을 증가시키거나 또는 감소시킬 수 있다. 이후부터는 설명의 편의를 위하여 호스트 장치로부터 액세스 요청된 논리 어드레스에 대한 L2P 정보를 포함하는 맵 테이블 세그먼트를 ‘액세스된 맵 테이블 세그먼트’라 할 것이다.
액세스 빈도 조절부(233)는 액세스된 맵 테이블 세그먼트 및 액세스된 맵 테이블 세그먼트의 이전 맵 테이블 세그먼트와 이후 맵 테이블 세그먼트에 각각 다른 가중치를 적용하여 액세스 빈도를 업데이트할 수 있다. 예를 들어, 액세스 빈도 조절부(233)는 액세스된 맵 테이블 세그먼트에는 제1 가중치를 적용하고, 액세스된 맵 테이블 세그먼트의 이후 맵 테이블 세그먼트에는 상기 제1 가중치보다 작은 제2 가중치를 적용하고, 및 액세스된 맵 테이블 세그먼트의 이전 맵 테이블 세그먼트에는 상기 제1 및 제2 가중치보다 작은 제3 가중치를 적용할 수 있으나, 특별히 이에 한정되는 것은 아니며, 상기 제3 가중치가 상기 제2 가중치보다 클 수도 있다.
또한, 액세스 빈도 조절부(233)는 맵 테이블 세그먼트들(MTSG0 ~ MTSG19) 중 적어도 하나의 맵 테이블 세그먼트에 대한 액세스 빈도가 기 설정된 임계 값(threshold)을 초과하는 경우, 맵 테이블 세그먼트들(MTSG0 ~ MTSG19) 전체에 대한 액세스 빈도들을 직전 증가분만큼 감소시켜 오버플로우를 방지할 수 있다.
보상 신호 생성부(231)는 데이터 저장 장치(10) 내부 또는 컨트롤러(200) 내부에서 발생하는 클럭 신호(CLK)를 입력 받고, 일정 간격의 클럭 신호마다 보상 신호를 생성하고, 생성된 보상 신호를 액세스 빈도 조절부(233)로 출력할 수 있다.
액세스 빈도 조절부(233)는 보상 신호 생성부(231)로부터 보상 신호가 입력되면 맵 테이블 세그먼트들(MTSG0 ~ MTSG19) 전체에 대한 액세스 빈도들을 기 설정된 감소분만큼 감소시킬 수 있다. 이에 따라, 맵 테이블 세그먼트들(MTSG0 ~ MTSG19)에 대한 액세스 빈도들의 무한 증가를 방지할 수 있다.
도 5에 일정 시간 동안 호스트로부터의 액세스 요청 및 보상 신호 생성부(231)로부터 입력되는 보상 신호에 따라 액세스 빈도를 업데이트하는 과정을 도시하였다. 도 5에서, ‘index’는 맵 테이블 세그먼트들(MTSG0 ~ MTSG19)을 의미하고, ‘LBA’는 호스트 장치로부터 액세스 요청되는 논리 어드레스를 의미하며, ‘Tick’은 일정 시간 간격마다 보상 신호 생성부(231)로부터 출력되는 보상 신호를 의미한다. ‘Tick’은 5초마다 한 번씩 생성되는 것으로 가정한다.
도 1, 도 2 및 도 5를 참조하면, T+1에서 호스트 장치로부터 특정 논리 어드레스(10k+n, n은 0을 포함하는 양의 정수)에 대한 액세스가 요청되면, 액세스 빈도 조절부(233)는 액세스 요청된 특정 논리 어드레스(10k+n)에 대한 L2P 정보를 포함하는 맵 테이블 세그먼트(MTSG10)에는 가중치 3을 적용하고, 해당 맵 테이블 세그먼트(MTSG10)의 이후 맵 테이블 세그먼트(MTSG11)에는 가중치 2를 적용하고, 해당 맵 테이블 세그먼트(MTSG10)의 이전 맵 테이블 세그먼트(MTSG9)에는 가중치 1을 적용하여 액세스 빈도를 업데이트한다.
이후, T+4에서 호스트 장치로부터 다시 특정 논리 어드레스(8k+n, n은 0을 포함하는 양의 정수)에 대하여 액세스가 요청되면, 액세스 빈도 조절부(233)는 액세스 요청된 특정 논리 어드레스(8k+n)에 대한 L2P 정보를 포함하는 맵 테이블 세그먼트(MTSG8)에는 가중치 3을 적용하고, 해당 맵 테이블 세그먼트(MTSG8)의 이후 맵 테이블 세그먼트(MTSG9)에는 가중치 2를 적용하고, 해당 맵 테이블 세그먼트(MTSG8)의 이전 맵 테이블 세그먼트(MTSG7)에는 가중치 1을 적용하여 액세스 빈도를 업데이트한다.
이후, T+5에서 보상 신호 생성부(231)로부터 보상 신호가 입력되면, 액세스 빈도 조절부(233)는 맵 테이블 세그먼트들(MTSG0 ~ MTSG19) 전체에 대한 액세스 빈도를 기 설정된 감소분, 예를 들어, -1만큼 감소시킨다. 이때, 1 이상인 액세스 빈도만 감소될 뿐, 0인 액세스 빈도는 - 값이 되지 않고 0을 유지할 수 있다.
이후, T+6, T+7, T+8, T+9, 및 T+11에서 각각 호스트 장치로부터의 특정 논리 어드레스들(12k+n, 13k+n, 14k+n, 15k+n, 12k+n)에 대한 액세스 요청에 대응하여 액세스 빈도가 증가되고, T+10 및 T+15에서 입력된 보상 신호에 대응하여 액세스 빈도가 감소될 수 있다. T+15가 현재인 것으로 가정할 때, 현재의 액세스 빈도 테이블(AFT)에서 액세스 빈도들은 도 4에 도시한 것과 같을 것이다.
컨트롤 유닛(210)은 액세스 빈도 관리 유닛(230)의 서브 랜덤 액세스 메모리(235) 내의 액세스 빈도 테이블(AFT)을 참조하여 메인 랜덤 액세스 메모리(220) 내의 서브 맵 테이블(SMT)을 관리할 수 있다.
예를 들어, 호스트 장치로부터 특정 논리 어드레스에 대한 액세스가 요청되면, 컨트롤 유닛(210)은 서브 맵 테이블(SMT)을 스캔하여 해당 논리 어드레스에 대한 L2P 정보를 포함하는 맵 테이블 세그먼트가 저장되어 있는지를 판단할 수 있다.
만일, 서브 맵 테이블(SMT)에 해당 논리 어드레스에 대응하는 맵 테이블 세그먼트가 저장되어 있으면, 컨트롤 유닛(210)은 서브 맵 테이블(SMT)을 참조하여 해당 논리 어드레스에 대응하는 불휘발성 메모리 장치(100)의 물리 어드레스로 변환할 수 있다.
그러나, 만일 서브 맵 테이블(SMT)에 해당 논리 어드레스에 대응하는 맵 테이블 세그먼트가 저장되어 있지 않으면, 컨트롤 유닛(210)은 불휘발성 메모리 장치(100)의 메인 맵 테이블(MMT)를 전체적으로 스캔하여 해당 논리 어드레스에 대응하는 불휘발성 메모리 장치(100)의 물리 어드레스로 변환할 수 있다. 이때, 해당 논리 어드레스는 호스트 장치로부터 최근 액세스 요청된 논리 어드레스이면서 서브 맵 테이블(SMT)에 저장되어 있지 않으므로, 컨트롤 유닛(210)은 메인 맵 테이블(MMT) 스캔 후 해당 논리 어드레스에 대한 L2P 정보를 포함하는 맵 테이블 세그먼트를 메인 랜덤 액세스 메모리(220) 내의 서브 맵 테이블(SMT)에 저장할 수 있다.
이때, 서브 맵 테이블(SMT)에 비어 있는 영역이 없으면 서브 맵 테이블(SMT)에 기 저장된 맵 테이블 세그먼트들 중에서 하나를 삭제한 후 삭제한 영역에 해당 논리 어드레스에 대응하는 맵 테이블 세그먼트를 저장하여야 한다. 이를 위해, 컨트롤 유닛(210)은 액세스 빈도 테이블(AFT)을 참조하여 서브 맵 테이블(SMT)에 기 저장된 맵 테이블 세그먼트들 중 삭제할 맵 테이블 세그먼트를 결정할 수 있다.
즉, 컨트롤 유닛(210)은 액세스 빈도 테이블(AFT)을 참조하여 서브 맵 테이블(SMT)에 기 저장된 맵 테이블 세그먼트들 중 액세스 빈도가 가장 낮은 맵 테이블 세그먼트를 삭제하고 해당 영역에 최근 액세스 요청된 논리 어드레스에 대한 L2P 정보를 포함하는 맵 테이블 세그먼트를 저장할 수 있다. 이에 따라, 서브 맵 테이블(SMT)은 항상 액세스 빈도가 높은 맵 테이블 세그먼트들을 포함할 수 있다.
도 6은 본 발명의 실시 예에 따른 데이터 저장 장치를 도시한 블록도이다. 본 실시 예에서 전술한 실시 예와 중복되는 내용에 대한 상세한 설명은 생략할 것이다.
도 6을 참조하면, 본 실시 예에 따른 데이터 저장 장치(10)는 불휘발성 메모리 장치(100) 및 컨트롤러(200)를 포함할 수 있다.
불휘발성 메모리 장치(100)는 메인 맵 테이블(MMT)을 포함할 수 있다.
컨트롤러(200)는 컨트롤 유닛(210), 랜덤 액세스 메모리(220), 및 액세스 빈도 관리 유닛(230)을 포함할 수 있다. 랜덤 액세스 메모리(220)는 서브 맵 테이블(SMT) 및 액세스 빈도 테이블(AFT)을 포함할 수 있다.
액세스 빈도 관리 유닛(230)은 보상 신호 생성부(231) 및 액세스 빈도 조절부(233)를 포함할 수 있다. 액세스 빈도 관리 유닛(230)은 랜덤 액세스 메모리(220) 내의 액세스 빈도 테이블(AFT)을 업데이트할 수 있다. 예를 들어, 액세스 빈도 조절부(233)는 호스트 장치(도시되지 않음)로부터의 액세스 요청 및 보상 신호 생성부(231)로부터 입력된 보상 신호에 대응하여 랜덤 액세스 메모리(220) 내의 액세스 빈도 테이블(AFT)에서 액세스 빈도를 업데이트할 수 있다.
도 7은 본 발명의 실시 예에 따른 데이터 저장 장치의 동작 방법을 도시한 순서도이다. 구체적으로 데이터 저장 장치의 동작 방법 중 맵 테이블 세그먼트들에 대한 액세스 빈도를 관리하는 방법을 도시한 것이다.
도 1 및 도 7을 참조하면, 본 실시 예에 따른 데이터 저장 장치의 동작 방법은 액세스 빈도 관리 유닛(230)의 액세스 빈도 조절부(233)는 호스트 장치로부터 액세스가 요청되었는지(A) 또는 보상 신호 생성부(231)로부터 보상 신호가 입력되었는지(B)를 판단할 수 있다(S710).
판단 결과, 호스트 장치로부터 액세스가 요청되었다면, 액세스 빈도 조절부(233)는 호스트 장치로부터 액세스 요청된 논리 어드레스에 대응하는 L2P 정보를 포함하는 맵 테이블 세그먼트(이하, 액세스 요청된 맵 테이블 세그먼트라 함)에 기 설정된 가중치를 적용하여 맵 테이블 세그먼트들 전체에 대한 액세스 빈도들을 업데이트할 수 있다(S720).
이때, 앞에서 설명한 바와 같이, 액세스 빈도 조절부(233)는 호스트 장치로부터 액세스 요청된 맵 테이블 세그먼트뿐 아니라, 액세스 요청된 맵 테이블 세그먼트의 이전 맵 테이블 세그먼트 및 이후 맵 테이블 세그먼트에도 각각 기 설정된 가중치를 적용하여 액세스 빈도들을 업데이트할 수 있다. 예를 들어, 액세스 요청된 맵 테이블 세그먼트에 적용하는 가중치를 제1 가중치, 액세스 요청된 맵 테이블 세그먼트 이후의 맵 테이블 세그먼트에 적용하는 가중치를 제2 가중치, 및 액세스 요청된 맵 테이블 세그먼트 이전의 맵 테이블 세그먼트에 적용하는 가중치를 제3 가중치라 할 때, 제1 가중치는 제2 가중치 및 제3 가중치보다 클 수 있다. 또한, 제2 가중치는 제3 가중치보다 클 수 있다.
액세스 빈도 조절부(233)는 맵 테이블 세그먼트들의 액세스 빈도들 중 기 설정된 임계 값을 초과한 액세스 빈도가 있는지를 판단하고(S730), 기 설정된 임계 값을 초과한 액세스 빈도가 적어도 하나 이상 있으면 맵 테이블 세그먼트들 전체에 대한 액세스 빈도들을 직전 증가분만큼 감소시킬 수 있다(S740).
한편, 보상 신호 생성부(231)로부터 보상 신호가 입력되었다면, 액세스 빈도 조절부(233)는 맵 테이블 세그먼트들 전체에 대한 액세스 빈도들을 기 설정된 감소분만큼 감소시킬 수 있다(S750).
도 8은 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 블록도이다.
도 8을 참조하면, 데이터 처리 시스템(1000)은 호스트 장치(1100) 및 데이터 저장 장치(1200)를 포함할 수 있다.
데이터 저장 장치(1200)는 컨트롤러(1210) 및 불휘발성 메모리 장치(1220)를 포함할 수 있다. 데이터 저장 장치(1200)는 휴대폰, MP3 플레이어, 랩탑 컴퓨터, 데스크탑 컴퓨터, 게임기, TV, 차량용 인포테인먼트(in-vehicle infortainment) 시스템 등과 같은 호스트 장치(1100)에 접속되어 사용될 수 있다. 데이터 저장 장치(1200)는 메모리 시스템을 의미할 수 있다.
컨트롤러(1210)는 호스트 인터페이스 유닛(1211), 컨트롤 유닛(1212), 액세스 빈도 관리 유닛(1213), 메모리 인터페이스 유닛(1214), 랜덤 액세스 메모리(1215), 및 에러 정정 코드(ECC) 유닛(1216)을 포함할 수 있다.
액세스 빈도 관리 유닛(1213)은 불휘발성 메모리 장치(1220)의 맵 테이블 세그먼트들 각각에 대한 액세스 빈도를 업데이트할 수 있다.
랜덤 액세스 메모리(1215)는 컨트롤 유닛(1212)의 동작 메모리(working memory)로서 사용될 수 있다. 랜덤 액세스 메모리(1215)는 불휘발성 메모리 장치(1220)로부터 읽혀진 데이터 또는 호스트 장치(1100)로부터 제공된 데이터를 임시로 저장하는 버퍼 메모리로서 사용될 수 있다. 또한, 랜덤 액세스 메모리(1215)에는 호스트 장치(1100)로부터 가장 최근에 액세스된 논리 어드레스 또는 가장 빈번히 액세스된 논리 어드레스에 대응하는 맵 테이블 세그먼트들로 구성된 서브 맵 테이블이 로딩될 수 있다.
컨트롤 유닛(1212)은 상기 액세스 빈도 관리 유닛(1213)에 의해 업데이트되는 맵 테이블 세그먼트들 각각에 대한 액세스 빈도를 참조하여 랜덤 액세스 메모리(1215) 내에 로딩된 서브 맵 테이블을 효율적으로 관리할 수 있다.
호스트 인터페이스 유닛(1211)은 호스트 장치(1100) 및 컨트롤러(1210)를 인터페이싱할 수 있다. 예를 들어, 호스트 인터페이스 유닛(1211)은 USB(universal serial bus) 프로토콜, UFS(universal flash storage) 프로토콜, MMC(multi-media card) 프로토콜, PCI(peripheral component interconnection) 프로토콜, PCI-E(PCI-Express) 프로토콜, PATA(parallel advanced technology attachment) 프로토콜, SATA(serial advanced technology attachment) 프로토콜, SCSI(small computer system interface) 프로토콜, 및 SAC(serial attached SCSI) 프로토콜 등과 같은 다양한 인터페이스 프로토콜들 중 하나를 통해 호스트 장치(1100)와 통신할 수 있다.
메모리 인터페이스 유닛(1214)은 컨트롤러(1210)와 불휘발성 메모리 장치(1220)를 인터페이싱할 수 있다. 메모리 인터페이스 유닛(1214)은 불휘발성 메모리 장치(1220)에 커맨드 및 어드레스를 제공할 수 있다. 또한, 메모리 인터페이스 유닛(1214)은 불휘발성 메모리 장치(1220)와 데이터를 주고 받을 수 있다.
에러 정정 코드(ECC) 유닛(1216)은 불휘발성 메모리 장치(1220)로 저장될 데이터를 ECC 인코딩할 수 있다. 또한, 에러 정정 코드(ECC) 유닛(1216)은 불휘발성 메모리 장치(1220)로부터 독출된 데이터를 ECC 디코딩할 수 있다. 에러 정정 코드(ECC) 유닛(1216)은 메모리 인터페이스 유닛(1214)에 포함될 수 있다.
컨트롤러(1210) 및 불휘발성 메모리 장치(1220)는 다양한 데이터 저장 장치 중 어느 하나로 제조될 수 있다. 예를 들어, 컨트롤러(1210) 및 불휘발성 메모리 장치(1220)는 하나의 반도체 장치로 집적되어 MMC, eMMC, RS-MMC, micro-MMC 형태의 멀티미디어 카드(multi-media card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(secure digital) 카드, USB(universal serial bus) 저장 장치, UFS(universal flash storage) 장치, PCMCIA(personal computer memory card international association) 카드, CF(compact flash) 카드, 스마트 미디어(smart media) 카드, 메모리 스틱(memory stick) 중 어느 하나로 제조될 수 있다.
도 9는 본 발명의 실시 예에 따른 솔리드 스테이트 드라이브(SSD)를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 블록도이다.
도 9를 참조하면, 데이터 처리 시스템(2000)은 호스트 장치(2100)와 솔리드 스테이트 드라이브(solid state drive, SSD)(2200)를 포함할 수 있다.
SSD(2200)는 SSD 컨트롤러(2210), 버퍼 메모리 장치(2220), 불휘발성 메모리 장치들(2231 ~ 223n), 전원 공급기(2240), 신호 커넥터(2250), 전원 커넥터(2260)를 포함할 수 있다.
SSD 컨트롤러(2210)는 호스트 장치(2100)로부터의 요청에 응답하여 불휘발성 메모리 장치들(2231 ~ 223n)을 액세스할 수 있다.
버퍼 메모리 장치(2220)는 불휘발성 메모리 장치들(2231)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(2220)는 불휘발성 메모리 장치들(2231 ~ 223n)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(2220)에 임시 저장된 데이터는 SSD 컨트롤러(2210)의 제어에 따라 호스트 장치(2100) 또는 불휘발성 메모리 장치들(2231 ~ 223n)로 전송될 수 있다.
불휘발성 메모리 장치들(2231 ~ 223n)은 SSD(2200)의 저장 매체로 사용될 수 있다. 불휘발성 메모리 장치들(2231 ~ 223n) 각각은 복수의 채널들(CH1 ~ CHn)을 통해 SSD 컨트롤러(2210)와 연결될 수 있다. 하나의 채널에는 하나 또는 그 이상의 불휘발성 메모리 장치가 연결될 수 있다. 하나의 채널에 연결되는 불휘발성 메모리 장치들은 동일한 신호 버스 및 데이터 버스에 연결될 수 있다.
전원 공급기(2240)는 전원 커넥터(2260)를 통해 입력된 전원(PWR)을 SSD(2200) 내부에 제공할 수 있다. 전원 공급기(2240)는 보조 전원 공급기(2241)를 포함할 수 있다. 보조 전원 공급기(2241)는 서든 파워 오프(sudden power off)가 발생되는 경우, SSD(2200)가 정상적으로 종료될 수 있도록 전원을 공급할 수 있다. 보조 전원 공급기(2241)는 전원(PWR)을 충전할 수 있는 대용량 커패시터들(capacitors)을 포함할 수 있다.
SSD 컨트롤러(2210)는 신호 커넥터(2250)를 통해서 호스트 장치(2100)와 신호(SGL)를 주고 받을 수 있다. 여기에서, 신호(SGL)는 커맨드, 어드레스, 데이터 등이 포함될 수 있다. 신호 커넥터(2250)는 호스트 장치(2100)와 SSD(2200)의 인터페이스 방식에 따라 PATA(parallel advanced technology attachment), SATA(serial advanced technology attachment), SCSI(small computer system interface), SAC(serial attached SCSI), SAS(serial attached SCSI), PCI(peripheral component interconnection), 및 PCI-E(PCI-Express) 등의 커넥터로 구성될 수 있다.
도 10은 도 9의 SSD 컨트롤러를 예시적으로 보여주는 블록도이다.
도 10을 참조하면, SSD 컨트롤러(2210)는 메모리 인터페이스 유닛(2211), 호스트 인터페이스 유닛(2212), 에러 정정 코드(ECC) 유닛(2213), 컨트롤 유닛(2214), 랜덤 액세스 메모리(2215), 및 액세스 빈도 관리 유닛(2216)을 포함할 수 있다.
메모리 인터페이스 유닛(2211)은 불휘발성 메모리 장치들(2231 ~ 223n)에 커맨드 및 어드레스와 같은 제어 신호를 제공할 수 있다. 또한, 메모리 인터페이스 유닛(2211)은 불휘발성 메모리 장치들(2231 ~ 223n)과 데이터를 주고 받을 수 있다. 메모리 인터페이스 유닛(2211)은 컨트롤 유닛(2214)의 제어에 따라 버퍼 메모리 장치(2220)로부터 전달된 데이터를 각각의 채널들(CH1 ~ CHn)로 스캐터링(scattering)할 수 있다. 또한, 메모리 인터페이스 유닛(2211)은 컨트롤 유닛(2214)의 제어에 따라 불휘발성 메모리 장치들(2231 ~ 223n)로부터 읽혀진 데이터를 버퍼 메모리 장치(2220)로 전달할 수 있다.
호스트 인터페이스 유닛(2212)은 호스트 장치(2100)의 프로토콜에 대응하여 SSD(2200)와의 인터페이싱을 제공할 수 있다. 예를 들어, 호스트 인터페이스 유닛(2212)은 PATA(parallel advanced technology attachment) 프로토콜, SATA(serial advanced technology attachment) 프로토콜, SCSI(small computer system interface) 프로토콜, SAC(serial attached SCSI) 프로토콜, SAS(serial attached SCSI) 프로토콜, PCI(peripheral component interconnection) 프로토콜, 및 PCI-E(PCI-Express) 프로토콜 중 어느 하나를 통해 호스트 장치(2100)와 통신할 수 있다.
또한, 호스트 인터페이스 유닛(2212)은 호스트 장치(2100)가 SSD(2200)를 하드 디스크 드라이브(HDD)로 인식하도록 지원하는 디스크 에뮬레이션(disk emulation) 기능을 수행할 수 있다.
컨트롤 유닛(2214)은 호스트 장치(2100)로부터 입력된 신호(SGL)를 분석하고 처리할 수 있다. 컨트롤 유닛(2214)은 SSD(2200)를 구동하기 위한 펌웨어 또는 소프트웨어에 따라서 버퍼 메모리 장치(2220) 및 불휘발성 메모리 장치들(2231 ~ 223n)의 동작을 제어할 수 있다.
랜덤 액세스 메모리(2215)는 컨트롤 유닛(2214)의 동작 메모리(working memory)로서 사용될 수 있다. 랜덤 액세스 메모리(2215)는 호스트 장치(2100)로부터 가장 최근에 액세스된 논리 어드레스 또는 가장 빈번히 액세스된 논리 어드레스에 대응하는 맵 테이블 세그먼트들로 구성된 서브 맵 테이블이 로딩될 수 있다.
액세스 빈도 관리 유닛(2216)은 불휘발성 메모리 장치들(2231 ~ 223n)에 대한 맵 테이블 세그먼트들 각각의 액세스 빈도를 업데이트할 수 있다.
컨트롤 유닛(2214)은 상기 액세스 빈도 관리 유닛(2216)에 의해 업데이트되는 맵 테이블 세그먼트들 각각의 액세스 빈도를 참조하여 랜덤 액세스 메모리(2215) 내에 로딩된 서브 맵 테이블을 효율적으로 관리할 수 있다.
에러 정정 코드(ECC) 유닛(2213)은 버퍼 메모리 장치(2220)에 저장된 데이터 중에서 불휘발성 메모리 장치들(2231 ~ 223n)로 전송될 데이터의 패리티 데이터를 생성할 수 있다. 생성된 패리티 데이터는 데이터와 함께 불휘발성 메모리 장치들(2231 ~ 223n)에 저장될 수 있다. 에러 정정 코드(ECC) 유닛(2231)은 불휘발성 메모리 장치들(2231 ~ 223n)로부터 독출된 데이터의 에러를 검출할 수 있다. 만일, 검출된 에러가 정정 범위 이내이면, 에러 정정 코드(ECC) 유닛(2213)은 검출된 에러를 정정할 수 있다.
도 11은 본 발명의 실시 예에 따른 데이터 저장 장치가 장착되는 컴퓨터 시스템을 예시적으로 보여주는 블록도이다.
도 11을 참조하면, 컴퓨터 시스템(3000)은 시스템 버스(3700)에 전기적으로 연결되는 네트워크 어댑터(3100), 중앙 처리 장치(3200), 데이터 저장 장치(3300), 램(3400), 롬(3500), 및 사용자 인터페이스(3600)를 포함할 수 있다. 여기에서, 데이터 저장 장치(3300)는 도 1에 도시된 데이터 저장 장치(100), 도 7에 도시된 데이터 저장 장치(1200) 또는 도 8에 도시된 SSD(2200)로 구성될 수 있다.
네트워크 어댑터(3100)는 컴퓨터 시스템(3000)과 외부의 네트워크들 사이의 인터페이싱을 제공할 수 있다. 중앙 처리 장치(3200)는 램(3400)에 상주하는 운영 체제(operating system) 또는 응용 프로그램(application program)을 구동하기 위한 제반 연산 처리를 수행할 수 있다.
데이터 저장 장치(3300)는 컴퓨터 시스템(3000)에서 필요한 제반 데이터를 저장할 수 있다. 예를 들어, 컴퓨터 시스템(3000)을 구동하기 위한 운영 체제(operating system), 응용 프로그램(application program), 다양한 프로그램 모듈(program module), 프로그램 데이터(program data), 및 유저 데이터(user data) 등이 데이터 저장 장치(3300)에 저장될 수 있다.
램(3400)은 컴퓨터 시스템(3000)의 동작 메모리로서 사용될 수 있다. 부팅 시 램(3400)에는 데이터 저장 장치(3300)로부터 읽혀진 운영 체제(operating system), 응용 프로그램(application program), 다양한 프로그램 모듈(program module), 및 프로그램들의 구동에 소요되는 프로그램 데이터(program data)가 로드될 수 있다.
롬(3500)에는 운영 체제(operating system)가 구동되기 이전부터 활성화되는 기본적인 입출력 시스템인 바이오스(BIOS: Basic Input/Output System)가 저장될 수 있다. 유저 인터페이스(3600)를 통하여 컴퓨터 시스템(3000)과 사용자 사이의 정보 교환이 이루어질 수 있다.
도 12는 본 발명의 실시 예에 따른 데이터 저장 장치에 포함된 불휘발성 메모리 장치의 블록도이다.
도 12를 참조하면, 불휘발성 메모리 장치(100)는 메모리 셀 어레이(110), 행 디코더(120), 열 디코더(130), 데이터 읽기/쓰기 블록(140), 전압 발생기(150), 및 제어 로직(160)을 포함할 수 있다.
메모리 셀 어레이(110)는 워드 라인들(WL1 ~ WLm)과 비트 라인들(BL1 ~ BLn)이 서로 교차된 영역에 배열된 메모리 셀들을 포함할 수 있다. 메모리 셀들은 소거 단위인 메모리 블록, 프로그램 및 읽기 단위인 페이지와 같은 액세스 유닛으로 그룹지어질 수 있다.
행 디코더(120)는 워드 라인들(WL1 ~ WLm)을 통해서 메모리 셀 어레이(110)와 연결될 수 있다. 행 디코더(120)는 제어 로직(160)의 제어에 따라 동작할 수 있다. 행 디코더(120)는 외부 장치(도시되지 않음)으로부터 제공된 어드레스를 디코딩할 수 있다. 행 디코더(120)는 디코딩 결과에 근거하여 워드 라인들(WL1 ~ WLm)을 선택 및 구동할 수 있다. 예시적으로, 행 디코더(120)는 전압 발생기(150)로부터 제공된 워드 라인 전압을 워드 라인들(WL1 ~ WLm)에 제공할 수 있다.
열 디코더(130)는 비트 라인들(BL1 ~ BLn)을 통해서 메모리 셀 어레이(110)와 연결될 수 있다. 열 디코더(130)는 제어 로직(160)의 제어에 따라 동작할 수 있다. 열 디코더(130)는 외부 장치로부터 제공된 어드레스를 디코딩할 수 있다. 열 디코더(130)는 디코딩 결과에 근거하여 비트 라인들(BL1 ~ BLn)과 비트 라인들(BL1 ~ BLn) 각각에 대응하는 데이터 읽기/쓰기 블록(140)의 읽기/쓰기 회로들을 연결할 수 있다. 또한, 열 디코더(130)는 디코딩 결과에 근거하여 비트 라인들(BL1 ~ BLn)을 구동할 수 있다.
데이터 읽기/쓰기 블록(140)은 제어 로직(160)의 제어에 따라 동작할 수 있다. 데이터 읽기/쓰기 블록(140)은 동작 모드에 따라서 쓰기 드라이버로서 또는 감지 증폭기로서 동작할 수 있다. 예를 들어, 데이터 읽기/쓰기 블록(140)은 쓰기 동작 시 외부 장치로부터 제공된 데이터를 메모리 셀 어레이(110)에 저장하는 쓰기 드라이버로서 동작할 수 있다. 다른 예로서, 데이터 읽기/쓰기 블록(140)은 읽기 동작 시 메모리 셀 어레이(110)로부터 데이터를 독출하는 감지 증폭기로서 동작할 수 있다.
전압 발생기(150)는 불휘발성 메모리 장치(100)의 내부 동작에 사용되는 전압을 생성할 수 있다. 전압 발생기(150)에 의해서 생성된 전압들은 메모리 셀 어레이(110)의 메모리 셀들에 인가될 수 있다. 예를 들어, 프로그램 동작 시 생성된 프로그램 전압은 프로그램 동작이 수행될 메모리 셀들의 워드 라인에 인가될 수 있다. 다른 예로서, 소거 동작 시 생성된 소거 전압은 소거 동작이 수행될 메모리 셀들의 웰-영역에 인가될 수 있다. 다른 예로서, 읽기 동작 시 생성된 읽기 전압은 읽기 동작이 수행될 메모리 셀들의 워드 라인에 인가될 수 있다.
제어 로직(160)은 외부 장치로부터 제공된 제어 신호에 근거하여 불휘발성 메모리 장치(100)의 제반 동작을 제어할 수 있다. 예를 들어, 제어 로직(160)은 불휘발성 메모리 장치(100)의 읽기, 쓰기, 소거 동작과 같은 불휘발성 메모리 장치(100)의 동작을 제어할 수 있다.
본 발명이 속하는 기술분야의 통상의 기술자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
10: 데이터 저장 장치 100: 불휘발성 메모리 장치
200: 컨트롤러 210: 컨트롤 유닛
220: 메인 랜덤 액세스 메모리 230: 액세스 빈도 관리 유닛
231: 보상 신호 생성부 233: 액세스 빈도 조절부
235: 서브 랜덤 액세스 메모리

Claims (21)

  1. 복수의 맵 테이블 세그먼트들로 구성된 메인 맵 테이블을 포함하는 불휘발성 메모리 장치; 및
    상기 복수의 맵 테이블 세그먼트들 중 일부의 맵 테이블 세그먼트들로 구성된 서브 맵 테이블을 포함하는 컨트롤러를 포함하고,
    상기 컨트롤러는 상기 복수의 맵 테이블 세그먼트들 중 액세스된 맵 테이블 세그먼트, 상기 액세스된 맵 테이블 세그먼트의 이전 맵 테이블 세그먼트, 및 상기 액세스된 맵 테이블 세그먼트의 이후 맵 테이블 세그먼트에 서로 다른 가중치들을 적용함으로써 상기 복수의 맵 테이블 세그먼트들의 액세스 빈도들을 업데이트하고, 상기 복수의 맵 테이블 세그먼트들의 업데이트된 액세스 빈도들에 근거하여 상기 서브 맵 테이블에서 삭제할 맵 테이블 세그먼트를 결정하고,
    상기 이전 맵 테이블 세그먼트 및 상기 이후 맵 테이블 세그먼트는 액세스되지 않은 맵 테이블 세그먼트들인, 데이터 저장 장치.
  2. 제1항에 있어서,
    상기 컨트롤러는 액세스 빈도 관리 유닛을 포함하고,
    상기 액세스 빈도 관리 유닛은,
    상기 복수의 맵 테이블 세그먼트들의 상기 액세스 빈도들로 구성된 액세스 빈도 테이블을 포함하는 서브 랜덤 액세스 메모리; 및
    호스트 장치로부터의 액세스 요청에 따라 상기 액세스된 맵 테이블 세그먼트, 상기 이전 맵 테이블 세그먼트, 및 상기 이후 맵 테이블 세그먼트의 상기 액세스 빈도들을 증가시키는 액세스 빈도 조절부를 포함하는, 데이터 저장 장치.
  3. 제2항에 있어서,
    기 설정된 시간 간격으로 보상 신호를 생성하여 상기 액세스 빈도 조절부로 출력하는 보상 신호 생성부를 더 포함하고,
    상기 액세스 빈도 조절부는 상기 보상 신호에 따라 상기 복수의 맵 테이블 세그먼트들의 상기 액세스 빈도들을 기 설정된 감소분만큼 감소시키는, 데이터 저장 장치.
  4. 제2항에 있어서,
    상기 액세스 빈도 조절부는 상기 복수의 맵 테이블 세그먼트들 중 상기 호스트 장치로부터 액세스 요청된 논리 어드레스에 대응하는 상기 액세스된 맵 테이블 세그먼트에는 제1 가중치를 적용하고, 상기 이후 맵 테이블 세그먼트에는 제2 가중치를 적용하고, 상기 이전 맵 테이블 세그먼트에는 제3 가중치를 적용하여 상기 액세스된 맵 테이블 세그먼트, 상기 이후 맵 테이블 세그먼트, 및 상기 이전 맵 테이블 세그먼트의 상기 액세스 빈도들을 증가시키는, 데이터 저장 장치.
  5. 제4항에 있어서,
    상기 제1 가중치는 상기 제2 가중치 및 상기 제3 가중치보다 높고, 및 상기 제2 가중치는 상기 제3 가중치보다 높은 데이터 저장 장치.
  6. 제2항에 있어서,
    상기 액세스 빈도 조절부는 상기 액세스 빈도 테이블의 상기 액세스 빈도들 중 적어도 하나의 액세스 빈도가 기 설정된 임계 값을 초과하면, 모든 액세스 빈도들을 직전 증가분만큼 감소시키는 데이터 저장 장치.
  7. 제1항에 있어서,
    상기 복수의 맵 테이블 세그먼트들은 각각 복수의 L2P(logical block address to physical block address) 정보를 포함하는 데이터 저장 장치.
  8. 제1항에 있어서,
    상기 컨트롤러는 메인 랜덤 액세스 메모리를 포함하고,
    상기 메인 랜덤 액세스 메모리는 상기 복수의 맵 테이블 세그먼트들의 상기 액세스 빈도들로 구성된 액세스 빈도 테이블을 포함하는, 데이터 저장 장치.
  9. 제8항에 있어서,
    상기 컨트롤러는 액세스 빈도 관리 유닛을 포함하고,
    상기 액세스 빈도 관리 유닛은,
    기 설정된 시간 간격으로 보상 신호를 생성하여 출력하는 보상 신호 생성부; 및
    호스트 장치로부터의 액세스 요청에 따라 상기 액세스된 맵 테이블 세그먼트, 상기 이후 맵 테이블 세그먼트, 및 상기 이전 맵 테이블 세그먼트의 상기 액세스 빈도들을 증가시키고, 상기 보상 신호에 따라 상기 액세스 빈도 테이블의 상기 액세스 빈도들을 기 설정된 감소분만큼 감소시키는 액세스 빈도 조절부를 포함하는, 데이터 저장 장치.
  10. 제1항에 있어서,
    상기 서브 맵 테이블은 상기 컨트롤러에 포함된 메인 랜덤 액세스 메모리에 포함되는 데이터 저장 장치.
  11. 복수의 맵 테이블 세그먼트들로 구성된 메인 맵 테이블을 포함하는 불휘발성 메모리 장치;
    호스트 장치로부터 수신된 요청에 따라 상기 불휘발성 메모리 장치를 제어하는 컨트롤 유닛;
    상기 복수의 맵 테이블 세그먼트들 중 일부의 맵 테이블 세그먼트들로 구성된 서브 맵 테이블을 포함하는 메인 랜덤 액세스 메모리; 및
    상기 복수의 맵 테이블 세그먼트들 중 액세스된 맵 테이블 세그먼트, 상기 액세스된 맵 테이블 세그먼트의 이전 맵 테이블 세그먼트, 및 상기 액세스된 맵 테이블 세그먼트의 이후 맵 테이블 세그먼트에 서로 다른 가중치들을 적용함으로써 상기 복수의 맵 테이블 세그먼트들에 대한 액세스 빈도들을 업데이트하는 액세스 빈도 관리 유닛을 포함하고,
    상기 컨트롤 유닛은 상기 복수의 맵 테이블 세그먼트들의 업데이트된 액세스 빈도들에 근거하여 상기 서브 맵 테이블에서 삭제할 맵 테이블 세그먼트를 결정하고,
    상기 이전 맵 테이블 세그먼트 및 상기 이후 맵 테이블 세그먼트는 액세스되지 않은 맵 테이블 세그먼트들인, 데이터 저장 장치.
  12. 제11항에 있어서,
    상기 액세스 빈도 관리 유닛은,
    상기 복수의 맵 테이블 세그먼트들의 상기 액세스 빈도들로 구성된 액세스 빈도 테이블을 포함하는 서브 랜덤 액세스 메모리;
    기 설정된 시간 간격으로 보상 신호를 생성하여 출력하는 보상 신호 생성부; 및
    호스트 장치로부터의 액세스 요청에 따라 상기 액세스된 맵 테이블 세그먼트, 상기 이후 맵 테이블 세그먼트, 및 상기 이전 맵 테이블 세그먼트의 상기 액세스 빈도들을 증가시키고, 상기 보상 신호에 따라 상기 액세스 빈도 테이블의 상기 액세스 빈도들을 기 설정된 감소분만큼 감소시키는 액세스 빈도 조절부를 포함하는, 데이터 저장 장치.
  13. 제12항에 있어서,
    상기 액세스 빈도 조절부는 상기 액세스 빈도 테이블의 상기 액세스 빈도들 중 적어도 하나의 액세스 빈도가 기 설정된 임계 값을 초과하면 모든 액세스 빈도들을 직전 증가분만큼 감소시키는, 데이터 저장 장치.
  14. 제12항에 있어서,
    상기 액세스 빈도 조절부는 상기 복수의 맵 테이블 세그먼트들 중 상기 호스트 장치로부터 액세스 요청된 논리 어드레스에 대응하는 상기 액세스된 맵 테이블 세그먼트에는 제1 가중치를 적용하고, 상기 이후 맵 테이블 세그먼트에는 제2 가중치를 적용하고, 및 상기 이전 맵 테이블 세그먼트에는 제3 가중치를 적용하여 상기 액세스된 맵 테이블 세그먼트, 상기 이후 맵 테이블 세그먼트, 및 상기 이전 맵 테이블 세그먼트의 상기 액세스 빈도들을 증가시키는, 데이터 저장 장치.
  15. 제14항에 있어서,
    상기 제1 가중치는 상기 제2 가중치 및 상기 제3 가중치보다 높고, 및 상기 제2 가중치는 상기 제3 가중치보다 높은, 데이터 저장 장치.
  16. 제11항에 있어서,
    상기 메인 랜덤 액세스 메모리는 상기 복수의 맵 테이블 세그먼트들의 상기 액세스 빈도들로 구성된 액세스 빈도 테이블을 더 포함하는, 데이터 저장 장치.
  17. 제16항에 있어서,
    상기 액세스 빈도 관리 유닛은,
    기 설정된 시간 간격으로 보상 신호를 생성하여 출력하는 보상 신호 생성부; 및
    호스트 장치로부터의 액세스 요청에 따라 상기 액세스된 맵 테이블 세그먼트, 상기 이후 맵 테이블 세그먼트, 및 상기 이전 맵 테이블 세그먼트의 상기 액세스 빈도들을 증가시키고, 상기 보상 신호에 따라 상기 액세스 빈도 테이블의 상기 액세스 빈도들을 기 설정된 감소분만큼 감소시키는 액세스 빈도 조절부를 포함하는, 데이터 저장 장치.
  18. 복수의 맵 테이블 세그먼트들로 구성된 메인 맵 테이블을 포함하는 불휘발성 메모리 장치 및 상기 불휘발성 메모리 장치를 제어하는 컨트롤러를 포함하는 데이터 저장 장치의 동작 방법으로서,
    호스트 장치로부터 액세스가 요청되었는지 여부를 판단하는 단계; 및
    상기 호스트 장치로부터 상기 액세스가 요청되면, 상기 복수의 맵 테이블 세그먼트들 중 액세스된 맵 테이블 세그먼트, 상기 액세스된 맵 테이블 세그먼트의 이전 맵 테이블 세그먼트, 및 상기 액세스된 맵 테이블 세그먼트의 이후 맵 테이블 세그먼트에 서로 다른 가중치들을 적용함으로써 상기 복수의 맵 테이블 세그먼트들의 액세스 빈도들을 업데이트하는 단계를 포함하고,
    상기 이전 맵 테이블 세그먼트 및 상기 이후 맵 테이블 세그먼트는 액세스되지 않은 맵 테이블 세그먼트들인, 데이터 저장 장치의 동작 방법.
  19. 제18항에 있어서,
    상기 액세스 빈도들을 업데이트하는 단계는,
    상기 액세스된 맵 테이블 세그먼트에 제1 가중치를 적용하는 단계;
    상기 이후 맵 테이블 세그먼트에 제2 가중치를 적용하는 단계;
    상기 이전 맵 테이블 세그먼트에 제3 가중치를 적용하는 단계; 및
    상기 액세스된 맵 테이블 세그먼트, 상기 이후 맵 테이블 세그먼트, 및 상기 이전 맵 테이블 세그먼트의 상기 액세스 빈도들을 업데이트하는 단계를 포함하는, 데이터 저장 장치의 동작 방법.
  20. 제19항에 있어서,
    상기 제1 가중치는 상기 제2 가중치 및 상기 제3 가중치보다 높고, 및 상기 제2 가중치는 상기 제3 가중치보다 높은, 데이터 저장 장치의 동작 방법.
  21. 제19항에 있어서,
    상기 복수의 맵 테이블 세그먼트들의 상기 액세스 빈도들 중 기 설정된 임계 값을 초과하는 적어도 하나의 액세스 빈도가 존재하거나 또는 보상 신호가 입력되면, 모든 액세스 빈도들을 감소시키는 단계
    를 더 포함하는 데이터 저장 장치의 동작 방법.
KR1020160028781A 2016-03-10 2016-03-10 데이터 저장 장치 및 그것의 동작 방법 KR102580820B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020160028781A KR102580820B1 (ko) 2016-03-10 2016-03-10 데이터 저장 장치 및 그것의 동작 방법
US15/195,462 US10509602B2 (en) 2016-03-10 2016-06-28 Data storage device and operating method thereof
TW105121073A TWI716417B (zh) 2016-03-10 2016-07-04 資料儲存裝置和其操作方法
CN201610752912.3A CN107179996B (zh) 2016-03-10 2016-08-29 数据存储装置和其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160028781A KR102580820B1 (ko) 2016-03-10 2016-03-10 데이터 저장 장치 및 그것의 동작 방법

Publications (2)

Publication Number Publication Date
KR20170105760A KR20170105760A (ko) 2017-09-20
KR102580820B1 true KR102580820B1 (ko) 2023-09-20

Family

ID=59788611

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160028781A KR102580820B1 (ko) 2016-03-10 2016-03-10 데이터 저장 장치 및 그것의 동작 방법

Country Status (4)

Country Link
US (1) US10509602B2 (ko)
KR (1) KR102580820B1 (ko)
CN (1) CN107179996B (ko)
TW (1) TWI716417B (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI619018B (zh) * 2016-11-10 2018-03-21 慧榮科技股份有限公司 可用於資料儲存裝置之垃圾蒐集方法
US20180349036A1 (en) * 2017-06-01 2018-12-06 Seagate Technology Llc Data Storage Map with Custom Map Attribute
US10970226B2 (en) 2017-10-06 2021-04-06 Silicon Motion, Inc. Method for performing access management in a memory device, associated memory device and controller thereof, and associated electronic device
KR102507140B1 (ko) * 2017-11-13 2023-03-08 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
JP7080327B2 (ja) 2017-12-21 2022-06-03 マイクロン テクノロジー，インク． Ｎａｎｄ論理対物理テーブル領域追跡
KR20190095825A (ko) * 2018-02-07 2019-08-16 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
KR102583592B1 (ko) * 2018-03-27 2023-10-06 에스케이하이닉스 주식회사 메모리 컨트롤러 및 이를 포함하는 메모리 시스템
CN110737399B (zh) * 2018-07-20 2023-09-05 伊姆西Ip控股有限责任公司 用于管理存储***的方法、设备和计算机程序产品
KR20200088713A (ko) * 2019-01-15 2020-07-23 에스케이하이닉스 주식회사 메모리 컨트롤러 및 그 동작 방법
TWI709854B (zh) * 2019-01-21 2020-11-11 慧榮科技股份有限公司 資料儲存裝置及用於存取邏輯至物理位址映射表之方法
KR20200121645A (ko) * 2019-04-16 2020-10-26 에스케이하이닉스 주식회사 컨트롤러 및 그것의 동작 방법과 메모리 시스템
TWI707234B (zh) * 2019-05-20 2020-10-11 慧榮科技股份有限公司 資料儲存裝置與資料處理方法
CN110413228B (zh) * 2019-07-09 2022-10-14 江苏芯盛智能科技有限公司 一种映射表管理方法、***及电子设备和存储介质
US11704234B2 (en) 2020-04-28 2023-07-18 Silicon Motion, Inc. Method for accessing flash memory module and associated package
US11294813B2 (en) * 2020-04-28 2022-04-05 Western Digital Technologies, Inc. SSD address table cache management based on probability distribution
KR20220036232A (ko) * 2020-09-15 2022-03-22 에스케이하이닉스 주식회사 전자 장치 및 전자 장치의 동작 방법
CN112163063B (zh) * 2020-10-22 2023-07-25 腾讯科技（深圳）有限公司 生成高精度地图的方法、装置和计算机可读存储介质
CN113672542B (zh) * 2021-07-29 2024-05-10 山东云海国创云计算装备产业创新中心有限公司 I2c总线中的数据访问方法、装置、设备及存储介质

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070300037A1 (en) * 2006-06-23 2007-12-27 Microsoft Corporation Persistent flash memory mapping table
US20090240870A1 (en) * 2008-03-21 2009-09-24 Kabushiki Kaisha Toshiba Storage apparatus with a plurality of nonvolatile memory devices
US20150254458A1 (en) * 2014-03-07 2015-09-10 Tong-Pyo HONG Electronic system having integrity verification device

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101128234B1 (ko) * 2006-08-23 2012-03-23 엘지전자 주식회사 메모리 접근 제어 장치 및 방법
US8271736B2 (en) * 2008-02-07 2012-09-18 International Business Machines Corporation Data block frequency map dependent caching
KR101155542B1 (ko) 2010-10-11 2012-06-18 성균관대학교산학협력단 Ｓｓｄ 장치의 매핑 테이블 관리 방법
WO2013075341A1 (zh) * 2011-11-26 2013-05-30 华为技术有限公司 缓存文件替换方法、装置及***
CN103324637B (zh) * 2012-03-23 2017-12-12 深圳市世纪光速信息技术有限公司 一种热点信息挖掘方法和***
CN102902628B (zh) * 2012-09-18 2016-06-01 记忆科技(深圳)有限公司 一种基于闪存实现的冷热数据自动分离方法、***及闪存
CN102981963B (zh) * 2012-10-30 2015-12-02 华中科技大学 一种固态盘的闪存转换层的实现方法
US8984251B2 (en) * 2012-12-04 2015-03-17 Apple Inc. Hinting of deleted data from host to storage device
CN103345452B (zh) * 2013-07-18 2015-06-10 福建瑞聚信息技术股份有限公司 一种在多个缓冲存储器中根据权重信息缓存数据方法
CN103605482B (zh) * 2013-11-21 2017-02-01 浪潮电子信息产业股份有限公司 一种硬盘内数据高性能存储方法
JP6403162B2 (ja) * 2015-07-23 2018-10-10 東芝メモリ株式会社 メモリシステム

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070300037A1 (en) * 2006-06-23 2007-12-27 Microsoft Corporation Persistent flash memory mapping table
US20090240870A1 (en) * 2008-03-21 2009-09-24 Kabushiki Kaisha Toshiba Storage apparatus with a plurality of nonvolatile memory devices
US20150254458A1 (en) * 2014-03-07 2015-09-10 Tong-Pyo HONG Electronic system having integrity verification device

Also Published As

Publication number Publication date
US10509602B2 (en) 2019-12-17
CN107179996B (zh) 2020-12-08
TW201732597A (zh) 2017-09-16
TWI716417B (zh) 2021-01-21
US20170262173A1 (en) 2017-09-14
CN107179996A (zh) 2017-09-19
KR20170105760A (ko) 2017-09-20

Similar Documents

Publication Publication Date Title
KR102580820B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
KR102395538B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
US8843697B2 (en) Operating method of data storage device
KR102020466B1 (ko) 버퍼 메모리 장치를 포함하는 데이터 저장 장치
KR20200022118A (ko) 데이터 저장 장치 및 그 동작 방법
KR102419036B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20200095103A (ko) 데이터 저장 장치 및 그 동작 방법
US10067873B2 (en) Data storage device and operating method thereof
KR20200085967A (ko) 데이터 저장 장치 및 그 동작 방법
US20200218653A1 (en) Controller, data storage device, and operating method thereof
KR20200020464A (ko) 데이터 저장 장치 및 그 동작 방법
KR20200121645A (ko) 컨트롤러 및 그것의 동작 방법과 메모리 시스템
KR20160097657A (ko) 데이터 저장 장치 그리고 그것의 동작 방법
KR20200129863A (ko) 컨트롤러, 메모리 시스템 및 그것의 동작 방법
KR20200114212A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20210144249A (ko) 저장 장치 및 이의 동작 방법
KR20200114086A (ko) 컨트롤러, 메모리 시스템 및 그것의 동작 방법
KR102270103B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20220103340A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR102634776B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20210156010A (ko) 저장 장치 및 그 동작 방법
KR20210018570A (ko) 컨트롤러, 컨트롤러의 동작 방법 및 이를 포함하는 저장 장치
KR20170031311A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20210156061A (ko) 저장 장치 및 그 동작 방법
KR20220130526A (ko) 메모리 시스템 및 그 동작 방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right