KR102562901B1 - 디스플레이 장치 - Google Patents
디스플레이 장치 Download PDFInfo
- Publication number
- KR102562901B1 KR102562901B1 KR1020180034754A KR20180034754A KR102562901B1 KR 102562901 B1 KR102562901 B1 KR 102562901B1 KR 1020180034754 A KR1020180034754 A KR 1020180034754A KR 20180034754 A KR20180034754 A KR 20180034754A KR 102562901 B1 KR102562901 B1 KR 102562901B1
- Authority
- KR
- South Korea
- Prior art keywords
- display area
- voltage line
- disposed
- layer
- thin film
- Prior art date
Links
- 239000010410 layer Substances 0.000 claims abstract description 317
- 239000010409 thin film Substances 0.000 claims abstract description 117
- 239000011241 protective layer Substances 0.000 claims abstract description 35
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 238000005538 encapsulation Methods 0.000 claims description 60
- 239000000463 material Substances 0.000 claims description 26
- 239000003990 capacitor Substances 0.000 description 21
- -1 region Substances 0.000 description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 14
- 229910052814 silicon oxide Inorganic materials 0.000 description 14
- 239000010408 film Substances 0.000 description 11
- 239000011368 organic material Substances 0.000 description 11
- 239000004065 semiconductor Substances 0.000 description 11
- 229910052581 Si3N4 Inorganic materials 0.000 description 8
- 239000011229 interlayer Substances 0.000 description 8
- 239000004417 polycarbonate Substances 0.000 description 8
- 229920000642 polymer Polymers 0.000 description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 8
- 239000010936 titanium Substances 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 239000002356 single layer Substances 0.000 description 6
- 239000012535 impurity Substances 0.000 description 5
- 238000000059 patterning Methods 0.000 description 5
- 230000002829 reductive effect Effects 0.000 description 5
- 239000010949 copper Substances 0.000 description 4
- 238000002161 passivation Methods 0.000 description 4
- 239000004642 Polyimide Substances 0.000 description 3
- UQEAIHBTYFGYIE-UHFFFAOYSA-N hexamethyldisiloxane Chemical compound C[Si](C)(C)O[Si](C)(C)C UQEAIHBTYFGYIE-UHFFFAOYSA-N 0.000 description 3
- 230000005525 hole transport Effects 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 230000000149 penetrating effect Effects 0.000 description 3
- 230000035515 penetration Effects 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- URLKBWYHVLBVBO-UHFFFAOYSA-N Para-Xylene Chemical group CC1=CC=C(C)C=C1 URLKBWYHVLBVBO-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000014509 gene expression Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229910010272 inorganic material Inorganic materials 0.000 description 2
- 239000011147 inorganic material Substances 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 239000005416 organic matter Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 239000004033 plastic Substances 0.000 description 2
- 229920003023 plastic Polymers 0.000 description 2
- 229920003229 poly(methyl methacrylate) Polymers 0.000 description 2
- 239000002861 polymer material Substances 0.000 description 2
- 239000004926 polymethyl methacrylate Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 125000001637 1-naphthyl group Chemical group [H]C1=C([H])C([H])=C2C(*)=C([H])C([H])=C([H])C2=C1[H] 0.000 description 1
- IMROMDMJAWUWLK-UHFFFAOYSA-N Ethenol Chemical compound OC=C IMROMDMJAWUWLK-UHFFFAOYSA-N 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229930040373 Paraformaldehyde Natural products 0.000 description 1
- 229920001609 Poly(3,4-ethylenedioxythiophene) Polymers 0.000 description 1
- 239000004698 Polyethylene Substances 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 150000001408 amides Chemical class 0.000 description 1
- 150000008378 aryl ethers Chemical class 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- RBTKNAXYKSUFRK-UHFFFAOYSA-N heliogen blue Chemical compound [Cu].[N-]1C2=C(C=CC=C3)C3=C1N=C([N-]1)C3=CC=CC=C3C1=NC([N-]1)=C(C=CC=C3)C3=C1N=C([N-]1)C3=CC=CC=C3C1=N2 RBTKNAXYKSUFRK-UHFFFAOYSA-N 0.000 description 1
- 150000003949 imides Chemical class 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- IBHBKWKFFTZAHE-UHFFFAOYSA-N n-[4-[4-(n-naphthalen-1-ylanilino)phenyl]phenyl]-n-phenylnaphthalen-1-amine Chemical compound C1=CC=CC=C1N(C=1C2=CC=CC=C2C=CC=1)C1=CC=C(C=2C=CC(=CC=2)N(C=2C=CC=CC=2)C=2C3=CC=CC=C3C=CC=2)C=C1 IBHBKWKFFTZAHE-UHFFFAOYSA-N 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- ISWSIDIOOBJBQZ-UHFFFAOYSA-N phenol group Chemical group C1(=CC=CC=C1)O ISWSIDIOOBJBQZ-UHFFFAOYSA-N 0.000 description 1
- 229920003207 poly(ethylene-2,6-naphthalate) Polymers 0.000 description 1
- 229920000058 polyacrylate Polymers 0.000 description 1
- 229920001230 polyarylate Polymers 0.000 description 1
- 229920000515 polycarbonate Polymers 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920000573 polyethylene Polymers 0.000 description 1
- 239000011112 polyethylene naphthalate Substances 0.000 description 1
- 229920000139 polyethylene terephthalate Polymers 0.000 description 1
- 239000005020 polyethylene terephthalate Substances 0.000 description 1
- 229920002098 polyfluorene Polymers 0.000 description 1
- 229920006324 polyoxymethylene Polymers 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 150000003384 small molecules Chemical class 0.000 description 1
- BDHFUVZGWQCTTF-UHFFFAOYSA-M sulfonate Chemical compound [O-]S(=O)=O BDHFUVZGWQCTTF-UHFFFAOYSA-M 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 238000000844 transformation Methods 0.000 description 1
- TVIVIEFSHFOWTE-UHFFFAOYSA-K tri(quinolin-8-yloxy)alumane Chemical compound [Al+3].C1=CN=C2C([O-])=CC=CC2=C1.C1=CN=C2C([O-])=CC=CC2=C1.C1=CN=C2C([O-])=CC=CC2=C1 TVIVIEFSHFOWTE-UHFFFAOYSA-K 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
- H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
- H10K50/805—Electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
- H10K50/84—Passivation; Containers; Encapsulations
- H10K50/844—Encapsulations
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/122—Pixel-defining structures or layers, e.g. banks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/124—Insulating layers formed between TFT elements and OLED elements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
- H10K50/86—Arrangements for improving contrast, e.g. preventing reflection of ambient light
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
- H10K50/86—Arrangements for improving contrast, e.g. preventing reflection of ambient light
- H10K50/865—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. light-blocking layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/30—Devices specially adapted for multicolour light emission
- H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Manufacturing & Machinery (AREA)
Abstract
본 발명의 일 실시예는, 화상이 표시되는 표시영역 및 상기 표시영역 외곽의 비표시영역을 포함하는 기판; 상기 표시영역 상에 배치된 박막트랜지스터, 및 상기 박막트랜지스터와 전기적으로 연결된 표시소자; 상기 표시영역에서 상기 박막트랜지스터와 상기 표시소자 사이에 개재되며 상기 비표시영역의 일부까지 연장된 유기절연층; 상기 비표시영역에서 상기 표시영역의 일변과 대응되도록 배치된 제1전원전압선; 상기 비표시영역에서 상기 제1전원전압선과 이격되어 배치된 제2전원전압선; 및 상기 제2전원전압선의 적어도 일부를 커버하는 무기 보호층;을 포함하며, 상기 제2전원전압선은 제1영역 및 제2영역을 포함하고, 상기 제1영역은 제1도전층, 제2도전층 및 상기 유기절연층이 적층되며, 상기 제2영역은 상기 제1도전층, 상기 무기 보호층이 적층된, 디스플레이 장치를 개시한다.
Description
본 발명의 실시예들은 디스플레이 장치에 관한 것으로서, 더 상세하게는 디스플레이 장치의 비표시영역의 면적을 감소시키면서 고품질을 가질 수 있는 디스플레이 장치에 관한 것이다.
디스플레이 장치는 데이터를 시각적으로 표시하는 장치이다. 이러한 디스플레이 장치는 표시영역과 비표시영역으로 구획된 기판을 포함한다. 상기 표시영역에는 게이트 라인과 데이터 라인이 상호 절연되어 형성되고, 상기 게이트 라인 및 상기 데이터 라인이 교차하여 상기 표시영역에 다수의 화소 영역이 정의된다. 또한, 상기 표시영역에는 상기 화소 영역들 각각에 대응하여 박막트랜지스터 및 상기 박막트랜지스터와 전기적으로 연결되는 화소전극이 구비된다. 또한, 상기 표시영역에는 상기 화소 영역들에 공통으로 구비되는 대향전극이 구비된다. 비표시영역에는 디스플레이영역에 전기적 신호를 전달하는 다양한 배선들, 게이트 구동부, 데이터 구동부, 제어부 등이 구비될 수 있다.
이러한 디스플레이 장치는 그 용도가 다양해지고 있다. 또한, 디스플레이 장치의 두께가 얇아지고 무게가 가벼워 그 사용의 범위가 광범위해지고 있는 추세이다. 디스플레이 장치가 다양하게 활용됨에 따라 디스플레이 장치의 형태를 설계하는데 있어서, 이미지를 제공하는 표시영역의 비율을 증가시키고 상대적으로 이미지가 제공되지 않는 비표시영역을 감소시키는 설계가 다양해지고 있다.
본 발명의 실시예들은 고품질의 이미지를 제공하는 디스플레이 장치를 제공하고자 한다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
본 발명의 일 실시예는, 화상이 표시되는 표시영역 및 상기 표시영역 외곽의 비표시영역을 포함하는 기판; 상기 표시영역 상에 배치된 박막트랜지스터, 및 상기 박막트랜지스터와 전기적으로 연결된 표시소자; 상기 표시영역에서 상기 박막트랜지스터와 상기 표시소자 사이에 개재되며 상기 비표시영역의 일부까지 연장된 유기절연층; 상기 비표시영역에서 상기 표시영역의 일변과 대응되도록 배치된 제1전원전압선; 상기 비표시영역에서 상기 제1전원전압선과 이격되어 배치된 제2전원전압선; 및 상기 제2전원전압선의 적어도 일부를 커버하는 무기 보호층;을 포함하며, 상기 제2전원전압선은 제1영역 및 제2영역을 포함하고, 상기 제1영역은 제1도전층, 제2도전층 및 상기 유기절연층이 적층되며, 상기 제2영역은 상기 제1도전층, 상기 무기 보호층이 적층된, 디스플레이 장치를 개시한다.
일 실시예에 있어서, 상기 표시영역에 배치되며, 상기 박막트랜지스터와 전기적으로 연결되며, 서로 다른 층에 구비된 데이터선 및 구동전압선을 더 포함하고, 상기 표시소자는 화소전극, 상기 화소전극과 마주보는 대향전극, 및 상기 화소전극 및 상기 대향전극 사이에 개재되는 중간층을 포함하고, 상기 제1도전층은 상기 데이터선과 동일 물질로 구비되고, 상기 제2도전층은 상기 구동전압선과 동일 물질로 구비되며, 상기 유기절연층은 상기 구동전압선 및 상기 화소전극 사이에 개재될 수 있다.
일 실시예에 있어서, 상기 표시영역에서 상기 화소전극의 가장자리를 덮는 화소정의막;을 더 포함하며, 상기 화소정의막은 상기 비표시영역에서 상기 제1영역에 대응되도록 배치될 수 있다.
일 실시예에 있어서, 상기 제1전원전압선은 제3영역 및 제4영역을 포함하고, 상기 제3영역은 상기 유기절연층으로 커버되며, 상기 제4영역은 상기 무기 보호층으로 커버될 수 있다.
일 실시예에 있어서, 상기 제1영역의 일변과 상기 제3영역의 일변의 연장선은 실질적으로 일치할 수 있다.
일 실시예에 있어서, 상기 제1전원전압선은 제1폭을 갖는 단부와 제1폭보다 큰 제2폭을 갖는 중앙부를 포함하며, 상기 제2전원전압선은 상기 제1전원전압선의 단부를 감싸도록 절곡될 수 있다.
일 실시예에 있어서, 상기 기판의 일측 가장자리와 대응하는 단자부;를 더 포함하며, 상기 제2전원전압선의 상기 제1영역은 상기 표시영역과 상기 단자부 사이에 배치될 수 있다.
일 실시예에 있어서, 상기 제2도전층은 상기 제1도전층의 적어도 일 단부의 측면을 덮을 수 있다.
일 실시예에 있어서, 상기 표시영역 상에 배치된 박막봉지층; 및 상기 비표시영역 상에 배치되며 상기 표시영역의 적어도 일부를 둘러싸도록 배치된 댐부;를 더 포함하며, 상기 댐부의 적어도 일부는 상기 제2전원전압선 상에 배치될 수 있다.
일 실시예에 있어서, 상기 댐부는 상기 유기절연층과 이격되어 배치될 수 있다.
일 실시예에 있어서, 상기 제2전원전압선과 상기 댐부 사이에는 상기 무기 보호층이 배치될 수 있다.
일 실시예에 있어서, 상기 댐부는 서로 이격된 제1댐 및 제2댐을 포함하며, 상기 제1댐은 상기 제2전원전압선의 가장자리를 덮으며 배치되고, 상기 제2댐은 상기 제1댐보다 상기 표시영역에 더 인접하게 배치될 수 있다.
일 실시예에 있어서, 상기 제1댐 및 상기 제2댐 중 적어도 하나는 복수의 층으로 구비될 수 있다.
본 발명의 다른 실시예는, 화상이 표시되는 표시영역 및 상기 표시영역 외곽의 비표시영역을 포함하는 기판; 상기 표시영역 상에 배치된 박막트랜지스터, 및 상기 박막트랜지스터와 전기적으로 연결된 표시소자; 상기 표시영역에서 상기 박막트랜지스터와 상기 표시소자 사이에 개재되며 상기 비표시영역의 일부까지 연장된 유기절연층; 상기 비표시영역에서 상기 기판의 일측에 배치된 단자부; 상기 표시영역과 상기 단자부 사이에 배치된 전원전압선; 및 상기 전원전압선의 적어도 일부를 커버하는 무기 보호층;을 포함하며, 상기 전원전압선은 제1영역 및 제2영역을 포함하고, 상기 제1영역은 제1도전층, 제2도전층 및 상기 유기절연층이 적층되며, 상기 제2영역은 상기 제1도전층, 상기 무기 보호층이 적층된, 디스플레이 장치를 개시한다.
일 실시예에 있어서, 상기 박막트랜지스터와 전기적으로 연결되며, 서로 다른층에 배치된 데이터선 및 구동전압선을 더 포함하고, 상기 제1도전층은 상기 데이터선과 동일 물질로 구비되고, 상기 제2도전층은 상기 구동전압선과 동일 물질로 구비되며, 상기 유기절연층은 상기 구동전압선 상부에 배치되며, 상기 데이터선과 상기 구동전압선 사이에는 비아층이 배치될 수 있다.
일 실시예에 있어서, 상기 표시소자는 화소전극, 상기 화소전극과 마주보는 대향전극, 및 상기 화소전극 및 상기 대향전극 사이에 개재되는 중간층을 포함하고, 상기 표시영역에서 상기 화소전극의 가장자리를 덮는 화소정의막;을 더 포함하며, 상기 화소정의막은 상기 비표시영역에서 상기 제1영역에 대응되도록 배치될 수 있다.
일 실시예에 있어서, 상기 표시영역 상에 배치된 박막봉지층; 및 상기 비표시영역 상에 배치되며 상기 표시영역의 적어도 일부를 둘러싸도록 배치된 댐부;를 더 포함하며, 상기 댐부의 적어도 일부는 상기 전원전압선 상에 배치될 수 있다.
일 실시예에 있어서, 상기 박막봉지층은 제1무기봉지층, 유기봉지층, 제2무기봉지층을 구비하며, 상기 유기봉지층은 상기 댐부의 내측에 배치되며, 상기 제1무기봉지층과 상기 제2무기봉지층은 상기 댐부의 외측에서 서로 접할 수 있다.
일 실시예에 있어서, 상기 댐부는 상기 유기절연층과 이격되어 배치될 수 있다.
일 실시예에 있어서, 상기 댐부와 상기 전원전압선 사이에는 상기 무기 보호층이 배치될 수 있다.
본 발명의 실시예들에 따르면, 전압강하 및 손상을 최소화한 전원전압선을 통해 고품질의 이미지를 제공하는 디스플레이 장치를 구현할 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 장치를 개략적으로 나타낸 평면도이다.
도 2a 및 도 2b는 본 발명의 일 실시예예 따른 디스플레이 장치의 어느 하나의 화소의 등가회로도들이다.
도 3은 본 발명의 일 실시예에 따른 디스플레이 장치의 하나의 화소를 나타낸 단면도로서, 도 1의 III-III'선과 대응한다
도 4는 도 1의 A부분을 확대한 평면도이다.
도 5는 도 1의 III-III'선 및 도 4의 IV-IV'선을 따라 취한 단면도이다.
도 6은 본 발명의 다른 실시예에 따른 디스플레이 장치의 일부를 나타낸 단면도이다.
도 7은 본 발명의 또 다른 실시예에 따른 디스플레이 장치를 개략적으로나타낸 평면도이다.
도 8은 도 7의 B부분을 확대한 평면도이다.
도 9는 도 7의 III-III'선 및 도 8의 V-V'선을 따라 취한 단면도이다.
도 2a 및 도 2b는 본 발명의 일 실시예예 따른 디스플레이 장치의 어느 하나의 화소의 등가회로도들이다.
도 3은 본 발명의 일 실시예에 따른 디스플레이 장치의 하나의 화소를 나타낸 단면도로서, 도 1의 III-III'선과 대응한다
도 4는 도 1의 A부분을 확대한 평면도이다.
도 5는 도 1의 III-III'선 및 도 4의 IV-IV'선을 따라 취한 단면도이다.
도 6은 본 발명의 다른 실시예에 따른 디스플레이 장치의 일부를 나타낸 단면도이다.
도 7은 본 발명의 또 다른 실시예에 따른 디스플레이 장치를 개략적으로나타낸 평면도이다.
도 8은 도 7의 B부분을 확대한 평면도이다.
도 9는 도 7의 III-III'선 및 도 8의 V-V'선을 따라 취한 단면도이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다.
이하의 실시예에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하의 실시예에서, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
이하의 실시예에서, 막, 영역, 구성 요소 등의 부분이 다른 부분 위에 또는 상에 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 진행될 수 있다.
이하의 실시예에서, 막, 영역, 구성 요소 등이 연결되었다고 할 때, 막, 영역, 구성 요소들이 직접적으로 연결된 경우뿐만 아니라 막, 영역, 구성요소들 중간에 다른 막, 영역, 구성 요소들이 개재되어 간접적으로 연결된 경우도 포함한다. 예컨대, 본 명세서에서 막, 영역, 구성 요소 등이 전기적으로 연결되었다고 할 때, 막, 영역, 구성 요소 등이 직접 전기적으로 연결된 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 간접적으로 전기적 연결된 경우도 포함한다.
이하의 실시예에서, x축, y축 및 z축은 직교 좌표계 상의 세 축으로 한정되지 않고, 이를 포함하는 넓은 의미로 해석될 수 있다. 예를 들어, x축, y축 및 z축은 서로 직교할 수도 있지만, 서로 직교하지 않는 서로 다른 방향을 지칭할 수도 있다.
디스플레이 장치는 화상을 표시하는 장치로서, 액정 표시 장치(Liquid Crystal Display), 전기영동 표시 장치(Electrophoretic Display), 유기 발광 표시 장치(Organic Light Emitting Display), 무기 EL 표시 장치(Inorganic Light Emitting Display), 전계 방출 표시 장치(Field Emission Display), 표면 전도 전자 방출 표시 장치(Surface-conduction Electron-emitter Display), 플라즈마 표시 장치(Plasma Display), 음극선관 표시 장치(Cathode Ray Display) 등 일 수 있다.
이하에서는, 본 발명의 일 실시예에 따른 디스플레이 장치로서, 유기 발광 표시 장치를 예로 하여 설명하지만, 본 발명의 디스플레이 장치는 이에 제한되지 않으며, 다양한 방식의 디스플레이 장치가 사용될 수 있다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 장치를 개략적으로 나타낸 평면도이다.
도 1을 참조하면, 디스플레이 장치는 기판(100) 상에 배치된 표시부(1)를 포함한다. 표시부(1)는 제1방향으로 연장된 데이터선(DL)과, 제1방향과 교차하는 제2방향으로 연장된 스캔선(SL)에 연결된 화소(P)들을 포함한다. 각 화소(P)는 제1방향으로 연장된 구동전압선(PL)과도 연결된다.
각 화소(P)는 예컨대, 적색, 녹색, 청색 또는 백색의 빛을 방출하며, 일 예로 유기발광소자(organic light emitting diode)를 포함할 수 있다. 또한, 각 화소(P)는 박막트랜지스터(Thin Film Transistor: TFT), 커패시터(Capacitor) 등의 소자가 더 포함될 수 있다. 표시부(1)는 화소(P)들에서 방출되는 빛을 통해 소정의 이미지를 제공하며, 표시영역(DA)을 정의한다.
본 명세서에서의 화소(P)라 함은 전술한 바와 같이 적색, 녹색, 청색 또는 백색 중 어느 하나의 색상의 빛을 방출하는 부화소를 나타낸다.
비표시영역(NDA)은 표시영역(DA)의 외측에 배치된다. 예컨대, 비표시영역(NDA)은 표시영역(DA)을 둘러쌀 수 있다. 비표시영역(NDA)은 화소(P)들이 배치되지 않은 영역으로, 이미지를 제공하지 않는다. 비표시영역(NDA)에는 서로 다른 전원전압을 인가하는 제1전원전압선(10), 및 제2전원전압선(20)이 배치될 수 있다.
제1전원전압선(10)은 표시영역(DA)의 일측에 대응하도록 배치된 제1메인 전압선(11)과 제1연결선(12)을 포함할 수 있다. 예를 들어, 표시영역(DA)이 장방형인 경우, 제1메인 전압선(11)은 표시영역(DA)의 어느 하나의 변과 대응하도록 배치될 수 있다. 제1메인 전압선(11)은 제1방향의 폭이 제1폭(W1) 단부 및 제1방향의 폭이 제1폭(W1)보다 큰 제2폭(W2)을 갖는 중앙부를 구비할 수 있다.
제1연결선(12)은 제1메인 전압선(11)으로부터 제1방향을 따라 연장된다. 여기서, 제1방향은 표시영역(DA)으로부터 단자부(30)를 향하는 방향으로 이해될 수 있다. 제1연결선(12)은 단자부(30)의 제1단자(32)와 연결될 수 있다.
제2전원전압선(20)은 제1메인 전압선(11)의 양 단부들과 표시영역(DA)을 부분적으로 둘러싸는 제2메인 전압선(21), 및 제2메인 전압선(21)으로부터 제1방향을 따라 연장된 제2연결선(22)을 포함할 수 있다. 예를 들어, 표시영역(DA)이 장방형인 경우, 제2메인 전압선(21)은 제1메인 전압선(11)의 양 단부들, 및 제1메인 전압선(11)과 인접한 표시영역(DA)의 어느 하나의 변을 제외한 나머지 변들을 따라 연장될 수 있다. 제2연결선(22)은 제1연결선(12)과 나란하게 제1방향을 따라 연장되며, 단자부(30), 예컨대 제2단자(33)과 연결된다. 제2전원전압선(20)은 제1전원전압선(10)의 단부를 둘러싸도록 절곡되어 형성될 수 있다.
제1전원전압선(10)의 양 단부는 중앙부의 폭(W2)보다 작은 폭(W1)을 구비하고 있는 바, 제2전원전압선(20)이 상기 양 단부들을 둘러싸고 배치됨에 있어서 많은 공간을 차지 하지 않을 수 있다. 또한, 제1전원전압선(10)의 중앙부는 상대적으로 큰 폭(W2)을 구비하고 있어, 제1전원전압선(10)의 전체적인 저항은 작게 구비될 수 있다.
단자부(30)는 기판(100)의 일 단부에 배치되며, 복수의 단자(31, 32, 33)를 포함한다. 단자부(30)는 절연층에 의해 덮이지 않고 노출되어, 플렉서블 인쇄회로기판 또는 구동 드라이버 IC 칩 등과 같은 제어부(미도시)와 전기적으로 연결될 수 있다. 제어부는 외부에서 전달되는 복수의 영상 신호를 복수의 영상 데이터 신호로 변경하고, 변경된 신호를 단자(31)를 통해 표시영역(DA)로 전달한다. 또한, 제어부는 수직동기신호, 수평동기신호, 및 클럭신호를 전달받아 상기 제1 및 제2 게이트 구동부(미도시)의 구동을 제어하기 위한 제어 신호를 생성하여 단자(미도시)를 통해 각각에 전달할 수 있다. 제어부는 단자(32, 33)을 통해 제1전원전압선(10) 및 제2전원전압선(20) 각각에 서로 다른 전압을 전달할 수 있다.
제1전원전압선(10)은 각 화소(P)에 제1전원전압(ELVDD)을 제공하고, 제2전원전압선(20)은 각 화소(P)에 제2전원전압(ELVSS)을 제공할 수 있다. 예컨대, 제1전원전압(ELVDD)은 제1전원전압선(10)과 연결된 구동전압선(PL)을 통해 각 화소(P)에 제공될 수 있다. 제2전원전압(ELVSS)은 각 화소(P)에 구비된 유기발광소자의 캐소드로 제공되며, 이 때 제2전원전압선(20)의 제2메인 전압선(21)이 유기발광소자의 캐소드와 비표시영역(NDA)에서 접속할 수 있다.
도시되지는 않았으나, 비표시영역(NDA)에는 각 화소(P)의 스캔선(SL)에 스캔신호를 제공하는 스캔드라이버, 및 데이터선(DL)에 데이터신호를 제공하는 데이터드라이버가 배치될 수 있다.
비표시영역(NDA)에는 댐부(120)가 배치될 수 있다. 댐부(120)는 적어도 하나의 댐(121, 123)을 포함할 수 있다. 도 1에서는 두 개의 댐(121, 123)이 배치된 구조를 도시한다. 댐부(120)는 박막봉지층(400)의 유기봉지층(420, 도 4 참조) 형성시, 유기물이 기판(100)의 가장자리 방향으로 흐르는 것을 차단하여, 유기봉지층(420)의 에지 테일이 형성되는 것을 방지할 수 있다. 댐부(120)는 비표시영역(NDA) 상에서 표시영역(DA)의 적어도 일부를 둘러싸도록 배치될 수 있다. 댐이 복수로 구비되는 경우, 예컨대, 제1댐(121) 및 제2댐(123)으로 구비되는 경우, 제1댐(121)과 제2댐(123)은 서로 이격되어 구비될 수 있으며, 제1댐(121)이 제2댐(123)의 적어도 일부를 둘러싸며 배치될 수 있다.
댐(121, 123)은 전원전압선, 예컨대 제2전원전압선(20)의 폭 보다 작은 폭을 가지도록 형성될 수 있다. 일부 실시예에서, 제1댐(121)은 전원전압선, 예컨대 제2전원전압선(20)의 제2메인 전압선(21)의 일측 가장자리와 중첩하도록 배치될 수 있다. 다른 실시예에서, 제2댐(123)은 전원전압선, 예컨대 제2전원전압선(20)의 폭보다 작은 폭을 가지며, 제2전원전압선(20) 상에 배치될 수 있다. 본 명세서에서, 전원전압선이라 함은 전원전압선은 제1전원전압선(10), 제2전원전압선(20) 중 어느 하나 또는 둘 다를 지칭하는 것으로 이해할 수 있다.
도 2a 및 도 2b는 본 발명의 일 실시예예 따른 표시 장치의 어느 하나의 화소의 등가회로도들이다.
도 2a를 참조하면, 각 화소(P)는 스캔선(SL) 및 데이터선(DL)에 연결된 화소회로(PC) 및 화소회로(PC)에 연결된 유기발광소자(OLED)를 포함한다.
화소회로(PC)는 구동 박막트랜지스터(T1), 스위칭 박막트랜지스터(T2), 및 스토리지 커패시터(Cst)를 포함한다. 스위칭 박막트랜지스터(T2)는 스캔선(SL) 및 데이터선(DL)에 연결되며, 스캔선(SL)을 통해 입력되는 스캔 신호(Sn)에 따라 데이터선(DL)을 통해 입력된 데이터 신호(Dm)를 구동 박막트랜지스터(T1)로 전달한다.
스토리지 커패시터(Cst)는 스위칭 박막트랜지스터(T2) 및 구동전압선(PL)에 연결되며, 스위칭 박막트랜지스터(T2)로부터 전달받은 전압과 구동전압선(PL)에 공급되는 제1전원전압(ELVDD, 또는 구동전압)의 차이에 해당하는 전압을 저장한다.
구동 박막트랜지스터(T1)는 구동전압선(PL)과 스토리지 커패시터(Cst)에 연결되며, 스토리지 커패시터(Cst)에 저장된 전압 값에 대응하여 구동전압선(PL)으로부터 유기발광소자(OLED)를 흐르는 구동 전류를 제어할 수 있다. 유기발광소자(OLED)는 구동 전류에 의해 소정의 휘도를 갖는 빛을 방출할 수 있다.
도 2a에서는 화소회로(PC)가 2개의 박막트랜지스터 및 1개의 스토리지 박막트랜지스터를 포함하는 경우를 설명하였으나, 본 발명은 이에 한정되지 않는다.
도 2b를 참조하면, 화소회로(PC)는 구동 및 스위칭 박막트랜지스터(T1, T2), 보상 박막트랜지스터(T3), 제1초기화 박막트랜지스터(T4), 제1발광 제어 박막트랜지스터(T5), 제2발광 제어 박막트랜지스터(T6) 및 제2초기화 박막트랜지스터(T7)를 포함할 수 있다.
도 2b에서는, 각 화소(P) 마다 신호선들(SLn, SLn-1, EL, DL), 초기화전압선(VL), 및 구동전압선(PL)이 구비된 경우를 도시하고 있으나, 본 발명은 이에 한정되지 않는다. 또 다른 실시예로서, 신호선들(SLn, SLn-1, EL, DL) 중 적어도 어느 하나, 또는/및 초기화전압선(VL)은 이웃하는 화소들에서 공유될 수 있다.
구동 박막트랜지스터(T1)의 드레인전극은 제2발광 제어 박막트랜지스터(T6)를 경유하여 유기발광소자(OLED)와 전기적으로 연결될 수 있다. 구동 박막트랜지스터(T1)는 스위칭 박막트랜지스터(T2)의 스위칭 동작에 따라 데이터 신호(Dm)를 전달받아 유기발광소자(OLED)에 구동 전류를 공급한다.
스위칭 박막트랜지스터(T2)의 게이트전극은 제1스캔선(SL)과 연결되고, 소스전극은 데이터선(DL)과 연결된다. 스위칭 박막트랜지스터(T2)의 드레인전극은 구동 박막트랜지스터(T1)의 소스전극과 연결되어 있으면서 제1발광 제어 박막트랜지스터(T5)를 경유하여 구동전압선(PL)과 연결될 수 있다.
스위칭 박막트랜지스터(T2)는 제1스캔선(SL)을 통해 전달받은 제1스캔 신호(Sn)에 따라 턴 온 되어 데이터선(DL)으로 전달된 데이터 신호(Dm)를 구동 박막트랜지스터(T1)의 소스전극으로 전달하는 스위칭 동작을 수행한다.
보상 박막트랜지스터(T3)의 게이트전극은 제1스캔선(SLn)에 연결될 수 있다. 보상 박막트랜지스터(T3)의 소스전극은 구동 박막트랜지스터(T1)의 드레인전극과 연결되어 있으면서 제2발광 제어 박막트랜지스터(T6)를 경유하여 유기발광소자(OLED)의 화소전극과 연결될 수 있다. 보상 박막트랜지스터(T3)의 드레인전극은 스토리지 커패시터(Cst)의 어느 하나의 전극, 제1초기화 박막트랜지스터(T4)의 소스전극 및 구동 박막트랜지스터(T1)의 게이트전극과 함께 연결될 수 있다. 보상 박막트랜지스터(T3)는 제1스캔선(SL)을 통해 전달받은 제1스캔 신호(Sn)에 따라 턴 온(turn on)되어 구동 박막트랜지스터(T1)의 게이트전극과 드레인전극을 서로 연결하여 구동 박막트랜지스터(T1)를 다이오드 연결(diode-connection)시킨다.
제1초기화 박막트랜지스터(T4)의 게이트전극은 제2스캔선(SLn-1, 이전 스캔선)과 연결될 수 있다. 제1초기화 박막트랜지스터(T4)의 드레인전극은 초기화전압선(VL)과 연결될 수 있다. 제1초기화 박막트랜지스터(T4)의 소스전극은 스토리지 커패시터(Cst)의 어느 하나의 전극, 보상 박막트랜지스터(T3)의 드레인전극 및 구동 박막트랜지스터(T1)의 게이트전극과 함께 연결될 수 있다. 제1초기화 박막트랜지스터(T4)는 제2스캔선(SLn-1)을 통해 전달받은 제2스캔 신호(Sn-1)에 따라 턴 온 되어 초기화 전압(VINT)을 구동 박막트랜지스터(T1)의 게이트전극에 전달하여 구동 박막트랜지스터(T1)의 게이트전극의 전압을 초기화시키는 초기화 동작을 수행할 수 있다.
제1발광 제어 박막트랜지스터(T5)의 게이트전극은 발광 제어선(EL)과 연결될 수 있다. 제1발광 제어 박막트랜지스터(T5)의 소스전극은 구동전압선(PL)과 연결될 수 있다. 제1발광 제어 박막트랜지스터(T5)의 드레인전극은 구동 박막트랜지스터(T1)의 소스전극 및 스위칭 박막트랜지스터(T2)의 드레인전극과 연결되어 있다.
제2발광 제어 박막트랜지스터(T6)의 게이트전극은 발광 제어선(EL)과 연결될 수 있다. 제2발광 제어 박막트랜지스터(T6)의 소스전극은 구동 박막트랜지스터(T1)의 드레인전극 및 보상 박막트랜지스터(T3)의 소스전극과 연결될 수 있다. 제2발광 제어 박막트랜지스터(T6)의 드레인전극은 유기발광소자(OLED)의 화소전극과 전기적으로 연결될 수 있다. 제1발광 제어 박막트랜지스터(T5) 및 제2발광 제어 박막트랜지스터(T6)는 발광 제어선(EL)을 통해 전달받은 발광 제어 신호(En)에 따라 동시에 턴 온 되어 제1전원전압(ELVDD)이 유기발광소자(OLED)에 전달되며, 유기발광소자(OLED)에 구동 전류가 흐르게 된다.
제2초기화 박막트랜지스터(T7)의 게이트전극은 제2스캔선(SLn-1)에 연결될 수 있다. 제2초기화 박막트랜지스터(T7)의 소스전극은 유기발광소자(OLED)의 화소전극과 연결될 수 있다. 제2초기화 박막트랜지스터(T7)의 드레인전극은 초기화전압선(VL)과 연결될 수 있다. 제2초기화 박막트랜지스터(T7)는 제2스캔선(SLn-1)을 통해 전달받은 제2스캔 신호(Sn-1)에 따라 턴 온 되어 유기발광소자(OLED)의 화소전극을 초기화시킬 수 있다.
도 2b에서는, 제1초기화 박막트랜지스터(T4)와 제2초기화 박막트랜지스터(T7)가 제2스캔선(SLn-1)에 연결된 경우를 도시하였으나, 본 발명은 이에 한정되지 않는다. 또 다른 실시예로서, 제1초기화 박막트랜지스터(T4)는 이전 스캔선인 제2스캔선(SLn-1)에 연결되어 제2스캔신호(Sn-1)에 따라 구동하고, 제2초기화 박막트랜지스터(T7)는 별도의 신호선(예컨대, 이후 스캔선)에 연결되어 해당 스캔선에 전달되는 신호에 따라 구동될 수 있다.
스토리지 커패시터(Cst)의 다른 하나의 전극은 구동전압선(PL)과 연결될 수 있다. 스토리지 커패시터(Cst)의 어느 하나의 전극은 구동 박막트랜지스터(T1)의 게이트전극, 보상 박막트랜지스터(T3)의 드레인전극 및, 제1초기화 박막트랜지스터(T4)의 소스전극에 함께 연결될 수 있다.
유기발광소자(OLED)의 대향전극(예컨대, 캐소드)은 제2전원전압(ELVSS, 또는 공통전원전압)을 제공받는다. 유기발광소자(OLED)는 구동 박막트랜지스터(T1)로부터 구동 전류를 전달받아 발광한다.
화소회로(PC)는 도 2a 및 도 2b를 참조하여 설명한 박막트랜지스터 및 스토리지 커패시터의 개수 및 회로 디자인에 한정되지 않으며, 그 개수 및 회로 디자인은 다양하게 변경 가능하다.
도 3은 본 발명의 일 실시예에 따른 표시 장치의 하나의 화소를 나타낸 단면도로서, 도 1의 III-III'선과 대응한다. 도 3은, 도 2a 및 도 2b를 참조하여 설명한 각 화소(P)의 화소회로(PC) 중 제1 및 제2박막트랜지스터(T1, T2) 및 스토리지 커패시터(Cst)를 도시하고 있다. 도 3에서는 설명의 편의를 위해 적층 순서에 따라 설명한다.
도 3을 참조하면, 기판(100) 상에 버퍼층(101)이 배치되고, 버퍼층(101) 상에 구동 및 스위칭 박막트랜지스터(T1, T2) 및 스토리지 커패시터(Cst)가 배치된다.
기판(100)은 글라스재, 또는 PET(Polyethylen terephthalate), PEN(Polyethylen naphthalate), 폴리이미드(Polyimide) 등과 같은 플라스틱재와 같은 다양한 재료를 포함할 수 있다. 기판(100)이 플라스틱재로 형성된 경우에는 글라스재로 형성된 경우 보다 가요성을 향상시킬 수 있다. 기판(100)상에는 불순물이 침투하는 것을 방지하기 위해 형성된 산화규소(SiOx) 및/또는 질화규소(SiNx) 등으로 형성된 버퍼층(101)이 구비될 수 있다.
구동 박막트랜지스터(T1)는 구동 반도체층(A1) 및 구동 게이트전극(G1)을 포함하고, 스위칭 박막트랜지스터(T2)는 스위칭 반도체층(A2) 및 스위칭 게이트전극(G2)을 포함한다. 구동 반도체층(A1) 및 구동 게이트전극(G1) 사이, 그리고 스위칭 반도체층(A2) 및 스위칭 게이트전극(G2) 사이에는 제1게이트절연층(103)이 배치된다. 제1게이트절연층(103)은 산화규소(SiOx), 질화규소(SiNx), 산질화규소(SiON) 등의 무기 절연물을 포함할 수 있다.
구동 반도체층(A1) 및 스위칭 반도체층(A2)은 폴리실리콘을 포함할 수 있다. 구동 반도체층(A1)은 구동 게이트전극(G1)과 중첩하며 불순물이 도핑되지 않은 구동 채널영역, 및 구동 채널영역의 양 옆의 불순물이 도핑된 구동 소스영역 및 구동 드레인영역을 포함한다. 구동 소스영역 및 구동 드레인영역에는 각각 구동 소스전극(S1) 및 구동 드레인전극(D1)이 연결될 수 있다.
스위칭 반도체층(A2) 스위칭 게이트전극(G2)과 중첩하고 불순물이 도핑되지 않은 스위칭 채널영역, 및 스위칭 채널영역의 양 옆의 불순물이 도핑된 스위칭 소스영역과 스위칭 드레인영역을 포함할 수 있다. 스위칭 소스영역 및 스위칭 드레인영역에는 각각 스위칭 소스전극(S2) 및 스위칭 드레인전극(D2)이 연결될 수 있다.
구동 및 스위칭 게이트전극(G1, G2)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하며, 단층 또는 다층으로 이루어질 수 있다. 일 예로, 구동 및 스위칭 게이트전극(G1, G2)은 Mo의 단층일 수 있다.
일부 실시예에서, 스토리지 커패시터(Cst)는 구동 박막트랜지스터(T1)와 중첩되게 배치될 수 있다. 이 경우, 스토리지 커패시터(Cst) 및 구동 박막트랜지스터(T1)의 면적을 증가시킬 수 있으며, 고품질의 이미지를 제공할 수 있다. 예를 들어, 구동 게이트전극(G1)은 스토리지 커패시터(Cst)의 제1스토리지 축전판(CE1)일 수 있다. 제2스토리지 축전판(CE2)은 제1스토리지 축전판(CE1)과의 사이에 제2게이트절연층(105)을 개재한 채 제1스토리지 축전판(CE1)과 중첩할 수 있다. 제2게이트절연층(105)은 산화규소(SiOx), 질화규소(SiNx), 산질화규소(SiON) 등의 무기 절연물을 포함할 수 있다.
구동 및 스위칭 박막트랜지스터(T1, T2) 및 스토리지 커패시터(Cst)는 층간절연층(107)으로 커버될 수 있다. 층간절연층(107)은 산질화규소(SiON), 산화규소(SiOx) 및/또는 질화규소(SiNx)와 같은 무기물층일 수 있다. 층간절연층(107) 상에는 데이터선(DL)이 배치되며, 데이터선(DL)은 층간절연층(107)을 관통하는 콘택홀을 통해 스위칭 박막트랜지스터(T2)의 스위칭 반도체층(A2)과 접속한다. 상기 데이터선(DL)은 스위칭 소스전극(S2)의 역할을 할 수 있다. 한편, 구동 소스전극(S1), 구동 드레인전극(D1), 스위칭 소스전극(S2), 및 스위칭 드레인전극(D2)은 층간절연층(107) 상에 배치될 수 있으며, 층간절연층(107)을 관통하는 콘택홀을 통해 구동 반도체층(A1) 또는 스위칭 반도체층(A2)과 접속할 수 있다.
이러한, 데이터선(DL), 구동 소스전극(S1), 구동 드레인전극(D1), 스위칭 소스전극(S2), 및 스위칭 드레인전극(D2)는 무기 보호층(PVX)으로 커버될 수 있다.
무기 보호층(PVX)은 질화실리콘(SiNx)과 산화실리콘(SiOx)의 단일막 또는 다층막일 수 있다. 무기 보호층(PVX)은 비표시영역(NDA)에서 노출된 일부 배선들을 커버하여 보호할 수 있다. 기판(100)의 일부 영역(예컨대 비표시영역의 일부)에는 데이터선(DL)과 동일한 공정에서 함께 형성된 배선들(미도시)이 노출될 수 있다. 배선들의 노출된 부분은 후술할 화소전극(310)의 패터닝시 사용되는 에천트에 의해 손상될 수 있는데, 본 실시예에서와 같이 무기 보호층(PVX)이 데이터선(DL) 및 데이터선(DL)과 함께 형성된 배선들의 적어도 일부를 커버하므로 배선들이 화소전극(310)의 패터닝 공정에서 손상되는 것을 방지할 수 있다.
구동 전압선(PL)은 데이터선(DL)과 서로 다른 층에 배치될 수 있다. 본 명세서에서 "A와 B가 다른 층에 배치된다"고 함은, A와 B 사이에 적어도 하나의 절연층이 개재되어 A와 B중 하나는 적어도 하나의 절연층의 아래에 배치되고 다른 하나는 적어도 하나의 절연층의 위에 배치되는 경우를 나타낸다. 구동 전압선(PL)과 데이터선(DL) 사이에는 무기 보호층(PVX) 및 비아층(109)이 개재될 수 있으며, 구동 전압선(PL)은 유기절연층(111)로 커버될 수 있다.
구동 전압선(PL)은 알루미늄(Al), 구리(Cu), 티타늄(Ti) 및 이들의 합금 중 적어도 어느 하나를 포함하는 단일막 또는 다층막일 수 있다. 일 실시예로, 구동 전압선(PL)은 Ti/Al/Ti의 3층막일 수 있다. 도 3에는 구동 전압선(PL)이 유기절연층(111) 상에만 배치된 구성을 도시하고 있으나, 본 발명은 이에 한정되지 않는다. 다른 실시예로, 구동 전압선(PL)은 유기절연층(111)에 형성된 관통홀(미도시)을 통해 데이터선(DL)과 동일층에 형성된 하부 추가 전압선(미도시)에 접속되어 저항을 감소시킬 수 있다.
비아층(109) 및 유기절연층(111)은 평탄화 절연층으로, 유기물을 포함할 수 있다. 유기물은 이미드계 고분자, Polymethylmethacrylate(PMMA)나, Polystylene(PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자 및 이들의 블렌드 등을 포함할 수 있다. 비아층(109)은 유기물을 포함할 수 있으며, 그 구체적 물질은 전술한 바와 같다. 또는, 비아층(109)은 산질화규소(SiON), 산화규소(SiOx) 및/또는 질화규소(SiNx)와 같은 무기물을 포함할 수 있다.
유기절연층(111) 상에는 화소전극(310), 대향전극(330) 및 그 사이에 개재되며 발광층을 포함하는 중간층(320)을 갖는 유기발광소자(OLED)가 위치할 수 있다.
화소전극(310) 상에는 화소정의막(113)이 배치될 수 있다. 화소정의막(113)은 화소전극(310)을 노출하는 개구를 가짐으로써 화소를 정의하는 역할을 한다. 또한, 화소정의막(113)은 화소전극(310)의 가장자리와 대향전극(330) 사이의 거리를 증가시킴으로써, 이들 사이에서 아크 등이 발생하는 것을 방지할 수 있다. 화소정의막(113)은 예컨대 폴리이미드 또는 HMDSO(hexamethyldisiloxane) 등과 같은 유기물로 형성될 수 있다.
중간층(320)은 저분자 또는 고분자 물질을 포함할 수 있다. 저분자 물질을 포함할 경우 홀 주입층(HIL: Hole Injection Layer), 홀 수송층(HTL: Hole Transport Layer), 발광층(EML: Emission Layer), 전자 수송층(ETL: Electron Transport Layer), 전자 주입층(EIL: Electron Injection Layer) 등이 단일 혹은 복합의 구조로 적층된 구조를 가질 수 있으며, 구리 프탈로시아닌(CuPc: copper phthalocyanine), N,N-디(나프탈렌-1-일)-N,N'-디페닐-벤지딘 (N,N'-Di(naphthalene-1-yl)-N,N'-diphenyl-benzidine: NPB) , 트리스-8-하이드록시퀴놀린 알루미늄(tris-8-hydroxyquinoline aluminum)(Alq3) 등을 비롯해 다양한 유기물질을 포함할 수 있다. 이러한 층들은 진공증착의 방법으로 형성될 수 있다.
중간층(320)이 고분자 물질을 포함할 경우에는, 대개 홀 수송층(HTL) 및 발광층(EML)을 포함하는 구조를 가질 수 있다. 이 때, 홀 수송층은 PEDOT을 포함하고, 발광층은 PPV(Poly-Phenylenevinylene)계 및 폴리플루오렌(Polyfluorene)계 등 고분자 물질을 포함할 수 있다. 중간층(320)의 구조는 전술한 바에 한정되는 것은 아니고, 다양한 구조를 가질 수 있다. 예컨대, 중간층(320)은 복수개의 화소전극(310)들에 걸쳐서 일체인 층을 포함할 수도 있고, 복수개의 화소전극(310)들 각각에 대응하도록 패터닝된 층을 포함할 수도 있다.
대향전극(330)은 표시영역(DA) 상부에 배치되며, 표시영역(DA)을 덮도록 배치될 수 있다. 즉, 대향전극(330)은 복수개의 유기발광소자(OLED)들에 있어서 일체(一體)로 형성되어 복수개의 화소전극(310)들에 대응할 수 있다.
유기발광소자(OLED)는 외부로부터의 수분이나 산소 등에 의해 쉽게 손상될 수 있으므로, 박막봉지층(400)으로 덮어 보호될 수 있다. 박막봉지층(400)은 표시영역(DA)을 덮으며 표시영역(DA) 외측까지 연장될 수 있다. 박막봉지층(400)은 적어도 하나의 유기봉지층과 적어도 하나의 무기봉지층을 포함한다. 예컨대, 박막봉지층(400)은 제1무기봉지층(410), 유기봉지층(420) 및 제2무기봉지층(430)을 포함할 수 있다.
제1무기봉지층(410)은 대향전극(330)을 덮으며, 산화규소, 질화규소, 및/또는트라이산질화규소 등을 포함할 수 있다. 도시되지는 않았으나, 필요에 따라 제1무기봉지층(410)과 대향전극(330) 사이에 캐핑층 등의 다른 층들이 개재될 수도 있다. 제1무기봉지층(410)은 그 하부의 구조물을 따라 형성되기에, 상면이 평탄하지 않게 된다. 유기봉지층(420)은 이러한 제1무기봉지층(410)을 덮으며, 제1무기봉지층(410)과 달리 그 상면이 대략 평탄하도록 할 수 있다. 구체적으로, 유기봉지층(420)은 표시영역(DA)에 대응하는 부분에서는 상면이 대략 평탄하도록 할 수 있다. 유기봉지층(420)은 폴리에틸렌테레프탈레이트, 폴리에틸렌나프탈레이트, 폴리카보네이트, 폴리이미드, 폴리에틸렌설포네이트, 폴리옥시메틸렌, 폴리아릴레이트, 헥사메틸디실록산으로 이루어지는 군으로부터 선택된 하나 이상의 재료를 포함할 수 있다. 제2무기봉지층(430)은 유기봉지층(420)을 덮으며, 산화규소, 질화규소, 및/또는트라이산질화규소 등을 포함할 수 있다.
박막봉지층(400)은 전술한 다층 구조를 통해 박막봉지층(400) 내에 크랙이 발생한다고 하더라도, 제1무기봉지층(410)과 유기봉지층(420) 사이에서 또는 유기봉지층(420)과 제2무기봉지층(430) 사이에서 그러한 크랙이 연결되지 않도록 할 수 있다. 이를 통해 외부로부터의 수분이나 산소 등이 표시영역(DA)으로 침투하게 되는 경로가 형성되는 것을 방지하거나 최소화할 수 있다. 도시되지는 않았으나, 박막봉지층(400) 상에는 투광성 접착제를 통해 편광판이 배치될 수 있다. 편광판은 외광반사를 줄이기 위한 구조로, 편광판 대신에, 블랙매트릭스와 칼라필터를 포함하는 층이 사용될 수 있다.
도 4는 도 1의 A부분을 확대한 평면도로서, 표시영역(DA)과 단자부(30) 사이 영역의 일부에 해당한다. 그리고, 도 5는 도 4의 IV-IV'선에 따른 단면도를 도 3의 단면도와 같이 도시한 도면이다.
도 4 및 도 5를 참조하면, 제2전원전압선(20)은 제1영역(1A)과 제2영역(2A)를 포함하며, 제1전원전압선(10)은 제3영역(3A)과 제4영역(4A)를 포함한다. 제1영역(1A) 및 제3영역(3A)은 제1도전층과 제2도전층이 적층된 구조를 갖는 영역이며, 제2영역(2A) 및 제4영역(4A)은 제1도전층으로 이루어진 구조를 갖는 영역일 수 있다. 또한, 제1영역(1A) 및 제3영역(3A)은 표시영역(DA)으로부터 연장된 유기절연층(111)으로 커버되는 영역일 수 있으며, 제2영역(2A) 및 제4영역(4A)은 무기 보호층(PVX)으로 커버되는 영역일 수 있다.
예컨대, 제2전원전압선(20)의 제1영역(1A)은 제1도전층(20a), 제2도전층(20b), 및 유기절연층(111)이 적층된 구조를 포함할 수 있으며, 제2영역(2A)은 제1도전층(20a) 및 무기 보호층(PVX)이 적층된 구조를 포함할 수 있다.
제1전원전압선(10)의 제3영역(3A)은 제1도전층(10a), 제2도전층(10b), 및 유기절연층(111)이 적층된 구조를 포함할 수 있으며, 제4영역(4A)은 제1도전층(10a) 및 무기 보호층(PVX)이 적층된 구조를 포함할 수 있다.
제1도전층(10a, 20a)는 데이터선(DL) 또는 박막트랜지스터(T1, T2)의 소스전극(S1, S2), 드레인전극(D1, D2)와 동일한 물질로 구비될 수 있으며, 제2도전층(10b, 20b)는 구동전압선(PL)과 동일한 물질로 구비될 수 있다. 일부 선택적 실시예로, 제1도전층(10a, 20a) 및 제2도전층(10b, 20b)은 동일한 물질을 포함할 수 있다. 예컨대, 제1 및 제2도전층(10a, 20a, 10b, 20b)은 Ti/Al/Ti로 형성될 수 있다. 제1영역(1A) 및 제3영역(3A)에서, 제2도전층(10b, 20b)은 제1도전층(10a, 20a)와 직접 접촉할 수 있다.
비표시영역(NDA)을 축소하기 위해, 제1전원전압선(10) 및 제2전원전압선(20)의 폭을 줄이는 방안이 있을 수 있다. 그러나, 이러한 전원전압선(10, 20)의 폭을 줄이게 되면 전원전압선(10, 20)의 저항값이 증가할 수 있다. 본 실시예에서는, 전원전압선의 저항값을 최소화하기 제1도전층 및 제2도전층이 적층된 제1영역(1A) 및/또는 제3영역(3A)를 도입하고 있다.
한편, 본 실시예에서는, 전원전압선(10, 20)은 화소전극(310)의 패터닝시 사용되는 에천트에 의해 손상될 수 있는 바, 화소전극(310)이 형성되기 전에 전원전압선(10, 20)을 절연층으로 커버하여 보호하고 있다.
즉, 제1전원전압선(10)의 제3영역(3A) 및 제2전원전압선(20)의 제1영역(1A)은 표시영역(DA)에서 연장된 유기절연층(111)에 의해 커버되고 있으며, 제1전원전압선(10)의 제4영역(4A) 및 제2전원전압선(20)의 제2영역(2A)은 무기 보호층(PVX)에 의해서 커버되고 있다.
유기절연층(111)은 유기물로 이루어질 수 있는 바, 유기절연층(111)이 제2영역(2A) 및 제4영역(4A)까지 확대되어 유기물인 댐부(120)와 연결되게 되면 외기나 수분의 침투에 취약해질 수 있다. 본 실시예에서는 유기절연층(111)과 댐부(120)는 이격되며, 그 사이에 무기 보호층(PVX)이 배치되고 있는 바, 외기나 수분이 표시영역(DA)으로 침투되는 것을 방지할 수 있다.
한편, 제1영역(1A) 및 제3영역(3A)의 상부에는 표시영역(DA)에서 연장된 화소정의막(113)이 배치될 수 있다. 이에 따라, 제1영역(1A) 및 제3영역(3A)는 유기절연층(111) 및 화소정의막(113)에 의해 커버될 수 있다.
댐부(120)는 제1댐(121) 및 제2댐(123)을 포함할 수 있다. 댐부(120)는 유기절연층(111) 및 화소정의막(113)과 이격되어 배치되며, 박막봉지층(400)의 유기봉지층(420)의 형성시 유기물이 기판(100)의 에지로 흐르는 것을 방지하는 역할을 할 수 있다. 댐부(120)가 복수 개 구비되어 있는 경우, 복수의 댐은 서로 이격되어 배치될 수 있다. 예컨대, 제1댐(121)과 제2댐(123)은 서로 이격되어 배치될 수 있다.
제1댐(121) 및 제2댐(123)은 단일층 또는 다층구조로 형성될 수 있다. 도시된 바와 같이, 제1댐(121) 및 제2댐(123)은 제1층(121a, 123a) 및 제2층(121b, 123b)이 적층된 구조로 구비될 수 있다. 이 경우, 제1층(121a, 123a)은 유기절연층(111)과 동일한 물질로 동시에 구비될 수 있으며, 제2층(121b, 123b)은 화소정의막(113)과 동일한 물질로 동시에 구비될 수 있다. 그러나, 본 실시예는 이에 한정되지 않는다. 제1댐(121) 및/또는 제2댐(123)은 단일층 또는 3층 이상의 구조로 구비될 수 있는 등 다양한 변형이 가능하다.
제1댐(121)의 외측에서는 박막봉지층(400)의 제1무기봉지층(410) 및 제2무기봉지층(430)이 직접 접촉하게 되는 바, 유기봉지층(420)이 외부로 노출되지 않도록 할 수 있다. 즉, 유기물에 의한 외기나 수분의 침투를 방지할 수 있다.
도 6은 본 발명의 다른 실시예에 따른 디스플레이 장치의 일부를 개략적으로 타나탄 단면도이다. 도 6에 있어서, 도 5와 동일한 참조부호는 동일한 부재를 나타내는 바, 이들에 대한 중복 설명은 생략한다.
도 6을 참조하면, 제1전원전압선(10)의 제3영역(3A)은 제1도전층(10a) 및 제2도전층(10b)가 적층된 구조를 포함하며, 제2전원전압선(20)의 제1영역(1A)은 제1도전층(20a) 및 제2도전층(20b)가 적층된 구조를 포함한다.
본 실시예에서, 제2도전층(10b, 20b)은 제1도전층(10a, 20a)의 적어도 일 단부의 측면을 덮으며 구비될 수 있다. 제2도전층(10b, 20b)의 일 단부는 제1도전층(10a, 20a)의 단부보다 더 연장되어 제1도전층(10a, 20a)의 아래에 있는층(예컨대, 층간절연층(107))과 직접 접촉할 수 있다.
제2도전층(10b, 20b)이 제1도전층(10a, 20a)의 단부를 커버하는 경우, 제1도전층(10a, 20a)과의 접촉면적이 증가하여 전원전압선의 저항을 감소시킬 수 있으며, 제2도전층(10b, 20b)의 패터닝시 제1도전층(10a, 20a)이 손상되는 것을 방지할 수 있다. 예컨대, 제2도전층(10b, 20b)이 제1도전층(10a, 20a)의 상면에만 위치하도록 패터닝되는 경우, 제2도전층(10b, 20b)의 식각(예, 건식 식각)에서 사용되는 가스에 의해 제1도전층(10a, 20a)이 손상될 수 있으나, 제2도전층(10b, 20b)이 제1도전층(10a, 20a)의 단부를 커버하도록 패터닝되는 경우에는 이러한 문제를 방지할 수 있다.
제2전원전압선(20)의 제1영역(1A)은 표시영역(DA)에서 연장된 유기절연층(111) 및 화소정의막(113)에 의해서 커버될 수 있으며, 제2영역(2A)은 무기 보호층(PVX)에 의해서 커버될 수 있다. 유기절연층(111)과 댐부(120)는 이격되어 배치되며, 유기절연층(111)과 댐부(120) 사이에는 무기 보호층(PVX)의 일부가 배치되어 유기물을 통한 외기의 투습이 방지될 수 있다.
댐부(120)는 제1댐(121) 및 제2댐(123)을 포함할 수 있다. 본 실시예에서, 기판(100)의 가장자리에 인접한 제1댐(121)의 높이가 표시영역(DA)에 인접하게 배치된 제2댐(123)의 높이보다 크게 구비될 수 있다.
일부 실시예에서, 제1댐(121)은 제1층(121a), 제2층(121b), 및 제3층(121c)으로 구비되고, 제2댐(123)은 제1층(123a), 및 제2층(123b)로 구비될 수 있다. 이 경우, 제1층(121a, 123a)는 비아층(109)과 동일한 물질로 형성될 수 있으며, 제2층(121b, 123b)은 유기절연층(111)과 동일한 물질, 제3층(121c)은 화소정의막(113)과 동일한 물질로 형성될 수 있다. 그러나, 본 발명은 이에 한정되지 않는다. 제1댐(121)은 2층 구조, 제2댐(123)은 1층 구조로 형성될 수 있는 등 다양한 변형이 가능하다.
도 7은 본 발명의 또 다른 실시예에 따른 디스플레이 장치의 평면도, 도 8은 도 7의 B부분의 확대도, 도 9는 도 7의 III-III'선에 따른 단면도 및 도 8의 V-V'선에 따른 단면도를 나타낸다. 도 7 내지 도 9에 있어서, 도 1 내지 도 5와 동일한 참조부호는 동일한 부재를 나타내는 바, 이들의 중복 설명은 생략한다.
도 7 내지 도 9를 참조하면, 디스플레이 장치는 비표시영역에 전원전압선(10, 20)이 배치되며, 전원전압선(10, 20)은 서로 이격된 제1전원전압선(10) 및 제2전원전압선(20)을 포함할 수 있다. 제1전원전압선(10)은 제1전원전압(ELVDD), 또는 구동전압을 전달할 수 있으며, 제2전원전압선(20)은 제2전원전압(ELVSS) 또는 공통전압을 전달할 수 있다.
제1전원전압선(10)은 표시영역(DA)의 일측에 대응하도록 배치된 제1메인 전압선(11)과 제1연결선(12)을 포함할 수 있다. 제1메인 전압선(11)은 제1방향의 폭이 제1폭(W1) 단부 및 제1방향의 폭이 제1폭(W1)보다 큰 제2폭(W2)을 갖는 중앙부를 구비할 수 있다. 제1연결선(12)은 제1메인 전압선(11)으로부터 제1방향을 따라 연장되어 단자부(30)의 제1단자(32)와 연결될 수 있다.
제2전원전압선(20)은 제1메인 전압선(11)의 양 단부들과 표시영역(DA)을 부분적으로 둘러싸는 제2메인 전압선(21), 및 제2메인 전압선(21)으로부터 제1방향을 따라 연장된 제2연결선(22)을 포함할 수 있다. 제2연결선(22)은 제1연결선(12)과 나란하게 제1방향을 따라 연장되며, 단자부(30), 예컨대 제2단자(33)과 연결된다.
제1전원전압선(10)의 양 단부는 중앙부의 폭(W2)보다 작은 폭(W1)을 구비하고 있는 바, 제2전원전압선(20)이 상기 양 단부들을 둘러싸고 배치됨에 있어서 많은 공간을 차지 하지 않을 수 있다. 또한, 제1전원전압선(10)의 중앙부는 상대적으로 큰 폭(W2)을 구비하고 있어, 제1전원전압선(10)의 전체적인 저항은 적게 구비될 수 있다.
본 실시예에 있어서, 댐부(120)는 제2전원전압선(20)의 제1댐(121)만을 포함할 수 있다. 제1댐(121)은 유기절연층(111) 및 화소정의막(113)과 이격되어 배치되며, 박막봉지층(400)의 유기봉지층(420)의 형성시 유기물이 기판(100)의 에지로 흐르는 것을 방지하는 역할을 할 수 있다. 제1댐(121)은 제2전원전압선(20)의 외측 가장자리를 덮으며 형성될 수 있다.
도 8에 도시된 바와 같이, 댐부(120)가 제1댐(121)만을 포함할 경우, 제2전원전압선(20)의 제1영역(1A)가 제1방향(단자부 방향) 및 제2방향으로 확대될 수 있는 바, 제2전원전압선(20)의 저항이 더 낮아질 수 있게 된다.
일부 실시예에서, 제1영역(1A)의 일변이 제3영역(3A)의 일변보다 제1방향(단자부 방향)으로 더 가깝게 구비될 수 있다. 그러나, 본 발명은 이에 한정되지 않는다. 제1전원전압선(10)의 제3영역(3A)도 제1방향으로 확대될 수 있는 등 다양한 변형이 가능하다.
제2전원전압선(20)은 제1영역(1A) 및 제2영역(2A)을 포함하고, 상기 제1영역(1A)은 제1도전층(20a), 제2도전층(20b) 및 유기절연층(111)이 적층되며, 상기 제2영역(2A)은 제1도전층(20a) 및 무기 보호층(PVX)이 적층될 수 있다.
제1전원전압선(10)은 제3영역(3A) 및 제4영역(4A)을 포함하고, 제3영역(3A)은 제1도전층(10a), 제2도전층(10b) 및 유기절연층(111)이 적층되며, 제4영역(4A)은 제1도전층(10a) 및 무기 보호층(PVX)이 적층될 수 있다.
제1영역(1A) 및 제3영역(3A)은 제1도전층(10a, 20a) 및 제2도전층(10b, 20b)의 다층구조를 구비하고 있는 바, 전원전압선(10, 20)의 저항을 줄일 수 있다.
유기절연층(111)은 표시영역(DA)에서 박막트랜지스터(T1, T2)와 표시소자(300) 사이에 배치되는 것으로 상기 비표시영역(NDA)까지 연장되어 배치된다. 상기 유기절연층(111)은 상기 제1영역(1A) 및 상기 제3영역(3A)에 배치되어, 전원전압선(10, 20)의 일부를 보호하는 역할을 할 수 있다.
전원전압선(10, 20)의 나머지 일부, 즉 제2영역(2A) 및 제4영역(4A)은 무기 보호층(PVX)에 의해서 보호될 수 있다. 이에 따라, 전원전압선(10, 20)은 화소전극(310)을 패터닝 할 때 사용되는 에천트 등에 의해 손상받지 않을 수 있다.
한편, 유기절연층(111)과 제1댐(121)는 서로 이격되어 형성되며, 그 사이에 배치된 전원전압선(10, 20)은 무기물인 무기 보호층(PVX)에 의해서 보호하고 있는 바, 유기물을 통한 외기의 투습을 방지할 수 있다.
이와 같이 본 발명은 도면에 도시된 일 실시예를 참고로 하여 설명하였으나 이는 예시적인 것에 불과하며 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 실시예의 변형이 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
10: 제1전원전압선
20: 제2전원전압선
10a, 20a: 제1도전층
10b, 20b: 제2도전층
100: 기판
101: 버퍼층
103: 제1게이트절연층
105: 제2게이트절연층
107: 층간절연층
109: 비아층
111: 유기절연층
113: 화소정의막
310: 화소전극
320: 중간층
330: 대향전극
400: 박막봉지층
410: 제1무기봉지층
420: 제2무기봉지층
430: 유기봉지층
20: 제2전원전압선
10a, 20a: 제1도전층
10b, 20b: 제2도전층
100: 기판
101: 버퍼층
103: 제1게이트절연층
105: 제2게이트절연층
107: 층간절연층
109: 비아층
111: 유기절연층
113: 화소정의막
310: 화소전극
320: 중간층
330: 대향전극
400: 박막봉지층
410: 제1무기봉지층
420: 제2무기봉지층
430: 유기봉지층
Claims (20)
- 화상이 표시되는 표시영역 및 상기 표시영역 외곽의 비표시영역을 포함하는 기판;
상기 표시영역 상에 배치된 박막트랜지스터, 및 상기 박막트랜지스터와 전기적으로 연결된 표시소자;
상기 표시영역에서 상기 박막트랜지스터와 상기 표시소자 사이에 개재되며 상기 비표시영역의 일부까지 연장된 유기절연층;
상기 비표시영역에서 상기 표시영역의 일변과 대응되도록 배치된 제1전원전압선;
상기 비표시영역에서 상기 제1전원전압선과 이격되어 배치된 제2전원전압선;및
상기 제2전원전압선의 적어도 일부를 커버하는 무기 보호층;
을 포함하며,
상기 제2전원전압선은 제1영역 및 제2영역을 포함하고, 상기 제1영역은 제1도전층, 제2도전층 및 상기 유기절연층이 적층되며, 상기 제2영역은 상기 제1도전층, 상기 무기 보호층이 적층되고,
상기 무기 보호층은 상기 제1도전층 상부에 배치되고,
상기 제2도전층은 상기 무기 보호층 상부에 배치된, 디스플레이 장치. - 제1항에 있어서,
상기 표시영역에 배치되며, 상기 박막트랜지스터와 전기적으로 연결되며, 서로 다른 층에 구비된 데이터선 및 구동전압선을 더 포함하고,
상기 표시소자는 화소전극, 상기 화소전극과 마주보는 대향전극, 및 상기 화소전극 및 상기 대향전극 사이에 개재되는 중간층을 포함하고,
상기 제1도전층은 상기 데이터선과 동일 물질로 구비되고, 상기 제2도전층은 상기 구동전압선과 동일 물질로 구비되며,
상기 유기절연층은 상기 구동전압선 및 상기 화소전극 사이에 개재되는, 디스플레이 장치. - 제2항에 있어서,
상기 표시영역에서 상기 화소전극의 가장자리를 덮는 화소정의막;을 더 포함하며,
상기 화소정의막은 상기 비표시영역에서 상기 제1영역에 대응되도록 배치된, 디스플레이 장치. - 제1항에 있어서,
상기 제1전원전압선은 제3영역 및 제4영역을 포함하고, 상기 제3영역은 상기 유기절연층으로 커버되며, 상기 제4영역은 상기 무기 보호층으로 커버되는, 디스플레이 장치. - 제4항에 있어서,
상기 제1영역의 일변과 상기 제3영역의 일변의 연장선은 실질적으로 일치하는, 디스플레이 장치. - 제1항에 있어서,
상기 제1전원전압선은 제1폭을 갖는 단부와 제1폭보다 큰 제2폭을 갖는 중앙부를 포함하며, 상기 제2전원전압선은 상기 제1전원전압선의 단부를 감싸도록 절곡된, 디스플레이 장치. - 제1항에 있어서,
상기 기판의 일측 가장자리와 대응하는 단자부;를 더 포함하며,
상기 제2전원전압선의 상기 제1영역은 상기 표시영역과 상기 단자부 사이에 배치된, 디스플레이 장치. - 화상이 표시되는 표시영역 및 상기 표시영역 외곽의 비표시영역을 포함하는 기판;
상기 표시영역 상에 배치된 박막트랜지스터, 및 상기 박막트랜지스터와 전기적으로 연결된 표시소자;
상기 표시영역에서 상기 박막트랜지스터와 상기 표시소자 사이에 개재되며 상기 비표시영역의 일부까지 연장된 유기절연층;
상기 비표시영역에서 상기 표시영역의 일변과 대응되도록 배치된 제1전원전압선;
상기 비표시영역에서 상기 제1전원전압선과 이격되어 배치된 제2전원전압선;및
상기 제2전원전압선의 적어도 일부를 커버하는 무기 보호층;
을 포함하며,
상기 제2전원전압선은 제1영역 및 제2영역을 포함하고, 상기 제1영역은 제1도전층, 제2도전층 및 상기 유기절연층이 적층되며, 상기 제2영역은 상기 제1도전층, 상기 무기 보호층이 적층되고,
상기 제2도전층은 상기 제1도전층의 적어도 일 단부의 측면을 덮는, 디스플레이 장치. - 제1항에 있어서,
상기 표시영역 상에 배치된 박막봉지층; 및
상기 비표시영역 상에 배치되며 상기 표시영역의 적어도 일부를 둘러싸도록 배치된 댐부;를 더 포함하며,
상기 댐부의 적어도 일부는 상기 제2전원전압선 상에 배치된, 디스플레이 장치. - 제9항에 있어서,
상기 댐부는 상기 유기절연층과 이격되어 배치된, 디스플레이 장치. - 제9항에 있어서,
상기 제2전원전압선과 상기 댐부 사이에는 상기 무기 보호층이 배치된, 디스플레이 장치. - 제9항에 있어서,
상기 댐부는 서로 이격된 제1댐 및 제2댐을 포함하며,
상기 제1댐은 상기 제2전원전압선의 가장자리를 덮으며 배치되고, 상기 제2댐은 상기 제1댐보다 상기 표시영역에 더 인접하게 배치된, 디스플레이 장치. - 제12항에 있어서,
상기 제1댐 및 상기 제2댐 중 적어도 하나는 복수의 층으로 구비된, 디스플레이 장치. - 화상이 표시되는 표시영역 및 상기 표시영역 외곽의 비표시영역을 포함하는 기판;
상기 표시영역 상에 배치된 박막트랜지스터, 및 상기 박막트랜지스터와 전기적으로 연결된 표시소자;
상기 표시영역에서 상기 박막트랜지스터와 상기 표시소자 사이에 개재되며 상기 비표시영역의 일부까지 연장된 유기절연층;
상기 비표시영역에서 상기 기판의 일측에 배치된 단자부;
상기 표시영역과 상기 단자부 사이에 배치된 전원전압선; 및
상기 전원전압선의 적어도 일부를 커버하는 무기 보호층;
을 포함하며,
상기 전원전압선은 제1영역 및 제2영역을 포함하고, 상기 제1영역은 제1도전층, 제2도전층 및 상기 유기절연층이 적층되며, 상기 제2영역은 상기 제1도전층, 상기 무기 보호층이 적층되고,
상기 무기 보호층은 상기 제1도전층 상부에 배치되고,
상기 제2도전층은 상기 무기 보호층 상부에 배치된, 디스플레이 장치. - 제14항에 있어서,
상기 박막트랜지스터와 전기적으로 연결되며, 서로 다른층에 배치된 데이터선 및 구동전압선을 더 포함하고,
상기 제1도전층은 상기 데이터선과 동일 물질로 구비되고, 상기 제2도전층은 상기 구동전압선과 동일 물질로 구비되며,
상기 유기절연층은 상기 구동전압선 상부에 배치되며,
상기 데이터선과 상기 구동전압선 사이에는 비아층이 배치된, 디스플레이 장치. - 제14항에 있어서,
상기 표시소자는 화소전극, 상기 화소전극과 마주보는 대향전극, 및 상기 화소전극 및 상기 대향전극 사이에 개재되는 중간층을 포함하고,
상기 표시영역에서 상기 화소전극의 가장자리를 덮는 화소정의막;을 더 포함하며, 상기 화소정의막은 상기 비표시영역에서 상기 제1영역에 대응되도록 배치된, 디스플레이 장치. - 제14항에 있어서,
상기 표시영역 상에 배치된 박막봉지층; 및
상기 비표시영역 상에 배치되며 상기 표시영역의 적어도 일부를 둘러싸도록 배치된 댐부;를 더 포함하며,
상기 댐부의 적어도 일부는 상기 전원전압선 상에 배치된, 디스플레이 장치. - 제17항에 있어서,
상기 박막봉지층은 제1무기봉지층, 유기봉지층, 제2무기봉지층을 구비하며,
상기 유기봉지층은 상기 댐부의 내측에 배치되며,
상기 제1무기봉지층과 상기 제2무기봉지층은 상기 댐부의 외측에서 서로 접하는, 디스플레이 장치. - 제17항에 있어서,
상기 댐부는 상기 유기절연층과 이격되어 배치된, 디스플레이 장치. - 제17항에 있어서,
상기 댐부와 상기 전원전압선 사이에는 상기 무기 보호층이 배치된, 디스플레이 장치.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020180034754A KR102562901B1 (ko) | 2018-03-26 | 2018-03-26 | 디스플레이 장치 |
| US16/165,514 US11094773B2 (en) | 2018-03-26 | 2018-10-19 | Display device |
| CN201910140144.XA CN110364549B (zh) | 2018-03-26 | 2019-02-26 | 显示设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020180034754A KR102562901B1 (ko) | 2018-03-26 | 2018-03-26 | 디스플레이 장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20190112884A KR20190112884A (ko) | 2019-10-08 |
| KR102562901B1 true KR102562901B1 (ko) | 2023-08-04 |
Family
ID=67985509
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020180034754A KR102562901B1 (ko) | 2018-03-26 | 2018-03-26 | 디스플레이 장치 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US11094773B2 (ko) |
| KR (1) | KR102562901B1 (ko) |
| CN (1) | CN110364549B (ko) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10833140B1 (en) * | 2017-07-28 | 2020-11-10 | Chengdu Boe Optoelectronics Technology Co., Ltd. | Display substrate, manufacturing method thereof, display device and mask plate |
| CN108511503B (zh) * | 2018-05-28 | 2020-11-24 | 京东方科技集团股份有限公司 | 一种电致发光显示面板、其制作方法及显示装置 |
| KR102612016B1 (ko) * | 2018-12-13 | 2023-12-07 | 엘지디스플레이 주식회사 | 유기발광 표시장치 |
| CN109638054B (zh) * | 2018-12-18 | 2020-11-24 | 武汉华星光电半导体显示技术有限公司 | 显示面板及制作方法 |
| CN109742115B (zh) * | 2019-01-08 | 2021-01-26 | 京东方科技集团股份有限公司 | 阵列基板和显示装置 |
| KR20200123906A (ko) * | 2019-04-22 | 2020-11-02 | 삼성디스플레이 주식회사 | 디스플레이 장치 |
| CN110337723A (zh) * | 2019-05-31 | 2019-10-15 | 京东方科技集团股份有限公司 | 显示基板、显示设备和制造显示基板的方法 |
| KR102675479B1 (ko) * | 2019-06-14 | 2024-06-13 | 삼성디스플레이 주식회사 | 표시 장치 및 표시 장치의 제조 방법 |
| CN110444577B (zh) * | 2019-08-14 | 2021-08-27 | 京东方科技集团股份有限公司 | 一种柔性显示面板及显示装置 |
| KR20210052728A (ko) * | 2019-10-30 | 2021-05-11 | 삼성디스플레이 주식회사 | 표시 장치 |
| KR20210052782A (ko) * | 2019-10-31 | 2021-05-11 | 삼성디스플레이 주식회사 | 표시 패널 |
| KR20210070456A (ko) * | 2019-12-04 | 2021-06-15 | 삼성디스플레이 주식회사 | 표시 장치 |
| KR102646056B1 (ko) * | 2019-12-30 | 2024-03-12 | 엘지디스플레이 주식회사 | 픽셀 어레이 기판과 이를 포함한 표시장치 |
| KR20210086040A (ko) * | 2019-12-31 | 2021-07-08 | 엘지디스플레이 주식회사 | 유기발광 표시패널 및 이를 포함하는 유기발광 표시장치 |
| KR20210086281A (ko) * | 2019-12-31 | 2021-07-08 | 엘지디스플레이 주식회사 | 표시 장치와 이를 이용한 멀티 표시 장치 |
| KR20210097878A (ko) | 2020-01-30 | 2021-08-10 | 삼성디스플레이 주식회사 | 표시 장치 및 이의 제조 방법 |
| KR20210106065A (ko) * | 2020-02-19 | 2021-08-30 | 삼성디스플레이 주식회사 | 디스플레이 장치 |
| KR20220051097A (ko) * | 2020-10-16 | 2022-04-26 | 삼성디스플레이 주식회사 | 표시 장치 |
| CN114063835B (zh) * | 2021-11-24 | 2023-10-03 | 昆山国显光电有限公司 | 触控显示面板 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004087302A (ja) | 2002-08-27 | 2004-03-18 | Seiko Epson Corp | 電気光学装置及び電子機器 |
| JP2011027844A (ja) | 2009-07-22 | 2011-02-10 | Toshiba Mobile Display Co Ltd | 液晶表示装置 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101399159B1 (ko) * | 2011-12-01 | 2014-05-28 | 엘지디스플레이 주식회사 | 유기발광 표시장치 |
| KR101985481B1 (ko) * | 2012-07-23 | 2019-06-05 | 삼성디스플레이 주식회사 | 표시 장치 및 표시 장치 제조 방법 |
| KR102250048B1 (ko) * | 2014-09-16 | 2021-05-11 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 |
| KR102477299B1 (ko) * | 2015-06-12 | 2022-12-14 | 삼성디스플레이 주식회사 | 디스플레이 장치 |
| KR101763616B1 (ko) * | 2015-07-29 | 2017-08-02 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 |
| US9716248B2 (en) | 2015-12-18 | 2017-07-25 | Apple Inc. | Organic light-emitting diode displays with reduced border area |
| KR102520708B1 (ko) | 2016-03-29 | 2023-04-12 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 |
| KR102404573B1 (ko) * | 2016-05-27 | 2022-06-03 | 삼성디스플레이 주식회사 | 디스플레이 장치 |
| KR102654924B1 (ko) * | 2016-06-16 | 2024-04-05 | 삼성디스플레이 주식회사 | 표시장치 |
| KR102610024B1 (ko) * | 2016-06-16 | 2023-12-06 | 삼성디스플레이 주식회사 | 디스플레이 장치 |
-
2018
- 2018-03-26 KR KR1020180034754A patent/KR102562901B1/ko active IP Right Grant
- 2018-10-19 US US16/165,514 patent/US11094773B2/en active Active
-
2019
- 2019-02-26 CN CN201910140144.XA patent/CN110364549B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004087302A (ja) | 2002-08-27 | 2004-03-18 | Seiko Epson Corp | 電気光学装置及び電子機器 |
| JP2011027844A (ja) | 2009-07-22 | 2011-02-10 | Toshiba Mobile Display Co Ltd | 液晶表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20190112884A (ko) | 2019-10-08 |
| US11094773B2 (en) | 2021-08-17 |
| CN110364549B (zh) | 2024-04-09 |
| CN110364549A (zh) | 2019-10-22 |
| US20190296099A1 (en) | 2019-09-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102562901B1 (ko) | 디스플레이 장치 | |
| KR102483958B1 (ko) | 표시 장치 | |
| KR102649144B1 (ko) | 디스플레이 장치 | |
| KR102491884B1 (ko) | 디스플레이 장치 | |
| KR102393377B1 (ko) | 디스플레이 장치 | |
| KR102631257B1 (ko) | 디스플레이 장치 | |
| KR102658369B1 (ko) | 디스플레이 장치 | |
| EP3525254B1 (en) | Display device | |
| US11443695B2 (en) | Display apparatus | |
| KR20240037929A (ko) | 표시 장치 | |
| US11935903B2 (en) | Display apparatus | |
| KR20190064716A (ko) | 디스플레이 장치 및 그 제조 방법 | |
| KR102491881B1 (ko) | 디스플레이 장치 | |
| KR20240080191A (ko) | 디스플레이 장치 | |
| KR20210005452A (ko) | 디스플레이 장치 | |
| KR20210031583A (ko) | 디스플레이 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |