KR20220051097A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20220051097A
KR20220051097A KR1020200134659A KR20200134659A KR20220051097A KR 20220051097 A KR20220051097 A KR 20220051097A KR 1020200134659 A KR1020200134659 A KR 1020200134659A KR 20200134659 A KR20200134659 A KR 20200134659A KR 20220051097 A KR20220051097 A KR 20220051097A
Authority
KR
South Korea
Prior art keywords
disposed
display device
pattern
layer
area
Prior art date
Application number
KR1020200134659A
Other languages
English (en)
Inventor
김은현
김재범
손경석
이선희
임준형
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200134659A priority Critical patent/KR20220051097A/ko
Priority to US17/358,518 priority patent/US20220123075A1/en
Priority to CN202111197226.1A priority patent/CN114388588A/zh
Publication of KR20220051097A publication Critical patent/KR20220051097A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G09G3/3241—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/1601—Constructional details related to the housing of computer displays, e.g. of CRT monitors, of flat displays
    • G06F1/1605—Multimedia displays, e.g. with integrated or attached speakers, cameras, microphones
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/3223—
    • H01L27/3225—
    • H01L27/3276—
    • H01L51/5246—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0216—Interleaved control phases for different scan lines in the same sub-field, e.g. initialization, addressing and sustaining in plasma displays that are not simultaneous for all scan lines
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/14—Detecting light within display terminals, e.g. using a single or a plurality of photosensors
    • G09G2360/144—Detecting light within display terminals, e.g. using a single or a plurality of photosensors the light being ambient light
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H10K59/65—OLEDs integrated with inorganic image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H10K59/8731—Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/88—Dummy elements, i.e. elements having non-functional features

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Multimedia (AREA)
  • Human Computer Interaction (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

표시 장치는, 표시 영역 및 상기 표시 영역에 의해 적어도 일부가 둘러싸여지며 관통부를 갖는 기능 영역을 포함한다. 상기 표시 장치는, 베이스 기판 위에 배치되며 상기 기능 영역에서 단절부를 갖는 절연층, 상기 표시 영역에서 상기 베이스 기판 위에 배치되는 화소 어레이 및 평면도 상에서 상기 트렌치를 따라 연장되며 금속 산화물을 포함하는 마스크 패턴을 포함한다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것이다. 보다 상세하게는, 본 발명은, 표시 영역 내에 배치된 기능 영역을 갖는 표시 장치에 관한 것이다.
표시 장치는 이미지가 표시되는 표시 영역 및 게이트 구동부, 데이터 구동부, 배선들, 기능성 모듈(예를 들어, 카메라 모듈, 동작 감지 센서 등) 등이 배치되는 비표시 영역을 포함할 수 있다.
최근, 베젤 감소 및 디자인 개선을 위하여, 상기 표시 영역 내에 관통부를 갖는 기능 영역을 형성하고, 상기 기능 영역 내에 기능성 모듈을 배치하는 표시 장치가 개발되고 있다.
본 발명의 목적은 베젤이 감소되고 실질적으로 표시 영역이 확장된 표시 장치를 제공하기 위한 것이다.
다만, 본 발명의 목적은 상술한 목적으로 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
전술한 본 발명의 목적을 달성하기 위하여, 본 발명의 일 실시예에 따른 표시 장치는, 표시 영역 및 상기 표시 영역에 의해 적어도 일부가 둘러싸여지며 관통부를 갖는 기능 영역을 포함한다. 상기 표시 장치는, 베이스 기판 위에 배치되며 상기 기능 영역에서 단절부를 갖는 절연층, 상기 표시 영역에서 상기 베이스 기판 위에 배치되는 화소 어레이 및 평면도 상에서 상기 트렌치를 따라 연장되며 금속 산화물을 포함하는 마스크 패턴을 포함한다.
일 실시예에서, 상기 표시 장치는, 상기 관통부 내에 적어도 일부가 배치되는 기능성 모듈을 더 포함한다.
일 실시예에서, 상기 기능성 모듈은, 카메라 모듈, 얼굴 인식 센서 모듈, 동공 인식 센서 모듈, 가속도 센서 모듈, 지자기 센서 모듈, 근접 센서 모듈, 적외선 센서 모듈 및 조도 센서 모듈 중에서 적어도 하나를 포함한다.
일 실시예에서, 상기 단절부는 상기 관통부를 둘러싸는 형상을 갖는다.
일 실시예에서, 상기 베이스 기판은 상기 단절부와 연결되는 트렌치를 포함한다.
일 실시예에서, 상기 절연층은 상기 마스크 패턴 아래에 배치된다.
일 실시예에서, 상기 절연층은 상기 트렌치를 부분적으로 커버하여 언더컷 구조를 형성한다.
일 실시예에서, 상기 표시 장치는, 상기 화소 어레이를 커버하며 적어도 유기막을 포함하는 봉지층 및 상기 기능 영역에 배치되며 상기 유기막의 경계를 제어하는 댐 구조물을 더 포함한다.
일 실시예에서, 상기 단절부 및 상기 마스크 패턴은 상기 댐 구조물과 상기 표시 영역 사이에 배치된다.
일 실시예에서, 상기 유기막의 일부는 상기 단절부 내에 배치된다.
일 실시예에서, 상기 단절부 및 상기 마스크 패턴은 상기 댐 구조물과 상기 관통부 사이에 배치된다.
일 실시예에서, 상기 표시 장치는, 상기 봉지층 위에 배치되며 유기 물질을 포함하는 오버코팅층을 더 포함하고, 상기 오버코팅층의 일부는 상기 단절부 내에 배치된다.
일 실시예에서, 상기 마스크 패턴은 서로 이격된 제1 부분 및 제2 부분을 포함한다.
일 실시예에서, 상기 화소 어레이는, 산화물 반도체를 포함하는 구동 소자를 포함한다.
일 실시예에서, 상기 산화물 반도체는 상기 마스크 패턴과 동일한 물질을 포함한다.
일 실시예에서, 상기 화소 어레이는, 실리콘을 포함하는 제1 액티브 패턴, 상기 제1 액티브 패턴과 중첩하는 제1 게이트 전극을 포함하는 제1 도전 패턴, 금속 산화물을 포함하는 제2 액티브 패턴, 상기 제2 액티브 패턴 아래에 배치되며 상기 제2 액티브 패턴과 중첩하는 하부 제2 게이트 전극을 포함하는 제2 도전 패턴 및 상기 제2 액티브 패턴 위에 배치되며 상기 제2 액티브 패턴과 중첩하며 상기 하부 제2 게이트 전극과 전기적으로 연결되는 상부 제2 게이트 전극을 포함하는 제3 도전 패턴을 포함한다.
일 실시예에서, 상기 화소 어레이는, 상기 제3 도전 패턴 위에 배치되며 제1 방향으로 연장되는 수평 전달 배선을 포함하는 제4 도전 패턴 및 상기 제4 도전 패턴 위에 배치되며 상기 제1 방향과 교차하는 제2 방향으로 연장되며 상기 수평 전달 배선과 전기적으로 연결되는 수직 전달 배선을 더 포함한다.
일 실시예에서, 상기 제4 도전 패턴은, 상기 제2 방향으로 연장되는 제1 데이터 라인을 더 포함한다. 상기 수평 전달 배선은, 상기 제1 데이터 라인과 이격된 제2 데이터 라인과 전기적으로 연결된다.
일 실시예에서, 상기 화소 어레이는, 제1 전극, 상기 제1 전극 위에 배치된 발광 유기층 및 상기 발광 유기층 위에 배치된 제2 전극을 포함하는 유기 발광 다이오드를 포함한다. 상기 기능 영역에는, 상기 발광 유기층 및 상기 제2 전극 중 적어도 일부와 동일한 물질을 포함하는 더미층이 배치된다. 상기 더미층은, 상기 단절부에 의해 단절된다.
본 발명의 일 실시예에 따른 표시 장치는, 관통부를 포함하는 베이스 기판, 상기 베이스 기판 위에 배치되며 평면도 상에서 상기 관통부를 둘러싸는 단절부를 갖는 절연층, 상기 베이스 기판 위에 표시 영역에 배치되는 화소 어레이, 및 상기 화소 어레이와 이격되어 평면도 상에서 상기 단절부를 따라 연장되는 마스크 패턴을 포함한다.
본 발명의 일 실시예에 따른 표시 장치는, 표시 영역 및 상기 표시 영역에 의해 적어도 일부가 둘러싸여지며 관통부를 갖는 기능 영역을 포함한다. 상기 표시 장치는, 상기 표시 영역에서 베이스 기판 위에 배치되는 화소 어레이를 포함한다. 상기 화소 어레이는 금속 산화물을 포함하는 액티브 패턴을 포함한다. 상기 표시 장치는 상기 기능 영역에서 상기 관통부를 둘러싸는 형상을 가지는 금속 산화물 패턴을 더 포함한다.
본 발명의 실시예들에 따르면, 산화물 반도체를 포함하며, 표시 영역 내에 배치된 기능 영역을 갖는 표시 장치를 제조함에 있어서, 금속 산화물층을 이용하여 상기 기능 영역에 배치되는 마스크 패턴을 형성하고, 상기 표시 영역 내의 화소 구조물을 형성하기 위한 식각 공정에서 상기 마스크 패턴을 이용하여, 상기 기능 영역 내에 트렌치를 형성할 수 있다. 이에 따라, 상기 트렌치를 형성하기 위한 추가적인 포토리소그라피 공정을 생략할 수 있다.
다만, 본 발명의 효과는 상술한 효과들로 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 도시한 평면도이다.
도 2는 본 발명의 일 실시예에 따른 표시 장치의 기능 영역을 확대도시한 평면도이다.
도 3은 도 2의 I-I' 선에 따른 단면도이다.
도 4는 본 발명의 일 실시예에 따른 표시 장치의 화소 회로를 도시한 회로도이다.
도 5, 도 6, 도 7, 도 8, 도 9, 도 10 및 도 11은 본 발명의 일 실시예에 따른 표시 장치의 제조 방법을 도시한 평면도들이다.
도 12, 도 13, 도 14, 도 15, 도 16, 도 17, 도 18, 도 19, 도 20, 도 21, 도 22, 도 23, 도 24, 도 25, 도 26, 도 27, 도 28, 도 29, 도 30, 도 31, 도 32 및 도 33은 본 발명의 일 실시예에 따른 표시 장치의 제조 방법을 도시한 단면도들이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 실시예들을 보다 상세하게 설명하고자 한다. 도면 상의 동일한 구성 요소에 대하여는 동일한 참조 부호를 사용하고 동일한 구성 요소에 대한 중복된 설명은 생략하기로 한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 도시한 평면도이다. 도 2는 본 발명의 일 실시예에 따른 표시 장치의 기능 영역을 확대도시한 평면도이다. 도 3은 도 2의 I-I' 선에 따른 단면도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 표시 장치(10)는, 표시 패널을 포함한다. 상기 표시 패널은 화소(PX)들이 배열되어 이미지를 생성하는 표시 영역(DA)을 포함한다. 상기 표시 영역(DA)에 인접하며 이미지를 생성하지 않는 영역은 주변 영역(PA)으로 지칭될 수 있다. 예를 들어, 상기 주변 영역(PA)은 상기 표시 영역(DA)을 둘러쌀 수 있다.
일 실시예에서 상기 표시 장치(10)는 유기 발광 표시 패널을 포함할 수 있다. 예를 들어, 각 화소들(PX)은 발광 소자 및 상기 발광 소자를 구동하는 구동 소자를 포함할 수 있다. 일 실시예에서, 상기 발광 소자는 유기 발광 다이오드를 포함할 수 있고, 상기 구동 소자는 적어도 하나의 박막 트랜지스터를 포함할 수 있다.
일 실시예에서, 상기 표시 패널은, 상기 표시 영역(DA)을 포함하는 전면 영역으로부터 연장되어 상기 전면 영역 아래에 배치되는 후면 영역(UPA)을 더 포함할 수 있다. 또한, 상기 표시 패널은 상기 전면 영역과 상기 후면 영역(UPA)을 연결하는 벤딩 영역(BA)을 더 포함할 수 있다. 상기 벤딩 영역(BA)과 상기 표시 영역(DA) 사이의 적어도 일부는 전달 영역(TA)으로 지칭될 수 있다. 상기 전달 영역(TA) 및 상기 벤딩 영역(BA)에는 상기 표시 영역(DA)에 구동 신호, 전원 등을 전달하기 위한 전달 배선들이 배치될 수 있다.
상기 표시 영역(DA)에는, 상기 화소들(PX)과 전기적으로 연결되는 스캔 라인(SL), 데이터 라인(DL1, DL2) 및 전원 라인(PL)이 배치될 수 있다. 예를 들어, 상기 스캔 라인(SL)은 제1 방향(D1)으로 연장될 수 있고, 상기 데이터 라인(DL1, DL2) 및 상기 전원 라인(PL)은 상기 제1 방향(D1)과 교차하는 제2 방향(D2)으로 연장될 수 있다. 각 화소(PX)는 복수의 스캔 라인들과 연결될 수 있다. 상기 스캔 라인은 게이트 라인으로 지칭될 수도 있다
일 실시예에서, 상기 표시 패널은, 상기 표시 영역(DA)에 적어도 일부가 배치되는 연결 배선을 포함할 수 있다. 예를 들어, 상기 연결 배선은 상기 데이터 라인들(DL1, DL2) 중 일부에 데이터 신호를 전달할 수 있다. 예를 들어, 제1 데이터 라인(DL1)은, 상기 전달 영역으로부터 데이터 신호를 제공받을 수 있고, 제2 데이터 라인(DL2)은 상기 전달 배선과 연결된 상기 연결 배선을 통해 데이터 신호를 전달받을 수 있다.
상기 연결 배선의 적어도 일부는, 상기 표시 영역(DA) 내에서 상기 제1 방향(D1)을 따라 연장될 수 있다.
예를 들어, 상기 연결 배선은 상기 표시 영역(DA) 내에서 상기 제2 방향(D2)으로 연장되는 제1 수직 연장부(BLV1) 및 상기 제1 수직 연장부(BLV1)와 전기적으로 연결되며, 상기 제1 방향(D1)으로 연장되는 제1 수평 연장부(BLH1)를 포함할 수 있다. 예를 들어, 상기 제1 수평 연장부(BLH1)는 상기 제1 데이터 라인(DL1)을 가로지를 수 있다. 상기 연결 배선은 제2 수직 연장부(BLV2) 및 제2 수평 연장부(BLH2)를 더 포함할 수 있다. 상기 제2 수직 연장부(BLV2)는, 상기 제1 수평 연장부(BLH1)와 전기적으로 연결되며 상기 제2 방향(D2)을 따라 상기 주변 영역을 향해 연장될 수 있다. 상기 제2 수평 연장부(BLH2)는 상기 주변 영역에 배치되며, 상기 제2 수직 연장부(BLV2) 및 상기 제2 데이터 라인(DL2)과 전기적으로 접촉할 수 있다.
상기 수직 연장부와 상기 수평 연장부는 다른 층에 배치될 수 있다. 예를 들어, 상기 수직 연장부들(BLV1, BLV2)은 상기 데이터 라인들(DL1, DL2)과 동일한 층에 배치되고, 상기 수평 연장부들(BLH1, BLH2)은 상기 데이터 라인들(DL1, DL2)과 다른 층에 배치될 수 있다. 또한, 상기 수직 연장부 및 상시 수평 연장부는 각각, 서로 다른 층에 배치되는 복수의 패턴들을 포함할 수도 있다.
상기 주변 영역(PA)에는 스캔 구동부(SDV)가 배치될 수 있다. 상기 스캔 구동부(SDV)는 상기 스캔 라인(SL)에 스캔 신호를 제공할 수 있다. 상기 스캔 구동부(SDV)는 상기 표시 영역(PA)의 구동 소자와 함께 형성된 집적 회로를 포함할 수 있다.
일 실시예에서, 상기 표시 패널의 후면 영역(UPA)은 구동 장치와 연결될 수 있다. 예를 들어, 상기 후면 영역(UPA)의 일 영역에는 구동칩(DDV)이 실장될 수 있다. 예를 들어, 상기 구동칩(DDV)은 상기 표시 패널에 데이터 신호를 제공하는 데이터 구동부를 포함할 수 있다. 그러나, 본 발명의 실시예들은 이에 한정되지 않는다. 예를 들어, 상기 구동칩(DDV)은 연성 회로 기판 등과 같은 별도의 기판에 실장되고, 상기 표시 패널에 전기적으로 연결될 수 있다.
상기 후면 영역(UPA)의 일 영역에는 패드부(PD)가 형성될 수 있다. 상기 패드부(PD)는 복수의 연결 패드들을 포함할 수 있다. 상기 패드부(PD)는 제어 장치와 전기적으로 연결될 수 있다. 예를 들어, 상기 제어 장치는 상기 구동칩(DDV)에 제어 신호를 제공할 수 있다. 또한, 상기 제어 장치는 상기 표시 패널에 전원 전압, 스캔 구동 신호 등을 제공할 수 있다. 예를 들어, 상기 제어 장치는 제어부가 실장된 인쇄회로기판을 포함할 수 있다.
도 1 내지 도 3을 참조하면, 상기 표시 장치(10)는, 기능 영역(NDA)을 포함한다. 일 실시예에서, 상기 기능 영역(NDA)은 상기 표시 영역(DA) 내에 배치되는 비표시 영역으로 정의될 수 있다. 예를 들어, 상기 기능 영역(NDA)의 적어도 일부는 인접하는 표시 영역(DA)에 의해 둘러싸여질 수 있다.
상기 기능 영역(NDA)에는 기능성 모듈(400)이 배치될 수 있다. 예를 들어, 상기 기능성 모듈은 표시 장치의 전면에 위치하는 사물의 이미지를 촬영(또는 인식)하기 위한 카메라 모듈, 사용자의 얼굴을 감지하기 위한 얼굴 인식 센서 모듈, 사용자의 눈동자를 감지하기 위한 동공 인식 센서 모듈, 표시 장치의 움직임을 판단하기 위한 가속도 센서 모듈 및 지자기 센서 모듈, 표시 장치의 전면의 근접 여부를 감지하기 위한 근접 센서 모듈 및 적외선 센서 모듈, 외부의 밝기의 정도를 측정하기 위한 조도 센서 모듈 등을 포함할 수 있다.
예를 들어, 상기 기능 영역(NDA)에는 상기 표시 패널을 관통하는 관통부(TH)가 형성될 수 있으며, 상기 기능성 모듈(400)의 적어도 일부는 상기 관통부(TH) 내에 배치될 수 있다. 일 실시예에서, 상기 기능성 모듈(400)은 적어도 카메라 모듈을 포함할 수 있다.
일 실시예에서, 상기 기능 영역(NDA) 및 상기 관통부(TH)는 평면도 상에서 원형 형상을 가질 수 있다. 그러나, 본 발명의 실시예들은 이에 한정되지 않는다. 예를 들어, 상기 기능 영역(NDA) 및 상기 관통부(TH)는 각각 삼각형, 직사각형, 마름모, 타원형 등과 같은 다양한 형상을 가질 수 있다. 또한, 상기 표시 장치는 복수의 기능 영역을 포함하거나, 단일의 기능 영역 내에 복수의 관통부가 형성될 수도 있다.
도 2 및 도 3을 참조하면, 상기 기능 영역(NDA)은 상기 관통부(TH)를 둘러싸는 차단 영역을 포함할 수 있다. 예를 들어, 상기 기능 영역(NDA)는 평면도 상에서, 상기 관통부(TH)를 둘러싸는 제2 차단 영역(SA2) 및 상기 제2 차단 영역(SA2)을 둘러싸는 제1 차단 영역(SA1)을 포함할 수 있다. 따라서, 상기 제1 차단 영역(SA1)은 상기 제2 차단 영역(SA2)과 인접하는 표시 영역 사이에 배치될 수 있다.
상기 제1 차단 영역(SA1)에는 제1 트렌치(TR1)가 배치될 수 있고, 상기 제2 차단 영역(SA2)에는 제2 트렌치(TR2)가 배치될 수 있다. 상기 제1 트렌치(TR1) 및 상기 제2 트렌치(TR2)는 상기 표시 패널의 베이스 기판(110)에 형성될 수 있다.
상기 제1 트렌치(TR1) 및 상기 제2 트렌치(TR2)는 각각 평면도 상에서, 상기 관통부(TH)를 둘러싸는 형상을 가질 수 있다.
상기 제1 트렌치(TR1)는 제1 단절부(DC1)와 연결될 수 있으며, 상기 제2 트렌치(TR2)는 제2 단절부(DC2)와 연결될 수 있다. 상기 제1 단절부(DC1) 및 상기 제2 단절부(DC2)는, 상기 제1 차단 영역(SA1) 및 상기 제2 차단 영역(SA2)에서 상기 베이스 기판(110) 위에 배치되는 무기층들이 연속적으로 제거된 영역에 의해 정의될 수 있다. 예를 들어, 상기 제1 단절부(DC1)는 평면도 상에서 상기 제1 차단 영역(SA1)을 따라 연장되어 상기 관통부(TH)를 둘러싸는 형상을 가질 수 있다. 상기 제2 단절부(DC2)는 평면도 상에서 상기 제2 차단 영역(SA2)을 따라 연장되어 상기 관통부(TH)를 둘러싸는 형상을 가질 수 있다. 상기 제1 단절부(DC1) 및 상기 제2 단절부(DC2)는, 각각 상기 제1 트렌치(TR1) 및 상기 제2 트렌치(TR2)와 연결될 수 있다.
일 실시예에서, 상기 제1 실링 영역(SA1)에는 봉지층이 배치된다. 상기 봉지층은 상기 표시 영역으로부터 연장될 수 있다. 상기 봉지층의 일부는 상기 제1 단절부(DC1) 및 제1 트렌치(TR1) 내부에 배치될 수 있다. 예를 들어, 상기 봉지층의 제1 무기막(162)은 상기 제1 트렌치(TR1)의 내면을 따라 연장될 수 있다.
또한, 상기 제1 트렌치(TR1) 내에는 상기 봉지층의 유기막(164)의 일부가 배치될 수 있다. 상기 제1 트렌치(TR1) 내에 배치된 상기 유기막(164)의 부분은 제1 충진부(AC1)로 지칭될 수 있다. 일 실시예에서, 상기 제1 충진부(AC1)의 폭은 상기 제1 단절부(DC1)의 폭보다 크다. 따라서, 상기 제1 충진부(AC1)은 앵커 형상을 가질 수 있다.
일 실시예에서, 상기 제2 실링 영역(SA2)에는 오버코팅층(OC)이 배치된다. 상기 오버코팅층(OC)은 상기 표시 영역으로부터 연장될 수 있다. 상기 오버코팅층(OC)의 일부는 상기 제2 단절부(DC1) 및 제2 트렌치(TR2) 내부에 배치될 수 있다. 예를 들어, 상기 봉지층의 제1 무기막(162) 및 제2 무기막(166)은 상기 제2 트렌치(TR2)의 내면을 따라 연장될 수 있다.
또한, 상기 제2 트렌치(TR2) 내에는 상기 오버코팅층(OC)의 일부가 배치될 수 있다. 상기 제2 트렌치(TR2) 내에 배치된 상기 오버코팅층(OC)의 부분은 제2 충진부(AC2)로 지칭될 수 있다. 일 실시예에서, 상기 제2 충진부(AC2)의 폭은 상기 제2 단절부(DC2)의 폭보다 크다. 따라서, 상기 제2 충진부(AC2)는 앵커 형상을 가질 수 있다.
상기 기능 영역(NDA)에는, 유기 발광 다이오드의 공통층이 배치될 수 있다. 예를 들어, 상기 기능 영역(NDA)에는 유기 발광 다이오드의 발광 유기층(OL) 및 제2 전극(EL2)의 적어도 일부와 동일한 층으로부터 형성된 더미층(OL', EL2')이 배치될 수 있다.
상기 더미층(OL', EL2')은 상기 단절부들(DC1, DC2)에 의해 인접하는 더미층 또는 인접하는 발광 유기층(OL) 및 제2 전극(EL2)과 단절될 수 있다. 또한, 상기 더미층(OL', EL2')이 상기 단절부들(DC1, DC2)을 따라 수직 방향으로 연장되더라도, 진공 증착 공정의 이방성 증착에 의해, 상기 더미층(OL', EL2')은 상기 트렌치들(TR1, TR2)을 부분적으로 커버하는 배리어층(112)의 하면 및 상기 트렌치들(TR1, TR2)의 내측면 상에 형성될 수 없다. 따라서, 상기 더미층(OL', EL2')은 상기 트렌치들(TR1, TR2)에 의해 명확하게 단절될 수 있다. 상기 더미층(OL', EL2')의 일부(OL", EL2")는 상기 트렌치들(TR1, TR2)의 저면 상에 배치될 수 있다.
이에 따라, 상기 관통부(TH)에 인접한 영역에서 상기 공통층을 따라 습기가 상기 표시 영역 내로 들어오거나 부식이 전파되는 것을 방지할 수 있다.
또한, 상기 트렌치들(TR1, TR2) 내에 배치되는 봉지층의 유기막(164) 및 오버코팅층(OC)의 부분들이 앵커 형상을 가짐으로써, 상기 베이스 기판(110)과 안정적으로 결합할 수 있다. 따라서, 제조 공정에서 외력 등에 의해 상기 유기막(164)와 상기 오버코팅층(OC)이 박리되는 것을 방지할 수 있다.
일 실시예에서, 상기 단절부들(DC1, DC2)과 인접하는 영역에 마스크 패턴들이 배치될 수 있다. 상기 마스크 패턴은 금속 산화물 패턴으로 지칭될 수도 있다.
일 실시예에서, 상기 제1 차단 영역(SA1)에는, 상기 제1 단절부(DC1)와 중첩하는 제1 마스크 패턴이 배치된다. 상기 제1 마스크 패턴은 상기 제1 단절부(DC1)에 의해 이격된 제1 부분(MK1a) 및 제2 부분(MK1b)을 포함할 수 있다. 상기 제1 부분(MK1a) 및 제2 부분(MK1b)은 각각, 평면도 상에서 상기 관통부(TH)를 둘러싸는 형상을 가질 수 있다.
상기 제2 차단 영역(SA2)에는, 상기 제2 단절부(DC2)와 중첩하는 제2 마스크 패턴이 배치된다. 상기 제2 마스크 패턴은 상기 제2 단절부(DC2)에 의해 이격된 제1 부분(MK2a) 및 제2 부분(MK2b)을 포함할 수 있다. 상기 제1 부분(MK2a) 및 제2 부분(MK2b)은 각각, 평면도 상에서 상기 관통부(TH)를 둘러싸는 형상을 가질 수 있다.
일 실시예에서, 상기 마스크 패턴들은 금속 산화물을 포함할 수 있다.
일 실시예에서, 상기 제1 차단 영역(SA1)과 상기 제2 차단 영역(SA2) 사이에는 댐 구조물(DM)이 배치될 수 있다. 상기 댐 구조물(DM)은 상기 봉지층의 유기막(164)을 형성할 때, 액상 조성물의 오버플로우를 제어할 수 있다. 따라서, 상기 유기막(164)이 상기 제2 차단 영역(SA2)으로 연장되는 것을 방지할 수 있다.
본 발명의 실시예들은 도시된 구성에 한정되지 않는다. 예를 들어, 상기 제1 트렌치(TR1), 상기 제2 트렌치(TR2) 및 상기 댐 구조물(DM) 중 적어도 하나는 복수개로 제공될 수 있다.
일 실시예에서, 상기 차단 영역에서 상기 베이스 기판(110) 위에는, 배리어층(112), 버퍼층(114), 제1 절연층(120), 제2 절연층(122), 제3 절연층(124), 제4 절연층(126) 및 제5 절연층(128)이 배치될 수 있다. 또한, 상기 오버코팅층(OC) 위에는 하부 패시베이션층(182), 터치 절연층(184), 터치 보호층(186) 및 편광층(200)이 배치될 수 있다. 상기 구성들에 대하여는 일 실시예에 따른 표시 장치의 제조 방법과 함께 후술하기로 한다.
상기 편광층(200) 위에는 보호 윈도우(300)가 배치될 수 있다. 상기 보호 윈도우(300)는 상기 관통부(TH)를 포함하는 상기 기능 영역(NDA) 전체를 커버할 수 있다. 예를 들어, 상기 보호 윈도우(300)는 상기 표시 영역 및 상기 기능 영역(NDA)과 중첩하는 투과 영역을 포함할 수 있다.
도 4는 본 발명의 일 실시예에 따른 표시 장치의 화소 회로를 도시한 회로도이다.
도 4를 참조하면, 화소 회로(PC)는 제1 트랜지스터(T1), 제2 트랜지스터(T2), 제3 트랜지스터(T3), 제4 트랜지스터(T4), 제5 트랜지스터(T5), 제6 트랜지스터(T6), 제7 트랜지스터(T7), 스토리지 커패시터(CST) 및 부스팅 커패시터(CBS)를 포함할 수 있다. 상기 화소 회로(PC)는 유기 발광 다이오드(OLED)와 전기적으로 연결되어, 상기 유기 발광 다이오드(OLED)로 구동 전류를 제공할 수 있다.
상기 유기 발광 다이오드(OLED)는 제1 단자(예를 들어, 애노드 단자) 및 제2 단자(예를 들어, 캐소드 단자)를 포함할 수 있으며, 상기 유기 발광 다이오드(OLED)의 상기 제1 단자는 상기 제6 트랜지스터(T6)을 매개로 상기 제1 트랜지스터(T1)에 연결되어 상기 구동 전류를 제공받고, 상기 제2 단자는 상기 저전원 전압(ELVSS)을 제공받을 수 있다. 상기 유기 발광 다이오드(OLED)는 상기 구동 전류에 상응하는 휘도의 광을 생성할 수 있다.
상기 스토리지 커패시터(CST)는 제1 단자 및 제2 단자를 포함할 수 있다. 상기 스토리지 커패시터(CST)의 상기 제1 단자는 상기 제1 트랜지스터(T1)에 연결되고, 상기 스토리지 커패시터(CST)의 상기 제2 단자는 상기 고전원 전압(ELVDD)을 제공받을 수 있다.
상기 부스팅 커패시터(CBS)는 제1 단자 및 제2 단자를 포함할 수 있다. 상기 부스팅 커패시터(CBS)의 상기 제1 단자는 상기 스토리지 커패시터(CST)의 상기 제1 단자에 연결되고, 상기 부스팅 커패시터(CBS)의 상기 제2 단자는 상기 제1 게이트 신호(GW)를 제공받을 수 있다. 상기 부스팅 커패시터(CBS)는 상기 제1 게이트 신호(GW)의 제공이 중단되는 시점에서 상기 제1 트랜지스터(T1)의 게이트 단자의 전압을 상승시킴으로써, 상기 게이트 단자의 전압강하를 보상할 수 있다.
제1 트랜지스터(T1)는 상기 게이트 단자, 제1 단자(예를 들어, 소스 단자) 및 제2 단자(예를 들어, 드레인 단자)를 포함할 수 있다. 상기 제1 트랜지스터(T1)의 상기 게이트 단자는 상기 스토리지 커패시터(CST)의 제1 단자에 연결될 수 있다. 상기 제1 트랜지스터(T1)의 상기 제1 단자는 상기 제2 트랜지스터(T2)에 연결되어 상기 데이터 전압(DATA)을 제공받을 수 있다. 상기 제1 트랜지스터(T1)의 상기 제2 단자는 상기 유기 발광 다이오드(OLED)로 상기 구동 전류를 제공할 수 있다. 상기 제1 트랜지스터(T1)는 상기 게이트 단자와 상기 제1 단자 사이의 전압차에 기초하여 상기 구동 전류를 생성할 수 있다. 예를 들어, 상기 제1 트랜지스터(T1)는 구동 트랜지스터로 지칭될 수 있다. 일 실시예에서, 상기 제1 트랜지스터(T1)는 백-게이트(back-gate) 단자를 더 포함할 수 있다. 예를 들어, 상기 백-게이트 단자는 상기 제1 트랜지스터(T1)의 상기 게이트 단자 또는 상기 제1 단자와 싱크되거나 또는 전기적으로 플로팅될 수 있다. 상기 백-게이트 단자는 상기 게이트 단자와 중첩할 수 있다.
상기 제2 트랜지스터(T2)는 게이트 단자, 제1 단자(예를 들어, 소스 단자) 및 제2 단자(예를 들어, 드레인 단자)를 포함할 수 있다. 상기 제2 트랜지스터(T2)의 상기 게이트 단자는 상기 제1 게이트 신호(GW)를 제공받을 수 있다. 상기 제2 트랜지스터(T2)의 상기 제1 단자는 상기 데이터 전압(DATA)을 제공받을 수 있다. 상기 제2 트랜지스터(T2)의 상기 제2 단자는 상기 제2 트랜지스터(T2)가 턴온되는 구간 동안, 상기 제1 트랜지스터(T1)의 상기 제1 단자로 상기 데이터 전압(DATA)을 제공할 수 있다.
상기 제2 트랜지스터(T2)는 상기 제1 게이트 신호(GW)에 응답하여 턴온 또는 턴오프될 수 있다. 예를 들어, 상기 제2 트랜지스터(T2)가 피모스(PMOS) 트랜지스터인 경우, 상기 제2 트랜지스터(T2)는 상기 제1 게이트 신호(GW)가 양의 전압 레벨을 가질 때 턴오프되고, 상기 제1 게이트 신호(GW)가 음의 전압 레벨을 가질 때 턴온될 수 있다. 예를 들어, 상기 제2 트랜지스터(T2)는 스위칭 트랜지스터로 지칭될 수 있다.
상기 제3 트랜지스터(T3)는 게이트 단자, 백-게이트(back-gate) 단자, 제1 단자(예를 들어, 소스 단자) 및 제2 단자(예를 들어, 드레인 단자)를 포함할 수 있다. 상기 제3 트랜지스터(T3)의 상기 게이트 단자 및 상기 백-게이트 단자는 제2 게이트 신호(GC)를 제공받을 수 있다. 상기 제3 트랜지스터(T3)가 듀얼-게이트(dual-gate) 구조를 가짐에 따라, 상기 제3 트랜지스터(T3)의 신뢰성이 향상될 수 있다. 상기 제3 트랜지스터(T3)의 상기 제1 단자는 상기 제1 트랜지스터(T1)의 상기 제2 단자에 연결될 수 있다. 상기 제3 트랜지스터(T3)의 상기 제2 단자는 상기 제1 트랜지스터(T1)의 상기 게이트 단자에 연결될 수 있다.
상기 제3 트랜지스터(T3)는 상기 제2 게이트 신호(GC)에 응답하여 턴온 또는 턴오프될 수 있다. 예를 들어, 상기 제3 트랜지스터(T3)가 엔모스(NMOS) 트랜지스터인 경우, 상기 제3 트랜지스터(T3)는 상기 제2 게이트 신호(GC)가 양의 전압 레벨을 가질 때 턴온되고, 상기 제2 게이트 신호(GC)가 음의 전압 레벨을 가질 때 턴오프될 수 있다.
상기 제2 게이트 신호(GC)에 응답하여 상기 제3 트랜지스터(T3)가 턴온되는 구간 동안, 상기 제3 트랜지스터(T3)는 상기 제1 트랜지스터(T1)를 다이오드 연결시킬 수 있다. 상기 제1 트랜지스터(T1)가 다이오드 연결되므로, 상기 제1 트랜지스터(T1)의 상기 게이트 단자와 상기 제1 트랜지스터(T1)의 제1 단자 사이에 상기 제1 트랜지스터(T1)의 문턱 전압만큼의 전압차가 발생할 수 있다. 이에 따라, 상기 제1 트랜지스터(T1)의 상기 게이트 단자에는 상기 전압차만큼 보상된 상기 데이터 전압(DATA)이 제공될 수 있다. 따라서, 상기 제3 트랜지스터(T3)는 상기 제1 트랜지스터(T1)의 문턱 전압을 보상할 수 있다. 예를 들어, 상기 제3 트랜지스터(T3)는 보상 트랜지스터로 지칭될 수 있다.
상기 제4 트랜지스터(T4)는 게이트 단자, 백-게이트 단자, 제1 단자(예를 들어, 소스 단자) 및 제2 단자(예를 들어, 드레인 단자)를 포함할 수 있다. 상기 제4 트랜지스터(T4)의 상기 게이트 단자 및 상기 백-게이트 단자는 제3 게이트 신호(GI)를 제공받을 수 있다. 상기 제4 트랜지스터(T4)가 듀얼-게이트 구조를 가짐에 따라, 상기 제4 트랜지스터(T4)의 신뢰성이 향상될 수 있다. 상기 제4 트랜지스터(T4)의 상기 제1 단자는 상기 초기화 전압(VINT)을 제공받을 수 있다. 상기 제4 트랜지스터(T4)의 상기 제2 단자는 상기 제1 트랜지스터(T1)의 상기 게이트 단자에 연결될 수 있다.
상기 제4 트랜지스터(T4)는 상기 제3 게이트 신호(GI)에 응답하여 턴온 또는 턴오프될 수 있다. 예를 들어, 상기 제4 트랜지스터(T4)가 엔모스 트랜지스터인 경우, 상기 제4 트랜지스터(T4)는 상기 제3 게이트 신호(GI)가 양의 전압 레벨을 가질 때 턴온되고, 상기 제3 게이트 신호(GI)가 음의 전압 레벨을 가질 때 턴오프될 수 있다.
상기 제4 트랜지스터(T4)가 상기 제3 게이트 신호(GI)에 턴온되는 구간 동안, 상기 제1 트랜지스터(T1)의 게이트 단자에는 상기 초기화 전압(VINT)이 제공될 수 있다. 이에 따라, 상기 제4 트랜지스터(T4)는 상기 제1 트랜지스터(T1)의 상기 게이트 단자를 상기 초기화 전압(VINT)으로 초기화시킬 수 있다. 예를 들어, 상기 제4 트랜지스터(T4)는 초기화 트랜지스터로 지칭될 수 있다.
상기 제5 트랜지스터(T5)는 게이트 단자, 제1 단자(예를 들어, 소스 단자) 및 제2 단자(예를 들어, 드레인 단자)를 포함할 수 있다. 상기 제5 트랜지스터(T5)의 상기 게이트 단자는 발광 제어 신호(EM)를 제공받을 수 있다. 상기 제5 트랜지스터(T5)의 상기 제1 단자는 상기 고전원 전압(ELVDD)을 제공받을 수 있다. 상기 제5 트랜지스터(T5)의 상기 제2 단자는 상기 제1 트랜지스터(T1)의 상기 제1 단자에 연결될 수 있다. 상기 발광 제어 신호(EM)에 응답하여 상기 제5 트랜지스터(T5)가 턴온되면, 상기 제5 트랜지스터(T5)는 상기 제1 트랜지스터(T1)에 상기 고전원 전압(ELVDD)을 제공할 수 있다.
상기 제6 트랜지스터(T6)는 게이트 단자, 제1 단자(예를 들어, 소스 단자) 및 제2 단자(예를 들어, 드레인 단자)를 포함할 수 있다. 상기 제6 트랜지스터(T6)의 상기 게이트 단자는 상기 발광 제어 신호(EM)를 제공받을 수 있다. 상기 제6 트랜지스터(T6)의 상기 제1 단자는 상기 제1 트랜지스터(T1)의 제2 단자에 연결될 수 있다. 상기 제6 트랜지스터(T6)의 상기 제2 단자는 상기 유기 발광 다이오드(OLED)의 제1 단자에 연결될 수 있다. 상기 발광 제어 신호(EM)에 응답하여 상기 제6 트랜지스터(T6)가 턴온되면, 상기 제6 트랜지스터(T6)는 상기 제1 트랜지스터(T1)가 생성한 상기 구동 전류를 상기 유기 발광 다이오드(OLED)로 제공할 수 있다.
상기 제7 트랜지스터(T7)는 게이트 단자, 제1 단자(예를 들어, 소스 단자) 및 제2 단자(예를 들어, 드레인 단자)를 포함할 수 있다. 상기 제7 트랜지스터(T7)의 상기 게이트 단자는 제4 게이트 신호(GB)를 제공받을 수 있다. 상기 제7 트랜지스터(T7)의 상기 제1 단자는 상기 애노드 초기화 전압(AINT)을 제공받을 수 있다. 상기 제7 트랜지스터(T7)의 상기 제2 단자는 상기 유기 발광 다이오드(OLED)의 제1 단자와 연결될 수 있다. 상기 제4 게이트 신호(GB)에 응답하여 상기 제7 트랜지스터(T7)가 턴온되면, 상기 제7 트랜지스터(T7)는 상기 유기 발광 다이오드(OLED)로 상기 애노드 초기화 전압(AINT)을 제공할 수 있다. 그에 따라, 상기 제7 트랜지스터(T7)는 상기 유기 발광 다이오드(OLED)의 제1 단자를 상기 애노드 초기화 전압(AINT)으로 초기화시킬 수 있다. 예를 들어, 상기 제7 트랜지스터(T7)는 애노드 초기화 트랜지스터로 지칭될 수 있다.
도 4에 도시된 상기 화소 회로(PC) 및 상기 유기 발광 다이오드(OLED)의 연결 구조는 예시적인 것이며, 다양하게 변경될 수 있다.
도 5, 도 6, 도 7, 도 8, 도 9, 도 10 및 도 11은 본 발명의 일 실시예에 따른 표시 장치의 제조 방법을 도시한 평면도들이다. 구체적으로, 도 5 내지 도 11은 화소 영역을 적층 단계에 따라 도시한 평면도들이다. 도시의 불명료함을 피하기 위하여 도 11은 제4 도전 패턴 및 제5 도전 패턴을 도시할 수 있다.
도 5 내지 도 11은 제1 방향(D1)으로 서로 인접하는 제1 화소 영역(PX1) 및 제2 화소 영역(PX2)을 도시할 수 있다. 일 실시예에 따른 표시 장치에서, 상기 제1 화소 영역(PX1) 및 상기 제2 화소 영역(PX2)은, 상기 제1 방향(D1)과 수직하는 제2 방향(D2)을 따라 연장되는 가상의 라인을 기준으로 대칭 형상을 가질 수 있다.
도 12, 도 13, 도 14, 도 15, 도 16, 도 17, 도 18, 도 19, 도 20, 도 21, 도 22, 도 23, 도 24, 도 25, 도 26, 도 27, 도 28, 도 29, 도 30, 도 31, 도 32 및 도 33은 본 발명의 일 실시예에 따른 표시 장치의 제조 방법을 도시한 단면도들이다. 구체적으로, 도 12 내지 14, 도 16, 도 19, 도 20, 도 23, 도 25, 도 26, 도 28, 도 30 및 도 32는 도 6 내지 도 11의 II-II'선을 따라 화소 영역을 도시한 단면도들이고, 도 15, 도 17, 도 21, 도 24, 도 29, 도 31, 도 33은 도 2의 I-I'선을 따라 기능 영역을 도시한 단면도들이고, 도 18, 도 22 및 도 27은 벤딩 영역을 도시한 단면도들이다.
도 4, 도 5 및 도 12를 참조하면, 베이스 기판(110) 위에 배리어층(112) 및 버퍼층(114)을 형성한다. 상기 버퍼층(114) 위에 제1 액티브 패턴(AP1)을 형성한다. 상기 제1 액티브 패턴(AP1) 위에는 제1 절연층(120)이 형성된다.
상기 베이스 기판(110)은 적어도 하나의 고분자 필름을 포함할 수 있다. 예를 들어, 상기 고분자 필름은 폴리에틸렌테레프탈레이트, 폴리에틸렌나프탈레이트, 폴리에테르케톤, 폴리카보네이트, 폴리아릴레이트, 폴리에테르술폰, 폴리이미드 또는 이들의 조합을 포함할 수 있다. 상기 베이스 기판(110)은 둘 이상의 고분자 필름을 포함할 수 있으며, 상기 고분자 필름들 사이에 배치된 무기 배리어층을 포함할 수 있다.
상기 배리어층(112) 및 상기 버퍼층(114)은 무기 물질을 포함할 수 있다. 예를 들어, 상기 배리어층(112) 및 상기 버퍼층(114)은 각각 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 또는 이들의 조합을 포함할 수 있으며, 단일층 구조 또는 다층 구조를 가질 수 있다. 일 실시예에서, 상기 배리어층(112)은 실리콘 산화물을 포함할 수 있고, 상기 버퍼층(114)은 실리콘 질화물을 포함하는 하부층과 실리콘 산화물을 포함하는 상부층을 포함하는 다층 구조를 가질 수 있다.
일 실시예에서, 상기 제1 액티브 패턴(AP1)은 실리콘 반도체를 포함할 수 있다. 예를 들어, 상기 실리콘 반도체는 비정질 실리콘, 다결정 실리콘 등을 포함할 수 있다. 예를 들어, 상기 제1 액티브 패턴(AP1)은 상기 비정질 실리콘이 결정화되어 형성된 상기 다결정 실리콘을 포함할 수 있다.
일 실시예에서, 상기 제1 액티브 패턴(AP1)에는 이온이 주입될 수 있다. 예를 들어, 상기 제1, 제2, 제5, 제6 및 제7 트랜지스터들(T1, T2, T5, T6, T7)이 상기 피모스 트랜지스터들인 경우, 상기 제1 액티브 패턴(AP1)에는 보론(boron) 등의 이온이 주입될 수 있다.
상기 제1 절연층(120)은 무기 물질을 포함할 수 있으며, 단일층 구조또는 다층 구조를 가질 수 있다. 예를 들어, 상기 제1 절연층(120)은, 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 또는 이들의 조합을 포함할 수 있으며, 알루미늄 산화물, 탄탈륨 산화물, 하프늄 산화물, 지르코늄 산화물, 티타늄 산화물 등과 같은 절연성 금속 산화물을 포함할 수도 있다. 예를 들어, 상기 제1 절연층(120)은 실리콘 산화물을 포함할 수 있다.
도 4, 도 6 및 도 12를 참조하면, 상기 제1 절연층(120) 위에 제1 도전 패턴이 형성된다. 상기 제1 도전 패턴은 제1 게이트 금속 패턴으로 지칭될 수 있다. 상기 제1 절연층(120)은 제1 게이트 절연층으로 지칭될 수 있다.
일 실시예에서, 상기 제1 도전 패턴은 제1 게이트 라인(GT1a), 제1 게이트 전극 패턴(GT1b), 제2 게이트 라인(GT1c)을 포함할 수 있다.
상기 제1 액티브 패턴(AP1)과 중첩하는 상기 제1 도전 패턴의 부분들은 게이트 전극의 역할을 할 수 있으며, 제1 게이트 전극(GE1)으로 지칭될 수 있다. 예시적으로, 도 12 내지 14, 도 16, 도 19, 도 20, 도 23, 도 25, 도 26, 도 28, 도 30 및 도 32에서는 상기 제7 트랜지스터(T7)의 게이트 전극이 도시될 수 있다.
상기 제1 게이트 라인(GT1a)은 제1 방향(D1)으로 연장될 수 있다. 상기 제1 게이트 라인(GT1a)은 상기 제1 액티브 패턴(AP1)과 함께 상기 제2 트랜지스터(T2)를 구성할 수 있다. 또한, 상기 제1 게이트 라인(GT1a)은 상기 제1 액티브 패턴(AP1)과 함께 상기 제7 트랜지스터(T7)를 구성할 수 있다.
예를 들어, 상기 제1 게이트 신호(GW) 및 상기 제4 게이트 신호(GB)는 상기 제1 게이트 라인(GT1a)으로 제공될 수 있다. 상기 제1 게이트 신호(GW)와 상기 제4 게이트 신호(GB)는 시간차를 두고 실질적으로 동일한 파형을 가질 수 있다.
상기 제1 게이트 전극 패턴(GT1b)은 섬(island) 형상으로 배치될 수 있다. 상기 제1 게이트 전극 패턴(GT1b)은 상기 제1 액티브 패턴(AP1)과 함께 상기 제1 트랜지스터(T1)를 구성할 수 있다.
상기 제2 게이트 라인(GT1c)은 상기 제1 방향(D1)으로 연장될 수 있다. 상기 제2 게이트 라인(GT1c)은 상기 제1 액티브 패턴(AP1)과 함께 상기 제5 및 제6 트랜지스터들(T5, T6)을 구성할 수 있다. 예를 들어, 상기 발광 제어 신호(EM)는 상기 제2 게이트 라인(GT1c)으로 제공될 수 있다. 상기 제2 게이트 라인(GT1c)은 발광 제어 배선으로 지칭될 수 있다.
도 4, 도 7 및 도 13을 참조하면, 상기 제1 도전 패턴을 커버하는 제2 절연층(122)을 형성한다. 상기 제2 절연층(122) 위에 제2 도전 패턴을 형성한다. 상기 제2 도전 패턴은 제2 게이트 금속 패턴으로 지칭될 수 있다. 상기 제2 절연층(122)은 제2 게이트 절연층으로 지칭될 수 있다.
일 실시예에서, 상기 제2 도전 패턴은 제3 게이트 라인(GT2a), 제4 게이트 라인(GT2b), 스토리지 커패시터 전극(GT2c) 및 제1 초기화 전압 배선(GT2d)을 포함할 수 있다.
상기 제3 게이트 라인(GT2a)은 상기 제1 방향(D1)으로 연장될 수 있다. 예를 들어, 상기 제3 게이트 라인(GT2a)은 평면도 상에서 상기 제1 게이트 라인(GT1a)과 상기 제2 방향(D2)으로 이격될 수 있다. 상기 제3 게이트 신호(GI)는 상기 제3 게이트 라인(GT2a)으로 제공될 수 있다. 상기 제3 게이트 라인(GT2a)은 후술하는 제2 액티브 패턴과 중첩할 수 있다. 상기 제2 액티브 패턴과 중첩하는 상기 제3 게이트 라인(GT2a)의 부분은 하부 제2 게이트 전극(GE2a)로 지칭되고 도시될 수 있다.
상기 제4 게이트 라인(GT2b)은 상기 제1 방향(D1)으로 연장될 수 있다. 예를 들어, 상기 제4 게이트 라인(GT2b)은 평면도 상에서 상기 제1 게이트 라인(GT1a) 및 상기 제2 게이트 라인(GT1c) 사이에 배치될 수 있다. 상기 제2 게이트 신호(GC)는 상기 제4 게이트 라인(GT2b)으로 제공될 수 있다.
상기 스토리지 커패시터 전극(GT2c)은 상기 제1 게이트 전극 패턴(GT1b)과 중첩하며, 상기 제1 방향(D1)으로 연장될 수 있다. 예를 들어, 상기 스토리지 커패시터 전극(GT2c)은 상기 제1 게이트 전극 패턴(GT1b)과 함께 상기 스토리지 커패시터(CST)를 구성할 수 있다. 상기 고전원 전압(ELVDD)은 상기 스토리지 커패시터 전극(GT2c)으로 제공될 수 있다. 또한, 상기 스토리지 커패시터 전극(GT2c)은 상기 제1 게이트 전극 패턴(GT1b)과 중첩하는 개구부를 포함할 수 있다.
상기 제1 초기화 전압 배선(GT2d)은 상기 제1 방향(D1)으로 연장될 수 있다. 일 실시예에서, 상기 초기화 전압(VINT)은 상기 제1 초기화 전압 배선(GT2d)으로 제공될 수 있다.
예를 들어, 상기 제1 도전 패턴 및 상기 제2 도전 패턴은 각각, 금속, 금속 합금, 금속 질화물, 도전성 금속 산화물 등을 포함할 수 있다. 예를 들어, 상기 제1 도전 패턴 및 상기 제2 도전 패턴은 각각, 금(Au), 은(Ag), 알루미늄(Al), 구리(Cu), 니켈(Ni) 백금(Pt), 마그네슘(Mg), 크롬(Cr), 텅스텐(W), 몰리브덴(Mo), 티타늄(Ti), 탄탈륨(Ta) 또는 이들의 합금을 포함할 수 있으며, 단일층 또는 서로 다른 금속층을 포함하는 다층구조를 가질 수 있다. 예를 들어, 상기 제1 도전 패턴 및 상기 제2 도전 패턴 중 적어도 하나는 몰리브덴을 포함하는 단층 구조 또는 다층 구조를 가질 수 있다.
도 4, 도 8 및 도 14를 참조하면, 상기 제2 도전 패턴을 커버하는 제3 절연층(124)을 형성한다. 상기 제3 절연층(124) 위에 제2 액티브 패턴(AP2)을 형성한다. 상기 제3 절연층(124)은 제1 층간 절연층으로 지칭될 수 있다.
일 실시예에서, 상기 제2 액티브 패턴(AP2)은 금속 산화물을 포함할 수 있다. 예를 들어, 제2 액티브 패턴(AP2)은, 인듐(In), 아연(Zn), 갈륨(Ga), 주석(Sn), 티타늄(Ti), 알루미늄(Al), 하프늄(Hf), 지르코늄(Zr), 마그네슘(Mg) 등을 함유하는 이성분계 화합물(ABx), 삼성분계 화합물(ABxCy), 사성분계 화합물(ABxCyDz) 등을 포함할 수 있다. 예를 들면, 제2 액티브 패턴(AP2)은 아연 산화물(ZnOx), 갈륨 산화물(GaOx), 티타늄 산화물(TiOx), 주석 산화물(SnOx), 인듐 산화물(InOx), 인듐-갈륨 산화물(IGO), 인듐-아연 산화물(IZO), 인듐-주석 산화물(ITO), 갈륨-아연 산화물(GZO), 아연-마그네슘 산화물(ZMO), 아연-주석 산화물(ZTO), 아연-지르코늄 산화물(ZnZrxOy), 인듐-갈륨-아연 산화물(IGZO), 인듐-아연-주석 산화물(IZTO), 인듐-갈륨-하프늄 산화물(IGHO), 주석-알루미늄-아연 산화물(TAZO) 및 인듐-갈륨-주석 산화물(IGTO) 등을 포함할 수 있다.
일 실시예에서, 상기 제2 액티브 패턴(AP2)은 인듐-갈륨-아연 산화물을 포함할 수 있다.
일 실시예에서, 상기 제2 액티브 패턴(AP2)은 상기 제1 액티브 패턴(AP1)과 중첩하지 않도록, 평면도 상에서 상기 제1 액티브 패턴(AP1)과 이격될 수 있다.
일 실시예에서, 상기 제2 액티브 패턴(AP2)은 상기 제1 화소 영역(PX1) 및 상기 제2 화소 영역(PX2)에서 연속적으로 연장될 수 있다. 예를 들어, 상기 제2 액티브 패턴(AP2)은, 상기 제1 방향(D1)과 수직하는 제2 방향(D2)을 따라 연장되는 가상의 라인을 기준으로 대칭 형상을 가질 수 있으며, 상기 제1 화소 영역(PX1)에 배치된 제1 부분과, 상기 제2 화소 영역(PX2)에 배치된 제2 부분을 연결하는 연결부(CP)를 포함할 수 있다.
일 실시예에서, 상기 제2 액티브 패턴(AP2)는 상기 제1 게이트 라인(GT1a), 상기 제3 게이트 라인(GT2a) 및 제4 게이트 라인(GT2b)과 중첩할 수 있다.
도 2 및 도 15를 참조하면, 기능 영역(NDA)에서 상기 베이스 기판(110) 위에, 상기 표시 영역으로부터 연장된 상기 배리어층(110), 상기 버퍼층(112), 상기 제1 절연층(120), 상기 제2 절연층(122) 및 상기 제3 절연층(124)이 배치될 수 있다.
상기 제3 절연층(124) 위에는 마스크 패턴이 형성될 수 있다. 상기 마스크 패턴은, 상기 제2 액티브 패턴(AP2)과 함께 형성될 수 있다. 따라서, 상기 마스크 패턴은 금속 산화물을 포함할 수 있다.
일 실시예에서, 상기 마스크 패턴은, 서로 이격된 제1 마스크 패턴 및 제2 마스크 패턴을 포함할 수 있다. 평면도 상에서 상기 제1 마스크 패턴은 상기 제2 마스크 패턴을 둘러싸는 형상을 가질 수 있다.
상기 제1 마스크 패턴은 서로 이격되며 각각 루프 형상을 갖는 제1 부분(MK1a) 및 제2 부분(MK1b)을 포함할 수 있다.
상기 제2 마스크 패턴은 서로 이격되며 각각 루프 형상을 갖는 제1 부분(MK2a) 및 제2 부분(MK2b)을 포함할 수 있다.
도 16 내지 도 18을 참조하면, 상기 제2 액티브 패턴(AP2) 및 상기 마스크 패턴을 커버하는 제4 절연층(126)을 형성한다. 상기 제4 절연층(126)은 제3 게이트 절연층으로 지칭될 수 있다.
상기 제4 절연층(126) 위에 개구부를 갖는 제1 포토레지스트 패턴(PR1)을 형성한 후, 상기 제1 포토레지스트 패턴(PR1) 하부의 절연층들을 식각한다. 일 실시예에서, 상기 절연층들은 건식 식각 공정을 통해 식각될 수 있다. 상기 제1 포토레지스트 패턴(PR1)을 이용하는 식각 공정은 1차 건식 식각으로 지칭될 수 있다.
일 실시예에서, 상기 제1 절연층(120), 상기 제2 절연층(122), 상기 제3 절연층(124) 및 상기 제4 절연층(126)은 각각, 무기 물질을 포함할 수 있으며, 단일층 구조 또는 다층 구조를 가질 수 있다. 예를 들어, 상기 제1 절연층(120), 상기 제2 절연층(122), 상기 제3 절연층(124) 및 상기 제4 절연층(126)은 각각, 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 또는 이들의 조합을 포함할 수 있으며, 알루미늄 산화물, 탄탈륨 산화물, 하프늄 산화물, 지르코늄 산화물, 티타늄 산화물 등과 같은 절연성 금속 산화물을 포함할 수도 있다.
예를 들어, 상기 제1 절연층(120)은 실리콘 산화물을 포함할 수 있고, 상기 제2 절연층(122)은 실리콘 질화물을 포함할 수 있다. 상기 제3 절연층(124)은 실리콘 산화물을 포함하는 하부층과 실리콘 질화물을 포함하는 상부층을 포함할 수 있고, 상기 제4 절연층(126)은 실리콘 산화물을 포함할 수 있다.
도 16을 참조하면, 상기 제1 포토레지스트 패턴(PR1)은 상기 제3 게이트 라인(GE2a)과 중첩하는 제1 개구부(OP1a)를 포함할 수 있다.
상기 제1 개구부(OP1a)와 중첩하는 영역에서 상기 제4 절연층(126) 및 상기 제3 절연층(124)이 식각됨으로써, 상기 제3 게이트 라인의 하부 제2 게이트 전극(GE2a)을 노출하는 제1 콘택홀(CH1)이 형성될 수 있다.
도 17을 참조하면, 상기 제1 포토레지스트 패턴(PR1)은 상기 제1 마스크 패턴의 제1 부분(MK1a)과 제2 부분(MK1b) 사이의 간극과 중첩하는 제2 개구부(OP1b) 및 상기 제2 마스크 패턴의 제1 부분(MK2a)과 제2 부분(MK2b) 사이의 간극과 중첩하는 제3 개구부(OP1c)를 더 포함할 수 있다.
상기 제2 개구부(OP1b) 및 상기 제3 개구부(OP1c)와 중첩하는 영역에서, 상기 제4 절연층(126), 상기 제3 절연층(124), 상기 제2 절연층(122) 및 상기 제1 절연층(120)이 식각될 수 있다.
도 18을 참조하면, 상기 제1 포토레지스트 패턴(PR1)은 벤딩 영역(BA)과 중첩하는 제4 개구부(OP1d)를 더 포함할 수 있다.
상기 제4 개구부(OP1d)와 중첩하는 영역에서, 상기 제4 절연층(126), 상기 제3 절연층(124), 상기 제2 절연층(122) 및 상기 제1 절연층(120)이 식각될 수 있다.
식각 공정에서, 식각 깊이는 식각 시간에 의해 조절될 수 있다. 일 실시예에서, 상기 1차 건식 식각은 상기 제4 절연층(126), 상기 제3 절연층(124), 상기 제2 절연층(122) 및 상기 제1 절연층(120)을 제거할 수 있도록 진행될 수 있다. 상기 제3 게이트 라인(GE2a)를 포함하는 제2 도전 패턴은, 상기 무기층들보다, 상기 식각 가스에 대하여 큰 저항성을 가질 수 있다. 따라서, 식각율의 차이를 이용하여, 상기 제2 도전 패턴이 배치되는 상기 표시 영역, 상기 기능성 영역(NDA) 및 상기 벤딩 영역(BA)에서 다른 깊이로 식각을 진행할 수 있다.
도 17 및 도 18에서, 상기 1차 건식 식각을 통해 상기 제4 절연층(126), 상기 제3 절연층(124), 상기 제2 절연층(122) 및 상기 제1 절연층(120)이 제거되는 것으로 도시되었으나, 본 발명의 실시예들은 이에 한정되지 않는다. 상기 1차 건식 식각을 통해 제거되는 무기층은, 각 층의 두께 및 식각 시간에 따라 달라질 수 있다. 예를 들어, 상기 제1 절연층(120)의 적어도 일부가 잔류하거나, 상기 버퍼층(114)의 일부가 추가적으로 식각될 수도 있다.
도 4, 도 9 및 도 19를 참조하면, 상기 제4 절연층(126) 위에 제3 도전 패턴을 형성한다.
일 실시예에서, 상기 제3 도전 패턴은, 제1 초기화 전압 배선(GT2d), 제2 게이트 전극 패턴(GT3a), 제5 게이트 라인(GT3b) 및 제1 전달 패턴(GT3c)을 포함할 수 있다.
상기 제2 게이트 전극 패턴(GT3a)은 상기 제3 게이트 라인(GT2a) 및 상기 제2 액티브 패턴(AP2)과 중첩할 수 있다. 상기 제2 액티브 패턴(AP2)과 중첩하는 상기 제2 게이트 전극 패턴(GT3a)의 부분은 상부 제2 게이트 전극(GE2b)로 지칭되고 도시될 수 있다.
상기 제2 게이트 전극 패턴(GT3a)은 상기 제3 게이트 라인(GT2a)과 전기적으로 연결될 수 있다. 일 실시예에서, 상기 제2 게이트 전극 패턴(GT3a)은 상기 제3 게이트 라인(GT2a)과 상기 제1 콘택홀(CH1)을 통해 접촉할 수 있다. 상기 제3 게이트 신호(GI)는 상기 제2 게이트 전극 패턴(GT3a)으로 제공될 수 있다.
도 19를 참조하면, 상기 하부 제2 게이트 전극(GE2a), 상기 제2 액티브 패턴(AP2) 및 상기 상부 제2 게이트 전극(GE2b)은 상기 제4 트랜지스터(T4)를 구성할 수 있다. 예를 들어, 상기 하부 제2 게이트 전극(GE2a)은 도 4를 참조하여 설명한 상기 제4 트랜지스터(T4)의 상기 백-게이트 단자와 대응하고, 상기 상부 제2 게이트 전극(GE2b)은 도 4를 참조하여 설명한 상기 제4 트랜지스터의 상기 게이트 단자와 대응할 수 있다.
도 4 및 도 19를 참조하면, 상기 제5 게이트 라인(GT3b)은 상기 제1 방향(D1)으로 연장될 수 있다. 상기 제5 게이트 라인(GT3b)은 상기 제4 게이트 라인(GT2b) 및 상기 제2 액티브 패턴(AP2)과 중첩할 수 있다.
상기 제2 게이트 신호(GC)는 상기 제5 게이트 라인(GT3b)으로 제공될 수 있다. 상기 제4 게이트 라인(GT2b), 상기 제2 액티브 패턴(AP2) 및 상기 제5 게이트 라인(GT3b)은 상기 제3 트랜지스터(T3)를 구성할 수 있다. 예를 들어, 상기 제4 게이트 라인(GT2b)은 도 4를 참조하여 설명한 상기 제3 트랜지스터(T3)의 상기 백-게이트 단자와 대응하고, 상기 제5 게이트 라인(GT3b)은 도 4를 참조하여 설명한 상기 제3 트랜지스터(T3)의 상기 게이트 단자와 대응할 수 있다.
상기 제1 전달 패턴(GT3c)은 노출된 상기 제1 게이트 전극 패턴(GT1b)과 접촉할 수 있다. 상기 제1 전달 패턴(GT3c)은, 상기 제4 트랜지스터(T4)의 드레인 단자와 전기적으로 연결되어, 상기 초기화 전압(VINT)을 상기 제1 게이트 전극 패턴(GT1b)으로 전달할 수 있다.
예를 들어, 상기 제3 도전 패턴은, 금속, 금속 합금, 금속 질화물, 도전성 금속 산화물 등을 포함할 수 있다. 예를 들어, 상기 제3 도전 패턴은 상기 제1 도전 패턴 또는 상기 제2 도전 패턴과 동일한 물질을 포함할 수 있다.
도 20 내지 도 22를 참조하면, 상기 제3 도전 패턴을 커버하는 제5 절연층(128)을 형성한다. 상기 제5 절연층(128)은 제2 층간 절연층으로 지칭될 수 있다.
상기 제5 절연층(128) 위에 개구부를 갖는 제2 포토레지스트 패턴(PR2)을 형성한 후, 상기 제2 포토레지스트 패턴(PR2) 하부의 절연층들을 식각한다. 일 실시예에서, 상기 절연층들은 건식 식각 공정을 통해 식각될 수 있다. 상기 제2 포토레지스트 패턴(PR2)을 이용하는 식각 공정은 2차 건식 식각으로 지칭될 수 있다.
일 실시예에서, 상기 제5 절연층(128)은 무기 물질을 포함할 수 있다. 예를 들어, 상기 제5 절연층(128)은 실리콘 산화물을 포함하는 하부층과 실리콘 질화물을 포함하는 상부층을 포함할 수 있다.
도 20을 참조하면, 상기 제2 포토레지스트 패턴(PR2)은 상기 제1 액티브 패턴(AP1)과 중첩하는 제1 개구부(OP2a)를 포함할 수 있다.
상기 제1 개구부(OP2a)와 중첩하는 영역에서, 상기 제5 절연층(128), 상기 제4 절연층(126), 상기 제3 절연층(124), 상기 제2 절연층(122) 및 상기 제1 절연층(120)이 식각됨으로써, 상기 제1 액티브 패턴(AP1)을 노출하는 제2 콘택홀(CH2)이 형성될 수 있다.
도 21을 참조하면, 상기 제2 포토레지스트 패턴(PR2)은 상기 제1 마스크 패턴의 제1 부분(MK1a)과 제2 부분(MK1b) 사이의 간극과 중첩하는 제2 개구부(OP2b) 및 상기 제2 마스크 패턴의 제1 부분(MK2a)과 제2 부분(MK2b) 사이의 간극과 중첩하는 제3 개구부(OP2c)를 더 포함할 수 있다.
상기 제2 개구부(OP2b) 및 상기 제3 개구부(OP2c)와 중첩하는 영역에서, 상기 제5 절연층(128), 상기 버퍼층(114) 및 상기 배리어층(112)이 식각될 수 있다. 이에 따라, 상기 베이스 기판(110)의 상면이 부분적으로 노출될 수 있다.
도 22를 참조하면, 상기 제2 포토레지스트 패턴(PR2)은 벤딩 영역(BA)과 중첩하는 제4 개구부(OP2d)를 더 포함할 수 있다.
상기 제4 개구부(OP2d)와 중첩하는 영역에서, 상기 제5 절연층(128), 상기 버퍼층(114) 및 상기 배리어층(112)이 식각될 수 있다. 이에 따라, 상기 베이스 기판(110)의 상면이 부분적으로 노출될 수 있다.
이에 따라, 상기 벤딩 영역(BA)에서 무기층들이 전체적으로 제거될 수 있다.
도 23은 도 10의 III-III'선에 따른 단면도이다.
도 23 및 도 24를 참조하면, 상기 제2 포토레지스트 패턴(PR2)을 제거한 후, 상기 제5 절연층(128) 위에 개구부를 갖는 제3 포토레지스트 패턴(PR3)을 형성한다. 다음으로, 상기 제3 포토레지스트 패턴(PR3) 하부의 절연층들을 식각한다. 일 실시예에서, 상기 절연층들은 건식 식각 공정을 통해 식각될 수 있다. 상기 제3 포토레지스트 패턴(PR3)을 이용하는 식각 공정은 3차 건식 식각으로 지칭될 수 있다.
도 23을 참조하면, 상기 제3 포토레지스트 패턴(PR3)은 상기 제2 액티브 패턴(AP2)과 중첩하는 제1 개구부(OP3a)를 포함할 수 있다.
상기 제1 개구부(OP3a)와 중첩하는 영역에서, 상기 제5 절연층(128) 및 상기 제4 절연층(126)이 식각됨으로써, 상기 제2 액티브 패턴(AP2)을 노출하는 제3 콘택홀(CH3)이 형성될 수 있다.
도 24를 참조하면, 상기 제3 포토레지스트 패턴(PR3)은 상기 제1 마스크 패턴의 제1 부분(MK1a)과 제2 부분(MK1b) 사이의 간극과 중첩하는 제2 개구부(OP3b) 및 상기 제2 마스크 패턴의 제1 부분(MK2a)과 제2 부분(MK2b) 사이의 간극과 중첩하는 제3 개구부(OP3c)를 더 포함할 수 있다.
상기 제2 개구부(OP3b) 및 상기 제3 개구부(OP3c)와 중첩하는 영역에서, 상기 베이스 기판(110)이 식각된다. 이에 따라, 상기 제1 마스크 패턴과 중첩하는 제1 트렌치(TR1) 및 상기 제2 마스크 패턴과 중첩하는 제2 트렌치(TR2)가 형성될 수 있다. 상기 절연층들이 제거된 상기 제1 트렌치(TR1)와 연결된 영역은 제1 단절부(DC1)를 형성할 수 있고, 상기 제2 트렌치(TR2)와 연결된 영역은 제2 단절부(DC2)를 형성할 수 있다.
일 실시예에 따르면, 상기 베이스 기판(110)은 고분자 물질을 포함할 수 있다. 또한, 금속 산화물을 포함하는 상기 마스크 패턴은, 상기 절연층을 식각하기 위한 식각 가스에 대하여 큰 저항성을 가질 수 있다. 이에 따라, 상기 마스크 패턴 하부의 절연층들은 식각되지 않을 수 있다. 이에 따라, 상기 베이스 기판(110)의 식각 영역은 수평 방향으로 확장될 수 있다. 따라서, 상기 트렌치들(TR1, TR2)은 상기 베이스 기판(110)에 접촉하는 무기층(예를 들어, 배리어층)의 하면을 노출할 수 있다. 예를 들어, 상기 트렌치들(TR1, TR2)은 상기 배리어층(112) 하부에 언더컷을 형성할 수 있다.
따라서, 상기 제1 트렌치(TR1)은 상기 제1 단절부(DC1) 보다 큰 폭을 가질 수 있고, 상기 제2 트렌치(TR2)는 상기 제2 단절부(DC2) 보다 큰 폭을 가질 수 있다.
도 4, 도 10 및 도 25를 참조하면, 상기 제5 절연층(128) 위에 제4 도전 패턴을 형성한다.
일 실시예에서, 상기 제4 도전 패턴은, 수평 전달 배선(SD1a), 제2 전달 패턴(SD1b), 제2 초기화 전압 배선(SD1c), 제3 전달 패턴(SD1d), 제4 전달 패턴(SD1e), 제5 전달 패턴(SD1f), 제6 전달 패턴(SD1g) 및 제7 전달 패턴(SD1h)을 포함할 수 있다.
상기 수평 전달 배선(SD1a)은 상기 제1 방향(D1)으로 연장될 수 있다. 일 영역에서, 상기 수평 전달 배선(SD1a)은 도 1에서 설명된 연결 배선의 수평 연장부에 대응될 수 있다. 따라서, 데이터 전압이 상기 수평 전달 배선(SD1a)에 제공될 수 있다. 상기 데이터 전압은 도시되지 않은 다른 데이터 라인으로 전달될 수 있다. 다른 화소 영역에서 상기 수평 전달 배선(SD1a)은 상기 데이터 전압이 인가되지 않는 더미 배선일 수도 있다.
상기 제2 전달 패턴(SD1b)은 상기 제1 액티브 패턴(AP1)과 접촉할 수 있다. 상기 제2 전달 패턴(SD1b)은 이후에 형성되는 데이터 라인과 접촉하여 데이터 전압을 상기 제1 액티브 패턴(AP1)으로 전달할 수 있다.
상기 제2 초기화 전압 배선(SD1c)은 상기 제1 방향(D1)으로 연장될 수 있다. 상기 애노드 초기화 전압(AINT)은 상기 제2 초기화 전압 배선(SD1c)으로 제공될 수 있다. 상기 제2 초기화 전압 배선(SD1c)은 상기 제1 액티브 패턴(AP1)과 접촉할 수 있으며, 상기 애노드 초기화 전압(AINT)을 상기 제1 액티브 패턴(AP1)으로 전달할 수 있다.
상기 제3 전달 패턴(SD1d)은 상기 제2 액티브 패턴(AP2) 및 상기 제1 전달 패턴(GT3c)과 접촉할 수 있다. 상기 초기화 전압(VINT)은 상기 제1 초기화 전압 배선(GT2d), 상기 제2 액티브 패턴(AP2), 상기 제3 전달 패턴(SD1d) 및 상기 제1 전달 패턴(GT3c)을 통해 상기 제1 게이트 전극 패턴(GT1b)으로 전달될 수 있다.
상기 제4 전달 패턴(SD1e)은 상기 제2 액티브 패턴(AP2) 및 상기 제1 액티브 패턴(AP1)과 접촉할 수 있다. 상기 제4 전달 패턴(SD1e)은 상기 제2 액티브 패턴(AP2) 및 상기 제1 액티브 패턴(AP1)을 전기적으로 연결시킬 수 있다.
상기 제5 전달 패턴(SD1f)은 상기 제1 방향(D1)으로 연장될 수 있다. 상기 고전원 전압(ELVDD)은 상기 제5 전달 패턴(SD1f)으로 제공될 수 있다. 상기 제5 전달 패턴(SD1f)은 상기 제1 액티브 패턴(AP1)과 접촉하여, 상기 고전원 전압(ELVDD)을 상기 제1 액티브 패턴(AP1)으로 전달할 수 있다. 또한, 상기 제5 전달 패턴(SD1f)은 상기 스토리지 커패시터 전극(GT2c)와 접촉하여 상기 고전원 전압(ELVDD)을 상기 스토리지 커패시터 전극(GT2c)으로 전달할 수 있다.
상기 제6 전달 패턴(SD1g)은 상기 제1 액티브 패턴(AP1)과 접촉할 수 있다. 상기 제6 전달 패턴(SD1g)은 상기 제1 트랜지스터(T1)에서 형성된 상기 구동 전류 또는 상기 애노드 초기화 전압(AINT)을 상기 유기 발광 다이오드(OLED)로 전달할 수 있다.
상기 제7 전달 패턴(SD1h)은 상기 제2 액티브 패턴(AP2) 및 상기 제1 초기화 전압 배선(GT2d)과 접촉할 수 있다. 상기 제7 전달 패턴(SD1h)은 상기 초기화 전압(VINT)을 상기 제2 액티브 패턴(AP2)으로 전달할 수 있다.
도 4, 도 11 및 도 26을 참조하면, 상기 제4 도전 패턴을 커버하는 제6 절연층(130)을 형성한다. 상기 제6 절연층(130) 위에 제5 도전 패턴을 형성한다. 상기 제5 도전 패턴을 커버하는 제7 절연층(140)을 형성한다. 상기 제6 절연층(130) 및 상기 제7 절연층(140)은 각각 제1 비아 절연층 및 제2 비아 절연층으로 지칭되거나, 제1 유기 절연층 및 제2 유기 절연층으로 지칭될 수 있다.
일 실시예에서, 상기 제6 절연층(130) 및 상기 제7 절연층(140)은 각각, 유기 절연 물질을 포함할 수 있다. 예를 들어, 상기 제6 절연층(130) 및 상기 제7 절연층(140)은 각각, 페놀 수지, 아크릴 수지, 폴리이미드 수지, 폴리아미드 수지, 실록산 수지, 에폭시 수지 또는 이들의 조합을 포함할 수 있다.
일 실시예에서, 상기 제5 도전 패턴은, 데이터 라인(SD2a), 수직 전달 배선(SD2b), 전원 배선(SD2c) 및 제8 전달 패턴(SD2d)을 포함할 수 있다.
상기 데이터 라인(SD2a)은 상기 제2 방향(D2)으로 연장될 수 있다. 데이터 전압(DATA)은 상기 데이터 라인(SD2a) 및 상기 제2 전달 패턴(SD1b)을 통해 상기 제1 액티브 패턴(AP1)으로 전달될 수 있다.
상기 수직 전달 배선(SD2b)은 상기 제2 방향(D2)으로 연장될 수 있다. 일 영역에서, 상기 수직 전달 배선(SD2b)은 도 1에서 설명된 연결 배선의 수평 연장부에 대응될 수 있다. 일 영역에서 상기 수직 전달 배선(SD2b)은 상기 수평 전달 배선(SD1a)과 접촉할 수 있다. 예를 들어, 제1 데이터 전압은 상기 데이터 라인(SD2a)을 통해 상기 제1 액티브 패턴(AP1)으로 전달되고, 상기 제1 데이터 전압과 다른 제2 데이터 전압은 상기 수직 전달 배선(SD2b)을 통해 상기 수평 전달 배선(SD1a)과 도시되지 않은 다른 데이터 라인으로 전달될 수 있다.
다른 화소 영역에서 상기 수평 전달 배선(SD1a)은 상기 데이터 전압이 인가되지 않는 더미 배선일 수 있으며, 상기 더미 배선은 상기 수직 전달 배선(SD1a)과 접촉하지 않을 수도 있다.
일 실시예에서, 상기 수직 전달 배선(SD2b)은 상기 제1 초기화 전압 배선(GT2d), 상기 제2 초기화 전압 배선(SD1c) 및 상기 제5 전달 패턴(SD1f)과 중첩할 수 있다. 따라서, 상기 제1 초기화 전압 배선(GT2d), 상기 제2 초기화 전압 배선(SD1c) 및 상기 제5 전달 패턴(SD1f)은 상기 수직 전달 배선(SD2b)을 차폐할 수 있다.
상기 제8 전달 패턴(SD2d)은 상기 제6 전달 패턴(SD1g)과 접촉할 수 있다. 상기 제8 전달 패턴(SD2d)은 상기 제6 전달 패턴(SD1g)으로부터 상기 구동 전류 또는 상기 애노드 초기화 전압(AINT)을 상기 유기 발광 다이오드(OLED)로 전달할 수 있다.
도 27을 참조하면, 상기 제6 절연층(130)은 상기 벤딩 영역(BA)에서, 무기층들이 제거된 영역을 충진하고 평탄화할 수 있다.
상기 제5 도전 패턴은 상기 벤딩 영역(BA)에 배치되는 벤딩 전달 배선(TL)을 더 포함할 수 있다. 상기 벤딩 전달 배선(TL)은 도 1에 도시된 전달 영역(TA)에 배치되는 전달 배선들과 전기적으로 연결될 수 있다.
상기 제7 절연층(140)은 상기 벤딩 영역(BA)에서 상기 벤딩 전달 배선(TL)을 커버할 수 있다.
상기 제4 도전 패턴 및 상기 제5 도전 패턴은 각각, 금속, 금속 합금, 금속 질화물, 도전성 금속 산화물 등을 포함할 수 있다. 예를 들어, 상기 제4 도전 패턴 및 상기 제5 도전 패턴은 각각, 금(Au), 은(Ag), 알루미늄(Al), 구리(Cu), 니켈(Ni) 백금(Pt), 마그네슘(Mg), 크롬(Cr), 텅스텐(W), 몰리브덴(Mo), 티타늄(Ti), 탄탈륨(Ta) 또는 이들의 합금을 포함할 수 있으며, 단일층 또는 서로 다른 금속층을 포함하는 다층구조를 가질 수 있다. 예를 들어, 상기 제4 도전 패턴 및 상기 제5 도전 패턴 중 적어도 하나는 알루미늄을 포함하는 단층 구조 또는 다층 구조를 가질 수 있다.
도 28을 참고하면, 상기 제7 절연층(140) 위에 유기 발광 다이오드(150)의 제1 전극(EL1) 및 화소 정의층(PDL)을 형성한다. 일 실시예에서, 상기 제1 전극(EL1)은 도 11에 도시된 제8 전달 패턴(SD2d)와 접촉할 수 있다. 또한, 상기 제1 전극(EL1)은 상기 수직 전달 배선(SD2b) 및 상기 전원 배선(SD2c) 중 적어도 하나와 전체적으로 또는 부분적으로 중첩할 수 있다. 그러나, 본 발명의 실시예들은 이에 한정되지 않으며, 상기 제1 전극(EL1)은 필요에 따라 다양한 배치 및 형상을 가질 수 있다.
상기 제1 전극(EL1)은 애노드로 작동할 수 있다. 예를 들어, 상기 제1 전극(EL1)은, 발광 타입에 따라 투과 전극으로 형성되거나, 반사 전극으로 형성될 수 있다. 상기 제1 전극(EL1)이 투과 전극으로 형성되는 경우, 상기 제1 전극(EL1)은 인듐 주석 산화물, 인듐 아연 산화물, 아연 주석 산화물, 인듐 산화물, 아연 산화물, 주석 산화물 등을 포함할 수 있다. 상기 제1 전극(EL1)이 반사 전극으로 형성되는 경우, 금(Au), 은(Ag), 알루미늄(Al), 구리(Cu), 니켈(Ni) 백금(Pt), 마그네슘(Mg), 크롬(Cr), 텅스텐(W), 몰리브덴(Mo), 티타늄(Ti) 등을 포함할 수 있으며, 상기 투과 전극에 사용된 물질과의 적층 구조를 가질 수도 있다.
상기 화소 정의층(PDL)은 상기 제1 전극(EL1)의 적어도 일부와 중첩하는 개구부를 갖는다. 예를 들어, 상기 화소 정의층(PDL)은 유기 절연 물질을 포함할 수 있다.
상기 제1 전극(EL1) 위에는 발광 유기층(OL)이 형성된다. 상기 발광 유기층(OL)은 적어도 발광층을 포함할 수 있으며, 보조층, 정공 주입층, 정공 수송층, 전자 수송층 및 전자 주입층 중 적어도 하나 이상의 기능층을 더 포함할 수 있다.
일 실시예에서, 상기 발광 유기층(OL)은 적색, 녹색 또는 청색광을 발광할 수 있다. 다른 실시예에서 상기 발광 유기층(OL)이 백색을 발광하는 경우, 상기 발광 유기층(OL)은 적색발광층, 녹색발광층, 청색발광층을 포함하는 다중 발광 구조를 포함할 수 있거나, 적색, 녹색, 청색 발광물질을 포함하는 단일 발광 구조를 포함할 수 있다.
상기 발광 유기층(OL) 위에는 제2 전극(EL2)이 형성된다. 상기 제2 전극(EL2)은 상기 표시 장치의 발광 타입에 따라 투과 전극으로 형성되거나, 반사 전극으로 형성될 수 있다. 예를 들어, 상기 제2 전극(EL2)은, 금속, 합금, 금속 질화물, 금속 불화물, 도전성 금속 산화물 또는 이들의 조합을 포함할 수 있다.
일 실시예에서, 상기 발광 유기층(OL) 및 제2 전극(EL2)은 증착 공정에 의해 형성될 수 있다. 예를 들어, 상기 발광 유기층(OL) 및 제2 전극(EL2)은 진공 증착 공정에 의해 형성될 수 있다.
일 실시예에서, 상기 발광 유기층(OL)의 적어도 일부 및 상기 제2 전극(EL2)은 공통층으로 형성될 수 있다. 따라서, 상기 발광 유기층(OL) 및 상기 제2 전극(EL2)은 도 29에 도시된 것과 같이 기능 영역으로 연장될 수 있다.
도 29를 참조하면, 상기 기능 영역에는 댐 구조물(DM)이 형성될 수 있다. 상기 댐 구조물(DM)은 상기 제1 트렌치(TR1) 및 상기 제2 트렌치(TR2) 사이에 배치될 수 있다.
일 실시예에서, 상기 댐 구조물(DM)은 상기 제2 트렌치(TR2)를 둘러싸는 형상을 가질 수 있다.
상기 댐 구조물(DM)은 유기 물질을 포함할 수 있다. 예를 들어, 상기 댐 구조물(DM)은, 상기 제6 절연층(130), 상기 제7 절연층(140) 및 상기 화소 정의층(PDL) 중 적어도 하나와 동일한 층으로부터 형성된 패턴을 포함할 수 있으며, 적정한 높이를 갖기 위하여 둘 이상의 패턴이 적층된 구조를 가질 수 있다.
상기 기능 영역에는 유기 발광 다이오드의 발광 유기층(OL) 및 제2 전극(EL2)의 적어도 일부와 동일한 층으로부터 형성된 더미층(OL', EL2')이 배치될 수 있다.
일 실시예에 따르면, 상기 발광 유기층(OL)은 발광 호스트와 도펀트를 포함하는 발광층을 포함할 수 있으며, 보조층, 정공 주입층, 정공 수송층, 전자 수송층 및 전자 주입층 중 적어도 하나 이상의 기능층을 더 포함할 수 있다. 일 실시예에 따르면, 상기 발광층은 상기 제1 전극(EL1)과 중첩하는 영역에 선택적으로 형성될 수 있으며, 상기 기능층 중 적어도 하나는 공통층으로 형성될 수 있다.
따라서, 상기 발광 유기층(OL)과 유기 더미층(OL')은 서로 다른 물질을 포함할 수 있다. 예를 들어, 상기 유기 더미층(OL')은 상기 기능층을 구성하는 물질을 포함하고, 상기 발광 유기층(OL)은 상기 제1 전극(EL1)과 중첩하는 영역에서, 상기 기능층을 구성하는 물질 및 상기 발광층을 구성하는 물질을 포함할 수 있다.
상기 기능 영역에서, 상기 더미층(OL', EL2')은 상기 단절부들(DC1, DC2)에 의해 단절될 수 있다. 또한, 상기 더미층(OL', EL2')이 상기 단절부들(DC1, DC2)을 따라 수직 방향으로 연장되더라도, 진공 증착 공정의 이방성 증착에 의해, 상기 더미층(OL', EL2')은 상기 트렌치들(TR1, TR2)을 부분적으로 커버하는 배리어층(112)의 하면 및 상기 트렌치들(TR1, TR2)의 내측면 상에 형성될 수 없다. 따라서, 상기 더미층(OL', EL2')은 상기 트렌치들(TR1, TR2)에 의해 명확하게 단절될 수 있다. 상기 더미층(OL', EL2')의 일부(OL", EL2")는 상기 트렌치들(TR1, TR2)의 저면 상에 배치될 수 있다.
도 30 및 도 31을 참조하면, 상기 유기 발광 다이오드(150) 위에 봉지층(160)을 형성한다.
예를 들어, 상기 봉지층(160)은 무기막과 유기막의 적층 구조를 가질 수 있다. 일 실시예에서, 상기 봉지층(160)은 제1 무기막(162), 상기 제1 무기막(162) 위에 배치되는 유기막(164) 및 상기 유기막(164) 위에 배치되는 제2 무기막(166)을 포함할 수 있다.
예를 들어, 상기 유기막(164)은, 폴리아크릴레이트, 에폭시 수지 등과 같은 고분자 경화물을 포함할 수 있다.
예를 들어, 상기 무기막들(162, 166)은, 실리콘 산화물, 실리콘 질화물, 실리콘 탄화물, 알루미늄 산화물, 탄탈륨 산화물, 하프늄 산화물, 지르코늄 산화물, 티타늄 산화물 등을 포함할 수 있다.
도 31을 참조하면, 상기 봉지층(160)은 상기 기능 영역으로 연장될 수 있다.
일 실시예에서, 상기 봉지층(160)의 제1 무기막(162)은 상기 제1 트렌치(TR1) 및 상기 제2 트렌치(TR2)의 내면을 따라 연장될 수 있다. 상기 봉지층의 제 제2 무기막(166)은 상기 제2 트렌치(TR2)의 내면을 따라 연장될 수 있다.
상기 제1 단절부(DC1) 및 상기 제1 트렌치(TR1) 내에는 상기 봉지층의 유기막(164)의 일부가 배치될 수 있다. 상기 제1 트렌치(TR1) 내에 배치된 상기 유기막(164)의 부분은 제1 충진부(AC1)로 지칭될 수 있다. 일 실시예에서, 상기 제1 충진부(AC1)의 폭은 상기 제1 단절부(DC1)의 폭보다 크다. 따라서, 상기 제1 충진부(AC1)은 앵커 형상을 가질 수 있다.
상기 댐 구조물(DM)은 상기 유기막(164)을 형성할 때, 액상 조성물의 오버플로우를 제어할 수 있다. 따라서, 상기 유기막(164)의 경계는 상기 댐 구조물(DM)에 의해 제어될 수 있으며, 상기 제2 트렌치(TR2) 내에는 상기 유기막(164)이 배치되지 않을 수 있다.
도 32 및 도 33을 참조하면, 상기 봉지층(160) 위에 오버코팅층(OC)을 형성한다. 상기 오버코팅층(OC) 위에 하부 패시베이션층(182)을 형성한다. 상기 하부 패시베이션층(182) 위에 터치 스크린 구조물(TS)을 형성한다.
일 실시예에 따르면, 상기 터치 스크린 구조물(TS)은 서로 교차하는 방향으로 연장되는 제1 감지 전극(TE1) 및 제2 감지 전극을 포함할 수 있다. 상기 제1 감지 전극(TE1)과 상기 제2 감지 전극은 동일한 층에 배치될 수 있다. 예를 들어, 상기 제1 감지 전극(TE1)은 연속적으로 연장되는 패턴 형상을 가질 수 있고, 상기 제2 감지 전극은 서로 이격되는 제1 전극 패턴(TE2a)과 제2 전극 패턴(TE2b)을 포함할 수 있다. 상기 제1 전극 패턴(TE2a)과 상기 제2 전극 패턴(TE2b)은 브릿지 패턴(BR)에 의해 서로 전기적으로 연결될 수 있다.
예를 들어, 상기 하부 패시베이션층(182) 위에 상기 브릿지 패턴(BR)을 형성한다. 상기 브릿지 패턴(BR)을 커버하는 터치 절연층(184)를 형성한다. 상기 터치 절연층(184) 위에 상기 제1 감지 전극(TE1) 및 상기 제2 감지 전극을 형성한다. 상기 제1 감지 전극(TE1) 및 상기 제2 감지 전극을 커버하는 터치 보호층(186)을 형성한다.
상기 하부 패시베이션층(182), 상기 터치 절연층(184) 및 상기 터치 보호층(186)은 각각, 무기 물질, 유기 물질 또는 이들의 조합을 포함할 수 있다.
상기 오버코팅층(OC)은 유기 물질을 포함한다. 예를 들어, 상기 오버코팅층(OC)은 페놀 수지, 아크릴 수지, 폴리이미드 수지, 폴리아미드 수지, 실록산 수지, 에폭시 수지 또는 이들의 조합을 포함할 수 있다.
도 33을 참조하면, 상기 오버코팅층(OC)은 상기 기능 영역으로 연장될 수 있다. 상기 오버 코팅층(OC)은 상기 기능 영역을 평탄화할 수 있다. 상기 오버코팅층(OC) 위에는, 상기 표시 영역으로부터 연장된 상기 하부 패시베이션층(182), 상기 터치 절연층(184) 및 상기 터치 보호층(186)이 배치될 수 있다.
일 실시예에서, 상기 제2 단절부(DC1) 및 제2 트렌치(TR2) 내에는 상기 오버코팅층(OC)의 일부가 배치될 수 있다. 상기 제2 트렌치(TR2) 내에 배치된 상기 오버코팅층(OC)의 부분은 제2 충진부(AC2)로 정의될 수 있다. 일 실시예에서, 상기 제2 충진부(AC2)의 폭은 상기 제2 단절부(DC2)의 폭보다 크다. 따라서, 상기 제2 충진부(AC2)는 앵커 형상을 가질 수 있다.
일 실시예에서, 상기 마스크 패턴의 제1 부분과 제2 부분 사이의 간극은 슬릿으로 지칭될 수 있다. 즉, 상기 봉지층의 유기막(164) 및 상기 오버코팅층(OC)은 각각, 상기 제1 마스크 패턴의 슬릿과 상기 제2 마스크 패턴의 슬릿을 지나 상기 트렌치로 연장될 수 있다.
상기에 따라, 표시 패널이 제조될 수 있다. 상기 표시 패널은, 도 3에 도시된 것과 같이 편광층(200)과 결합될 수 있다. 상기 편광층(200)과 결합된 후에 또는 상기 편광층(200)과 결합되기 전에, 관통부(TH)에 대응하는 영역을 제거할 수 있다.
일 실시예에서, 상기 제1 트렌치(TR1) 및 상기 제1 마스크 패턴이 배치된 상기 댐 구조물(DM)과 상기 표시 영역 사이의 영역은 제1 차단 영역(SA1)으로 지칭될 수 있다. 상기 제2 트렌치(TR2) 및 상기 제2 마스크 패턴이 배치된, 상기 댐 구조물(DM)과 상기 관통부(TH) 사이의 영역은 제2 차단 영역(SA2)으로 지칭될 수 있다.
본 발명의 실시예들에 따르면, 산화물 반도체를 포함하며, 표시 영역 내에 배치된 기능 영역을 갖는 표시 장치를 제조함에 있어서, 금속 산화물층을 이용하여 상기 기능 영역에 배치되는 마스크 패턴을 형성하고, 상기 표시 영역 내의 화소 구조물을 형성하기 위한 식각 공정에서 상기 마스크 패턴을 이용하여, 상기 기능 영역 내에 트렌치를 형성할 수 있다. 이에 따라, 상기 트렌치를 형성하기 위한 추가적인 포토리소그라피 공정을 생략할 수 있다.
상술한 바에서는, 본 발명의 예시적인 실시예들을 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 것이다.
본 발명은 다양한 표시 장치들에 적용될 수 있다. 예를 들면, 본 발명은 차량용, 선박용 및 항공기용 디스플레이 장치들, 휴대용 통신 장치들, 전시용 또는 정보 전달용 디스플레이 장치들, 의료용 디스플레이 장치들 등과 같은 다양한 디스플레이 기기들에 적용 가능하다.

Claims (29)

  1. 표시 영역 및 상기 표시 영역에 의해 적어도 일부가 둘러싸여지며 관통부를 갖는 기능 영역을 포함하는 표시 장치에 있어서, 상기 표시 장치는,
    베이스 기판 위에 배치되며 상기 기능 영역에서 단절부를 갖는 절연층;
    상기 표시 영역에서 상기 베이스 기판 위에 배치되는 화소 어레이; 및
    평면도 상에서 상기 단절부를 따라 연장되며 금속 산화물을 포함하는 마스크 패턴을 포함하는 표시 장치.
  2. 제1항에 있어서, 상기 관통부 내에 적어도 일부가 배치되는 기능성 모듈을 더 포함하는 것을 특징으로 하는 표시 장치.
  3. 제2항에 있어서, 상기 기능성 모듈은, 카메라 모듈, 얼굴 인식 센서 모듈, 동공 인식 센서 모듈, 가속도 센서 모듈, 지자기 센서 모듈, 근접 센서 모듈, 적외선 센서 모듈 및 조도 센서 모듈 중에서 적어도 하나를 포함하는 것을 특징으로 하는 표시 장치.
  4. 제1항에 있어서, 상기 단절부는 상기 관통부를 둘러싸는 형상을 갖는 것을 특징으로 하는 표시 장치.
  5. 제1항에 있어서, 상기 베이스 기판은 상기 단절부와 연결되는 트렌치를 포함하는 것을 특징으로 하는 표시 장치.
  6. 제5항에 있어서, 상기 절연층은 상기 마스크 패턴 아래에 배치되는 것을 특징으로 하는 표시 장치.
  7. 제6항에 있어서, 상기 절연층은 상기 트렌치를 부분적으로 커버하여 언더컷 구조를 형성하는 것을 특징으로 하는 표시 장치.
  8. 제1항에 있어서,
    상기 화소 어레이를 커버하며 적어도 유기막을 포함하는 봉지층; 및
    상기 기능 영역에 배치되며 상기 유기막의 경계를 제어하는 댐 구조물을 더 포함하는 것을 특징으로 하는 표시 장치.
  9. 제8항에 있어서, 상기 단절부 및 상기 마스크 패턴은 상기 댐 구조물과 상기 표시 영역 사이에 배치되는 것을 특징으로 하는 표시 장치.
  10. 제8항에 있어서, 상기 유기막의 일부는 상기 단절부 내에 배치되는 것을 특징으로 하는 표시 장치.
  11. 제8항에 있어서, 상기 단절부 및 상기 마스크 패턴은 상기 댐 구조물과 상기 관통부 사이에 배치되는 것을 특징으로 하는 표시 장치.
  12. 제11항에 있어서, 상기 봉지층 위에 배치되며 유기 물질을 포함하는 오버코팅층을 더 포함하고, 상기 오버코팅층의 일부는 상기 단절부 내에 배치되는 것을 특징으로 하는 표시 장치.
  13. 제1항에 있어서, 상기 마스크 패턴은 서로 이격된 제1 부분 및 제2 부분을 포함하는 것을 특징으로 하는 표시 장치.
  14. 제1항에 있어서, 상기 화소 어레이는, 산화물 반도체를 포함하는 구동 소자를 포함하는 것을 특징으로 하는 표시 장치.
  15. 제14 항에 있어서, 상기 산화물 반도체는 상기 마스크 패턴과 동일한 물질을 포함하는 것을 특징으로 하는 표시 장치.
  16. 제1 항에 있어서, 상기 화소 어레이는,
    실리콘을 포함하는 제1 액티브 패턴;
    상기 제1 액티브 패턴과 중첩하는 제1 게이트 전극을 포함하는 제1 도전 패턴;
    금속 산화물을 포함하는 제2 액티브 패턴;
    상기 제2 액티브 패턴 아래에 배치되며 상기 제2 액티브 패턴과 중첩하는 하부 제2 게이트 전극을 포함하는 제2 도전 패턴; 및
    상기 제2 액티브 패턴 위에 배치되며 상기 제2 액티브 패턴과 중첩하며 상기 하부 제2 게이트 전극과 전기적으로 연결되는 상부 제2 게이트 전극을 포함하는 제3 도전 패턴을 포함하는 것을 특징으로 하는 표시 장치.
  17. 제16 항에 있어서, 상기 화소 어레이는,
    상기 제3 도전 패턴 위에 배치되며 제1 방향으로 연장되는 수평 전달 배선을 포함하는 제4 도전 패턴; 및
    상기 제4 도전 패턴 위에 배치되며 상기 제1 방향과 교차하는 제2 방향으로 연장되며 상기 수평 전달 배선과 전기적으로 연결되는 수직 전달 배선을 더 포함하는 것을 특징으로 하는 표시 장치.
  18. 제17 항에 있어서, 상기 제4 도전 패턴은, 상기 제2 방향으로 연장되는 제1 데이터 라인을 더 포함하고,
    상기 수평 전달 배선은, 상기 제1 데이터 라인과 이격된 제2 데이터 라인과 전기적으로 연결되는 것을 특징으로 하는 표시 장치.
  19. 제1항에 있어서, 상기 화소 어레이는, 제1 전극, 상기 제1 전극 위에 배치된 발광 유기층 및 상기 발광 유기층 위에 배치된 제2 전극을 포함하는 유기 발광 다이오드를 포함하고,
    상기 기능 영역에는, 상기 발광 유기층 및 상기 제2 전극 중 적어도 일부와 동일한 물질을 포함하는 더미층이 배치되고,
    상기 더미층은, 상기 단절부에 의해 단절된 것을 특징으로 하는 표시 장치.
  20. 관통부를 포함하는 베이스 기판;
    상기 베이스 기판 위에 배치되며 평면도 상에서 상기 관통부를 둘러싸는 단절부를 포함하는 절연층;
    상기 베이스 기판 위에 표시 영역에 배치되는 화소 어레이; 및
    상기 화소 어레이와 이격되어 평면도 상에서 상기 단절부를 따라 연장되는 마스크 패턴를
    포함하는 표시 장치.
  21. 제20항에 있어서, 상기 관통부 내에 적어도 일부가 배치되는 기능성 모듈을 더 포함하는 것을 특징으로 하는 표시 장치.
  22. 제20항에 있어서,
    상기 화소 어레이를 커버하며 적어도 유기막을 포함하는 봉지층을 더 포함하는 것을 특징으로 하는 표시 장치.
  23. 제22항에 있어서, 상기 유기막의 일부는 상기 단절부 내에 배치되는 것을 특징으로 하는 표시 장치.
  24. 제22항에 있어서, 상기 봉지층 위에 배치되며 유기 물질을 포함하는 오버코팅층을 더 포함하고, 상기 오버코팅층의 일부는 상기 단절부 내에 배치되는 것을 특징으로 하는 표시 장치.
  25. 제22항에 있어서, 상기 마스크 패턴은 서로 이격된 제1 부분 및 제2 부분을 포함하며, 상기 유기막은 상기 제1 부분 및 상기 제2 부분 사이를 지나 상기 단절부로 연장되는 것을 특징으로 하는 표시 장치.
  26. 제20항에 있어서, 상기 화소 어레이는,
    실리콘을 포함하는 제1 액티브 패턴; 및
    상기 마스크 패턴과 동일한 금속 산화물을 포함하는 제2 액티브 패턴을 포함하는 것을 특징으로 하는 표시 장치.
  27. 표시 영역 및 상기 표시 영역에 의해 적어도 일부가 둘러싸여지며 관통부를 갖는 기능 영역을 포함하는 표시 장치에 있어서, 상기 표시 장치는,
    상기 표시 영역에서 베이스 기판 위에 배치되며, 금속 산화물을 포함하는 액티브 패턴을 포함하는 화소 어레이;
    상기 기능 영역에서 상기 관통부를 둘러싸는 형상을 가지는 금속 산화물 패턴을 포함하는 표시 장치.
  28. 제27항에 있어서, 상기 베이스 기판은 상기 금속 산화물 패턴과 중첩하는 트렌치를 포함하는 것을 특징으로 하는 표시 장치.
  29. 제27항에 있어서, 상기 화소 어레이를 커버하는 유기막을 더 포함하고, 상기 금속 산화물 패턴은 슬릿을 포함하고, 상기 유기막의 일부는 상기 슬릿을 지나 상기 베이스 기판을 향하여 연장되는 것을 특징으로 하는 표시 장치.
KR1020200134659A 2020-10-16 2020-10-16 표시 장치 KR20220051097A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200134659A KR20220051097A (ko) 2020-10-16 2020-10-16 표시 장치
US17/358,518 US20220123075A1 (en) 2020-10-16 2021-06-25 Display device
CN202111197226.1A CN114388588A (zh) 2020-10-16 2021-10-14 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200134659A KR20220051097A (ko) 2020-10-16 2020-10-16 표시 장치

Publications (1)

Publication Number Publication Date
KR20220051097A true KR20220051097A (ko) 2022-04-26

Family

ID=81185537

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200134659A KR20220051097A (ko) 2020-10-16 2020-10-16 표시 장치

Country Status (3)

Country Link
US (1) US20220123075A1 (ko)
KR (1) KR20220051097A (ko)
CN (1) CN114388588A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11830439B2 (en) 2021-12-29 2023-11-28 Samsung Display Co., Ltd. Display apparatus

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11552143B1 (en) * 2022-04-29 2023-01-10 Applied Materials, Inc. OLED panel with trench overhang structures

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180017280A (ko) * 2016-08-08 2018-02-21 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102562901B1 (ko) * 2018-03-26 2023-08-04 삼성디스플레이 주식회사 디스플레이 장치
KR20200041420A (ko) * 2018-10-11 2020-04-22 삼성디스플레이 주식회사 표시 패널

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11830439B2 (en) 2021-12-29 2023-11-28 Samsung Display Co., Ltd. Display apparatus

Also Published As

Publication number Publication date
CN114388588A (zh) 2022-04-22
US20220123075A1 (en) 2022-04-21

Similar Documents

Publication Publication Date Title
KR20200057142A (ko) 표시 장치
US11899863B2 (en) Organic light emitting diode display device including touch sensor and manufacturing method of same
US20200203442A1 (en) Display panel
KR20190067048A (ko) 유기발광 표시장치
KR20220051097A (ko) 표시 장치
KR20210086306A (ko) 유기 발광 다이오드 표시 장치 및 그 제조 방법
US20220293640A1 (en) Display device
US10665820B2 (en) Display device
KR20210021218A (ko) 표시 장치
KR20210126187A (ko) 표시 장치 및 표시 장치의 제조 방법
US20230309353A1 (en) Display panel and display device
KR20210074549A (ko) 유기발광 표시장치
KR20190073732A (ko) 유기발광 표시장치
CN113097250A (zh) 有机发光显示装置
CN113035908A (zh) 有机发光显示装置
KR20210055832A (ko) 표시 장치
US11626473B2 (en) Organic light-emitting diode display device having a second electrode with improved electrical contact with a connection electrode in a contact area
US20240234386A9 (en) Light emitting display device and manufacturing method thereof
US20240136337A1 (en) Light emitting display device and manufacturing method thereof
US20230216002A1 (en) Display panel and method of manufacturing the same
US11985871B2 (en) Display device and method of manufacturing same
US20240023385A1 (en) Electroluminescence Display
US20230359300A1 (en) Touch Display Substrate, Manufacturing Method Therefor, and Touch Display Device
KR102433198B1 (ko) 유기발광 표시장치
KR20240099531A (ko) 표시 장치 및 이의 제조 방법