KR102545577B1

KR102545577B1 - 시험 장치

Info

Publication number: KR102545577B1
Application number: KR1020217033908A
Authority: KR
Inventors: 나오요시 와타나베; 시게유키 사토; 료이치 유쓰미
Original assignee: 주식회사 아도반테스토; 토에이 과학 산업 주식회사
Priority date: 2020-02-10
Filing date: 2020-12-15
Publication date: 2023-06-21
Also published as: WO2021161644A1; JP7323127B2; CN113748350A; US20220050136A1; KR20210140749A; JP2021128954A; TW202134669A; TWI757030B

Abstract

시험 장치(100)는, 자기 저항 메모리 혹은 자기 센서를 포함하는 피시험 디바이스(12)가 형성된 피시험 웨이퍼(10)를 시험한다. 스테이지(130)에는, 시험 공정에서 피시험 웨이퍼(10)가 탑재된다. 자기장 인가 장치(140)는, 시험 공정에서 피시험 웨이퍼(10)에 자기장(B_EX)을 인가한다. 시험용 프로브 카드(160)는, 시험 공정에서 사용되고, 진단용 웨이퍼(170)는, 복수의 자기 검출 유닛(172)이 형성되어 있고, 시험 장치(100)의 진단 공정에서, 피시험 웨이퍼(10) 대신 스테이지(130)에 탑재되고, 각 자기 검출 유닛(172)에 의해 자기장 인가 장치(140)가 발생하는 자기장(B_EX)을 측정 가능하다. 진단용 프로브 카드(180)는, 진단 공정에서 시험용 프로브 카드(160) 대신 사용된다.

Description

시험 장치

본 개시는, 반도체 시험 장치에 관한 것이다.

차세대의 메모리로서, 자기 저항 메모리(MRAM: Magnetoresistive Random Access Memory)가 개발되어 있다. 자기 저항 메모리는, 자기 터널 접합(MTJ: Magnetic Tunnel Junction)의 자화 상태를 이용하여 정보를 기록하기 때문에, SRAM(Static RAM)이나 DRAM(Dynamic RAM) 등의 전하를 이용한 메모리와 달리, 비휘발성을 구비한다.

MRAM은, 데이터의 기록에 있어서, MTJ에 자기장을 인가하는 것에 의해, MTJ의 자화의 상태를 변화시킬 필요가 있다. 즉, 외부의 자기장에 의해 MTJ의 자화의 상태가 변화되면, 데이터가 파괴된다. 그 때문에, MRAM은, 전기적 특성에 더하여, 외부 인가 자기장 등의 자기적 특성도 포함하여 이후, 사양이 정해지고, MRAM은, 조립 공정 전에 자기적 특성을 시험할 필요가 있다.

일본국 특허공개공보 2007-024518호 공보 일본국 특허공개공보 2008-139305호 공보 일본국 특허공개공보 2004-151056호 공보 일본국 특허공개공보 2012-198102호 공보

MRAM 디바이스는, DRAM 등과 같이 칩에 다이싱되기 전의 웨이퍼 상태로 시험된다. 시험 장치는, 광범위에 걸쳐 외부 자기장을 인가한 상태에서, 복수의 칩을 동시에 시험한다. 여기서, 시험 장치는, 광범위하게 분포하는 복수의 칩에 대해, 사양을 만족하는 외부 자기장이 인가되어 있을 것을 보증할 필요가 있다.

종래에는, 시험 장치와는 별도로, 시판되고 있는 자기 센서를 마련하고, 자기 센서를, 외부 자기장을 인가해야 하는 영역의 근방에 배치하여 외부 자기장을 측정할 필요가 있었다. 이 수법에서는, 자기 센서와, 실제의 웨이퍼의 높이 방향의 위치를 완전히 일치시키는 것이 어렵다. 자기장의 강도는, 거리에 2승에 반비례하기 때문에, 약간의 위치의 어긋남은, 큰 측정 오차가 되어서 나타나기 때문에, 종래의 시판되고 있는 자기 센서에 의해 측정한 자기장은, 웨이퍼 상의 MRAM 디바이스에 인가될 실제의 자기장과 다른 값을 나타낸다.

또한, 시판되고 있는 자기 센서를 사용할 경우, 그 사이즈적, 비용적인 관점에서, 사용할 수 있는 자기 센서의 개수는 한정된다. 따라서, 몇 점의 자기장은 측정할 수 있지만, 공간적인 자기장의 분포를 측정하는 것은 어렵다.

여기서는 MRAM 디바이스를 예로 설명했지만, 자기 센서가 집적화된 칩의 시험 장치에 있어서도, 같은 문제가 생긴다.

본 개시는 상기 문제를 해결하기 위한 것으로, 그 일 실시예의 예시적인 일 목적은, 웨이퍼 상의 디바이스에 인가되는 자기장을 측정 가능한 시험 장치의 제공에 있다.

본 발명의 일 실시예는, 자기 저항 메모리 또는 자기 센서를 포함하는 피시험 디바이스가 형성된 피시험 웨이퍼를 시험하는 시험 장치에 관한 것이다. 시험 장치는, 테스트 헤드; 시험 공정에서 피시험 웨이퍼가 탑재되는 스테이지; 시험 공정에서 피시험 웨이퍼에 자기장을 인가하는 자기장 인가 장치; 시험 공정에서 사용되고, 피시험 웨이퍼에 대해 프로브 접촉 가능하게 구성되는 시험용 프로브 카드; 복수의 자기 검출 유닛이 형성되어 있고, 시험 장치의 진단 공정에서, 피시험 웨이퍼 대신 스테이지에 탑재되고, 각 자기 검출 유닛에 의해 자기장 인가 장치가 발생하는 자기장을 측정 가능한 진단용 웨이퍼; 및 진단 공정에서 시험용 프로브 카드 대신 사용되고, 진단용 웨이퍼에 대해 프로브 접촉 가능하게 구성되는 진단용 프로브 카드를 구비한다.

한편, 이상의 구성 요소를 임의로 조합한 것, 혹은 본 개시의 표현을, 방법, 장치 등 사이에서 변환한 것도, 본 개시의 실시예로서 유효하다.

본 개시의 일 실시예에 의하면, 웨이퍼 상의 디바이스에 인가되는 자기장을 측정할 수 있다.

도 1은 피시험 웨이퍼를 나타내는 도면이다.
도 2는 실시예 1에 따른 시험 장치의 블록도이다.
도 3은 진단용 웨이퍼를 나타내는 도면이다.
도 4는 진단 공정에서의 시험 장치의 구성을 나타내는 도면이다.
도 5는 자기장 인가 장치의 단면도이다.
도 6은 변형예 1에 따른 시험 장치를 나타내는 도면이다.
도 7은 변형예 2에 따른 시험 장치를 나타내는 도면이다.
도 8은 변형예 3에 따른 시험 장치를 나타내는 도면이다.
도 9는 변형예 1에 따른 자기장 인가 장치의 단면도이다.
도 10의 (a) 내지 (c)는 변형예 5에 따른 자기 검출 유닛 및 테스트 헤드의 회로도이다.
도 11은 실시예 2에 따른 시험 장치의 블록도이다.
도 12는 실시예 3에 따른 시험 장치의 블록도이다.

(실시예의 개요)

본 개시의 몇몇 예시적인 실시예의 개요를 설명한다. 이 개요는, 후술하는 상세한 설명의 서론으로서, 실시예의 기본적인 이해를 목적으로 하여, 1개 또는 복수의 실시예의 몇몇 개념을 간략화하여 설명하는 것이고, 발명 혹은 개시의 범위를 한정하는 것이 아니다. 또한 이 개요는, 생각되는 모든 실시예의 포괄적인 개요가 아니고, 실시예의 불가결한 구성 요소를 한정하는 것이 아니다. 편의상, "일 실시예"는, 본 명세서에 개시하는 하나의 실시예(실시예나 변형예) 또는 복수의 실시예(실시예나 변형예)를 가리키는 것으로 사용하는 경우가 있다.

일 실시예에 따른 시험 장치는, 자기 저항 메모리 또는 자기 센서를 포함하는 피시험 디바이스가 형성된 피시험 웨이퍼를 시험한다. 시험 장치는, 테스트 헤드; 시험 공정에서 피시험 웨이퍼가 탑재되는 스테이지; 시험 공정에서 피시험 웨이퍼에 자기장을 인가하는 자기장 인가 장치; 시험 공정에서 사용되고, 피시험 웨이퍼에 대해 프로브 접촉 가능하게 구성되는 시험용 프로브 카드; 복수의 자기 검출 유닛이 형성되어 있고, 시험 장치의 진단 공정에서, 피시험 웨이퍼 대신 스테이지에 탑재되고, 각 자기 검출 유닛에 의해 자기장 인가 장치가 발생하는 자기장을 측정 가능한 진단용 웨이퍼; 및 진단 공정에서 시험용 프로브 카드 대신 사용되고, 진단용 웨이퍼에 대해 프로브 접촉 가능하게 구성되는 진단용 프로브 카드를 구비한다.

일 실시예에 있어서, 진단용 웨이퍼에 형성한 자기 검출 유닛은, 피시험 웨이퍼에 형성되는 피시험 디바이스와 동일한 높이에 존재하게 된다. 따라서, 진단용 웨이퍼 상의 자기 검출 유닛에 의해, 피시험 웨이퍼에 형성되는 피시험 디바이스에 인가될 외부 자기장을 정확하게 측정할 수 있게 된다. 자기 검출 유닛의 출력은, 진단용 프로브 카드를 통해 테스트 헤드에 입력되어, 테스트 헤드 혹은 테스터 본체의 하드웨어를 유용하게 이용하여 처리할 수 있다.

일 실시예에 있어서, 시험 장치는, 시험용 프로브 카드 또는 진단용 프로브 카드와 테스트 헤드 사이에 마련되는 접속 유닛을 더 구비하고, 자기장 인가 장치는, 접속 유닛에 마련되어도 좋다. 전자석은 부여하는 전류량에 따라 자기장 강도가 변화하기 때문에, 그 자체가 발열체가 되지만, 이 구성에서는, 발열체인 자기장 인가 장치를, 웨이퍼에 의해, 온도 제어해야 하는 스테이지와 분리할 수 있다. 또한, 자기장 인가 장치를, 스테이지의 하측이나 측방에 마련하는 경우, 자기장 인가 장치에 대한 제어 신호를 전송하기 위한 배선이나 인터페이스를, 새로 추가할 필요가 있다. 이에 대해 본 실시예에서는, 테스트 헤드와 접속 유닛 사이의 기존의 인터페이스를 이용하여, 자기장 인가 장치에 대한 제어 신호를 전송할 수 있기 때문에, 시스템을 간소화할 수 있다.

일 실시예에 있어서, 자기장 인가 장치는, 스테이지의 하측에 마련되어도 좋고, 스테이지의 측방에 마련되어도 좋다.

일 실시예에 있어서, 복수의 자기 검출 유닛은 각각, 자기 센서와, 자기 센서가 출력하는 전기 신호를 증폭하는 앰프를 포함해도 좋다. 자기 센서는, 자기장에 따라 전기적인 상태가 변화하는 소자이고, 그에 한정되지 않고, MR(자기 저항) 소자나, MI(자기 임피던스) 소자, 홀 소자 등을 예시할 수 있다. 앰프를 진단용 웨이퍼에 집적화하고, 증폭 후의 신호를, 프로브 카드에 의해 읽어내는 것에 의해, 노이즈 내성을 높일 수 있다.

일 실시예에 있어서, 복수의 자기 검출 유닛은 각각, 자기 센서를 포함해도 좋다. 진단용 프로브 카드는, 복수의 자기 검출 유닛에 대응하는 복수의 앰프를 포함해도 좋다. 각 앰프는, 대응하는 자기 센서가 출력하는 전기 신호를 증폭한다. 이 경우, 앰프로서 개별 부품을 이용할 수 있기 때문에, 진단용 웨이퍼에 집적화되는 앰프보다 성능이 안정된, 및/또는 고성능인 것을 이용할 수 있다.

이하, 본 개시를 바람직한 실시예를 바탕으로 도면을 참조하면서 설명한다. 각 도면에 도시되는 동일 또는 동등한 구성 요소, 부재, 처리에는, 동일한 부호를 첨부하고, 적절히 중복된 설명은 생략한다. 또한, 실시예는, 개시를 한정하는 것이 아닌 예시이고, 실시예에 기술되는 모든 특징이나 그 조합은, 꼭 개시의 본질적인 것이라고는 할 수 없다.

(실시예 1)

도 1은, 피시험 웨이퍼(10)를 나타내는 도면이다. 피시험 웨이퍼(10)에는, 복수의 피시험 디바이스(12)가 형성되어 있고, 다이싱하는 것에 의해, 피시험 디바이스(12)의 칩이 얻어진다. 본 실시예에 있어서 피시험 디바이스(12)는 MRAM이고, MRAM의 셀을 구성하는 MTJ나, 그 주변 회로, 접촉용의 복수의 핀(전극)을 구비한다. 파선(14)은, 후술하는 시험 장치(100)에 의해 동시 측정되는 범위(동측 영역이라 한다)를 나타내고 있고, 통상, 시험 장치(100)는, 복수의(예를 들면 256개, 128개 등) 피시험 디바이스(12)를 동시에 측정한다.

도 2는, 실시예 1에 따른 시험 장치의 블록도이다. 시험 장치(100)는, 도 1의 피시험 웨이퍼(10)를 시험하는 웨이퍼 검사 장치이다. 시험 장치(100)는, 테스터 본체(110), 테스트 헤드(120), 스테이지(130), 자기장 인가 장치(140), 웨이퍼 접속 HiFix(150), 시험용 프로브 카드(160), 진단용 웨이퍼(170), 진단용 프로브 카드(180)를 구비한다.

테스터 본체(110)는, 테스트 프로그램을 실행하는 연산 처리 장치를 구비하고, 시험 장치(100)를 통합적으로 제어한다.

테스트 헤드(120)에는, 피시험 디바이스(12)에 전력을 공급하는 디바이스 전원(122)이나, 전압 전류 측정기(DVM)(124), 패턴 발생기(126), 인터페이스 회로(128) 등의 하드웨어가 내장된다. 이 하드웨어는, 테스터 본체(110)에 의해 제어된다. 이 하드웨어의 일부는, 테스터 본체(110)에 마련되어도 좋다. 인터페이스 회로(트랜시버)(128)는, 웨이퍼 접속 HiFix(150)에 마련되는 인터페이스 회로(152)와 사이에서, 데이터를 송수신 가능하게 구성된다. 인터페이스 회로(128)의 종류는 특히 한정되지 않지만, 예를 들면 이더넷(등록상표)이나 USB(Universal Serial Bus) 등의 프로토콜을 채용해도 좋다.

스테이지(130)는 척이라고도 불리고, 시험 공정에서 그 위에, 피시험 웨이퍼(10)가 탑재된다. 스테이지(130)는, X, Y, Z 방향으로 이동 가능하고, 나아가 Z 축을 중심으로 θ 방향을 회동 가능해도 좋다.

자기장 인가 장치(140)는, 시험 공정에서 피시험 웨이퍼(10)에 외부 자기장(B_EX)을 인가한다. 구체적으로는 자기장 인가 장치(140)는, 피시험 웨이퍼(10)의 동측 영역(14)에, 즉, 동측 영역(14)에 포함되는 복수의 피시험 디바이스(12)에 대해, 실질적으로 균일한 외부 자기장(B_EX)을 인가하도록 구성되어 있다. 자기장 인가 장치(140)의 구성은 특히 한정되지 않지만, 외부 자기장(B_EX)의 크기나 파형을 전기적으로 제어 가능한 전자석으로 구성하면 된다.

MRAM에는, 수직 자기장을 인가하는 타입과, 수평 자기장을 인가하는 타입이 존재한다. 자기장 인가 장치(140)가 발생하는 외부 자기장(B_EX)의 방향은, MRAM의 종류에 따라 정해지고, 본 실시예에서는, 외부 자기장(B_EX)은 피시험 웨이퍼(10)에 대해 수직 방향을 향하는 것으로 한다.

시험용 프로브 카드(160)는, 시험 공정에서, 피시험 웨이퍼(10)에 대해 프로브 접촉 가능하게 구성된다. 구체적으로는 시험용 프로브 카드(160)의 저면에는, 피시험 웨이퍼(10)의 복수의 핀과 접촉 가능한 복수의 프로브 니들(162)이 마련된다.

테스트 헤드(120)와 시험용 프로브 카드(160) 사이에는, 웨이퍼 접속 HiFix(High Fidelity Tester Access Fixture)(150)로 불리는 접속 유닛(인터페이스)이 마련되고, 웨이퍼 접속 HiFix(150)를 경유하여, 테스트 헤드(120)와 시험용 프로브 카드(160) 사이의 신호가 전송된다. 본 실시예에 있어서, 자기장 인가 장치(140)는, 웨이퍼 접속 HiFix(150)에 마련되어 있다. 자기장 인가 장치(140)에 대한 제어 신호는, 테스트 헤드(120)의 인터페이스 회로(128)와, 웨이퍼 접속 HiFix(150)의 인터페이스 회로(152) 사이의 통신에 의해 전송할 수 있다.

이상이 시험 장치(100)의 기본 구성이다. 통상의 시험 공정에서는, 동측 영역(14)에 포함되는 복수의 피시험 디바이스(12)에 대해, 자기장 인가 장치(140)에 의해 외부 자기장(B_EX)을 인가하면서, 피시험 디바이스(12)인 MRAM에 대한 데이터의 입력이나 판독을 하여, 피시험 디바이스(12)가 정상적으로 동작하는지 여부가 검사된다. 스테이지(130)에 의해 피시험 웨이퍼(10)의 위치를 이동시켜, 같은 처리를 반복하는 것에 의해, 피시험 웨이퍼(10)의 전체 칩이 검사된다.

시험 장치(100)는, 진단 공정에서, 자기장 인가 장치(140)가 발생하는 외부 자기장(B_EX)을 측정할 수 있게 되어 있다. 자기장 인가 장치(140)의 진단, 교정을 위해, 시험 장치(100)는, 진단용 웨이퍼(170) 및 진단용 프로브 카드(180)와 함께 사용된다.

도 3은, 진단용 웨이퍼(170)를 나타내는 도면이다. 진단용 웨이퍼(170)는, 시험 장치(100)의 진단 공정에서, 피시험 웨이퍼(10) 대신 스테이지(130)에 탑재된다. 진단용 웨이퍼(170)에는, 자기장 인가 장치(140)가 발생하는 자기장(B_EX)을 측정 가능한 복수의 자기 검출 유닛(172)이 형성되어 있다. 도 3에는, 동측 영역(14)이 파선으로 도시된다. 동측 영역(14)은, 균일한 외부 자기장(B_EX)의 인가를 보증해야 하는 범위라고 할 수 있다. 진단용 웨이퍼(170)의 재료는 특히 한정되지 않지만, 실리콘이나 SiC, GaN 등의 반도체 기판이어도 좋고, 반도체 이외의 기판이어도 좋다.

복수의 자기 검출 유닛(172)은, 피시험 웨이퍼(10)에 대해 자기장 인가 장치로부터의 외부 자기장(B_EX)의 강도 분포가 균일을 보증되는 동측 영역(14) 혹은 그보다 넓은 범위에 걸쳐 배치되고, 외부 자기장(B_EX)의 강도 분포를 취득 가능하게 되어 있다. 여기서는 9개의 자기 검출 유닛(172)이 도시되지만, 자기 검출 유닛(172)의 개수는 한정되지 않고, 높은 공간 분해능이 필요하면, 그 개수를 많게 하고, 그렇지 않은 경우에는 그 개수를 줄일 수 있다.

도 2를 다시 참조한다. 진단용 프로브 카드(180)는 진단용 웨이퍼(170)와 세트로 사용되고, 진단 공정에서 시험용 프로브 카드(160) 대신 웨이퍼 접속 HiFix(150)에 장착된다. 진단용 프로브 카드(180)는, 진단용 웨이퍼(170)와 대향하여 마련되고, 진단용 웨이퍼(170)에 대해 프로브 접촉 가능하게 구성된다. 구체적으로는 진단용 프로브 카드(180)의 저면에는, 진단용 웨이퍼(170)의 복수의 핀과 접촉 가능한 복수의 프로브 니들(182)이 마련된다.

도 4는, 진단 공정에서의 시험 장치(100)의 구성을 나타내는 도면이다. 진단용 웨이퍼(170)에는, 복수의 자기 검출 유닛(172)이 형성되어 있다. 자기 검출 유닛(172)은, 자기 센서(174)와, 자기 센서(174)의 출력인 전기 신호(H+, H-)를 차동 증폭하는 앰프(176)를 포함하고, 3단자 구조(VDD, GND, OUT)를 구비한다. 이 예에서는, 자기 센서(174)는 홀 소자이다. 자기 검출 유닛(172)의 전원 핀(VDD)에는, 웨이퍼 접속 HiFix(150) 및 진단용 프로브 카드(180)를 통해, 디바이스 전원(122)이 발생하는 전원 전압이 공급된다. 또한 자기 검출 유닛(172)의 접지 핀(VDD)에는, 웨이퍼 접속 HiFix(150) 및 진단용 프로브 카드(180)를 통해, 디바이스 전원(122)의 접지 전압이 공급된다. 또한 자기 검출 유닛(172)의 출력 핀(OUT)에는, 자기 센서(174)가 받은 외부 자기장(B_EX)에 따른 검출 신호가 발생한다. 출력 핀(OUT)은, 웨이퍼 접속 HiFix(150) 및 진단용 프로브 카드(180)를 통해, DVM(124)과 접속되어 있고, 검출 신호가 디지털 신호로서 입력된다.

웨이퍼 접속 HiFix(150)에는, 자기장 인가 장치(140)가 마련된다. 한편, 스페이스의 관계로 자기장 인가 장치(140)를 축소하여 나타내지만, 실제로는, 복수의 자기 검출 유닛(172)을 커버하는 면적을 구비한다. 자기장 인가 장치(140)는, 1개 또는 복수의 코어(142)와, 각 코어(142)에 권장되는 코일(144)과, 구동 회로(146)를 구비한다. 구동 회로(146)는, 테스트 헤드(120)로부터 공급되는 제어 신호를 받고, 제어 신호에 따라, 코일(144)에 흐르는 전류를 제어하여, 외부 자기장(B_EX)을 발생시킨다.

진단 공정에서는, 진단용 웨이퍼(170)에 형성되는 복수(N)개의 자기 검출 유닛(172)의 전부에 대해, 일제히 접촉하여, N개의 모든 자기 검출 유닛(172)을 이용하여, N점의 외부 자기장(B_EX)을 일제히 측정하도록 해도 좋다. 혹은 N점의 외부 자기장(B_EX)을 일제히 측정하지 않고, 여러 번에 나누어 측정해도 좋다.

도 5는, 자기장 인가 장치(140)의 단면도이다. 자기장 인가 장치(140)는, 코어(142)와, 코어(142)에 권장되는 코일(144)을 구비한다. 이 구성에 의하면, 피시험 웨이퍼(10)에 대해 수직한 외부 자기장(B_EX)을 인가할 수 있다. 자기장 인가 장치(140)는 상술한 바와 같이 웨이퍼 접속 HiFix(150)에 내장되어 있다. 도 5에서는, 시험용 프로브 카드(160)는 생략하고 있다.

이상이 시험 장치(100)의 구성이다. 이어서, 시험 장치(100)의 이점을 설명한다.

진단용 웨이퍼(170)에 형성한 자기 검출 유닛(172)은, 피시험 웨이퍼(10)에 형성되는 피시험 디바이스(12)와 동일한 높이에 존재하게 된다. 따라서, 진단용 웨이퍼(170) 상의 자기 검출 유닛(172)에 의해, 피시험 웨이퍼(10)에 형성되는 피시험 디바이스(12)에 인가될 외부 자기장(B_EX)을 정확하게 측정할 수 있게 된다.

자기 검출 유닛(172)은 진단용 웨이퍼(170)에 반도체 프로세스로 집적화하여 제작할 수 있기 때문에, 종래의 시판되고 있는 자기 프로브보다 고밀도로 배치할 수 있다. 따라서, N개의 자기 검출 유닛(172)에 의해, 자기장 인가 장치(140)가 발생하는 외부 자기장(B_EX)을 다점에서 측정할 수 있고, 그 강도 분포를 얻을 수 있다.

종래의 시판되는 자기 프로브를 사용하는 수법에서는, 자기 프로브에 전용의 계측기를 사용할 필요가 있고, 계측기의 출력을 테스터 본체(110)에 입력하고자 하는 경우, 사용자는, 복잡한 시험 시스템을 구축할 필요가 있다. 이에 대해, 본 실시예에서는, 자기 검출 유닛(172)으로부터 얻어지는 전기 신호를, 테스트 헤드(120)에 내장되는 하드웨어, 즉 시험 장치(100)가 표준적으로 구비하는 하드웨어를 이용하여 처리할 수 있고, 나아가, 얻어진 자기 분포에 관한 데이터를 테스터 본체(110)가 직접적으로 처리할 수 있다.

또한, 본 실시예에서는, 자기장 인가 장치(140)를 웨이퍼 접속 HiFix(150)에 내장한 것으로 했다. 많은 시험 장치에 있어서, 피시험 웨이퍼(10)의 온도 특성이 검사되고, 스테이지(130)의 온도는 동적으로 제어된다. 자기장 인가 장치(140)를 구성하는 전자석은, 부여하는 전류량에 따라 자기장 강도가 변화됨과 함께, 그 자체가 발열체가 되기 때문에, 자기장 인가 장치(140)를, 온도 제어 가능한 스테이지(130)와 근접하여 배치시키면, 스테이지(130)의 온도 제어에 악영향을 미칠 우려가 있다. 본 실시예에 의하면, 자기장 인가 장치(140)를, 시험용 프로브 카드(160) 및 피시험 웨이퍼(10)(혹은 진단용 웨이퍼(170) 및 진단용 프로브 카드(180))에 의해, 열원인 스테이지(130)와 분리할 수 있어, 열의 영향을 쉽게 받지 않게 할 수 있다.

제2, 제3의 실시예에서 설명하는 바와 같이, 자기장 인가 장치(140)를 스테이지(130)의 하측 혹은 측방에 배치하는 것도 가능하지만, 그 경우, 테스트 헤드(120)로부터 자기장 인가 장치(140)를 제어하기 위한 제어 라인을, 별도로 마련할 필요가 있다. 이에 대해 실시예 1에 의하면, 자기장 인가 장치(140)를 웨이퍼 접속 HiFix(150)에 내장하고 있기 때문에, 테스트 헤드(120)와 웨이퍼 접속 HiFix(150) 사이의 기존의 인터페이스 회로(128, 152)를 이용하여, 자기장 인가 장치(140)에 대한 제어 신호를 전송할 수 있기 때문에, 시스템을 간소화할 수 있다. 나아가 자기장 인가 장치(140)를, 테스트 헤드(120)에 내장되는 하드웨어와 동열로 취급할 수 있기 때문에, 자기장 인가 장치(140)에 대한 제어 명령을, 테스터 본체(110)가 실행하는 테스트 프로그램에 기술할 수 있게 된다.

이어서 실시예 1에 따른 변형예를 설명한다.

(변형예 1)

도 6은, 변형예 1에 따른 시험 장치(100A)를 나타내는 도면이다. 이 변형예 1에서는, 진단용 프로브 카드(180)에 있어서, 복수의 자기 검출 유닛(172)의 GND 핀은 공통으로 접속되어, 접지되어 있다. 진단용 프로브 카드(180)에 있어서 GND 핀끼리를 쇼트하는 것에 의해, 임피던스를 낮출 수 있고, 노이즈에 대한 내성을 높일 수 있다.

(변형예 2)

도 7은, 변형예 2에 따른 시험 장치(100B)를 나타내는 도면이다. 자기 검출 유닛(172)은, 자기 센서(174)와, 전원 핀(VDD), 접지 핀(GND), 한쌍의 출력 핀(OUTP, OUTN)을 구비한다. 자기 센서(174)가 발생하는 양극과 음극의 전기 신호(H+, H-)는, 출력 핀(OUTP, OUTN)을 경유하여, 진단용 프로브 카드(180)에 공급된다. 진단용 프로브 카드(180)는, 전기 신호(H+, H-)를 차동 증폭하는 앰프(184)를 구비한다. 앰프(184)의 출력은, 웨이퍼 접속 HiFix(150)를 경유하여 DVM(124)에 공급되어, 입력된다.

상술한 변형예 1은, 변형예 2에 비교하여 프로브 니들(182)의 개수를 줄일 수 있는 이점이 있다. 한편, 변형예 2는, 앰프(184)로서 개별 부품을 이용할 수 있기 때문에, 진단용 웨이퍼(170)에 집적화되는 앰프(176)보다 성능이 안정된, 및/또는 고성능인 것을 이용할 수 있다.

(변형예 3)

도 8은, 변형예 3에 따른 시험 장치(100C)를 나타내는 도면이다. 자기 검출 유닛(172)의 구성은 변형예 2와 동일하다. 변형예 3에서는, 자기 센서(174)가 발생하는 양극과 음극의 전기 신호(H+, H-)는, 출력 핀(OUTP, OUTN), 진단용 프로브 카드(180), 웨이퍼 접속 HiFix(150)를 통해, DVM(124)에 공급되어, 입력된다. 변형예 3은, 전기 신호(H+, H-)의 신호 레벨이 충분히 커서, S/N비가 높은 플랫폼에서 유효하다.

(변형예 4)

실시예 1에서는, 피시험 웨이퍼(10)에 대해 수직 방향의 외부 자기장(B_EX)을 발생했지만, 그에 한정되지 않고, 자기장 인가 장치(140)는, 피시험 웨이퍼(10)의 면내 방향의 외부 자기장(B_EX)을 인가하도록 구성되어도 좋다. 도 9는, 변형예 1에 따른 자기장 인가 장치(140D)의 단면도이다. 자기장 인가 장치(140)는 상술한 바와 같이 웨이퍼 접속 HiFix(150)에 내장된다. 도 9에서는, 시험용 프로브 카드(160)는 생략하고 있다.

(변형예 5)

자기 검출 유닛(172)은, 자기 센서(174)로서 홀 소자 대신에, 자기장에 따라 저항이 변화하는 MR(자기 저항) 센서를 구비해도 좋다. 도 10의 (a) 내지 (c)는, 변형예 5에 따른 자기 검출 유닛(172) 및 테스트 헤드(120)의 회로도이다. 도 10의 (a), (b)의 자기 검출 유닛(172E, 172F)은 MR 소자(178)를 포함한다. 도 10(a)의 테스트 헤드(120E)는, 전류 인가/전압 측정에 의해, MR 소자(178)의 저항값의 변화를 검출한다. 도 10(b)의 테스트 헤드(120F)는, 전압 인가/전류 측정에 의해, MR 소자(178)의 저항값의 변화를 검출한다. 도 10(c)의 자기 검출 유닛(172G)은, MR 소자(178)에 더하여, 저항(179)을 포함한다. 테스트 헤드(120G)는, FORCE 핀과 GND 핀 사이에 정전압을 인가하고, SENSE 핀에 발생하는 전압을 측정한다. 저항(179)을, 진단용 프로브 카드(180)에 마련해도 좋다.

(변형예 6)

실시예에서는, 피시험 웨이퍼(10)를 분할하여 검사할 경우를 설명했지만, FWC(Full Wafer Contact)에도 본 개시는 적용 가능하다. 이 경우, 자기장 인가 장치(140)는, 피시험 웨이퍼(10)의 전면에 걸쳐, 균일한 자기장을 인가 가능하게 구성된다.

(실시예 2)

실시예 1에서는, 자기장 인가 장치(140)를 웨이퍼 접속 HiFix(150)에 내장하는 경우를 설명했지만, 그에 한정되지 않는다. 도 11은, 실시예 2에 따른 시험 장치(100H)의 블록도이다. 실시예 2에서는, 자기장 인가 장치(140)는, 스테이지(130)의 하측에 배치된다. 상술한 바와 같이 스테이지(130)는 열원이고, 자기장 인가 장치(140)는 열의 영향을 받기 쉽기 때문에, 자기장 인가 장치(140)와 스테이지(130) 사이를 단열하면 된다.

자기장 인가 장치(140)가 발생하는 외부 자기장(B_EX)은, 피시험 웨이퍼(10)의 수직 방향이어도 좋고, 면내 방향이어도 좋다.

(실시예 3)

도 12는, 실시예 3에 따른 시험 장치(100I)의 블록도이다. 실시예 3에서는, 자기장 인가 장치(140)는, 스테이지(130)의 옆에 배치되고, 피시험 웨이퍼(10)의 면내 방향의 외부 자기장(B_EX)을 발생한다. 이 구성에 의하면, 광범위에 걸쳐 균일한 자기장을 형성할 수 있다.

실시예 1 내지 3에서는, 피시험 디바이스(12)가, MRAM인 경우를 설명했지만, 그에 한정되지 않고, 피시험 디바이스(12)는, 홀 센서나 MR 센서 등을 포함하는 자기 센서여도 좋다. 이 경우, 자기장 인가 장치(140)가 발생하는 외부 자기장(B_EX)을 변화시켜, 그에 대한 자기 센서의 응답성이 측정된다.

실시예를 바탕으로 본 개시를 설명했지만, 실시예는, 본 개시의 원리, 응용을 제시한 것에 불과하고, 실시예에는, 청구범위에 규정된 본 개시의 사상 범위 내에서, 많은 변형예나 배치의 변경이 인정된다.

본 개시는, 반도체 시험 장치에 관한 것이다.

100: 시험 장치
110: 테스터 본체
120: 테스트 헤드
122: 디바이스 전원
124: DVM
126: 패턴 발생기
128: 인터페이스 회로
130: 스테이지
140: 자기장 인가 장치
142: 코어
144: 코일
146: 구동 회로
150: 웨이퍼 접속 HiFix
152: 인터페이스 회로
160: 시험용 프로브 카드
162: 프로브 니들
170: 진단용 웨이퍼
172: 자기 검출 유닛
174: 자기 센서
176: 앰프
178: MR 소자
179: 저항
180: 진단용 프로브 카드
182: 프로브 니들
184: 앰프
10: 피시험 웨이퍼
12: 피시험 디바이스
14: 동측 영역

Claims

자기 저항 메모리 혹은 자기 센서를 포함하는 피시험 디바이스가 형성된 피시험 웨이퍼를 시험하는 시험 장치이고,
테스트 헤드;
시험 공정에서 상기 피시험 웨이퍼가 탑재되는 스테이지;
상기 시험 공정에서 상기 피시험 웨이퍼에 자기장을 인가하는 자기장 인가 장치;
상기 시험 공정에서, 상기 피시험 웨이퍼에 대해 프로브 접촉 가능하게 구성되는 시험용 프로브 카드;
복수의 자기 검출 유닛이 형성되어 있고, 상기 시험 장치의 진단 공정에서, 상기 피시험 웨이퍼 대신 상기 스테이지에 탑재되고, 각 자기 검출 유닛에 의해 상기 자기장 인가 장치가 발생하는 자기장을 측정 가능한 진단용 웨이퍼; 및
상기 진단 공정에서 상기 시험용 프로브 카드 대신 사용되고, 상기 진단용 웨이퍼에 대해 프로브 접촉 가능하게 구성되는 진단용 프로브 카드를 구비하는 것을 특징으로 하는 시험 장치.
제1항에 있어서,
상기 시험용 프로브 카드 또는 상기 진단용 프로브 카드와 상기 테스트 헤드 사이에 마련되는 접속 유닛을 더 구비하고,
상기 자기장 인가 장치는, 상기 접속 유닛에 마련되는 것을 특징으로 하는 시험 장치.
제1항 또는 제2항에 있어서,
상기 복수의 자기 검출 유닛은 각각, 자기 센서와, 상기 자기 센서가 출력하는 전기 신호를 증폭하는 앰프를 포함하는 것을 특징으로 하는 시험 장치.
제1항 또는 제2항에 있어서,
상기 복수의 자기 검출 유닛은 각각, 자기 센서를 포함하고,
상기 진단용 프로브 카드는, 상기 복수의 자기 검출 유닛에 대응하는 복수의 앰프를 포함하고, 각 앰프는, 대응하는 자기 센서가 출력하는 전기 신호를 증폭하는 것을 특징으로 하는 시험 장치.