KR102542563B1 - 직접냉각형 반도체 패키지 유닛 - Google Patents

직접냉각형 반도체 패키지 유닛 Download PDF

Info

Publication number
KR102542563B1
KR102542563B1 KR1020230047942A KR20230047942A KR102542563B1 KR 102542563 B1 KR102542563 B1 KR 102542563B1 KR 1020230047942 A KR1020230047942 A KR 1020230047942A KR 20230047942 A KR20230047942 A KR 20230047942A KR 102542563 B1 KR102542563 B1 KR 102542563B1
Authority
KR
South Korea
Prior art keywords
substrate
flow channel
heat sink
sink unit
cooling
Prior art date
Application number
KR1020230047942A
Other languages
English (en)
Inventor
박준래
강민수
김해천
이형순
장성재
정현욱
최일규
김성일
이상흥
안호균
임종원
Original Assignee
대한민국(방위사업청장)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 대한민국(방위사업청장) filed Critical 대한민국(방위사업청장)
Priority to KR1020230047942A priority Critical patent/KR102542563B1/ko
Application granted granted Critical
Publication of KR102542563B1 publication Critical patent/KR102542563B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/43—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

본 발명은 직접냉각형 반도체 패키지 유닛에 관한 것으로, DFR 필름을 이용한 리소그라피 공정에 의해 제작된 박막형 구조체를 포함하고, 상기 박막형 구조체가 기판과 히트싱크 유닛 간의 결합을 위한 테두리부와, 그 테두리부를 2분할하고 히트싱크 유닛의 구획부에 대응되는 위치에 냉각유체를 기판의 유동채널 측으로 손실 없이 유도하기 위한 패턴부를 갖도록 구성되어서, 구조의 간소화 및 제품의 슬림화를 가능하게 하고 반도체 소자의 냉각효율을 극대화시킬 수 있는 효과를 도출한다.

Description

직접냉각형 반도체 패키지 유닛{Direct cooling type semiconductor package unit}
본 발명은 직접냉각형 반도체 패키지 유닛에 관한 것으로, 더욱 상세하게는 리소그라피 공정에 의해 다양한 형상의 패턴 구조를 갖도록 성형이 가능한 박막형 구조체를 이용하여 기판과 히트싱크 유닛이 밀착되게 하여 냉각유체가 기판의 유동채널 측으로 손실 없이 유입될 수 있도록, 구조가 개선된 직접냉각형 반도체 패키지 유닛에 관한 것이다.
그리고, 본 발명은 22.01.03 ~ 26.11.30(59개월)　기간동안 정부(방위사업청)의 재원으로 국방과학 연구소의 지원을 받아 수행된 미래도전국방기술 연구개발(과제번호　UI220007TD, no. 915028201)임을 밝혀 둔다.
-과제 세부 정보
[부처명]　방위사업청　　　
[연구관리 전문기관]　국방과학연구소
[연구사업명]　미래도전국방기술 연구개발사업
[연구기간] 22.01.03 ~ 26.11.30(59개월)
[과제명/과제번호]　자체 방열 기능을 가지는 고출력　GaN　소자 개발 연구(no. 915028201)
최근 반도체 소자의 고성능화 및 소형화에 따라 발열량은 계속적으로 증가하고 있으며 이로 인한 반도체 소자의 성능, 효율 및 신뢰성 저하 문제가 발생한다. 이를 해결하기 위해서 반도체 후면에 마이크로 채널을 형성하고 이를 외부의 매니폴드에 연결하여 매니폴드-채널 구조에 냉매를 흘리는 자체냉각(embedded cooling)에 대한 연구가 활발히 진행되고 있다.
이를 상용적으로 적용하기 위해서 매니폴드 및 냉각장치를 포함한 패키징 유닛을 형성하고 여기에 후면에 마이크로 채널이 형성된 반도체를 부착하는 자체냉각형 반도체 패키지 개발이 매우 중요하다. 이러한 자체냉각형 반도체 패키지를 개발함에 있어 다음과 같은 기술적인 어려움이 발생한다.
즉, 도 1에 도시된 바와 같이, 종래기술에 의한 제작 방법으로 제조된 패키지 유닛에 의하면, 첫째 패키지에 포함되는 매니폴드 벽의 크기가 너무 작아 기계적인 가공이 어려울 뿐 아니라, 둘째 반도체 후면과 패키지 사이의 간격으로 인해 냉각효과가 감소되며, 마지막으로 반도체와 패키지를 부착하는 공정이 복잡하여 공정 비용이 비싸지는 문제점이 있다.
일본 공개특허 공개번호 제2021-068844호
본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로, 본 발명의 목적은 리소그라피 공정에 의해 다양한 형상의 패턴 구조를 갖도록 성형이 가능한 박막형 구조체를 이용하여 기판과 히트싱크 유닛이 밀착되게 하는 구조 형성을 가능하게 하고, 이에 따라 냉각유체가 기판의 유동채널 측으로 손실 없이 유입되도록 하여 반도체 소자의 냉각 성능을 향상시킬 수 있게 하는 직접냉각형 반도체 패키지 유닛을 제공하고자 하는 것이다.
상기 목적을 달성하기 위한 본 발명에 의한 직접냉각형 반도체 패키지 유닛은 소자 제작이 가능한 재질로 이루어지고, 일면에 반도체 소자 형성을 위한 재료층이 적층되고, 타면에는 냉각유체를 이용한 반도체 소자의 직접 냉각이 가능하도록 상기 냉각유체가 흐르는 유동채널이 형성되어 있는 기판; 상기 반도체 소자의 패키징을 위해 그 기판으로부터 이격된 위치에 배치되고, 상기 반도체 소자와 와이어링을 통해 전기적으로 연결되는 전극이 절연 가능하게 놓여지는 패키징블럭; 상기 패키징블럭의 하측에 배치되고, 상기 기판의 유동채널에 대응되는 위치에 유체이동영역이 형성되어 있는 히트싱크 유닛; 및 상기 기판과 히트싱크 유닛 간의 결합을 위해 양 요소 사이에 개재되는 것으로, 리소그라피 공정에 의해 다양한 형상의 패턴 구조를 갖도록 성형이 가능한 박막형 구조체;를 포함하는 것을 특징으로 한다.
상기 히트싱크 유닛은 상기 유체이동영역이 형성되어 있는 유로 형성부를 포함하여 이루어지고, 상기 유로 형성부는, 상기 냉각유체가 상기 기판의 유동채널에 유입되기까지의 유입라인과 상기 유동채널로의 유입 이후 배출되기까지의 배출라인이 서로 구획되게 형성되어서, 상기 유입라인으로 유입된 냉각유체가 상기 배출라인으로 곧바로 배출되지 않고 상기 기판의 유동채널을 경유할 수 있도록 구성되고, 상기 유입라인과 배출라인 중 상기 유동채널과 대응되는 영역에 위치한 상기 유체이동영역은 구획부를 사이에 두고 서로 구획 형성된 유입영역과 배출영역을 포함하는 것이 바람직하다.
상기 박막형 구조체는, 상기 히트싱크 유닛의 유체이동영역을 감싸는 형태로 상기 기판과 히트싱크 유닛 사이에 개재되는 테두리부; 및 상기 테두리부를 2분할하는 위치에 형성되는 것으로, 상기 유체이동영역의 구획부에 상기 테두리부와 동일한 높이를 갖도록 적층 형성되어서 상기 기판의 유동채널에 밀착되는 패턴부;를 포함하는 것이 바람직하다.
상기 패턴부는 지그재그 형태의 패턴 구조로 이루어지는 것이 바람직하다.
상술한 바와 같은 구성을 가지는 본 발명에 의한 직접냉각형 반도체 패키지 유닛은 DFR 필름을 이용한 리소그라피 공정에 의해 제작된 박막형 구조체를 포함하고, 상기 박막형 구조체가 기판과 히트싱크 유닛 간의 결합을 위한 테두리부와, 그 테두리부를 2분할하고 히트싱크 유닛의 구획부에 대응되는 위치에 냉각유체를 기판의 유동채널 측으로 손실 없이 유도하기 위한 패턴부를 갖도록 구성되어서, 구조의 간소화 및 제품의 슬림화를 가능하게 하고 반도체 소자의 냉각효율을 극대화시킬 수 있는 효과를 도출한다.
도 1은 본 발명의 일실시예에 따른 직접냉각형 반도체 패키지 유닛의 사시도.
도 2는 본 발명 일실시예의 분리 사시도.
도 3은 본 발명 일실시예를 저면에서 보인 분리 사시도.
도 4는 본 발명 일실시예에 채용된 박막형 구조체의 사시도.
도 5는 본 발명 일실시예의 평면도.
도 6은 본 발명 일실시예의 냉각유체 유동 경로를 설명하기 위한 도면.
도 7은 본 발명 일실시예의 단면도.
도 8 내지 도 11은 본 발명의 일실시예의 제조 공정을 설명하기 위한 도면들.
이하의 설명에서 본 발명에 대한 이해를 명확히 하기 위하여, 본 발명의 특징에 대한 공지의 기술에 대한 설명은 생략하기로 한다. 이하의 실시예는 본 발명의 이해를 돕기 위한 상세한 설명이며, 본 발명의 권리 범위를 제한하는 것이 아님은 당연할 것이다. 따라서, 본 발명과 동일한 기능을 수행하는 균등한 발명 역시 본 발명의 권리 범위에 속할 것이다.
그리고, 이하의 설명에서 동일한 식별 기호는 동일한 구성을 의미하며, 불필요한 중복적인 설명 및 공지 기술에 대한 설명은 생략하기로 한다. 또한, 상기 발명의 배경이 되는 기술에 대한 기재 내용과 중복되는 이하의 본 발명의 각 실시예에 관한 설명 역시 생략하기로 한다.
이하에서는 본 발명의 일실시예에 따른 직접냉각형 반도체 패키지 유닛을 첨부된 도면을 참조하여 상세히 설명하기로 한다.
도 1은 본 발명의 일실시예에 따른 직접냉각형 반도체 패키지 유닛의 사시도이고, 도 2는 본 발명 일실시예의 분리 사시도이며, 도 3은 본 발명 일실시예를 저면에서 보인 분리 사시도이며, 도 4는 본 발명 일실시예에 채용된 박막형 구조체의 사시도이며, 도 5는 본 발명 일실시예의 평면도이며, 도 6은 본 발명 일실시예의 냉각유체 유동 경로를 설명하기 위한 도면이며, 도 7은 본 발명 일실시예의 단면도이다.
도 1 내지 도 4에 도시된 바와 같이, 본 발명의 일실시예에 따른 직접냉각형 반도체 패키지 유닛은, 반도체 소자가 형성된 기판(1) 측으로 냉각유체를 직접 흘려 줄 수 있도록 하여 반도체 소자의 냉각 효율을 향상시킬 수 있게 하는 것으로, 기판(1)과 패키징블럭(2)과 히트싱크 유닛(3)과 박막형 구조체(4)를 포함하여 이루어진다.
상기 기판(1)은 반도체 소자 제작을 위한 웨이퍼에 해당하는 것으로, 예컨대 Si 또는 SiC 와 같이 반도체 소자 제작이 가능한 재질로 이루어지고, 일면에 반도체 소자 형성을 위한 재료층이 적층되고, 도 3의 확대부분에 잘 도시된 바와 같이 타면에는 냉각유체의 이동경로를 제공하는 유동채널(11)이 형성되어서 냉각유체에 의한 반도체 소자의 직접 냉각을 가능하게 한다.
본 실시예에 채용된 기판(1)은 실리콘을 포함하는 하나의 재질에 의해 일체로 형성되도록 구성되었으나, 본 발명은 이에 한정되지 않고, 예컨대 반도체 소자 형성을 위한 베이스층과 냉각유체의 유동채널(11) 형성을 위한 채널층이 각각 별개로 제작된 후 서로 결합되는 구조로 이루어지는 것도 가능하다.
상기 패키징블럭(2)은 상기 반도체 소자의 패키징을 위해 그 기판(1)으로부터 이격된 위치에 배치되고, 세라믹과 같은 절연 소재로 이루어져서 상기 반도체 소자와 와이어링을 통해 전기적으로 연결되는 전극(A)이 절연 가능하게 놓여진다.
상기 히트싱크 유닛(3)은 도 2 및 도 7에 잘 도시된 바와 같이, 상기 패키징블럭(2)의 하측에 배치되고, 상기 기판(1)의 유동채널(11)에 대응되는 위치에 그 유동채널(11)과 소통 가능하게 배치되는 유체이동영역(323)이 형성되어 있다. 여기서, 상기 유체이동영역(323)은 냉각유체의 유입영역(323a)과 배출영역(323b)을 포함하는 영역을 의미한다. 즉, 본 실시예는 냉각유체가 상기 유입영역(323a)과 기판(1)의 유동채널(11)과 배출영역(323b)을 순차로 경유할 수 있도록 구성되어서, 냉각유체에 의한 기판(1)의 직접 냉각을 가능하게 한다.
이러한 히트싱크 유닛(3)은 하나의 재질로 형성될 수 있음은 물론이나, 본 실시예에서는 유로 형성부(320)를 원활하게 형성시킬 수 있도록 유로 형성부(320)가 형성되어 있는 유로형성몸체(32)와 그 유로형성몸체(32)에 결합되는 커버부재(31)를 포함하여 이루어진다.
상기 박막형 구조체(4)는 기판(1)과 히트싱크 유닛(3) 간의 결합을 위해 양 요소 사이에 개재되는 것으로, 예컨대 DFR 구조체와 같이 DFR(dry film resist) 리소그라피 공정에 의해 다양한 형상의 패턴 구조를 갖도록 성형이 가능하다.
종래기술에 의하면 기판과 히트싱크 유닛이 Au-Sn 유테틱(eutectic) 합금을 이용한 유테틱 본딩을 통해 서로 결합될 수 있으나, 이러한 방식에 의하면 합금 두께로 인하여 히트싱크 유닛의 유입영역 측으로 유입된 냉각유체가 기판의 유동채널을 충분히 경유하지 못하고 배출영역 측으로 유출되어서 결국 반도체 소자의 냉각 성능을 저해하는 단점이 있다. 이러한 단점을 극복하기 위해서 냉각유체의 유출을 최소화시킬 수 있도록 상기 합금에 대응되는 두께를 가지는 구획부가 유입영역과 배출영역 사이를 구획하는 방법이 제안될 수 있는데, Au-Sn 유테틱(eutectic) 합금의 경우 다양한 형상의 패턴 형상이 원활하지 않은 문제점이 있다.
그러나, 본 발명에 의하면 DFR(dry film resist) 필름(F)에 포토 마스크(P)를 이용한 노광 및 현상 공정을 포함한 리소그라피 공정을 수행(도 10 참조)하여 다양한 형상의 패턴을 가지는 구조체 형성이 가능하기 때문에, 예컨대 구획부를 지그재그 형태로 제작하여 최대한 많은 냉각유체가 기판(1)의 유동채널(11)을 경유할 수 있게 하는 구조 설계가 용이한 장점이 있다.
위에서 설명한 바와 같은 구성을 가지는 본 발명의 일실시예에 따른 반도체 소자 직접 냉각을 위한 패키징 유닛은, 반도체 소자 형성을 위한 기판(1)에 냉각유체가 흐를수 있는 유동채널(11)을 형성시키고, 그 반도체 소자 패키징을 위하여 반도체 소자를 둘러서 배치되는 패키징블럭(2) 측에 기판(1)의 유동채널(11)과 소통되는 유체이동영역(323)을 가지는 히트싱크 유닛(3) 마련되게 하며, 리소그라피 공정에 의해 다양한 형상의 패턴 구조로 성형되는 DFR 필름(F)을 이용하여 기판(1)과 히트싱크 유닛(3)이 서로 결합되도록 구성됨으로써, 도 6에 잘 도시된 바와 같이 상대적으로 많은 양의 냉각유체가 적정 시간 동안 기판(1)의 유동채널(11)을 직접 경유할 수 있게 됨에 따라, 반도체 소자의 열관리 효율 및 제품의 성능과 수명을 향상시킬 수 있는 장점을 가진다.
그리고, 본 발명의 일실시예에 따른 반도체 소자 직접 냉각을 위한 패키징 유닛은, 상기 패키징블럭(2) 측에 상기 히트싱크 유닛(3)이 마련되도록 구성되는 것과 같이 반도체 소자 패키징에 사용되는 구성을 이용하여 소자 직접 냉각 구현을 위한 유로 구조를 형성시킬 수 있게 됨에 따라, 반도체 소자 열관리 효율 향상과 함께 구조의 간소화 및 제품의 슬림화를 이룰 수 있게 하는 장점을 가진다.
본 실시예에 채용된 히트싱크 유닛(3)은 상기 유체이동영역(323)이 형성되어 있는 유로 형성부(320)를 포함하여 이루어지고, 상기 유로 형성부(320)는 상기 기판(1)의 유동채널(11)과 소통되는 다양한 구조 또는 패턴 형상으로 이루어질 수 있음은 물론이나, 도 2 및 도 4에 잘 도시된 바와 같이, 상기 냉각유체가 상기 기판(1)의 유동채널(11)에 유입되기까지의 유입라인(321)과 상기 유동채널(11)로의 유입 이후 배출되기까지의 배출라인(322)이 서로 구획되게 형성되어서, 유동채널(11)을 경유함으로써 뜨거워진 유체의 배출경로와 저온 상태의 새로운 유체의 상기 유동채널(11)로의 유입경로가 구별됨에 따라 냉각효율 향상을 기대할 수 있게 한다.
상기 유입라인(321)과 배출라인(322) 중 상기 유동채널(11)과 대응되는 영역에 위치한 상기 유체이동영역(323)은 구획부를 사이에 두고 서로 구획 형성된 유입영역(323a)과 배출영역(323b)을 포함하는 것이 바람직하다.
본 실시예에 채용된 상기 박막형 구조체(4)는 도 4 및 도 5에 잘 도시된 바와 같이, 테두리부(41)와 패턴부(42)를 포함하여 이루어진다. 상기 테두리부(41)는 상기 히트싱크 유닛(3)의 유체이동영역(323)을 감싸는 형태로 상기 기판(1)과 히트싱크 유닛(3) 사이에 개재되는 부분이고, 상기 패턴부(42)는 상기 테두리부(41)를 2분할하는 위치에 형성되는 것으로, 상기 유체이동영역(323)의 구획부에 상기 테두리부(41)와 동일한 높이를 갖도록 적층 형성되어서 상기 기판(1)의 유동채널(11)에 틈새없이 밀착된다.
이러한 구성을 가지는 본 실시예는 리소그라피 공정에 의해 제작된 박막형 구조체(4)를 포함하고, 상기 박막형 구조체(4)가 기판(1)과 히트싱크 유닛(3) 간의 결합을 위한 테두리부(41)와, 그 테두리부(41)를 2분할하고 히트싱크 유닛(3)의 구획부에 대응되는 위치에 냉각유체를 기판(1)의 유동채널(11) 측으로 손실 없이 유도하기 위한 패턴부(42)를 갖도록 구성되어서, 구조의 간소화 및 제품의 슬림화를 가능하게 하고 반도체 소자의 냉각효율을 극대화시킬 수 있는 장점을 가진다.
상기 패턴부(42)는 지그재그 형태의 패턴 구조로 이루어져서, 도 6과 같이 최대한 많은 양의 냉각유체가 적정 시간 동안 기판(1)의 유동채널(11)을 경유할 수 있도록 구성되는 것이 바람직하다.
한편, 본 실시예에 채용된 상기 박막형 구조체(4)는, 성형성과 열전도성을 동시에 만족시킬 수 있도록, DFR(dry film resist) 필름을 구성하는 고분자 합성수지 재질과, 열전도성을 높이기 위한 그래핀, 카본 나노튜브, 금 나노파티클, 은 나노파티클들 중 적어도 하나의 재질을 포함하여 이루어질 수 있다.
이하에서는 본 발명의 일실시예에 따른 직접냉각형 반도체 패키지 유닛 제조 방법을 설명하기로 한다.
도 8 내지 도 11은 본 발명의 일실시예의 제조 공정을 설명하기 위한 도면들이다.
도 11에 도시된 바와 같이, 본 발명의 일실시예에 따른 직접냉각형 반도체 패키지 유닛 제조 방법은 소자 및 기판 준비 단계(S1), 히트싱크 유닛 준비 단계(S2), 와이어링 단계(S3), 라미네이팅 단계(S4), 패턴 형성 단계(S5) 및 결합 단계(S6)를 포함하여 이루어진다.
도 8에 도시된 바와 같이, 상기 소자 및 기판 준비 단계(S1)에서는, 예컨대 실리콘과 같이 반도체 소자 제작이 가능한 재질로 이루어지는 기판(1)의 일면에 반도체 소자 형성을 위한 재료층을 적층시키고, 상기 재료층에 반도체 공정을 수행하여 반도체 소자를 형성시키며, 상기 기판(1)의 타면에 냉각유체를 이용한 반도체 소자의 직접 냉각이 가능하도록 상기 냉각유체가 흐르는 유동채널(11)을 형성시키는 공정이 수행된다.
도 9에 도시된 바와 같이, 상기 히트싱크 유닛 준비 단계(S2)에서는 상기 기판(1)의 하측에 냉각유체의 이동경로를 제공하는 유체이동영역(323)이 형성되어 있는 히트싱크 유닛(3)을 배치시키는 공정이 수행된다. 여기서, 상기 유체이동영역(323)은 상기 기판(1)의 유동채널(11)과 소통되어서 냉각유체를 유동채널(11) 측으로 유입시켜 줄 수 있게 한다.
상기 와이어링 단계(S3)에서는 반도체 소자의 패키징을 위해 상기 기판(1)을 감싸는 패키징블럭(2)을 상기 히티싱크 유닛에 배치시키고, 상기 패키징블럭(2)에 놓여진 전극(A)과 반도체 소자를 전기적으로 연결시키는 공정이 수행된다.
도 10에 도시된 바와 같이, 상기 라미네이팅 단계(S4)에서는 상기 히트싱크 유닛(3)의 상면에 리소그라피 공정 수행이 가능한 DFR 필름(F)을 결합시키는 과정이 수행된다. 여기서, 상기 DFR 필름(F)는 다양한 형상의 패턴 구조를 갖도록 성형이 가능한 장점을 가진다.
상기 패턴 형성 단계(S5)에서는 상기 DFR 필름(F)에 포토 마스크(P)를 이용한 노광 및 현상 공정을 수행하여 상기 히트싱크 유닛(3)의 유체이동영역(323)과 기판(1)의 유동채널(11)이 서로 소통되게 하는 박막형 구조체(4)를 형성시키는 공정이 수행된다.
즉, 상기 유체이동영역(323)이 저온의 냉각유체를 기판(1)의 유동채널(11) 측으로 유입시켜 주기 위한 유입영역(323a)과 냉각채널을 경유함으로써 온도가 높아진 냉각유체를 배출시켜 주기 위한 배출영역(323b)을 포함하여 이루어지는 경우에, 상기 패턴 형성 단계(S5)에서는 상기 기판(1)과 히트싱크 유닛(3) 사이에 개재되는 DFR 필름(F)를 상기 유입영역(323a)과 배출영역(323b)과 간섭을 일으키지 않게 하는 패턴 구조를 가지는 박막형 구조체(4)로 형성시키는 공정이 수행된다.
상기 패턴 형성 단계(S5)는 반도체 공정을 수행하여 상기 박막형 구조체(4)에, 상기 히트싱크 유닛(3)의 유체이동영역(323)을 감싸는 형태로 결합되는 테두리부(41)와, 상기 테두리부(41)를 2분할하고 상기 유입영역(323a)과 배출영역(323b)을 구획하는 위치에 형성되어서 상기 기판(1)의 유동채널(11)에 밀착되는 패턴부(42)가 형성되게 하는 것이 바람직하다.
상기 결합 단계(S6)에서는 상기와 같은 패턴 구조가 형성된 박막형 구조체(4)에 열을 가하여 상기 기판(1)과 히트싱크 유닛(3)을 결합시키는 공정이 수행된다.
위에서 설명한 바와 같은 구성을 가지는 본 발명의 일실시예에 따른 직접냉각형 반도체 패키지 유닛 제조 방법은 리소그라피 공정에 의해 제작된 박막형 구조체(4)에 패턴을 형성시키는 패턴 형성 단계(S5)와 상기 패턴이 형성된 박막형 구조체(4)를 이용하여 기판(1)과 히트싱크 유닛(3)을 결합시키는 결합 단계(S6)를 포함하여서, 냉각유체를 기판(1)의 유동채널(11) 측으로 손실 없이 유입시켜 줄 수 있게 됨에 따라 반도체 소자의 열효율을 향상시킬 수 있게 하고, 이러한 열효율 향상을 기대할 수 있는 패키지 유닛을 쉽고 정밀하게 제조할 수 있게 하는 장점을 가진다.
본 실시예에 채용된 히트싱크 유닛 준비 단계(S2)는 냉각유체가 흐를 수 있는 경로를 용이하게 형성시킬 수 있도록, 도 9에 잘 도시된 바와 같이, 유로형성몸체 준비 단계와 커버부재 준비 단계와 결합 단계를 포함하여 이루어진다.
상기 유로형성몸체 준비 단계에서는 상기 유로 형성부(320)를 형성시키는 공정이 수행된다. 상기 유로 형성부(320)는 냉각유체가 상기 기판(1)의 유동채널(11)에 유입되기까지의 유입라인(321)과 상기 유동채널(11)로의 유입 이후 배출되기까지의 배출라인(322)이 서로 구획되고, 상기 유입라인(321)과 배출라인(322)에는 상기 유체이동영역(323)이 포함되어 있다.
여기서, 상기 유로형성몸체는 금속 플레이트를 이용한 CNC 공정 뿐만 아니라, 3D metal printing 방법 등 다양한 방법으로 제작할 수 있음은 물론이다
상기 커버부재 준비 단계는 플레이트 형상의 커버부재(31)에 냉각유체 유입구멍, 배출구멍 및 상기 유체이동영역(323)에 대응되는 유체이동구멍을 형성시키는 커버부재(31)를 준비한다.
상기 결합 단계에서는 상기 유로형성몸체(32)와 커버부재(31)를 결합시키는 공정이 수행된다.
이러한 구성을 가지는 본 실시예는 히트싱크 유닛(3)을 준비하는 단계를 유로형성몸체 준비 단계와 커버부재 준비 단계로 이원화하여 준비함으로써, 히트싱크 유닛(3)의 유로 구조를 더욱 쉽게 형성시킬 수 있게 됨에 따라 제품의 양산성을 높일 수 있는 장점을 가진다.
이상 본 발명의 다양한 실시예에 대하여 설명하였으나, 본 실시예 및 본 명세서에 첨부된 도면은 본 발명에 포함되는 기술적 사상의 일부를 명확하게 나타내고 있는 것에 불과하며, 본 발명의 명세서 및 도면에 포함된 기술적 사상의 범위 내에서 당업자가 용이하게 유추할 수 있는 변형 예와 구체적인 실시예는 모두 본 발명의 권리범위에 포함되는 것이 자명하다고 할 것이다.
1:기판 11:유동채널
2:패키징블럭 3:히트싱크 유닛
31:커버부재 32:유로형성몸체
320:유로 형성부 321:유입라인
322:배출라인 323:유체이동영역
323a:유입영역 323b:배출영역
4:박막형 구조체 41:테두리부
42:패턴부 A:전극
F:DFR 필름 P:포토마스크

Claims (1)

  1. 반도체 소자 제작이 가능한 재질로 이루어지고, 일면에 반도체 소자 형성을 위한 재료층이 적층되고, 타면에는 냉각유체를 이용한 반도체 소자의 직접 냉각이 가능하도록 상기 냉각유체가 흐르는 유동채널이 형성되어 있는 기판; 상기 반도체 소자의 패키징을 위해 그 기판으로부터 이격된 위치에 배치되고, 상기 반도체 소자와 와이어링을 통해 전기적으로 연결되는 전극이 절연 가능하게 놓여지는 패키징블럭; 상기 패키징블럭의 하측에 배치되고, 상기 기판의 유동채널에 대응되는 위치에 유체이동영역이 형성되어 있으며, 상기 유체이동영역이 형성되어 있는 유로 형성부를 구비하되, 상기 유로 형성부는, 상기 냉각유체가 상기 기판의 유동채널에 유입되기까지의 유입라인과 상기 유동채널로의 유입 이후 배출되기까지의 배출라인이 서로 구획되게 형성되어서, 상기 유입라인으로 유입된 냉각유체가 상기 배출라인으로 곧바로 배출되지 않고 상기 기판의 유동채널을 경유할 수 있도록 구성되며, 상기 유입라인과 배출라인 중 상기 유동채널과 대응되는 영역에 위치한 상기 유체이동영역은 구획부를 사이에 두고 서로 구획 형성된 유입영역과 배출영역을 포함하는히트싱크 유닛; 및 상기 기판과 히트싱크 유닛 간의 결합을 위해 양 요소 사이에 개재되고, 리소그라피 공정에 의해 다양한 형상의 패턴 구조를 갖도록 성형이 가능하며, DFR(dry film resist) 필름을 구성하는 고분자 합성수지 재질과, 열전도성을 높이기 위한 그래핀, 카본 나노튜브, 금 나노파티클, 은 나노파티클들 중 적어도 하나의 재질을 포함하여 이루어지는 것으로, 상기 히트싱크 유닛의 유체이동영역을 감싸는 형태로 상기 기판과 히트싱크 유닛 사이에 개재되는 테두리부와, 상기 테두리부를 2분할하는 위치에 형성되는 것으로, 상기 유체이동영역의 구획부에 상기 테두리부와 동일한 높이를 갖도록 적층 형성되어서 상기 기판의 유동채널에 밀착되는 패턴부를 구비하고, 상기 패턴부는 지그재그 형태의 패턴 구조로 이루어지는 박막형 구조체;를 포함하는 것을 특징으로 하는 반도체 소자 직접 냉각을 위한 패키징 유닛.
KR1020230047942A 2023-02-03 2023-04-12 직접냉각형 반도체 패키지 유닛 KR102542563B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020230047942A KR102542563B1 (ko) 2023-02-03 2023-04-12 직접냉각형 반도체 패키지 유닛

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020230014773 2023-02-03
KR1020230047942A KR102542563B1 (ko) 2023-02-03 2023-04-12 직접냉각형 반도체 패키지 유닛

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020230014773 Division 2023-02-03 2023-02-03

Publications (1)

Publication Number Publication Date
KR102542563B1 true KR102542563B1 (ko) 2023-06-20

Family

ID=86994909

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020230047942A KR102542563B1 (ko) 2023-02-03 2023-04-12 직접냉각형 반도체 패키지 유닛

Country Status (1)

Country Link
KR (1) KR102542563B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117241492A (zh) * 2023-11-13 2023-12-15 信丰迅捷兴电路科技有限公司 一种耐高温的液冷电路板制备方法及液冷电路板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005142292A (ja) * 2003-11-05 2005-06-02 Yazaki Corp パワー基板放熱構造
WO2010147199A1 (ja) * 2009-06-19 2010-12-23 株式会社安川電機 配線基板および電力変換装置
KR20210068844A (ko) 2019-12-02 2021-06-10 엘티소재주식회사 헤테로고리 화합물 및 이를 포함하는 유기 발광 소자
KR20230008479A (ko) * 2021-07-07 2023-01-16 주식회사 아모센스 히트싱크 일체형 세라믹 기판 및 그 제조방법
KR20230009737A (ko) * 2021-07-09 2023-01-17 주식회사 아모센스 세라믹 기판 및 그 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005142292A (ja) * 2003-11-05 2005-06-02 Yazaki Corp パワー基板放熱構造
WO2010147199A1 (ja) * 2009-06-19 2010-12-23 株式会社安川電機 配線基板および電力変換装置
KR20210068844A (ko) 2019-12-02 2021-06-10 엘티소재주식회사 헤테로고리 화합물 및 이를 포함하는 유기 발광 소자
KR20230008479A (ko) * 2021-07-07 2023-01-16 주식회사 아모센스 히트싱크 일체형 세라믹 기판 및 그 제조방법
KR20230009737A (ko) * 2021-07-09 2023-01-17 주식회사 아모센스 세라믹 기판 및 그 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117241492A (zh) * 2023-11-13 2023-12-15 信丰迅捷兴电路科技有限公司 一种耐高温的液冷电路板制备方法及液冷电路板
CN117241492B (zh) * 2023-11-13 2024-02-23 信丰迅捷兴电路科技有限公司 一种耐高温的液冷电路板制备方法及液冷电路板

Similar Documents

Publication Publication Date Title
TWI332270B (en) Apparatus and methods for microchannel cooling of semiconductor integrated circuit packages
US7928565B2 (en) Semiconductor device with a high thermal dissipation efficiency
TWI247334B (en) Three-dimensionally mounted semiconductor module and three-dimensionally mounted semiconductor system
US7044201B2 (en) Flat heat transferring device and method of fabricating the same
JP2006054434A (ja) 熱を発生するデバイスにおける所望のホットスポットを冷却するための柔軟な流体輸送のための方法及び装置
TWI408784B (zh) 積體電路微模組
KR102542563B1 (ko) 직접냉각형 반도체 패키지 유닛
JP2006514734A (ja) 熱を発生するデバイスにおける所望のホットスポットを冷却するための柔軟な流体輸送のための方法及び装置
TW571416B (en) Semiconductor device and method of fabricating the same
US6986382B2 (en) Interwoven manifolds for pressure drop reduction in microchannel heat exchangers
JP2006086503A (ja) 発熱デバイスを冷却するための効率的な垂直流体輸送のための方法及び装置
CN110364501B (zh) 一种微流道散热结构、制造方法及电子器件
US7763973B1 (en) Integrated heat sink for a microchip
JP4994274B2 (ja) 電子部品パッケージの製造方法
JP2006515054A (ja) 発熱デバイスを冷却するための効率的な垂直流体輸送のための方法及び装置
JP5533350B2 (ja) 半導体装置及びその製造方法
JP2006506603A5 (ko)
JP6119352B2 (ja) 半導体装置及びその製造方法
CN110335854B (zh) 一种强制对流微流道散热结构、制造方法及电子器件
CN213692016U (zh) 功率半导体装置
CN112635417A (zh) 散热结构及其制备方法、芯片封装结构及芯片封装方法
KR100493173B1 (ko) 평판형 열전달 장치 및 그 제조 방법
KR102617133B1 (ko) 반도체 소자 직접 냉각을 위한 패키징 유닛 및 그 제조 방법
KR102554272B1 (ko) 집적회로의 직접 냉각 장치 및 이의 제조 방법
JP2015233099A (ja) 半導体装置、インターポーザ及びその製造方法

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A302 Request for accelerated examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant