CN112635417A - 散热结构及其制备方法、芯片封装结构及芯片封装方法 - Google Patents

散热结构及其制备方法、芯片封装结构及芯片封装方法 Download PDF

Info

Publication number
CN112635417A
CN112635417A CN202011586595.5A CN202011586595A CN112635417A CN 112635417 A CN112635417 A CN 112635417A CN 202011586595 A CN202011586595 A CN 202011586595A CN 112635417 A CN112635417 A CN 112635417A
Authority
CN
China
Prior art keywords
layer
chip
plate layer
area
micro
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011586595.5A
Other languages
English (en)
Inventor
王全龙
曹立强
严阳阳
戴风伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Center for Advanced Packaging Co Ltd
Original Assignee
National Center for Advanced Packaging Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Center for Advanced Packaging Co Ltd filed Critical National Center for Advanced Packaging Co Ltd
Priority to CN202011586595.5A priority Critical patent/CN112635417A/zh
Publication of CN112635417A publication Critical patent/CN112635417A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明提供一种散热结构及其制备方法、芯片封装结构及芯片封装方法，散热结构包括：相对设置的第一板层和第二板层；第一板层中具有第一微流道、冷却液入口和冷却液出口，第一微流道朝向第二板层，冷却液入口和冷却液出口背离第二板层，且冷却液入口和冷却液出口与第一微流道连通；第二板层包括邻接的第一区和第二区，第二区背向第一板层的表面至第一板层的距离小于第一区背向第一板层的表面至第一板层的距离，第一区和第二区中设置有第二微流道，第二微流道与第一微流道连通。所述散热结构能够满足具有不同厚度的芯片的多芯片集成结构的散热要求，且使用该散热结构进行散热时，冷却液输送通道简单。

Description

散热结构及其制备方法、芯片封装结构及芯片封装方法
技术领域
本发明涉及半导体封装技术领域，具体涉及一种散热结构及其制备方法、芯片封装结构及芯片封装方法。
背景技术
现在电子设备正在迅速地向高集成度、高组装密度、高运行速度方向发展，电子芯片作为电子设备的核心，由于其集成度、封装密度以及工作时钟频率不断提高，而体积却不断缩小，因此，电子芯片单位面积的发热量不断增加，尤其对于大功率电子设备而言情况更为严重。电子芯片单位面积发热量不断增加极易引起其结区温度急剧升高，而结区高温则会对电子芯片、电子设备的性能产生不利影响。据统计有55％的电子设备失效是结区温度过高导致的，并有研究表明，单个电子芯片的结区温度每升高10℃，电子设备的可靠性将降低50％。由此可见，芯片的散热问题已经成为电子设备正常运行的关键要素。
微流道是一种较好的散热技术，微流道结构为内部设置有一个两端开口的沟道的板层。通过将微流道结构贴装在芯片表面，并使冷却液从一端开口流入，吸收器件附近的热量之后从另一端开口流出，从而达到器件散热的目的。微流道散热因具有高表面积/体积比、低热阻、低流量等优点，因此是一种有效的散热方式。通常，将用于输送散热冷却液的微流通道设置在电子芯片主要工作区的上方，以适应电子设备体积小的需求。
然而，当多芯片集成结构中包括不同厚度的芯片时，则无法通过贴装上述微流道结构满足多芯片集成结构的散热要求。
发明内容
因此，本发明要解决的技术问题在于克服现有微流道结构无法满足具有不同厚度的芯片的多芯片集成结构的散热要求的缺陷，从而提供一种散热结构及其制备方法、芯片封装结构及芯片封装方法。
本发明提供一种散热结构，包括：
相对设置的第一板层和第二板层；
所述第一板层中具有第一微流道，第一微流道朝向第二板层；
所述第二板层包括邻接的第一区和第二区，自第一区至第二区的排布方向平行于第二板层的延伸面，第二区背向所述第一板层的表面至所述第一板层的距离小于第一区背向所述第一板层的表面至所述第一板层的距离，所述第一区和第二区中设置有第二微流道，所述第二微流道与第一微流道连通。
可选的，所述第一板层朝向所述第二板层的表面呈平面，所述第二板层朝向所述第一板层的表面呈平面，所述第一板层朝向所述第二板层的表面平行于所述第二板层朝向所述第一板层的表面。
可选的，位于所述第一区的所述第二微流道的深度大于位于所述第二区的所述第二微流道的深度。
可选的，位于所述第一区的所述第二微流道的深度与位于所述第二区的所述第二微流道的深度的差值为50μm-700μm。
可选的，所述散热结构还包括：位于所述第一板层中的冷却液入口和冷却液出口，所述冷却液入口和冷却液出口位于所述第一板层背向第二板层的一侧，且所述冷却液入口和冷却液出口与所述第一微流道连通。
可选的，所述冷却液入口在第二板层上的正投影位于第一区，所述冷却液出口在所述第二板层上的正投影位于所述第二区；或者，所述冷却液出口在第二板层上的正投影位于第一区，所述冷却液入口在所述第二板层上的正投影位于所述第二区。
可选的，所述散热结构还包括：位于所述第一板层和第二板层之间的连接件，所述连接件包括连接的第一键合层和第二键合层；所述第一键合层背向所述第二键合层的表面连接所述第一板层；所述第二键合层背向所述第一键合层的表面连接所述第二板层。
可选的，所述第一键合层围绕所述第一微流道的端口设置；所述第二键合层围绕所述第二微流道的端口设置。
可选的，所述第二微流道在第一板层上的正投影的形状为蛇形，第一微流道在第二板层上的正投影的形状为蛇形；或者，所述第二微流道在第一板层上的正投影的形状为半回字形，第一微流道在第二板层上的正投影的形状为半回字形；或者，所述第二微流道在第一板层上的正投影的形状为网格形，第一微流道在第二板层上的正投影的形状为网格形。
本发明还提供一种芯片封装结构，包括：
上述的散热结构；
第一芯片，所述第一芯片的背面设置于所述第一区背离所述第一板层的一侧；
第二芯片，所述第二芯片的背面设置于所述第二区背离所述第一板层的一侧，所述第二芯片的厚度大于所述第一芯片的厚度。
可选的，所述芯片封装结构还包括：包封层，所述包封层设置于所述第二板层背离所述第一板层的一侧，所述包封层包裹所述第一芯片与所述第二芯片且暴露出所述第一芯片的正面与所述第二芯片的正面；
重布线结构，所述重布线结构设置于所述包封层背离所述第二板层的一侧表面，所述第一芯片的正面与所述重布线结构连接，所述第二芯片的正面与所述重布线结构连接。
本发明还提供一种散热结构的制备方法，包括以下步骤：
提供第一板层和第二板层，所述第二板层包括邻接的第一区和第二区，自第一区至第二区的排布方向平行于第二板层的延伸面；
在部分厚度的所述第一板层中设置第一微流道；
在部分厚度的第一区和第二区中形成第二微流道；
将所述第一板层和第二板层相对设置并键合在一起，且使所述第二微流道与第一微流道连通；
对所述第二板层的第二区远离所述第一板层的一侧表面进行减薄，使所述第二区的厚度小于所述第一区的厚度。
可选的，所述散热结构的制备方法还包括：
在部分厚度的所述第一板层中设置冷却液入口和冷却液出口，所述冷却液入口和冷却液出口与所述第一微流道连通；将所述第一板层和第二板层相对设置并键合在一起之后，所述冷却液入口和冷却液出口位于所述第一板层背向第二板层的一侧。
可选的，所述散热结构的制备方法还包括：在所述第一板层的一侧表面设置第一键合层；形成所述第一微流道之后，所述第一键合层围绕所述第一微流道的端口设置；在所述第一区和第二区的一侧表面设置第二键合层，形成所述第二微流道之后，所述第二键合层围绕所述第二微流道的端口设置；将所述第一板层和第二板层键合在一起包括：将所述第一键合层与所述第二键合层进行键合。
本发明还提供一种芯片封装方法，包括以下步骤：
提供第一芯片、第二芯片上述的散热结构，所述第二芯片的厚度大于所述第一芯片的厚度；
将所述第一芯片的背面设置于所述第一区背离所述第一板层的一侧表面；
将所述第二芯片的背面设置于所述第二区背离所述第一板层的一侧表面。
可选的，所述芯片封装方法还包括：在所述第二板层背离所述第一板层的一侧表面形成包封层，所述包封层包裹所述第一芯片与所述第二芯片且暴露出所述第一芯片的正面与所述第二芯片的正面；在所述包封层背离所述第二板层的一侧表面、所述第一芯片的正面与所述第二芯片的正面形成重布线结构，所述第一芯片的正面与所述重布线结构连接，所述第二芯片的正面与所述重布线结构连接。
本发明技术方案，具有如下优点：
1.本发明提供的散热结构，包括相对设置的第一板层和第二板层；所述第一板层中具有第一微流道，第一微流道朝向第二板层，所述第二板层包括邻接的第一区和第二区，自第一区至第二区的排布方向平行于第二板层的延伸面，所述第一区和第二区中设置有第二微流道，所述第二微流道与第一微流道连通构成微流道结构；第二区背向所述第一板层的表面至所述第一板层的距离小于第一区背向所述第一板层的表面至所述第一板层的距离，使得第一区适于连接厚度较小的芯片，第二区适于连接厚度较大的芯片；在散热过程中，冷却液于所述微流道结构中流通，并吸收不同厚度的芯片产生的热量，使得不同厚度的芯片均能够有效散热，即，所述散热结构即可满足具有不同厚度的芯片的多芯片集成结构的散热要求。
2.本发明提供的散热结构，位于所述第一区的所述第二微流道的深度大于位于所述第二区的所述第二微流道的深度，流通在第一区的第二微流道内的冷却液与所述第一芯片的距离较小，提高了第一区的散热效果，也即提高了散热结构的散热效果，避免了多芯片封装结构内热量的聚集对芯片性能的不良影响。
3.本发明提供的散热结构，还包括位于所述第一板层中的冷却液入口和冷却液出口，所述冷却液入口和冷却液出口位于所述第一板层背向第二板层的一侧，且所述冷却液入口和冷却液出口与所述第一微流道连通。冷却液由所述冷却液入口进入微流道结构，在吸收不同厚度的芯片产生的热量后由冷却液出口流出，即，上述散热结构仅设置一组冷却液入口和冷却液出口就可以满足使用，使冷却液输送结构更加简单。
4.本发明提供的散热结构，所述冷却液入口在第二板层上的正投影位于第一区，所述冷却液出口在所述第二板层上的正投影位于所述第二区；或者，所述冷却液出口在第二板层上的正投影位于第一区，所述冷却液入口在所述第二板层上的正投影位于所述第二区。通过上述设置有利于冷却液在第一区与第二区的流通效果，从而有利于第一芯片与第二芯片的散热效率。
5.本发明提供的散热结构，还包括位于所述第一板层和第二板层之间的连接件，所述连接件包括连接的第一键合层和第二键合层；所述第一键合层背向所述第二键合层的表面连接所述第一板层；所述第二键合层背向所述第一键合层的表面连接所述第二板层。通过所述连接件实现了所述第一板层与所述第二板层的连接，使得所述第一微流道与第二微流道连通以构成微流道结构，从而能够用于多芯片封装结构进行散热。
6.本发明提供的散热结构，所述第一键合层围绕所述第一微流道的端口设置；所述第二键合层围绕所述第二微流道的端口设置，以对所述微流道结构进行密封设置，使所述微流道结构形成一个密封区域，避免冷却液从所述连接件处流失。
7.本发明提供的芯片封装结构，包括散热结构、第一芯片和第二芯片，所述第一芯片的背面设置于所述第一区背离所述第一板层的一侧，所述第二芯片的背面设置于所述第二区背离所述第一板层的一侧，所述第二芯片的厚度大于所述第一芯片的厚度，能够满足具有不同厚度的芯片的多芯片集成结构的散热要求。
8.本发明提供的散热结构的制备方法，通过在部分厚度的所述第一板层中设置第一微流道，在部分厚度的第一区和第二区中形成第二微流道；然后将所述第一板层和第二板层相对设置并键合在一起，且使所述第二微流道与第一微流道连通；最后，对所述第二板层的第二区远离所述第一板层的一侧表面进行减薄，使所述第一区的厚度大于所述第二区的厚度，制备得到的散热结构适用于具有不同厚度的芯片的多芯片集成结构的散热，且制备方法简单。
9.本发明提供的芯片封装方法，通过将所述第一芯片的背面设置于所述第一区背离所述第一板层的一侧表面，将所述第二芯片的背面设置于所述第二区背离所述第一板层的一侧表面，即可满足具有不同厚度的芯片的多芯片集成结构的散热要求，且封装方法简单。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为一种芯片封装结构的结构示意图；
图2为本发明实施例中的散热结构的结构示意图；
图3为本发明实施例中第一种第一板层的截面图；
图4为本发明实施例中第二种第一板层的截面图；
图5为本发明实施例中第三种第一板层的截面图；
图6为本发明实施例中的芯片封装结构的结构示意图；
图7为本发明实施例中的散热结构的制备方法的工艺流程图；
图8-图15为本发明实施例中的散热结构的制备过程中的结构示意图；
图16为本发明实施例中的芯片封装方法的工艺流程图；
图17-图21为本发明实施例中的芯片封装方法中的结构示意图。
具体实施方式
参见图1，一种芯片封装结构，包括散热结构和芯片4＇。所述散热结构包括对设置的第一板层1＇和第二板层2＇，所述第一板层1＇和第二板层2＇的表面均为平面；所述第一板层1＇中具有第一微流道11＇、冷却液入口12＇和冷却液出口13＇，第一微流道11＇朝向第二板层2＇，所述冷却液入口12＇和冷却液出口13＇背离第二板层2＇，且所述冷却液入口12＇和冷却液出口13＇与所述第一微流道11＇连通；所述第二板层2＇设置有第二微流道23＇，所述第二微流道23＇与第一微流道11＇连通；所述第二板层2远离所述第一板层1的一侧表面贴装于所述芯片4＇的背面。
然而，上述芯片封装结构仅适用于具有单一厚度芯片的多芯片集成结构或单芯片中；当多芯片封装结构中具有不同厚度的芯片时，无法使该芯片封装结构中的散热结构同时贴装在具有不同厚度的芯片表面，从而无法使各个芯片同时进行散热，即，上述芯片封装结构无法满足具有不同厚度的芯片的多芯片集成结构的散热要求。
本发明提供一种散热结构，包括相对设置的第一板层和第二板层；所述第一板层中具有第一微流道，第一微流道朝向第二板层；所述第二板层包括邻接的第一区和第二区，自第一区至第二区的排布方向平行于第二板层的延伸面，第二区背向所述第一板层的表面至所述第一板层的距离小于第一区背向所述第一板层的表面至所述第一板层的距离，所述第一区和第二区中设置有第二微流道，所述第二微流道与第一微流道连通。所述散热结构即可满足具有不同厚度的芯片的多芯片集成结构的散热要求。
下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
参见图2，本实施例提供一种散热结构，相对设置的第一板层1和第二板层2；所述第一板层1中具有第一微流道11，第一微流道11朝向第二板层2；所述第二板层2包括邻接的第一区21和第二区22，自第一区21至第二区22的排布方向平行于第二板层2的延伸面，第二区22背向所述第一板层1的表面至所述第一板层1的距离小于第一区21背向所述第一板层1的表面至所述第一板层1的距离，所述第一区21和第二区22中设置有第二微流道23，所述第二微流道23与第一微流道11连通。
上述散热结构，所述第二微流道23与第一微流道11连通构成微流道结构；通过第二区22背向所述第一板层1的表面至所述第一板层1的距离小于第一区21背向所述第一板层1的表面至所述第一板层1的距离，使得第一区21适于连接厚度较小的芯片，第二区22适于连接厚度较大的芯片；在散热过程中，冷却液于所述微流道结构中流通，并吸收不同厚度的芯片产生的热量，使得不同厚度的芯片均能够有效散热，即，所述散热结构即可满足具有不同厚度的芯片的多芯片集成结构的散热要求。
需要理解的是，所述第二板层2中第一区21的数量包括但不限于为1个，所述第二板层2中第二区22的数量包括但不限于为1个。所述第一板层1与第二板层2的材质为金属、陶瓷或硅片。
参见图2，在本实施例中，所述第一板层1朝向所述第二板层2的表面呈平面，所述第二板层2朝向所述第一板层1的表面呈平面，所述第一板层1朝向所述第二板层2的表面平行于所述第二板层2朝向所述第一板层1的表面，所述第二板层远离所述第一板层的表面在第一区和第二区不连续。第一板层1朝向所述第二板层2的表面呈平面，所述第二板层2朝向所述第一板层1的表面呈平面，降低了所述散热结构具有较低的制备难度。
需要理解的是，所述第一板层1背离所述第二板层2的表面包括但不限于为平面。优选的，为了降低所述散热结构具有较低的制备难度，所述第一板层1背离所述第二板层2的表面为平面。
参见图2，在本实施例中，位于所述第一区21的所述第二微流道23的深度大于位于所述第二区22的所述第二微流道23的深度。由于所述第二板层中第二区背向所述第一板层的表面至所述第一板层的距离小于第一区背向所述第一板层的表面至所述第一板层的距离，当位于所述第一区的所述第二微流道的深度与位于所述第二区的所述第二微流道的深度相同时，则使得流通在第一区的第二微流道内的冷却液与设置于所述第一区的芯片的距离大于所述流通在第一区的第二微流道内的冷却液与设置于所述第二区的芯片的背面的距离，使得设置于所述第一区的芯片不能有效散热，从而造成多芯片封装结构内热量的聚集，使得设置于所述第二区的芯片与所述第二区的芯片的性能均受到不良影响；通过使位于所述第一区的所述第二微流道的深度大于位于所述第二区的所述第二微流道的深度，提高了第一区的散热效果，也即提高了散热结构的散热效果，避免了多芯片封装结构内热量的聚集对芯片性能的不良影响。
需要理解的是，位于所述第一区21的所述第二微流道23的深度与位于所述第二区22的所述第二微流道23的深度的差值和所述第一区21背向所述第一板层1的表面至所述第一板层1的距离与第二区22背向所述第一板层1的表面至所述第一板层1的距离的差值适配，也即与所述不同芯片的厚度差相适配。具体的，位于所述第一区21的所述第二微流道23的深度与位于所述第二区22的所述第二微流道23的深度的差值可以为50μm-700μm。
在本实施例中，所述散热结构还包括：位于所述第一板层1中的冷却液入口12和冷却液出口13，所述冷却液入口12和冷却液出口13位于所述第一板层1背向第二板层2的一侧，且所述冷却液入口12和冷却液出口13与所述第一微流道11连通。冷却液由所述冷却液入口12进入微流道结构，在吸收不同厚度的芯片产生的热量后由冷却液出口13流出，即，上述散热结构仅设置一组冷却液入口12和冷却液出口13就可以满足使用，使冷却液输送结构更加简单。
进一步地，所述冷却液入口12和冷却液出口13位于所述第二板层2的正投影中可以均位于第一区21，也可均位于第二区22，也可其中一个位于所述第一区21，另一位于所述第二区22。优选的，参见图2，所述冷却液入口12在第二板层2上的正投影位于第一区21，所述冷却液出口13在所述第二板层2上的正投影位于所述第二区22；或者，所述冷却液出口13在第二板层2上的正投影位于第一区21，所述冷却液入口12在所述第二板层2上的正投影位于所述第二区22。上述设置能够使得冷却液在位于第一区21的微流道结构内与位于第二区22的微流道结构内的流通更加充分，从而有利于第一芯片4与第二芯片5的散热效率。参见图2，在本实施例中，所述散热结构还包括位于所述第一板层1和第二板层2之间的连接件3，所述连接件3包括连接的第一键合层31和第二键合层32；所述第一键合层31背向所述第二键合层32的表面连接所述第一板层1；所述第二键合层32背向所述第一键合层31的表面连接所述第二板层2。通过所述连接件3实现了所述第一板层1与所述第二板层2的连接，使得所述第一微流道11与第二微流道23连通以构成微流道结构，从而能够用于多芯片封装结构进行散热。具体的，所述连接件3的材质包括但不限于为焊料。
进一步地，所述第一键合层31围绕所述第一微流道11的端口设置；所述第二键合层32围绕所述第二微流道23的端口设置，以对所述微流道结构进行密封设置，使所述微流道结构形成一个密封区域，避免冷却液从所述连接件3处流失。
在本实施例中，所述第二微流道23在第一板层1上的正投影的形状为蛇形，第一微流道11在第二板层2上的正投影的形状为蛇形，使所述微流道结构的形状为蛇形，所述第一板层1的截面图如图3所示；或者，所述第二微流道23在第一板层1上的正投影的形状为半回字形，第一微流道11在第二板层2上的正投影的形状为半回字形，使所述微流道结构的形状为半回字形，所述第一板层1的截面图如图4所示；或者，所述第二微流道23在第一板层1上的正投影的形状为网格形，第一微流道11在第二板层2上的正投影的形状为网格形，使所述微流道结构的形状为网格形，所述第一板层1的截面图如图5所示。需要理解的是，所述第二微流道23在第一板层1上的正投影及第一微流道11在第二板层2上的正投影的形状相同，且包括但不限于上述图形。
参见图6，本实施例还提供一种芯片封装结构，包括：
本实施例提供的散热结构；
第一芯片4，所述第一芯片4的背面设置于所述第一区21背离所述第一板层1的一侧；
第二芯片5，所述第二芯片5的背面设置于所述第二区22背离所述第一板层1的一侧，所述第二芯片5的厚度大于所述第一芯片4的厚度。
上述芯片封装结构，能够满足具有不同厚度的芯片的多芯片集成结构的散热要求。
需要理解的是，上述第一芯片4的数量包括但不限于为1个，上述第二芯片5的数量包括但不限于为1个；作为一种可选的实施方式，所述第一芯片4为单芯片，所述第二芯片5为三维堆叠芯片；或，所述第一芯片4与所述第二芯片5均为单芯片；或，所述第一芯片4与所述第二芯片5均为三维堆叠芯片。
在本实施例中，参见图6，所述芯片封装结构还包括：包封层6，所述包封层6设置于所述第二板层2背离所述第一板层1的一侧，所述包封层6包裹所述第一芯片4与所述第二芯片5且暴露出所述第一芯片4的正面与所述第二芯片5的正面；重布线结构7，所述重布线结构7设置于所述包封层6背离所述第二板层2的一侧表面，所述第一芯片4的正面与所述重布线结构7连接，所述第二芯片5的正面与所述重布线结构7连接。上述芯片封装结构通过所述包封层6包裹所述第一芯片4与所述第二芯片5，从而提高了所述芯片封装结构的强度和稳定性，并对所述重布线结构7起到固定和支撑作用，避免了由于所述重布线结构7弯折对器件性能造成的不利影响。
进一步地，所述第二芯片5的正面与所述第一芯片4的正面平齐，使包封层6背离所述第一板层1的一侧表面为一平面，制备工艺简单。
在本实施例中，参见图6，所述芯片封装结构还包括：粘接胶层8，所述粘接胶层8位于所述第一芯片4的背面与所述第一区21背离所述第一板层1的一侧表面之间以及所述第二芯片5的背面与所述第二区22背离所述第一板层1的一侧表面之间；焊球9，所述焊球9设置于所述重布线结构7背离所述第一芯片4的一侧表面。通过设置重布线结构7和焊球9使所述第一芯片4与第二芯片5能够通过电压或电流，进而进行工作。
进一步地，所述粘接胶层8的材料可以为有机硅粘接密封胶，有机硅粘接密封胶具有较高的耐热性和导热性，当第一芯片4与第二芯片5单位面积的发热量较高时，使用有机硅粘接密封胶能够提高粘接的牢固性。
参见图7，本实施例还提供一种散热结构的制备方法，包括以下步骤：
S1、提供第一板层1和第二板层2，所述第二板层2包括邻接的第一区21和第二区22，自第一区21至第二区22的排布方向平行于第二板层2的延伸面；
S2、在部分厚度的所述第一板层1中设置第一微流道11；
S3、在部分厚度的第一区21和第二区22中形成第二微流道23；
S4、将所述第一板层1和第二板层2相对设置并键合在一起，且使所述第二微流道23与第一微流道11连通；
S5、对所述第二板层2的第二区22远离所述第一板层1的一侧表面进行减薄，使所述第二区22的厚度小于所述第一区21的厚度。
图8至图15为本实施例散热结构的制备过程的结构示意图。
参见图8，提供第一板层1。具体的，所述第一板层1具有一平面；所述第一板层1的材质为金属、陶瓷或硅片。
参见图9，在所述第一板层1的一侧表面设置第一键合层31。具体的，在所述第一板层1的一侧表面涂覆焊料以形成所述第一键合层31。
参见图10，在部分厚度的所述第一板层1中设置第一微流道11。具体的，对所述第一板层1上设置有所述第一键合层31的一侧表面上未设置第一键合层31的区域进行刻蚀，使所述第一键合层31围绕所述第一微流道11的端口。
需要理解的是，可以如图9-10所示，先在所述第一板层1的一侧表面设置设置第一键合层31，再设置第一微流道；也可以先在部分厚度的所述第一板层1中设置第一微流道11，再在所述第一微流道11的端口设置第一键合层31。
参见图10，在部分厚度的所述第一板层1中设置冷却液入口12和冷却液出口13，所述冷却液入口12和冷却液出口13与所述第一微流道11连通。具体的，对所述第一板层1未设置所述第一键合层31的一侧表面进行刻蚀，使所述冷却液入口12和冷却液出口13与所述第一微流道11连通。
需要理解的是，可以先形成第一微流道11再形成冷却液入口12和冷却液出口13，也可以先形成冷却液入口12和冷却液出口13再形成第一微流道11。
参见图11，提供第二板层2。具体的，所述第二板层2包括邻接的第一区21和第二区22，自第一区21至第二区22的排布方向平行于第二板层2的延伸面；所述第二板层2的材质为金属、陶瓷或硅片。
参见图12，在所述第一区21和第二区22的一侧表面设置第二键合层32。具体的，在所述第二板层2的一侧表面涂覆焊料以形成所述第二键合层32。
参见图13，在部分厚度的第一区21和第二区22中形成第二微流道23。具体的，对所述第二板层2上设置有所述第二键合层32的一侧表面上未设置第二键合层32的区域进行刻蚀，使所述第二键合层32围绕所述第二微流道23的端口。
需要理解的是，可以如图12-13所示，先在所述第一区21和第二区22的一侧表面设置第二键合层32，再在部分厚度的第一区21和第二区22中形成第二微流道23；也可以先在部分厚度的第一区21和第二区22中形成第二微流道23，再在所述第二微流道23的端口设置第二键合层32。
参见图14，将上述步骤制备得到的所述第一板层1和第二板层2相对设置并键合在一起，且使所述第二微流道23与第一微流道11连通。具体的，将所述第一键合层31与所述第二键合层32进行键合。
参见图15，对所述第二板层2的第二区22远离所述第一板层1的一侧表面进行减薄，使所述第一区21的厚度大于所述第二区22的厚度。具体的，所述减薄的方法为机械减薄工艺、化学机械抛光工艺、化学腐蚀工艺的至少一种。
需要理解的是，还可以在形成所述第二键合层32之前，对所述第二板层2的一侧表面的部分区域进行减薄，然后在所述第二板层2的相对侧表面形成第二键合层32；或，在形成第二键合层32之后，在形成第二微流道23之前，对所述第二板层2的未设置第二键合层32的一侧表面进行减薄。
如图16所示，本实施例还提供一种芯片封装结构的制备方法，包括以下步骤：
S6、提供第一芯片4、第二芯片5和本实施例所述的散热结构，所述第二芯片5的厚度大于所述第一芯片4的厚度；
S7、将所述第一芯片4的背面设置于所述第一区21背离所述第一板层1的一侧表面；将所述第二芯片5的背面设置于所述第二区22背离所述第一板层1的一侧表面。
图17至图21为本实施例芯片封装结构的制备过程的结构示意图。
参见图17，将所述第一芯片4的背面设置于所述第一区21背离所述第一板层1的一侧表面；将所述第二芯片5的背面设置于所述第二区22背离所述第一板层1的一侧表面。
具体的，在所述第一区21背离所述第一板层1的一侧表面设置第一粘接胶层81，并将所述第一芯片4的背面设置于所述第一粘接胶层81上，待所述第一粘接胶层81固化后，所述第一芯片4的背面固定于所述第一区21背离所述第一板层1的一侧表面；在所述第二区22背离所述第一板层1的一侧表面设置第二粘接胶层82，并将所述第二芯片5的背面设置于所述第二粘接胶层82上，待所述第二粘接胶层82固化后，所述第二芯片5的背面固定于所述第二区22背离所述第一板层1的一侧表面。
进一步地，所述第二芯片5的正面与所述第一芯片4的正面平齐。
参见图18，在所述第二板层2背离所述第一板层1的一侧表面形成包封层6，所述包封层6包裹所述第一芯片4与所述第二芯片5。
参见图19，对所述包封层6进行减薄，以暴露出所述第一芯片4的正面与所述第二芯片5的正面。具体的，所述减薄的方法为化学机械抛光、机械刻蚀、化学刻蚀中的至少一种。
参见图20，在所述包封层6背离所述第二板层的一侧表面、所述第一芯片4的正面与所述第二芯片5的正面形成重布线结构7，所述第一芯片4的正面与所述重布线结构7连接，所述第二芯片5的正面与所述重布线结构7连接。
参见图21，在所述重布线结构7背离所述第一芯片4的一侧表面设置焊球9。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明创造的保护范围之中。

Claims (16)

1.一种散热结构，其特征在于，包括：
相对设置的第一板层和第二板层；
所述第一板层中具有第一微流道，第一微流道朝向第二板层；
所述第二板层包括邻接的第一区和第二区，自第一区至第二区的排布方向平行于第二板层的延伸面，第二区背向所述第一板层的表面至所述第一板层的距离小于第一区背向所述第一板层的表面至所述第一板层的距离，所述第一区和第二区中设置有第二微流道，所述第二微流道与第一微流道连通。
2.根据权利要求1所述的散热结构，其特征在于，所述第一板层朝向所述第二板层的表面呈平面，所述第二板层朝向所述第一板层的表面呈平面，所述第一板层朝向所述第二板层的表面平行于所述第二板层朝向所述第一板层的表面。
3.根据权利要求1所述的散热结构，其特征在于，位于所述第一区的所述第二微流道的深度大于位于所述第二区的所述第二微流道的深度。
4.根据权利要求3所述的散热结构，其特征在于，位于所述第一区的所述第二微流道的深度与位于所述第二区的所述第二微流道的深度的差值为50μm-700μm。
5.根据权利要求1所述的散热结构，其特征在于，还包括：位于所述第一板层中的冷却液入口和冷却液出口，所述冷却液入口和冷却液出口位于所述第一板层背向第二板层的一侧，且所述冷却液入口和冷却液出口与所述第一微流道连通。
6.根据权利要求5所述的散热结构，其特征在于，
所述冷却液入口在第二板层上的正投影位于第一区，所述冷却液出口在所述第二板层上的正投影位于所述第二区；
或者，所述冷却液出口在第二板层上的正投影位于第一区，所述冷却液入口在所述第二板层上的正投影位于所述第二区。
7.根据权利要求1所述的散热结构，其特征在于，还包括：
位于所述第一板层和第二板层之间的连接件，所述连接件包括连接的第一键合层和第二键合层；
所述第一键合层背向所述第二键合层的表面连接所述第一板层；
所述第二键合层背向所述第一键合层的表面连接所述第二板层。
8.根据权利要求7所述的散热结构，其特征在于，所述第一键合层围绕所述第一微流道的端口设置；所述第二键合层围绕所述第二微流道的端口设置。
9.根据权利要求1所述的散热结构，其特征在于，所述第二微流道在第一板层上的正投影的形状为蛇形，第一微流道在第二板层上的正投影的形状为蛇形；或者，所述第二微流道在第一板层上的正投影的形状为半回字形，第一微流道在第二板层上的正投影的形状为半回字形；或者，所述第二微流道在第一板层上的正投影的形状为网格形，第一微流道在第二板层上的正投影的形状为网格形。
10.一种芯片封装结构，其特征在于，包括：
权利要求1-9任一项所述的散热结构；
第一芯片，所述第一芯片的背面设置于所述第一区背离所述第一板层的一侧；
第二芯片，所述第二芯片的背面设置于所述第二区背离所述第一板层的一侧，所述第二芯片的厚度大于所述第一芯片的厚度。
11.根据权利要求10所述的芯片封装结构，其特征在于，还包括：包封层，所述包封层设置于所述第二板层背离所述第一板层的一侧，所述包封层包裹所述第一芯片与所述第二芯片且暴露出所述第一芯片的正面与所述第二芯片的正面；
重布线结构，所述重布线结构设置于所述包封层背离所述第二板层的一侧表面，所述第一芯片的正面与所述重布线结构连接，所述第二芯片的正面与所述重布线结构连接。
12.一种散热结构的制备方法，其特征在于，包括以下步骤：
提供第一板层和第二板层，所述第二板层包括邻接的第一区和第二区，自第一区至第二区的排布方向平行于第二板层的延伸面；
在部分厚度的所述第一板层中设置第一微流道；
在部分厚度的第一区和第二区中形成第二微流道；
将所述第一板层和第二板层相对设置并键合在一起，且使所述第二微流道与第一微流道连通；
对所述第二板层的第二区远离所述第一板层的一侧表面进行减薄，使所述第二区的厚度小于所述第一区的厚度。
13.根据权利要求12所述的散热结构的制备方法，其特征在于，还包括：
在部分厚度的所述第一板层中设置冷却液入口和冷却液出口，所述冷却液入口和冷却液出口与所述第一微流道连通；将所述第一板层和第二板层相对设置并键合在一起之后，所述冷却液入口和冷却液出口位于所述第一板层背向第二板层的一侧。
14.根据权利要求12所述的散热结构的制备方法，其特征在于，还包括：在所述第一板层的一侧表面设置第一键合层；形成所述第一微流道之后，所述第一键合层围绕所述第一微流道的端口设置；在所述第一区和第二区的一侧表面设置第二键合层，形成所述第二微流道之后，所述第二键合层围绕所述第二微流道的端口设置；
将所述第一板层和第二板层键合在一起包括：将所述第一键合层与所述第二键合层进行键合。
15.一种芯片封装方法，其特征在于，包括以下步骤：
提供第一芯片、第二芯片和权利要求1-9任一项所述的散热结构，所述第二芯片的厚度大于所述第一芯片的厚度；
将所述第一芯片的背面设置于所述第一区背离所述第一板层的一侧表面；
将所述第二芯片的背面设置于所述第二区背离所述第一板层的一侧表面。
16.根据权利要求15所述的芯片封装方法，其特征在于，还包括：在所述第二板层背离所述第一板层的一侧表面形成包封层，所述包封层包裹所述第一芯片与所述第二芯片且暴露出所述第一芯片的正面与所述第二芯片的正面；
在所述包封层背离所述第二板层的一侧表面、所述第一芯片的正面与所述第二芯片的正面形成重布线结构，所述第一芯片的正面与所述重布线结构连接，所述第二芯片的正面与所述重布线结构连接。
CN202011586595.5A 2020-12-28 2020-12-28 散热结构及其制备方法、芯片封装结构及芯片封装方法 Pending CN112635417A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011586595.5A CN112635417A (zh) 2020-12-28 2020-12-28 散热结构及其制备方法、芯片封装结构及芯片封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011586595.5A CN112635417A (zh) 2020-12-28 2020-12-28 散热结构及其制备方法、芯片封装结构及芯片封装方法

Publications (1)

Publication Number Publication Date
CN112635417A true CN112635417A (zh) 2021-04-09

Family

ID=75286198

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011586595.5A Pending CN112635417A (zh) 2020-12-28 2020-12-28 散热结构及其制备方法、芯片封装结构及芯片封装方法

Country Status (1)

Country Link
CN (1) CN112635417A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116230667A (zh) * 2022-12-28 2023-06-06 江苏中科智芯集成科技有限公司 一种半导体封装结构及制备方法
CN117316906A (zh) * 2023-11-29 2023-12-29 中国电子科技集团公司信息科学研究院 一种基于微流散热的mmic芯片及设计方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116230667A (zh) * 2022-12-28 2023-06-06 江苏中科智芯集成科技有限公司 一种半导体封装结构及制备方法
CN116230667B (zh) * 2022-12-28 2023-12-22 江苏中科智芯集成科技有限公司 一种半导体封装结构及制备方法
CN117316906A (zh) * 2023-11-29 2023-12-29 中国电子科技集团公司信息科学研究院 一种基于微流散热的mmic芯片及设计方法
CN117316906B (zh) * 2023-11-29 2024-02-27 中国电子科技集团公司信息科学研究院 一种基于微流散热的mmic芯片及设计方法

Similar Documents

Publication Publication Date Title
TWI247334B (en) Three-dimensionally mounted semiconductor module and three-dimensionally mounted semiconductor system
US7713789B2 (en) Semiconductor device with a high thermal dissipation efficiency
US20070210446A1 (en) Apparatus and Methods For Cooling Semiconductor Integrated Circuit Chip Packages
US10170392B2 (en) Wafer level integration for embedded cooling
CN111244050B (zh) 芯片级集成微流体散热模块及制备方法
US20230317559A1 (en) Silicon-based fan out package structure and preparation method therefor
JP2013520835A (ja) 対称型シリコン・キャリア流体キャビティ及びマイクロチャネル冷却板を組み合せて用いた垂直集積チップ・スタックの両面熱除去
CN113241332B (zh) 具有微流道的半导体结构、芯片堆叠结构以及制备方法
WO2020248905A1 (zh) 一种晶圆级三维堆叠微流道散热结构及其制造方法
CN112635417A (zh) 散热结构及其制备方法、芯片封装结构及芯片封装方法
CN111584448B (zh) 一种芯片埋入式微流道模组封装结构及制作方法
CN111128917A (zh) 一种芯片封装结构及其制作方法
TW201304088A (zh) 使用中介層之積層模組之構裝構造
JP2010278438A (ja) ヒートシンク並びにその製作方法
CN114300428A (zh) 一种可六面散热的微流道封装结构及其制作方法
US9312202B2 (en) Method of forming a semiconductor substrate including a cooling channel
CN114975318A (zh) 一种内嵌微流道的三维集成硅基惯性微***及其制造方法
CN213816132U (zh) 一种散热结构及芯片封装结构
TWI604578B (zh) Stacking module and interposer used therefor
WO2022241846A1 (zh) 一种包括嵌入歧管式微流道的引线键合结构及其制备方法
CN111933600A (zh) Dbc基板、dbc基板制造方法及功率模块
CN112542433B (zh) 一种芯片封装结构及封装方法
CN217588910U (zh) 芯片封装结构
WO2024131431A1 (en) Thermal expansion matched chip module with integrated liquid cooling
CN112299364B (zh) 一种微流道散热器的制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination