KR102538172B1 - 데이터 출력 장치 - Google Patents

데이터 출력 장치 Download PDF

Info

Publication number
KR102538172B1
KR102538172B1 KR1020160110492A KR20160110492A KR102538172B1 KR 102538172 B1 KR102538172 B1 KR 102538172B1 KR 1020160110492 A KR1020160110492 A KR 1020160110492A KR 20160110492 A KR20160110492 A KR 20160110492A KR 102538172 B1 KR102538172 B1 KR 102538172B1
Authority
KR
South Korea
Prior art keywords
transistor
circuit
output
signal
node
Prior art date
Application number
KR1020160110492A
Other languages
English (en)
Other versions
KR20180024384A (ko
Inventor
서윤재
김성호
김준석
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020160110492A priority Critical patent/KR102538172B1/ko
Priority to US15/436,108 priority patent/US10401217B2/en
Publication of KR20180024384A publication Critical patent/KR20180024384A/ko
Priority to US16/540,724 priority patent/US11125615B2/en
Priority to US17/473,029 priority patent/US11604092B2/en
Priority to US18/169,955 priority patent/US20230213383A1/en
Application granted granted Critical
Publication of KR102538172B1 publication Critical patent/KR102538172B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J1/00—Photometry, e.g. photographic exposure meter
    • G01J1/42—Photometry, e.g. photographic exposure meter using electric radiation detectors
    • G01J1/44—Electric circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J1/00—Photometry, e.g. photographic exposure meter
    • G01J1/02—Details
    • G01J1/0238—Details making use of sensor-related data, e.g. for identification of sensor or optical parts
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
    • H03F1/223—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively with MOSFET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/34—Negative-feedback-circuit arrangements with or without positive feedback
    • H03F1/342—Negative-feedback-circuit arrangements with or without positive feedback in field-effect transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
    • H03F3/08—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light
    • H03F3/082—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light with FET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J1/00—Photometry, e.g. photographic exposure meter
    • G01J1/10—Photometry, e.g. photographic exposure meter by comparison with reference light or electric value provisionally void
    • G01J1/16—Photometry, e.g. photographic exposure meter by comparison with reference light or electric value provisionally void using electric radiation detectors
    • G01J1/18—Photometry, e.g. photographic exposure meter by comparison with reference light or electric value provisionally void using electric radiation detectors using comparison with a reference electric value
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J1/00—Photometry, e.g. photographic exposure meter
    • G01J1/42—Photometry, e.g. photographic exposure meter using electric radiation detectors
    • G01J1/44—Electric circuits
    • G01J2001/4446—Type of detector
    • G01J2001/446—Photodiode

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Amplifiers (AREA)

Abstract

데이터 출력 장치가 제공된다. 일 실시예에 따른 데이터 출력 장치는, 입력 전류를 로그 스케일에 비례하는 출력 전압으로 변환하는 변환기 회로와 함께, 부스팅 회로를 더 포함할 수 있다. 데이터 출력 장치는 부스팅 회로를 통해 입력 전류의 변화 비율을 로그 스케일에 비례하는 전압 변화량으로 증폭할 수 있다.

Description

데이터 출력 장치{DATA OUTPUT DEVICE}
이하, 데이터를 출력하는 기술이 제공된다.
복수의 센싱 엘리먼트들을 포함하는 센서는 각각의 센싱 엘리먼트마다 신호를 감지하기 위한 검출 소자, 검출 소자에서 감지된 신호를 증폭하기 위한 아날로그 회로, 및 증폭된 신호를 처리하는 디지털 회로(digital circuit)를 포함할 수 있다.
다만, 센싱 엘리먼트에서 감지되는 신호의 크기가 작은 경우, 감지된 신호가 충분히 증폭되지 못하면, 각각의 센싱 엘리먼트가 이벤트를 적절하게 감지하지 못할 수 있다.
일 실시예에 따르면 데이터 출력 장치는, 출력 신호에 기초하여 변환 신호를 생성하는 변환기 회로(converter circuit); 상기 출력 신호에 기초하여 부스팅 신호를 생성하는 부스팅 회로(boosting circuit); 및 상기 변환 신호 및 상기 부스팅 신호에 기초한 피드백 신호 및 입력 신호에 기초하여 출력 신호를 생성하는 출력 회로(output circuit);를 포함할 수 있다.
상기 부스팅 회로는, 드레인 노드 및 게이트 노드가 서로 접속되는 트랜지스터를 포함할 수 있다.
상기 부스팅 회로는, 제2 트랜지스터의 소스 노드와 접속되는 게이트 노드, 및 상기 제2 트랜지스터의 게이트 노드와 접속되는 드레인 노드를 포함하는 제1 트랜지스터; 및 상기 제1 트랜지스터의 게이트 노드와 접속되는 소스 노드, 및 상기 제1 트랜지스터의 드레인 노드와 접속되는 게이트 노드를 포함하는 제2 트랜지스터를 포함할 수 있다.
상기 변환기 회로는, 제2 트랜지스터의 게이트 노드 및 상기 제1 트랜지스터의 드레인 노드에 접속되는 소스 노드, 및 상기 출력 신호를 수신하는 게이트 노드를 포함하는 제3 트랜지스터를 포함할 수 있다.
상기 출력 회로는, 상기 제1 트랜지스터의 소스 노드와 접속되는 게이트 노드, 접지와 접속되는 소스 노드, 및 출력 전압을 생성하는 드레인 노드를 포함하는 증폭 트랜지스터를 포함하고, 상기 부스팅 회로의 상기 제1 트랜지스터의 게이트 노드 및 상기 제2 트랜지스터의 소스 노드와 접속되는 전류원을 더 포함할 수 있다.
상기 변환기 회로는, 상기 제1 트랜지스터의 드레인 노드 및 상기 제2 트랜지스터의 게이트 노드에 접속되는 소스 노드, 및 상기 출력 회로의 일단과 접속되는 게이트 노드를 포함하는 엔모스 트랜지스터; 및 상기 제1 트랜지스터의 소스 노드에 접속되는 소스 노드 및 상기 출력 회로의 다른 일단에 접속되는 드레인 노드를 포함하는 피모스 트랜지스터를 포함하고, 상기 출력 회로는, 상기 일단에 대응하는 게이트 노드 및 상기 출력 전압을 생성하는 소스 노드를 포함하는 출력 트랜지스터; 및 상기 입력 전류를 수신하고, 상기 다른 일단에 대응하는 게이트 노드를 포함하는 증폭 트랜지스터를 포함할 수 있다.
상기 변환기 회로는, 상기 출력 전압을 수신하는 게이트 노드, 및 상기 부스팅 회로의 일단과 접속되는 소스 노드를 포함하는 제1 트랜지스터; 및 상기 부스팅 회로의 다른 일단과 접속되는 소스 노드, 및 상기 출력 회로와 접속되는 드레인 노드를 포함하는 제2 트랜지스터를 포함할 수 있다.
상기 변환기 회로는, 상기 출력 신호의 출력 전압을 수신하는 게이트 노드(gate node) 및 상기 출력 전압에 기초하여 상기 변환 신호의 변환 전압을 출력하는 소스 노드(source node)를 포함하는 트랜지스터를 포함할 수 있다.
상기 부스팅 회로의 일단은 상기 출력 신호를 수신하고, 다른 일단은 상기 변환기 회로와 접속될 수 있다.
상기 출력 회로는, 상기 입력 신호를 수신하는 게이트 노드, 접지와 접속되는 소스 노드, 및 출력 신호를 생성하는 드레인 노드를 포함하는 증폭 트랜지스터를 포함할 수 있다.
상기 부스팅 회로 및 상기 변환기 회로 중 하나는, 제2 트랜지스터의 소스 노드와 접속되는 소스 노드 및 상기 출력 신호를 수신하는 게이트 노드를 포함하는 제1 트랜지스터를 포함하고, 상기 부스팅 회로 및 상기 변환기 회로 중 나머지 하나는, 상기 제1 트랜지스터의 소스 노드와 접속되는 소스 노드 및 상기 출력 회로와 접속되는 드레인 노드를 포함하는 제2 트랜지스터를 포함할 수 있다.
상기 변환기 회로는, 상기 출력 전압을 수신하는 게이트 노드, 상기 출력 전압을 수신하는 드레인 노드, 및 상기 출력 전압에 기초하여 상기 변환 신호의 변환 전압을 출력하는 소스 노드를 포함하는 트랜지스터를 포함할 수 있다.
상기 출력 회로는, 상기 부스팅 회로 및 상기 변환기 회로 중 하나와 접속되는 게이트 노드, 접지와 접속되는 소스 노드, 및 상기 출력 전압을 생성하는 드레인 노드를 포함하는 트랜지스터를 포함할 수 있다.
상기 부스팅 회로 및 상기 변환기 회로 중 적어도 하나는, 드레인 노드 및 게이트 노드가 서로 접속되는 트랜지스터를 포함할 수 있다.
상기 피드백 신호는, 상기 부스팅 신호 및 상기 변환 신호에 기초하여 생성될 수 있다.
데이터 출력 장치는 외부의 빛에 기초하여 상기 입력 신호를 생성하는 광 소자(photo element)를 더 포함할 수 있다.
상기 광 소자는, 상기 입력 신호의 입력 전류를, 외부의 빛의 수신에 응답하여 상기 빛의 세기에 비례하는 크기로 생성하는 포토 다이오드를 포함할 수 있다.
상기 부스팅 회로는, 부문턱 영역(sub-threshold region) 내에서 동작하는 동안, 입력 전류의 수신에 응답하여, 상기 부스팅 신호의 부스팅 전압을 상기 입력 전류의 로그 스케일(log scale)에 비례하는 크기로 출력할 수 있다.
상기 변환기 회로는, 부문턱 영역 내에서 동작하는 동안, 입력 전류의 수신에 응답하여, 상기 변환 신호의 변환 전압을 상기 입력 전류의 로그 스케일에 비례하는 크기로 출력할 수 있다.
상기 출력 회로는, 상기 입력 신호의 전류 변화 비율(change rate)에 대응하는 상기 출력 신호의 전압 변화량을 출력하는 변화 출력 회로(change output circuit)를 포함할 수 있다.
도 1은 일 실시예에 따른 이벤트에 기반한 비전 센서를 구성하는 센싱 엘리먼트의 개괄적인 구성을 도시한 블럭도이다.
도 2는 일 실시예에 따른 데이터 출력 장치의 개괄적인 구성을 도시한 도면이다.
도 3은 일 실시예에 따른 피드백 회로의 개괄적인 구성을 도시한 도면이다.
도 4 내지 도 7은 일 실시예에 따른 부스팅 회로의 예시적인 구성을 도시한 회로도이다.
도 8 내지 도 18은 일 실시예에 따른 데이터 출력 장치의 예시적인 구성을 도시한 회로도이다.
이하, 실시예들을 첨부된 도면을 참조하여 상세하게 설명한다. 그러나, 특허출원의 범위가 이러한 실시예들에 의해 제한되거나 한정되는 것은 아니다. 각 도면에 제시된 동일한 참조 부호는 동일한 부재를 나타낸다.
아래 설명하는 실시예들에는 다양한 변경이 가해질 수 있다. 아래 설명하는 실시예들은 실시 형태에 대해 한정하려는 것이 아니며, 이들에 대한 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
실시예에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 실시예를 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수 개의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성 요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 실시예가 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
또한, 첨부 도면을 참조하여 설명함에 있어, 도면 부호에 관계없이 동일한 구성 요소는 동일한 참조 부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 실시예를 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 실시예의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
도 1은 일 실시예에 따른 이벤트에 기반한 비전 센서를 구성하는 센싱 엘리먼트의 개괄적인 구성을 도시한 블럭도이다.
이벤트에 기반한 비전 센서는 적어도 하나의 센싱 엘리먼트(100)를 포함한다. 센싱 엘리먼트(100)는 미리 정해진 이벤트의 발생을 감지하여 이벤트 신호를 출력할 수 있다.
본 명세서에서 이벤트는 빛의 세기가 변하는 이벤트 등을 포함할 수 있다. 예를 들어, 이벤트는 외부 물체를 촬영하는 이벤트에 기반한 비전 센서로 감지되고 출력될 수 있다.
이벤트에 기반한 비전 센서는 입사되는 빛 세기 변화를 감지함에 따라 시간 비동기적으로 이벤트 신호를 출력할 수 있다. 예를 들어, 이벤트에 기반한 비전 센서는 특정 센싱 엘리먼트(100)에서 빛의 세기가 증가하는 이벤트를 감지하는 경우, 해당 센싱 엘리먼트(100)는 온 이벤트(ON event)를 출력할 수 있다. 또한, 이벤트에 기반한 비전 센서는 특정 센싱 엘리먼트(100)에서 빛의 세기가 감소하는 이벤트를 감지하는 경우, 해당 센싱 엘리먼트(100)는 오프 이벤트(OFF event)를 출력할 수 있다.
이벤트에 기반한 비전 센서는 프레임 기반 비전 센서와 달리 각 픽셀의 포토 다이오드(111)의 출력을 프레임 단위로 스캔하지 않고, 빛의 세기 변화가 있는 부분의 센싱 엘리먼트(100)에서만 이벤트 신호를 출력할 수 있다. 이벤트에 기반한 비전 센서로 입사되는 빛의 세기 변화는 외부 물체 또는 이벤트에 기반한 비전 센서의 움직임에 기인할 수 있다.
예를 들어, 시간의 흐름에 따라 광원이 실질적으로 고정되어 있고 외부 물체는 스스로 발광하지 않는 경우, 이벤트에 기반한 비전 센서로 입사되는 빛은 광원에서 발생되어 외부 물체에 의해 반사된 빛이다. 외부 물체, 광원, 및 이벤트에 기반한 비전 센서 모두가 움직이지 않는 경우, 움직임이 없는 상태의 외부 물체에 의해 반사되는 빛은 실질적으로 변하지 않으므로, 이벤트에 기반한 비전 센서에 입사되는 빛의 세기 변화도 발생되지 않는다. 반면, 외부 물체가 움직이는 경우, 움직이는 외부 물체에 의해 반사되는 빛은 외부 물체의 움직임에 따라 변하므로, 이벤트에 기반한 비전 센서에 입사되는 빛의 세기 변화가 발생될 수 있다.
외부 물체의 움직임에 반응하여 출력되는 이벤트 신호는 시간 비동기적으로 생성된 정보로 인간의 망막으로부터 뇌로 전달되는 시신경 신호와 유사한 정보일 수 있다. 예를 들어, 이벤트 신호는 정지된 사물에 대하여는 발생되지 않고, 움직이는 사물이 감지되는 경우에 한하여 발생될 수 있다.
상술한 이벤트에 기반한 비전 센서는 빛의 세기가 변화한 센싱 엘리먼트(100)의 어드레스 및/또는 시간 정보만을 활용하므로 일반 이미지 카메라보다 처리되는 정보량이 크게 감소될 수 있다.
일 실시예에 따른 센싱 엘리먼트(100)는 이벤트 감지부(110), 및 이벤트 신호 생성부(120)를 포함한다.
이벤트 감지부(110)는 이벤트의 발생을 감지하여 입력 신호를 생성할 수 있다. 예를 들어, 이벤트 감지부(110)는 포토 다이오드(111) 및 변환부(112)를 포함할 수 있다.
포토 다이오드(111)는 빛의 수신에 응답하여, 수신된 빛의 세기 변화에 대응하는 전류를 출력할 수 있다. 변환부(112)는 포토 다이오드(111)에서 출력된 전류를 전압 형태의 신호로 변환할 수 있다.
이벤트 감지부(110)는 변환된 입력 신호를 증폭하여 이벤트 신호 생성부(120)로 전달할 수 있다.
상술한 이벤트 감지부(110)는 이하 본 명세서에서 설명하는 데이터 출력 장치로 구현될 수 있다. 데이터 출력 장치는 도 2 내지 도 18에서 상세히 설명한다.
이벤트 신호 생성부(120)는 증폭된 입력 신호를 처리하여, 증폭된 입력 신호에 대응하는 이벤트 신호를 생성할 수 있다. 예를 들어, 이벤트 신호 생성부(120)는 이벤트 결정부(121) 및 이벤트 출력부(122)를 포함할 수 있다.
이벤트 결정부(121)는 상술한 증폭된 입력 신호에 기초하여, 이벤트의 발생 여부 및 이벤트의 종류 등을 결정하여 그에 대응하는 이벤트 신호를 생성할 수 있다. 예를 들어, 이벤트 결정부(121)는 증폭된 입력 신호 및 미리 정한 임계값을 비교한 결과에 기초하여 이벤트의 발생 여부를 결정하고, 발생된 경우에 응답하여 발생된 이벤트의 종류(예를 들어, 온 이벤트 및 오프 이벤트)를 결정하며, 해당 이벤트에 대응하는 이벤트 신호를 생성할 수 있다. 예를 들어, 이벤트 결정부(121)는 결정된 이벤트의 종류(예를 들어, 온 이벤트 및 오프 이벤트)에 대응하는 이벤트 신호(예를 들어, 온 이벤트에 대해 1, 오프 이벤트에 대해 -1)를 생성할 수 있다.
이벤트 출력부(122)는 이벤트 결정부(121)에 의해 생성된 이벤트 신호 및 해당 이벤트가 발생한 픽셀의 좌표를 픽셀 어레이(pixel array) 외부로 출력할 수 있다. 예를 들어, 이벤트 출력부(122)는 AER (Address Event Representation) 프로토콜을 이용하여 이벤트가 발생한 픽셀의 좌표를 출력할 수 있다. AER 프로토콜은 이벤트 신호를 정송하기 위해 사용되는 비동기 핸드 세이킹 프로토콜(asynchronous handshaking protocol)이다.
일 실시예에 따르면, 데이터 출력 장치에서 입력 신호를 증폭함으로써, 입력 신호의 변화가 작더라도 해당 변화를 증폭할 수 있다. 종래의 회로는 변화를 증폭시키는데 한계가 있었으나, 일 실시예에 따른 데이터 출력 장치는 제한된 면적 내에서 적은 개수의 트랜지스터로도 효율적으로 개선된 이득(gain)을 나타낼 수 있다. 하기 도 2 내지 도 18에서 데이터 출력 장치의 원리 및 구조를 상세히 설명한다.
도 2는 일 실시예에 따른 데이터 출력 장치의 개괄적인 구성을 도시한 도면이다.
일 실시예에 따른 데이터 출력 장치(200)는 입력 신호(201)의 변화에 기초하여 출력 신호(209)의 변화를 출력하는 장치일 수 있다. 예를 들어, 데이터 출력 장치(200)는 입력 신호의 전류(예를 들어, 입력 전류)의 변화에 응답하여, 출력 신호의 전압(예를 들어, 출력 전압)의 변화를 출력할 수 있다. 도 2에 도시된 바와 같이, 데이터 출력 장치(200)는 Iin2/Iin1을 입력으로 수신하고, ΔVout을 출력할 수 있다. 도 2에서, Iin1은 제1 타이밍에서 데이터 출력 장치(200)로 입력되는 전류 크기를 나타낼 수 있고, Iin2는 제1 타이밍 이후에 제2 타이밍에서 데이터 출력 장치(200)로 입력되는 전류 크기를 나타낼 수 있으며, ΔVout은 제2 타이밍 및 제1 타이밍 간의 시간 차이 동안의 출력 전압의 전압 변화를 나타낼 수 있다. 데이터 출력 장치(200)는 도 1에서 상술한 이벤트의 발생에 따른 단위 시간 동안의 입력 전류의 변화 비율에 응답하여, 출력 전압의 변화량을 출력할 수 있다.
일 실시예에 따른 데이터 출력 장치(200)는 피드백 회로(210) 및 출력 회로(230)를 포함한다.
피드백 회로(210)는 출력 신호(209)를 출력 회로(230)의 전단(front end)으로 피드백할 수 있다. 예를 들어, 피드백 회로(210)는 출력 신호(209)의 전압의 변화량의 지수에 비례하는 피드백 신호를 생성하고, 생성된 피드백 신호를 출력 회로(230)의 전단으로 피드백할 수 있다.
피드백 신호는 출력 신호(209)에 기초하여 출력 회로(230)의 전단으로 피드백되는 신호로서, 출력 신호(209)에 기초하여 생성될 수 있다. 또한, 피드백 회로(210)는 부스팅 신호 및 변환 신호에 기초하여 피드백 신호를 생성할 수 있다. 부스팅 신호 및 변환 신호는 하기 도 3에서 설명한다.
일 실시예에 따르면, 피드백 신호의 전류 크기는, 출력 신호(209)의 전압 변화 ΔVout에 대해 1/(Nβ)가 곱해진 값을 지수로 가지는 자연상수 e일 수 있다. 예를 들어, 피드백 신호의 전류 크기는 eΔVout /( Nβ )로 나타낼 수 있다. 예를 들어, 피드백 회로(210)는 복수의 트랜지스터를 포함할 수 있고, N은 피드백 회로(210)에 스택된(stacked) 트랜지스터의 개수를 나타낼 수 있고, β는 각 트랜지스터의 특성 또는 동작 온도에 따라 결정되는 값을 나타낼 수 있다. 스택된 트랜지스터의 개수는, 데이터 출력 장치의 출력 노드로부터 입력 노드까지 직렬로 연결된 트랜지스터의 개수를 나타낼 수 있다. β는 트랜지스터마다 달리 결정될 수 있는데, 본 명세서에서는 피드백 회로(210)에 스택되는 트랜지스터들의 특성이 매칭된 것을 가정하는 바, 스택된 트랜지스터의 β는 동일한 값을 나타낼 수 있다. 다만, 이로 한정하는 것은 아니고, 설계에 따라 트랜지스터의 특정을 나타내는 값을 달라질 수도 있다.
출력 회로(230)는 입력 신호(201) 및 피드백 신호에 기초하여 출력 신호(209)를 생성할 수 있다. 일 실시예에 따르면, 출력 회로(230)는 변환 신호 및 부스팅 신호에 기초한 피드백 신호 및 입력 신호(201)에 기초하여 출력 신호(209)를 생성할 수 있다. 예를 들어, 출력 회로(230)는 입력 신호(201)에 대해 피드백 신호가 차감된 신호에 대해 -A의 이득을 적용하여 출력 신호(209)를 생성할 수 있다. 여기서, A는 이상적인 이득으로서, 충분히 큰 값을 나타낼 수 있다. 예를 들어, 출력 회로(230)는 출력 신호(209)의 전압 변화 ΔVout는 Nβ ln (Iin2/Iin1)으로 출력할 수 있다. 따라서, 출력 신호(209)의 단위 시간당 전압 변화 ΔVout는 입력 신호(201)의 단위 시간당 전류 변화 비율 (Iin2/Iin1)의 자연로그 ln 값에 비례할 수 있다.
도 3은 일 실시예에 따른 피드백 회로의 개괄적인 구성을 도시한 도면이다.
피드백 회로(210)는 변환기 회로(310) 및 부스팅 회로(320)를 포함할 수 있다.
변환기 회로(310)는 출력 신호에 기초하여 변환 신호를 생성할 수 있다. 일 실시예에 따르면 변환기 회로(310)에 의해 생성되는 변환 신호는, 입력 전류 IIN에 대응하는 전류를 가지고, 입력 전류 IIN의 자연 로그 값에 비례하는 전압 Vgs1을 가질 수 있다. 예를 들어, 변환기 회로(310)는 부문턱 영역에서 동작하는 트랜지스터를 포함할 수 있고, 부문턱 영역 내에서 동작하는 동안, 입력 전류 IIN의 수신에 응답하여, 변환 신호의 변환 전압(예를 들어, 변환 신호의 전압) Vgs1을 입력 전류의 로그 스케일에 비례하는 크기로 출력할 수 있다.
부스팅 회로(320)는 출력 신호에 기초하여 부스팅 신호를 생성할 수 있다. 일 실시예에 따르면 부스팅 회로(320)에 의해 생성되는 부스팅 신호는, 입력 전류 IIN에 대응하는 전류를 가지고, 입력 전류 IIN의 자연 로그 값에 비례하는 전압 Vgs2을 가질 수 있다. 예를 들어, 부스팅 회로(320)는 부문턱 영역에서 동작하는 트랜지스터를 포함할 수 있고, 부문턱 영역(sub-threshold region) 내에서 동작하는 동안, 입력 전류 IIN의 수신에 응답하여, 부스팅 신호의 부스팅 전압(예를 들어, 부스팅 신호의 전압) Vgs2을 입력 전류 IIN의 로그 스케일(log scale)에 비례하는 크기로 출력할 수 있다.
본 명세서에서 부문턱 영역은, 트랜지스터의 게이트 노드 및 소스 노드 간에 걸리는 전압이 임계 전압 미만인 영역을 나타낼 수 있다. 부문턱 영역에서 동작하는 트랜지스터는 수 fA(femto Ampere) 내지 수 nA(nano Ampere)의 전류를 통과시킬 수 있다. 상술한 변환기 회로(310) 및 부스팅 회로(320)에 포함되는 트랜지스터들은 부문턱 영역에서 동작하도록 설계될 수 있다.
피드백 회로(210)에 포함되는 스택된 트랜지스터는 출력 전압의 적어도 일부를 차지하는 전압을 출력하는 트랜지스터를 나타낼 수 있다. 일 실시예에 따르면 스택된 트랜지스터의 개수는 변환기 회로(310)에 포함된 트랜지스터의 개수 및 부스팅 회로(320)에 포함되는 트랜지스터 개수에 기초하여 결정될 수 있다. 예를 들어, 피드백 회로(210)에 스택된 트랜지스터의 개수는 변환기 회로(310)에 포함된 트랜지스터의 개수 및 부스팅 회로(320)에 포함된 트랜지스터 개수의 합에 대응할 수 있다. 다만, 이로 한정하는 것은 아니고, 설계에 따라 피드백 회로(210)는 스택된 트랜지스터 외에도 추가적인 트랜지스터를 더 포함할 수도 있다.
하기에서는 변환기 회로(310) 및 부스팅 회로(320)를 보다 상세히 설명한다.
도 4 내지 도 7은 일 실시예에 따른 부스팅 회로의 예시적인 구성을 도시한 회로도이다.
도 4에 도시된 부스팅 회로(320)는, 드레인 노드 및 게이트 노드가 서로 접속되는 트랜지스터 M1를 포함할 수 있다. 상술한 바와 같이 부스팅 회로(320)에 포함된 트랜지스터 M1은 부문턱 영역에서 동작할 수 있고, 입력 전류 IIN에 기초하여 부스팅 전압 Vgs2를 생성할 수 있다. 부스팅 전압 Vgs2은 부스팅 회로(320)에 포함된 트랜지스터의 게이트 노드 및 소스 노드에 걸리는 전압을 나타낼 수 있다. 도 4는 부스팅 회로(320)가 엔모스 트랜지스터를 포함하는 회로를 도시하였으나, 이로 한정하는 것은 아니고 도 6에 도시된 바와 같이 부스팅 회로(320)는 피모스 트랜지스터를 포함할 수도 있다. 도 6에 도시된 부스팅 회로(320)는 도 4에 도시된 회로에서 엔모스 트랜지스터를 피모스 트랜지스터를 치환한 구조로서 동일한 동작을 수행할 수 있다.
도 5에 도시된 부스팅 회로(320)는 부스팅 회로(320)는, 제1 트랜지스터 M1 및 제2 트랜지스터 M2를 포함할 수 있다. 제1 트랜지스터 M1는 제2 트랜지스터 M2의 소스 노드와 접속되는 게이트 노드, 및 제2 트랜지스터 M2의 게이트 노드와 접속되는 드레인 노드를 포함할 수 있다. 제2 트랜지스터는 제1 트랜지스터 M1의 게이트 노드와 접속되는 소스 노드, 및 제1 트랜지스터 M1의 드레인 노드와 접속되는 게이트 노드를 포함할 수 있다. 제2 트랜지스터 M2는 바이어스 전류 IBIAS에 기초하여 동작할 수 있고, 제1 트랜지스터 M1은 입력 전류 IIN에 기초하여 동작할 수 있다. 도 5는 제1 트랜지스터 M1 및 제2 트랜지스터 M2가 엔모스 트랜지스터인 회로를 도시한 것이다. 도 7에 도시된 부스팅 회로(320)는 도 5에 도시된 회로에서 엔모스 트랜지스터를 피모스 트랜지스터로 치환한 구조로서, 동일한 동작을 수행할 수 있다.
상술한 도 4 내지 도 7에 도시된 부스팅 회로(320)는, 비교적 제한된 면적으로도, 스택된 트랜지스터의 개수에 비례하여, Vgs2를 출력할 수 있다.
도 8 내지 도 18은 일 실시예에 따른 데이터 출력 장치의 예시적인 구성을 도시한 회로도이다.
도 8은 광 소자(840), 피드백 회로(210), 및 출력 회로(230)를 포함하는 데이터 출력 장치(800)를 도시한다. 도 8에 도시된 변환기 회로(310)는 소스 팔로워(source follower) 회로일 수 있다.
출력 회로(230)의 일단은 광 소자(840) 및 피드백 회로(210)의 일단과 접속될 수 있다. 출력 회로(230)의 다른 일단은 피드백 회로(210)의 다른 일단 및 출력 노드(VOUT)과 접속될 수 있다.
도 8에 도시되진 않았으나, 데이터 출력 회로(230)의 출력 회로(230)는 입력 신호의 전류 변화 비율(change rate)에 대응하는 출력 신호의 전압 변화량을 출력하는 변화 출력 회로(change output circuit)를 더 포함할 수 있다. 변화 출력 회로는, 예를 들어, 출력 전압으로부터 직류 성분을 제거함으로써, 전압 변화량만을 추출해낼 수 있다.
광 소자(photo element)(840)는 외부의 빛에 기초하여 입력 신호를 생성할 수 있다. 예를 들어, 광 소자(840)는 입력 신호의 입력 전류를, 외부의 빛의 수신에 응답하여 빛의 세기에 비례하는 크기로 생성하는 포토 다이오드(841)를 포함할 수 있다.
출력 회로(230)는 도 8에 도시된 바와 같이 -A의 이득을 이용하여 피드백 신호를 증폭한 출력 신호를 생성할 수 있다. 예를 들어, 출력 회로(230)는 부스팅 회로(320) 및 변환기 회로(310) 중 하나와 접속되는 게이트 노드, 접지와 접속되는 소스 노드, 및 출력 전압을 생성하는 드레인 노드를 포함하는 트랜지스터를 포함할 수 있다. 이러한 출력 회로(230)는 도 2 내지 도 18에 도시된 모든 구조에 적용될 수 있다.
일 실시예에 따르면, 피드백 회로(210)는 출력 신호를 직접적으로 수신하는 변환기 회로(310) 및 해당 변환기 회로(310)에 연결된 부스팅 회로(320)를 포함할 수 있다.
변환기 회로(310)는, 출력 신호의 출력 전압을 수신하는 게이트 노드(gate node) 및 출력 전압에 기초하여 변환 신호의 변환 전압을 출력하는 소스 노드(source node)를 포함하는 트랜지스터 MLOGN를 포함할 수 있다. 도 8에서는 트랜지스터 MLOGN가 엔모스 트랜지스터인 경우를 도시하였으나, 이로 한정하는 것은 피모스 트랜지스터로 치환될 수도 있다. 변환기 회로(310)는 입력 전류의 자연로그 값에 비례하여 변환 전압을 출력할 수 있다.
부스팅 회로(320)는 입력 전류의 자연로그 값에 비례하여 변환 전압을 출력할 수 있다. 변환 전압은 변환 신호의 전압을 나타낼 수 있다.
일 실시예에 따르면, 도 8에 도시된 데이터 출력 장치(800)의 경우, 부스팅 회로(320)에 m개의 트랜지스터가 스택되는 구조를 가정할 수 있다. 여기서, m은 1이상의 정수를 나타낼 수 있다. 부스팅 회로(320)가 m개의 스택된 트랜지스터를 포함하는 경우, 데이터 출력 장치(800)는 출력 전압 변화 ΔVout를 (m+1)β ln (Iin2/Iin1)로 출력할 수 있다. 여기서, Iin2 및 Iin1은 각각 제2 타이밍 및 제1 타이밍에서 포토 다이오드(841)에 의해 생성되는 전류의 크기를 나타낼 수 있다.
도 9에 도시된 데이터 출력 장치(900)는 출력 회로(230)와 직접적으로 접속되는 부스팅 회로(320)를 도시한다. 도 9에 도시된 변환기 회로(310)는 공통 게이트(common gate) 증폭기 회로일 수 있다.
예를 들어, 출력 회로(230)의 일단은 포토 다이오드(841) 및 변환기 회로(310)의 일단과 접속될 수 있다. 출력 회로(230)의 다른 일단은 부스팅 회로(320) 및 출력 노드(VOUT)와 접속될 수 있다. 일 실시예에 따르면 부스팅 회로(320)의 일단은 출력 신호를 수신하고, 다른 일단은 변환기 회로(310)와 접속될 수 있다. 변환기 회로(310)는 부스팅 회로(320)의 다른 일단과 접속되는 소스 노드, 바이어스 전원(VBIAS)와 접속되는 게이트 노드 및 포토 다이오드(841) 및 출력 회로(230)와 접속되는 드레인 노드를 포함하는 트랜지스터 MLOGP를 포함할 수 있다.
일 실시예에 따르면, 도 9에 도시된 데이터 출력 장치(900)의 경우, 부스팅 회로(320)에 m개의 트랜지스터가 스택되는 구조를 가정할 수 있다. 부스팅 회로(320)가 m개의 스택된 트랜지스터를 포함하는 경우, 데이터 출력 장치(900)는 출력 전압 변화 ΔVout를 (m+1)β ln (Iin2/Iin1)로 출력할 수 있다.
도 10에 도시된 데이터 출력 장치(1000)는 부스팅 회로(320)의 양단에 변환기 회로(310)가 접속되는 구조를 가질 수 있다.
일 실시예에 따르면 변환기 회로(310)는, 출력 전압을 수신하는 게이트 노드, 및 부스팅 회로(320)의 일단과 접속되는 소스 노드를 포함하는 제1 트랜지스터 MLOGN, 및 부스팅 회로(320)의 다른 일단과 접속되는 소스 노드, 및 출력 회로(230)와 접속되는 드레인 노드를 포함하는 제2 트랜지스터MLOGP를 포함할 수 있다. 제2 트랜지스터MLOGP의 게이트 노드는 바이어스 전원 VBIAS와 접속될 수 있다. 도 10에서 제1 트랜지스터 MLOGN 는 엔모스 트랜지스터, 제2 트랜지스터 MLOGP는 피모스 트랜지스터로 도시되었으나, 이로 한정하는 것은 아니고, 서로 위치가 치환되도록 배치될 수도 있다.
일 실시예에 따르면, 도 10에 도시된 데이터 출력 장치(1000)의 경우, 부스팅 회로(320)에 m개의 트랜지스터가 스택되는 구조를 가정할 수 있다. 부스팅 회로(320)가 m개의 스택된 트랜지스터를 포함하는 경우, 데이터 출력 장치(1000)는 출력 전압 변화 ΔVout를 (m+2)β ln (Iin2/Iin1)로 출력할 수 있다.
도 11에 도시된 데이터 출력 장치(1100)는 도 8에 도시된 구조로서 도 4에 도시된 부스팅 회로(320)를 포함할 수 있다. 또한, 데이터 출력 장치(1100)는 출력 회로(230)로 바이어스 전류를 공급하는 전류원을 더 포함할 수 있다. 다만, 이로 한정하는 것은 아니고, 데이터 출력 장치(1100)는 도 4에 도시된 부스팅 회로(320) 대신, 도 6에 도시된 부스팅 회로(320)를 포함할 수도 있다.
일 실시예에 따르면, 도 11에 도시된 데이터 출력 장치(1100)는 출력 전압 변화 ΔVout를 2β ln (Iin2/Iin1)로 출력할 수 있다.
도 12에 도시된 데이터 출력 장치(1200)는 도 8에 도시된 구조로서, 도 5에 도시된 부스팅 회로(320)를 포함할 수 있다. 또한, 데이터 출력 장치(1200)는 출력 회로(230)로 바이어스 전류를 공급하는 전류원을 더 포함할 수 있다. 다만, 이로 한정하는 것은 아니고, 데이터 출력 장치(1200)는 도 5에 도시된 부스팅 회로(320) 대신, 도 7에 도시된 부스팅 회로(320)를 포함할 수도 있다.
일 실시예에 따르면, 도 12에 도시된 변환기 회로(310)는, 제2 트랜지스터 M2의 게이트 노드 및 제1 트랜지스터 M1의 드레인 노드에 접속되는 소스 노드, 및 출력 신호를 수신하는 게이트 노드를 포함하는 제3 트랜지스터 MLOGN를 포함할 수 있다.
일 실시예에 따르면, 도 12에 도시된 데이터 출력 장치(1200)는 출력 전압 변화 ΔVout를 2β ln (Iin2/Iin1)로 출력할 수 있다. 출력 노드 Vout으로부터 입력 노드인 포토 다이오드(841)까지의 경로에 있어서 직렬로 연결된 트랜지스터의 개수가 2개로서, N=2개의 트랜지스터가 스택되었기 때문이다.
더 나아가, 도 11 및 도 12에 도시된 출력 회로(230)는, 입력 신호를 수신하는 게이트 노드, 접지와 접속되는 소스 노드, 및 출력 신호를 생성하는 드레인 노드를 포함하는 증폭 트랜지스터 MAMP를 포함할 수 있다.
도 13에 도시된 데이터 출력 장치(1300)는 도 8에 도시된 구조로서, 도 5에 도시된 부스팅 회로(320)를 포함할 수 있다. 다만, 도 12와 달리, 도 13에 도시된 제2 트랜지스터 M2의 드레인 노드는 공급 전원에 접속될 수 있고, 소스 노드는 전류원 및 제1 트랜지스터 M1의 게이트 노드에 접속될 수 있다.
일 실시예에 따르면, 출력 회로(230)는, 제1 트랜지스터의 소스 노드와 접속되는 게이트 노드, 접지와 접속되는 소스 노드, 및 출력 전압을 생성하는 드레인 노드를 포함하는 증폭 트랜지스터를 포함할 수 있다. 또한, 데이터 출력 장치(1300)는 부스팅 회로(320)의 제1 트랜지스터의 게이트 노드 및 제2 트랜지스터 M2의 소스 노드와 접속되는 전류원를 더 포함할 수 있다.
일 실시예에 따르면, 도 13에 도시된 데이터 출력 장치(1300)는 출력 전압 변화 ΔVout를 2β ln (Iin2/Iin1)로 출력할 수 있다.
도 14에 도시된 데이터 출력 장치(1400)는 도 10에 도시된 변환기 회로(310) 및 도 5에 도시된 부스팅 회로(320)를 포함할 수 있다. 예를 들어, 데이터 출력 장치(1400)는 변환기 회로(310)에 소스 팔로워(source follower)의 부스팅 회로(320)가 캐스캐이드(cascade)로 연결된 회로를 포함할 수 있다.
일 실시예에 따르면, 도 14에 도시된 변환기 회로(310)는 엔모스 트랜지스터 MLOGN 및 피모스 트랜지스터 MLOGP를 포함할 수 있다. 변환기 회로(310)에 포함되는 엔모스 트랜지스터 MLOGN은 제1 트랜지스터 M1의 드레인 노드 및 제2 트랜지스터 M2의 게이트 노드에 접속되는 소스 노드, 및 출력 회로(230)의 일단과 접속되는 게이트 노드를 포함할 수 있다. 변환기 회로(310)에 포함되는 피모스 트랜지스터 MLOGP는 제1 트랜지스터의 소스 노드에 접속되는 소스 노드 및 출력 회로(230)의 다른 일단에 접속되는 드레인 노드를 포함할 수 있다. 또한, 피모스 트랜지스터 MLOGP의 게이트 노드는 바이어스 전원 VBIAS와 접속될 수 있다.
도 14에 도시된 출력 회로(230)는, 일단에 대응하는 게이트 노드 및 출력 전압을 생성하는 소스 노드를 포함하는 출력 트랜지스터 MSF 및 입력 전류를 수신하고, 다른 일단에 대응하는 게이트 노드를 포함하는 증폭 트랜지스터 MAMP를 포함할 수 있다. 여기서, 입력 전류는 포토 다이오드(841)에 의해 생성될 수 있다.
또한, 데이터 출력 장치(1400)는 상술한 증폭 트랜지스터 MAMP로 전류를 공급하는 전류원 및 상술한 제2 트랜지스터 M2 및 출력 트랜지스터 MSF로 전류를 공급하는 전류원을 포함할 수 있다.
일 실시예에 따르면, 도 14에 도시된 데이터 출력 장치(1400)는 출력 전압 변화 ΔVout를 2β ln (Iin2/Iin1)로 출력할 수 있다.
도 15에 도시된 데이터 출력 장치(1500)의 피드백 회로(210)는 부스팅 회로(320) 및 변환기 회로(310)를 포함할 수 있다. 일 실시예에 따르면, 피드백 회로(210)에 포함된 복수의 트랜지스터들 중 적어도 하나의 트랜지스터는 다른 트랜지스터에 대해 부스팅 회로(320) 또는 변환기로 회로로서 동작할 수 있다. 예를 들어, 피드백 회로(210)에 포함된 트랜지스터들 중 하나가 변환기 회로(310)인 것으로 가정할 경우, 나머지 트랜지스터가 해당 트랜지스터에 대해 부스팅 회로(320)로서 동작할 수 있다. 더 나아가, 변환기 회로(310) 및 부스팅 회로(320)는 동일한 회로 구조를 가질 수도 있다.
일 실시예에 따르면, 부스팅 회로(320) 및 변환기 회로(310) 중 하나는, 제2 트랜지스터 M2의 소스 노드와 접속되는 소스 노드 및 출력 신호를 수신하는 게이트 노드를 포함하는 제1 트랜지스터 M1를 포함할 수 있다. 부스팅 회로(320) 및 변환기 회로(310) 중 나머지 하나는, 제1 트랜지스터 M2의 소스 노드와 접속되는 소스 노드 및 출력 회로(230)와 접속되는 드레인 노드를 포함하는 제2 트랜지스터 M1를 포함할 수 있다.
일 실시예에 따르면, 부스팅 회로(320) 및 변환기 회로(310) 중 적어도 하나는, 드레인 노드 및 게이트 노드가 서로 접속되는 트랜지스터를 포함할 수 있다. 예를 들어, 도 16에 도시된 데이터 출력 장치(1600)에서는 제2 트랜지스터 M2의 게이트 노드 및 드레인 노드가 서로 접속될 수 있다. 도 17 및 도 18에서는 제1 트랜지스터 M1의 게이트 노드 및 드레인 노드가 서로 접속될 수 있다.
도 17에 도시된 데이터 출력 장치(1700) 및 도 18에 도시된 데이터 출력 장치(1800)에서 변환기 회로(310)는, 출력 전압을 수신하는 게이트 노드, 출력 전압을 수신하는 드레인 노드, 및 출력 전압에 기초하여 변환 신호의 변환 전압을 출력하는 소스 노드를 포함하는 트랜지스터 M1을 포함할 수 있다. 다만, 피드백 회로(210)의 상단부를 변환기 회로(310)로 설명하였으나, 이로 한정하는 것은 아니고, 피드백 회로(210)의 상단부가 부스팅 회로(320), 하단부가 변환기 회로(310)로서 동작할 수도 있다.
일 실시예에 따르면, 도 15 내지 도 18에 도시된 데이터 출력 장치(1500, 1600, 1700, 1800)는 출력 전압 변화 ΔVout를 2β ln (Iin2/Iin1)로 출력할 수 있다.
일 실시예에 따르면 데이터 출력 장치는 이벤트 기반 비전 센서 에서 설계 면적 또는 설계 면적에 집적 가능한 트랜지스터의 개수가 제한되는 환경 하에서, 효과적으로 전류 대 전압 이득을 증가시킬 수 있다. 예를 들어, 부스팅 회로(320)가 적용되지 않을 경우, 출력 전압 변화 ΔVout를 2β ln (Iin2/Iin1)로 출력하기 위해 트랜지스터의 면적을 과도하게 증가시키거나, 많은 개수의 트랜지스터를 집적시키는 구조가 요구될 수 있다. 이와 달리, 일 실시예에 따르면, 도 11 및 도 15 내지 도 18에 도시된 데이터 출력 장치는 N=2인 경우로서, 피드백 회로(210)에 2개의 트랜지스터만을 포함시키더라도, 출력 전압 변화 ΔVout를 2β ln (Iin2/Iin1)로 출력할 수 있다.
상술한 도 3 내지 도 18에 도시된 트랜지스터는 도시된 바로 한정하는 것은 아니고, 각 트랜지스터는 엔모스 트랜지스터 또는 피모스 트랜지스터로 구성될 수 있고, 각 트랜지스터의 타입에 따라 회로가 변경될 수도 있다.
이상에서 설명된 장치는 하드웨어 구성요소, 소프트웨어 구성요소, 및/또는 하드웨어 구성요소 및 소프트웨어 구성요소의 조합으로 구현될 수 있다. 예를 들어, 실시예들에서 설명된 장치 및 구성요소는, 예를 들어, 프로세서, 콘트롤러, ALU(arithmetic logic unit), 디지털 신호 프로세서(digital signal processor), 마이크로컴퓨터, FPA(field programmable array), PLU(programmable logic unit), 마이크로프로세서, 또는 명령(instruction)을 실행하고 응답할 수 있는 다른 어떠한 장치와 같이, 하나 이상의 범용 컴퓨터 또는 특수 목적 컴퓨터를 이용하여 구현될 수 있다. 처리 장치는 운영 체제(OS) 및 운영 체제 상에서 수행되는 하나 이상의 소프트웨어 애플리케이션을 수행할 수 있다. 또한, 처리 장치는 소프트웨어의 실행에 응답하여, 데이터를 접근, 저장, 조작, 처리 및 생성할 수도 있다. 이해의 편의를 위하여, 처리 장치는 하나가 사용되는 것으로 설명된 경우도 있지만, 해당 기술분야에서 통상의 지식을 가진 자는, 처리 장치가 복수 개의 처리 요소(processing element) 및/또는 복수 유형의 처리 요소를 포함할 수 있음을 알 수 있다. 예를 들어, 처리 장치는 복수 개의 프로세서 또는 하나의 프로세서 및 하나의 콘트롤러를 포함할 수 있다. 또한, 병렬 프로세서(parallel processor)와 같은, 다른 처리 구성(processing configuration)도 가능하다.
소프트웨어는 컴퓨터 프로그램(computer program), 코드(code), 명령(instruction), 또는 이들 중 하나 이상의 조합을 포함할 수 있으며, 원하는 대로 동작하도록 처리 장치를 구성하거나 독립적으로 또는 결합적으로(collectively) 처리 장치를 명령할 수 있다. 소프트웨어 및/또는 데이터는, 처리 장치에 의하여 해석되거나 처리 장치에 명령 또는 데이터를 제공하기 위하여, 어떤 유형의 기계, 구성요소(component), 물리적 장치, 가상 장치(virtual equipment), 컴퓨터 저장 매체 또는 장치, 또는 전송되는 신호 파(signal wave)에 영구적으로, 또는 일시적으로 구체화(embody)될 수 있다. 소프트웨어는 네트워크로 연결된 컴퓨터 시스템 상에 분산되어서, 분산된 방법으로 저장되거나 실행될 수도 있다. 소프트웨어 및 데이터는 하나 이상의 컴퓨터 판독 가능 기록 매체에 저장될 수 있다.
실시예에 따른 방법은 다양한 컴퓨터 수단을 통하여 수행될 수 있는 프로그램 명령 형태로 구현되어 컴퓨터 판독 가능 매체에 기록될 수 있다. 컴퓨터 판독 가능 매체는 프로그램 명령, 데이터 파일, 데이터 구조 등을 단독으로 또는 조합하여 포함할 수 있다. 매체에 기록되는 프로그램 명령은 실시예를 위하여 특별히 설계되고 구성된 것들이거나 컴퓨터 소프트웨어 당업자에게 공지되어 사용 가능한 것일 수도 있다. 컴퓨터 판독 가능 기록 매체의 예에는 하드 디스크, 플로피 디스크 및 자기 테이프와 같은 자기 매체(magnetic media), CD-ROM, DVD와 같은 광기록 매체(optical media), 플롭티컬 디스크(floptical disk)와 같은 자기-광 매체(magneto-optical media), 및 롬(ROM), 램(RAM), 플래시 메모리 등과 같은 프로그램 명령을 저장하고 수행하도록 특별히 구성된 하드웨어 장치가 포함된다. 프로그램 명령의 예에는 컴파일러에 의해 만들어지는 것과 같은 기계어 코드뿐만 아니라 인터프리터 등을 사용해서 컴퓨터에 의해서 실행될 수 있는 고급 언어 코드를 포함한다. 상기된 하드웨어 장치는 실시예의 동작을 수행하기 위해 하나 이상의 소프트웨어 모듈로서 작동하도록 구성될 수 있으며, 그 역도 마찬가지이다.
이상과 같이 실시예들이 비록 한정된 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기를 기초로 다양한 기술적 수정 및 변형을 적용할 수 있다.　 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.　　
그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한다.
200: 데이터 출력 장치
210: 피드백 회로
230: 출력 회로
201: 입력 신호
209: 출력 신호

Claims (20)

  1. 삭제
  2. 삭제
  3. 출력 신호에 기초하여 변환 신호를 생성하는 변환기 회로(converter circuit);
    상기 출력 신호에 기초하여 부스팅 신호를 생성하는 부스팅 회로(boosting circuit); 및
    상기 변환 신호 및 상기 부스팅 신호에 기초한 피드백 신호 및 입력 신호에 기초하여 출력 신호를 생성하는 출력 회로(output circuit)를 포함하고,
    상기 부스팅 회로는,
    제2 트랜지스터의 소스 노드와 접속되는 게이트 노드, 및 상기 제2 트랜지스터의 게이트 노드와 접속되는 드레인 노드를 포함하는 제1 트랜지스터; 및
    상기 제1 트랜지스터의 게이트 노드와 접속되는 소스 노드, 및 상기 제1 트랜지스터의 드레인 노드와 접속되는 게이트 노드를 포함하는 제2 트랜지스터
    를 포함하는 데이터 출력 장치.
  4. 제3항에 있어서,
    상기 변환기 회로는,
    제2 트랜지스터의 게이트 노드 및 상기 제1 트랜지스터의 드레인 노드에 접속되는 소스 노드, 및 상기 출력 신호를 수신하는 게이트 노드를 포함하는 제3 트랜지스터
    를 포함하는 데이터 출력 장치.
  5. 제3항에 있어서,
    상기 출력 회로는,
    상기 제1 트랜지스터의 소스 노드와 접속되는 게이트 노드, 접지와 접속되는 소스 노드, 및 출력 전압을 생성하는 드레인 노드를 포함하는 증폭 트랜지스터
    를 포함하고,
    상기 부스팅 회로의 상기 제1 트랜지스터의 게이트 노드 및 상기 제2 트랜지스터의 소스 노드와 접속되는 전류원
    을 더 포함하는 데이터 출력 장치.
  6. 제3항에 있어서,
    상기 변환기 회로는,
    상기 제1 트랜지스터의 드레인 노드 및 상기 제2 트랜지스터의 게이트 노드에 접속되는 소스 노드, 및 상기 출력 회로의 일단과 접속되는 게이트 노드를 포함하는 엔모스 트랜지스터; 및
    상기 제1 트랜지스터의 소스 노드에 접속되는 소스 노드 및 상기 출력 회로의 다른 일단에 접속되는 드레인 노드를 포함하는 피모스 트랜지스터를 포함하고,
    상기 출력 회로는,
    상기 일단에 대응하는 게이트 노드 및 상기 출력 신호를 생성하는 소스 노드를 포함하는 출력 트랜지스터; 및
    상기 입력 신호를 수신하고, 상기 다른 일단에 대응하는 게이트 노드를 포함하는 증폭 트랜지스터를 포함하는 데이터 출력 장치.
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 출력 신호에 기초하여 변환 신호를 생성하는 변환기 회로(converter circuit);
    상기 출력 신호에 기초하여 부스팅 신호를 생성하는 부스팅 회로(boosting circuit); 및
    상기 변환 신호 및 상기 부스팅 신호에 기초한 피드백 신호 및 입력 신호에 기초하여 출력 신호를 생성하는 출력 회로(output circuit)를 포함하고,
    상기 변환기 회로는, 상기 출력 신호를 수신하는 게이트 노드, 상기 출력 신호를 수신하는 드레인 노드, 및 상기 출력 신호에 기초하여 상기 변환 신호의 변환 전압을 출력하는 소스 노드를 포함하는 트랜지스터를 포함하는 데이터 출력 장치.
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
KR1020160110492A 2016-08-30 2016-08-30 데이터 출력 장치 KR102538172B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020160110492A KR102538172B1 (ko) 2016-08-30 2016-08-30 데이터 출력 장치
US15/436,108 US10401217B2 (en) 2016-08-30 2017-02-17 Data output device
US16/540,724 US11125615B2 (en) 2016-08-30 2019-08-14 Data output device
US17/473,029 US11604092B2 (en) 2016-08-30 2021-09-13 Data output device
US18/169,955 US20230213383A1 (en) 2016-08-30 2023-02-16 Data output device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160110492A KR102538172B1 (ko) 2016-08-30 2016-08-30 데이터 출력 장치

Publications (2)

Publication Number Publication Date
KR20180024384A KR20180024384A (ko) 2018-03-08
KR102538172B1 true KR102538172B1 (ko) 2023-05-31

Family

ID=61242156

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160110492A KR102538172B1 (ko) 2016-08-30 2016-08-30 데이터 출력 장치

Country Status (2)

Country Link
US (4) US10401217B2 (ko)
KR (1) KR102538172B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7285058B2 (ja) * 2018-10-04 2023-06-01 株式会社ソニー・インタラクティブエンタテインメント センサモジュール、電子機器、被写体の検出方法、プログラムおよび処理回路
JP7449663B2 (ja) * 2018-10-30 2024-03-14 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
JP2020088722A (ja) * 2018-11-29 2020-06-04 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、および、撮像装置
US11195869B2 (en) * 2019-09-05 2021-12-07 Sony Semiconductor Solutions Corporation Solid-state imaging device and imaging device with shared circuit elements
JP2021093610A (ja) * 2019-12-10 2021-06-17 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、および、撮像装置
KR20210102511A (ko) 2020-02-10 2021-08-20 삼성전자주식회사 버퍼를 포함하는 동적 비전 센서 장치
WO2022196068A1 (ja) * 2021-03-15 2022-09-22 ソニーセミコンダクタソリューションズ株式会社 イベント検出装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100276150B1 (ko) 1996-06-14 2000-12-15 가네꼬 히사시 오판독 동작을 방지할 수 있는 감지 증폭기 회로

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4023435A1 (de) * 1990-07-24 1992-01-30 Ic Haus Gmbh Schaltungsanordnung zum verstaerken kleiner sensorstroeme
JP2913379B2 (ja) * 1995-06-28 1999-06-28 日本プレシジョン・サーキッツ株式会社 不揮発性メモリの書込み回路
US6476954B1 (en) * 1998-09-16 2002-11-05 Fujitsu Limited Optical communication device and receiving circuit thereof
JP3691050B2 (ja) 2003-10-30 2005-08-31 総吉 廣津 半導体撮像素子
CA2609623C (en) 2005-06-03 2015-12-29 Universitaet Zuerich Photoarray for detecting time-dependent image data
JP5038988B2 (ja) * 2008-07-24 2012-10-03 株式会社東芝 光受信器
KR101467509B1 (ko) 2008-07-25 2014-12-01 삼성전자주식회사 이미지 센서 및 이미지 센서 동작 방법
ES2396816B1 (es) 2011-05-26 2014-01-21 Consejo Superior De Investigaciones Científcas (Csic) Circuito de ganancia de transimpedancia de bajo consumo y bajo desapareamiento para sistemas de fotosensado diferenciador temporal en sensores dinámicos de visión
US9229096B2 (en) 2011-07-27 2016-01-05 Semiconductor Components Industries, Llc Time-of-flight imaging systems
ES2476115B1 (es) 2012-12-11 2015-04-20 Consejo Superior De Investigaciones Científicas (Csic) Metodo y dispositivo para la deteccion de la variacion temporal de la intensidad luminosa en una matriz de fotosensores
JP6545541B2 (ja) 2014-06-25 2019-07-17 株式会社半導体エネルギー研究所 撮像装置、監視装置、及び電子機器
US9602750B2 (en) 2014-11-25 2017-03-21 Semiconductor Components Industries, Llc Image sensor pixels having built-in variable gain feedback amplifier circuitry

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100276150B1 (ko) 1996-06-14 2000-12-15 가네꼬 히사시 오판독 동작을 방지할 수 있는 감지 증폭기 회로

Also Published As

Publication number Publication date
US20190368924A1 (en) 2019-12-05
US20180058926A1 (en) 2018-03-01
US20230213383A1 (en) 2023-07-06
US11604092B2 (en) 2023-03-14
US10401217B2 (en) 2019-09-03
KR20180024384A (ko) 2018-03-08
US11125615B2 (en) 2021-09-21
US20210404869A1 (en) 2021-12-30

Similar Documents

Publication Publication Date Title
KR102538172B1 (ko) 데이터 출력 장치
US10516838B2 (en) Event-based sensor and event-based sensing method
KR102523136B1 (ko) 이벤트 기반 센서 및 이벤트 기반 센서의 픽셀
JP6720128B2 (ja) イベントベースのセンサー、それを含むユーザー装置、及びその動作方法
TW201637434A (zh) 數位成像及脈衝偵測像素
KR20170014823A (ko) 임계 전압 제어 방법 및 임계 전압 제어 장치
US9468414B2 (en) Imaging system
US20190259902A1 (en) Light detection device and electronic apparatus
US20170069094A1 (en) Depth information extracting method based on machine learning and apparatus thereof
ES2592652T3 (es) Circuito de ganancia de transimpedancia de bajo consumo y bajo desacoplamiento para sistemas de foto-detección de diferenciación temporal en sensores dinámicos de visión
JP2016533140A (ja) 動的な、単一光ダイオードの画素回路およびその作動方法
CN109387854B (zh) 距离测量装置及方法
US20170118459A1 (en) Image generating method and image generating apparatus
KR20160126523A (ko) 램프 신호 발생 장치 및 그를 이용한 씨모스 이미지 센서
KR101984051B1 (ko) 전압 스케일링 장치 및 그에 따른 아날로그-디지털 변환 장치와 씨모스 이미지 센서
US20240155252A1 (en) Electronic device for compensating for time delay of dynamic vision sensor
TW201639344A (zh) 脈衝放大器
KR102227589B1 (ko) 전원 전압 감시 회로, 및 그 전원 전압 감시 회로를 구비하는 전자 회로
CN108204859B (zh) 光电检测电路和光电检测装置
KR20230153016A (ko) 멤스 정전용량형 센서의 정전용량 감지 장치
JP6884050B2 (ja) 光電スイッチ
US11460591B2 (en) Radiation imaging apparatus comprising a bias power supply, a processing unit, and a drive control unit, method of controlling the radiation imaging apparatus, and radiation imaging system
KR20180089122A (ko) 전류 컨베이어를 이용하여 센서 입력을 감지하는 장치 및 방법
KR101550536B1 (ko) 비디오 센서의 모션 블러 저감을 위한 방법 및 장치
KR101496818B1 (ko) 센서리스 모터의 역기전력 검출장치 및 방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant