KR102537989B1 - 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법 - Google Patents

유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법 Download PDF

Info

Publication number
KR102537989B1
KR102537989B1 KR1020150061738A KR20150061738A KR102537989B1 KR 102537989 B1 KR102537989 B1 KR 102537989B1 KR 1020150061738 A KR1020150061738 A KR 1020150061738A KR 20150061738 A KR20150061738 A KR 20150061738A KR 102537989 B1 KR102537989 B1 KR 102537989B1
Authority
KR
South Korea
Prior art keywords
wires
light emitting
sub
electrode
substrate
Prior art date
Application number
KR1020150061738A
Other languages
English (en)
Other versions
KR20160130018A (ko
Inventor
박상호
이승민
유희준
윤주선
장용재
최광영
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020150061738A priority Critical patent/KR102537989B1/ko
Priority to CN201610212779.2A priority patent/CN106098726B/zh
Priority to TW105111289A priority patent/TWI734683B/zh
Priority to US15/143,153 priority patent/US9818814B2/en
Publication of KR20160130018A publication Critical patent/KR20160130018A/ko
Application granted granted Critical
Publication of KR102537989B1 publication Critical patent/KR102537989B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

예시적인 실시예들에 따른 유기 발광 표시 장치는 서브 화소 영역들, 투과 영역 및 주변 영역을 포함하는 복수의 화소들, 상기 서브 화소 영역들에서 기판 상에 배치되고, 액티브 패턴, 게이트 전극, 소스 전극 및 드레인 전극을 포함하는 트랜지스터들, 상기 트랜지스터들을 커버하는 평탄화막, 상기 서브 화소 영역들에서 상기 평탄화막 상에 배치되는 제1 전극, 상기 제1 전극 상에 배치되는 발광층, 상기 발광층 상에 배치되는 제2 전극 그리고 상기 주변 영역에서 상기 기판 상부의 다른 레벨들에 배치되는 복수의 배선들을 포함할 수 있다. 적어도 이층 구조로 배치되는 상기 배선들은 상기 기판 상부에서 제1 방향으로 연장되는 제1 배선들 및 상기 기판 상부에서 상기 제1 방향에 직교하는 제2 방향으로 연장되는 제2 배선들을 포함할 수 있다.

Description

유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법{ORGANIC LIGHT EMITTING DISPLAY DEVICE AND METHOD OF MANUFACTURING ORGANIC LIGHT EMITTING DISPLAY DEVICE}
본 발명은 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법에 관한 것으로서, 보다 상세하게는 향상된 투과율을 갖는 투명 유기 발광 표시 장치 및 이러한 투명 유기 발광 표시 장치의 제조 방법에 관한 것이다.
유기 발광 표시 장치는 일반적으로 화소로부터 발생되는 광을 이용하여 영상을 표시할 수 있다. 이러한 유기 발광 표시 장치에 있어서, 유기 물질을 포함하는 유기 발광층들의 종류에 따라 다른 색광들이 출력될 수 있다. 예를 들면, 상기 유기 발광 표시 장치는 적색광, 녹색광 및 청색광을 발생시킬 수 있는 유기 발광층들을 포함할 수 있으며, 이와 같은 유기 발광층들로부터 발생되는 색광들을 조합하여 영상을 표시할 수 있다.
근래 들어, 유기 발광 표시 장치의 트랜지스터, 유기 발광층 등을 포함하는 구성 요소들을 투명하게 제조하여 투명 유기 발광 표시 장치를 구현하는 기술들이 개발되고 있다.
본 발명의 일 목적은 향상된 투과율을 갖는 유기 발광 표시 장치를 제공하는 것이다.
본 발명의 다른 목적은 향상된 투과율을 갖는 유기 발광 표시 장치의 제조 방법을 제공하는 것이다.
본 발명의 목적들이 전술한 바에 한정되는 것은 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
전술한 본 발명의 일 목적을 달성하기 위하여, 본 발명의 예시적인 실시예들에 따른 유기 발광 표시 장치는, 서브 화소 영역들, 투과 영역 및 주변 영역을 포함하는 복수의 화소들, 상기 서브 화소 영역들에서 기판 상에 배치되고, 액티브 패턴, 게이트 전극, 소스 전극 및 드레인 전극을 포함하는 트랜지스터들, 상기 트랜지스터들을 커버하는 평탄화막, 상기 서브 화소 영역들에서 상기 평탄화막 상에 배치되는 제1 전극, 상기 제1 전극 상에 배치되는 발광층, 상기 발광층 상에 배치되는 제2 전극, 그리고 상기 주변 영역에서 상기 기판 상부의 다른 레벨들에 배치되는 복수의 배선들을 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 복수의 배선들은, 상기 기판 상부에서 제1 방향으로 연장되는 제1 배선들 및 상기 기판 상부에서 상기 제1 방향에 실질적으로 직교하는 제2 방향으로 연장되는 제2 배선들을 포함할 수 있다. 또한, 상기 유기 발광 표시 장치는 상기 서브 화소 영역들을 제어하며, 상기 트랜지스터들을 구비하는 서브 화소 회로들을 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 제1 배선들은, 상기 소스 및 드레인 전극들과 상기 기판 상부의 동일한 레벨에 배치되는 제1 하부 배선들 그리고 상기 제1 전극과 상기 기판 상부의 동일한 레벨에 배치되는 제1 상부 배선들을 포함할 수 있다. 예를 들면, 상기 제1 하부 배선들은 상기 게이트 전극을 커버하는 층간 절연막 상에 배치될 수 있고, 상기 제1 상부 배선들은 상기 평탄화막 상에 배치될 수 있다. 이 경우, 상기 제1 상부 배선들은 상기 제1 하부 배선들과 실질적으로 중첩되지 않을 수 있다. 다른 예시적인 실시예들에 있어서, 상기 제1 상부 배선들의 폭은 각기 상기 제1 하부 배선들과의 폭 보다 실질적으로 클 수 있다.
예시적인 실시예들에 있어서, 상기 제1 하부 배선들은 상기 서브 화소 회로들에 데이터 신호들을 전달하는 데이터 배선들일 수 있으며, 상기 제1 상부 배선들은 상기 서브 화소 회로들에 전원을 공급하는 전원 배선들 또는 상기 서브 화소 회로들에 초기화 전압을 공급하는 초기화 전압 배선들일 수 있다.
다른 예시적인 실시예들에 있어서, 상기 제1 배선들은 상기 게이트 전극과 상기 기판 상부의 동일한 레벨에 배치되는 제1 추가 배선들을 포함할 수 있다. 이 경우, 상기 제1 추가 배선들, 상기 제1 하부 배선들 및 상기 제1 상부 배선들은 상기 서브 화소 회로들에 데이터 신호들을 전달하는 데이터 배선들, 상기 서브 화소 회로들에 전원을 공급하는 전원 공급 배선들 및 상기 서브 화소 회로들에 초기화 전압을 공급하는 초기화 전압 배선들로 이루어진 그룹으로부터 선택되는 배선들에 해당될 수 있다.
다른 예시적인 실시예들에 있어서, 상기 제2 배선들은 상기 소스 및 드레인 전극들과 상기 기판 상부의 동일한 레벨에 배치되는 제2 하부 배선들 그리고 상기 제1 전극과 상기 기판 상부의 동일한 레벨에 배치되는 제2 상부 배선들을 포함할 수 있다. 예를 들면, 상기 제2 하부 배선들은 상기 게이트 전극을 커버하는 층간 절연막 상에 배치될 수 있고, 상기 제2 상부 배선들은 상기 평탄화막 상에 배치될 수 있다. 또한, 상기 제2 상부 배선들은 상기 제2 하부 배선들과 실질적으로 중첩되지 않을 수 있다. 이 경우, 상기 제2 하부 배선들 및 상기 제2 상부 배선들은 상기 서브 화소 회로들에 전원을 공급하기 위한 전원 배선들, 상기 서브 화소 회로들에 초기화 전압을 공급하기 위한 초기화 전압 배선, 발광 신호 배선들, 스캔 신호 배선들 및 게이트 초기화 신호 배선들로 이루어진 그룹으로부터 선택되는 배선들에 해당될 수 있다.
예시적인 실시예들에 있어서, 상기 배선들은 적어도 이층 구조로 상기 기판 상부의 다른 레벨들에 배치될 수 있다. 또한, 상기 평탄화막은 상기 주변 영역에서 투과창을 포함할 수 있다.
상술한 본 발명의 다른 목적을 달성하기 위하여, 본 발명의 예시적인 실시예들에 따른 유기 발광 표시 장치의 제조 방법에 있어서, 서브 화소 영역들, 투과 영역 및 주변 영역을 포함하는 기판을 제공할 수 있다. 상기 서브 화소 영역들의 상기 기판 상에 액티브 패턴, 게이트 전극, 소스 전극 및 드레인 전극을 포함하는 트랜지스터들을 형성할 수 있다. 상기 트랜지스터들을 커버하는 평탄화막을 형성할 수 있다. 상기 서브 화소 영역들의 상기 평탄화막 상에 제1 전극을 형성할 수 있다. 상기 제1 전극 상에 발광층을 형성할 수 있다. 상기 발광층 상에 제2 전극을 형성할 수 있다. 상기 주변 영역의 상기 기판 상부의 다른 레벨들에 복수의 배선들을 형성할 수 있다.
예시적인 실시예들에 따른 상기 복수의 배선들을 형성하는 과정에 있어서, 상기 주변 영역의 상기 기판 상에 제1 방향으로 연장되는 제1 배선들을 형성할 수 있다. 상기 주변 영역의 상기 기판 상에 상기 제1 방향에 실질적으로 직교하는 제2 방향으로 연장되는 제2 배선들을 형성할 수 있다.
예시적인 실시예들에 있어서, 상기 소스 및 드레인 전극들은 상기 게이트 전극을 덮는 층간 절연막 상에 형성될 수 있다. 이 경우, 상기 제1 배선들을 형성하는 과정에 있어서, 상기 층간 절연막 상에 제1 하부 배선들을 형성할 수 있으며, 상기 평탄화막 상에 제1 상부 배선을 형성할 수 있다. 예를 들면, 상기 제1 하부 배선들과 상기 소스 및 드레인 전극들은 동시에 형성될 수 있고, 상기 제1 상부 배선들과 상기 제1 전극은 동시에 형성될 수 있다.
다른 예시적인 실시예들에 있어서, 상기 게이트 전극은 상기 액티브 패턴을 덮는 층간 절연막 상에 형성될 수 있고, 상기 층간 절연막 상에 제1 추가 배선들을 형성할 수 있다. 예를 들면, 상기 추가 배선들은 상기 게이트 전극과 동시에 형성될 수 있다.
다른 예시적인 실시예들에 있어서, 상기 소스 및 드레인 전극들은 상기 게이트 전극을 덮는 층간 절연막 상에 형성될 수 있다. 이 경우, 상기 제2 배선들을 형성하는 과정에 있어서, 상기 층간 절연막 상에 제2 하부 배선들을 형성할 수 있고, 상기 평탄화막 상에 제2 상부 배선을 형성할 수 있다. 예를 들면, 상기 제2 하부 배선들과 상기 소스 및 드레인 전극들은 동시에 형성될 수 있으며, 상기 제2 상부 배선들과 상기 제1 전극은 동시에 형성될 수 있다.
본 발명의 예시적인 실시예들에 따른 유기 발광 표시 장치는 화소의 주변 영역에 적어도 이층 구조로 복수의 배선들을 포함할 수 있다. 이에 따라, 상기 배선들이 점유하는 면적을 감소시킬 수 있고, 투과 영역의 면적을 증가시킬 수 있으므로, 결과적으로 상기 유기 발광 표시 장치의 투과율을 향상시킬 수 있다.
본 발명의 효과가 상술한 바에 한정되는 것은 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 예시적인 실시예들에 따른 유기 발광 표시 장치를 나타내는 평면도이다.
도 2는 본 발명의 예시적인 실시예들에 따른 유기 발광 표시 장치의 회로 구성도이다.
도 3은 본 발명의 예시적인 실시예들에 따른 유기 발광 표시 장치를 나타내는 단면도이다.
도 4는 본 발명의 다른 예시적인 실시예들에 따른 유기 발광 표시 장치를 나타내는 단면도이다.
도 5는 본 발명의 또 다른 예시적인 실시예들에 따른 유기 발광 표시 장치를 나타내는 단면도이다.
도 6은 본 발명의 또 다른 예시적인 실시예들에 따른 유기 발광 표시 장치를 나타내는 단면도이다.
도 7은 본 발명의 또 다른 예시적인 실시예들에 따른 유기 발광 표시 장치를 나타내는 단면도이다.
도 8은 본 발명의 또 다른 예시적인 실시예들에 따른 유기 발광 표시 장치를 나타내는 단면도이다.
도 9는 본 발명의 또 다른 예시적인 실시예들에 따른 유기 발광 표시 장치를 나타내는 단면도이다.
도 10은 본 발명의 또 다른 예시적인 실시예들에 따른 유기 발광 표시 장치를 나타내는 평면도이다.
도 11은 본 발명의 또 다른 예시적인 실시예들에 따른 유기 발광 표시 장치를 나타내는 단면도이다.
도 12 내지 도 18은 본 발명의 예시적인 실시예들에 따른 유기 발광 표시 장치의 제조 방법을 설명하기 위한 단면도들이다.
도 19 내지 도 22는 본 발명의 다른 예시적인 실시예들에 따른 유기 발광 표시 장치의 제조 방법을 설명하기 위한 단면도들이다.
이하, 본 발명의 예시적인 실시예들에 따른 유기 발광 표시 장치들 및 유기 발광 표시 장치들의 제조 방법들에 대하여 첨부된 도면들을 참조하여 상세하게 설명하지만, 본 발명이 하기 실시예들에 의해 제한되는 것은 아니며, 해당 분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 본 발명을 다양한 다른 형태로 구현할 수 있을 것이다.
본 명세서에 있어서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예들을 설명하기 위한 목적으로 예시된 것이고, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며, 본 명세서에 설명된 실시예들에 한정되는 것으로 해석되지 않으며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 어떤 구성 요소가 다른 구성 요소에 "연결되어" 있다거나 "접촉되어"있다고 기재된 경우, 다른 구성 요소에 직접적으로 연결되어 있거나 또는 접촉되어 있을 수도 있지만, 중간에 또 다른 구성 요소가 존재할 수도 있다고 이해되어야 할 것이다. 또한, 어떤 구성 요소가 다른 구성 요소에 "직접 연결되어" 있다거나 "직접 접촉되어"있다고 기재된 경우에는, 중간에 또 다른 구성 요소가 존재하지 않는 것으로 이해될 수 있다. 구성 요소들 간의 관계를 설명하는 다른 표현들, 예를 들면, "~사이에"와 "직접 ~사이에" 또는 "~에 인접하는"과 "~에 직접 인접하는" 등도 마찬가지로 해석될 수 있다.
본 명세서에서 사용되는 용어는 단지 예시적인 실시예들을 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도는 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다", "구비하다" 또는 "가지다" 등의 용어는 실시된 특징, 숫자, 단계, 동작, 구성 요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성 요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지는 않는다.
제1, 제2, 제3 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 이러한 구성 요소들은 상기 용어들에 의해 한정되는 것은 아니다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로 사용된다. 예를 들어, 본 발명의 권리 범위로부터 벗어나지 않고, 제1 구성 요소가 제2 또는 제3 구성 요소로 명명될 수 있으며, 유사하게 제2 또는 제3 구성 요소도 교호적으로 명명될 수 있다.
도 1은 본 발명의 예시적인 실시예들에 따른 유기 발광 표시 장치를 나타내는 평면도이다.
도 1을 참조하면, 예시적인 실시예들에 따른 유기 발광 표시 장치는 제1 방향 및 제2 방향을 따라 기판 상에 배열되는 복수의 화소(P)들을 구비할 수 있으며, 각 화소(P)는 제1 서브 화소(PR), 제2 서브 화소(PG), 제3 서브 화소(PB), 투과 영역(T), 주변 영역(R) 등을 포함할 수 있다. 제1 서브 화소(PR), 제2 서브 화소(PG) 및 제3 서브 화소(PB)는 각기 적색광, 녹색광 및 청색광을 발생시킬 수 있다. 예를 들면, 제1 서브 화소(PR) 내지 제3 서브 화소(PB)에 포함되는 발광 구조물들이 적색광, 녹색광 및 청색광을 발생시킬 수 있다.
예시적인 실시예들에 있어서, 제1 서브 화소(PR), 제2 서브 화소(PG) 및 제3 서브 화소(PB)는 상기 제1 방향을 따라 연장될 수 있으며, 각기 실질적으로 사각형 형상, 실질적으로 타원형의 형상, 실질적으로 트랙의 형상 등을 가질 수 있다. 이 경우, 제1 서브 화소(PR)의 상기 제1 방향으로의 길이가 상기 제2 방향을 따른 길이 보다 실질적으로 클 수 있고, 제2 서브 화소(PG)의 상기 제1 방향으로의 길이가 상기 제2 방향으로의 길이 보다 실질적으로 클 수 있다. 또한, 제3 서브 화소(PB)의 상기 제1 방향으로의 길이가 상기 제2 방향을 따른 길이 보다 실질적으로 클 수 있다. 다른 예시적인 실시예들에 있어서, 제1 서브 화소(PR), 제2 서브 화소(PG) 및 제3 서브 화소(PB)는 상기 제2 방향을 따라 상기 기판 상에 배치될 수 있다. 예를 들면, 제1 서브 화소(PR), 제2 서브 화소(PG) 및 제3 서브 화소(PB)는 서로 상기 제2 방향으로 소정의 간격들로 이격되어 배치될 수 있다.
예시적인 실시예들에 따르면, 제3 서브 화소(PB)는 제1 서브 화소(PR) 및/또는 제2 서브 화소(PG)와 실질적으로 동일한 면적을 가질 수도 있다. 선택적으로는, 제3 서브 화소(PB)는 제1 서브 화소(PR) 및/또는 제2 서브 화소(PG)보다 실질적으로 넓은 면적을 가질 수도 있다.
도 1에 예시한 바와 같이, 투과 영역(T)은 제1 내지 제3 서브 화소들(PR, PG, PB)로부터 상기 제1 방향으로 이격되게 위치할 수 있다. 투과 영역(T)은 상기 제1 방향으로 제1 길이(D1)를 가질 수 있으며, 상기 제2 방향으로는 제2 길이(D2)를 가질 수 있다. 예를 들어, 투과 영역(T)이 실질적으로 사각형 형상을 가질 경우, 제1 길이(D1)와 제2 길이(D2)에 의해 상기 투과 영역(T)의 면적이 결정될 수 있다. 예시적인 실시예들에 있어서, 투과 영역(T)의 면적은 화소(P) 면적의 약 20% 내지 약 90% 정도가 될 수 있다. 투과 영역(T)의 면적이 증가할수록, 상기 유기 발광 표시 장치의 투과율이 증가될 수 있다.
다른 예시적인 실시예들에 있어서, 인접하는 제1 내지 제3 서브 화소들(PR, PG, PB)이 상기 제1 방향을 따라 하나의 투과 영역(T)을 공유할 수 있다. 예를 들면, 하나의 투과 영역(T)을 개재하여 인접하는 제1 내지 제3 서브 화소들(PR, PG, PB)이 배치될 수 있다. 즉, 하나의 두 화소(P)들이 하나의 투과 영역(T)을 공유하는 구조로 배치될 수 있다.
주변 영역(R)은 제1 내지 제3 서브 화소들(PR, PG, PB) 및 투과 영역(T)을 실질적으로 둘러쌀 수 있다. 예를 들면, 각 화소(P)에서 제1 내지 제3 서브 화소들(PR, PG, PB)과 투과 영역(T)을 제외한 부분이 주변 영역(R)에 해당될 수 있다.
다시 도 1을 참조하면, 상기 유기 발광 표시 장치는 화소(P) 내에 위치하는 회로들에 전기적으로 연결될 수 있으며, 주변 영역(R)에 배치되는 제1 배선들(L1) 및 제2 배선들(L2)을 포함할 수 있다. 제1 서브 화소(PR), 제2 서브 화소(PG) 및 제3 서브 화소(PB)에는 발광 구조물들 및 이들을 전기적으로 제어할 수 있는 서브 화소 회로들이 배치될 수 있고, 제1 배선들(L1) 및 제2 배선들(L2)은 상기 서브 화소 회로들에 전기적으로 연결될 수 있다. 이러한 서브 화소 회로들에 대해서는 다음에 도 2를 참조하여 설명한다.
제1 배선들(L1)은 상기 제1 방향을 따라서 연장될 수 있고, 상기 기판 상에 상기 제2 방향을 따라 소정의 거리들을 개재하여 배열될 수 있다. 예시적인 실시예들에 있어서, 제1 배선들(L1)은 상기 제2 방향을 따라 인접하는 화소(P)들 사이에 배치될 수 있다. 이 경우, 제1 배선들(L1)은 투과 영역(T) 또는 제1 내지 제3 서브 화소들(PR, PG, PB)과 실질적으로 중첩되지 않을 수 있다.
제2 배선들(L2)은 상기 제2 방향으로 연장될 수 있고, 상기 제1 방향을 따라 소정의 거리들을 개재하여 상기 기판 상에 배열될 수 있다. 예시적인 실시예들에 따르면, 제2 배선들(L2)은 제1 내지 제3 서브 화소들(PR, PG, PB)과 부분적으로 중첩될 수 있으며, 투과 영역(T)과는 실질적으로 중첩되지 않을 수 있다.
도 1에 예시한 바와 같이, 상기 제2 방향을 따라 인접하는 화소(P)들의 투과 영역(T)들 사이의 거리(D3)는 투과 영역(T)들 사이에 위치하는 제1 배선들(L1)의 치수들에 따라 결정될 수 있다. 즉, 제1 배선들(L1)이 배치되는 공간이 증가할 경우, 상기 제2 방향을 따라 인접하는 투과 영역(T)들 사이의 거리(D3)가 증가하게 되며, 투과 영역(T)의 제1 길이(D1)는 이에 따라 감소될 수 있다. 반면에, 상기 제2 방향을 따라 인접하는 투과 영역(T)들 사이의 거리(D3)가 감소할 경우, 투과 영역(T)의 제1 길이(D1)가 증가될 수 있고, 이에 따라 투과 영역(T)의 면적이 증가되어 결국 상기 유기 발광 표시 장치의 투과율이 증가될 수 있다.
예시적인 실시예들에 따르면, 제1 배선들(L1)은 다계층 구조(multi level structure)로 상기 기판 상에 배치될 수 있다. 이 경우, 인접하는 투과 영역(T)들 사이의 거리(D3)가 제1 배선들(L1)을 구성하는 각 배선들의 폭의 합보다 실질적으로 작을 수 있다. 즉, 제1 배선들(L1)이 다계층 구조로 배치될 경우, 상기 제2 방향으로 인접하는 투과 영역(T)들 사이의 거리(D3)는 제1 배선들(L1)이 단층으로 배치되는 구조에 비하여 감소될 수 있다. 따라서, 투과 영역(T)의 면적이 증가될 수 있으므로, 상기 유기 발광 표시 장치의 투과율도 증가될 수 있다.
도 2은 본 발명의 예시적인 실시예들에 따른 유기 발광 표시 장치의 회로 구성도이다.
도 2를 참조하면, 상기 유기 발광 표시 장치는 제1 방향 및 제2 방향을 따라 배열되는 복수의 화소(P)들(도 1 참조)을 구비할 수 있다. 예시적인 실시예들에 있어서, 각 화소(P)는, 도 1에 예시한 바와 같이, 제1 서브 화소(PR), 제2 서브 화소(PG), 제3 서브 화소(PB), 투과 영역(T), 주변 영역(R) 등을 포함할 수 있다.
제1 내지 제3 서브 화소들(PR, PG, PB) 내에는 예시한 바와 같은 서브 화소 회로들이 배치된다. 상기 서브 화소 회로들은 복수의 트랜지스터들, 적어도 하나의 커패시터, 발광 구조물을 포함할 수 있다. 예시적인 실시예들에 있어서, 상기 서브 화소 회로들은, 도 2에 예시한 바와 같이, 7개의 트랜지스터들(T1, T2, T3, T4, T5, T6, T7), 하나의 커패시터(Cst), 발광 구조물(ED)을 포함할 수 있다. 그러나 본 발명이 이러한 구성에 의해 제한되는 것은 아니다. 예를 들면, 상기 서브 화소 회로들은 7개 보다 적은 숫자의 트랜지스터들 및/또는 둘 이상의 커패시터들을 포함할 수도 있다.
다시 도 2를 참조하면, 상기 서브 화소 회로들은 상기 제1 방향을 따라 연장되는 복수의 제1 배선들 및 상기 제2 방향으로 연장되는 복수의 제2 배선들에 전기적으로 연결될 수 있다. 상기 제1 배선들은 제1 데이터 배선(DATA_R), 제2 데이터 배선(DATA_G), 제3 데이터 배선(DATA_B), 제1 초기화 전압 배선(VINT_1), 제1 고전압 전원 배선(ELVDD_1), 제1 저전압 전원 배선(ELVSS_1) 등을 포함할 수 있다.
데이터 신호들의 전달과 관련되는 제1 내지 제3 데이터 배선들(DATA_R, DATA_G, DATA_B)은 모든 화소(P)들에 대응하여 배치될 수 있다. 이 경우, 제1 데이터 배선(DATA_R)은 각 화소(P) 내의 제1 서브 화소(PR)의 제2 트랜지스터(T2)에 전기적으로 연결될 수 있고, 제2 데이터 배선(DATA_G)은 각 화소(P) 내의 제2 서브 화소(PG)의 제2 트랜지스터(T2)에 전기적으로 연결될 수 있으며, 제3 데이터 배선(DATA_B)은 각 화소(P) 내의 제3 서브 화소(PB)의 제2 트랜지스터(T2)에 전기적으로 연결될 수 있다. 이러한 제1 내지 제3 데이터 배선들(DATA_R, DATA_G, DATA_B)은 각 서브 화소 회로들에 데이터 신호들을 전달할 수 있다.
또한, 전원 공급과 관련되는 제1 초기화 전압 배선(VINT_1), 제1 고전압 전원 배선(ELVDD_1) 및 제1 저전압 전원 배선(ELVSS_1)도 모든 화소(P)들에 대응되도록 배치될 수 있다. 제1 초기화 전압 배선(VINT_1)은 제2 초기화 전압 배선(VINT_2)을 통해서 각각의 화소들에 전기적으로 연결될 수 있다. 제1 초기화 전압 배선(VINT_1)은 각 화소 회로들의 제4 트랜지스터(T4) 및 제7 트랜지스터(T7)에 초기화 전압을 전달할 수 있다.
제1 고전압 전원 배선(ELVDD_1)은 제2 고전압 전원 배선(ELVDD_2)을 통해 각 화소(P)들에 전기적으로 연결될 수 있다. 제1 고전압 전원 배선(ELVDD_1)은 각 서브 화소 회로들의 커패시터(Cst) 및 제5 트랜지스터(T5)에 고전압 전원을 인가할 수 있다.
제1 저전압 전원 배선(ELVSS_1)은 제2 저전압 전원 배선(ELVSS_2)을 통해 각 화소(P)들에 전기적으로 연결될 수 있다. 제1 저전압 전원 배선(ELVSS_1)은 각 서브 화소 회로들의 발광 구조물 (ED)에 저전압 전원을 인가할 수 있다.
예시적인 실시예들에 있어서, 전술한 바와 같이, 제1 배선들(DATA_R, DATA_G, DATA_B, VINT_1, ELVDD_1, ELVSS_1)은 인접하는 투과 영역(T)들과 실질적으로 중첩되지 않을 수 있다. 인접하는 화소(P)들 사이에 제1 배선들(DATA_R, DATA_G, DATA_B, VINT_1, ELVDD_1, ELVSS_1)을 동일한 레벨에 배치하기 위한 영역이 증가할 경우, 상기 제2 방향을 따른 투과 영역(T)의 길이가 감소될 수 있으며, 이에 따라 투과 영역(T)의 면적이 감소될 수 있다. 제1 배선들(DATA_R, DATA_G, DATA_B, VINT_1, ELVDD_1, ELVSS_1)이 배치되기 위한 영역을 감소시킬 경우, 투과 영역(T)의 면적이 증가될 수 있으므로, 상기 유기 발광 표시 장치의 투과율이 향상될 수 있다. 제1 배선들(DATA_R, DATA_G, DATA_B, VINT_1, ELVDD_1, ELVSS_1)의 효율적인 배치에 대해서는 다음에 도 3 내지 도 8을 참조하여 설명한다.
도 2에 예시한 바와 같이, 제2 배선들은 제2 저전압 전원 배선(ELVSS_2), 제2 고전압 전원 배선(ELVDD_2), 제2 초기화 전압 배선(VINT_2), 발광 신호 배선(EM), 스캔 신호 배선(GW), 게이트 초기화 신호 배선(GI) 등을 포함할 수 있다.
상기 제2 방향을 따라 연장되는 제2 저전압 전원 배선(ELVSS_2)은 상기 제1 방향으로 연장되는 제1 저전압 전원 배선(ELVSS_1)과 연결될 수 있다. 예를 들면, 각 화소(P)에 저전압 전원을 전달하기 위하여, 제1 저전압 전원 배선(ELVSS_1)과 제2 저전압 전원 배선(ELVSS_2)은 실질적으로 서로 교차될 수 있고, 메쉬(mesh) 구조를 형성할 수 있으며, 이에 따라 이들의 전기적 저항이 감소될 수 있다. 도 2에 예시하지는 않았으나, 제2 저전압 전원 배선(ELVSS_2)은 각 화소(P)의 제1 내지 제3 서브 화소들(PR, PG, PB)의 발광 구조물(ED)들의 일측 단부들에 전기적으로 연결될 수 있다. 따라서, 제2 저전압 전원 배선(ELVSS_2)은 제1 내지 제3 서브 화소들(PR, PG, PB)의 발광 구조물(ED)들에 저전압 전원을 전달할 수 있다.
제2 고전압 전원 배선(ELVDD_2)과 제1 고전압 전원 배선(ELVDD_1)은 서로 전기적으로 연결될 수 있다. 각 화소(P)에 고전압 전원을 전달하기 위하여, 제1 고전압 전원 배선(ELVDD_1)과 제2 고전압 전원 배선(ELVDD_2)은 상기 제1 방향과 상기 제2 방향을 따라서 서로 실질적으로 교차될 수 있고, 이에 따라 이들의 전기적 저항이 감소될 수 있다. 제2 고전압 전원 배선(ELVDD_2)은 각 서브 화소 회로의 제5 트랜지스터(T5) 및 스토리지 커패시터(Cst)에 전기적으로 연결될 수 있다. 제2 고전압 전원 배선(ELVDD_2)은 상기 서브 화소 회로들에 고전압 전원을 전달할 수 있다.
제2 초기화 전압 배선(VINT_2)은 제1 초기화 전압 배선(VINT_1)과 전기적으로 연결될 수 있다. 예를 들면, 각 화소(P)에 초기화 전압을 전달하기 위해 제1 초기화 전압 배선(VINT_1)과 제2 초기화 전압 배선(VINT_2)은 상기 제1 방향과 상기 제2 방향을 따라 실질적으로 서로 교차될 수 있으며, 이에 따라 이들의 전기적 저항이 감소될 수 있다.
또한, 발광 신호 배선(EM), 스캔 신호 배선(GW) 및 게이트 초기화 신호 배선(GI)은, 도 2에 예시한 바와 같이, 상기 제2 방향을 따라 상기 서브 화소 회로들에 전기적으로 연결될 수 있다.
도 3은 본 발명의 예시적인 실시예들에 따른 유기 발광 표시 장치를 나타내는 단면도이다. 도 3은 도 1의 유기 발광 표시 장치를 I-II 라인을 따라 취한 단면도이다.
도 3을 참조하면, 예시적인 실시예들에 따른 유기 발광 표시 장치는, 기판(100) 상에 배치되는 트랜지스터들, 커패시터들(Cst), 제1 배선들, 제2 배선들, 제1 전극(180), 발광층(190), 제2 전극(195) 등을 포함할 수 있다. 예시적인 실시예들에 있어서, 상기 제1 배선들은 제1 하부 배선들(160, 162, 164) 및 제1 상부 배선들(182, 184)을 포함할 수 있다. 또한, 상기 제2 배선들은 도 1 및 도 2를 참조하여 설명한 제2 배선들과 실질적으로 동일할 수 있다. 한편, 제1 전극(180), 발광층(190) 및 제2 전극(195)은 발광 구조물을 구성할 수 있다.
기판(100)은 투명 절연 기판을 포함할 수 있다. 예를 들어, 기판(100)은 유리 기판, 석영 기판, 투명 플라스틱 기판 등을 포함할 수 있다. 선택적으로는, 기판(100)은 투명한 연성을 갖는 기판(flexible substrate)으로 이루어질 수도 있다.
예시적인 실시예들에 있어서, 기판(100)은, 서브 화소 영역(Ps), 투과 영역(T), 주변 영역(R) 등을 포함할 수 있다. 여기서, 주변 영역(R)은 도 1에 예시한 바와 같이 서브 화소 영역(Ps) 및 투과 영역(T)을 실질적으로 둘러쌀 수 있다.
기판(100) 상에는 제1 배리어막(103) 및 제2 배리어막(105)이 배치될 수 있다. 제1 및 제2 배리어막들(103, 105)은 기판(100)을 통한 불순물들의 침투 및/또는 이온들의 확산을 방지할 수 있다. 또한, 제1 및 제2 배리어막들(103, 105)은 기판(100)의 표면을 평탄화하는 역할을 수행할 수 있다. 예를 들면, 제1 및 제2 배리어막들(103, 105)은 각기 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 알루미늄 산화물, 알루미늄 질화물, 티타늄 산화물, 티타늄 질화물 등과 같은 무기 물질 및/또는 폴리이미드, 폴리에스테르, 아크릴 등과 같은 유기 물질로 구성될 수 있다. 예시적인 실시예에 있어서, 제1 배리어막(103)은 실리콘 질화물로 이루어질 수 있고, 제2 배리어막(105)은 실리콘 산화물로 이루어질 수 있다. 선택적으로는, 제1 배리어막(103) 및/또는 제2 배리어막(105)은 기판(100)의 구성 물질, 치수, 제조 공정 조건들에 따라 생략될 수 있다. 예를 들어, 기판(100) 상에 하나의 배리어막이 제공되는 경우, 이러한 배리어막은 전술한 무기 물질 및/또는 유기 물질을 포함하는 단층 구조 혹은 다층 구조를 가질 수 있다.
도 3에 예시한 바와 같이, 제2 배리어막(105) 또는 선택적으로는 기판(00) 상에 제1 및 제2 액티브 패턴들(110, 115)이 배치될 수 있다. 제1 및 제2 액티브 패턴들(110, 115)은 기판(100)의 서브 화소 영역(Ps) 내에 위치할 수 있다. 제1 액티브 패턴(110)은 제1 소스 영역(112), 제2 드레인 영역(113) 및 제1 채널 영역(111)을 포함할 수 있고, 제2 액티브 패턴(115)은 제2 소스 영역(117), 제2 드레인 영역(118) 및 제2 채널 영역(116)을 포함할 수 있다.
제1 및 제2 액티브 패턴들(110, 115)은 단결정 실리콘, 다결정 실리콘, 산화물 반도체 등을 포함할 수 있다. 예를 들면, 제1 및 제2 액티브 패턴들(110, 115)은 인듐(In), 아연(Zn), 갈륨(Ga), 주석(Sn), 티타늄(Ti), 알루미늄(Al), 하프늄(Hf), 지르코늄(Zr), 마그네슘(Mg) 등을 함유하는 이성분계 화합물(ABx), 삼성분계 화합물(ABxCy), 사성분계 화합물(ABxCyDz) 등을 포함하는 반도체 산화물로 구성될 수 있다. 이 경우, 상기 산화물 반도체는, 예를 들면, G-I-Z-O층[(In2O3)a(Ga2O3)b(ZnO)c층](여기서, a≥0, b≥0 및 c＞0이다)일 수 있다.
게이트 절연막(120)은 제1 및 제2 액티브 패턴들(110, 115)을 커버할 수 있고, 제2 배리어막(105) 또는 기판(100) 상에 배치될 수 있다. 예를 들어, 게이트 절연막(120)은 실리콘 산화물, 금속 산화물 등을 포함할 수 있다. 예시적인 실시예들에 있어서, 제1 및 제2 액티브 패턴들(110, 115)은 각기 실리콘 산화물을 포함하는 게이트 절연막(120) 및 제2 배리어막(105)으로 감싸질 수 있다. 특히, 제1 및 제2 액티브 패턴들(110, 115)이 실리콘을 포함할 경우, 게이트 절연막(120)과 제2 배리어막(105)에 대해 우수한 계면 안정성을 가질 수 있다.
제1 게이트 전극(125)과 제1 도전 패턴(129)이 게이트 절연막(120) 상에 배치될 수 있다. 예시적인 실시예들에 있어서, 제1 게이트 전극(125)은 제1 액티브 패턴(110)의 제1 채널 영역(111) 상부에 위치할 수 있다. 제1 도전 패턴(129)과 제1 게이트 전극(125)은 서브 화소 영역(Ps) 내에 배치될 수 있다. 예를 들면, 제1 게이트 전극(125)과 제1 도전 패턴(129)은 금속, 금속 질화물, 합금, 도전성 금속 산화물, 투명 도전성 물질 등으로 구성될 수 있다.
게이트 절연막(120) 상에는 제1 게이트 전극 (125) 및 제1 도전 패턴(129)을 덮는 제1 층간 절연막(130)이 배치될 수 있다. 예를 들어, 제1 층간 절연막(130)은 실리콘 질화물, 실리콘 산질화물 등으로 구성될 수 있다.
도 3을 다시 참조하면, 제2 게이트 전극(135) 및 제2 도전 패턴(139)이 제1 층간 절연막(130) 상에 위치할 수 있다. 예시적인 실시예들에 있어서, 제2 게이트 전극(135)은 제2 액티브 패턴(115)의 제2 채널 영역(116) 상부에 위치할 수 있고, 제2 도전 패턴(139)은 제1 도전 패턴(129) 상부에 배치될 수 있다. 예를 들어, 제2 도전 패턴(139)과 제2 게이트 전극(135)은 금속, 금속 질화물, 합금, 도전성 금속 산화물, 투명 도전성 물질 등으로 이루어질 수 있다.
예시적인 실시예들에 있어서, 제1 도전 패턴(129), 제2 도전 패턴(139) 및 이들 사이에 개재된 제1 층간 절연막(130)의 일부가 커패시터(Cst)를 구성할 수 있다. 제1 층간 절연막(130)이 실리콘 질화물을 포함할 경우, 실리콘 산화물로 이루어진 절연막을 포함하는 커패시터에 비교하여 커패시터(Cst)의 정전 용량이 증가될 수 있다.
제1 층간 절연막(130) 상에는 제2 게이트 전극(135) 및 제2 도전 패턴(139)을 커버하는 제2 층간 절연막(140)이 배치될 수 있다. 예를 들면, 제2 층간 절연막(140)은 실리콘 산화물을 포함할 수 있다.
제2 층간 절연막(140) 상에는 제3 층간 절연막(145)이 위치할 수 있다. 예를 들면, 제3 층간 절연막(145)은 실리콘 질화물, 실리콘 산질화물 등으로 이루어질 수 있다.
제1 소스 전극(152), 제1 드레인 전극(154), 제2 소스 전극(156), 제2 드레인 전극(158) 및 제1 하부 배선들(160, 162, 164)이 제3 층간 절연막(145) 상에 배치될 수 있다. 예시적인 실시예들에 있어서, 제1 하부 배선들(160, 162, 164), 제1 소스 전극(152), 제1 드레인 전극(154), 제2 소스 전극(156) 및 제2 드레인 전극(158)은 기판(100) 상부의 동일한 레벨에 위치할 수 있다. 제1 소스 전극(152) 및 제1 드레인 전극(154)은 제1 내지 제3 층간 절연막들(130, 140, 145)과 게이트 절연막(120)을 관통하여 제1 액티브 패턴(110)의 소스 영역(112) 및 드레인 영역(113)에 각기 전기적으로 접속될 수 있다. 또한, 제2 소스 전극(156) 및 제2 드레인 전극(158)은 제1 내지 제3 층간 절연막들(130, 140, 145)과 게이트 절연막(120)을 관통하여 제2 액티브 패턴(115)의 소스 영역(117) 및 드레인 영역(118)에 각기 전기적으로 연결될 수 있다. 더욱이, 제2 드레인 전극(158)은 제2 및 제3 층간 절연막들(140, 145)을 관통하여 제2 도전 패턴(139)에 전기적으로 연결될 수 있다. 이에 따라, 제2 소스 및 드레인 전극들(156, 158)을 포함하는 트랜지스터와 커패시터(Cst)가 서로 전기적으로 연결될 수 있다.
예시적인 실시예에 따르면, 제1 소스 및 드레인 전극들(152, 154), 제1 액티브 패턴(110) 및 제1 게이트 전극(125)은 제1 트랜지스터를 구성할 수 있다. 또한, 제2 소스 및 드레인 전극들(156, 158), 제2 액티브 패턴(115) 및 제2 게이트 전극(135)은 제2 트랜지스터를 구성할 수 있다. 예시적인 실시예들에 있어서, 상기 제1 트랜지스터는 스위칭 트랜지스터로 기능할 수 있고, 상기 제2 트랜지스터는 구동 트랜지스터의 역할을 수행할 수 있다.
도 3에 있어서, 제1 및 제2 액티브 패턴(110, 115)의 상부에 제1 및 제2 게이트 전극들(125, 135)이 위치하는 탑-게이트(top-gate) 구조를 가지는 트랜지스터들이 예시적으로 도시되지만, 상기 트랜지스터들의 구조들이 이에 한정되는 것은 아니다. 예를 들면, 상기 트랜지스터들의 하나 또는 모두가 액티브 패턴 아래에 게이트 전극이 위치하는 바텀-게이트(bottom-gate) 구조를 가질 수도 있다.
도 3에 예시한 바와 같이, 제1 하부 배선들(160, 162, 164)은 주변 영역(R)에서 제3 층간 절연막(145) 상에 배치될 수 있다. 예시적인 실시예들에 있어서, 제1 하부 배선들(160, 162, 164), 제1 및 제2 소스 전극들(152, 156) 그리고 제1 및 제2 드레인 전극들(154, 158)은 기판(100) 상부의 동일한 레벨에 위치할 수 있다. 또한, 제1 하부 배선들(160, 162, 164), 제1 및 제2 소스 전극들(152, 156) 그리고 제1 및 제2 드레인 전극들(154, 158)은 각기 동일한 물질을 포함할 수 있다. 예를 들어, 제1 하부 배선들(160, 162, 164), 제1 및 제2 소스 전극들(152, 156) 그리고 제1 및 제2 드레인 전극들(154, 158)은 구리(Cu), 알루미늄(Al), 백금(Pt), 은(Ag), 금(Au), 마그네슘(Mg), 크롬(Cr), 텅스텐(W), 몰리브데늄(Mo), 티타늄(Ti), 이들의 합금 등으로 이루어질 수 있다.
도 3에 도시한 예시적인 실시예들에 따르면, 주변 영역(R)의 제3 층간 절연막(145) 상에 3개의 제1 하부 배선들(160, 162, 164)이 배치되지만, 본 발명이 이에 제한되는 것은 아니다. 예를 들면, 주변 영역(R)에서 제3 층간 절연막(145) 상에 3개보다 적거나 많은 제1 하부 배선들이 배치될 수도 있다.
상기 트랜지스터들, 커패시터(Cst) 및 제1 하부 배선들(160, 162, 164)을 커버하는 평탄화막(170)이 제3 층간 절연막(145) 상에 배치될 수 있다. 예시적인 실시예들에 있어서, 투과창(172)은 투과 영역(T)에서 평탄화막(170)에 개구가 형성됨으로써 제공될 수 있다. 투과창(172)은 제3 층간 절연막(145)의 상면 및 평탄화막(170)의 개구의 측벽에 의해서 정의될 수 있다. 투과창(172)에 의해 투과 영역(T)의 투과율이 향상될 수 있다.
평탄화막(170) 상에는 제1 전극(180)과 제2 배선들(182, 184)이 배치될 수 있다. 제1 전극(180)은 서브 화소 영역(Ps) 내에 배치될 수 있고, 평탄화막(170)을 관통하여 제2 드레인 전극(158)에 전기적으로 연결될 수 있다. 예를 들어, 제1 전극(180)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다.
제1 상부 배선들(182, 184)은 주변 영역(R)에서 평탄화막(170) 상에 배치될 수 있다. 예시적인 실시예들에 있어서, 제1 상부 배선들(182, 184)과 제1 전극(180)과 기판(100) 상부의 동일한 레벨에 위치할 수 있다. 또한, 제1 상부 배선들(182, 184)과 제1 전극(180)과 동일한 물질을 포함할 수 있다. 예를 들면, 제1 상부 배선들(182, 184)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등으로 구성될 수 있다.
도 3에 있어서, 제1 하부 배선들(160, 162, 164)은 도 2를 참조하여 설명한 데이터 배선들에 해당될 수 있고, 제1 상부 배선들(182, 184)은 도 2를 참조하여 설명한 전원 공급과 관련된 배선들 또는 초기화 전압과 관련된 배선들에 해당될 수 있다. 예를 들면, 제1 하부 배선들(160, 162, 164) 중의 하나(160)가 도 2에 예시한 제1 데이터 배선(DATA_R)일 수 있고, 제1 하부 배선들(160, 162, 164) 중의 다른 하나(162)는 도 2에 예시한 제2 데이터 배선(DATA_G)일 수 있으며, 제1 하부 배선들(160, 162, 164) 중의 또 다른 하나(164)는 도 2에 예시한 제3 데이터 배선(DATA_B)일 수 있다. 또한, 제1 상부 배선들(182, 184) 중의 하나(182)는 도 2에 예시한 제1 초기화 전압 배선(VINT_1)일 수 있고, 제1 상부 배선들(182, 184) 중의 다른 하나(184)는 도 2에 예시한 제1 고전압 전원 배선(ELVDD_1) 또는 제1 저전압 전원 배선(ELVSS_1)일 수 있다.
다른 예시적인 실시예에 있어서, 제1 하부 배선들(160, 162, 164)이 도 2를 참조하여 설명한 전원 공급과 관련된 배선들 또는 초기화 전압과 관련된 배선들인 경우, 제1 상부 배선들(182, 184)은 도 2를 참조하여 설명한 데이터 배선들에 해당될 수 있다. 예를 들면, 제1 하부 배선들(160, 162, 164) 중의 하나(160)가 도 2에 예시한 제1 초기화 전압 배선(VINT_1)일 수 있고, 제1 하부 배선들(160, 162, 164) 중에서 다른 하나(162)는 도 2에 예시한 제1 고전압 전원 배선(ELVDD_1)일 수 있으며, 제1 하부 배선들(160, 162, 164) 중의 또 다른 하나(164)가 도 2에 예시한 제1 저전압 전원 배선(ELVSS_1)일 수 있다. 또한, 제1 상부 배선들(182, 184)은 각기 도 2에서 예시한 데이터 배선들(DATA_R, DATA_G, DATA_B)의 하나일 수 있다.
도 3에 도시한 예시적인 실시예들에 있어서, 주변 영역(R)의 평탄화막(170) 상에 2개의 제1 상부 배선들(182, 184)이 배치되지만, 본 발명이 이에 한정되는 것은 아니다. 예를 들어, 주변 영역(R)의 평탄화막(170) 상에 2개 보다 많거나 적은 숫자의 제1 상부 배선들이 배치될 수도 있다.
화소 정의막(185)은 평탄화막(170) 상에 위치할 수 있으며, 제1 상부 배선들(182, 184)을 커버하면서 제1 전극(180)을 부분적으로 덮을 수 있다. 예를 들면, 화소 정의막(185)은 폴리이미드와 같은 유기 물질로 구성될 수 있다. 화소 정의막(185)은 기판(100)의 서브 화소 영역(Ps) 및 주변 영역(R)에만 배치될 수 있고, 투과 영역(T)에는 배치되지 않을 수 있다. 예를 들면, 투과 영역(T)에서 투과창(172) 상의 화소 정의막(185)에는 개구가 제공될 수 있으며, 이에 따라 투과 영역(T)의 투과율이 보다 향상될 수 있다.
발광층(190)은 화소 정의막(185)의 화소 개구에 의해 노출되는 제1 전극(180) 상에 배치될 수 있다. 발광층(190)은 적어도 유기 발광층을 포함할 수 있다. 또한, 발광층(190)은 정공 주입층, 정공 수송층, 전자 주입층, 전자 수송층 등을 선택적으로 포함할 수 있다. 발광층(190)으로부터 발생되는 광은 기판(100)을 향하는 방향과 기판(100)으로부터 멀어지는 방향으로 진행할 수 있다. 도 3에 예시한 유기 발광 표시 장치에 있어서, 발광층(190)이 상기 트랜지스터들 및/또는 커패시터(Cst)와 중첩되도록 배치될 수 있으므로, 기판(100)을 향하여 진행하는 광이 상기 트랜지스터들 및/또는 커패시터(Cst)에 의해서 차단될 수 있다. 즉, 상기 유기 발광 표시 장치는 전면 발광 방식을 가질 수 있으며, 발광층(190)으로부터 발생되는 광은 제2 전극(195)을 통과하여 기판(100)의 전면으로 방출될 수 있다.
제2 전극(195)은 발광층(190)과 화소 정의막(185) 상에 배치될 수 있다. 예를 들어, 제2 전극(195)은 알루미늄(Al), 백금(Pt), 은(Ag), 금(Au), 마그네슘(Mg), 크롬(Cr), 텅스텐(W), 몰리브데늄(Mo), 티타늄(Ti), 이들의 합금 등을 포함할 수 있다.
예시적인 실시예들에 따르면, 제1 하부 배선들(160, 162, 164)은 제1 및 제2 소스 전극들(152, 156)과 제1 및 제2 드레인 전극들(154, 158)과 기판(100) 상의 동일한 레벨에 위치할 수 있고, 제1 상부 배선들(182, 184)은 제1 전극(180)과 기판(100) 상의 동일한 레벨에 배치될 수 있다. 즉, 제1 하부 배선들(160, 162, 164)과 제1 상부 배선들(182, 184)이 복층 구조로 기판(100) 상의 다른 레벨들에 배치될 수 있다. 이에 따라, 종래의유기 발광 표시 장치에 비하여, 주변 영역(R)에서 제1 하부 및 상부 배선들(160, 162, 164, 182, 184)이 점유하는 면적이 감소될 수 있는 반면, 투과 영역(T)의 길이가 증가될 수 있다. 결과적으로, 투과 영역(T)의 면적이 증가할 수 있으므로, 상기 유기 발광 표시 장치의 투과율이 향상될 수 있다.
도 4는 본 발명의 다른 예시적인 실시예들에 따른 유기 발광 표시 장치를 나타내는 단면도이다. 도 4에 예시한 유기 발광 표시 장치는 일부 배선들(181, 183)을 제외하면, 도 3을 참조하여 설명한 유기 발광 표시 장치와 실질적으로 동일하거나 유사한 구성을 가질 수 있다. 도 4에 있어서, 도 3에 예시한 요소들과 동일하거나 유사한 요소들에 대해서는 동일한 참조 부호들을 부여한다.
도 4를 참조하면, 상기 유기 발광 표시 장치는 트랜지스터들, 커패시터들, 제1 배선들, 제2 배선들(도시되지 않음), 제1 전극(180), 발광층(190), 제2 전극(195) 등을 포함할 수 있다. 여기서, 상기 제1 배선들은 제1 하부 배선들(160, 162, 164) 및 제1 상부 배선들(181, 183)을 포함할 수 있다. 또한, 상기 제2 배선들은 도 1 및 도 2를 참조하여 설명한 제2 배선들과 실질적으로 동일할 수 있다.
제1 하부 배선들(160, 162, 164)은 주변 영역(R)에서 제3 층간 절연막(145) 상에 배치될 수 있다. 제1 하부 배선들(160, 162, 164), 제1 및 제2 소스 전극들(152, 156) 그리고 제1 및 제2 드레인 전극들(154, 158)은 기판(100) 상부의 동일한 레벨에 위치할 수 있다. 예를 들면, 제1 하부 배선들(160, 162, 164), 제1 및 제2 소스 전극들(152, 156) 그리고 제1 및 제2 드레인 전극들(154, 158)은 각기 구리, 알루미늄, 백금, 은, 금, 마그네슘, 크롬, 텅스텐, 몰리브데늄, 티타늄, 이들의 합금 등으로 구성될 수 있다.
제1 상부 배선들(181, 183)은 주변 영역(R)에서 평탄화막(170) 상에 배치될 수 있다. 제1 상부 배선들(181, 183)과 제1 전극(180)은 기판(100) 상부의 동일한 레벨 상에 배치될 수 있다. 예를 들면, 제1 상부배선들(181, 183)과 제1 전극(180)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등으로 이루어질 수 있다.
예시적인 실시예들에 있어서, 제1 하부 배선들(160, 162, 164) 및 제1 상부 배선들(181, 183)은 기판(100) 상부의 다른 레벨들에 위치하는 복층 구조로 배치될 수 있다. 제1 하부 배선들(160, 162, 164)은 각기 제1 폭(W1)을 가질 수 있으며, 제1 상부 배선들(181, 183)은 각기 제1 폭(W1)보다 실질적으로 큰 제2 폭(W2)을 가질 수 있다. 제1 상부 배선들(181, 183)이 투명 도전성 물질로 구성될 경우, 제1 상부 배선들(181, 183)은 제1 하부 배선들(160, 162, 164) 보다 실질적으로 높은 비저항을 가질 수 있다. 여기서, 제1 상부 배선들(181, 183)이 상대적으로 큰 제2 폭(W2)을 가질 수 있으므로, 상기 투명 도전성 물질의 상대적으로 높은 비저항을 상쇄하여 제1 상부 배선들(181, 183)이 원하는 전기 저항을 가질 수 있다.
도 5는 본 발명의 또 다른 예시적인 실시예들에 따른 유기 발광 표시 장치를 나타내는 단면도이다. 도 5에 예시한 유기 발광 표시 장치는 일부 배선들(132, 134)을 제외하면, 도 3을 참조하여 설명한 유기 발광 표시 장치와 실질적으로 동일하거나 유사한 구성을 가질 수 있다. 도 5에 있어서, 도 3에 예시한 요소들과 동일하거나 유사한 요소들에 대해서는 동일한 참조 부호들을 부여한다.
도 5를 참조하면, 상기 유기 발광 표시 장치는 기판(100) 상에 배치된 박막 트랜지스터들, 커패시터들, 제1 배선들, 제2 배선들(도시되지 않음), 제1 전극(180), 발광층(190) 및 제2 전극(195)을 포함한다. 이 경우, 상기 제1 배선들은 제1 하부 배선들(132, 134) 및 제1 상부 배선들(160', 162', 164')을 포함할 수 있다. 또한, 상기 제2 배선들은 도 1 및 도 2를 참조하여 설명한 제2 배선들과 실질적으로 동일할 수 있다.
도 3에 예시한 유기 발광 표시 장치에 있어서, 제1 하부 배선들(132, 134)은 주변 영역(R)에서 제1 층간 절연막(130) 상에 배치될 수 있으며, 제1 상부 배선들(160', 162', 164')은 주변 영역(R)의 제3 층간 절연막(145) 상에 위치할 수 있다. 예를 들면, 제1 하부 배선들(132, 134)은 제2 게이트 전극(135) 및 제2 도전 패턴(139)과 기판(100) 상부의 동일한 레벨에 배치될 수 있다. 제1 하부 배선들(132, 134), 제2 게이트 전극(135) 및 제2 도전 패턴(139)은 동일한 물질로 이루어질 수 있다. 제1 상부 배선들(160', 162', 164')은 기판(100) 상부에서 제1 및 제2 소스 전극들(152, 156)과 제1 및 제2 드레인 전극들(154, 158)과 동일한 레벨에 위치할 수 있다. 제1 상부 배선들(160', 162', 164'), 제1 및 제2 소스 전극들(152, 156)과 제1 및 제2 드레인 전극들(154, 158)은 동일한 물질로 이루어질 수 있다.
예시적인 실시예들에 따르면, 제1 상부 배선들(160', 162', 164')이 도 2를 참조하여 설명한 데이터 배선들일 경우, 제1 하부 배선들(132, 134)은 도 2를 참조하여 설명한 전원 공급과 관련된 배선들 또는 초기화 전압과 관련된 배선들일 수 있다. 즉, 제1 상부 배선들(160', 162', 164')은 각각의 서브 화소 회로들에 데이터 신호들을 전달하기 위한 배선들일 수 있으며, 제1 하부 배선들(132, 134)은 서브 화소들에 전원을 공급하거나 초기화 전압을 인가하기 위한 배선들일 수 있다. 선택적으로는, 제1 상부 배선들(160', 162', 164')이 도 2를 참조하여 설명한 전원 공급과 관련된 배선들 또는 초기화 전압과 관련된 배선들일 경우, 제1 하부 배선들(132, 134)은 도 2를 참조하여 설명한 데이터 배선들에 해당될 수 있다.
예시적인 실시예들에 있어서, 제1 상부 배선들(160', 162', 164')은 제1 하부 배선들(132, 134)과 실질적으로 중첩되지 않거나, 중첩되는 면적이 최소화되도록 위치할 수 있다. 이에 따라, 제1 상부 배선들(160', 162', 164') 및 제1 하부 배선들(132, 134) 사이에 기생 커패시턴스가 발생되는 것을 방지할 수 있다.
도 6은 본 발명의 또 다른 예시적인 실시예들에 따른 유기 발광 표시 장치를 나타내는 단면도이다. 상기 유기 발광 표시 장치는 일부 배선들(132, 134, 182)을 제외하면, 도 3을 참조하여 설명한 유기 발광 표시 장치와 실질적으로 동일하거나 유사한 구성을 가질 수 있다. 도 6에 있어서, 도 3에 예시한 요소들과 동일하거나 유사한 요소들에 대해서는 동일한 참조 부호들을 부여한다.
도 6을 참조하면, 상기 유기 발광 표시 장치는 기판(100) 상에 배치된 박막 트랜지스터들, 커패시터들, 제1 배선들, 제2 배선들(도시되지 않음), 제1 전극(180), 발광층(190) 및 제2 전극(195)을 포함한다. 여기서, 상기 제1 배선들은 제1 하부 배선들(160, 162, 164), 제1 상부 배선(182) 및 제1 추가 배선들(132', 134')을 포함할 수 있다. 또한, 상기 제2 배선들은 도 1 및 도 2를 참조하여 설명한 제2 배선들과 실질적으로 동일할 수 있다.
도 6에 예시한 유기 발광 표시 장치에 있어서, 제1 하부 배선들(160, 162, 164)은 주변 영역(R)에서 제3 층간 절연막(145) 상에 배치될 수 있고, 제1 상부 배선(182)은 주변 영역(R)의 평탄화막(170) 상에 위치할 수 있으며, 제1 추가 배선들(132', 134')은 주변 영역(R)의 제1 층간 절연막(130) 상에 배치될 수 있다.
예시적인 실시예들에 따르면, 제1 추가 배선들(132', 134')은 제2 게이트 전극(135) 및 제2 도전 패턴(139)과 기판(100) 상부의 동일한 레벨에 배치될 수 있다. 제1 추가 배선들(132', 134'), 제2 게이트 전극(135) 및 제2 도전 패턴(139)은 동일한 물질을 포함할 수 있다.
제1 하부 배선들(160, 162, 164)은 제1 및 제2 소스 전극들(152, 156) 그리고 제1 및 제2 드레인 전극들(154, 158)과 기판(100) 상부의 동일한 레벨에 위치할 수 있다. 제1 하부 배선들(160, 162, 164), 제1 및 제2 소스 전극들(152, 156) 그리고 제1 및 제2 드레인 전극들(154, 158)은 동일한 물질로 구성될 수 있다.
제1 상부 배선(182)과 제1 전극(180)은 기판(100) 상부의 동일한 레벨에 배치될 수 있다. 제1 상부 배선(182)은 제1 전극(180)과 동일한 물질로 이루어질 수 있다.
도 6에 예시한 유기 발광 표시 장치에 있어서, 제1 하부 배선들(160, 162, 164)이 도 2에 예시한 데이터 배선들일 경우, 제1 추가 배선들(132, 134)은 도 2에 예시한 전원 공급과 관련된 배선들일 수 있으며, 제1 상부 배선(182)은 도 2에 예시한 초기화 전압과 관련된 배선에 해당될 수 있다. 예를 들면, 제1 추가 배선들(132', 134') 중의 하나(132')는 도 2에 예시한제1 고전압 전원 배선(ELVDD_1)일 수 있고, 제1 배선들(132', 134') 중의 다른 하나(134')는 도 2에 예시한 제1 저전압 전원 배선(ELVSS_1)일 수 있으며, 제1 상부 배선(182)은 도 2에 예시한 제1 초기화 전압 배선(VINT_1)일 수 있다.
다른 예시적인 실시예들에 있어서, 제1 하부 배선들(160, 162, 164)이 도 2에 예시한 데이터 배선들일 경우, 제1 추가 배선들(132', 134')은 도 2에 예시한 전원 공급과 관련된 배선들 또는 초기화 전압과 관련된 배선들일 수 있고, 제1 상부 배선(182)은 전원 공급과 관련된 배선에 해당될 수 있다. 예를 들면, 제1 추가 배선들(132', 134') 중의 하나(132')는 도 2에 예시한 제1 고전압 전원 배선(ELVDD_1)일 수 있고, 제1 추가 배선들(132', 134') 중의 다른 하나(134')는 도 2에 예시한 제1 초기화 전압 배선(VINT_1)일 수 있으며, 제1 상부 배선(182)은 도 2에 예시한 제1 저전압 전원 배선(ELVSS_1)일 수 있다.
또 다른 예시적인 실시예들에 있어서, 제1 하부 배선들(160, 162, 164)이 도 2에 예시한 전원 공급과 관련된 배선들 또는 초기화 전압과 관련된 배선들일 경우, 제1 추가 배선들(132', 134') 및 제1 상부 배선(182)은 도 2에 예시한 데이터 배선들에 해당될 수 있다.
예시적인 실시예들에 따르면, 제1 하부 배선들(160, 162, 164), 제1 추가 배선들(132', 134') 및 제1 상부 배선(182)은 삼층 구조로 배치될 수 있으며, 이에 따라 주변 영역(R) 내에서 상기 제1 배선들이 차지하는 면적이 더욱 감소될 수 있는 반면에 투과 영역(T)의 면적은 더욱 증가될 수 있다. 그 결과, 상기 유기 발광 표시 장치는 보다 증가된 투과율을 가질 수 있다.
도 7은 본 발명의 또 다른 예시적인 실시예들에 따른 유기 발광 표시 장치를 나타내는 단면도이다. 도 7에 예시한 유기 발광 표시 장치는 제2 전극(196)을 제외하면, 도 3을 참조하여 설명한 유기 발광 표시 장치와 실질적으로 동일하거나 유사한 구성을 가질 수 있다. 도 7에 있어서, 도 3에 예시한 요소들과 동일하거나 유사한 요소들에 대해서는 동일한 참조 부호들을 부여한다.
도 7을 참조하면, 상기 유기 발광 표시 장치는, 트랜지스터들, 커패시터들, 제1 배선들, 제2 배선들(도시되지 않음), 제1 전극(180), 발광층(190), 제2 전극(196) 등을 포함할 수 있다. 상기 제1 배선들은 제1 하부 배선들(160, 162, 164)과 제1 상부 배선들(182, 184)을 포함할 수 있다. 상기 제2 배선들은 도 1 및 도 2에 예시한 제2 배선들과 실질적으로 동일할 수 있다.
도 7에 예시한 유기 발광 표시 장치에 있어서, 제2 전극(196)은 투과 영역(T)을 제외한 서브 화소 영역(Ps) 및 주변 영역(R)을 커버할 수 있다. 예를 들면, 제2 전극(196)은 투과 영역(T)을 전체적으로 노출시킬 수 있다. 이에 따라, 투과 영역(T)에서 광이 제2 전극(196)을 통과하지 않을 수 있으며, 그 결과로서 상기 유기 발광 표시 장치의 투과 영역(T)에서 투과율이 보다 향상될 수 있다.
도 8은 본 발명의 또 다른 예시적인 실시예들에 따른 유기 발광 표시 장치를 나타내는 단면도이다. 도 8에 예시한 유기 발광 표시 장치는 제2 전극(196)을 제외하면, 도 3을 참조하여 설명한 유기 발광 표시 장치와 실질적으로 동일하거나 유사한 구성을 가질 수 있다. 도 8에 있어서, 도 3에 예시한 요소들과 동일하거나 유사한 요소들에 대해서는 동일한 참조 부호들을 부여한다.
도 8을 참조하면, 상기 유기 발광 표시 장치는, 트랜지스터들, 커패시터들, 제1 배선들, 제2 배선들(도시되지 않음), 제1 전극(180), 발광층(190), 제2 전극(196) 등을 포함할 수 있다. 이 경우, 상기 제1 배선들은 제1 하부 배선들(160, 162, 164)과 제1 상부 배선들(182, 184)을 포함할 수 있다. 또한, 상기 제2 배선들은 도 1 및 도 2에 예시한 제2 배선들과 실질적으로 동일할 수 있다.
도 8에 예시한 유기 발광 표시 장치에 있어서, 서브 화소 영역(Ps) 및 주변 영역(R)을 커버하는 제2 전극(196)이 투과 영역(T)의 일부까지 연장될 수 있다. 예를 들면, 제2 전극(196)은 화소 정의막(185)의 개구의 측벽 및 투과창(172)의 측벽 상으로 연장될 수 있다. 제2 전극(196)이 투명 도전성 물질로 이루어질 경우, 제2 전극(196)이 투과 영역(T)과 중첩되어도 투과 영역(T)의 치수가 감소되지 않으며, 이러한 제2 전극(196)과 투과 영역(T)을 포함하는 유기 발광 표시 장치는 향상된 투과율을 가질 수 있다.
도 9는 본 발명의 또 다른 예시적인 실시예들에 따른 유기 발광 표시 장치를 나타내는 단면도이다. 도 9에 예시한 유기 발광 표시 장치는 박막 트랜지스터들 및 커패시터들의 배치를 제외하면, 도 3을 참조로 설명한 유기 발광 표시 장치와 실질적으로 동일하거나 유사한 구성을 가질 수 있다. 도 9에 있어서, 도 3에 예시한 요소들과 동일하거나 유사한 요소들에 대해서는 유사한 참조 부호들을 부여한다.
도 9를 참조하면, 상기 유기 발광 표시 장치는 기판(200) 상에 배치되는 트랜지스터들, 커패시터들(도시되지 않음), 제1 배선들, 제2 배선들(도시되지 않음), 제1 전극(280), 발광층(290), 제2 전극(295) 등을 포함할 수 있다. 여기서, 상기 제1 배선들은 제1 하부 배선들(260, 262, 264)과 제1 상부 배선들(282, 284)을 포함할 수 있으며, 상기 제2 배선들은 도 1 및 도 2를 참조하여 설명한 제2 배선들과 실질적으로 동일할 수 있다.
도 9에 예시한 유기 발광 표시 장치에 있어서, 발광층(290)의 유기 발광층은, 기판(200)의 상면에 직교하는 방향에서 바라볼 경우, 상기 트랜지스터들 및 상기 커패시터들과 실질적으로 중첩되지 않게 배치될 수 있다. 이에 따라, 상기 유기 발광층에서 발생되는 실질적으로 차단되지 않고 광이 기판(200)을 향해 진행할 수 있다. 다시 말하면, 상기 유기 발광 표시 장치는 배면 발광 방식을 가질 수 있으며, 화살표로 나타낸 바와 같이, 발광층(290)으로부터 발생되는 광이 기판(200)을 통과하여 방출될 수 있다.
도 10은 본 발명의 또 다른 예시적인 실시예들에 따른 유기 발광 표시 장치를 나타내는 평면도이다. 도 11은 본 발명의 또 다른 예시적인 실시예들에 따른 유기 발광 표시 장치를 나타내는 단면도이다. 도 11은 도 10의 유기 발광 표시 장치를 III-IV 선을 따라 취한 단면도이다. 도 10 및 도 11에 있어서, 도 1 및 도 3과 동일한 요소들에 대해서는 동일한 참조 부호들을 부여한다.
도 10 및 도 11을 참조하면, 상기 유기 발광 표시 장치는 기판(100) 상에 제공되는 트랜지스터들, 커패시터들, 제1 배선들(도시되지 않음), 제2 배선들, 제1 전극(180), 발광층(190), 제2 전극(196) 등을 포함할 수 있다. 이 경우, 상기 제1 배선들은 도 1 및 도 2에 예시한 제1 배선들과 실질적으로 동일할 수 있다. 상기 제2 배선들은 제2 하부 배선들(360, 362, 364)과 제2 상부 배선들(382, 384)을 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 유기 발광 표시 장치의 제1 방향 및 제2 방향을 따라 기판(100) 상에 배열되는 복수의 화소(P)들을 구비할 수 있고, 각 화소(P)는 제1 서브 화소(PR), 제2 서브 화소(PG), 제3 서브 화소(PB), 투과 영역(T), 주변 영역(R) 등을 포함할 수 있다. 제1 서브 화소(PR), 제2 서브 화소(PG) 및 제3 서브 화소(PB)는 각기 적색광, 녹색광 및 청색광을 발생시킬 수 있다. 예를 들면, 제1 서브 화소(PR), 제2 서브 화소(PG) 및 제3 서브 화소(PB)는 각기 실질적으로 사각형 형상, 실질적으로 타원형의 형상, 실질적으로 트랙의 형상 등과 같은 다양한 형상을 가질 수 있다.
상술한 바와 같이, 투과 영역(T)은 제1 내지 제3 서브 화소들(PR, PG, PB)로부터 상기 제1 방향을 따라 이격되어 위치할 수 있다. 투과 영역(T)은 상기 제1 방향으로 제1 길이(D1)를 가질 수 있으며, 상기 제2 방향으로는 제2 길이(D2)를 가질 수 있다. 예를 들어, 투과 영역(T)이 실질적으로 사각형 형상을 가질 경우, 제1 길이(D1)와 제2 길이(D2)에 의해 상기 투과 영역(T)의 면적이 결정될 수 있다. 투과 영역(T)의 면적이 증가할수록, 상기 유기 발광 표시 장치의 투과율이 증가될 수 있다. 주변 영역(R)은 제1 내지 제3 서브 화소들(PR, PG, PB) 및 투과 영역(T)을 실질적으로 둘러쌀 수 있다. 예를 들면, 각 화소(P)에서 제1 내지 제3 서브 화소들(PR, PG, PB)과 투과 영역(T)을 제외한 부분이 주변 영역(R)에 해당될 수 있다.
상기 유기 발광 표시 장치는 화소(P) 내에 위치하는 회로들에 전기적으로 연결될 수 있으며, 주변 영역(R)에 배치되는 제1 배선들(L1) 및 제2 배선들(L2)을 포함할 수 있다. 제1 서브 화소(PR), 제2 서브 화소(PG) 및 제3 서브 화소(PB)에는 발광 구조물들과 이러한 발광 구조물들을 전기적으로 제어할 수 있는 서브 화소 회로들이 배치될 수 있고, 제1 배선들(L1) 및 제2 배선들(L2)은 상기 서브 화소 회로들에 전기적으로 연결될 수 있다.
도 10에 예시한 바와 같이, 제1 배선들(L1)은 상기 제1 방향을 따라서 연장될 수 있고, 제2 배선들(L2)은 제1 배선들(L1)과 실질적으로 직교하는 제2 방향을 따라 연장될 수 있다. 제2 배선들(L2)은 상기 제1 방향을 따라 인접하는 화소(P)들 사이에 배치될 수 있다. 제2 배선들(L2)은 제1 내지 제3 서브 화소들(PR, PG, PB)과 부분적으로 중첩될 수 있지만, 투과 영역(T)과는 실질적으로 중첩되지 않을 수 있다. 도 10에서는 제2 배선들(L2)은 제1 내지 제3 서브 화소들(PR, PG, PB)과 부분적으로 중첩되는 것으로 예시하였지만, 본 발명에 이에 한정되는 것은 아니다. 선택적으로는, 제2 배선들(L2)은 투과 영역(T)과 제1 내지 제3 서브 화소들(PR, PG, PB) 사이에 위치할 수도 있다.
도 10에 예시한 바와 같이, 상기 제1 방향을 따라 인접하는 화소(P)들의 투과 영역(T)들 사이의 거리는 인접하는 투과 영역(T)들 사이에 위치하는 제2 배선들(L2)의 치수들에 따라 결정될 수 있다. 제2 배선들(L2)이 차지하는 면적이 증가할 경우, 인접하는 투과 영역(T)들 사이의 거리가 증가하게 되며, 투과 영역(T)의 제2 길이(D2)가 이에 따라 감소될 수 있다. 반면, 상기 제1 방향을 따라 인접하는 투과 영역(T)들 사이의 거리가 감소할 경우, 투과 영역(T)의 제2 길이(D2)가 증가될 수 있고, 이에 따라 투과 영역(T)의 면적이 증가될 수 있다.
예시적인 실시예들에 있어서, 제2 배선들(L2)도 다계층 구조로 기판(100) 상에 배치될 수 있다. 여기서, 상기 제1 방향을 따라 인접하는 투과 영역(T)들 사이의 거리는 제2 배선들(L2)을 구성하는 각 배선들의 폭의 합보다 실질적으로 작을 수 있다. 다시 말하면, 제2 배선들(L2)들이 다계층 구조로 배치될 경우, 상기 제1 방향으로 인접하는 투과 영역(T)들 사이의 거리가 제2 배선들(L2)이 단층으로 배치되는 구조에 비하여 감소될 수 있다. 그 결과, 투과 영역(T)의 면적이 증가될 수 있으므로, 상기 유기 발광 표시 장치의 투과율이 더욱 증가될 수 있다.
도 11에 예시한 유기 발광 표시 장치에 있어서, 제2 하부 배선들(360, 362, 364)은 주변 영역(R)의 제3 층간 절연막(145) 상에 배치될 수 있다. 제2 하부 배선들(360, 362, 364), 제1 및 제2 소스 전극들(152, 156) 그리고 제1 및 제2 드레인 전극들(154, 158)은 기판(100) 상부의 동일한 레벨에 위치할 수 있다. 따라서, 제2 하부 배선들(360, 362, 364)은 도 3에 예시한 제1 하부 배선들(160, 162, 164)과 기판(100) 상부의 동일한 레벨에 배치될 수 있다. 또한, 제2 하부 배선들(360, 362, 364), 제1 및 제2 소스 전극들(152, 156) 그리고 제1 및 제2 드레인 전극들(154, 158)은 각기 동일한 물질로 구성될 수 있다. 예를 들어, 제2 하부 배선들(160, 162, 164)은 구리, 알루미늄, 백금, 은, 금, 마그네슘, 크롬, 텅스텐, 몰리브데늄, 티타늄, 이들의 합금 등으로 이루어질 수 있다.
도 11에 예시한 유기 발광 표시 장치에 있어서, 주변 영역(R)의 제3 층간 절연막(145) 상에 3개의 제2 하부 배선들(360, 362, 364)이 위치하지만, 본 발명이 이에 한정되는 것은 아니다. 예를 들면, 주변 영역(R)에서 제3 층간 절연막(145) 상에 3개 보다 적거나 많은 제2 하부 배선들이 배치될 수도 있다.
제2 상부 배선들(382, 384)은 주변 영역(R)에서 평탄화막(170) 상에 배치될 수 있다. 제2 상부 배선들(382, 384)과 제1 전극(180)과 기판(100) 상부의 동일한 레벨에 위치할 수 있다. 따라서, 제2 상부 배선들(382, 384)은 도 3에 예시한 제1 상부 배선들(182, 184)과 기판(100) 상부의 동일한 레벨에 배치될 수 있다. 또한, 제2 상부 배선들(382, 384)과 제1 전극(180)과 동일한 물질을 포함할 수 있다. 예를 들면, 제2 상부 배선들(382, 384)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등으로 구성될 수 있다.
도 11에 예시한 유기 발광 표시 장치에 있어서, 제2 하부 배선들(360, 362, 364)은 도 2를 참조하여 설명한 전원 공급과 관련된 배선들 또는 초기화 전압과 관련된 배선들에 해당될 수 있으며, 제2 상부 배선들(382, 384)은 도 2를 참조하여 설명한 신호 배선들에 해당될 수 있다. 예를 들면, 제2 하부 배선들(360, 362, 364)은 각기 도 2에 예시한 제2 저전압 전원 배선(ELVSS_2), 제2 고전압 전원 배선(ELVDD_2) 및 제2 초기화 전압 배선(VINT_2)에 해당될 수 있으며, 제2 상부 배선들(382, 384)은 각기 도 2에 예시한 발광 신호 배선, 스캔 신호 배선, 게이트 초기화 신호 배선 등에 해당될 수 있다. 선택적으로는, 제2 하부 배선들(360, 362, 364)은 도 2를 참조하여 설명한 신호 배선들일 수 있고, 제2 상부 배선들(382, 384)은 도 2를 참조하여 설명한 전원 공급과 관련된 배선들 또는 초기화 전압과 관련된 배선들일 수 있다.
도 11에 있어서, 주변 영역(R)의 평탄화막(170) 상에 2개의 제2 상부 배선들(382, 384)이 배치되지만, 본 발명이 이에 한정되는 것은 아니다. 예를 들어, 주변 영역(R)의 평탄화막(170) 상에 2개 보다 많거나 적은 숫자의 제2 상부 배선들이 배치될 수도 있다.
예시적인 실시예들에 따르면, 제2 하부 배선들(360, 362, 364), 제1 및 제2 소스 전극들(152, 156), 제1 및 제2 드레인 전극들(154, 158), 그리고 제1 하부 배선들(160, 162, 164)(도 3 참조)은 기판(100) 상의 동일한 레벨에 위치할 수 있다. 또한, 제2 상부 배선들(382, 384), 제1 전극(180) 그리고 제1 상부 배선들(182, 184)(도 3 참조)은 기판(100) 상의 동일한 레벨에 위치할 수 있다. 전술한 복층 구조로 배치되는 제1 하부 배선들(160, 162, 164)과 제1 상부 배선들(182, 184)에 추가적으로 또는 선택적으로 제2 하부 배선들(360, 362, 364)과 제2 상부 배선들(382, 384)도 복층 구조로 기판(100) 상의 다른 레벨들에 배치될 수 있다. 이에 따라, 종래의 유기 발광 표시 장치에 비하여, 주변 영역(R)에서 제1 배선들(160, 162, 164, 182, 184) 및/또는 제2 배선들(360, 362, 364, 382, 384)이 차지하는 면적이 감소될 수 있는 반면, 투과 영역(T)의 길이는 증가될 수 있다. 그 결과, 투과 영역(T)의 면적이 보다 증가할 수 있으므로 상기 유기 발광 표시 장치의 투과율이 더욱 향상될 수 있다.
도 12 내지 도 18은 본 발명의 예시적인 실시예들에 따른 유기 발광 표시 장치의 제조 방법을 설명하기 위한 단면도들이다. 도 12 내지 도 18은 도 1에 예시한 유기 발광 표시 장치를 I-II 라인을 따라 취한 단면도들이다. 도 12 내지 도 18에 있어서, 도 3과 동일한 요소들에 대해서는 동일한 참조 부호들을 부여한다.
도 12를 참조하면, 기판(100) 상에 제1 배리어막(103) 및 제2 배리어막(105)을 형성할 수 있다. 기판(100)은 투명 절연 기판을 사용하여 형성될 수 있다. 예를 들면, 기판(100)은 유리 기판, 석영 기판, 투명 플라스틱 기판 또는 연성을 갖는 기판으로 이루어질 수 있다. 예시적인 실시예들에 있어서, 기판(100)은, 도 1 및 도 10에 예시한 바와 같이, 복수의 화소(P)들을 구비할 수 있으며, 각 화소(P)는 서브 화소 영역(Ps), 투과 영역(T) 및 주변 영역(R)을 포함할 수 있다.
제1 및 제2 배리어막들(103, 105)은 외부로부터 기판(100)을 통한 수분이나 산소의 침투를 방지할 수 있고, 기판(100)으로부터 불순물들이나 이온들이 확산되는 것을 차단할 수 있다. 또한, 제1 및 제2 배리어막들(103, 105)은 기판(100)의 표면을 실질적으로 평탄하게 하는 역할을 수행할 수도 있다. 예를 들면, 제1 및 제2 배리어막들(103, 105)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 알루미늄 산화물, 알루미늄 질화물, 티타늄 산화물, 티타늄 질화물 등의 무기 물질이나, 폴리이미드, 폴리에스테르, 아크릴 등의 유기 물질을 사용하여 형성될 수 있다. 선택적으로는, 제1 및 제2 배리어막들(103, 105)을 형성하기 위한 공정들은 기판(100)의 구성 물질, 표면 상태, 제조 공정들의 조건들에 따라 생략될 수 있다.
제2 배리어막(105) 또는 기판(100) 상에는 제1 및 제2 액티브 패턴들(110, 115)이 형성될 수 있다. 예를 들면, 제1 및 제2 액티브 패턴들(110, 115)은 단결정 실리콘, 다결정실리콘, 산화물 반도체 등을 이용하여 형성될 수 있다.
게이트 절연막(120)은 제1 및 제2 액티브 패턴들(110, 115)을 커버하면서 제2 배리어막(105) 또는 기판(100) 상에 형성될 수 있다. 예를 들면, 게이트 절연막(120)은 실리콘 산화물, 금속 산화물 등을 사용하여 형성될 수 있다. 게이트 절연막(120)이 실리콘 산화물로 구성될 경우, 제1 및 제2 액티브 패턴들(110, 115)에 대해 안정적인 계면들이 형성될 수 있다.
게이트 절연막(120) 상에는 제1 게이트 전극(125) 및 제1 도전 패턴(129)이 형성될 수 있다. 예를 들면, 게이트절연막(120) 상에 제1 도전막(도시되지 않음)을 형성한 후, 상기 제1 도전막을 패터닝하여 서브 화소 영역(Ps)에 제1 게이트 전극(125)과 제1 도전 패턴(129)을 동시에 형성할 수 있다. 예시적인 실시예들에 있어서, 제1 게이트전극(125)은 제1 액티브 패턴(110) 상부에 형성될 수 있으며, 제1 도전 패턴(129)은 제2 액티브 패턴(115)으로부터 소정의 거리로 이격되게 형성될 수 있다.
도 13을 참조하면, 게이트 절연막(120) 상에 제1 게이트 전극(125) 및 제1 도전 패턴(129)을 커버하는 제1 층간 절연막(130)을 형성할 수 있다. 예를 들면, 제1 층간 절연막(130)은 실리콘 질화물이나 실리콘 산질화물을 사용하는 화학 기상 증착(CVD) 공정, 플라즈마 증대 화학 기상 증착(PECVD) 공정, 저압 화학 기상 증착(LPCVD) 공정 또는 원자층 적층(ALD) 공정을 통해 형성될 수 있다.
제1 층간 절연막(130) 상에는 제2 게이트 전극(135)과 제2 도전 패턴(139)이 형성될 수 있다. 예를 들면, 제1 층간 절연막(130) 상에 제2 도전막(도시되지 않음)을 형성한 다음, 상기 제2 도전막을 패터닝하여 서브 화소 영역(Ps)에 제2 게이트 전극(135) 및 제2 도전 패턴(139)을 동시에 형성할 수 있다. 상기 제2 도전막은 금속, 금속 질화물, 합금, 도전성 금속 산화물, 투명 도전성 물질 등을 사용하여 형성될 수 있다. 예시적인 실시예들에 있어서, 제2 게이트 전극(135)은 제2 액티브 패턴(115) 상부에 형성될 수 있다. 또한, 제2 도전 패턴(139)은 제1 도전 패턴(129) 상부에 형성될 수 있다. 따라서, 서브 화소 영역(Ps)에 제1 도전 패턴(129), 제1 층간 절연막(130)의 일부 및 제2 도전 패턴(139)을 포함하는 커패시터가 형성될 수 있다.
제1 및 제2 게이트 전극들(125, 135)을 이온 주입 마스크들로 이용하여 제1 및 제2 액티브 패턴들(110, 115)에 불순물들을 주입할 수 있다. 이에 따라, 제1 액티브 패턴(110)에는 제1 소스 영역(112), 제1 드레인 영역(113) 및 제1 채널 영역(111)이 형성될 수 있고, 제2 액티브 패턴(115)에는 제2 소스 영역(117), 제2 드레인영역(118) 및 제2 채널 영역(116)이 형성될 수 있다.
도 14를 참조하면, 제1 층간 절연막(130) 상에 제2 게이트 전극(135) 및 제2 도전 패턴(139)을 덮는 제2 층간 절연막(140)을 형성할 수 있다. 제2 층간 절연막(140)은 실리콘 산화물을 사용하는 화학 기상 증착 공정, 플라즈마 증대 화학 기상 증착 공정, 저압 화학 기상 증착 공정 또는 원자층 적층 공정을 통해 형성될 수 있다.
제2 층간 절연막(140) 상에는 실질적으로 평탄한 상면을 가지는 제3 층간 절연막(145)이 형성될 수 있다. 예를 들면, 제3 층간 절연막(145)은 실리콘 질화물이나 실리콘 산질화물을 사용하는 화학 기상 증착 공정, 플라즈마 증대 화학 기상 증착 공정, 저압 화학 기상 증착 공정 또는 원자층 적층 공정을 통해 형성될 수 있다.
제3 층간 절연막(145) 및 제2 층간 절연막(140)을 부분적으로 제거하여 제2 도전 패턴(139)을 노출시키는 제1 콘택 홀을 형성할 수 있다. 또한, 제3 층간 절연막(145), 제2 층간 절연막(140), 제1 층간 절연막(130) 및 게이트 절연막(120)을 부분적으로 제거하여 제1 및 제2 소스 영역들(112, 117)과 제1 및 제2 드레인 영역들(113, 118)을 노출하는 제2 콘택 홀들을 형성할 수 있다. 예시적인 실시예들에 있어서, 상기 제1 콘택 홀 및 상기 제2 콘택 홀들은 동시에 형성될 수 있다.
도 15를 참조하면, 제3 층간 절연막(145) 상에는 제1 소스 전극(152), 제1 드레인 전극(154), 제2 소스 전극(156), 제2 드레인 전극(158) 및 제1 하부 배선들(160, 162, 164)이 형성될 수 있다.
예시적인 실시예들에 있어서, 제3 층간 절연막(145) 상에 상기 제1 및 제2 콘택 홀들을 채우는 제3 도전막(도시되지 않음)을 형성한 후, 상기 제3 도전막을 패터닝하여 서브 화소 영역(Ps)에 제1 및 제2 소스 전극들(152, 156)과 제1 및 제2 드레인 전극들(154, 158)을 형성할 수 있으며, 주변 영역(R)에 제1 하부 배선들(160, 162, 164)을 형성할 수 있다. 여기서, 제1 및 제2 소스 전극들(152, 156), 제1 및 제2 드레인 전극들(154, 158) 그리고 제1 하부 배선들(160, 162, 164)은 동시에 형성될 수 있다. 제1 소스 및 드레인 전극들(152, 154)은 제3 내지 제1 층간 절연막들(145, 140, 130)과 게이트 절연막(120)을 관통하여 제1 액티브 패턴(110)의 제1 소스 및 드레인 영역들(112, 113)에 각기 전기적으로 접속될 수 있다. 또한, 제2 소스 및 드레인 전극들(156, 158)은 제3 내지 제1 층간 절연막들(145, 140, 130)과 게이트 절연막(120)을 관통하여 각기 제2 액티브 패턴(115)의 제2 소스 및 드레인 영역들(117, 118)에 전기적으로 연결될 수 있다. 이에 따라, 서브 화소 영역(Ps)에 제1 및 제2 트랜지스터들이 형성될 수 있다. 상기 제2 트랜지스터의 제2 드레인 전극(158)은 제3 층간 절연막(145) 상으로 연장될 수 있고, 상기 제1 콘택 홀을 채움으로써 상기 커패시터의 제2 도전 패턴(139)에 접속될 수 있다. 이에 따라, 상기 제2 트랜지스터와 상기 커패시터가 서로 전기적으로 연결될 수 있다. 주변 영역(R)에 위치하는 제1 하부 배선들(160, 162, 164)은 제1 및 제2 소스 전극들(112, 117) 그리고 제1 및 제2 드레인 전극들(113, 118)과 동시에 형성될 수 있으므로, 제1 하부 배선들(160, 162, 164)을 형성하기 위한 별도의 공정이 요구되지 않을 수 있다.
도 16을 참조하면, 제3 층간 절연막(145) 상에 제1 및 제2 소스 전극들(152, 156), 제1 및 제2 드레인 전극들(154, 158) 그리고 제1 하부 배선들(160, 162, 164)을 커버하는 평탄화막(170)을 형성할 수 있다. 예를 들면, 평탄화막(170)은 폴리이미드, 폴리에스테르, 아크릴 등의 유기 물질을 사용하는 스핀 코팅 공정과 같은 코팅 공정을 통해 제3 층간 절연막(145) 상에 형성될 수 있다. 평탄화막(170)은 후속하여 형성되는 요소들을 위해 실질적으로 평탄한 상면을 가질 수 있다.
평탄화막(170)을 부분적으로 제거하여 제3 층간 절연막(145)을 노출시키는 투과창(172) 및 제2 드레인 전극(158)을 노출시키는 제3 콘택 홀을 형성할 수 있다. 투과창(162)은 투과 영역(T)에 형성될 수 있으며, 상기 제3 콘택 홀은 서브 화소 영역(Ps)에 형성될 수 있다.
도 17을 참조하면, 평탄화막(170) 상에 제1 전극(180)과 제1 상부 배선들(182, 184)을 형성할 수 있다. 예시적인 실시예들에 있어서, 평탄화막(170) 및 상기 제3 콘택 홀의 측벽 상에 제4 도전막(도시되지 않음)을 형성한 후, 상기 제4 도전막을 패터닝하여 평탄화막(170) 상에 제1 전극(180)과 제1 상부 배선들(182, 184)을 동시에 형성할 수 있다. 예를 들면, 상기 제4 도전막은 투명 도전성 물질, 도전성금속 산화물 등을 사용하여 형성될 수 있다.
제1 상부 배선들(182, 184)은 주변 영역(R)에서 제1 하부 배선들(160, 162, 164) 상부에 형성될 수 있다. 제1 전극(180)은 서브 화소 영역(Ps)에서 제2 드레인 전극(158)에 접속되면서 평탄화막(170) 상으로 연장될 수 있다. 제1 상부 배선들(182, 184)과 제1 전극(180)은 동시에 형성될 수 있으므로, 제1 상부 배선들(182, 184)을 형성하기 위한 추가적인 공정이 요구되지 않을 수 있다.
예시적인 실시예들에 있어서, 제1 하부 배선들(160, 162, 164)과 제1 상부 배선들(182, 184)이 복층 구조로 형성될 수 있으므로, 주변 영역(R)에서 제1 하부 배선들(160, 162, 164) 및 제1 상부 배선들(182, 184)을 포함하는 제1 배선들이 점유하는 면적이 감소될 수 있다. 이에 따라, 투과 영역(T)의 면적을 증가시킬 수 있기 때문에 상기 유기 발광 표시 장치의 투과율을 향상시킬 수 있다.
도 18을 참조하면, 평탄화막(170) 상에 화소 정의막(185)을 형성할 수 있다. 화소 정의막(185)은 폴리이미드와 같은 유기 물질을 사용하여 형성될 수 있다. 화소 정의막(185)을 부분적으로 제거하여 투과 영역(T)에서 투과창(172)을 노출시키는 개구를 형성할 수 있으며, 서브 화소 영역(Ps)에서 제1 전극(180)을 노출시키는 화소 개구를 형성할 수 있다. 따라서, 투과 영역(T)에서 화소 정의막(185)은 투과창(172)의 측벽이나 저면 상에 위치하지 않을 수 있다.
서브 화소 영역(Ps)에서 노출된 제1 전극(180) 상에 유기 발광층을 포함하는 발광층(도시되지 않음)과 제2 전극(도시되지 않음)을 형성할 수 있다. 이에 따라, 도 3에 예시한 유기 발광 표시 장치와 실질적으로 동일하거나 유사한 구성을 가지는 유기 발광 표시 장치를 제조할 수 있다.
도 19 내지 도 22는 본 발명의 다른 예시적인 실시예들에 따른 유기 발광 표시 장치의 제조 방법을 설명하기 위한 단면도들이다. 도 19 내지 도 22에 있어서, 도 5와 동일한 요소들에 대해서는 동일한 참조 부호들을 부여한다.
도 19를 참조하면, 기판(100) 상에 제1 및 제2 배리어막들(103, 105)을 형성한 후, 제2 배리어막(105) 상에 제1 및 제2 액티브 패턴들(110, 115)을 형성할 수 있다.
서브 화소 영역(Ps)에서 제2 배리어막(105) 상에 제1 및 제2 액티브 패턴들(110, 115)을 덮는 게이트 절연막(120)을 형성할 수 있으며, 게이트 절연막(120) 상에는 제1 게이트 전극(125)과 제1 도전 패턴(129)이 형성될 수 있다. 제1 게이트 전극(125)은 제1 액티브 패턴(110) 상부에 형성될 수 있고, 제1 도전 패턴(129)은 제2 액티브 패턴(115)으로부터 소정의 간격으로 이격될 수 있다.
도 20을 참조하면, 제1 게이트 전극(125)과 제1 도전 패턴(129)을 덮는 제1 층간 절연막(130)을 게이트 절연막(120) 상에 형성할 수 있다. 예를 들어, 제1 층간 절연막(130)은 실리콘 질화물, 실리콘 산질화물 등을 사용하여 형성될 수 있다. 제1 층간 절연막(130) 상에는 제2 게이트 전극(135), 제2 도전 패턴(139) 및 제1 하부 배선들(132, 134)이 형성될 수 있다.
서브 화소 영역(Ps)에서, 제2 게이트 전극(135)은 제2 액티브 패턴(115) 상부에 형성될 수 있다. 또한, 제2 도전 패턴(139)은 제1 도전 패턴(129) 상부에 형성될 수 있으며, 이에 따라 제1 도전 패턴(129), 제1 층간 절연막(130)의 일부 및 제2 도전 패턴(139)을 포함하는 커패시터가 형성될 수 있다. 주변 영역(R)에서, 제1 하부 배선들(132, 134)은 소정의 간격을 개재하여 제1 층간 절연막(130) 상에 형성될 수 있다. 예시적인 실시예들에 있어서, 제2 게이트 전극(135), 제2 도전 패턴(139) 및 제1 하부 배선들(132, 134)은 동시에 형성될 수 있다.
도 21을 참조하면, 제1 층간 절연막(130) 상에 제2 게이트 전극(135) 및 제2 도전 패턴(139)을 덮는 제2 층간 절연막(140) 및 제3 층간 절연막(145)을 순차적으로 형성할 수 있다. 제3 층간 절연막(145)을 실질적으로 평탄한 상면을 가지도록 형성될 수 있다.
제3 층간 절연막(145) 상에 제1 소스 전극(152), 제1 드레인 전극(154), 제2 소스 전극(156), 제2 드레인 전극(158) 및 제1 상부 배선들(160', 162', 164')을 형성할 수 있다. 제1 소스 및 드레인 전극들(152, 154), 제2 소스 및 드레인 전극들(156, 158) 그리고 제1 상부 배선들(160', 162', 164')은 동시에 형성될 수 있다. 예시적인 실시예들에 있어서, 제3 및 제2 층간 절연막들(145, 140)을 부분적으로 제거하여 제2 도전 패턴(139)을 노출시키는 제1 콘택 홀을 형성할 수 있고, 제3 내지 제1 층간 절연막들(145, 140, 130)과 게이트 절연막(120)을 부분적으로 제거하여, 제1 및 제2 소스 영역들(112, 117)과 제1 및 제2 드레인 영역들(113, 118)을 노출시키는 제2 콘택 홀들을 형성할 수 있다. 제3 층간 절연막(145) 상에 상기 제1 및 제2 콘택 홀들을 채우면서 도전막(도시되지 않음)을 형성한 후, 상기 도전막을 패터닝하여 제1 소스 및 드레인 전극들(152, 154), 제2 소스 및 드레인 전극들(156, 158) 그리고 제1 상부 배선들(160', 162', 164')을 형성할 수 있다.
예시적인 실시예들에 따르면, 제1 상부 배선들(160', 162', 164')은 주변 영역(R)에서 제1 하부 배선들(132, 134) 상에 형성될 수 있다. 제1 상부 배선들(160', 162', 164')은, 기판(100)의 상면에 직교하는 방향으로 볼 경우, 제1 하부 배선들(132, 134)과 실질적으로 중첩되지 않거나, 중첩되는 면적이 최소화되게 형성될 수 있다. 이에 따라, 제1 상부 배선들(160', 162', 164')과 제1 하부 배선들(132, 134) 사이에 기생 커패시턴스가 발생되는 현상을 방지할 수 있다.
도 22를 참조하면, 제3 층간 절연막(145) 상에 평탄화막(170)을 형성한 다음, 평탄화막(170) 상에 제1 전극(180)을 형성할 수 있다. 평탄화막(170)은 폴리이미드, 폴리에스테르, 아크릴 등의 유기 물질을 사용하는 스핀 코팅 공정과 같은 코팅 공정을 통해 형성될 수 있다.
평탄화막(170)을 부분적으로 제거하여 투과 영역(T)에 투과창(172)을 형성하고, 서브 화소 영역(Ps)에 제2 소스 전극(118)이 연장되는 부분을 노출시키는 제3 콘택 홀을 형성할 수 있다. 평탄화막(170) 및 상기 제3 콘택 홀의 측벽 상에 도전막(도시되지 않음)을 형성한 후, 이러한 도전막을 패터닝하여 제2 소스 전극(118)에 전기적으로 연결되는 제1 전극(180)을 형성할 수 있다.
도시되지는 않았지만, 제1 전극(180)과 평탄화막(170) 상에 화소 정의막, 발광층 및 제2 전극을 형성하여 도 5를 참조하여 설명한 유기 발광 표시 장치와 실질적으로 동일하거나 유사한 구성을 가지는 유기 발광 표시 장치를 제조할 수 있다.
상술한 바에서는, 본 발명의 예시적인 실시예들에 따른 유기 발광 표시 장치들 및 유기 발광 표시 장치들의 제조 방법들에 대하여 첨부된 도면들을 참조하여 설명하였지만, 설시된 실시예들은 예시들로서 본 발명의 기술적 사상을 벗어나지 않는 범위에서 해당 기술 분야에서 통상의 지식을 가진 자에 의하여 수정 및 변경될 수 있을 것이다.
본 발명은 유기 발광 표시 장치를 채용할 수 있는 다양한 전기 및 전자 기기들에 적용될 수 있다. 예를 들어, 본 발명은 컴퓨터, 노트북, 디지털 카메라, 비디오 캠코더, 휴대폰, 스마트폰, 스마트패드, 피엠피(PMP), 피디에이(PDA), MP3 플레이어, 차량용 네비게이션, 비디오폰, 감시 시스템, 추적 시스템, 동작 감지 시스템, 이미지 안정화 시스템 등에 적용될 수 있다.
100: 기판 103: 제1 배리어막
105: 제2 배리어막 110: 제1 액티브 패턴
115: 제2 액티브 패턴 111: 제1 채널 영역
116: 제2 채널 영역 112: 제1 소스 영역
113: 제1 드레인 영역 117: 제2 소스 영역
118: 제2 드레인 영역 120: 게이트 절연막
125: 제1 게이트 전극 135: 제2 게이트 전극
129: 제1 도전 패턴 139: 제2 도전 패턴
130: 제1 층간 절연막 132, 134: 제1 하부 배선들
132', 134': 제1 추가 배선들 140: 제2 층간 절연막
145: 제3 층간 절연막 152: 제1 소스 전극
154: 제1 드레인 전극 156: 제2 소스 전극
158: 제2 드레인 전극 160, 162, 164: 제1 하부 배선들
160', 162', 164': 제1 상부 배선들
182, 184: 제1 상부 배선들 170: 평탄화막
172: 투과창 180: 제1 전극
190: 발광층 195, 196: 제2 전극
260, 262, 264: 제1 하부 배선들 282, 284: 제1 상부 배선들
360, 362, 364: 제2 하부 배선들 382, 384: 제2 상부 배선들

Claims (24)

  1. 서브 화소 영역들, 투과 영역 및 주변 영역을 포함하는 복수의 화소들;
    상기 서브 화소 영역들에서 기판 상에 배치되고, 액티브 패턴, 게이트 전극, 소스 전극 및 드레인 전극을 포함하는 트랜지스터들;
    상기 트랜지스터들을 커버하는 평탄화막;
    상기 서브 화소 영역들에서 상기 평탄화막 상에 배치되는 제1 전극;
    상기 제1 전극 상에 배치되는 발광층;
    상기 발광층 상에 배치되는 제2 전극; 및
    상기 주변 영역에서 상기 기판 상부의 다른 레벨들에 배치되는 복수의 배선들을 포함하되,
    상기 복수의 배선들은,
    상기 기판 상부에서 상기 투과 영역이 상기 서브 화소 영역들로부터 이격되는 방향인 제1 방향으로 연장되고, 상기 소스 및 드레인 전극들과 상기 기판 상부의 동일한 레벨에 배치되는 제1 하부 배선들; 및
    상기 기판 상부에서 상기 제1 방향으로 연장되고, 상기 제1 전극과 상기 기판 상부의 동일한 레벨에 배치되며, 상기 제1 하부 배선들과 중첩되지 않는 제1 상부 배선들을 포함하는 유기 발광 표시 장치.
  2. 삭제
  3. 제1항에 있어서, 상기 서브 화소 영역들을 제어하며, 상기 트랜지스터들을 구비하는 서브 화소 회로들을 더 포함하는 것을 특징으로 하는 유기 발광 표시 장치.
  4. 삭제
  5. 제1항에 있어서, 상기 제1 하부 배선들은 상기 게이트 전극을 커버하는 층간 절연막 상에 배치되고, 상기 제1 상부 배선들은 상기 평탄화막 상에 배치되는 것을 특징으로 하는 유기 발광 표시 장치.
  6. 삭제
  7. 제1항에 있어서, 상기 제1 상부 배선들의 폭은 각기 상기 제1 하부 배선들의 폭 보다 큰 것을 특징으로 하는 유기 발광 표시 장치.
  8. 제3항에 있어서, 상기 제1 하부 배선들은 상기 서브 화소 회로들에 데이터 신호들을 전달하는 데이터 배선들이고,
    상기 제1 상부 배선들은 상기 서브 화소 회로들에 전원을 공급하는 전원 배선들 또는 상기 서브 화소 회로들에 초기화 전압을 공급하는 초기화 전압 배선들인 것을 특징으로 하는 유기 발광 표시 장치.
  9. 제3항에 있어서, 상기 복수의 배선들은 상기 게이트 전극과 상기 기판 상부의 동일한 레벨에 배치되는 제1 추가 배선들을 더 포함하는 것을 특징으로 하는 유기 발광 표시 장치.
  10. 제9항에 있어서, 상기 제1 추가 배선들, 상기 제1 하부 배선들 및 상기 제1 상부 배선들은 상기 서브 화소 회로들에 데이터 신호들을 전달하는 데이터 배선들, 상기 서브 화소 회로들에 전원을 공급하는 전원 공급 배선들 및 상기 서브 화소 회로들에 초기화 전압을 공급하는 초기화 전압 배선들로 이루어진 그룹으로부터 선택되는 배선들인 것을 특징으로 하는 유기 발광 표시 장치.
  11. 제3항에 있어서, 상기 복수의 배선들은,
    상기 기판 상부에서 상기 제1 방향에 직교하는 제2 방향으로 연장되고, 상기 소스 및 드레인 전극들과 상기 기판 상부의 동일한 레벨에 배치되는 제2 하부 배선들; 및
    상기 기판 상부에서 상기 제2 방향으로 연장되고, 상기 제1 전극과 상기 기판 상부의 동일한 레벨에 배치되는 제2 상부 배선들을 포함하는 것을 특징으로 하는 유기 발광 표시 장치.
  12. 제11항에 있어서, 상기 제2 하부 배선들은 상기 게이트 전극을 커버하는 층간 절연막 상에 배치되고, 상기 제2 상부 배선들은 상기 평탄화막 상에 배치되는 것을 특징으로 하는 유기 발광 표시 장치.
  13. 제12항에 있어서, 상기 제2 상부 배선들은 상기 제2 하부 배선들과 중첩되지 않는 것을 특징으로 하는 유기 발광 표시 장치.
  14. 제11항에 있어서, 상기 제2 하부 배선들 및 상기 제2 상부 배선들은 상기 서브 화소 회로들에 전원을 공급하기 위한 전원 배선들, 상기 서브 화소 회로들에 초기화 전압을 공급하기 위한 초기화 전압 배선, 발광 신호 배선들, 스캔 신호 배선들 및 게이트 초기화 신호 배선들로 이루어진 그룹으로부터 선택되는 배선들인 특징으로 하는 유기 발광 표시 장치.
  15. 삭제
  16. 제1항에 있어서, 상기 평탄화막은 상기 투과 영역에서 투과창을 가지는 것을 특징으로 하는 유기 발광 표시 장치.
  17. 서브 화소 영역들, 투과 영역 및 주변 영역을 포함하는 기판을 제공하는 단계;
    상기 서브 화소 영역들의 상기 기판 상에 액티브 패턴, 게이트 전극, 소스 전극 및 드레인 전극을 포함하는 트랜지스터들을 형성하는 단계;
    상기 트랜지스터들을 커버하는 평탄화막을 형성하는 단계;
    상기 서브 화소 영역들의 상기 평탄화막 상에 제1 전극을 형성하는 단계;
    상기 제1 전극 상에 발광층을 형성하는 단계;
    상기 발광층 상에 제2 전극을 형성하는 단계; 및
    상기 주변 영역의 상기 기판 상부의 다른 레벨들에 복수의 배선들을 형성하는 단계를 포함하되,
    상기 복수의 배선들을 형성하는 단계는,
    상기 게이트 전극을 덮는 층간 절연막 상에 상기 기판 상부에서 상기 투과 영역이 상기 서브 화소 영역들로부터 이격되는 방향인 제1 방향으로 연장되는 제1 하부 배선들을 형성하는 단계; 및
    상기 평탄화막 상에 상기 기판 상부에서 상기 제1 방향으로 연장되고, 상기 제1 하부 배선들과 중첩되지 않는 제1 상부 배선들을 형성하는 단계를 포함하는 유기 발광 표시 장치의 제조 방법.
  18. 삭제
  19. 제17항에 있어서, 상기 소스 및 드레인 전극들은 상기 게이트 전극을 덮는 층간 절연막 상에 형성되는 것을 특징으로 하는 유기 발광 표시 장치의 제조 방법.
  20. 제19항에 있어서, 상기 제1 하부 배선들과 상기 소스 및 드레인 전극들은 동시에 형성되며, 상기 제1 상부 배선들과 상기 제1 전극은 동시에 형성되는 것을 특징으로 하는 유기 발광 표시 장치의 제조 방법.
  21. 제19항에 있어서, 상기 게이트 전극을 덮는 층간 절연막은 제1 게이트 전극을 덮는 제1 층간 절연막, 상기 제1 층간 절연막 상에 배치되고 제2 게이트 전극을 덮는 제2 층간 절연막, 및 상기 제2 층간 절연막 상에 배치되는 제3 층간 절연막을 포함하고,
    상기 복수의 배선들을 형성하는 단계는 상기 제1 층간 절연막 상에 추가 배선들을 형성하는 단계를 더 포함하는 것을 특징으로 하는 유기 발광 표시 장치의 제조 방법.
  22. 제21항에 있어서, 상기 추가 배선들은 상기 제2 게이트 전극과 동시에 형성되는 것을 특징으로 하는 유기 발광 표시 장치의 제조 방법.
  23. 제17항에 있어서,
    상기 복수의 배선들을 형성하는 단계는,
    상기 게이트 전극을 덮는 층간 절연막 상에 상기 기판 상부에서 상기 제1 방향에 직교하는 제2 방향으로 연장되는 제2 하부 배선들을 형성하는 단계; 및
    상기 평탄화막 상에 상기 기판 상부에서 상기 제2 방향으로 연장되고, 상기 제1 하부 배선들과 중첩되지 않는 제2 상부 배선들을 형성하는 단계를 포함하는 것을 특징으로 하는 유기 발광 표시 장치의 제조 방법.
  24. 제23항에 있어서, 상기 제2 하부 배선들과 상기 소스 및 드레인 전극들은 동시에 형성되며, 상기 제2 상부 배선들과 상기 제1 전극은 동시에 형성되는 것을 특징으로 하는 유기 발광 표시 장치의 제조 방법.
KR1020150061738A 2015-04-30 2015-04-30 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법 KR102537989B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020150061738A KR102537989B1 (ko) 2015-04-30 2015-04-30 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
CN201610212779.2A CN106098726B (zh) 2015-04-30 2016-04-07 有机发光显示设备和制造有机发光显示设备的方法
TW105111289A TWI734683B (zh) 2015-04-30 2016-04-12 有機發光顯示裝置及製造有機發光顯示裝置之方法
US15/143,153 US9818814B2 (en) 2015-04-30 2016-04-29 Organic light emitting display devices and methods of manufacturing organic light emitting display devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150061738A KR102537989B1 (ko) 2015-04-30 2015-04-30 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법

Publications (2)

Publication Number Publication Date
KR20160130018A KR20160130018A (ko) 2016-11-10
KR102537989B1 true KR102537989B1 (ko) 2023-05-31

Family

ID=57205283

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150061738A KR102537989B1 (ko) 2015-04-30 2015-04-30 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법

Country Status (4)

Country Link
US (1) US9818814B2 (ko)
KR (1) KR102537989B1 (ko)
CN (1) CN106098726B (ko)
TW (1) TWI734683B (ko)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017224676A (ja) * 2016-06-14 2017-12-21 株式会社ジャパンディスプレイ 半導体装置及び表示装置
KR102613863B1 (ko) 2016-09-22 2023-12-18 삼성디스플레이 주식회사 표시 장치
US10224386B2 (en) * 2016-09-23 2019-03-05 Apple Inc. Display with power supply mesh
KR102611958B1 (ko) 2016-09-23 2023-12-12 삼성디스플레이 주식회사 표시 장치
KR102559096B1 (ko) 2016-11-29 2023-07-26 삼성디스플레이 주식회사 표시 장치
KR102541552B1 (ko) 2016-11-30 2023-06-07 엘지디스플레이 주식회사 트랜지스터 기판 및 이를 이용한 유기발광표시패널과 유기발광표시장치
KR102516721B1 (ko) * 2016-11-30 2023-03-30 엘지디스플레이 주식회사 트랜지스터 기판, 이를 이용한 유기발광표시패널 및 그 제조 방법과, 이를 이용한 유기발광표시장치
KR20180079097A (ko) 2016-12-30 2018-07-10 엘지디스플레이 주식회사 유기 발광 표시 장치
KR20180096875A (ko) * 2017-02-21 2018-08-30 삼성디스플레이 주식회사 표시 장치
CN110730983B (zh) * 2017-06-07 2021-11-23 夏普株式会社 显示设备、显示设备的制造方法、显示设备的制造装置
KR102511048B1 (ko) * 2017-11-30 2023-03-16 엘지디스플레이 주식회사 유기 발광 다이오드 표시 장치 및 그의 제조 방법
CN108364956B (zh) * 2018-01-19 2021-05-18 昆山国显光电有限公司 一种显示基板及其制造方法、显示器件
CN110473896A (zh) * 2018-05-11 2019-11-19 上海和辉光电有限公司 一种显示面板和显示装置
KR102599507B1 (ko) * 2018-09-17 2023-11-09 삼성디스플레이 주식회사 디스플레이 장치
CN109411522A (zh) * 2018-11-06 2019-03-01 京东方科技集团股份有限公司 一种透明显示面板及其制备方法、显示装置
US10950809B2 (en) * 2018-12-21 2021-03-16 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Flexible display panel having a photoresist supporting element
KR20200131398A (ko) 2019-05-13 2020-11-24 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조방법
KR20200143562A (ko) 2019-06-13 2020-12-24 삼성디스플레이 주식회사 박막트랜지스터 기판 및 이를 구비한 디스플레이 장치
KR20210016114A (ko) 2019-07-31 2021-02-15 삼성디스플레이 주식회사 표시 장치
CN118053878A (zh) 2019-09-10 2024-05-17 合肥京东方卓印科技有限公司 栅极驱动结构、阵列基板及显示装置
KR20210041150A (ko) * 2019-10-04 2021-04-15 삼성디스플레이 주식회사 표시 장치
US20240169908A1 (en) * 2021-06-25 2024-05-23 Chengdu Boe Optoelectronics Technology Co., Ltd. Display Substrate, Preparation Method Therefor, and Display Apparatus
JP2023128046A (ja) * 2022-03-02 2023-09-14 キオクシア株式会社 半導体装置およびその製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3705284B2 (ja) * 2003-01-17 2005-10-12 セイコーエプソン株式会社 液晶表示装置、液晶表示装置の製造方法および電子機器
KR101064381B1 (ko) * 2009-07-29 2011-09-14 삼성모바일디스플레이주식회사 유기전계발광 표시장치
JP5532797B2 (ja) * 2009-09-29 2014-06-25 セイコーエプソン株式会社 電気光学装置及び電子機器
KR101156435B1 (ko) * 2010-01-08 2012-06-18 삼성모바일디스플레이주식회사 유기 발광 표시 장치
KR101084189B1 (ko) 2010-01-21 2011-11-17 삼성모바일디스플레이주식회사 유기 발광 표시 장치
KR101644581B1 (ko) 2010-01-25 2016-08-01 삼성전자주식회사 투명 디스플레이 및 그 제조 방법
KR101084195B1 (ko) * 2010-02-19 2011-11-17 삼성모바일디스플레이주식회사 유기 발광 표시 장치
KR101223722B1 (ko) 2010-04-02 2013-01-17 삼성디스플레이 주식회사 유기 발광 표시 장치
KR101193195B1 (ko) * 2010-07-02 2012-10-19 삼성디스플레이 주식회사 유기 발광 표시 장치
KR101391244B1 (ko) 2010-12-20 2014-05-02 삼성디스플레이 주식회사 유기 발광 표시 장치
KR101875774B1 (ko) * 2011-08-10 2018-07-09 삼성디스플레이 주식회사 유기발광표시장치 및 그 제조 방법
KR101923173B1 (ko) * 2012-02-14 2018-11-29 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102025835B1 (ko) * 2012-11-26 2019-11-27 삼성디스플레이 주식회사 표시 장치 및 유기 발광 표시 장치
KR102018284B1 (ko) * 2013-02-28 2019-09-05 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 이를 포함하는 유기 발광 표시 장치
KR20140108024A (ko) * 2013-02-28 2014-09-05 삼성디스플레이 주식회사 유기발광 디스플레이 장치 및 그 제조방법
CN103499906B (zh) * 2013-10-15 2017-02-15 京东方科技集团股份有限公司 一种阵列基板、其制备方法及显示装置

Also Published As

Publication number Publication date
KR20160130018A (ko) 2016-11-10
TWI734683B (zh) 2021-08-01
CN106098726B (zh) 2021-08-24
TW201705574A (zh) 2017-02-01
CN106098726A (zh) 2016-11-09
US9818814B2 (en) 2017-11-14
US20160322453A1 (en) 2016-11-03

Similar Documents

Publication Publication Date Title
KR102537989B1 (ko) 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
CN107039493B (zh) 显示设备
TWI520310B (zh) 背面通道蝕刻金屬氧化物薄膜電晶體及製程
CN105609521B (zh) 有机发光显示装置和制造有机发光显示装置的方法
US9105864B2 (en) Organic light-emitting display device and method of manufacturing the same
US11211443B2 (en) Display apparatus
US20160233253A1 (en) Thin film transistor substrate, display apparatus including thin film transistor substrate, method of manufacturing thin film transistor substrate, and method of manufacturing display apparatus
US20230371309A1 (en) Transistor array panel, manufacturing method thereof, and display device including the same
KR102151235B1 (ko) 표시 기판, 표시 기판의 제조 방법 및 표시 기판을 포함하는 표시 장치
US9659967B2 (en) Thin-film transistor and display device having the same
KR20170115641A (ko) 트랜지스터 표시판, 그 제조 방법 및 이를 포함하는 표시 장치
KR102254582B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR20140104263A (ko) 유기 발광 표시 장치 및 그 제조 방법
US10468534B2 (en) Transistor array panel and manufacturing method thereof
US20220028963A1 (en) Organic light emitting display device
CN114429959A (zh) 显示基板及其制备方法、显示装置
KR102317835B1 (ko) 박막 트랜지스터 어레이 기판 및 이를 구비하는 유기전계발광 표시장치
US10916177B2 (en) Display apparatus having a unit pixel composed of four sub-pixels
KR102211066B1 (ko) 평판 표시장치용 박막 트랜지스터 기판 및 그 제조 방법
KR20210040202A (ko) 표시 장치
KR20240078798A (ko) 산화물 반도체를 포함하는 디스플레이 장치
KR20240077528A (ko) 표시 장치
KR20230080147A (ko) 표시장치
KR20240044580A (ko) 표시 장치
KR102029169B1 (ko) 디스플레이 장치와 이의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
GRNT Written decision to grant