KR102488875B1 - 전자파 차폐구조 및 그 제조방법 - Google Patents

전자파 차폐구조 및 그 제조방법 Download PDF

Info

Publication number
KR102488875B1
KR102488875B1 KR1020180011452A KR20180011452A KR102488875B1 KR 102488875 B1 KR102488875 B1 KR 102488875B1 KR 1020180011452 A KR1020180011452 A KR 1020180011452A KR 20180011452 A KR20180011452 A KR 20180011452A KR 102488875 B1 KR102488875 B1 KR 102488875B1
Authority
KR
South Korea
Prior art keywords
insulating member
circuit board
printed circuit
elements
ground pad
Prior art date
Application number
KR1020180011452A
Other languages
English (en)
Other versions
KR20190092085A (ko
Inventor
문일주
강호석
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020180011452A priority Critical patent/KR102488875B1/ko
Priority to US16/966,446 priority patent/US11013155B2/en
Priority to PCT/KR2019/001285 priority patent/WO2019151768A1/ko
Publication of KR20190092085A publication Critical patent/KR20190092085A/ko
Application granted granted Critical
Publication of KR102488875B1 publication Critical patent/KR102488875B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007—Casings
    • H05K9/002—Casings with localised screening
    • H05K9/0022—Casings with localised screening of components mounted on printed circuit boards [PCB]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007—Casings
    • H05K9/002—Casings with localised screening
    • H05K9/0022—Casings with localised screening of components mounted on printed circuit boards [PCB]
    • H05K9/0024—Shield cases mounted on a PCB, e.g. cans or caps or conformal shields
    • H05K9/003—Shield cases mounted on a PCB, e.g. cans or caps or conformal shields made from non-conductive materials comprising an electro-conductive coating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007—Casings
    • H05K9/002—Casings with localised screening
    • H05K9/0022—Casings with localised screening of components mounted on printed circuit boards [PCB]
    • H05K9/0024—Shield cases mounted on a PCB, e.g. cans or caps or conformal shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007—Casings
    • H05K9/002—Casings with localised screening
    • H05K9/0039—Galvanic coupling of ground layer on printed circuit board [PCB] to conductive casing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0064—Earth or grounding circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H01L2924/16153—Cap enclosing a plurality of side-by-side cavities [e.g. E-shaped cap]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16251—Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/163—Connection portion, e.g. seal

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Geometry (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

전자파 차폐구조가 개시된다. 전자파 차폐구조는, 다수의 소자가 실장되고 다수의 소자를 둘러싸는 그라운드 패드를 구비한 인쇄회로기판; 미리 성형된(pre-molded) 절연성 물질로 구성되며, 인쇄회로기판에 부착되어 다수의 소자를 감싸는 절연부재; 및 절연부재의 외측면을 덮는 도전성 코팅층;을 포함하고, 도전성 코팅층은 그라운드 패드와 연결된다.

Description

전자파 차폐구조 및 그 제조방법 {EMI SHIELDING STRUCTURE AND MANUFACTURING METHOD FOR THE SAME}
본 발명은 전자파 차폐구조 및 그 제조방법에 관한 것으로, 더욱 상세하게는 패키지에 포함된 반도체 칩이나 소자 등을 외부 환경으로부터 보호함과 동시에 전자파를 차폐할 수 있는 전자파 차폐구조 및 그 제조방법에 관한 것이다.
최근 전자제품 시장은 스마트 폰과 같은 휴대용 전자기기의 수요가 급격하게 증가하고 있으며, 이로 인하여 이들 제품에 실장되는 전자 부품들의 소형화 및 경량화가 지속적으로 요구되고 있다. 이러한 전자 부품들의 소형화 및 경량화를 실현하기 위해서는 실장 부품의 개별 사이즈를 감소시키는 기술뿐만 아니라, 다수의 개별 소자들을 하나의 패키지로 집적하는 반도체 패키지 기술이 요구된다. 특히, 고주파 신호를 취급하는 반도체 패키지는 소형화뿐만 아니라 전자파 간섭 또는 전자파 내성 특성을 우수하게 구현하기 위해 다양한 전자파 차폐구조를 구비할 것이 요구되고 있다.
이를 위한 종래의 전자파 차폐구조로서, 프레스 가공된 금속재질의 쉴드 캔으로 인쇄회로기판에 실장된 각종 소자들을 커버하는 구조가 개시되어 있다.
이러한, 종래의 전자파 차폐구조는 기술 발전에 의해 소자들의 집적율이 높아짐에 따라 일정 이상의 두께를 갖는 쉴드 캔의 적용에 한계점이 존재하였으며, 종래의 쉴드 캔을 적용하는 전자파 차폐구조는 소자들의 고집적율을 저하시키는 문제점이 있다.
또한, 인쇄회로기판에 실장된 소자에 문제가 발생됨으로써 솔더링 되어있는 소자를 인쇄회로기판으로부터 떼어 내고 정상 소자로 바꿔 조립해야 하는 리워크(rework)를 진행하는 경우, 먼저 인쇄회로기판에 솔더링 되어있는 쉴드 캔을 제거해야 한다. 그런데 쉴드 캔 역시 인쇄회로기판에 솔더링 되어있는바 가열을 통해 쉴드 캔의 솔더를 녹이는 과정에서, 인쇄회로기판에 실장된 소자들의 솔더도 함께 녹으면서 소자가 인쇄회로기판으로부터 분리되거나 미리 설정된 위치로부터 이탈하는 등의 문제가 발생되기도 하였다.
아울러, 종래의 금속 쉴드 캔은 제조공정상 표면의 단차, 굴곡 및 3차원 형상 등의 다양한 형상의 적용에 한계점이 존재하였다.
본 발명의 목적은 다양한 형상의 차폐영역을 커버할 수 있는 전자파 차폐구조 및 그 제조방법을 제공하는 데 있다.
상기 목적을 달성하기 위한 본 발명은, 다수의 소자가 실장되고 상기 다수의 소자를 둘러싸는 그라운드 패드를 구비한 인쇄회로기판; 미리 성형된(pre-molded) 절연성 물질로 구성되며, 상기 인쇄회로기판에 부착되어 상기 다수의 소자를 감싸는 절연부재; 및 상기 절연부재의 외측면을 덮는 도전성 코팅층;을 포함하고, 상기 도전성 코팅층은 상기 그라운드 패드와 연결되는 전자파 차폐구조를 제공한다.
상기 절연부재와 상기 인쇄회로기판 사이에 배치되어 상기 절연부재를 상기 인쇄회로기판에 부착시키는 접착부를 더 포함할 수 있다.
상기 그라운드 패드는 상기 절연부재를 둘러싸는 형상으로 상기 인쇄회로기판의 일면에 형성되고, 상기 도전성 코팅층은 상기 그라운드 패드의 적어도 일부분을 덮을 수 있다.
상기 접착부는 상기 인쇄회로기판의 일면에서 상기 그라운드 패드의 둘레를 따라 상기 그라운드 패드의 안쪽에 형성될 수 있다.
상기 절연부재는 상기 인쇄회로기판과 마주하는 일면에 형성되어 상기 다수의 소자를 수용하는 다수의 수용 홈을 포함할 수 있다.
상기 다수의 수용 홈은 상기 다수의 소자의 형상과 대응하는 형상으로 구성될 수 있다.
상기 절연부재는, 상기 다수의 소자의 상측에 배치되는 상면부; 상기 상면부의 둘레를 따라 배치되어 상기 다수의 소자를 둘러싸는 측벽부;를 포함하고, 상기 다수의 수용 홈은 상기 측벽부의 내측에 형성되고, 상기 접착부는 상기 측벽부와 상기 인쇄회로기판 사이에 배치될 수 있다.
상기 절연부재는, 상기 측벽부의 내측에 배치되며 상기 상면부로부터 상기 인쇄회로기판을 향해 돌출되어 상기 다수의 수용 홈을 구획하는 적어도 하나의 돌출부를 포함할 수 있다.
상기 적어도 하나의 돌출부는 상기 다수의 수용 홈이 서로 연통하도록 적어도 일부분이 상기 인쇄회로기판과 이격될 수 있다.
상기 측벽부는 상기 측벽부를 관통하여 상기 다수의 수용 홈 중 적어도 하나와 연통하는 벤트 홀(vent hole)을 포함할 수 있다.
상기 벤트 홀은 상기 측벽부의 하단부에 형성될 수 있다.
상기 상면부는 적어도 일부분이 단차를 이룰 수 있다.
상기 다수의 수용 홈은, 각각의 높이가 상기 다수의 소자의 높이보다 크게 구성되고, 상기 상면부와 상기 다수의 소자 사이에 형성된 다수의 에어 갭을 포함할 수 있다.
상기 다수의 에어 갭의 높이는 서로 다르게 구성될 수 있다.
상기 측벽부는 상기 측벽부의 하측 모서리에 형성된 오목부를 포함하고, 상기 접착부의 일부분은 상기 오목부에 수용될 수 있다.
또한, 상기 목적을 달성하기 위한 본 발명은, 인쇄회로기판에 실장된 다수의 소자를 둘러싸는 그라운드 패드의 둘레를 따라, 상기 인쇄회로기판 위의 상기 그라운드 패드 안쪽에 접착 소재를 토출하는 단계; 상기 다수의 소자를 감싸도록 미리 성형된 절연성 물질로 구성된 절연부재를 상기 접착 소재에 부착하는 단계; 및 상기 절연부재의 외측면과 상기 그라운드 패드의 적어도 일부분을 덮도록 도전성 물질을 코팅하는 단계;를 포함하는 전자파 차폐구조의 제조방법을 제공할 수 있다.
아울러, 상기 목적을 달성하기 위한 본 발명은, 인쇄회로기판에 실장된 다수의 소자를 둘러싸는 그라운드 패드의 둘레를 따라, 상기 인쇄회로기판 위의 상기 그라운드 패드 안쪽에 접착 소재를 토출하는 단계; 상기 다수의 소자를 감싸도록 미리 성형된 절연성 물질로 구성되고, 도전성 코팅부가 외측면에 결합된 절연부재를 상기 접착 소재에 부착하는 단계; 및 상기 절연부재와 상기 인쇄회로기판의 경계에 도전성 물질을 도포하여 상기 도전성 코팅부와 상기 그라운드 패드를 전기적으로 연결하는 단계;를 포함하는 전자파 차폐구조의 제조방법을 제공할 수 있다.
도 1은 본 발명의 일 실시예에 따른 전자파 차폐구조의 사시도이다.
도 2는 도 1 에 도시된 전자파 차폐구조의 단면을 개략적으로 도시한 단면도이다.
도 3은 본 발명의 일 실시예에 따른 절연부재의 사시도이다.
도 4a 내지 도 4e는 도 2에 도시된 전자파 차폐구조의 제작과정에 대한 일 실시예를 나타내는 단면도이다.
도 5a 내지 도 5e는 도 2에 도시된 전자파 차폐구조의 제작과정에 대한 다른 실시예를 나타내는 단면도이다.
도 6a는 본 발명의 일 변형예에 따른 절연부재가 인쇄회로기판에 부착되는 모습을 개략적으로 도시한 단면도이다.
도 6b는 도 6a에 도시된 절연부재가 인쇄회로기판에 부착된 상태를 나타내는 단면도이다.
도 6c는 도 6b에 도시된 절연부재를 포함하는 전자파 차폐구조를 나타내는 단면도이다.
본 발명의 구성 및 효과를 충분히 이해하기 위하여, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예들을 설명한다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라, 여러 가지 형태로 구현될 수 있고 다양한 변경을 가할 수 있다. 단지, 본 실시예들에 대한 설명은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야의 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위하여 제공되는 것이다. 첨부된 도면에서 구성 요소들은 설명의 편의를 위하여 그 크기를 실제보다 확대하여 도시한 것이며, 각 구성 요소의 비율은` 과장되거나 축소될 수 있다.
어떤 구성 요소가 다른 구성 요소에 "상에" 있다거나 "접하여" 있다고 기재된 경우, 다른 구성 요소에 상에 직접 맞닿아 있거나 또는 연결되어 있을 수 있지만, 중간에 또 다른 구성 요소가 존재할 수 있다고 이해되어야 할 것이다. 반면, 어떤 구성 요소가 다른 구성 요소의 "바로 위에" 있다거나 "직접 접하여" 있다고 기재된 경우에는, 중간에 또 다른 구성 요소가 존재하지 않는 것으로 이해될 수 있다. 구성 요소들 간의 관계를 설명하는 다른 표현들, 예를 들면, "～사이에"와 "직접 ～사이에" 등도 마찬가지로 해석될 수 있다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용될 수 있다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
단수의 표현은 문맥상 명백하게 다르게 표현하지 않는 한, 복수의 표현을 포함한다. "포함한다" 또는 "가진다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하기 위한 것으로, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들이 부가될 수 있는 것으로 해석될 수 있다.
본 발명의 실시예들에서 사용되는 용어들은 다르게 정의되지 않는 한, 해당 기술 분야에서 통상의 지식을 가진 자에게 통상적으로 알려진 의미로 해석될 수 있다.
본 발명의 실시예들에 따른 전자파 차폐구조는 스마트 폰, 디스플레이 장치, 웨어러블 디바이스(wearable device) 등의 다양한 전자기기에 적용될 수 있다. 또한, 본 발명의 실시예들에 따른 전자파 차폐구조는 다양한 종류의 복수의 소자 또는 단일의 소자를 차폐하도록 구성될 수 있다.
이하에서는, 도면을 참조하여 본 발명의 일 실시예에 따른 전자파 차폐구조에 대하여 상세히 설명한다.
도 1은 본 발명의 일 실시예에 따른 전자파 차폐구조(1)의 사시도이고, 도 2는 도 1 에 도시된 전자파 차폐구조(1)의 단면을 개략적으로 도시한 단면도이며, 도 3은 본 발명의 일 실시예에 따른 절연부재(30)의 사시도이다.
본 발명의 일 실시예에 따른 전자파 차폐구조(1)는 다수의 소자(111, 112)가 실장된 인쇄회로기판(10), 미리 성형된(pre-molded) 절연성 물질로 구성되며 인쇄회로기판(10)에 부착되어 상기 다수의 소자(111, 112)를 감싸는 절연부재(30) 및 절연부재(30)의 외측면을 덮는 도전성 코팅층(40)을 포함한다.
도 2를 참조하면, 전자파 차폐구조(1)는 인쇄회로기판(10)과, 인쇄회로기판(10)에 실장된 다수의 소자(111, 112)를 포함할 수 있다. 여기서, 다수의 소자(111, 112)는 이종(異種)의 회로 소자들로, IC 칩(Integrated Circuit), 수동 소자 및 이형 부품일 수 있다. 예를 들어, IC 칩은 AP(Application Processor), 메모리, RF(Radio Frequency) 칩 등 일 수 있고, 수동 소자는 저항, 콘덴서, 코일 등을 일 수 있고, 상기 이형 부품은 커넥터, 카드 소켓, 전자파 차폐 부품 등 일 수 있다.
인쇄회로기판(10)의 일면에는 적어도 하나의 소자(111, 112)가 실장될 수 있으며, 도 2에 도시된 바와 같이, 인쇄회로기판(10)의 상면에 다수의 소자(111, 112)가 실장될 수 있다.
도 2에서는 인쇄회로기판(10)의 상면에 2개의 소자(111, 112)가 실장된 것을 일 예로서 도시하였으나, 이에 제한됨이 없이 본 발명의 일 실시예에 따른 전자파 차폐구조(1)는 단일의 소자 또는 다양한 수의 소자를 차폐하는 구조도 가능하다.
이하에서 설명하는 구성요소의 상하에 대한 설명은, 도면을 기준으로 정의한 상대적인 개념으로서, 인쇄회로기판(10) 및 다수의 소자(111, 112)를 포함하는 전자파 차폐구조(1)의 배치에 따라 상하의 의미는 전환될 수 있다.
다수의 소자(111, 112)는 인쇄회로기판(10)의 일면에 솔더링(soldering)을 통해 실장될 수 있다.
예를 들어, 다수의 소자(111, 112)는 각각 인쇄회로기판(10)과 연결되는 접속 단자(미도시)를 포함할 수 있다.
접속 단자는 예를 들면 솔더볼과 같은 BGA(ball grid array) 방식으로 형성될 수 있다. 하지만, 이러한 접속 단자는 BGA 방식에 제한되지 않고, 소자(111, 112)의 리드 형태에 따라 다양한 방식 예를 들면, QFN(Quad Flat No Lead), PLCC(Plastic Leaded Chip Carrier), QFP(Quad Flat Package), SOP (Small Out Line Package), TSOP/SSOP/TSSOP(Thin/Shrink/Thin Shrink SOP) 등의 다양한 방식으로 이루어질 수 있다.
아울러, 인쇄회로기판(10)은 다수의 소자(111, 112)의 접속 단자와 연결될 수 있는 다수의 접속 패드(미도시)를 포함할 수 있다.
접속 패드는 인쇄회로기판(10)의 상면에 배치될 수 있으며, 다수의 소자(11, 112)의 각 접속 단자와 전기적으로 연결될 수 있다.
아울러, 다수의 소자(111, 112)가 실장되는 인쇄회로기판(10)의 일면에는 그라운드 패드(11)가 배치된다.
그라운드 패드(11)는 인쇄회로기판(10)에 실장된 다수의 소자(111, 112)를 둘러싸는 형상으로 구성될 수 있다.
아울러, 그라운드 패드(11)는 후술하는 절연부재(30)를 둘러싸는 형상으로 구성되며, 다수의 소자(111, 112)가 실장된 인쇄회로기판(10)의 일면에 형성될 수 있다.
그라운드 패드(11)는 인쇄회로기판(10) 상에 미리 설정된 차폐 영역의 외곽을 따라 형성될 수 있으며, 인쇄회로기판(10)에 실장된 다수의 소자(111, 112)가 내측에 배치되는 폐루프(closed loop)의 형상일 수 있다.
예를 들어, 도 1에 도시된 바와 같이, 그라운드 패드(11)는 차폐 영역의 외곽에 대응하여 여러 차례 구부러진 고리의 형상일 수 있다. 이러한 그라운드 패드(11)의 형상은 절연부재(30)를 통해 감싸고자 하는 다수의 소자(111, 112)의 형상, 크기 및 배치 외에도, 전자파 차폐구조(1) 외부의 다른 소자나 부품들의 형상, 크기 및 배치에 따라 다수의 절곡부를 갖는 형상으로 구성될 수 있다.
그라운드 패드(11)의 내측에는 차폐를 시키고자 하는 다수의 소자(111, 112)가 배치된다.
본 발명의 일 실시예에 따른 전자파 차폐구조(1)는, 다수의 소자(111, 112)의 배치와 더불어 전자파 차폐구조(1)가 적용되는 전자기기 내부의 구조에 따라 다양한 형상의 차폐 영역을 커버하도록 구성될 수 있으며, 그라운드 패드(11)의 형상은 차폐 영역의 형상에 따라 다양하게 변경될 수 있다.
인쇄회로기판(10)의 상면에 배치된 그라운드 패드(11)는 그 상부가 인쇄회로기판(10) 상에서 노출되며, 인쇄회로기판(10) 내부에 배치된 접지층(미도시)과 일체로 형성될 수 있다.
아울러, 그라운드 패드(11)는 다수의 소자(111, 112)의 각 접지 단자가 접지될 수 있다.
절연부재(30)는, 미리 성형된 절연성 물질로 구성되고, 인쇄회로기판(10)에 부착되어 인쇄회로기판(10)에 실장된 다수의 소자(111, 112)를 덮을 수 있으며, 이를 통해 다수의 소자(111, 112)를 절연시킬 수 있다.
절연부재(30)는 절연성 물질의 사출 성형과 같은 방법으로 미리 성형될 수 있으며, 다수의 소자(111, 112)를 덮도록, 미리 설정된 차폐 영역의 형상과 대응하는 형상으로 구성될 수 있다.
이를 통해, 절연부재(30)는 차폐 영역의 형상 및 다수의 소자(111, 112)의 형상에 대응하는 다양한 형상으로 용이하게 성형될 수 있다.
절연부재(30)는 145℃ 이상의 고온에서도 그 형상과 물성이 유지되는 실리콘 또는 에폭시 등과 같은 절연성 물질로 이루어지는 것이 바람직하다.
절연부재(30)는 성형 이후에 소정의 탄성을 가질 수 있으며, 이를 통해, 전자파 차폐구조(1)를 포함하는 전자기기의 충격 및 굽힘 발생 시에도 안정적인 차폐성능 및 차폐구조를 유지할 수 있다.
도 2 및 도 3에 도시된 바와 같이, 절연부재(30)는 인쇄회로기판(10)과 마주하는 일면에 형성되어 다수의 소자(111, 112)를 수용하는 다수의 수용 홈(S1, S2)을 포함한다.
다수의 수용 홈(S1, S2)은 절연부재(30)의 하부에 음각으로 형성될 수 있으며, 절연부재(30)가 인쇄회로기판(10)에 부착됨으로써 다수의 수용 홈(S1, S2)은 다수의 소자(111, 112)를 내측에 수용할 수 있다.
다수의 수용 홈(S1, S2)은 인쇄회로기판(10)에 실장된 다수의 소자(111, 112)의 형상과 대응하는 형상으로 구성되는 것이 바람직하다.
다수의 수용 홈(S1, S2)은 다수의 소자의 크기, 배치 및 수량에 따라 그 형상, 배치 및 수량이 다양하게 변경될 수 있다.
아울러, 도 2에서는 2개의 수용 홈(S1, S2)의 내부에 각각 2개의 소자(111, 112)가 수용되는 것을 예로서 도시하였으며, 절연부재(30)는 1개 또는 3개 이상의 수용 홈을 포함할 수 있으며, 다수의 소자가 각각 다수의 수용 홈에 수용되거나, 2개 이상의 소자가 다수의 수용 홈 중 어느 하나에 동시에 수용되는 구조도 가능하다.
보다 구체적으로, 절연부재(30)는 다수의 소자(111, 112)의 상측에 배치되는 상면부(301), 상면부(301)의 둘레를 따라 배치되어 다수의 소자(111, 112)를 둘러싸는 측벽부(302)를 포함한다.
절연부재(30)의 상면부(301)와 측벽부(302)는 절연부재(30)의 외형을 구성하며, 다수의 소자(111, 112)는 절연부재(30)의 상면부(301)와 측벽부(302)의 내측에 배치된다.
절연부재(30)의 다수의 수용 홈(S1, S2)은 측벽부(302)의 내측에 형성된다.
아울러, 도 2에 도시된 바와 같이, 절연부재(30)는 측벽부(302)의 내측에 배치되며 상면부(301)로부터 인쇄회로기판(10)을 향해 돌출된 적어도 하나의 돌출부(303)를 포함한다.
돌출부(303)는 다수의 수용 홈(S1, S2)을 구획할 수 있다. 예를 들어, 돌출부(303)는 측벽부(302)의 내측 공간을 복수의 공간으로 구획할 수 있으며, 이를 통해 다수의 수용 홈(S1, S2)을 구획할 수 있다.
도 2에서는 설명의 편의를 위해 하나의 돌출부(303)가 측벽부(302)의 내측에 배치됨으로써 2개의 수용 홈(S1, S2)을 구획하는 것을 일 예로서 도시하였으나, 절연부재(300)는 다수의 소자를 수용할 수 있는 다수의 수용 홈을 포함할 수 있으며, 이를 위해 절연부재(300)는 다수의 돌출부를 포함할 수 있다.
아울러, 절연부재(300)의 돌출부는 다수의 수용 홈의 형상에 따라 그 형상이 다양하게 변경될 수 있다.
전술한 상면부(301), 측벽부(302) 및 돌출부(303)는 절연성 물질의 사출 성형을 통해 일체로 형성될 수 있다.
아울러, 도 3에 도시된 바와 같이, 절연부재(30)는 인쇄회로기판(10) 상에 미리 설정된 차폐 영역의 형상과 대응하는 형상으로 구성될 수 있으며, 그라운드 패드(11)의 형상과 대응하는 형상으로 구성될 수 있다.
구체적으로, 절연부재(30)의 상면부(301)의 형상은 미리 설정된 차폐 영역의 형상과 대응하는 형상일 수 있으며, 그라운드 패드(11)의 형상과 대응하는 형상으로 구성될 수 있다.
따라서, 측벽부(302)의 형상 역시 차폐 영역의 형상과 대응될 수 있으며, 그라운드 패드(11)의 형상과 대응하는 폐루프의 형상일 수 있다.
아울러, 측벽부(302)는 후술하는 도전성 코팅층(40)이 그라운드 패드(11)와 연결될 수 있도록, 그라운드 패드(11)의 내측에 배치되는 것이 바람직하다.
이를 위해, 그라운드 패드(11)는 절연부재(30)를 둘러싸는 형상일 수 있으며, 절연부재(30)의 측벽부(302)를 둘러싸는 폐루프의 형상일 수 있다. 따라서, 측벽부(302)는 그라운드 패드(11)의 둘레를 따라 그라운드 패드(11)의 안쪽에 배치되는 고리의 형상일 수 있으며, 그라운드 패드(11)의 직경은 측벽부(302)의 직경보다 크게 구성된다.
또한, 측벽부(302)는 그라운드 패드(11)의 내측에 배치되는 형상이거나, 그라운드 패드(11)를 따라 그라운드 패드(11)의 내측 일부분을 덮는 형상으로 구성될 수 있다.
따라서, 측벽부(302) 역시 차폐 영역의 외곽에 대응하여 여러 차례 구부러진 절곡부를 갖는 고리의 형상일 수 있으며, 측벽부(302)의 내측에는 차폐를 시키고자 하는 다수의 소자(111, 112)가 배치된다.
전술한 절연부재(30)는 절연성 물질의 사출 성형 등을 통해 원하는 형상으로 용이하게 제작될 수 있는바, 고집적(high density) 배치된 다수의 소자 사이의 차폐 영역을 커버할 수 있는 형상으로 용이하게 제작될 수 있다.
아울러, 절연부재(30)의 측벽부(302)의 폭을 다수의 소자(111, 112)를 절연시킬 수 있는 최소한의 두께로 형성할 수 있으며, 이를 통해 그라운드 패드(11)의 폭을 경감시킬 수 있다. 따라서, 전자기기의 내부에 배치되는 전자파 차폐구조(1)의 전체적인 크기를 경감시킬 수 있다.
아울러, 본 발명의 일 실시예에 따른 전자파 차폐구조(1)는 절연부재(30)와 인쇄회로기판(10) 사이에 배치되어 절연부재(30)를 인쇄회로기판(10)에 부착시키는 접착부(20)를 더 포함한다.
접착부(20)는 인쇄회로기판(10) 상에 도포된 소정의 점도를 갖는 접착 소재(201, 도 4b 참조)로 이루어질 수 있으며, 인쇄회로기판(10)에 도포된 접착 소재(201)에 절연부재(30)의 측벽부(302)가 부착됨으로써 접착부(20)가 형성될 수 있다.
접착부(20)는 절연부재(30)가 접착 소재(201)에 접착된 후 경화된 상태를 지칭하는 것으로서, 접착부(20)와 접착 소재(201)는 동일한 구성을 나타내는 것으로 해석될 수 있다.
전술한 바와 같이, 절연부재(30)의 측벽부(302)의 형상은 그라운드 패드(11)의 형상과 대응되며, 절연부재(30)의 측벽부(302)는 그라운드 패드(11)의 내측에 배치되므로, 접착부(20)는 인쇄회로기판(10)의 일면에서 그라운드 패드(11)의 둘레를 따라 그라운드 패드(11)의 안쪽에 형성된다.
구체적으로, 접착부(20)는 그라운드 패드(11)의 둘레를 따라 그라운드 패드(11)의 안쪽에 도포된 소정의 점도를 갖는 접착 소재(201)로 이루어질 수 있으며, 절연부재(30)의 측벽부(302)의 하단부가 도포된 접착 소재(201)와 결합함으로써 절연부재(30)가 인쇄회로기판(10)에 부착될 수 있다.
절연부재(30)의 부착을 위해 측벽부(302)의 하단부가 접착 소재(201)를 가압하는 과정에서, 소정의 점도를 갖는 접착 소재(201)는 인쇄회로기판(10) 상에서 퍼질 수 있으며, 도 2에 도시된 바와 같이, 접착부(20)는 측벽부(302)의 하측 모서리 일부분을 감쌀 수 있다.
접착부(20)는 절연부재(30)와 동일한 절연성 물질로 이루어질 수 있으며, 145℃ 이상의 고온에서도 그 형상과 물성이 유지되는 실리콘 또는 에폭시 등을 포함하는 접착 소재로 이루어지는 것이 바람직하다.
아울러, 접착부(20)를 구성하는 접착 소재(201)는 상온 경화형, 열 경화형, UV 경화형 등의 다양한 경화특성을 가질 수 있다. 또한, 접착 소재(201)가 열 경화형 소재로 이루어지는 경우, 접착 소재(201)는 다수의 소자(111, 112)의 솔더링이 녹지 않을 정도의 가열 온도에서 경화될 수 있는 소재로 이루어지는 것이 바람직하다.
또한, 접착부(20)는 경화된 후 소정의 탄성을 가질 수 있다.
절연부재(30)는 접착부(20)를 통해 인쇄회로기판(10)에 부착되므로, 리워크 시 열풍을 가하지 않고 패들(paddle) 형상의 툴을 이용하여 접착부(20)를 인쇄회로기판(10)으로부터 손쉽게 떼어 낼 수 있으며, 이를 통해, 절연부재(30)는 접착부(20)와 함께 인쇄회로기판(10)으로부터 용이하게 분리될 수 있다. 이처럼, 본 발명의 일 실시예에 따른 전자파 차폐구조(1)는 리워크 과정에서 절연부재(30)를 인쇄회로기판(10)으로부터 분리시킬 때 열풍을 가하는 공정이 생략되므로 열풍에 의해 인쇄회로기판(10)에 실장된 다수의 소자(111, 112)의 솔더가 녹아 인쇄회로기판(10)으로부터 분리되거나 미리 설정된 위치가 변경되는 문제들을 방지할 수 있다.
절연부재(20)가 접착 소재(201)에 부착되는 과정에 대해서는 후술하기로 한다.
도 3에 도시된 바와 같이, 절연부재(30)의 상면부(301)는 적어도 일부분이 단차를 이룰 수 있다.
전술한 바와 같이, 절연부재(30)는 절연성 물질의 사출 성형과 같은 방법으로 제작될 수 있는바, 다양한 형상으로의 성형이 용이하다.
구체적인 예로서, 절연부재(30)의 상면부(301)는 제1 부분(301a) 및 제1 부분(301a)으로부터 하측으로 단차진(stepped) 제2 부분(301b)을 포함할 수 있다.
이처럼, 절연부재(30)의 상면부(301)의 일부분에 단차 구조를 형성함으로써, 전자파 차폐구조(1)를 내부에 포함하는 전자기기의 내부 공간을 보다 효율적으로 사용할 수 있으며, 전자파 차폐구조(1)를 포함하는 전자기기의 전체적인 크기를 보다 컴팩트하게 구성할 수 있다.
아울러, 절연부재(30)는 상면부(301) 외에도, 측면부(302)의 일부분에 형성된 단차 구조를 포함할 수 있으며, 절연부재(30)의 외측면의 일부분이 단차를 이룰 수 있다.
도 3에 도시된 상면부(301)의 제1 부분(301a) 및 제2 부분(302b)의 구조는 예시적인 것으로서, 절연부재(30)의 외측면의 적어도 일부분이 다양한 형상과 수량의 단차 구조를 포함할 수 있다.
이처럼, 절연부재(30)는 여러 차례 구부러진 형상의 차폐 영역에 대응하는 형상으로 용이하게 구성될 수 있으며, 절연부재(30)의 상면부(301) 또는 측벽부(302)의 적어도 일부분에 단차를 형성하거나 굴곡을 형성함으로써, 전자기기의 내부에서 전자파 차폐구조(1)가 차지하는 공간을 최소화할 수 있다. 이를 통해, 전자파 차폐구조(1)가 배치된 전자기기의 내부 공간을 효율적으로 사용할 수 있다.
다시 도 2를 참조하면, 다수의 수용 홈(S1, S2)은, 각각의 높이가 다수의 소자(111, 112)의 높이보다 크게 구성됨으로써, 절연부재(30)의 상면부(301)와 다수의 소자(111, 112) 사이에 형성된 다수의 에어 갭(G1, G2)을 포함한다.
다수의 에어 갭(G1, G2)은 다수의 수용 홈(S1, S2)의 내부에 다수의 소자(111, 112)가 용이하게 수용될 수 있도록 절연부재(30)의 제작공차를 고려하여 형성될 수 있다.
또한, 다수의 에어 갭(G1, G2)의 높이는 서로 다르게 구성될 수 있으며, 다수의 수용 홈(S1, S2)의 내부에 수용되는 소자의 종류에 따라 다수의 에어 갭(G1, G2)의 높이가 서로 다르게 구성될 수 있다.
예를 들어, 다수의 수용 홈(S1, S2) 중 어느 하나에 수용되는 소자가 안테나인 경우, 에어 갭(G1, G2)의 높이는 안테나에서 방출하는 전파가 용이하게 외부로 방사될 수 있는 높이로 설정될 수 있다.
다수의 에어 갭(G1, G2)의 형상과 높이는 다수의 수용 홈(S1, S2)에 수용되는 소자의 종류, 크기 및 형상에 따라 다양하게 변경될 수 있다.
또한, 다수의 에어 갭(G1, G2)에는 다수의 소자(111, 112)로부터 방출되는 열을 외부로 용이하게 방열하도록 TIM(Thermal Interface Material, 미도시)이 배치될 수 있다.
아울러, 돌출부(303)는 다수의 수용 홈(S1, S2)이 서로 연통하도록 적어도 일부분이 인쇄회로기판(10)과 이격될 수 있다.
예를 들어, 도 2에 도시된 바와 같이, 절연부재(30)의 측벽부(302)가 인쇄회로기판(10)에 부착된 상태에서, 돌출부(303)의 하단부는 인쇄회로기판(10)과 이격될 수 있으며, 이를 통해, 다수의 수용 홈(S1, S2)은 서로 연통될 수 있다.
따라서, 다수의 수용 홈(S1, S2)에 수용된 다수의 소자(111, 112) 중 어느 하나가 과열됨으로써 다수의 에어 갭(G1, G2) 중 대응되는 어느 하나의 내부 공기가 팽창하더라도, 팽창된 공기는 연통된 주변의 수용 홈으로 이동할 수 있으며, 이를 통해, 절연부재(30)가 접착부(20)로부터 분리되거나 인쇄회로기판(10)으로부터 분리되는 것을 방지할 수 있다.
또한, 도 3에 도시된 바와 같이, 절연부재(30)의 측벽부(302)는 측벽부(302)를 관통하여 다수의 수용 홈(S1, S2) 중 적어도 하나와 연통하는 벤트 홀(vent hole, 30H)을 포함한다.
다수의 수용 홈(S1, S2) 내부의 공기가 다수의 소자(111, 112)의 과열에 의해 팽창하더라도, 수용 홈(S1, S2) 내부에서 팽창된 공기는 연통된 주변의 수용 홈을 거쳐 벤트 홀(30H)을 통해 절연부재(30)의 외부로 배출될 수 있다.
벤트 홀(30H)은 절연부재(30) 및 절연부재(30)를 덮는 도전성 코팅층(40)을 통한 다수의 소자(111, 112)의 차폐성능을 저해하지 않도록, 측벽부(302)의 하단부에 형성되는 것이 바람직하다.
또한, 벤트 홀(30H)은 다수의 수용 홈(S1, S2) 내부의 공기가 절연부재(30)의 외부로 배출될 수 있을 정도의 미세한 크기로 형성되면 족하다. 아울러, 후술하는 절연부재(30)의 외측면을 덮는 도전성 코팅층(40)은 도전성 물질을 절연부재(30)의 외측면에 분사함으로써 형성되므로, 밴트 홀(30H)은 도전성 코팅층(40)에 의해 막히지 않을 수 있다(도 1에서는 미세한 크기의 구멍인 벤트 홀(30H)의 도시는 생략하였다).
아울러, 도 1 및 도 2에 도시된 바와 같이, 전자파 차폐구조(1)는 절연부재(30)의 외측면을 덮는 도전성 코팅층(40)을 포함하며, 도전성 코팅층(40)은 그라운드 패드(11)와 연결됨으로써 접지될 수 있다.
구체적으로, 도전성 코팅층(40)의 단부는 그라운드 패드(11)와 연결됨으로써 절연부재(30) 및 절연부재(30)의 내측에 배치되는 다수의 소자(111, 112)를 차폐할 수 있다.
도전성 코팅층(40)은 별도의 노즐(N, 도 4e 참조)에 의해 도전성 물질로 이루어진 차폐 소재가 분무 상태로 분사됨으로써 절연부재(30)의 외측면 전체를 덮을 수 있으며, 별도 소재 잉크 젯(ink-jet) 장치를 통해 절연부재(30)의 외측면 전체를 덮을 수 있다.
이를 통해, 도전성 코팅층(40)은 박막으로 구성될 수 있으며, 도 1에 도시된 바와 같이 도전성 코팅층(40)의 형상은 절연부재(30)의 외형과 대응될 수 있다.
아울러, 도전성 코팅층(40)은 절연부재(30)의 외측면에 차폐 소재가 코팅되는 과정에서, 절연부재(30)와 인쇄회로기판(10)의 경계에 차폐 소재가 도포됨으로써, 그라운드 패드(11)와도 전기적으로 연결될 수 있다.
이를 위해, 그라운드 패드(11)는 절연부재(30)의 측벽부(302)를 둘러싸는 형상으로 구성되는 것이 바람직하며, 이를 통해, 도전성 코팅층(40)은 그라운드 패드(11)의 적어도 일부분을 덮을 수 있다.
도전성 코팅층(40)의 두께는 예를 들어 10㎛로 구성될 수 있으며, 도전성 코팅층(40)의 전도도는 105S/m 이상으로 구성될 수 있다.
도전성 코팅층(40)은 전기 전도성 물질(electroconductive material)로 이루어질 수 있다. 이와 같은 전기 전도성 물질은 전기 전도성 필러(electroconductive filler) 또는 바인더 수지(binder resin)중 적어도 하나를 포함할 수 있다.
전기 전도성 필러로는 Ag, Cu, Ni, Al, Sn 등의 금속(metal)을 사용하거나, 카본블랙(carbon black), 탄소나노튜브(CNT: Carbon Nanotube), 그라파이트(graphite)등의 전도성 카본을 사용하거나, Ag/Cu, Ag/Glass fiber, Ni/Graphite 등의 금속 코팅 물질(Metal coated materials)을 사용하거나, 폴리피롤(Polypyrrole), 폴리아닐린(Polyaniline) 등의 전도성 고분자 물질을 사용할 수 있다. 또한, 전기 전도성 필러는 플래이크 타입(Flake type), 스피어 타입(Sphere type), 막대 타입(Rod type) 및 덴드라이트 타입(Dendrite type) 중 어느 하나 또는 혼합으로 이루어질 수 있다.
바인더 수지로는 실리콘 수지, 에폭시 수지, 우레탄 수지, 알키드 수지 등을 사용할 수 있다. 차폐 막(30)을 이루는 소재는 기타 성능 개선을 위한 첨가제(중점제, 산화방지제, 고분자 계면활성제 등) 및 용제(물, 알코올 등) 등을 추가 함유할 수도 있다.
이처럼, 본 발명의 일 실시예에 따른 전자파 차폐구조(1)는 원하는 형상으로 미리 성형된 절연부재(30)를 접착부(20)를 통해 인쇄회로기판(10)에 부착하고, 절연부재(30)의 외측면과 그라운드 패드(11)를 덮는 도전성 코팅층(40)을 형성하는 간단한 공정만을 통해 절연부재(30)의 내부에 배치된 다수의 소자(111, 112)를 용이하게 차폐할 수 있다.
아울러, 절연부재(30)는 원하는 형상으로의 성형이 용이하므로, 스마트 폰과 같은 소자의 고집적화가 요구되는 전자기기 내부의 복잡한 형상의 차폐 영역도 용이하게 커버할 수 있다.
도 4a 내지 도 4e는 도 2에 도시된 전자파 차폐구조(1)의 제작과정에 대한 일 실시예를 나타내는 단면도이다.
이하에서는 도 4a 내지 도 4e를 참조하여 본 발명의 일 실시예에 따른 전자파 차폐구조(1)의 제작과정을 순차적으로 설명한다.
먼저, 도 4a에 도시된 바와 같이, 다수의 소자(111, 112)가 실장된 인쇄회로기판(10)을 배치한다.
전술한 바와 같이, 인쇄회로기판(10)의 일면에는 차폐될 수 있는 적어도 하나의 소자(111, 112)가 배치될 수 있으며, 인쇄회로기판(10)에 실장된 다수의 소자(111, 112)가 차폐될 수 있다.
이후, 도 4b에 도시된 바와 같이, 적어도 하나의 소자(110)가 실장된 인쇄회로기판(10) 상에 접착 소재(201)를 토출한다.
구체적으로, 별도의 움직이는 노즐(미도시)을 통해 소정의 점도를 갖는 접착 소재(201)를 그라운드 패드(11)의 둘레를 따라 인쇄회로기판(10)의 일면에 토출할 수 있으며, 접착 소재(201)는 그라운드 패드(11)의 안쪽에 토출되는 것이 바람직하다.
이후, 도 4c 및 도 4d에 도시된 바와 같이, 다수의 소자(111, 112)를 감싸도록 미리 성형된 절연부재(30)를 접착 소재(201)에 부착함으로써 절연부재(30)를 인쇄회로기판(10)에 결합한다.
구체적으로, 절연부재(30)를 접착 소재(201)에 부착하는 과정에서, 절연부재(30)의 측벽부(302)의 하단부가 소정의 점도를 갖는 접착 소재(201)를 가압함으로써 접착 소재(201)는 절연부재(30)의 측벽부(302)의 하단부 일부를 감싸는 접착부(20)를 구성할 수 있다.
다만, 접착부(20)와 접착 소재(201)는 절연부재(30)의 측벽부(302)에 의해 가압된 후와 전의 상태를 구별하기 위한 용어로서 접착부(20)와 접착 소재(201)는 동일한 구성으로 해석될 수 있다.
도 4d에 도시된 바와 같이, 접착부(20)는 접착 소재(201)가 절연부재(30)의 측벽부(302)의 하단부에 가압되는 과정에서 접착 소재(201)가 수평방향으로 퍼짐으로써 그라운드 패드(11)의 일부분을 덮도록 형성될 수 있다.
이후, 도 4e에 도시된 바와 같이, 절연부재(30)의 외측면과 그라운드 패드(11)의 적어도 일부분을 덮도록 도전성 물질을 코팅함으로써 도전성 코팅층(40)을 형성한다.
도전성 코팅층(40)은 도전성 물질로 이루어진 차폐 소재를 노즐(N)을 통해 분무 형태로 분사 또는 젯팅 함으로써 형성할 수 있다.
도전성 코팅층(40)을 형성하는 과정에서 절연부재(30)의 외측면에 코팅된 도전성 물질은 그라운드 패드(11)와 연결됨으로써, 절연부재(30)를 덮는 도전성 코팅층(40)은 접지될 수 있다.
이를 통해, 도전성 코팅층(40)은 절연부재(30) 및 절연부재(30)의 내부에 배치된 다수의 소자(111, 112)를 외부의 전자파로부터 차폐시킬 수 있으며, 절연부재(30)의 내부에 배치된 다수의 소자(111, 112)로부터 방출되는 전자파가 절연부재(30)의 외부에 배치된 다른 부품들에 간섭되는 것을 차단할 수 있다.
도 5a 내지 도 5e는 도 2에 도시된 전자파 차폐구조(1)의 제작과정에 대한 다른 실시예를 나타내는 단면도이다.
도 5a 내지 도 5e에 도시된 전자파 차폐구조(1)의 제작과정은 도 4a 내지 도 4e에 도시된 전자파 차폐구조(1)의 제작과정과 대부분이 동일하므로 중복되는 설명은 생략하겠으며, 도전성 코팅층(40)을 형성하는 방법을 중심으로 전자파 차폐구조(1)의 제작과정의 다른 실시예를 설명한다.
먼저, 도 5a에 도시된 바와 같이, 다수의 소자(111, 112)가 실장된 인쇄회로기판(10)을 배치한다.
이후, 도 5b에 도시된 바와 같이, 적어도 하나의 소자(110)가 실장된 인쇄회로기판(10) 상에 접착 소재(201)를 토출한다.
구체적으로, 소정의 점도를 갖는 접착 소재(201)를 그라운드 패드(11)의 둘레를 따라 인쇄회로기판(10)의 일면에 토출할 수 있으며, 접착 소재(201)는 그라운드 패드(11)의 안쪽에 토출되는 것이 바람직하다.
이후, 도 5c 및 도 5d에 도시된 바와 같이, 다수의 소자(111, 112)를 감싸도록 미리 성형된 절연성 물질로 구성되고, 도전성 코팅부(400)가 외측면에 결합된 절연부재(30)를 접착 소재(201)에 부착함으로써, 절연부재(30)를 인쇄회로기판(10)에 결합한다.
도 5c 및 도 5d에 도시된 절연부재(30)는 다수의 소자(111, 112)를 수용하는 다수의 수용 홈(S1, S2)을 포함하도록 미리 성형된 절연성 물질로 구성되며, 도 4c 및 도 4d에 도시된 절연부재(30)와 달리 절연부재(30)의 외측면을 덮는 도전성 코팅부(400)가 결합된 상태에서 인쇄회로기판(10)에 부착된다.
절연부재(30)에 결합된 도전성 코팅부(400)는 절연부재(30)의 상면 및 측면을 덮으며, 절연부재(30)의 상면부(301)와 측벽부(302)의 외측면을 덮는다.
절연부재(30)의 외측면을 덮는 도전성 코팅부(400)는 절연부재(30)의 성형 후 도전성 물질로 이루어진 차폐 소재를 절연부재(30)의 외측면에 분사나 젯팅 함으로써 형성될 수 있다, 또한, 도전성 코팅부(400)는 절연부재(30)의 외측면에 부착되는 도전성 시트로 이루어질 수 있다.
아울러, 도 5d에 도시된 바와 같이, 접착부(20)는 접착 소재(201)가 절연부재(30)의 측벽부(302)의 하단부에 의해 가압되는 과정에서 퍼짐으로써 절연부재(30)의 측벽부(302)의 하측 모서리 일부분을 감쌀 수 있으며, 도전성 코팅부(400)의 단부의 일부를 감쌀 수 있다.
아울러, 접착부(20)는 그라운드 패드(11)의 일부분을 덮도록 형성될 수 있다.
이후, 도 5e에 도시된 바와 같이, 절연부재(30)와 인쇄회로기판(10)의 경계에 도전성 물질을 도포하여 도전성 코팅부(400)와 그라운드 패드(11)를 전기적으로 연결한다.
이를 통해, 절연부재(30)의 외측면을 덮고 그라운드 패드(11)와 연결됨으로써 절연부재(30) 및 절연부재(30)의 내측의 다수의 소자(111, 112)를 차폐할 수 있는 도전성 코팅층(40)을 형성할 수 있다.
구체적으로, 노즐(N)을 통해 절연부재(30)와 인쇄회로기판(10) 사이의 경계에 도전성 물질을 분사 또는 젯팅 함으로써, 도전성 코팅부(400)와 그라운드 패드(11)를 전기적으로 연결하는 연결부(41)를 형성한다.
연결부(41)는 도전성 코팅부(400)와 동일한 도전성 물질로 이루어질 수 있다.
연결부(41)는 그라운드 패드(11)의 적어도 일부분을 덮을 수 있으며, 이를 통해, 연결부(41)와 연결된 도전성 코팅부(400)는 접지될 수 있다.
연결부(41)는 형성 과정에서 도전성 코팅부(400)와 일체로 구성될 수 있으며, 절연부재(30)의 외측면에 미리 결합된 도전성 코팅부(400)와 연결부(41)를 도전성 코팅층(40)으로 통칭할 수 있다.
이처럼, 절연부재(30)의 외측면에는 도전성 코팅부(400)가 미리 결합되어 있는바, 노즐(N)을 통해 절연부재(30)와 인쇄회로기판(10) 사이의 경계에만 도전성 물질을 분사 또는 젯팅 하는 간단한 공정만을 통해 도전성 코팅층(40)을 형성할 수 있다.
도전성 코팅부(400)와 연결부(41)로 구성된 도전성 코팅층(40)은 절연부재(30) 및 절연부재(30)의 내부에 배치된 다수의 소자(111, 112)를 외부의 전자파로부터 차폐시킬 수 있으며, 절연부재(30)의 내부에 배치된 다수의 소자(111, 112)로부터 방출되는 전자파가 절연부재(30)의 외부에 배치된 다른 부품들에 간섭되는 것을 차단할 수 있다.
도 6a는 본 발명의 일 변형예에 따른 절연부재(30')가 인쇄회로기판(10)에 부착되는 모습을 개략적으로 도시한 단면도이고, 도 6b는 도 6a에 도시된 절연부재(30')가 인쇄회로기판(10)에 부착된 상태를 나타내는 단면도이며, 도 6c는 도 6b에 도시된 절연부재(30')를 포함하는 전자파 차폐구조(1')를 나타내는 단면도이다.
도 6a 내지 도 6c에 도시된 전자파 차폐구조(1')의 제작과정은 도 4a 내지 도 4e에 도시된 전자파 차폐구조(1)의 제작과정과 대부분이 동일하며, 절연부재(30')의 일부 구조에만 차이가 있는바, 이하에서는 일 변형예에 따른 절연부재(30')의 구조를 중심으로 설명한다.
도 6a 및 도 6b에 도시된 바와 같이, 일 변형예에 따른 절연부재(30')는 미리 성형된 절연성 물질로 구성되고, 인쇄회로기판(10)에 부착되어 인쇄회로기판(10)에 실장된 다수의 소자(111, 112)를 덮을 수 있으며, 이를 통해, 다수의 소자(111, 112)를 절연시킬 수 있다.
절연부재(30')는 절연성 물질의 사출 성형과 같은 방법으로 미리 성형될 수 있으며, 다수의 소자(111, 112)를 덮도록 미리 설정된 차폐 영역의 형상과 대응하는 형상으로 구성될 수 있다.
절연부재(30')는 인쇄회로기판(10)과 마주하는 일면에 형성되어 다수의 소자(111, 112)를 수용하는 다수의 수용 홈(S1', S2')을 포함한다.
구체적으로, 절연부재(30')는 다수의 소자(111, 112)의 상측에 배치되는 상면부(301'), 상면부(302')의 둘레를 따라 배치되어 다수의 소자(111, 112)를 둘러싸는 측벽부(302')를 포함하며, 절연부재(30')의 다수의 수용 홈(S1', S2')은 측벽부(302')의 내측에 형성된다.
아울러, 다수의 수용 홈(S1', S2')은 상면부(301')와 다수의 소자 사이에 형성된 다수의 에어 갭(G1'. G2')을 포함한다.
또한, 절연부재(30')는 측벽부(302')의 내측에 배치되며 상면부(301')로부터 인쇄회로기판(10)을 향해 돌출된 적어도 하나의 돌출부(303')를 포함하며, 돌출부(303')는 다수의 수용 홈(S1', S2')을 구획할 수 있다.
다만, 상면부(301'), 측벽부(302') 및 다수의 수용 홈(S1', S2')을 구획하는 돌출부(303')를 구비한 절연부재(30')의 구조는 도 2 및 도 3에 도시된 절연부재(30)의 구조와 대부분이 유사하므로 중복되는 설명은 생략한다.
도 6a에 도시된 바와 같이, 절연부재(30')의 측벽부(302')는 측벽부(302')의 하측 모서리에 형성된 오목부(302'c)를 포함한다.
오목부(302'c)는 측벽부(302')의 하측 모서리의 일부가 요입된 구조로서, 측벽부(302')의 하측 모서리를 따라 형성될 수 있다.
절연부재(30')는 절연성 물질의 사출 성형 등을 통해 원하는 형상으로 용이하게 제작될 수 있으므로, 오목부(302'c) 역시 절연부재(30')의 성형 과정에서 용이하게 형성될 수 있다.
도 6a 및 도 6b에 도시된 바와 같이, 절연부재(30')의 측벽부(302')는 소정의 점도를 갖는 접착 소재(201)에 부착되는 과정에서 접착 소재(201)를 가압하므로, 접착 소재(201)는 수평방향으로 퍼지게 된다.
측벽부(302')의 하단부에 의해 가압되는 접착 소재(201)는 수평방향으로 퍼지는 과정에서 그 일부가 오목부(302'c)에 수용됨으로써, 추가적으로 퍼지지 않게 된다.
즉, 도 6b에 도시된 바와 같이, 접착부(20')의 일부분(20'c)은 오목부(302'c)에 수용됨으로써 오목부(302'c)의 형상과 대응되는 형상으로 구성된다.
이를 통해, 접착 소재(201)가 측벽부(302')에 의해 가압됨으로써 수평방향으로 퍼지더라도 그라운드 패드(11) 전체를 덮는 것을 방지할 수 있다.
따라서, 도 6c에 도시된 바와 같이, 절연부재(30')를 인쇄회로기판(10)에 부착한 이후에 절연부재(30')의 외측면을 덮는 도전성 코팅층(40)을 형성하는 과정에서 도전성 코팅층(40)과 그라운드 패드(11)가 연결될 수 있다.
이처럼, 전술한 본 발명의 실시예들에 따른 전자파 차폐구조(1. 1')는 절연성 물질의 사출 성형 등을 통해 원하는 형상으로 절연부재(30, 30')를 미리 성형하고, 미리 성형된 절연부재(30, 30')를 인쇄회로기판(10)에 부착한 후에 도전성 코팅층(40)을 형성하여, 절연부재(30, 30')의 내측에 배치된 다수의 소자(111, 112)를 차폐할 수 있다.
이처럼, 다양하고 복잡한 형상의 차폐 영역에 대응하는 절연부재(30, 30')를 용이하게 제작함으로써 고집적화된 소자들을 간단한 공정만으로 용이하게 차폐할 수 있으며, 전자파 차폐구조(1)의 전체적인 구조를 컴팩트하게 구성함으로써 전자파 차폐구조를 포함하는 전자기기의 구조 역시 컴팩트하게 구성할 수 있다.
또한, 절연부재(30, 30')는 탄성을 가지는 재질로 이루어질 수 있는바 외부 충격이나 굽힘에도 구조적 안정성을 유지할 수 있으며, 리워크시 접착부(20)에 부착된 절연부재(30, 30')를 물리력에 의해 쉽게 제거할 수 있다.
이상에서는 본 발명의 다양한 실시예를 각각 개별적으로 설명하였으나, 각 실시예들은 반드시 단독으로 구현되어야만 하는 것은 아니며, 각 실시예들의 구성 및 동작은 적어도 하나의 다른 실시예들과 조합되어 구현될 수도 있다.
또한, 이상에서는 본 발명의 바람직한 실시예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되서는 안될 것이다.
1; 전자파 차폐구조
10; 인쇄회로기판
11; 그라운드 패드
111, 112; 소자
20; 접착부
201; 접착 소재
30; 절연부재
301; 상면부
302; 측벽부
303; 돌출부
S1, S2; 수용 홈
40; 도전성 코팅층
400; 도전성 코팅부
41; 연결부

Claims (17)

  1. 다수의 소자가 실장되고 상기 다수의 소자를 둘러싸는 그라운드 패드를 구비한 인쇄회로기판;
    미리 성형된(pre-molded) 절연성 물질로 구성되며, 상기 인쇄회로기판에 부착되어 상기 다수의 소자를 감싸는 절연부재; 및
    상기 절연부재의 외측면을 덮는 도전성 코팅층;을 포함하고,
    상기 도전성 코팅층은 상기 그라운드 패드와 연결되고,
    상기 절연부재는 상기 인쇄회로기판과 마주하는 일면에 형성되어 상기 다수의 소자를 수용하는 다수의 수용 홈을 포함하고,
    상기 절연부재는,
    상기 다수의 소자의 상측에 배치되는 상면부;
    상기 상면부의 둘레를 따라 배치되어 상기 다수의 소자를 둘러싸는 측벽부;를 포함하고,
    상기 다수의 수용 홈은 상기 측벽부의 내측에 형성되고,
    상기 절연부재는, 상기 측벽부의 내측에 배치되며 상기 상면부로부터 상기 인쇄회로기판을 향해 돌출되어 상기 다수의 수용 홈을 구획하는 적어도 하나의 돌출부를 포함하고,
    상기 적어도 하나의 돌출부는 상기 다수의 수용 홈이 서로 연통하도록 적어도 일부분이 상기 인쇄회로기판과 이격되는 전자파 차폐구조.
  2. 제1항에 있어서,
    상기 절연부재와 상기 인쇄회로기판 사이에 배치되어 상기 절연부재를 상기 인쇄회로기판에 부착시키는 접착부를 더 포함하고,
    상기 그라운드 패드는 상기 절연부재를 둘러싸는 형상으로 상기 인쇄회로기판의 일면에 형성되고,
    상기 도전성 코팅층은 상기 그라운드 패드의 적어도 일부분을 덮는 전자파 차폐구조.
  3. 제2항에 있어서,
    상기 접착부는 상기 인쇄회로기판의 일면에서 상기 그라운드 패드의 둘레를 따라 상기 그라운드 패드의 안쪽에 형성되고,
    상기 다수의 수용 홈은 상기 다수의 소자의 형상과 대응하는 형상으로 구성되는 전자파 차폐구조.
  4. 제3항에 있어서,
    상기 접착부는 상기 측벽부와 상기 인쇄회로기판 사이에 배치되는 전자파 차폐구조.
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
KR1020180011452A 2018-01-30 2018-01-30 전자파 차폐구조 및 그 제조방법 KR102488875B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180011452A KR102488875B1 (ko) 2018-01-30 2018-01-30 전자파 차폐구조 및 그 제조방법
US16/966,446 US11013155B2 (en) 2018-01-30 2019-01-30 Electromagnetic wave shielding structure and manufacturing method therefor
PCT/KR2019/001285 WO2019151768A1 (ko) 2018-01-30 2019-01-30 전자파 차폐구조 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180011452A KR102488875B1 (ko) 2018-01-30 2018-01-30 전자파 차폐구조 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20190092085A KR20190092085A (ko) 2019-08-07
KR102488875B1 true KR102488875B1 (ko) 2023-01-17

Family

ID=67478407

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180011452A KR102488875B1 (ko) 2018-01-30 2018-01-30 전자파 차폐구조 및 그 제조방법

Country Status (3)

Country Link
US (1) US11013155B2 (ko)
KR (1) KR102488875B1 (ko)
WO (1) WO2019151768A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114205989A (zh) * 2020-09-17 2022-03-18 欣兴电子股份有限公司 电路板及其制造方法
TWI736421B (zh) 2020-09-17 2021-08-11 欣興電子股份有限公司 電路板及其製造方法
CN112490218B (zh) * 2020-12-14 2024-04-16 甬矽电子(宁波)股份有限公司 具有电磁屏蔽的封装结构和封装结构制作方法
CN112822834A (zh) * 2021-02-25 2021-05-18 京东方科技集团股份有限公司 一种电路板及电子设备
US12021003B2 (en) * 2021-08-12 2024-06-25 Marvell Asia Pte, Ltd. Semiconductor device package with semiconductive thermal pedestal
CN114206090B (zh) * 2021-11-30 2024-04-16 四川天邑康和通信股份有限公司 一种能够有效解决pon/全光网关发热和屏蔽信号互绕的方法
KR20240079889A (ko) * 2022-11-29 2024-06-05 엔트리움 주식회사 전자 장치의 보드 레벨의 전자파 차단층 형성방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160270213A1 (en) * 2015-02-11 2016-09-15 Apple Inc. Low-profile space-efficient shielding for sip module

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6427298A (en) * 1987-07-23 1989-01-30 Uniden Kk Shielding structure for circuit device on substrate
KR20050048701A (ko) * 2003-11-19 2005-05-25 조인셋 주식회사 다기능 금속 실드 케이스 및 그 제조방법
TWI382519B (zh) 2008-04-21 2013-01-11 Advanced Semiconductor Eng 利用外蓋之電子元件封裝模組
KR101288284B1 (ko) * 2010-10-27 2013-07-26 삼성전기주식회사 반도체 패키지 제조 방법
US8279625B2 (en) 2010-12-14 2012-10-02 Apple Inc. Printed circuit board radio-frequency shielding structures
US9179538B2 (en) 2011-06-09 2015-11-03 Apple Inc. Electromagnetic shielding structures for selectively shielding components on a substrate
KR20140083084A (ko) 2012-12-21 2014-07-04 에스케이하이닉스 주식회사 전자파 차폐층을 갖는 반도체 패키지 및 그 제조방법
US8987872B2 (en) 2013-03-11 2015-03-24 Qualcomm Incorporated Electromagnetic interference enclosure for radio frequency multi-chip integrated circuit packages
KR20130036036A (ko) * 2013-03-19 2013-04-09 삼성전기주식회사 반도체 패키지
JP2015065343A (ja) 2013-09-25 2015-04-09 タツタ電線株式会社 シールド収容体、プリント回路板、電子機器、及び、シールド収容体の製造方法
KR102163707B1 (ko) 2013-11-14 2020-10-08 에스케이하이닉스 주식회사 전자기간섭 차폐층을 갖는 반도체 패키지 및 테스트 방법
KR20160044953A (ko) 2014-10-16 2016-04-26 삼성전기주식회사 반도체 패키지 모듈
US9666538B1 (en) * 2016-03-10 2017-05-30 Analog Devices, Inc. Semiconductor package with barrier for radio frequency absorber
US10624248B2 (en) 2016-04-08 2020-04-14 Samsung Electronics Co., Ltd. EMI shielding structure and manufacturing method therefor
KR102572559B1 (ko) * 2017-01-25 2023-09-01 삼성전자주식회사 전자파 차폐구조
KR102551657B1 (ko) 2016-12-12 2023-07-06 삼성전자주식회사 전자파 차폐구조 및 그 제조방법
KR20180000668A (ko) * 2017-01-26 2018-01-03 천종옥 솔리드 스테이트 드라이브

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160270213A1 (en) * 2015-02-11 2016-09-15 Apple Inc. Low-profile space-efficient shielding for sip module

Also Published As

Publication number Publication date
WO2019151768A1 (ko) 2019-08-08
US11013155B2 (en) 2021-05-18
KR20190092085A (ko) 2019-08-07
US20200367393A1 (en) 2020-11-19

Similar Documents

Publication Publication Date Title
KR102488875B1 (ko) 전자파 차폐구조 및 그 제조방법
US11355449B2 (en) Semiconductor device having EMI shielding structure and related methods
CN109411423B (zh) 半导体封装件及包括半导体封装件的电子装置
US7109410B2 (en) EMI shielding for electronic component packaging
KR101616625B1 (ko) 반도체 패키지 및 그 제조방법
US8093691B1 (en) System and method for RF shielding of a semiconductor package
US20040217472A1 (en) Low cost chip carrier with integrated antenna, heat sink, or EMI shielding functions manufactured from conductive loaded resin-based materials
US20070176281A1 (en) Semiconductor package
KR102186203B1 (ko) 패키지 온 패키지 장치 및 이의 제조 방법
CN111244067B (zh) 半导体封装、具有封装内隔室屏蔽的半导体封装及其制作方法
US10923435B2 (en) Semiconductor package with in-package compartmental shielding and improved heat-dissipation performance
CN112271165A (zh) 半导体封装结构及其制造方法和半导体器件
US10347571B1 (en) Intra-package interference isolation
US20150085462A1 (en) Electromagnetic interference shielding material, electromagnetic interference shielding device, method for making the electromagnetic interference shielding device, electromagnetic interference shielding package module and appliance
US20200168557A1 (en) Semiconductor package and fabrication method thereof
US20090260872A1 (en) Module for packaging electronic components by using a cap
US20090184404A1 (en) Electromagnetic shilding structure and manufacture method for multi-chip package module
CN103579201A (zh) 采用导电封装材料的半导体器件电磁屏蔽结构及制作方法
KR101565690B1 (ko) 회로기판, 회로기판 제조방법, 전자부품 패키지 및 전자부품 패키지 제조방법
US20120248585A1 (en) Electromagnetic interference shielding structure for integrated circuit substrate and method for fabricating the same
WO2008062982A1 (en) Electromagnetic shielding device, radio frequency module having the same, and method of manufacturing the radio frequency module
US10896880B2 (en) Semiconductor package with in-package compartmental shielding and fabrication method thereof
US20180145397A1 (en) High-frequency module
KR20190009689A (ko) 안테나 소자를 구비한 전자 장치 및 그 제조방법
JP2010258137A (ja) 高周波モジュールおよびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant