KR102484644B1 - 전계 발광 표시장치 - Google Patents

전계 발광 표시장치 Download PDF

Info

Publication number
KR102484644B1
KR102484644B1 KR1020170167690A KR20170167690A KR102484644B1 KR 102484644 B1 KR102484644 B1 KR 102484644B1 KR 1020170167690 A KR1020170167690 A KR 1020170167690A KR 20170167690 A KR20170167690 A KR 20170167690A KR 102484644 B1 KR102484644 B1 KR 102484644B1
Authority
KR
South Korea
Prior art keywords
light emitting
dummy
emitting layer
bank
area
Prior art date
Application number
KR1020170167690A
Other languages
English (en)
Other versions
KR20190067593A (ko
Inventor
정낙윤
이상빈
최정묵
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020170167690A priority Critical patent/KR102484644B1/ko
Priority to US16/208,954 priority patent/US10629663B2/en
Priority to CN201811488283.3A priority patent/CN109904333B/zh
Publication of KR20190067593A publication Critical patent/KR20190067593A/ko
Application granted granted Critical
Publication of KR102484644B1 publication Critical patent/KR102484644B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H10K50/125—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers specially adapted for multicolour light emission, e.g. for emitting white light
    • H10K50/13—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers specially adapted for multicolour light emission, e.g. for emitting white light comprising stacked EL layers within one EL unit
    • H01L51/504—
    • H01L27/3211—
    • H01L27/3246—
    • H01L51/5203—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/88—Dummy elements, i.e. elements having non-functional features
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/351—Thickness
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H10K50/822—Cathodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8052—Cathodes
    • H10K59/80521—Cathodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
    • H10K71/13—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing
    • H10K71/135—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing using ink-jet printing

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 액티브 영역 및 더미 영역을 포함하는 기판; 상기 기판 상에 구비되어 상기 액티브 영역에 복수의 발광 영역을 정의하고 상기 더미 영역에 복수의 더미 발광 영역을 정의하는 뱅크; 상기 복수의 더미 발광 영역에 각각 구비되어 있는 더미 발광층; 상기 더미 발광층의 아래에 구비된 제1 전극; 및 상기 더미 발광층의 위에 구비된 제2 전극을 포함하여 이루어지고, 상기 더미 발광층은 상기 제1 전극과 상기 제2 전극 사이의 전계에 의해서 발광되지 않는 두께를 가지도록 구비되어 있는 전계 발광 표시장치에 관한 것으로서,
본 발명에 따르면, 더미 영역(DA)에 형성되는 더미 발광층이 제1 전극과 제2 전극 사이의 전계에 의해서 발광되지 않는 두께를 가지도록 구비됨으로써, 상기 더미 영역(DA)에서 광누설이 방지되어 표시 품질이 향상될 수 있다.

Description

전계 발광 표시장치{Electroluminescent Display Device}
본 발명은 전계 발광 표시장치에 관한 것으로서, 보다 구체적으로는 액티브 영역에서 균일한 발광을 얻을 수 있는 전계 발광 표시장치에 관한 것이다.
전계 발광 표시장치는 두 개의 전극 사이에 발광층이 형성된 구조로 이루어져, 상기 두 개의 전극 사이의 전계에 의해 상기 발광층이 발광함으로써 화상을 표시하는 장치이다.
상기 발광층은 전자와 정공의 결합에 의해 엑시톤(exciton)이 생성되고 생성된 엑시톤이 여기상태(excited state)에서 기저상태(ground state)로 떨어지면서 발광을 하는 유기물로 이루어질 수도 있고, 퀀텀 도트(Quantum dot)와 같은 무기물로 이루어질 수도 있다.
이하, 도면을 참조로 하여 종래의 전계 발광 표시장치에 대해서 설명하기로 한다.
도 1은 종래의 전계 발광 표시장치의 개략적인 단면도이다.
도 1에서 알 수 있듯이, 종래의 전계 발광 표시장치는 기판(10), 회로 소자층(20), 제1 전극(30), 뱅크(40), 및 발광층(50)을 포함하여 이루어진다.
상기 회로 소자층(20)은 상기 기판(10) 상에 형성되어 있다. 상기 회로 소자층(20)에는 각종 신호 배선들, 박막 트랜지스터, 및 커패시터 등이 형성되어 있다.
상기 제1 전극(30)은 상기 회로 소자층(20) 상에 형성되어 있다. 상기 제1 전극(30)은 화소 별로 패턴 형성되어 있으며, 전계 발광 표시장치의 양극(Anode)으로 기능한다.
상기 뱅크(40)는 매트릭스 구조로 형성되어 발광 영역을 정의한다.
상기 발광층(50)은 상기 뱅크(40)에 의해 정의된 발광 영역에 형성되어 있다.
이와 같은 종래의 전계 발광 표시장치의 경우 상기 기판(10)의 중앙부 영역과 상기 기판(10)의 가장자리 영역 사이에 발광이 균일하지 못한 문제가 발생할 수 있다.
상기 화소를 형성하기 위해서는 다수의 적층 공정과 다수의 마스크 공정이 수행된다. 이때, 적층 공정과 마스크 공정의 특성상 상기 기판(10)의 중앙부 영역과 상기 기판(10)의 가장자리 영역 사이에 공정 오차가 발생할 가능성이 있고, 그 경우 상기 기판(10)의 중앙부 영역의 화소와 상기 기판(10)의 가장자리 영역의 화소 사이에 발광이 균일하지 않게 될 수 있다.
예를 들어, 상기 발광층(50)을 잉크젯 공정으로 형성할 경우 상기 발광층(50)의 건조가 상기 기판(10)의 중앙부 영역과 상기 기판(10)의 가장자리 영역 사이에 차이가 발생할 수 있다. 이 경우, 상기 기판(10)의 중앙부 영역의 화소와 상기 기판(10)의 가장자리 영역의 화소 사이에 발광이 불균일하게 된다.
본 발명은 전술한 종래의 문제점을 해결하기 위해 고안된 것으로서, 본 발명은 화상을 표시하는 액티브 영역 전체에서 발광이 균일하게 일어나는 전계 발광 표시장치를 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위해서, 본 발명은 액티브 영역 및 더미 영역을 포함하는 기판; 상기 기판 상에 구비되어 상기 액티브 영역에 복수의 발광 영역을 정의하고 상기 더미 영역에 복수의 더미 발광 영역을 정의하는 뱅크; 상기 복수의 발광 영역에 각각 구비되어 있는 발광층; 및 상기 복수의 더미 발광 영역에 각각 구비되어 있는 더미 발광층을 포함하여 이루어지고, 상기 더미 발광층의 두께는 상기 발광층의 두께보다 두껍게 구비되어 있는 전계 발광 표시장치를 제공한다.
본 발명은 또한, 액티브 영역 및 더미 영역을 포함하는 기판; 상기 기판 상에 구비되어 상기 액티브 영역에 복수의 발광 영역을 정의하고 상기 더미 영역에 복수의 더미 발광 영역을 정의하는 뱅크; 상기 복수의 더미 발광 영역에 각각 구비되어 있는 더미 발광층; 상기 더미 발광층의 아래에 구비된 제1 전극; 및 상기 더미 발광층의 위에 구비된 제2 전극을 포함하여 이루어지고, 상기 더미 발광층은 상기 제1 전극과 상기 제2 전극 사이의 전계에 의해서 발광되지 않는 두께를 가지도록 구비되어 있는 전계 발광 표시장치를 제공한다.
본 발명에 따르면, 액티브 영역(AA)의 외곽에 더미 영역(DA)을 형성함으로써, 제조 공정상 오차가 발생한다 하여도 그 오차가 상기 액티브 영역(AA) 내부에 발생하지 않고 상기 더미 영역(DA)에 발생하도록 하여, 액티브 영역(AA) 전체에서 발광이 균일하게 일어난다.
특히, 본 발명에 따르면, 더미 영역(DA)에 형성되는 더미 발광층이 제1 전극과 제2 전극 사이의 전계에 의해서 발광되지 않는 두께를 가지도록 구비됨으로써, 상기 더미 영역(DA)에서 광누설이 방지되어 표시 품질이 향상될 수 있다.
도 1은 종래의 전계 발광 표시장치의 개략적인 단면도이다.
도 2는 본 발명의 일 실시예에 따른 전계 발광 표시장치의 개략적인 평면도이다.
도 3은 본 발명의 일 실시예에 따른 전계 발광 표시장치의 개략적인 단면도이다.
도 4는 본 발명의 일 실시예에 따른 전계 발광 표시장치에서 액티브 영역과 더미 영역의 모습을 도시한 개략적인 평면도이다.
도 5는 본 발명의 다른 실시예에 따른 전계 발광 표시장치의 개략적인 단면도이다.
도 6은 본 발명의 또 다른 실시예에 따른 전계 발광 표시장치의 개략적인 단면도이다.
도 7은 본 발명의 또 다른 실시예에 따른 전계 발광 표시장치의 개략적인 단면도이다.
도 8은 본 발명의 또 다른 실시예에 따른 전계 발광 표시장치의 개략적인 단면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급한 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
시간 관계에 대한 설명일 경우, 예를 들어, '~후에', '~에 이어서', '~다음에', '~전에' 등으로 시간적 선후 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.
제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성 요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.
본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
이하, 도면을 참조로 본 발명의 바람직한 실시예에 대해서 상세히 설명하기로 한다.
도 2는 본 발명의 일 실시예에 따른 전계 발광 표시장치의 개략적인 평면도이다.
도 2에서 알 수 있듯이, 본 발명의 일 실시예에 따른 전계 발광 표시장치는 액티브 영역(AA), 더미 영역(DA), 및 패드 영역(PA)을 포함하여 이루어진다.
상기 액티브 영역(AA)은 화상을 표시하는 표시 영역으로 기능한다. 상기 액티브 영역(AA)에는 복수의 화소가 구비되어 있고, 복수의 화소 각각에는 발광 영역이 구비되어 있다.
구체적으로, 상기 액티브 영역(AA)에 구비된 화소에는 게이트 배선(gate line), 데이터 배선(data line), 전원 배선(power line), 및 기준 배선(reference line) 등의 신호 배선이 형성되어 있고, 상기 신호 배선을 통해 인가되는 신호의 전달을 스위칭하기 위한 복수의 박막 트랜지스터가 형성되어 있고, 그리고, 상기 복수의 박막 트랜지스터에 의해 구동되어 발광을 일으키는 발광소자가 형성되어 있다.
상기 더미 영역(DA)은 상기 액티브 영역(AA)을 둘러싸도록 구비되어 있다.
구체적으로, 상기 더미 영역(DA)은 상기 액티브 영역(AA)의 상하좌우 외곽에 구비되어 있다. 상기 더미 영역(DA)에는 복수의 더미 화소가 구비되어 있고, 복수의 더미 화소 각각에는 더미 발광 영역이 구비되어 있다. 상기 더미 영역(DA)은 화상을 표시하는 표시 영역이 아니기 때문에, 상기 더미 영역(DA)에 구비된 더미 화소는 상기 액티브 영역(AA)에 구비된 화소와는 상이한 구조로 이루어진다. 예를 들어, 상기 더미 영역(DA)에 구비된 더미 화소는 상기 신호 배선, 박막 트랜지스터, 및 발광소자 중 적어도 하나를 구비하지 않거나 또는 불완전하게 구비함으로써, 상기 더미 영역(DA)에 구비된 더미 화소에서는 발광이 일어나지 않게 된다. 상기 더미 영역(DA)에서 발광이 일어나면 상기 더미 영역(DA)에서 발생된 누설광에 의해서 전계 발광 표시장치의 표시품질이 저하될 수 있다.
이와 같은 더미 영역(DA)은 상기 액티브 영역(AA)의 중앙부와 외곽부 사이의 공정 오차 발생을 방지하는 역할을 한다. 이에 대해서 구체적으로 설명하면 다음과 같다.
상기 액티브 영역(AA)에 복수의 화소를 형성하기 위해서는 다수의 적층 공정과 다수의 마스크 공정이 수행된다. 상기 적층 공정은 물리적 증착 공정, 화학적 증착 공정, 코팅 공정, 또는 잉크젯 공정 등을 통해서 소정의 절연층, 금속층, 또는 유기층 등을 형성하는 공정이고, 상기 마스크 공정은 상기 적층 공정에 의해 형성된 절연층, 금속층, 또는 유기층 등을 당업계에 공지된 포토리소그라피 공정을 통해 소정의 형태로 패턴 형성하는 공정이다.
이와 같이 상기 액티브 영역(AA)에 다수의 적층 공정과 다수의 마스크 공정을 수행할 경우 공정 특성상 상기 액티브 영역(AA)의 중앙부와 가장자리 사이에 공정 오차가 발생할 가능성이 있다. 따라서, 상기 액티브 영역(AA)의 가장자리에 상기 더미 영역(DA)을 형성함으로써, 상기 오차가 발생한다 하여도 그 오차가 상기 액티브 영역(AA) 내부에 발생하지 않고 상기 더미 영역(DA)에 발생하도록 한다.
특히, 상기 발광소자 내의 발광층을 잉크젯 공정으로 형성할 경우 상기 발광층의 건조가 기판의 중앙부와 가장자리 사이에 차이가 발생할 수 있는데, 이 경우에 상기 더미 영역(DA)이 구비되지 있지 않으면 상기 액티브 영역(AA)의 중앙부와 가장자리 사이의 발광이 균일하지 않게 되는 문제가 발생할 수 있다.
따라서, 상기 액티브 영역(AA)의 외곽에 상기 더미 영역(DA)이 형성됨으로써, 상기 발광소자 내의 발광층을 잉크젯 공정으로 형성할 경우에 있어서 상기 액티브 영역(AA)과 상기 더미 영역(DA) 사이에 상기 발광층의 건조가 불균일하게 될 수는 있지만 상기 액티브 영역(AA) 내부에서는 전체적으로 상기 발광층의 건조가 균일하게 될 수 있다.
상기 패드 영역(PA)은 상기 더미 영역(DA)의 외곽에 구비되어 있다.
상기 패드 영역(PA)에는 게이트 구동부 또는 데이터 구동부 등의 회로 구동부가 마련되어 있다. 상기 회로 구동부는 상기 더미 영역(DA)의 상하좌우 중 적어도 하나의 외곽에 형성될 수 있다. 상기 패드 영역(PA)에 마련되는 회로 구동부는 상기 더미 영역(DA)을 경유하여 상기 액티브 영역(AA) 내에 회로 소자에 연결되어 있다.
도 3은 본 발명의 일 실시예에 따른 전계 발광 표시장치의 개략적인 단면도이다.
도 3에서 알 수 있듯이, 본 발명의 일 실시예에 따른 전계 발광 표시장치는 기판(100) 상에 구비된 액티브 영역(AA) 및 더미 영역(DA)을 포함하여 이루어진다.
상기 기판(100)은 유리 또는 플라스틱으로 이루어질 수 있지만, 반드시 그에 한정되는 것은 아니다. 상기 기판(100)은 투명한 재료로 이루어질 수도 있고 불투명한 재료로 이루어질 수도 있다.
본 발명의 일 실시예에 따른 전계 발광 표시장치는 발광된 광이 상부쪽으로 방출되는 소위 상부 발광(Top emisison) 방식으로 이루어질 수 있고, 그 경우 상기 기판(100)의 재료로는 투명한 재료뿐만 아니라 불투명한 재료가 이용될 수 있다. 또한, 본 발명의 일 실시예에 따른 전계 발광 표시장치는 발광된 광이 하부쪽으로 방출되는 소위 하부 발광(Bottom emisison) 방식으로 이루어질 수도 있고, 그 경우 상기 기판(100)의 재료로는 투명한 재료가 이용될 수 있다.
상기 기판(100) 상의 액티브 영역(AA)에는 회로 소자층(200), 제1 전극(300), 뱅크(400), 발광층(510, 520, 530), 및 제2 전극(600)이 형성되어 있다.
상기 회로 소자층(200)은 상기 기판(100) 상에 형성되어 있다. 상기 회로 소자층(200)은 액티브층(210), 게이트 절연막(220), 게이트 전극(230), 층간 절연막(240), 소스 전극(250a), 드레인 전극(250b), 패시베이션층(260), 및 평탄화층(270)을 포함하여 이루어진다.
상기 액티브층(210)은 상기 기판(100) 상에 형성되어 있다. 상기 액티브층(210)은 실리콘계 반도체 물질 또는 산화물 반도체 물질로 이루어질 수 있지만, 반드시 그에 한정되는 것은 아니다. 한편, 도시하지는 않았지만, 상기 기판(100)과 상기 액티브층(210) 사이에 차광층이 추가로 구비되어 상기 액티브층(210)으로 광이 진입하는 것을 차단함으로써 상기 액티브층(210)을 열화시키는 것을 방지할 수 있다.
상기 게이트 절연막(220)은 상기 액티브층(210) 상에 형성되어, 상기 액티브층(210)과 상기 게이트 전극(230)을 절연시킨다.
상기 게이트 전극(230)은 상기 게이트 절연막(220) 상에 형성되어 있다.
상기 층간 절연막(240)은 상기 게이트 전극(230) 상에 형성되어, 상기 게이트 전극(230)을 상기 소스/드레인 전극(250a, 250b)과 절연시킨다.
상기 소스 전극(250a)과 상기 드레인 전극(250b)은 상기 층간 절연막(240) 상에서 서로 마주하면서 이격되어 있다. 상기 소스 전극(250a)과 상기 드레인 전극(250b)은 각각 상기 층간 절연막(240)과 게이트 절연막(220) 상에 구비된 콘택홀을 통해서 상기 액티브층(210)의 일단과 타단에 연결되어 있다.
상기 패시베이션층(260)은 상기 소스 전극(250a)과 상기 드레인 전극(250b) 상에 구비되어, 박막 트랜지스터를 보호한다.
상기 평탄화층(270)은 상기 패시베이션층(260) 상에 형성되어 상기 기판(100) 위의 표면을 평탄화시킨다.
이와 같이, 상기 회로 소자층(200)은 상기 게이트 전극(230), 상기 액티브층(210), 상기 소스 전극(250a), 및 상기 드레인 전극(250b)을 구비한 박막 트랜지스터를 포함하여 이루어진다. 도 3에는 게이트 전극(230)이 액티브층(210)의 위에 형성되는 탑 게이트(Top Gate) 구조의 박막 트랜지스터를 도시하였지만, 반드시 그에 한정되는 것은 아니고, 게이트 전극(230)이 액티브층(210)의 아래에 형성되는 바텀 게이트(Bottom Gate) 구조의 박막 트랜지스터가 상기 회로 소자층(200)에 형성될 수도 있다.
상기 회로 소자층(200)에는 각종 신호 배선들, 박막 트랜지스터, 및 커패시터 등을 포함하는 회로 소자가 화소 별로 구비되어 있다. 상기 신호 배선들은 게이트 배선, 데이터 배선, 전원 배선, 및 기준 배선을 포함하여 이루어질 수 있고, 상기 박막 트랜지스터는 스위칭 박막 트랜지스터, 구동 박막 트랜지스터 및 센싱 박막 트랜지스터를 포함하여 이루어질 수 있다. 도 3에 도시한 박막 트랜지스터는 상기 구동 박막 트랜지스터에 해당한다.
상기 스위칭 박막 트랜지스터는 상기 게이트 배선에 공급되는 게이트 신호에 따라 스위칭되어 상기 데이터 배선으로부터 공급되는 데이터 전압을 상기 구동 박막 트랜지스터에 공급하는 역할을 한다.
상기 구동 박막 트랜지스터는 상기 스위칭 박막 트랜지스터로부터 공급되는 데이터 전압에 따라 스위칭되어 상기 전원 배선에서 공급되는 전원으로부터 데이터 전류를 생성하여 상기 제1 전극(300)에 공급하는 역할을 한다.
상기 센싱 박막 트랜지스터는 화질 저하의 원인이 되는 상기 구동 박막 트랜지스터의 문턱 전압 편차를 센싱하는 역할을 하는 것으로서, 상기 게이트 배선 또는 별도의 센싱 배선에서 공급되는 센싱 제어 신호에 응답하여 상기 구동 박막 트랜지스터의 전류를 상기 기준 배선으로 공급한다.
상기 커패시터는 상기 구동 박막 트랜지스터에 공급되는 데이터 전압을 한 프레임 동안 유지시키는 역할을 하는 것으로서, 상기 구동 박막 트랜지스터의 게이트 단자 및 소스 단자에 각각 연결된다.
본 발명의 일 실시예에 따른 전계 발광 표시장치가 상부 발광 방식으로 이루어진 경우에는 상기 박막 트랜지스터가 상기 발광층(500)의 하부에 배치된다 하여도 상기 박막 트랜지스터에 의해 광 방출이 영향을 받지 않기 때문에, 상기 박막 트랜지스터가 상기 발광층(500)의 하부에 배치될 수 있다.
상기 제1 전극(300)은 상기 회로 소자층(200) 상에 형성되어 있다.
상기 제1 전극(300)은 복수의 화소(P1, P2, P3) 별로 패턴 형성되어 있으며, 전계 발광 표시장치의 양극(Anode)으로 기능할 수 있다.
본 발명의 일 실시예에 따른 전계 발광 표시장치가 상부 발광 방식으로 이루어진 경우 상기 제1 전극(300)은 상기 발광층(500)에서 발광된 광을 상부쪽으로 반사시키기 위한 반사물질을 포함하여 이루어질 수 있다. 이 경우, 상기 제1 전극(300)은 투명한 도전물질과 상기 반사물질의 적층구조로 이루어질 수 있다. 본 발명의 일 실시예에 따른 전계 발광 표시장치가 하부 발광 방식으로 이루어진 경우 상기 제1 전극(300)은 투명한 도전물질로 이루어진다.
상기 제1 전극(300)은 상기 평탄화층(270)과 상기 패시베이션층(260)에 구비된 콘택홀을 통해서 상기 박막 트랜지스터의 드레인 전극(250b)과 연결되어 있다. 경우에 따라서 상기 제1 전극(300)이 상기 평탄화층(270)과 상기 패시베이션층(260)에 구비된 콘택홀을 통해서 상기 박막 트랜지스터의 소스 전극(250a)과 연결되는 것도 가능하다.
상기 뱅크(400)는 복수의 화소(P1, P2, P3) 사이에 형성되어 있다. 상기 뱅크(400)는 전체적으로 매트릭스 구조로 형성되면서 개별 화소(P1, P2, P3) 내에 발광 영역을 정의한다.
상기 뱅크(400)는 상기 제1 전극(300)의 양끝단을 가리면서 상기 평탄화층(270) 상에 형성되어 있다. 따라서, 복수의 화소(P1, P2, P3) 별로 패턴 형성된 복수의 제1 전극(300)들이 상기 뱅크(400)에 의해 절연될 수 있다.
상기 발광층(510, 520, 530)은 상기 제1 전극(300) 상에 형성되어 있다. 상기 발광층(510, 520, 530)은 상기 뱅크(400)에 의해 정의된 발광 영역에 형성되어 있다. 구체적으로, 상기 발광층(510, 520, 530)은 제1 화소(P1) 내의 제1 발광 영역에 구비된 제1 발광층(510), 제2 화소(P2) 내의 제2 발광 영역에 구비된 제2 발광층(520), 및 제3 화소(P3) 내의 제3 발광 영역에 구비된 제3 발광층(530)을 포함하여 이루어진다.
상기 제1 발광층(510), 제2 발광층(520) 및 제3 발광층(530)은 서로 상이한 색상의 광을 발광하도록 구비될 수 있다. 예로서, 상기 제1 발광층(510)은 적색의 광을 발광하도록 구비될 수 있고, 상기 제2 발광층(520)은 녹색의 광을 발광하도록 구비될 수 있고, 상기 제3 발광층(530)은 청색의 광을 발광하도록 구비될 수 있다. 다만, 반드시 그에 한정되는 것은 아니고, 상기 제1 발광층(510), 제2 발광층(520) 및 제3 발광층(530)이 서로 동일한 백색(White)의 광을 발광하도록 구비될 수도 있으며, 이 경우에는 상기 발광층(510, 520, 530)에서 발광된 광의 진행경로에 복수의 화소(P1, P2, P3)별로 컬러 필터가 추가로 구비될 수 있다.
상기 발광층(510, 520, 530)은 마스크를 이용한 증발법(evaporation)으로 복수의 화소(P1, P2, P3) 별로 패턴 형성될 수도 있고, 잉크젯 장비 등을 이용한 용액 공정으로 마스크 없이 복수의 화소(P1, P2, P3) 별로 패턴 형성될 수도 있다. 경우에 따라서, 상기 발광층(510, 520, 530)은 마스크를 이용하지 않고 증발법(evaporation)으로 복수의 화소(P1, P2, P3) 영역 및 그들 사이의 경계 영역에 전체적으로 형성될 수도 있으며, 이 경우 상기 발광층(510, 520, 530)은 백색(White)의 광을 발광하도록 구비될 수 있다. 즉, 상기 발광층(510, 520, 530)은 복수의 화소(P1, P2, P3) 사이의 경계 영역에 해당하는 상기 뱅크(400)의 상면에도 형성될 수 있다.
이와 같은 발광층(510, 520, 530)은 정공 주입층(Hole Injecting Layer), 정공 수송층(Hole Transporting Layer), 유기발광층(Organic Emitting Layer), 전자 수송층(Electron Transporting Layer), 및 전자 주입층(Electron Injecting Layer) 중 적어도 하나의 유기층을 포함하여 이루어질 수 있다.
상기 제2 전극(600)은 상기 발광층(510, 520, 530) 상에 형성되어 있으며, 전계 발광 표시장치의 음극(Cathode)으로 기능할 수 있다.
상기 제2 전극(600)은 상기 발광층(510, 520, 530) 뿐만 아니라 상기 뱅크(400) 상에도 형성될 수 있다. 따라서, 상기 제2 전극(600)은 복수의 화소(P1, P2, P3) 에 공통된 전압을 인가하는 공통 전극으로 기능할 수 있다.
상기 기판(100) 상의 더미 영역(DA)에는 회로 소자층(200), 제1 전극(300), 뱅크(400), 더미 발광층(500), 및 제2 전극(600)이 형성되어 있다.
상기 더미 영역(DA)에 형성된 회로 소자층(200)은 상기 액티브 영역(AA)에 형성된 회로 소자층(200)과 동일한 구조로 동일한 공정을 통해 형성될 수 있다.
다만, 반드시 그에 한정되는 것은 아니고, 상기 더미 영역(DA)에 형성된 회로 소자층(200)은 게이트 배선, 데이터 배선, 전원 배선, 및 기준 배선 등의 신호 배선 중 일부가 구비되지 않거나 또는 스위칭 박막 트랜지스터 및 구동 박막 트랜지스터 중 일부가 구비되지 않을 수 있으며, 그에 따라 상기 더미 영역(DA)에서 발광이 일어나지 않을 수 있다. 경우에 따라, 상기 더미 영역(DA)에 형성된 회로 소자층(200)은 스위칭 박막 트랜지스터 및 구동 박막 트랜지스터 중 어느 하나가 동작하지 않도록 불완전하게 구성될 수도 있다.
상기 더미 영역(DA)에 형성된 제1 전극(300)은 상기 액티브 영역(AA)에 형성된 제1 전극(300)과 동일한 구조로 동일한 공정을 통해 형성될 수 있다. 다만, 상기 더미 영역(DA)에는 상기 제1 전극(300)이 형성되지 않을 수도 있으며, 그에 따라 상기 더미 영역(DA)에서 발광이 일어나지 않을 수 있다. 경우에 따라서, 상기 더미 영역(DA)에 형성된 제1 전극(300)은 박막 트랜지스터의 드레인 전극(250b) 또는 소스 전극(250a)과 연결되지 않도록 구비되어 상기 더미 영역(DA)에서 발광이 일어나지 않을 수 있다.
상기 더미 영역(DA)에 형성된 뱅크(400)는 복수의 더미 화소(DP) 사이에 형성된다. 상기 더미 영역(DA)에 형성된 뱅크(400)는 개별 더미 화소(DP) 내에 더미 발광 영역을 정의한다. 도면에는 상기 더미 영역(DA)에 하나의 더미 화소(DP)만을 도시하였지만, 상기 더미 영역(DA)에는 복수의 더미 화소(DP)가 구비되어 있다. 상기 뱅크(400)는 상기 더미 영역(DA)에 구비된 제1 전극(300)의 양 끝단을 가리면서 상기 평탄화층(270) 상에 형성되어 있다. 따라서, 복수의 더미 화소(DP) 별로 형성된 복수의 제1 전극(300)들이 상기 뱅크(400)에 의해 절연될 수 있다.
상기 더미 영역(DA)에 형성된 뱅크(400)는 상기 액티브 영역(AA)에 형성된 뱅크(400)와 유사하게 전체적으로 매트릭스 구조로 형성되어 개별 더미 화소(DP) 내에 더미 발광 영역을 정의한다. 결국, 상기 뱅크(400)는 상기 액티브 영역(AA)과 상기 더미 영역(DA) 전체에서 매트릭스 구조로 형성된다.
상기 더미 영역(DA)에 형성된 더미 발광층(500)은 상기 액티브 영역(AA)에 형성된 발광층(510, 520, 530)과 상이한 구조로 형성된다.
전술한 바와 같이, 상기 액티브 영역(AA)에 형성된 발광층(510, 520, 530)은 제1 화소(P1) 내의 제1 발광 영역에 구비된 제1 발광층(510), 제2 화소(P2) 내의 제2 발광 영역에 구비된 제2 발광층(520), 및 제3 화소(P3) 내의 제3 발광 영역에 구비된 제3 발광층(530)을 포함하여 이루어진다. 즉, 상기 액티브 영역(AA)에는 개별 화소(P1, P2, P3)에 개별 발광층(510, 520, 530)이 형성되어 있다.
그에 반하여 상기 더미 영역(DA)에 형성된 더미 발광층(500)은 하나의 더미 화소(DP) 내의 하나의 더미 발광 영역에 구비된 제1 발광층(510), 제2 발광층(520), 및 제3 발광층(530)의 적층 구조로 이루어진다. 즉, 개별 더미 화소(DP)에 구비된 더미 발광층(500)에는 복수의 발광층(510, 520, 530)이 적층되어 있다. 이때, 상기 더미 영역(DA)에 구비된 제1 발광층(510)은 상기 액티브 영역(AA)에 구비된 제1 발광층(510)과 동일한 물질로 동일한 두께로 형성될 수 있고, 상기 더미 영역(DA)에 구비된 제2 발광층(520)은 상기 액티브 영역(AA)에 구비된 제2 발광층(520)과 동일한 물질로 동일한 두께로 형성될 수 있고, 상기 더미 영역(DA)에 구비된 제3 발광층(530)은 상기 액티브 영역(AA)에 구비된 제3 발광층(530)과 동일한 물질로 동일한 두께로 형성될 수 있다. 이와 같이, 상기 더미 발광층(500)를 상기 액티브 영역(AA)에 구비된 발광층(510, 520, 530)과 동일한 물질층의 적층 구조로 형성함으로써, 상기 더미 발광층(500)의 두께(h1)가 증가된다.
상기 더미 영역(DA)은 화상을 표시하는 표시 영역이 아니기 때문에, 상기 더미 영역(DA)에 구비된 더미 화소(DP)는 발광이 일어나지 않도록 구비된다. 상기 더미 영역(DA)에서 발광이 일어나면 상기 더미 영역(DA)에서 발생된 누설광에 의해서 전계 발광 표시장치의 표시품질이 저하될 수 있다.
이와 같이 상기 더미 화소(DP)에서 발광이 일어나지 않도록 하기 위해서, 상기 더미 영역(DA)에 구비된 회로 소자층(200)을 동작하지 않도록 구성하거나, 상기 더미 영역(DA)에 상기 제1 전극(300)을 구성하지 않거나, 또는 상기 더미 영역(DA)의 제1 전극(300)을 회로 소자층(200)과 연결하지 않을 수 있다.
본 발명의 일 실시예에 따르면, 상기 더미 화소(DP)에서 발광이 일어나지 않도록 하기 위한 방안으로서, 상기 더미 영역(DA)에 형성된 더미 발광층(500)에서 발광이 일어나지 않도록 하는 방안을 제공한다.
상기 더미 영역(DA)에 형성된 더미 발광층(500)에서 발광이 일어나기 위해서는, 상기 더미 영역(DA)에 구비된 제1 전극(300)과 제2 전극(600) 사이의 전계에 의해서 상기 더미 발광층(500)에서 전자와 정공이 결합하여 엑시톤(exciton)이 생성되어야 한다. 이와 같이 상기 더미 영역(DA)에 형성된 더미 발광층(500)에서 전자와 정공이 결합하기 위해서는 상기 제1 전극(300)과 제2 전극(600) 사이의 전압을 고려하여 상기 더미 발광층(500)의 두께(h1)를 설정해야 한다.
본 발명의 일 실시에에 따르면, 상기 제1 전극(300)과 제2 전극(600) 사이의 전압 범위에서는 그 내부에서 전자와 정공이 결합할 수 없도록 상기 더미 발광층(500)의 두께(h1)를 두껍게 형성함으로써, 상기 더미 발광층(500)에서 발광이 일어나지 않도록 한 것이다.
즉, 상기 제1 전극(300)과 제2 전극(600) 사이의 전압 범위를 상기 액티브 영역(AA) 내의 개별 발광층(510, 520, 530)의 두께(h2)에 적합하도록 설정함으로써, 상기 액티브 영역(AA) 내의 개별 발광층(510, 520, 530)에서는 발광이 일어나지만, 상기 더미 영역(DA) 내의 더미 발광층(500)에서는 발광이 일어나지 않게 된다.
따라서, 상기 더미 영역(DA) 내의 더미 발광층(500)의 두께(h1)는 상기 액티브 영역(AA) 내의 개별 발광층(510, 520, 530)의 두께(h2)보다 두껍다. 구체적으로, 상기 더미 발광층(500)의 두께(h1)는 상기 액티브 영역(AA) 내의 개별 발광층(510, 520, 530)의 두께(h2)의 1.5배 내지 3배의 범위를 가지는 것이 바람직할 수 있다. 만약, 상기 더미 발광층(500)의 두께(h1)가 상기 액티브 영역(AA) 내의 개별 발광층(510, 520, 530)의 두께(h2)의 1.5배 미만이 되면 상기 상기 더미 발광층(500)에서 발광이 일어날 가능성이 있고, 상기 더미 발광층(500)의 두께(h1)가 상기 액티브 영역(AA) 내의 개별 발광층(510, 520, 530)의 두께(h2)의 3배를 초과하면 상기 더미 발광층(500) 형성을 위한 공정 시간이 증가되고 재료비도 낭비되기 때문이다. 본 명세서에서 상기 더미 영역(DA) 내의 더미 발광층(500)의 두께(h1)는 상기 더미 발광층(500)의 영역 중에서 두께가 가장 얇은 영역의 두께를 의미하고, 상기 액티브 영역(AA) 내의 개별 발광층(510, 520, 530)의 두께(h2)는 상기 개별 발광층(510, 520, 530)의 영역 중에서 두께가 가장 얇은 영역의 두께를 의미한다.
상기 더미 발광층(500)은 도시된 바와 같이 제1 발광층(510), 제2 발광층(520), 및 제3 발광층(530)이 차례로 적층된 구조로 이루어질 수 있지만, 반드시 그에 한정되는 것은 아니고 상기 제1 발광층(510), 제2 발광층(520), 및 제3 발광층(530)의 적층 순서는 다양하게 변경될 수 있다.
또한, 상기 더미 발광층(500)은 상기 제1 발광층(510), 제2 발광층(520), 및 제3 발광층(530) 중에서 어느 두 개의 발광층이 적층된 구조로 이루어질 수도 있다.
상기 더미 영역(DA)에 형성된 제2 전극(600)은 상기 액티브 영역(AA)에 형성된 제2 전극(600)에서 연장된 구조로 형성될 수 있다. 다만, 상기 더미 영역(DA)에는 상기 제2 전극(600)이 형성되지 않을 수도 있으며, 그에 따라 상기 더미 영역(DA)에서 발광이 일어나지 않을 수 있다.
한편, 도시하지는 않았지만, 상기 더미 영역(DA)과 상기 액티브 영역(AA) 전체에서, 수분이나 외부의 공기가 침투하는 것을 방지하기 위해서 상기 제2 전극(600) 상에 봉지층(encapsulation layer)이 추가로 형성될 수 있다. 상기 봉지층은 무기절연물로 이루어질 수도 있고 무기절연물과 유기절연물이 교대로 적층된 구조로 이루어질 수도 있지만, 반드시 그에 한정되는 것은 아니다.
이와 같이 본 발명의 일 실시예에 따르면, 상기 제1 전극(300)과 제2 전극(600) 사이의 전압 범위에서 발광이 일어나지 않는 두께(h1)를 갖도록 더미 발광층(500)이 구비되기 때문에, 상기 더미 발광층(500)을 제외하고 상기 더미 영역(DA)의 다른 구성들, 예로서 상기 더미 영역(DA)의 회로 소자층(200)을 상기 액티브 영역(AA)의 대응하는 구성들, 예로서 상기 액티브 영역(AA)의 회로 소자층(200)과 동일한 구조로 형성하여도 상기 더미 영역(DA) 내의 더미 화소(DP)에서 발광이 일어나지 않게 된다. 따라서, 상기 더미 영역(DA)과 상기 액티브 영역(AA)의 제조 공정을 보다 쉽게 컨트롤 할 수 있다.
도 4는 본 발명의 일 실시예에 따른 전계 발광 표시장치에서 액티브 영역과 더미 영역의 모습을 도시한 개략적인 평면도이다.
도 4에서 알 수 있듯이, 기판(100) 상에는 액티브 영역(AA)이 구비되어 있고, 상기 액티브 영역(AA)의 외곽에는 더미 영역(DA)이 구비되어 있다. 도 4는 상기 기판(100)의 좌상측 영역을 간략하게 도시한 것이다.
상기 액티브 영역(AA)에는 제1 색상, 예로서 적색의 광을 방출하는 복수의 제1 화소(P1), 제2 색상, 예로서 녹색의 광을 방출하는 복수의 제2 화소(P2), 및 제3 색상, 예로서 청색의 광을 방출하는 복수의 제3 화소(P3)가 구비되어 있다.
상기 더미 영역(DA)에는 복수의 더미 화소(DP)가 구비되어 있다. 상기 더미 화소(DP)는 전술한 바와 같이 적어도 두 개의 발광층(510, 520, 530)의 적층구조로 이루어져 광을 방출하지 않도록 구비되어 있다.
상기 복수의 제1 화소(P1), 상기 복수의 제2 화소(P2), 상기 복수의 제3 화소(P3), 및 상기 복수의 더미 화소(DP)는 도시된 바와 같이 행렬로 배열될 수 있지만, 반드시 그에 한정되는 것은 아니다.
상기 복수의 제1 화소(P1)는 어느 하나의 열 내에서 일렬로 배열되고, 상기 복수의 제2 화소(P2)는 다른 하나의 열 내에서 일렬로 배열되고, 상기 복수의 제3 화소(P3)는 또 다른 하나의 열 내에서 일렬로 배열될 수 있지만, 반드시 그에 한정되는 것은 아니고, 당업계에 공지된 다양한 형태로 변경될 수 있다.
상기 복수의 더미 화소(DP) 중 일부는 상기 제1 화소(P1), 제2 화소(P2), 제3 화소(P3)가 배열된 열과 상이한 열에 배열될 수 있다. 또한, 상기 복수의 더미 화소(DP) 중 일부는 상기 제1 화소(P1), 제2 화소(P2), 제3 화소(P3)가 배열된 열과 동일한 열에 배열될 수 있다
상기 복수의 화소(P1, P2, P3)와 상기 복수의 더미 화소(DP)의 배열구조는 당업계에 공지된 다양한 형태로 변경될 수 있다.
도 5는 본 발명의 다른 실시예에 따른 전계 발광 표시장치의 개략적인 단면도로서, 이는 더미 발광층(500)의 구성이 변경된 것을 제외하고 전술한 도 3에 따른 전계 발광 표시장치와 동일하다. 따라서, 동일한 구성에 대해서 동일한 도면부호를 부여하였고, 이하에서는 상이한 구성에 대해서만 설명하기로 한다.
도 5에 따르면, 더미 영역(DA)의 더미 화소(DP)에 구비된 더미 발광층(500)이 제1 발광층(510) 만으로 이루어져 있다.
상기 더미 발광층(500)에 구비된 제1 발광층(510)의 두께(h1)는 액티브 영역(AA)의 제1 화소(P1)에 구비된 제1 발광층(510)의 두께(h2)보다 두껍다.
특히, 상기 더미 발광층(500)에 구비된 제1 발광층(510)의 두께(h1)는 제1 전극(300)과 제2 전극(600) 사이의 전압 범위에서 발광이 일어나지 않는 두께로 이루어진다. 따라서, 상기 더미 발광층(500)에 구비된 제1 발광층(510)에서는 발광이 일어나지 않는다.
이와 같이 본 발명의 다른 실시예에서는, 상기 더미 발광층(500)을 제1 발광층(510)만으로 구성하되 상기 더미 발광층(500)에 구비된 제1 발광층(510)의 두께(h1)를 상기 액티브 영역(AA)의 제1 화소(P1)에 구비된 제1 발광층(510)의 두께(h2)보다 두껍게 형성함으로써, 상기 제1 화소(P1)에서는 발광이 일어나지만 상기 더미 화소(DP)에서는 발광이 일어나지 않게 된다.
도면에는, 상기 더미 발광층(500)이 제1 발광층(510) 만으로 이루어진 모습을 도시하였지만, 상기 더미 발광층(500)이 액티브 영역(AA)의 제2 화소(P2)에 구비된 제2 발광층(520) 만으로 이루어질 수도 있고, 액티브 영역(AA)의 제3 화소(P3)에 구비된 제3 발광층(530) 만으로 이루어질 수도 있다.
도 6은 본 발명의 또 다른 실시예에 따른 전계 발광 표시장치의 개략적인 단면도로서, 이는 더미 영역(DA)의 뱅크(400)의 구성이 변경된 것을 제외하고 전술한 도 3에 따른 전계 발광 표시장치와 동일하다. 따라서, 동일한 구성에 대해서 동일한 도면부호를 부여하였고, 이하에서는 상이한 구성에 대해서만 설명하기로 한다.
전술한 도 3에 따르면, 더미 영역(DA)의 뱅크(400)가 더미 영역(DA)의 제1 전극(300)의 양끝단을 가리도록 형성되어 있고 따라서 상기 뱅크(400)에 의해 가려지지 않은 상기 제1 전극(300)의 나머지 영역은 더미 발광층(500)의 하면과 접하고 있다.
그에 반하여, 도 6에 따르면, 더미 영역(DA)의 뱅크(400)가 더미 영역(DA)의 제1 전극(300) 전체를 가리도록 형성되어 있고 따라서 상기 더미 영역(DA)의 제1 전극(300)은 더미 발광층(500)과 접하지 않고, 상기 더미 발광층(500)의 하면은 상기 뱅크(400)와 접하고 있다.
즉, 상기 더미 영역(DA)의 뱅크(400)는 더미 화소(DP) 내의 더미 발광 영역을 정의하기 위해서 매트릭스 구조로 이루어진 제1 부분(401), 및 상기 더미 화소(DP)의 더미 발광 영역 내에 형성되고 상기 제1 부분(401)의 하부와 연결되면서 상기 더미 발광층(500)의 하면 전체와 접하는 제2 부분(402)을 포함하여 이루어진다. 이때, 상기 제1 부분(401)의 두께(t1)는 상기 제2 부분의 두께(t2)보다 두껍게 형성되어, 상기 제1 부분(401)에 의해서 더미 발광 영역이 정의될 수 있다.
도 6에 따른 전계 발광 표시장치는 공정 오차에 의해서 상기 더미 발광층(500)의 두께(h1)가 얇아진다 하여도 상기 더미 발광층(500)에서 발광이 일어나는 것을 방지할 수 있다. 이에 대해서 구체적으로 설명하면, 상기 더미 발광층(500)의 두께(h1)는 제1 전극(300)과 제2 전극(600) 사이의 전압 범위에서 발광이 일어나지 않는 두께로 설정되어 있기 때문에, 상기 더미 발광층(500)에서는 발광이 일어나지 않는다. 그러나, 공정 오차에 의해서 상기 더미 발광층(500)의 두께(h1)가 설정된 두께보다 얇은 두께로 형성될 가능성이 있고 그 경우 더미 발광층(500)에서 발광이 일어날 수도 있다.
따라서, 본 발명의 도 6에 따른 전계 발광 표시장치에서는 상기 더미 발광층(500)이 상기 제1 전극(300)과 전기적으로 연결되는 것을 차단함으로써 상기 제1 전극(300)에서 생성된 정공 또는 전자가 상기 더미 발광층(500)으로 이동하지 못하도록 하여 상기 더미 발광층(500)에서 발광이 일어나지 않도록 한 것이다. 특히, 상기 더미 발광층(500)이 상기 제1 전극(300)과 전기적으로 연결되는 것을 차단하기 위해서, 상기 더미 발광층(500)과 상기 제1 전극(300) 사이에 상기 뱅크(400)의 제2 부분(402)을 추가로 형성한 것이다. 즉, 본 발명의 도 6에 따른 전계 발광 표시장치는 더미 영역(DA)의 뱅크(400)의 구조를 액티브 영역(AA)의 뱅크(400)의 구조와 상이하게 구성함으로써, 상기 더미 영역(DA)에서 누설광이 발생하는 것을 방지하도록 한 것이다.
한편, 상기 더미 발광층(500)과 상기 제1 전극(300) 사이의 전기적 연결이 차단될 경우에는 상기 더미 발광층(500)의 두께(h1)를 제1 전극(300)과 제2 전극(600) 사이의 전압 범위에서 발광이 일어나는 두께로 설정해도 무방하다. 즉, 상기 더미 발광층(500)의 두께(h1)를 액티브 영역(AA)의 개별 화소(P1, P2, P3)에 구비된 개별 발광층(510, 520, 530)의 두께(h2)와 동일하게 형성하여도 무방하다.
그러나, 상기 더미 발광층(500)과 상기 제1 전극(300) 사이에 구비된 뱅크(400)의 제2 부분(402)에 크랙 등이 발생할 경우 상기 더미 발광층(500)과 상기 제1 전극(300) 사이에 전기적 연결이 다시 이루어지게 되어 상기 더미 발광층(500)에 발광이 일어날 수 있다. 따라서, 상기 더미 발광층(500)과 상기 제1 전극(300) 사이에 전기적 연결이 이루어지는 경우를 대비하여 상기 더미 발광층(500)의 두께(h1)는 제1 전극(300)과 제2 전극(600) 사이의 전압 범위에서 발광이 일어나지 않는 두께 범위로 설정한다.
도시하지는 않았지만, 도 6에 따른 구조의 전계 발광 표시장치에서, 상기 더미 발광층(500)이 전술한 도 5에 따른 더미 발광층(500)으로 이루어질 수도 있다.
도 7은 본 발명의 또 다른 실시예에 따른 전계 발광 표시장치의 개략적인 단면도로서, 이는 뱅크(400), 발광층(510, 520, 530), 및 더미 발광층(500)의 구성이 변경된 것을 제외하고 전술한 도 3에 따른 전계 발광 표시장치와 동일하다. 따라서, 동일한 구성에 대해서 동일한 도면부호를 부여하였고, 이하에서는 상이한 구성에 대해서만 설명하기로 한다.
도 7에서 알 수 있듯이, 본 발명의 또 다른 실시예에 따르면, 뱅크(400)가 제1 뱅크(410) 및 제2 뱅크(420)를 포함하여 이루어진다.
상기 제1 뱅크(410)는 상기 제1 전극(300)의 끝단을 가리면서 회로 소자층(200) 상에 형성되어 있다. 상기 제1 뱅크(410)는 상기 제2 뱅크(420)보다 얇은 두께로 형성되며, 상기 제2 뱅크(420)보다 넓은 폭을 가지도록 형성된다. 이와 같은 구조를 가지는 제1 뱅크(410)는 상기 발광층(510, 520, 530) 또는 상기 더미 발광층(500)과 동일한 친수성 성질을 가지고 있다. 상기 친수성 성질을 가지는 제1 뱅크(410)는 실리콘 산화물과 같은 무기 절연물로 이루어질 수 있다. 따라서, 상기 발광층(510, 520, 530) 또는 상기 더미 발광층(500)을 잉크젯 공정으로 형성할 때 상기 제1 뱅크(410) 상에서 상기 발광층(510, 520, 530) 또는 상기 더미 발광층(500) 형성을 위한 용액이 쉽게 퍼질 수 있게 된다.
상기 제2 뱅크(420)은 상기 제1 뱅크(410) 상에 형성되어 있다. 상기 제2 뱅크(420)는 상기 제1 뱅크(410)보다 좁은 폭을 가지도록 형성된다. 상기 제2 뱅크(420)는 친수성을 가지는 유기 절연물에 불소(fluorine)와 같은 소수성 물질을 혼합한 용액을 도포한 후 포토리소그라피 공정을 통해 패턴 형성될 수 있다. 상기 포토리소그라피 공정시 조사되는 광에 의해 상기 불소와 같은 소수성 물질이 제2 뱅크(420)의 상부로 이동할 수 있고, 그에 따라 상기 제2 뱅크(420)의 상부는 소수성 성질을 가지게 되고 그 외의 부분은 친수성 성질을 가지게 된다. 즉, 상기 제1 뱅크(410)와 접하는 상기 제2 뱅크(420)의 하부는 친수성 성질을 가지고, 상기 제2 뱅크(420)의 상부는 소수성 성질을 가지게 된다. 다만, 반드시 그에 한정되는 것은 아니고, 상기 제2 뱅크(420)의 전체 부분이 소수성 성질을 가지도록 구비될 수도 있다.
상기 친수성 성질을 가지는 제1 뱅크(410)와 제2 뱅크(420)의 하부에 의해서 상기 발광층(510, 520, 530) 또는 상기 더미 발광층(500) 형성을 위한 용액의 퍼짐성이 향상될 수 있다. 특히, 상기 제1 뱅크(410)가 상기 제2 뱅크(420)보다 얇은 두께로 넓은 폭을 가지도록 형성되어 있기 때문에, 상기 제1 뱅크(410)와 상기 제2 뱅크(420)의 조합에 의해서 친수성 성질의 2단(step) 구조가 마련되어 상기 발광층(510, 520, 530) 또는 상기 더미 발광층(500) 형성을 위한 용액이 개별 화소(P1, P2, P3)의 발광 영역의 좌우 끝단 또는 더미 화소(DP)의 더미 발광 영역의 좌우 끝단 쪽으로 용이하게 퍼져나갈 수 있게 된다.
또한, 상기 소수성 성질을 가지는 제2 뱅크(420)의 상부에 의해서 상기 발광층(510, 520, 530) 형성을 위한 용액이 이웃하는 다른 화소(P1, P2, P3) 영역으로 퍼져나가는 것이 방지되어, 이웃하는 화소(P1, P2, P3) 사이에서 발광층(510, 520, 530)이 서로 섞이는 문제가 방지될 수 있다.
상기 더미 영역(DA)에서는 이웃하는 더미 화소(DP) 사이에서 더미 발광층(500)이 서로 섞여도 무방하다. 따라서, 상기 더미 영역(DA)에 구비된 제2 뱅크(420)의 상부는 소수성 성질을 가지고 있지 않아도 된다. 그러나, 상기 더미 영역(DA)에 구비된 제2 뱅크(420)를 상기 액티브 영역(AA)에 구비된 제2 뱅크(420)와 동일한 공정으로 형성하는 것이 공정 편의상 바람직하고, 따라서, 상기 더미 영역(DA)에 구비된 제2 뱅크(420)는 상기 액티브 영역(AA)에 구비된 제2 뱅크(420)와 동일한 특성을 가지도록 형성될 수 있다.
상기 액티브 영역(AA)에 구비된 발광층(510, 520, 530) 및 상기 더미 영역(DA)에 구비된 더미 발광층(500)은 상기 제1 전극(300) 상에 형성된다. 상기 발광층(510, 520, 530) 및 상기 더미 발광층(500)은 잉크젯 공정에 의해 형성될 수 있다.
상기 액티브 영역(AA)에 구비된 발광층(510, 520, 530)이 잉크젯 공정에 의해 형성되면, 상기 발광층(510, 520, 530)을 위한 용액이 건조된 이후에 발광 영역의 중앙부의 상기 발광층(510, 520, 530)의 상단의 높이(d1)가 발광 영역의 끝단부의 상기 발광층(510, 520, 530)의 상단의 높이(d2)보다 낮게 된다. 특히, 도시된 바와 같이, 발광 영역의 끝단부에서 발광 영역의 중앙부로 갈수록 상기 발광층(510, 520, 530)의 높이가 점차로 낮아지는 형태의 프로파일(profile)이 얻어질 수 있다. 그에 따라, 상기 발광층(510, 520, 530) 위에 형성되는 제2 전극(600)의 부분도 상기 발광층(510, 520, 530)의 프로파일에 대응하는 프로파일을 가지도록 형성된다.
상기 더미 영역(DA)에 구비된 더미 발광층(500)도 잉크젯 공정에 의해 형성되면 상기 액티브 영역(AA)에 구비된 발광층(510, 520, 530)과 동일한 형태의 프로파일을 가지도록 형성된다. 특히, 상기 더미 발광층(500) 내의 제1 발광층(510), 제2 발광층(520), 및 제3 발광층(530) 각각도 상기 액티브 영역(AA)에 구비된 발광층(510, 520, 530)과 동일한 형태의 프로파일을 가지도록 형성된다.
도시하지는 않았지만, 도 7에 따른 구조의 전계 발광 표시장치에서, 상기 더미 발광층(500)이 전술한 도 5에 따른 더미 발광층(500)으로 이루어질 수도 있다.
도 8은 본 발명의 또 다른 실시예에 따른 전계 발광 표시장치의 개략적인 단면도로서, 이는 제1 뱅크(410)의 구성이 변경된 것을 제외하고 전술한 도 7에 따른 전계 발광 표시장치와 동일하다. 따라서, 동일한 구성에 대해서 동일한 도면부호를 부여하였고, 이하에서는 상이한 구성에 대해서만 설명하기로 한다.
전술한 도 7에 따르면, 더미 영역(DA)의 제1 뱅크(410)가 더미 영역(DA)의 제1 전극(300)의 양끝단을 가리도록 형성되어 있고 따라서 상기 제1 뱅크(410)에 의해 가려지지 않은 상기 더미 영역(DA)의 제1 전극(300)의 나머지 영역은 더미 발광층(500)의 하면과 접하고 있다.
그에 반하여, 도 8에 따르면, 더미 영역(DA)의 제1 뱅크(410)가 더미 영역(DA)의 제1 전극(300) 전체를 가리도록 형성되어 있고 따라서 상기 더미 영역(DA)의 제1 전극(300)은 더미 발광층(500)과 접하지 않고, 상기 더미 발광층(500)의 하면 전체는 상기 제1 뱅크(410)와 접하고 있다.
따라서, 상기 제1 뱅크(410)는 상기 더미 영역(DA) 전체에 형성되어 있으며, 상기 제1 뱅크(410) 위에 구비된 제2 뱅크(420)에 의해서 더미 화소(DP) 내에 더미 발광 영역이 정의된다.
도 8에 따른 전계 발광 표시장치는 전술한 도 6에 따른 전계 발광 표시장치와 마찬가지로 공정 오차에 의해서 더미 발광층(500)의 두께(h1)가 얇아진다 하여도 상기 더미 발광층(500)에서 발광이 일어나는 것을 방지할 수 있다.
즉, 공정 오차에 의해서 상기 더미 발광층(500)의 두께(h1)가 설정된 두께보다 얇은 두께로 형성될 경우를 대비하여, 상기 제1 뱅크(410)를 상기 더미 발광층(500)과 상기 제1 전극(300) 사이에 추가로 형성하여 상기 더미 발광층(500)과 상기 제1 전극(300) 사이의 전기적 연결을 차단한 것이다. 그에 따라, 상기 제1 전극(300)에서 생성된 정공 또는 전자가 상기 더미 발광층(500)으로 이동하지 못하도록 하여 상기 더미 발광층(500)에서 발광이 일어나지 않게 된다.
또한, 상기 더미 발광층(500)과 상기 제1 전극(300) 사이에 구비된 제1 뱅크(410)에 크랙 등이 발생할 경우 상기 더미 발광층(500)과 상기 제1 전극(300) 사이에 전기적 연결이 이루어질 수 있으며, 이 경우를 대비하여 상기 더미 발광층(500)의 두께(h1)는 제1 전극(300)과 제2 전극(600) 사이의 전압 범위에서 발광이 일어나지 않는 두께 범위로 설정한다.
도시하지는 않았지만, 도 8에 따른 구조의 전계 발광 표시장치에서 상기 더미 영역(DA)에 구비된 제2 뱅크(420)의 구조가 전술한 도 6과 같이 더미 영역(DA)에 구비된 뱅크(400)의 제2 부분(402)을 추가로 포함한 구조로 이루어질 수도 있고, 이 경우, 상기 제1 뱅크(410)에 크랙이 발생한다 하여도 상기 제2 뱅크(420)의 제2 부분(402)에 의해서 상기 더미 발광층(500)과 상기 제1 전극(300) 사이의 전기적 연결이 차단될 수 있다.
또한, 도 8에 따른 구조에서 더미 영역(DA)에 구비된 제1 뱅크(410)는 전술한 도 7과 같이 더미 영역(DA)에 구비된 제1 뱅크와 동일한 구조로 이루어지고, 도 8에 따른 구조에서 더미 영역(DA)에 구비된 제2 뱅크(420)의 구조가 전술한 도 6과 같이 더미 영역(DA)에 구비된 뱅크(400)의 제2 부분(402)을 추가로 포함한 구조로 이루어지는 것도 가능하다.
또한, 도 8에 따른 구조에서, 상기 더미 발광층(500)이 전술한 도 5에 따른 더미 발광층(500)으로 이루어질 수도 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 보호 범위는 청구 범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리 범위에 포함되는 것으로 해석되어야 할 것이다.
100: 제1 기판 200: 회로 소자층
300: 제1 전극 400: 뱅크
410: 제1 뱅크 420: 제2 뱅크
500: 더미 발광층 510: 제1 발광층
520: 제2 발광층 530: 제3 발광층
600: 제2 전극

Claims (18)

  1. 복수의 화소를 구비한 액티브 영역 및 복수의 더미 화소를 구비한 더미 영역을 포함하는 기판;
    상기 기판 상에 구비되어 상기 액티브 영역에 복수의 발광 영역을 정의하고 상기 더미 영역에 복수의 더미 발광 영역을 정의하는 뱅크;
    상기 기판과 상기 뱅크 사이에 구비되며, 상기 액티브 영역과 상기 더미 영역에 동일한 구조로 이루어진 회로 소자층;
    상기 복수의 발광 영역에 각각 구비되어 있는 발광층;
    상기 복수의 더미 발광 영역에 각각 구비되어 있는 더미 발광층; 및
    상기 발광층 아래 및 상기 더미 발광층 아래에 각각 구비된 제1 전극을 포함하여 이루어지고,
    상기 더미 발광층의 두께는 상기 발광층의 두께보다 두껍게 구비되어 있고,
    상기 복수의 화소의 크기와 상기 복수의 더미 화소의 크기는 서로 동일하고,
    상기 회로 소자층은 상기 액티브 영역 및 상기 더미 영역에 각각 구비된 박막 트랜지스터를 포함하고,
    상기 발광층 아래에 구비된 제1 전극은 상기 액티브 영역의 박막 트랜지스터와 연결되고, 상기 더미 발광층 아래에 구비된 제1 전극은 상기 더미 영역의 박막 트랜지스터와 연결되고,
    상기 발광층은 제1 화소에 구비된 제1 발광층, 제2 화소에 구비된 제2 발광층, 및 제3 화소에 구비된 제3 발광층을 포함하여 이루어지고,
    상기 더미 발광층은 상기 제1 발광층, 상기 제2 발광층, 및 상기 제3 발광층 중에서 적어도 2개의 발광층과 동일한 물질층이 적층된 구조로 이루어지는 전계 발광 표시장치.
  2. 삭제
  3. 삭제
  4. 제1항에 있어서,
    상기 더미 발광층과 상기 제1 전극은 서로 전기적으로 연결되어 있지 않은 전계 발광 표시장치.
  5. 제1항에 있어서,
    상기 뱅크는 상기 더미 발광층과 상기 제1 전극 사이에 추가로 구비되어 있는 전계 발광 표시장치.
  6. 제1항에 있어서,
    상기 더미 영역에 구비된 뱅크는 상기 액티브 영역에 구비된 뱅크와 상이한 구조로 이루어진 전계 발광 표시장치.
  7. 제1항에 있어서,
    상기 더미 영역에 구비된 뱅크는 상기 복수의 더미 발광 영역을 정의하는 제1 부분 및 상기 제1 부분보다 얇은 두께를 가지면서 상기 복수의 더미 발광 영역 내에 구비된 제2 부분을 포함하여 이루어진 전계 발광 표시장치.
  8. 제7항에 있어서,
    상기 제2 부분은 상기 더미 발광층의 하면과 접하는 전계 발광 표시장치.
  9. 제1항에 있어서,
    상기 뱅크는 제1 뱅크 및 상기 제1 뱅크 상에 구비된 제2 뱅크를 포함하여 이루어지고, 상기 제2 뱅크는 상기 제1 뱅크보다 좁은 폭을 가지면서 상기 제1 뱅크보다 두꺼운 두께로 이루어진 전계 발광 표시장치.
  10. 제9항에 있어서,
    상기 더미 영역에 구비된 상기 제1 뱅크는 상기 복수의 더미 발광 영역 내에 구비되고, 상기 더미 발광층의 하면은 상기 제1 뱅크와 접하는 전계 발광 표시장치.
  11. 삭제
  12. 제1항에 있어서,
    상기 더미 발광층의 두께는 상기 발광층의 두께의 1.5배 내지 3배의 범위인 전계 발광 표시장치.
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
KR1020170167690A 2017-12-07 2017-12-07 전계 발광 표시장치 KR102484644B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020170167690A KR102484644B1 (ko) 2017-12-07 2017-12-07 전계 발광 표시장치
US16/208,954 US10629663B2 (en) 2017-12-07 2018-12-04 Electroluminescence display device
CN201811488283.3A CN109904333B (zh) 2017-12-07 2018-12-06 电致发光显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170167690A KR102484644B1 (ko) 2017-12-07 2017-12-07 전계 발광 표시장치

Publications (2)

Publication Number Publication Date
KR20190067593A KR20190067593A (ko) 2019-06-17
KR102484644B1 true KR102484644B1 (ko) 2023-01-03

Family

ID=66697276

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170167690A KR102484644B1 (ko) 2017-12-07 2017-12-07 전계 발광 표시장치

Country Status (3)

Country Link
US (1) US10629663B2 (ko)
KR (1) KR102484644B1 (ko)
CN (1) CN109904333B (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019008962A (ja) * 2017-06-23 2019-01-17 株式会社Ｊｏｌｅｄ 有機ｅｌ表示パネル及び有機ｅｌ表示パネルの製造方法
US20220005896A1 (en) * 2018-09-26 2022-01-06 Sharp Kabushiki Kaisha Display device
CN111370439A (zh) * 2018-12-07 2020-07-03 京东方科技集团股份有限公司 显示面板及其制备方法、显示装置
CN110416428B (zh) * 2019-07-22 2021-12-28 Tcl华星光电技术有限公司 显示面板的制作方法以及显示面板
KR20210086302A (ko) * 2019-12-31 2021-07-08 엘지디스플레이 주식회사 표시 패널
US11980046B2 (en) * 2020-05-27 2024-05-07 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming an isolation structure having multiple thicknesses to mitigate damage to a display device
CN113793855A (zh) * 2021-09-13 2021-12-14 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009081097A (ja) * 2007-09-27 2009-04-16 Seiko Epson Corp 電気光学装置および電子機器
WO2012086111A1 (ja) * 2010-12-20 2012-06-28 パナソニック株式会社 有機ｅｌディスプレイパネル及びその製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4001066B2 (ja) * 2002-07-18 2007-10-31 セイコーエプソン株式会社 電気光学装置、配線基板及び電子機器
KR102056666B1 (ko) 2012-12-11 2019-12-17 엘지디스플레이 주식회사 유기발광표시장치 및 그의 제조방법
KR102280423B1 (ko) * 2014-09-16 2021-07-22 엘지디스플레이 주식회사 유기전계발광 표시장치
KR102534929B1 (ko) * 2015-05-29 2023-05-22 엘지디스플레이 주식회사 유기전계발광표시장치
CN106058062B (zh) * 2016-05-31 2018-12-11 京东方科技集团股份有限公司 一种混合发光器件、显示面板和显示装置
KR102491393B1 (ko) * 2017-12-07 2023-01-20 엘지디스플레이 주식회사 전계 발광 표시장치
KR102503183B1 (ko) * 2017-12-20 2023-02-22 엘지디스플레이 주식회사 전계 발광 표시장치
KR102493858B1 (ko) * 2017-12-29 2023-01-30 엘지디스플레이 주식회사 전계 발광 표시장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009081097A (ja) * 2007-09-27 2009-04-16 Seiko Epson Corp 電気光学装置および電子機器
WO2012086111A1 (ja) * 2010-12-20 2012-06-28 パナソニック株式会社 有機ｅｌディスプレイパネル及びその製造方法

Also Published As

Publication number Publication date
KR20190067593A (ko) 2019-06-17
US10629663B2 (en) 2020-04-21
CN109904333A (zh) 2019-06-18
CN109904333B (zh) 2022-08-12
US20190181200A1 (en) 2019-06-13

Similar Documents

Publication Publication Date Title
KR102484644B1 (ko) 전계 발광 표시장치
KR102410500B1 (ko) 전계 발광 표시장치
KR102490978B1 (ko) 전계 발광 표시장치
KR102432663B1 (ko) 전계 발광 표시장치
KR102454568B1 (ko) 전계 발광 표시장치
KR102461138B1 (ko) 전계 발광 표시장치
KR102513383B1 (ko) 전계 발광 표시장치
KR102491393B1 (ko) 전계 발광 표시장치
KR102560918B1 (ko) 전계 발광 표시장치
KR102280423B1 (ko) 유기전계발광 표시장치
KR102484209B1 (ko) 전계발광 표시 장치
KR102577233B1 (ko) 전계발광 표시 장치
KR102546293B1 (ko) 전계 발광 표시장치
KR102545065B1 (ko) 전계 발광 표시장치
KR102555143B1 (ko) 전계 발광 표시장치
JP2018110109A (ja) 電界発光表示装置及びその製造方法
JP2014197466A (ja) 表示装置
KR102456458B1 (ko) 전계 발광 표시장치
KR102503183B1 (ko) 전계 발광 표시장치
KR20230097351A (ko) 전계 발광 표시 장치
KR102146279B1 (ko) 유기전계발광 표시소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant