KR102465369B1 - 패키지 온 패키지의 제조방법 및 그의 본딩 장치 - Google Patents

패키지 온 패키지의 제조방법 및 그의 본딩 장치 Download PDF

Info

Publication number
KR102465369B1
KR102465369B1 KR1020180025772A KR20180025772A KR102465369B1 KR 102465369 B1 KR102465369 B1 KR 102465369B1 KR 1020180025772 A KR1020180025772 A KR 1020180025772A KR 20180025772 A KR20180025772 A KR 20180025772A KR 102465369 B1 KR102465369 B1 KR 102465369B1
Authority
KR
South Korea
Prior art keywords
package
substrate
solder balls
interposer substrate
semiconductor package
Prior art date
Application number
KR1020180025772A
Other languages
English (en)
Other versions
KR20190105343A (ko
Inventor
조준호
권오철
천승진
김태건
이법룡
정정래
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020180025772A priority Critical patent/KR102465369B1/ko
Priority to US16/167,154 priority patent/US10998303B2/en
Priority to CN201910078541.9A priority patent/CN110233114A/zh
Publication of KR20190105343A publication Critical patent/KR20190105343A/ko
Priority to US17/224,520 priority patent/US11776946B2/en
Application granted granted Critical
Publication of KR102465369B1 publication Critical patent/KR102465369B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/46—Structure, shape, material or disposition of the wire connectors prior to the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73257—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81007—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a permanent auxiliary member being left in the finished device, e.g. aids for holding or protecting the bump connector during or after the bonding process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8122—Applying energy for connecting with energy being in the form of electromagnetic radiation
    • H01L2224/81224—Applying energy for connecting with energy being in the form of electromagnetic radiation using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92222—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92225—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/107—Indirect electrical connections, e.g. via an interposer, a flexible substrate, using TAB
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)
  • Auxiliary Devices For And Details Of Packaging Control (AREA)
  • Die Bonding (AREA)

Abstract

본 발명은 패키지 온 패키지의 제조방법 및 그의 본딩 장치를 개시한다. 그의 방법은, 하부 기판, 상기 하부 기판의 가장자리 상의 하부 솔더 볼들 및 상기 하부 기판의 중심 상의 하부 칩을 포함하는 하부 반도체 패키지를 형성하는 단계와, 상기 하부 반도체 패키지 상에 상기 하부 솔더 볼들과 정렬되는 상부 솔더 볼들을 포함하는 인터포저 기판을 본딩하는 단계와, 상기 인터포저 기판 상에 상부 기판과 상기 상부 기판 상의 상부 칩을 포함하는 상부 반도체 패키지를 본딩하는 단계를 포함한다.

Description

패키지 온 패키지의 제조방법 및 그의 본딩 장치{method for manufacturing package on package and bonding apparatus of the same}
본 발명은 패키지 온 패키지의 제조방법에 관한 것으로 상세하게는 적층된 복수개의 반도체 패키지들을 본딩하는 패키지 온 패키지의 제조방법 및 그의 본딩 장치에 관한 것이다.
전자 산업의 발달로 전자 부품의 고기능화, 고속화 및 소형화 요구가 증대되고 있다. 이러한 추세에 대응하여 현재 반도체 실장 기술은 하나의 패키지 기판에 여러 반도체 칩들을 적층하여 실장하거나 패키지 위에 패키지를 적층하는 방법이 대두되고 있다. 이중에 특히 패키지 위에 패키지를 적층하는 패키지 온 패키지(Package on Package, PoP)는 각각의 적층되는 패키지 안에 반도체 칩과 패키지 기판을 포함하므로 전체 패키지의 두께가 두꺼워질 수 있다.
본 발명이 해결하고자 하는 과제는 휘어진 인터포저 기판의 본딩 불량을 제거할 수 있는 패키지 온 패키지의 제조방법 및 그의 본딩 장치를 제공하는데 있다.
본 발명은 패키지 온 패키지의 제조방법을 개시한다. 그의 제조 방법은, 하부 기판, 상기 하부 기판의 가장자리 상의 하부 솔더 볼들 및 상기 하부 기판의 중심 상의 하부 칩을 포함하는 하부 반도체 패키지를 형성하는 단계; 상기 하부 반도체 패키지 상에 상기 하부 솔더 볼들과 정렬되는 상부 솔더 볼들을 포함하는 인터포저 기판을 본딩하는 단계; 및 상기 인터포저 기판 상에 상부 기판과 상기 상부 기판 상의 상부 칩을 포함하는 상부 반도체 패키지를 본딩하는 단계를 포함한다. 여기서, 상기 인터포저 기판을 본딩하는 단계는: 상기 하부 반도체 패키지 상에 상기 인터포저 기판을 제공하는 단계; 상기 인터포저 기판 상에 압착 부재를 제공하여 상기 인터포저 기판을 상기 하부 반도체 패키지에 압착 단계; 및 상기 인터포저 기판에 레이저 광을 제공하여 상기 하부 솔더 볼들을 상기 상부 솔더 볼들에 융착하는 단계를 포함할 수 있다.
본 발명의 일 예에 따른 패키지 온 패키지의 본딩 장치는, 반도체 칩을 포함하는 반도체 패키지와, 상기 반도체 패키지 상의 인터포저 기판을 수납하는 스테이지; 상기 스테이지 상에 배치되고, 상기 인터포저 기판에 레이저 광을 제공하는 광학계; 및 상기 인터포저 기판과 상기 광학계 사이에 제공되어 상기 인터포저 기판을 상기 반도체 패키지에 압착하고, 상기 반도체 칩으로 제공되는 상기 레이저 광을 차단하여 상기 하부 솔더 볼들에 상기 레이저 광을 선택적으로 제공하는 압착 부재를 포함한다.
본 발명의 개념에 따른 패키지 온 패키지의 제조방법은 압축 부재를 사용하여 휘어진 인터포저 기판을 하부 반도체 패키지로 압착하여 상기 인터포저 기판과 상기 하부 반도체 패키지의 본딩 불량을 제거할 수 있다.
도 1은 본 발명의 개념에 따른 패키지 온 패키지의 제조방법을 보여주는 플로우 챠트이다.
도 2는 도 1의 하부 반도체 패키지를 준비하는 단계(S10)의 일 예를 보여주는 플로우 챠트이다.
도 3 내지 도 5는 도 2의 하부 반도체 패키지를 준비하는 단계를 보여주는 공정 단면도들이다.
도 6은 도 1의 하부 반도체 패키지 상에 인터포저 기판을 본딩하는 단계의 일 예를 보여주는 플로우 챠트이다.
도 7은 도 6의 하부 반도체 패키지 상의 인터포저 기판의 일 예를 보여주는 공정 단면도이다.
도 8은 도 7의 인터포저 기판의 휨 불량을 보여주는 공정 단면도이다.
도 9는 인터포저 기판을 하부 반도체 패키지에 본딩하는 본딩 장치의 일 예를 보여주는 도면이다.
도 10은 도 7의 상부 솔더 볼들이 하부 솔더 볼들에 융착된 솔더 구조체를 보여주는 공정 단면도이다.
도11은 인터포저 기판 상에 본딩되는 상부 반도체 패키지를 보여주는 공정 단면도이다.
도 1은 본 발명의 개념에 따른 패키지 온 패키지의 제조방법을 보여준다. 도 2는 도 1의 하부 반도체 패키지를 준비하는 단계(S10)의 일 예를 보여준다.
도 1을 참조하면, 본 발명의 패키지 온 패키지의 제조방법은, 하부 반도체 패키지를 준비하는 단계(S10), 상기 하부 반도체 패키지 상에 인터포저 기판을 본딩하는 단계(S20) 및 상기 인터포저 기판 상에 상부 반도체 패키지를 본딩하는 단계(S30)를 포함할 수 있다. 상기 하부 반도체 패키지는 외부의 입력 신호에 따라 데이터 연산 및/또는 데이터 컴퓨팅을 수행하는 로직 회로를 포함할 수 있다. 상기 상부 반도체 패키지는 상기 논리 회로의 입출력 데이터를 저장하는 메모리 소자를 포함할 수 있다. 상기 인터포저 기판은 상기 하부 반도체 패키지와 상기 상부 반도체 패키지를 연결 및/또는 재 라우팅(reroute)할 수 있다.
도 2를 참조하면, 상기 하부 반도체 패키지를 준비하는 단계(S10)는 하부 기판 상에 하부 반도체 칩을 실장하는 단계(S12), 상기 하부 반도체 칩 외곽의 상기 하부 기판 상에 하부 몰드 막을 형성하는 단계(S14) 및 하부 솔더 볼들을 형성하는 단계(S16)를 포함할 수 있다.
도 3 내지 도 5는 도 2의 하부 반도체 패키지를 준비하는 단계(S10)를 보여주는 공정 단면도들이다.
도 2 및 도 3을 참조하면, 하부 기판(1) 상에 하부 반도체 칩(10)을 실장한다(S12). 상기 하부 기판(1)은 인쇄회로기판일 수 있다. 예를 들어, 상기 하부 기판(1)은 제 1 하부 패드들(2) 및 제 2 하부 패드들(4)을 가질 수 있다. 상기 제 1 하부 패드들(2)은 상기 하부 기판(1)의 상부 면 상에 형성될 수 있다. 상기 제 2 하부 패드들(4)은 상기 하부 기판(1)의 하부 면 상에 형성될 수 있다. 도시되지는 않았지만, 상기 제 1 하부 패드들(2)은 하부 기판(1) 내에서 상기 제 2 하부 패드들(4)에 전기적으로 연결될 수 있다.
상기 하부 반도체 칩(10)은 상기 하부 기판(1)의 중심 상에 실장될 수 있다. 상기 하부 반도체 칩(10)은 플립 칩 본딩 방법으로 실장될 수 있다. 상기 하부 반도체 칩(10)은 제 1 범프들(5)에 의해 상기 제 1 하부 패드들(2)에 연결될 수 있다. 예를 들어, 상기 하부 반도체 칩(10)은 어플리케이션 프로세서 칩(application processor chip)일 수 있다. 이와 달리, 상기 하부 반도체 칩(10)은 중앙 처리 장치(Central processor unit, CPU), 그래픽 처리 장치(Graphic processor unit, GPU), 또는 USB(universal serial bus)등 다양한 장치들을 포함할 수 있다.
도 2 및 도 4를 참조하면, 상기 하부 반도체 칩(10) 외곽의 상기 하부 기판(1) 상에 하부 몰드 막(12)을 형성한다(S14). 상기 하부 몰드 막(12)은 상기 하부 반도체 칩(10)의 측벽을 둘러싸고 상기 하부 반도체 칩(10)의 상부 면을 노출시킬 수 있다. 상기 하부 몰드 막(12)은 EMC(Epoxy Molding Compound)를 포함할 수 있다. 상기 하부 몰드 막(12)은 콘택 홀(14)을 가질 수 있다. 상기 콘택 홀(14)은 상기 하부 기판(1)의 가장자리 상에 형성될 수 있다. 상기 콘택 홀(14)은 상기 하부 기판(1) 가장자리 상의 제 1 하부 패드들(2)의 일부를 상기 하부 몰드 막(12)으로부터 노출시킬 수 있다.
도 2 및 도 5를 참조하면, 상기 콘택 홀들(14) 내의 상기 제 1 하부 패드들(2)의 상에 하부 솔더 볼들(16)을 형성한다(S14). 상기 하부 솔더 볼들(16)은 상기 하부 기판(1)을 통해 상기 제 2 하부 패드들(4) 또는 상기 하부 반도체 칩(10)과 전기적으로 연결될 수 있다. 상기 하부 솔더 볼들(16)은 주석, 납, 은, 또는 이들의 합금과 같은 도전성 물질을 포함할 수 있다. 다른 예로, 하부 솔더 볼들(16) 대신 솔더 페이스트들이 상기 콘택 홀(14) 내에 형성될 수 있다. 이로써 상기 하부 반도체 패키지(101)의 형성 및/또는 준비는 완료될 수 있다.
도 6은 도 1의 하부 반도체 패키지(101) 상에 인터포저 기판을 본딩하는 단계(S20)의 일 예를 보여준다. 도 7은 도 6의 하부 반도체 패키지(101) 상의 인터포저 기판(60)의 일 예를 보여준다.
도 1, 도 6 및 도 7을 참조하면, 인터포저 기판(60)을 상기 하부 반도체 패키지(101) 상에 본딩한다(S20). 일 예에 따르면, 상기 하부 반도체 패키지(101) 상에 인터포저 기판(60)을 본딩하는 단계(S20)는, 상기 하부 반도체 패키지(101) 상에 상기 인터포저 기판(60)을 제공하는 단계(S22), 상기 인터포저 기판(60) 상에 압착 부재를 제공하는 단계(S24) 및 상기 인터포저 기판(60)의 가장자리에 레이저 광을 제공하는 단계(S26)를 포함할 수 있다.
도 7을 참조하면, 인터포저 기판(60)을 하부 반도체 패키지(101) 상에 제공한다(S22). 상기 인터포저 기판(60)은 피커(미도시)에 의해 하부 반도체 패키지(101) 상에 제공될 수 있다. 예를 들어, 상기 인터포저 기판(60)은 기판 바디(66), 하부 절연 부재(50a), 제 1 패드들(62), 제 2 패드들(64), 비아들(68) 및 상부 솔더 볼들(69)을 포함할 수 있다. 상기 기판 바디(66)는 상기 하부 기판(1)과 비슷한 크기의 플라스틱 시트 또는 세라믹 시트를 포함할 수 있다. 상기 하부 절연 부재(50a)는 상기 기판 바디(66)의 중심 아래에 형성될 수 있다. 상기 하부 절연 부재(50a)는 상기 하부 반도체 칩(10) 상에 정렬될 수 있다. 상기 하부 절연 부재(50a)는 솔더 레지스트를 포함할 수 있다. 상기 제 1 패드들(62)은 상기 기판 바디(66)의 가장자리 상에 형성될 수 있다. 상기 제 2 패드들(64)은 상기 기판 바디(66)의 가장자리 아래에 형성될 수 있다. 상기 비아들(68)은 상기 기판 바디(66) 내에 형성되고, 상기 제 1 패드들(62)을 상기 제 2 패드들(64)에 연결할 수 있다. 상기 상부 솔더 볼들(69)은 상기 제 2 패드들(64) 아래에 형성될 수 있다. 상기 상부 솔더 볼들(69)은 상기 하부 절연 부재(50a)보다 두꺼울 수 있다. 상기 상부 솔더 볼들(69)은 상기 하부 솔더 볼들(16) 상에 정렬될 수 있다. 상기 기판 바디(66)가 평탄할 경우, 상기 상부 솔더 볼들(69)은 상기 하부 솔더 볼들(16)에 연결될 수 있다.
도 8은 도 7의 인터포저 기판(60)의 휨 불량을 보여준다.
도 9를 참조하면, 상기 인터포저 기판(60)은 휘어진 기판 바디(66a)를 가질 수 있다. 상기 인터포저 기판(60) 가장자리의 상기 제 1 패드들(62), 상기 제 2 패드들(64), 비아들(68) 및 상부 솔더 볼들(69)이 상기 인터포저 기판(60) 중심의 하부 절연 부재(50a)보다 무겁기 때문에 상기 휘어진 기판 바디(66a)는 대부분 위로 볼록한 모양을 가질 수 있다. 예를 들어, 상기 휘어진 기판 바디(66a)의 중심 높이(H)가 증가할 경우, 상기 상부 솔더 볼들(69) 중 적어도 하나는 상기 하부 솔더 볼들(16)과 전기적으로 분리될 수 있다. 상기 상부 솔더 볼들(69)과 상기 하부 솔더 볼들(16)이 분리될 경우, 상기 인터포저 기판(60)과 상기 하부 반도체 패키지(101)의 본딩 불량이 발생할 수 있다. 따라서, 상기 인터포저 기판(60)의 휨 불량은 상기 인터포저 기판(60)과 상기 하부 반도체 패키지(101)의 본딩 불량을 야기할 수 있다. 다른 예로, 상기 인터포저 기판(60)의 기판 바디는 아래로 볼록한 모양으로 휘어질 수도 있다.
도 9는 인터포저 기판(60)을 하부 반도체 패키지(101)에 본딩하는 본딩 장치(70)의 일 예를 보여준다.
도 6 내지 도 9를 참조하면, 본딩 장치(70)는 상기 휘어진 기판 바디(66a)에 의한 본딩 불량 없이 상기 인터 포저 기판(60)을 상기 하부 반도체 패키지(101) 상에 본딩할 수 있다. 예를 들어, 본딩 장치(70)는 레이저 리플로우 장치일 수 있다. 일 예에 따르면, 본딩 장치(70)는 스테이지(72), 광학계(74) 및 압착 부재(76)를 포함할 수 있다.
스테이지(72)는 상기 하부 반도체 패키지(101)와 상기 인터포저 기판(60)을 수납할 수 있다. 상기 인터포저 기판(60)은 상기 하부 반도체 패키지(101)와 개별적으로 상기 스테이지(72) 상으로 제공되거나, 상기 하부 반도체 패키지(101)와 함께 상기 스테이지(72) 상으로 제공될 수 있다.
상기 압착 부재(76)는 상기 인터포저 기판(60)을 상기 하부 반도체 패키지(101) 상에 압착할 수 있다(S24). 상기 압착 부재(76)는 로봇 암(미도시)에 의해 상기 인터포저 기판(60) 상으로 제공될 수 있다. 상기 압착 부재(76)는 상기 인터포저 기판(60)을 상기 하부 반도체 패키지(101)에 압착하여 상기 상부 솔더 볼들(69)을 상기 하부 솔더 볼들(16)에 접촉시킬 수 있다. 일 예에 따르면, 상기 압착 부재(76)는 상기 휘어진 기판 바디(66a)의 중심 높이(H)에 비례하는 최소 무게(minimum weight)를 가질 수 있다. 예를 들어, 상기 휘어진 기판 바디(66a)의 중심 높이(H)가 50㎛이하일 경우, 상기 압착 부재(76)의 최소 무게는 5g으로 설정될 수 있다. 상기 휘어진 기판 바디(66a)의 중심 높이(H)가 100㎛이하일 경우, 상기 압착 부재(76)의 최소 무게는 20g으로 설정될 수 있다. 일 예에 따르면, 상기 압착 부재(76)는 압착 플레이트(75)와 압착 블록(77)을 포함할 수 있다.
상기 압착 플레이트(75)는 상기 인터포저 기판(60)을 덮을 수 있다. 상기 압착 플레이트(75)는 상기 인터포저 기판(60)을 상기 하부 반도체 패키지(101)에 평탄하게 압착할 수 있다. 상기 압착 플레이트(75)는 투명 퀄츠(Quartz)를 포함할 수 있다. 예컨대, 투명 퀄츠가 레이저 광(79)에 대해 투명 글래스보다 높은 내열성을 갖기 때문에 상기 압착 플레이트(75)는 일반적인 투명 글래스 플레이트보다 높은 수명을 가질 수 있다. 상기 압착 블록(77)이 없을 경우, 상기 압착 플레이트(75)의 두께(T)는 상기 휘어진 기판 바디(66a)의 중심 높이(H)에 비례할 수 있다. 예를 들어, 상기 휘어진 기판 바디(66a)의 중심 높이(H)가 증가하면, 상기 압착 플레이트(75)의 두께(T)는 증가할 수 있다. 상기 압착 플레이트(75)는 홈(78)을 가질 수 있다. 상기 홈(78)은 상기 압착 플레이트(75)의 중심에 형성될 수 있다. 상기 홈(78)은 상기 하부 반도체 칩(10) 상에 정렬될 수 있다.
상기 압착 블록(77)은 상기 압착 플레이트보다 작을 수 있다. 상기 압착 블록(77)은 상기 압착 플레이트(75) 상에 제공될 수 있다. 일 예에 따르면, 상기 압착 블록(77)은 상기 상부 솔더 볼들(69) 사이의 상기 기판 바디(66)의 중심 상에 제공될 수 있다. 상기 압착 블록(77)은 상기 압착 플레이트(75)를 상기 인터포저 기판(60)에 압착하는 무게 추(weights) 및/또는 무게 바(weight bar)로 사용될 수 있다. 예를 들어, 상기 압착 블록(77)은 상기 홈(78) 내에 수납될 수 있다. 상기 홈(78)은 상기 압착 블록(77)을 수평 방향으로 고정할 수 있다. 상기 압착 블록(77)은 접착제(미도시)에 의해 상기 홈(78)의 바닥 상에 고정될 수 있다. 상기 압착 블록(77)은 상기 하부 반도체 칩(10) 상에 정렬될 수 있다. 상기 압착 블록(77)은 상기 압착 플레이트(75)의 밀도보다 높은 밀도를 가질 수 있다. 예를 들어, 상기 압착 블록(77)은 금속(ex, 철(steel), 서스(SUS), 텅서텐(tungsten), 동(copper), 납(lead), 또는 그들의 합금)을 포함할 수 있다. 다른 예로, 상기 압착 블록(77)은 상기 압착 플레이트(75) 없이 상기 휘어진 기판 바디(66a)의 중심 상에 제공되어 상기 인터포저 기판(60)을 상기 하부 반도체 패키지(101) 상에 평탄하게 압착할 수 있다.
상기 광학계(74)는 상기 압착 부재(76) 상에 배치될 수 있다. 상기 광학계(74)는 상기 압착 부재(76) 및 상기 인터포저 기판(60)의 가장자리에 레이저 광(79)을 제공하여 하부 솔더 볼들(16)에 상기 상부 솔더 볼들(69)을 융착할 수 있다(S26). 상기 광학계(74)는 상기 압착 부재(76) 상에 배치될 수 있다. 일 예에 따르면, 상기 광학계(74)는 광원(71)과 오브젝티브 렌즈(73)를 포함할 수 있다. 상기 광원(71)은 상기 레이저 광(79)를 생성할 수 있다. 상기 오브젝티브 렌즈(73)는 상기 광원(71) 아래에 배치될 수 있다. 상기 오브젝티브 렌즈(73)는 상기 레이저 광(79)을 상기 제 1 및 압착 블록들(75, 77) 상에 제공할 수 있다.
상기 레이저 광(79)은 상기 압착 플레이트(75)의 가장자리를 투과하여 상기 상부 솔더 볼들(69) 및 상기 하부 솔더 볼들(16)에 제공될 수 있다. 상기 오브젝티브 렌즈(73)는 상기 광원(71)의 상기 레이저 광(79)을 상기 상부 솔더 볼들(69)을 향하여 발산(diverge)시킬 수 있다. 상기 오브젝티브 렌즈(73)와 상기 인터포저 기판(60) 사이의 거리가 상기 압착 플레이트(75)의 두께(T)에 비례하여 증가하면, 상기 상부 솔더 볼들(69)의 상기 레이저 광(79)의 흡수 효율은 감소할 수 있다. 상기 압착 블록(77)은 상기 오브젝티브 렌즈(73)와 상기 인터포저 기판(60) 사이의 거리 증가를 최소화하여 상기 레이저 광(79)의 흡수 효율을 증가시킬 수 있다. 예를 들어, 상기 압착 블록(77)의 밀도가 상기 압착 플레이트(75)의 밀도보다 크기 때문에 상기 압착 블록(77)은 상기 기판 바디(66)의 중심 높이(H) 증가에 따른 상기 압착 플레이트(75)의 두께(T) 증가를 억제할 수 있다.
일 예에 따르면, 상기 압착 블록(77)은 상기 레이저 광(79)을 상기 상부 솔더 볼들(69)에 선택적으로 제공할 수 있다. 상기 압착 블록(77)은 상기 인터포저 기판(60)의 중심 상의 레이저 광(79)를 흡수하여 상기 하부 반도체 칩(10)으로 제공되는 레이저 광(79)을 차단할 수 있다. 상기 레이저 광(79)은 상기 압착 블록(77) 외곽의 상기 압착 플레이트(75)를 투과하여 하부 솔더 볼들(16) 및 상부 솔더 볼들(69)에 선택적으로 제공될 수 있다. 상기 레이저 광(79)은 약 10 msec 내지 약 5sec동안 상기 하부 솔더 볼들(16)과 상기 상부 솔더 볼들(69)에 제공될 수 있다.
도시되지는 않았지만, 상기 압착 플레이트(75)와 상기 압착 블록(77)의 각각은 복수개로 구성될 수 있다. 상기 압착 플레이트들(75)은 지그 내에 탑재되고, 상기 압착 블록들(77)은 상기 압착 플레이트들(75) 상에 각각 제공될 수 있다. 상기 스테이지(72) 상에 하부 반도체 패키지(101)와 상기 인터포저 기판(60)의 각각이 복수개로 수납될 경우, 상기 레이저 광(79)은 압착 플레이트들(75)과 상기 압착 블록들(77)마다 독립적 및/또는 순차적으로 제공될 수 있다.
도 10은 도 7의 상부 솔더 볼들(69)과 하부 솔더 볼들(16)이 융착된 솔더 구조체들(80)을 보여준다.
도 10을 참조하면, 상기 하부 솔더 볼들(16)과 상기 상부 솔더 볼들(69)은 상기 레이저 광(79)을 흡수하여 솔더 구조체들(80)로 형성될 수 있다. 예를 들어, 상기 상부 솔더 볼들(69)은 상기 레이저 광(79)에 의해 약 245℃이상으로 가열된 후에 상기 하부 솔더 볼들(16)에 융착될 수 있다.
도시되지는 않았지만, 상기 인터포저 기판(60)과 상기 하부 몰드 막(12) 사이에 언더 필 층이 형성될 수 있다. 상기 솔더 구조체들(80)은 상기 하부 몰드 막(12)과 상기 언더 필 층에 의해 서로 절연될 수 있다.
도11은 인터포저 기판(60) 상에 본딩되는 상부 반도체 패키지(102)를 보여준다.
도 1 및 도 11을 참조하면, 상기 인터포저 기판(60) 상에 상기 상부 반도체 패키지(102)를 본딩한다(S30). 예를 들어, 상기 상부 반도체 패키지(102)는 플립 칩 본딩 방법으로 상기 인터포저 기판(60) 상에 본딩될 수 있다. 상기 상부 반도체 패키지(102)는 도 3 및 도 4와 같이 제조된 패키지일 수 있다. 일 예에 따르면, 상기 상부 반도체 패키지(102)는 상부 기판(30), 제 1 및 제 2 상부 반도체 칩들(40a, 40b), 본딩 와이어(32), 상부 몰드막(36), 상부 절연 부재(50b) 및 제 2 범프들(39)을 포함할 수 있다.
상기 상부 기판(30)은 인쇄회로기판을 포함할 수 있다. 예를 들어, 상기 상부 기판(30)은 제 1 및 제 2 상부 패드들(31, 33)을 포함할 수 있다. 상기 제 1 상부 패드들(31)은 상기 상부 기판(30)의 상부 면 상에 형성될 수 있다. 상기 제 2 상부 패드들(33)은 상기 상부 기판(30)의 하부 면 상에 형성될 수 있다. 상기 제 1 및 제 2 상부 패드들(31, 33)은 상기 상부 기판(30) 내에서 전기적으로 연결될 수 있다.
상기 제 1 및 제 2 상부 반도체 칩들(40a, 40b)은 상기 상부 기판(30) 상에 순차적으로 적층될 수 있다. 상기 제 1 및 제 2 상부 반도체 칩들(40a, 40b) 중 적어도 하나는 메모리 칩일 수 있다.
상기 본딩 와이어(32)는 상기 제 1 및 제 2 상부 반도체 칩들(40a, 40b)을 상기 제 1 상부 패드들(31)에 연결할 수 있다. 상기 본딩 와이어(32)는 와이어 본더에 의해 상기 제 1 및 제 2 상부 반도체 칩들(40a, 40b)과 상기 제 1 상부 패드들(31)에 본딩될 수 있다. 이와 달리, 상기 제 1 및 제 2 상부 반도체 칩들(40a, 40b) 중 적어도 하나는 플립 칩 본딩 방식으로 상기 상부 기판(30) 상에 실장될 수 있다.
상기 상부 몰드 막(36)은 상기 제 1 상부 패드들(31), 상기 제 1 및 제 2 상부 반도체 칩들(40a, 40b) 및 상기 본딩 와이어(32) 상에 형성될 수 있다. 상기 상부 몰드 막(36)은 EMC(Epoxy Molding Compound)를 포함할 수 있다.
상기 상부 절연 부재(50b)는 상기 상부 기판(30)의 중심 아래에 형성될 수 있다. 상기 상부 절연 부재(50)는 상기 상부 기판(30)과 상기 인터포저 기판(60)을 절연시킬 수 있다. 상기 상부 절연 부재(50b)는 솔더 레지스트를 포함할 수 있다.
상기 제 2 범프들(39)은 상기 상부 기판(30)의 가장자리 아래에 형성될 수 있다. 상기 제 2 범프들(39)은 상기 제 2 상부 패드들(33)을 상기 인터포저 기판(60)의 제 1 패드들(62)에 연결할 수 있다. 예를 들어, 상기 제 2 범프들(39)은 플립 칩 본딩 방식으로 상기 인터포저 기판(60)의 제 1 패드들(62)과 상기 제 2 상부 패드들(33) 사이에 형성될 수 있다.
도시되지는 않았지만, 상기 상부 반도체 패키지(102)가 본딩된 후에, 상기 하부 반도체 패키지(101)의 제 2 하부 패드들(4) 상에 솔더 범프들이 형성될 수 있다.
이상의 상세한 설명은 본 발명을 예시하는 것이다. 또한 전술한 내용은 본 발명의 바람직한 실시 형태를 나타내고 설명하는 것에 불과하며, 본 발명은 다양한 다른 조합, 변경 및 환경에서 사용할 수 있다. 즉, 본 명세서에 개시된 발명의 개념의 범위, 저술한 개시 내용과 균등한 범위 및/또는 당업계의 기술 또는 지식의 범위 내에서 변경 또는 수정이 가능하다. 전술한 실시예들은 본 발명을 실시하는데 있어 최선의 상태를 설명하기 위한 것이며, 본 발명과 같은 다른 발명을 이용하는데 당업계에 알려진 다른 상태로의 실시, 그리고 발명의 구체적인 적용 분야 및 용도에서 요구되는 다양한 변경도 가능하다. 따라서, 이상의 발명의 상세한 설명은 개시된 실시 상태로 본 발명을 제한하려는 의도가 아니다. 또한 첨부된 청구범위는 다른 실시 상태도 포함하는 것으로 해석되어야 한다.

Claims (10)

  1. 하부 기판, 상기 하부 기판의 가장자리 상의 하부 솔더 볼들 및 상기 하부 기판의 중심 상의 하부 칩을 포함하는 하부 반도체 패키지를 형성하는 단계;
    상기 하부 반도체 패키지 상에 상기 하부 솔더 볼들과 정렬되는 상부 솔더 볼들을 포함하는 인터포저 기판을 본딩하는 단계; 및
    상기 인터포저 기판 상에 상부 기판과 상기 상부 기판 상의 상부 칩을 포함하는 상부 반도체 패키지를 본딩하는 단계를 포함하되,
    상기 인터포저 기판을 본딩하는 단계는:
    상기 하부 반도체 패키지 상에 상기 인터포저 기판을 제공하는 단계;
    상기 인터포저 기판을 덮는 압착 플레이트와, 상기 압착 플레이트 상에 제공되어 상기 하부 칩에 정렬되는 압착 블록을 포함하는 압착 부재를 상기 인터포저 기판 상에 제공하여 상기 인터포저 기판을 상기 하부 반도체 패키지에 압착 단계; 및
    상기 압착 플레이트를 투과하는 레이저 광을 상기 인터포저 기판에 제공하고, 상기 압착 블록을 사용하여 상기 하부 칩으로 제공되는 상기 레이저 광을 차단하여 상기 하부 솔더 볼들을 상기 상부 솔더 볼들에 융착하는 단계를 포함하는 패키지 온 패키지의 제조 방법.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 압착 플레이트는 투명 퀄츠를 포함하는 패키지 온 패키지의 제조방법.
  4. 제 1 항에 있어서,
    상기 압착 블록은 상기 압착 플레이트보다 작고, 상기 상부 솔더 볼들 사이의 상기 인터포저 기판의 중심 상에 제공되는 패키지 온 패키지의 제조방법.
  5. 제 4 항에 있어서,
    상기 압착 블록은 상기 압착 플레이트의 밀도보다 높은 밀도를 갖는 패키지 온 패키지의 제조방법.
  6. 제 4 항에 있어서,
    상기 압착 블록은 상기 레이저 광을 상기 하부 칩 외곽의 상기 상부 솔더 볼들에 선택적으로 제공하는 패키지 온 패키지의 제조방법.
  7. 제 4 항에 있어서,
    상기 압착 플레이트는 상기 압착 블록을 고정하는 홈을 갖는 패키지 온 패키지의 제조방법.
  8. 제 4 항에 있어서,
    상기 압착 블록은 금속을 포함하는 패키지 온 패키지의 제조방법.
  9. 제 1 항에 있어서,
    상기 인터포저 기판은 위로 볼록하게 휘어진 기판 바디를 더 포함하되,
    상기 압착 플레이트는 상기 휘어진 기판 바디의 중심 높이에 비례하는 두께를 갖는 패키지 온 패키지의 제조방법.
  10. 제 1 항에 있어서,
    상기 인터포저 기판은 상기 상부 솔더 볼들 사이에 형성된 절연 부재를 더 포함하되,
    상기 상부 솔더 볼들은 상기 절연 부재보다 두꺼운 패키지 온 패키지의 제조방법.
KR1020180025772A 2018-03-05 2018-03-05 패키지 온 패키지의 제조방법 및 그의 본딩 장치 KR102465369B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020180025772A KR102465369B1 (ko) 2018-03-05 2018-03-05 패키지 온 패키지의 제조방법 및 그의 본딩 장치
US16/167,154 US10998303B2 (en) 2018-03-05 2018-10-22 Method of manufacturing package-on-package device and bonding apparatus used therein
CN201910078541.9A CN110233114A (zh) 2018-03-05 2019-01-28 制造层叠封装器件的方法和层叠封装接合装置
US17/224,520 US11776946B2 (en) 2018-03-05 2021-04-07 Method of manufacturing package-on-package device and bonding apparatus used therein

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180025772A KR102465369B1 (ko) 2018-03-05 2018-03-05 패키지 온 패키지의 제조방법 및 그의 본딩 장치

Publications (2)

Publication Number Publication Date
KR20190105343A KR20190105343A (ko) 2019-09-17
KR102465369B1 true KR102465369B1 (ko) 2022-11-10

Family

ID=67768190

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180025772A KR102465369B1 (ko) 2018-03-05 2018-03-05 패키지 온 패키지의 제조방법 및 그의 본딩 장치

Country Status (3)

Country Link
US (2) US10998303B2 (ko)
KR (1) KR102465369B1 (ko)
CN (1) CN110233114A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11508650B2 (en) * 2019-12-12 2022-11-22 Intel Corporation Interposer for hybrid interconnect geometry
JP7406911B2 (ja) * 2019-12-25 2023-12-28 株式会社ディスコ レーザーリフロー装置、及び、レーザーリフロー方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150053350A1 (en) * 2013-08-22 2015-02-26 Ilyoung Han Bonding method, bonding apparatus, and method for manufacturing substrate
US20150206869A1 (en) * 2014-01-23 2015-07-23 Jongkook Kim Package-on-package devices and methods of manufacturing the same
US20170141071A1 (en) * 2015-11-17 2017-05-18 Electronics And Telecommunications Research Institute Method of fabricating a semiconductor package

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001148403A (ja) 1999-11-18 2001-05-29 Seiko Epson Corp 半導体チップの実装方法および装置
KR100458414B1 (ko) 2000-12-22 2004-11-26 신에쯔 세끼에이 가부시키가이샤 석영유리와 석영유리 치구 및 그들의 제조방법
JP4348542B2 (ja) 2004-08-24 2009-10-21 信越半導体株式会社 石英治具及び半導体製造装置
KR100662820B1 (ko) 2005-09-27 2006-12-28 삼성테크윈 주식회사 플립칩 본더
KR100899421B1 (ko) 2007-02-28 2009-05-27 삼성테크윈 주식회사 칩 본딩 툴, 그 본딩 툴을 구비하는 플립 칩 본딩 장치 및 방법
US20090289101A1 (en) * 2008-05-23 2009-11-26 Yong Du Method for ball grid array (bga) solder attach for surface mount
JP5838559B2 (ja) 2011-02-08 2016-01-06 富士電機株式会社 半導体装置の組立治具および半導体装置の組立方法
JP6104518B2 (ja) 2012-04-27 2017-03-29 日産自動車株式会社 半導体装置の製造方法、断熱荷重治具及び断熱荷重治具の設置方法
KR101245356B1 (ko) 2012-08-30 2013-03-19 (주)정원기술 플립 칩 본더의 가압 헤드
JP6102452B2 (ja) 2013-04-17 2017-03-29 富士電機株式会社 半導体装置の製造方法及びハンダ付け用錘
US20140367854A1 (en) * 2013-06-17 2014-12-18 Broadcom Corporation Interconnect structure for molded ic packages
KR102229202B1 (ko) * 2013-11-07 2021-03-17 삼성전자주식회사 트렌치 형태의 오프닝을 갖는 반도체 패키지 및 그 제조방법
KR102284652B1 (ko) * 2014-08-28 2021-08-02 삼성전자 주식회사 반도체 패키지
US20160240457A1 (en) * 2015-02-18 2016-08-18 Altera Corporation Integrated circuit packages with dual-sided stacking structure
KR102416569B1 (ko) 2015-08-27 2022-07-04 삼성디스플레이 주식회사 레이저 결정화 장치
KR102576702B1 (ko) * 2016-07-06 2023-09-08 삼성전자주식회사 증착 공정 모니터링 시스템, 및 그 시스템을 이용한 증착 공정 제어방법과 반도체 소자 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150053350A1 (en) * 2013-08-22 2015-02-26 Ilyoung Han Bonding method, bonding apparatus, and method for manufacturing substrate
US20150206869A1 (en) * 2014-01-23 2015-07-23 Jongkook Kim Package-on-package devices and methods of manufacturing the same
US20170141071A1 (en) * 2015-11-17 2017-05-18 Electronics And Telecommunications Research Institute Method of fabricating a semiconductor package

Also Published As

Publication number Publication date
US20210225829A1 (en) 2021-07-22
US10998303B2 (en) 2021-05-04
KR20190105343A (ko) 2019-09-17
CN110233114A (zh) 2019-09-13
US20190273074A1 (en) 2019-09-05
US11776946B2 (en) 2023-10-03

Similar Documents

Publication Publication Date Title
CN110098158B (zh) 半导体封装件
KR102404058B1 (ko) 반도체 패키지
JP5192825B2 (ja) 半導体装置およびその製造方法、ならびに積層半導体装置の製造方法
US5684330A (en) Chip-sized package having metal circuit substrate
TWI496270B (zh) 半導體封裝件及其製法
KR20080095187A (ko) 패키지 적층을 위한 집적회로 패키지 시스템
US7679178B2 (en) Semiconductor package on which a semiconductor device can be stacked and fabrication method thereof
KR20120091691A (ko) 휨 방지용 접합패턴을 갖는 반도체 소자 및 그 제조방법
JP5518789B2 (ja) マルチチップモジュール
KR20110105167A (ko) 반도체 패키지 및 그 제조방법
US10825774B2 (en) Semiconductor package
US9318460B2 (en) Substrate and assembly thereof with dielectric removal for increased post height
US20080283994A1 (en) Stacked package structure and fabrication method thereof
KR102465369B1 (ko) 패키지 온 패키지의 제조방법 및 그의 본딩 장치
JPH1197570A (ja) 半導体装置およびその製造方法ならびに半導体装置の実装方法
KR20120126365A (ko) 유닛 패키지 및 이를 갖는 스택 패키지
KR20100099778A (ko) 반도체 패키지 및 이의 제조 방법
KR20210020640A (ko) 반도체 패키지
KR20110130017A (ko) 멀티-칩 패키지 및 그의 제조 방법
TWI838125B (zh) 半導體封裝及其製造方法
KR102472045B1 (ko) 반도체 패키지
US20230109629A1 (en) Electronic device including interposers bonded to each other
TWI781863B (zh) 平面式多晶片裝置
KR100444175B1 (ko) 볼그리드 어레이 적층칩 패키지
KR100612761B1 (ko) 칩 스케일 적층 칩 패키지

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right