KR102455433B1 - 수직 정렬된 2차원 물질을 포함하는 소자 및 수직 정렬된 2차원 물질의 형성방법 - Google Patents

수직 정렬된 2차원 물질을 포함하는 소자 및 수직 정렬된 2차원 물질의 형성방법 Download PDF

Info

Publication number
KR102455433B1
KR102455433B1 KR1020150095361A KR20150095361A KR102455433B1 KR 102455433 B1 KR102455433 B1 KR 102455433B1 KR 1020150095361 A KR1020150095361 A KR 1020150095361A KR 20150095361 A KR20150095361 A KR 20150095361A KR 102455433 B1 KR102455433 B1 KR 102455433B1
Authority
KR
South Korea
Prior art keywords
dimensional material
substrate
layer
forming
transition metal
Prior art date
Application number
KR1020150095361A
Other languages
English (en)
Other versions
KR20170004676A (ko
Inventor
양기연
이창승
김남정
김연희
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020150095361A priority Critical patent/KR102455433B1/ko
Priority to US14/972,873 priority patent/US9658186B2/en
Priority to EP16155085.0A priority patent/EP3115484B1/en
Priority to CN201610102164.4A priority patent/CN106328708B/zh
Publication of KR20170004676A publication Critical patent/KR20170004676A/ko
Application granted granted Critical
Publication of KR102455433B1 publication Critical patent/KR102455433B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7855—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with at least two independent gates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N27/00—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means
    • G01N27/26—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating electrochemical variables; by using electrolysis or electrophoresis
    • G01N27/403—Cells and electrode assemblies
    • G01N27/414—Ion-sensitive or chemical field-effect transistors, i.e. ISFETS or CHEMFETS
    • G01N27/4141—Ion-sensitive or chemical field-effect transistors, i.e. ISFETS or CHEMFETS specially adapted for gases
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/04—Pattern deposit, e.g. by using masks
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/46—Sulfur-, selenium- or tellurium-containing compounds
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/60—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape characterised by shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02568—Chalcogenide semiconducting materials not being oxides, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02614—Transformation of metal, e.g. oxidation, nitridation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7843—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being an applied insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78681—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising AIIIBV or AIIBVI or AIVBVI semiconductor materials, or Se or Te
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13067—FinFET, source/drain region shapes fins on the silicon surface

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Nanotechnology (AREA)
  • Molecular Biology (AREA)
  • Plasma & Fusion (AREA)
  • Electrochemistry (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Thin Film Transistor (AREA)

Abstract

수직 정렬된 2차원 물질을 포함하는 트랜지스터가 개시된다. 개시된 트랜지스터는 기판에 마련된 2차원 물질과, 상기 2차원 물질의 양단부에 연결되는 소스 및 드레인 전극과, 상기 2차원 물질에 마련되는 게이트 절연층과, 상기 게이트 절연층에 마련되는 게이트 전극을 포함한다. 여기서, 2차원 물질은 기판에 실질적으로 수직으로 정렬되는 적어도 하나의 층을 포함하고, 이 각각의 층은 2차원 형상의 결정 구조를 가지는 반도체를 포함한다.

Description

수직 정렬된 2차원 물질을 포함하는 소자 및 수직 정렬된 2차원 물질의 형성방법{Device including vertically aligned two dimensional material and method for forming the vertically aligned two dimensional material}
2차원 물질에 관한 것으로, 상세하게는 기판에 수직으로 정렬된 2차원 물질을 포함하는 소자 및 기판에 수직으로 정렬된 2차원 물질의 형성방법에 관한 것이다.
트랜지스터는 전기적인 스위칭 역할을 하는 반도체 소자로서 메모리, 구동 IC 등과 같은 다양한 반도체 제품에 사용되고 있다. 반도체 소자의 크기가 줄어들게 되면 하나의 웨이퍼에서 얻을 수 있는 반도체 소자의 개수가 늘어나게 되고 반도체 소자의 구동 속도도 빨라지기 때문에 반도체 소자의 크기를 줄이기 위한 연구가 활발하게 진행되고 있다.
트랜지스터의 경우에는 플랫한 구조의 MOSFET(Metal Oxide Semiconductor Field Effect Transistor)로는 그 크기를 줄이는데 한계가 있으므로, 최근에는 미세 소자의 구현을 위해 입체 구조의 FinFET(Fin Field Effect Transistor)에 대한 연구가 각광을 받고 있다.
예시적인 실시예는 기판에 수직으로 정렬된 2차원 물질을 포함하는 소자 및 이러한 2차원 물질의 형성방법을 제공한다.
일 측면에 있어서,
기판;
상기 기판에 실질적으로 수직으로 정렬되는 적어도 하나의 층을 포함하고, 상기 각각의 층은 2차원 형상의 결정 구조를 가지는 반도체를 포함하는 2차원 물질;
상기 2차원 물질의 양단부에 연결되는 소스 전극 및 드레인 전극;
상기 소스 전극과 상기 드레인 전극 사이의 상기 2차원 물질에 마련되는 게이트 절연층; 및
상기 게이트 절연층에 마련되는 게이트 전극;을 포함하는 트랜지스터가 제공된다.
상기 2차원 물질은 일정한 방향성을 가지고 서로 나란하게 형성된 복수의 층을 포함할 수 있다. 여기서, 상기 층들은 반데르 발스 결합(Van Der Waals bond)에 의해 서로 연결될 수 있다. 상기 게이트 절연층 및 상기 게이트 전극은 상기 2차원 물질의 상면 및 측면에 마련될 수 있다.
상기 2차원 물질은 TMD(Transition Metal Dichalcogenide)를 포함할 수 있다.상기 TMD는 Mo, W, Nb, V, Ta, Ti, Zr, Hf, Tc, Re, Cu, Ga, In, Sn, Ge 및 Pb 으로 이루어진 그룹에서 선택된 하나의 금속 원소와 S, Se 및 Te으로 이루어진 그룹에서 선택된 하나의 칼코겐 원소를 포함할 수 있다.
상기 2차원 물질은 도핑되어 있거나 또는 도핑되어 있지 않을 수 있다. 상기 2차원 물질의 폭은 예를 들면, 10nm 이하가 될 수 있다.
다른 측면에 있어서,
기판;
소정 가스를 흡착(adsorption)하는 것으로, 상기 기판에 실질적으로 수직으로 정렬되는 적어도 하나의 층을 포함하며, 상기 각각의 층은 2차원 형상의 결정 구조를 가지는 반도체를 포함하는 적어도 하나의 2차원 물질; 및
상기 2차원 물질의 양단에 연결되는 제1 및 제2 전극; 을 포함하는 가스 센서가 제공된다.
상기 가스 센서는 상기 기판에 마련되는 것으로, 가열에 의해 상기 2차원 물질에 흡착된 가스를 제거하기 위한 히터를 더 포함할 수 있다.
또 다른 측면에 있어서,
기판에 전이 금속층을 노출시키는 트렌치를 포함하는 가이드 패턴층(guide pattern layer)을 형성하는 단계; 및
화학기상증착법(CVD)을 이용하여 상기 트렌치를 통해 노출된 상기 전이 금속층으로부터 상기 기판에 2차원 물질을 성장시키는 단계;를 포함하는 2차원 물질의 형성방법이 제공된다.
상기 2차원 물질은 상기 기판에 실질적으로 수직으로 정렬된 적어도 하나의 층을 포함하고, 상기 각각의 층은 2차원 형상의 결정 구조를 가지는 반도체를 포함할 수 있다. 여기서, 상기 2차원 물질은 일정한 방향성을 가지고 서로 나란하게 형성된 복수의 층을 포함할 수 있다. 상기 가이드 패턴층은 예를 들면 절연 물질을 포함할 수 있다.
상기 기판에 상기 전이 금속층을 노출시키는 상기 트렌치를 포함하는 상기 가이드 패턴층을 형성하는 단계는, 상기 기판에 상기 전이 금속층을 증착하는 단계; 상기 전이 금속층에 상기 가이드 패턴층을 형성하는 단계; 및 상기 가이드 패턴층에 상기 전이 금속층의 표면을 노출시키는 상기 트렌치를 형성하는 단계;를 포함할 수 있다.
상기 기판에 상기 전이 금속층을 노출시키는 상기 트렌치를 포함하는 상기 가이드 패턴층을 형성하는 단계는, 상기 기판에 상기 가이드 패턴층을 형성하는 단계; 상기 가이드 패턴에 상기 기판을 노출시키는 상기 트렌치를 형성하는 단계; 및 상기 트렌치를 통해 노출된 상기 기판의 표면에 상기 전이 금속층을 증착하는 단계;를 포함할 수 있다.
상기 전이 금속층은 예를 들면, 3nm ~ 12nm의 두께로 형성될 수 있다. 상기 트렌치는 예를 들면, 10nm 이하의 폭으로 형성될 수 있다.
또 다른 측면에 있어서,
기판에 상기 기판의 표면과 실질적으로 수직인 측면을 포함하는 가이드 패턴층을 형성하는 단계; 및
상기 가이드 패턴층의 측면에 2차원 물질을 형성하는 단계;를 포함하는 2차원 물질의 형성방법이 제공된다.
상기 2차원 물질은 상기 기판에 실질적으로 수직으로 정렬된 적어도 하나의 층을 포함하고, 상기 각각의 층은 2차원 형상의 결정 구조를 가지는 반도체를 포함할 수 있다. 상기 2차원 물질은 하나의 층 또는 서로 나란하게 형성된 복수의 층을 포함할 수 있다.
상기 가이드 패턴층의 측면에 상기 2차원 물질을 형성하는 단계는, 상기 가이드 패턴층 및 상기 기판을 덮도록 전이 금속층을 증착하는 단계; 상기 전이 금속층이 상기 가이드 패턴층의 측면에만 남도록 상기 전이 금속층을 식각하는 단계; 및 화학기상증착법을 이용하여 상기 전이 금속층으로부터 상기 2차원 물질을 형성하는 단계;를 포함할 수 있다. 여기서, 상기 전이 금속층은 3nm 보다 작은 두께로 형성될 수 있다.
상기 가이드 패턴층의 측면에 상기 2차원 물질을 형성하는 단계는, 화학기상증착법을 이용하여 상기 가이드 패턴층 및 상기 기판을 덮도록 상기 2차원 물질을 증착하는 단계; 및 상기 가이드 패턴층의 측면에만 상기 2차원 물질이 남도록 상기 2차원 물질을 식각하는 단계;를 포함할 수 있다.
실시예들에 의하면, 채널 물질로 사용되는 2차원 물질을 기판에 대해 수직으로 정렬하고, 2차원 물질을 구성하는 층들이 일정한 방향성을 가지고 서로 나란하게 형성됨으로써 우수한 성능을 가진 미세한 크기의 트랜지스터, 예를 들면 10nm 이하의 채널 폭을 갖는 FinFET을 구현할 수 있다. 또한, 다양한 종류의 가스들을 높은 효율을 가지고 검출할 수 있는 가스 센서를 구현할 수 있다.
도 1은 예시적인 실시예에 따른 트랜지스터를 도시한 사시도이다.
도 2는 도 1의 Ⅱ-Ⅱ'선을 따라 본 단면도이다.
도 3은 도 1의 Ⅲ-Ⅲ'선을 따라 본 단면도이다.
도 4a 내지 도 4d는 예시적인 실시예에 따른 2차원 물질의 형성 방법을 보여주는 도면들이다.
도 5a 내지 도 5d는 다른 예시적인 실시예에 따른 2차원 물질의 형성 방법을 보여주는 도면들이다.
도 6a 내지 도 6c는 또 다른 예시적인 실시예에 따른 2차원 물질의 형성 방법을 보여주는 도면들이다.
도 7a 내지 도 7c는 예시적인 실시예에 따른 트랜지스터의 제조 방법을 보여주는 도면들이다.
도 8a 내지 도 8d는 또 다른 예시적인 실시예에 따른 2차원 물질의 형성 방법을 보여주는 도면들이다.
도 9a 내지 도 9c는 또 다른 예시적인 실시예에 따른 2차원 물질의 형성 방법을 보여주는 도면들이다.
도 10a 내지 도 10d는 다른 예시적인 실시예에 따른 트랜지스터의 제조 방법을 보여주는 도면들이다.
도 11는 다른 예시적인 실시예에 따른 가스 센서를 도시한 사시도이다.
도 12는 도 11의 ⅩⅡ-ⅩⅡ'선을 따라 본 단면도이다.
이하, 첨부된 도면을 참조하여 실시예를 상세히 설명한다. 도면에서 동일한 참조부호는 동일한 구성요소를 지칭하며, 각 구성요소의 크기나 두께는 설명의 명료성을 위하여 과장되어 있을 수 있다. 또한, 소정의 물질층이 기판이나 다른 층 에 존재한다고 설명될 때, 그 물질층은 기판이나 다른 층에 직접 접하면서 존재할 수도 있고, 그 사이에 다른 제3의 층이 존재할 수도 있다. 그리고, 아래의 실시예에서 각 층을 이루는 물질은 예시적인 것이므로, 이외에 다른 물질이 사용될 수도 있다.
도 1은 예시적인 실시예에 따른 트랜지스터를 도시한 사시도이다. 도 2는 도 1의 Ⅱ-Ⅱ'선을 따라 본 단면도이고, 도 3은 도 1의 Ⅲ-Ⅲ'선을 따라 본 단면도이다. 도 1 내지 도 3에 도시된 트랜지스터(100)는 FinFET(Fin Field Effect Transistor)을 포함할 수 있다.
도 1 내지 도 3을 참조하면, 트랜지스터(100)는 기판(110)과, 이 기판(110)에 마련되는 2차원 물질(120)과, 2차원 물질의 양단부에 마련되는 소스 및 드레인 전극(141,142)과, 2차원 물질(120)에 순차적으로 형성되는 게이트 절연층(125) 및 게이트 전극(130)을 포함한다.
기판(110)으로는 예를 들면 산화물층이 형성된 실리콘 기판 등이 사용될 수 있다. 하지만, 이에 한정되는 것은 아니며, 이외에도 다양한 재질의 기판이 사용될 수 있다. 이 기판(110)의 상면에는 채널 물질로 사용되는 2차원 물질(2D material,120)이 마련되어 있다. '2차원 물질(120)'이라 함은 2차원 형상의 결정 구조를 가지는 반도체 물질을 의미하는 것으로, 단층(monolayer) 또는 복층(multilayer) 구조를 가질 수 있다. 이러한 2차원 물질을 구성하는 각각의 층은 원자 수준(atomic level)의 두께를 가질 수 있다. 2차원 물질(120)을 구성하는 층들 사이는 반데르 발스 결합(Van Der Waals bond)에 의해 서로 연결될 수 있다.
본 실시예에서, 2차원 물질(120)을 구성하는 각각의 층은 기판(110)에 대해 실질적으로 수직으로 정렬되어 있다. 여기서,'실질적으로 수직으로'라 함은 정확히 수직이거나 또는 거의 수직에 가까운 것을 의미한다. 이러한 2차원 물질(120)은 예를 들면, 대략 10nm 이하의 폭(W)을 가질 수 있다. 하지만, 이에 한정되는 것은 아니다. 또한, 2차원 물질(120)을 구성하는 층들의 수는 1 ~ 수개 정도 될 수 있다. 하지만, 이는 단지 예시적인 것으로 2차원 물질(120)은 이보다 많은 개수의 층을 포함할 수도 있다. 또한, 2차원 물질(120)이 복수개의 층을 포함하는 경우에는 이 층들은 방향성을 가지고 서로 나란하게 배치될 수 있다.
2차원 물질(120)은 전기적 성질이 우수하며, 두께가 나노 스케일로 얇아지는 경우에도 그 특성이 크게 변하지 않고 높은 이동도(mobility)를 유지하기 때문에 다양한 소자에 응용될 수 있는 물질이다. 예를 들어, 2차원 물질(120)은 TMD(Transition Metal Dichalcogenide)를 포함할 수 있다. TMD는 2차원 형상의 결정 구조를 가지는 반도체 물질로서, 예를 들면, TMD는 Mo, W, Nb, V, Ta, Ti, Zr, Hf, Tc, Re 중 하나의 전이금속과 S, Se, Te 중 하나의 칼코겐(chalcogen) 원소를 포함할 수 있다. TMD는 예컨대, MX2 로 표현될 수 있으며, 여기서, M은 전이금속을 나타내고, X는 칼코겐 원소를 나타낸다. 예를 들면, M은 Mo, W, Nb, V, Ta, Ti, Zr, Hf, Tc, Re 등이 될 수 있고, X는 S, Se, Te 등이 될 수 있다. 따라서, 예를 들면 TDM는 MoS2, MoSe2, MoTe2, WS2, WSe2, WTe2, ZrS2, ZrSe2, HfS2, HfSe2, NbSe2, ReSe2 등을 포함할 수 있다. 대체적으로(alternatively), TMD는 MX2 로 표현되지 않을 수도 있다. 이 경우 예를 들면, TMD는 전이금속인 Cu와 칼코겐 원소인 S의 화합물인 CuS을 포함할 수 있다. 한편, TMD는 비전이금속(non-transition metal)을 포함하는 칼코게나이드 물질일 수도 있다. 비전이금속은, 예컨대, Ga, In, Sn, Ge, Pb 등을 포함할 수 있다. 이 경우, TMD는 Ga, In, Sn, Ge, Pb 등의 비전이금속과 S, Se, Te와 같은 칼코겐 원소의 화합물을 포함할 수 있다. 예를 들면, TMD는 SnSe2, GaS, GaSe, GaTe, GeSe, In2Se3, InSnS2 등을 포함할 수 있다.
이상을 정리하면, TMD는 Mo, W, Nb, V, Ta, Ti, Zr, Hf, Tc, Re, Cu, Ga, In, Sn, Ge, Pb 중 하나의 금속 원소와 S, Se, Te 중 하나의 칼코겐 원소를 포함할 수 있다. 그러나, 이상에서 언급된 물질들은 단지 예시적인 것이고, 그 밖에 다른 물질들이 TMD 물질로 사용될 수도 있다.
2차원 물질(120)은 이동도(mobility)를 조절하기 위해 p형 도펀트(p-type dopant) 또는 n형 도펀트(n-type dopant)로 도핑될 수 있다. 여기서, p형 도펀트 및 n형 도펀트로는 예컨대, 그래핀이나 탄소나노튜브(CNT, carbon nanotube) 등에 사용되는 p형 도펀트 및 n형 도펀트가 사용될 수 있다. 상기 p형 도펀트나 n형 도펀트는 이온주입(ion implantation)이나 화학적 도핑(chemical doping) 방식으로 도핑될 수 있다.
p형 도펀트의 소스(source)는 예를 들면, NO2BF4, NOBF4, NO2SbF6 등의 이온성 액체(ionic liquid), HCl, H2PO4, CH3COOH, H2SO4, HNO3 등의 산류 화합물(acidic compound), 디클로로디시아노퀴논(dichlorodicyanoquinone)(DDQ), 옥손(oxone), 디미리스토일포스파티딜이노시톨 (dimyristoylphosphatidylinositol) (DMPI), 트리플루오로메탄술폰이미드(trifluoromethanesulfoneimide) 등의 유기 화합물(organic compound) 등을 포함할 수 있다. 또는, p형 도펀트의 소스로 HPtCl4, AuCl3, HAuCl4, AgOTf(silver trifluoromethanesulfonate), AgNO3, H2PdCl6, Pd(OAc)2, Cu(CN)2 등을 포함할 수도 있다.
n형 도펀트의 소스는 예를 들면, 치환 또는 비치환된 니코틴아미드의 환원물(a reduction product of a substituted or unsubstituted nicotinamide); 치환 또는 비치환된 니코틴아미드와 화학적으로 결합된 화합물의 환원물(a reduction product of a compound which is chemically bound to a substituted or unsubstituted nicotinamide); 및 두 개 이상의 피리디늄 유도체를 포함하고 하나 이상의 피리디늄 유도체의 질소가 환원된 화합물(a compound comprising at least two pyridinium moieties in which a nitrogen atom of at least one of the pyridinium moieties is reduced)을 포함할 수 있다. 예컨대, n형 도펀트의 소스는 NMNH(nicotinamide mononucleotide-H), NADH(nicotinamide adenine dinucleotide-H), NADPH(nicotinamide adenine dinucleotide phosphate-H)를 포함하거나, 비올로겐(viologen)을 포함할 수 있다. 또는, 상기 n형 도펀트의 소스는 PEI(polyethylenimine) 등의 폴리머를 포함할 수 있다. 또는, n형 도펀트는 K, Li 등의 알칼리 금속을 포함할 수 있다. 한편, 이상에서 언급된 p형 도펀트와 n형 도펀트 물질은 예시적인 것으로, 이외에도 다른 다양한 물질이 도펀트로 사용될 수 있다.
기판(110)에는 소스 전극(141) 및 드레인 전극(142)이 마련되어 있다. 여기서, 소스 전극(141) 및 드레인 전극(142)은 2차원 물질(120)의 양단부에 전기적으로 연결되도록 마련되어 있다. 이러한 소스 전극(141) 및 드레인 전극(142)은 예를 들면, Ag, Au, Pt 또는 Cu 등과 같은 전기 전도성이 우수한 금속 물질 등을 포함할 수 있다. 하지만, 이에 한정되는 것은 아니다.
소스 전극(141)과 드레인 전극(142) 사이의 2차원 물질(120)에는 게이트 절연층(125)이 마련되어 있다. 여기서, 게이트 절연층(125)은 2차원 물질(120)의 상면 및 양 측면을 덮도록 형성될 수 있다. 이러한 게이트 절연층(125)은 예를 들면, 실리콘 산화물, 실리콘 질화물, 알루미늄 산화물, 하프늄 산화물 또는 절연성 폴리머 등을 포함할 수 있다. 하지만, 이는 단지 예시적인 것으로 이외에도 게이트 절연층(125)은 다른 다양한 절연물질을 포함할 수 있다.
게이트 절연층(125)에는 게이트 전극(130)이 마련되어 있다. 여기서, 게이트 전극(130)은 2차원 물질(120)의 상면 및 양 측면에 마련될 수 있다. 이러한 게이트 전극(130)은 소스 및 드레인 전극(141,142)과 마찬가지로 예를 들면, Ag, Au, Pt 또는 Cu 등과 같은 전기 전도성이 우수한 금속 물질을 포함할 수 있다. 하지만, 이에 한정되는 것은 아니다.
실리콘 기반(Si- based) FinFET의 경우에는 실리콘의 두께가 수 nm 이하로 줄어들게 되면 실리콘 내부의 캐리어들(carriers)의 수가 줄어들게 되고 이에 따라 전자 이동도(electron mobility)가 낮아지는 문제가 있다. 그러나, 본 실시예에서, 채널 물질로 채용된 2차원 물질(120)은 두께가 수 nm 이하로 줄어들게 되더라도 높은 전자 이동도를 유지할 수 있다. 그리고, 금속으로 이루어진 소스 및 드레인 전극(141,142)이 2차원 물질(120)의 표면에 있는 층과 나란하게 접촉하는 경우에는 접촉 면적의 증가로 인해 금속과 2차원 물질(120) 사이의 접촉 저항이 높아지는 문제가 있으나, 본 실시예에서는 2차원 물질(120)을 구성하는 층들이 금속으로 이루어진 소스 및 드레인 전극(141.142)과 수직으로 접촉하고 있으므로 금속과 2차원 물질(120) 사이의 접촉 저항을 줄일 수 있게 된다. 또한, 2차원 물질(120)의 표면에 있는 층만 소스 및 드레인 전극(141,142)과 접촉하는 경우에는 2차원 물질(120)의 층들 사이에 직렬 저항(series resistance)가 크게 증가하는 문제가 있으나, 본 실시예에서는 2차원 물질(120)을 구성하는 모든 층들이 소스 및 드레인 전극(141,142)과 접촉하고 있으므로 2차원 물질(120)의 층들 사이에 발생되는 직렬 저항을 줄일 수 있다.
이상과 같이, 본 실시예에서는 채널 물질로 사용되는 2차원 물질(120)을 기판(110)에 대해 수직으로 정렬하고, 2차원 물질(120)을 구성하는 층들을 일정한 방향성을 가지고 서로 나란하게 배치함으로써 우수한 성능을 가진 미세한 크기의 트랜지스터, 예를 들면, 10nm 이하의 미세한 채널 폭을 갖는 FinFET을 구현할 수 있다.
도 4a 내지 도 4d는 예시적인 실시예에 따른 2차원 물질의 형성 방법을 보여주는 도면들이다.
도 4a를 참조하면, 기판(210)을 준비한 다음, 이 기판(210)에 전이 금속층(transition metal layer,212)를 소정 두께(t1)로 증착한다. 여기서, 전이 금속층(212)은 후술하는 바와 같이 2차원 물질(도 4에서의 220)을 기판(210)에 수직으로 성장시키기 위해 특정 두께 이상으로 증착될 수 있다. 한편, 전이 금속층(212)이 특정 두께 보다 작은 두께로 형성되는 경우에는 기판(210)에 나란하게 정렬된 2차원 물질이 형성될 수 있다. 예를 들면, 전이 금속층(212)은 기판(210)에 수직으로 정렬된 2차원 물질(220)을 형성하기 위해 대략 3nm ~ 12nm 정도의 두께(t1)로 형성될 수 있다. 하지만, 이에 한정되는 것은 아니다.
도 4b를 참조하면, 전이 금속층(212)에 트렌치(trench, 214a)를 포함하는 가이드 패턴층(guide pattern layer,214)를 형성한다, 이를 구체적으로 설명하면, 먼저, 전이 금속층(212)을 덮도록 가이드 패턴층(214)을 형성한다. 여기서, 가이드 패턴층(214)은 전이 금속층(212)과 반응성이 없는 물질, 예를 들면 절연 물질을 포함할 수 있다. 다음으로, 가이드 패턴층(214)을 소정 형태로 패터닝하여 전이 금속층(212)을 노출시키는 트렌치(214a)를 소정 폭(W1)으로 형성한다. 이러한 가이드 패턴층(214)에 형성된 트렌치(214a)는 후술하는 2차원 물질(도 4d의 220)을 구성하는 복수의 층들이 일정한 방향성을 가지고 서로 나란하게 성장될 수 있도록 가이드하는 역할을 할 수 있다. 이러한 트렌치(214a)의 폭(W1)는 대략 10nm 이하가 될 수 있다. 하지만, 이에 한정되는 것은 아니다.
도 4c 및 도 4d를 참조하면, 트렌치(214a)를 통해 노출된 전이 금속층(212)으로부터 기판(210)에 수직으로 정렬된 2차원 물질(220)을 트렌치(214a) 내에 형성한다. 여기서, 2차원 물질(220)은 기판(210)에 대해 수직으로 정렬된 복수의 층을 포함할 수 있으며, 이러한 복수의 층들은 방향성을 가지고 서로 나란하게 형성될 수 있다.
전술한 바와 같이, 2차원 물질(220)은 2차원 형상의 결정 구조를 가지는 반도체 물질을 의미한다. 이러한 2차원 물질(220)은 TMD를 포함할 수 있다. 예를 들면, TMD는 Mo, W, Nb, V, Ta, Ti, Zr, Hf, Tc, Re, Cu, Ga, In, Sn, Ge, Pb 중 하나의 금속 원소와 S, Se, Te 중 하나의 칼코겐 원소를 포함할 수 있다. 그러나, 이상에서 언급된 물질들은 단지 예시적인 것이고, 그 밖에 다른 물질들이 TMD 물질로 사용될 수도 있다. 한편, 2차원 물질(220)은 불순물로 도핑되어 있을 수도 있다. 예를 들면, 2차원 물질(220)은 p형 도펀트 또는 n형 도펀트로 도핑될 수 있다. 여기서, p형 도펀트 및 n형 도펀트로는 예컨대, 그래핀이나 탄소나노튜브(CNT) 등에 사용되는 p형 도펀트 및 n형 도펀트가 사용될 수 있다.
이러한 2차원 물질(220)은 화학기상증착법(CVD), 보다 구체적인 예로서 열 화학기상증착법(thermal CVD)에 의해 형성될 수 있다. 열화학 기상증착법을 이용하여 기판(210)에 수직으로 정렬된 2차원 물질(220)을 형성하는 방법은 다음과 같다. 이하에서는 Mo 전이 금속층(212)으로부터 기판(210)에 수직으로 정렬된 MoS2 2차원 물질(220)을 형성하는 경우를 예로 들어 설명한다.
먼저, 도 4c를 참조하면 도 4b에 도시된 구조물 및 황(sulfur) 분말(250)을 튜브 퍼니스(tube furnace, 미도시) 내에 마련한다. 다음으로, 황 분말(250)을 소정 온도(예를 들어 대략 600℃ ~1000℃)로 가열하게 되면 황 분말(250)은 기화되고 이렇게 기화된 황 증기는 불활성 가스의 흐름(예를 들면, Ar flow)에 의해 이동하여 트렌치(214a)의 내부로 유입된다. 이어서, 트렌치(214a) 내부로 유입된 황 증기는 Mo 전이 금속층(212)과 접촉하여 황화 반응(sulfurization)을 일으키면서 도 4d에 도시된 바와 같이, 트렌치(214a) 내부에 MoS2 2차원 물질(220)이 성장되게 된다.
이러한 2차원 물질(220)의 성장에 있어서, 전술한 바와 같이 Mo 전이 금속층(212)은 소정 두께(t1)로 증착되어 있으므로, 트렌치(214a) 기판(210)에 대해 수직으로 정렬된 복수의 층을 포함하는 MoS2 2차원 물질(220)이 형성될 수 있다. 또한, 가이드 패턴층(214)에 형성된 트렌치(214a)에 의해 MoS2 2차원 물질(220)을 구성하는 복수의 층들이 일정한 방향성을 가지고 서로 나란하게 형성될 수 있다. 여기서, 트렌치(214a) 내에 수직으로 정렬된 2차원 물질(220)은 전이 금속층(212) 두께(t1)의 대략 2배 높이를 가지도록 형성될 수 있지만, 이에 한정되지는 않는다.
한편, 도 4d에 도시된 바와 같이 트렌치(214a) 내부에 기판(210)로 정렬된 2차원 물질(220)이 형성된 다음에는 2차원 물질(220) 주위에 있는 전이 금속층(212) 및 가이드 패턴층(214)은 제거될 수 있다. 이에 따라. 기판(210)에는 수직으로 정렬된 2차원 물질(220)만이 남을 수 있다.
도 5a 내지 도 5d는 다른 예시적인 실시예에 따른 2차원 물질의 형성 방법을 보여주는 도면들이다.
도 5a를 참조하면, 기판(310)을 준비한 다음, 이 기판(310)에 트렌치(314a)를 포함하는 가이드 패턴층(314)을 형성한다. 이를 구체적으로 설명하면, 먼저 기판(310)을 덮도록 가이드 패턴층(314)을 형성한다. 여기서, 가이드 패턴층(314)은 예를 들면 절연 물질을 포함할 수 있다. 다음으로, 가이드 패턴층(314)을 패터닝하여 기판(310)을 노출시키는 트렌치(314a)를 소정 폭(W2)으로 형성한다. 이 가이드 패턴층(314)에 형성된 트렌치(314a)는 후술하는 2차원 물질(320)을 구성하는 복수의 층들이 일정한 방향성을 가지고 서로 나란하게 형성될 수 있도록 가이드하는 역할을 할 수 있다. 예를 들면, 이러한 트렌치(314a)는 대략 10nm 이하의 폭(W2)으로 형성될 수 있다. 하지만, 이에 한정되는 것은 아니다.
도 5b를 참조하면, 트렌치(314a)를 통해 노출된 기판(310)에 전이 금속층(312)을 증착한다. 여기서, 트렌치(314a) 내부에 형성된 전이 금속층(312)은 후술하는 바와 같이 2차원 물질(320)을 기판(310)에 수직으로 성장시키기 위해 소정 두께(t2)로 증착될 수 있다. 예를 들면, 전이 금속층(312)은 3nm ~ 12nm 정도의 두께(t2)로 증착될 수 있다. 하지만, 이에 한정되는 것은 아니다. 이러한 전이 금속층(312)의 증착에 의해 트렌치(314a)를 통해서는 전이 금속층(312)이 노출될 수 있다.
도 5c 및 도 5d를 참조하면, 트렌치(314a)를 통해 노출된 전이 금속층(312)로부터 트렌치(314a) 내부에 기판(310)로 수직으로 정렬된 2차원 물질(320)을 형성한다. 여기서, 2차원 물질(320)은 기판(310)에 대해 수직으로 정렬된 복수의 층을 포함할 수 있으며, 이러한 복수의 층들은 일정한 방향성을 가지고 서로 나란하게 형성될 수 있다.
전술한 바와 같이, 2차원 물질(320)은 TMD를 포함할 수 있다. 예를 들면, TMD는 Mo, W, Nb, V, Ta, Ti, Zr, Hf, Tc, Re, Cu, Ga, In, Sn, Ge, Pb 중 하나의 금속 원소와 S, Se, Te 중 하나의 칼코겐 원소를 포함할 수 있지만, 이에 한정되는 것은 아니다. 한편, 2차원 물질(320)은 불순물로 도핑되어 있을 수도 있다.
이러한 2차원 물질(320)은 화학기상증착법(CVD), 보다 구체적인 예로서 열 화학 기상증착법(thermal CVD)에 의해 형성될 수 있다. 열화학 기상증착법을 이용하여 기판(310)에 수직으로 정렬된 2차원 물질(320)을 형성하는 방법은 다음과 같다. 이하에서는 Mo 전이 금속층(312)으로부터 기판(310)에 수직으로 정렬된 MoS2 2차원 물질(320)을 형성하는 경우를 예로 들어 설명한다.
먼저, 도 5c를 참조하면 도 5b에 도시된 구조물 및 황 분말(350)을 튜브 퍼니스(미도시) 내에 마련한다. 다음으로, 황 분말(350)을 소정 온도(예를 들어 대략 600℃ ~1000℃)로 가열하게 되면 황 분말(350)이 기화되고, 기화된 황 증기는 불활성 가스의 흐름(예를 들면, Ar flow)에 의해 이동하여 트렌치(314a) 내부로 유입된다. 이어서, 트렌치(314a) 내부로 유입된 황 증기는 Mo 전이 금속층(312)과 접촉하면서 황화 반응이 일어나 도 5d에 도시된 바와 같이, 트렌치(314a) 내에는 MoS2로 2차원 물질(320)이 성장되게 된다.
이러한 2차원 물질(320)의 성장에 있어서, 전술한 바와 같이 Mo 전이 금속층(312)이 소정 두께(t2)으로 증착되어 있으므로, 트렌치(314a) 내에 성장되는 MoS2 2차원 물질(320)은 기판(310)에 대해 수직으로 정렬된 복수의 층을 포함할 수 있다. 또한, 가이드 패턴층(314)에 형성된 트렌치(314a)에 의해 MoS2 2차원 물질(320)을 구성하는 복수의 층들이 일정한 방향성을 가지고 서로 나란하게 형성될 수 있다. 트렌치(314a) 내에 수직으로 정렬된 2차원 물질(320)은 전이 금속층(312) 두께의 대략 2배의 높이로 형성될 수 있지만, 이에 한정되지는 않는다.
한편, 도 5d에 도시된 바와 같이 트렌치(314a) 내부에 수직으로 정렬된 2차원 물질(320)이 형성된 다음에는 2차원 물질(320) 주위에 있는 가이드 패턴층(314)은 제거될 수 있다. 이에 따라. 기판(310)에는 수직으로 정렬된 2차원 물질(320)만이 남을 수 있다.
도 6a 내지 도 6c는 또 다른 예시적인 실시예에 따른 2차원 물질의 형성 방법을 보여주는 도면들이다.
도 6a를 참조하면, 기판(410)을 준비한 다음, 이 기판(410)에 소정 폭(W3) 및 소정 두께(t3)를 가지는 전이 금속층(412)을 형성한다. 이러한 전이 금속층(412)은 다음과 같이 형성될 수 있다. 먼저, 기판(410)을 덮도록 전이 금속층(412)을 증착한다. 여기서, 전이 금속층(4122)은 후술하는 2차원 물질(420)을 기판(410)에 수직으로 성장시키기 위해 소정 두께(t3)로 증착될 수 있다. 예를 들면, 전이 금속층(412)은 3nm ~ 12nm 정도의 두께(t3)로 증착될 수 있다. 하지만, 이에 한정되는 것은 아니다. 다음으로, 패터닝 공정을 통해 기판(410)에 소정 폭(W3)을 가지는 전이 금속층(412)을 형성한다. 여기서, 전이 금속층(412)은 예를 들면 대략 10nm 이하의 폭(W3)으로 형성될 수 있지만, 이에 한정되지는 않는다.
도 6b 및 도 6c를 참조하면, 기판(410)에 형성된 소정 폭(W3) 및 소정 두께(t3)의 전이 금속층(412)으로부터 기판(410)에 수직으로 정렬된 2차원 물질(420)을 형성한다. 여기서, 2차원 물질(420)은 기판(410)에 대해 수직으로 정렬된 복수의 층을 포함할 수 있으며, 이러한 복수의 층들은 일정한 방향성을 가지고 서로 나란하게 형성될 수 있다.
전술한 바와 같이, 2차원 물질(420)은 TMD를 포함할 수 있다. 예를 들면, TMD는 Mo, W, Nb, V, Ta, Ti, Zr, Hf, Tc, Re, Cu, Ga, In, Sn, Ge, Pb 중 하나의 금속 원소와 S, Se, Te 중 하나의 칼코겐 원소를 포함할 수 있지만, 이에 한정되는 것은 아니다. 한편, 2차원 물질(420)은 불순물로 도핑되어 있을 수도 있다.
이러한 2차원 물질(420)은 화학기상증착법(CVD), 보다 구체적인 예로서 열 화학 기상증착법(thermal CVD)에 의해 형성될 수 있다. 열화학 기상증착법을 이용하여 기판(410)에 수직으로 정렬된 2차원 물질(420)을 형성하는 방법은 다음과 같다. 이하에서는 Mo 전이 금속층(412)으로부터 기판(410)에 수직으로 정렬된 MoS2 2차원 물질(420)을 형성하는 경우를 예로 들어 설명한다.
먼저, 도 6b를 참조하면 도 6a에 도시된 구조물 및 황 분말(450)을 튜브 퍼니스(미도시) 내에 마련한다. 다음으로, 황 분말(450)을 소정 온도(예를 들어 대략 600℃ ~1000℃)로 가열하게 되면 황 분말(450)이 기화되고, 기화된 황 증기는 불활성 가스의 흐름(예를 들면, Ar flow)에 의해 이동하여 Mo 전이 금속층(412)과 접촉하여 황화 반응이 일어나게 된다. 이에 따라, 도 6d에 도시된 바와 같이, MoS2 2차원 물질(420)이 성장되게 된다.
이러한 2차원 물질(420)의 성장에 있어서, Mo 전이 금속층(412)은 소정 두께(t3)로 증착되어 있으므로, MoS2 2차원 물질(420)은 기판(410)에 대해 수직으로 정렬된 복수의 층을 포함할 수 있다. 또한, 전이 금속층(412)이 소정 폭(W3, 예를 들면 10nm 이하의 폭)을 가짐으로써 MoS2 2차원 물질(420)을 구성하는 복수의 층들이 일정한 방향성을 가지고 서로 나란하게 형성될 수 있다.
도 7a 내지 도 7c는 예시적인 실시예에 따른 트랜지스터의 제조 방법을 보여주는 도면들이다.
도 7a를 참조하면, 기판(510)에는 수직으로 정렬된 2차원 물질(520)이 형성되어 있다. 여기서, 기판(510)으로는 예를 들면 산화물층이 형성된 실리콘 기판 등이 사용될 수 있다. 하지만, 이에 한정되는 것은 아니며, 이외에도 다양한 재질의 기판이 사용될 수 있다. 그리고, 이 기판(510)의 상면에 기판(510)에 대해 수직으로 정렬된 적어도 하나의 층을 포함하는 2차원 물질(520)이 마련되어 있다. 2차원 물질(520)에 대해서는 전술하였으므로, 이에 대한 상세한 설명은 여기서는 생략한다.
도 7b를 참조하면, 기판(520) 및 2차원 물질(520)에 게이트 절연층(525)을 증착한다. 여기서, 게이트 절연층(525)은 2차원 물질(520)의 상면 및 측면을 덮도록 형성될 수 있다. 이러한 게이트 절연층(525)은 예를 들면, 실리콘 산화물, 실리콘 질화물, 알루미늄 산화물, 하프늄 산화물 또는 절연성 폴리머 등을 포함할 수 있다. 하지만, 이는 단지 예시적인 것으로 이외에도 게이트 절연층(525)은 다른 다양한 절연 물질을 포함할 수 있다.
도 7c를 참조하면, 게이트 절연층(525)에 게이트 전극(530)을 증착한다. 여기서, 게이트 전극(5330)은 2차원 물질(520)의 상면 및 측면에 형성될 수 있다. 이러한 게이트 전극(530)은 예를 들면, Ag, Au, Pt 또는 Cu 등과 같은 전기 전도성이 우수한 금속 물질 등을 포함할 수 있다. 하지만, 이에 한정되는 것은 아니다.
그리고, 도면에는 도시되어 있지 않으나, 2차원 물질(520)의 양 단부에 각각 소스 전극 및 드레인 전극을 형성한다. 이러한 소스 전극 및 드레인 전극은 게이트 전극(530)과 동시에 형성될 수도 있다.
도 8a 내지 도 8d는 또 다른 예시적인 실시예에 따른 2차원 물질의 형성 방법을 보여주는 도면들이다.
도 8a를 참조하면, 먼저 기판(610)을 준비한 다음, 이 기판(610)에 기판(610)의 표면을 노출시키는 가이드 패턴층(614)을 형성한다. 여기서, 가이드 패턴층(614)은 기판(610)의 표면에 대해 실질적으로 수직인 측면(614a)을 포함한다. 도 8b를 참조하면, 기판(610) 및 가이드 패턴층(614)을 덮도록 전이 금속층(612)을 증착한다. 이 경우, 가이드 패턴층(614)의 측면(614a)에도 전이 금속층(612)이 용이하게 증착될 수 있는 경사 증착(angled deposition)이 수행될 수 있다.
도 8c를 참조하면, 가이드 패턴층(614)의 측면(614a)에만 전이 금속층(612)이 남도록 가이드 패턴층(614)의 상면 및 기판(610)의 상면에 형성되어 있는 전이 금속층(612)을 식각에 의해 제거한다. 이 경우, 전이 금속층(612)의 식각은 예를 들면 플라즈마 식각(plasma)을 통해 이루어질 수 있지만, 이에 한정되지는 않는다. 이와 같이, 식각을 통해 가이드 패턴층(624)의 측면(614a)에 남아 있는 전이 금속층(612)은 소정 두께(t4)로 형성될 수 있다. 여기서, 전이 금속층(612)은 가이드 패턴층(614)의 측면(614a)에 특정 두께 보다 작은 두께(t4)로 형성될 수 있다. 전이 금속층(612)은 예를 들면, 대략 3nm 보다 작은 두께(t4)를 가질 수 있다. 하지만, 반드시 이에 한정되는 것은 아니다. 이와 같이, 전이 금속층(612)이 특정 두께보다 작은 두께(t4)로 형성되면 후술하는 바와 같이, 전이 금속층(612)으로부터 가이드 패턴층(614)의 측면(614a)에 나란하게 정렬된 2차원 물질을 형성할 수 잇다. 이에 따라, 기판(610)에 실질적으로 수직으로 정렬된 2차원 물질(620)을 형성할 수 있다.
도 8d를 참조하면, 화학기상증착법(CVD), 보다 구체적인 예로서 열 화학기상증착법(thermal CVD)에 의하여 전이 금속층(612)으로부터 2차원 물질(620)을 성장시킨다. 여기서, 전이 금속층(612)은 소정 두께(t4, 예를 들면, 3nm 보다 작은 두께)를 가지고 있으므로, 이 전이 금속층(612)으로부터 형성되는 2차원 물질(620)은 가이드 패턴층(614)의 측면(614a)에 실질적으로 나란하게, 즉 기판(610)에 대해 실질적으로 수직으로 정렬되면서 성장될 수 있다. 이와 같이 형성되는 2차원 물질(620)은 단일층(monolayer)을 포함하거나 또는 수개의 층(few layers)를 포함할 수 있다. 전술한 바와 같이, 2차원 물질(620)은 TMD를 포함할 수 있다. 예를 들면, TMD는 Mo, W, Nb, V, Ta, Ti, Zr, Hf, Tc, Re, Cu, Ga, In, Sn, Ge, Pb 중 하나의 금속 원소와 S, Se, Te 중 하나의 칼코겐 원소를 포함할 수 있지만, 이에 한정되는 것은 아니다. 한편, 2차원 물질(620)은 불순물로 도핑되어 있을 수도 있다.
한편, 도 8d에 도시된 바와 같이 기판(610)에 수직으로 정렬된 2차원 물질(620)이 형성된 다음에는 2차원 물질(620) 주위에 있는 가이드 패턴층(614)은 제거될 수 있다. 이에 따라. 기판(610)에는 수직으로 정렬된 2차원 물질(620)만이 남을 수 있다.
도 9a 내지 도 9c는 또 다른 예시적인 실시예에 따른 2차원 물질의 형성 방법을 보여주는 도면들이다.
도 9a를 참조하면, 먼저 기판(70)을 준비한 다음, 이 기판(710)에 기판(710의 표면을 노출시키는 가이드 패턴층(714a)을 형성한다. 여기서, 가이드 패턴층(714)은 기판(710)의 표면에 실질적으로 수직인 측면(714a)을 포함한다.
도 9b를 참조하면, 기판(710) 및 가이드 패턴층(714)을 덮도록 2차원 물질(720)을 증착한다. 여기서, 2차원 물질(720)은 단일층(monolayer)을 포함하거나 또는 수개의 층(few layers)를 포함할 수 있다. 이러한 2차원 물질(720)의 증착을 통해 가이드 패턴층(714)의 측면(714a)에는 기판(710)에 실질적으로 수직으로 정렬된 2차원 물질(720)이 형성될 수 있다. 즉, 2차원 물질(720)의 증착 과정에서 2차원 물질(720)을 구성하는 각각의 층이 가이드 패턴층(714)의 측면(714a)에 나란하게 형성되며, 이에 따라 가이드 패턴층(714)의 측면)714a)에는 기판)710)에 대해 수직으로 정렬된 2차원 물질(720)이 형성될 수 있다. 이러한 2차원 물질(720)은 전술한 바와 같이, TMD를 포함할 수 있다. 예를 들면, TMD는 Mo, W, Nb, V, Ta, Ti, Zr, Hf, Tc, Re, Cu, Ga, In, Sn, Ge, Pb 중 하나의 금속 원소와 S, Se, Te 중 하나의 칼코겐 원소를 포함할 수 있지만, 이에 한정되는 것은 아니다. 한편, 2차원 물질(720)은 불순물로 도핑되어 있을 수도 있다.
도 9c를 참조하면, 식각을 통해 가이드 패턴층(714)의 상면 및 기판(710)의 상면에 남아 있는 2차원 물질(720)을 제거하게 되면. 가이드 패턴층(714)의 측면(714a)에 기판(710)에 대해 실질적으로 수직으로 정렬된 2차원 물질(720)이 남게 된다. 한편, 도 9c에 도시된 바와 같이 기판(710)에 수직으로 정렬된 2차원 물질(720)이 형성된 다음에는 2차원 물질(720) 주위에 있는 가이드 패턴층(714)은 제거될 수 있다. 이에 따라. 기판(710)에는 수직으로 정렬된 2차원 물질(720)만이 남을 수 있다.
도 10a 내지 도 10c는 예시적인 실시예에 따른 트랜지스터의 제조 방법을 보여주는 도면들이다. 도 10a 내지 도 10c는 도 8c 또는 도 9c에 도시된 구조물로부터 트랜지스터를 제조하는 방법을 도시한 것이다.
도 10a를 참조하면, 기판(810)에는 기판(810)에 실질적으로 수직인 측면(814a)을 가지며 절연물질로 이루어진 가이드 패턴층(814)이 형성되어 있으며, 이 가이드 패턴층(814)의 측면(814a)에 2차원 물질(820)이 형성되어 있다. 여기서, 2차원 물질(820)은 단일층 또는 수개의 층을 포함할 수 있으며, 이러한 각각의 층은 기판(810)에 대해 실질적으로 수직으로 정렬되어 있다.
도 10b를 참조하면, 도 10a에 도시된 구조물에서 2차원 물질(820) 및 기판(810)을 덮도록 절연 물질을 증착함으로써 유전체층(815)을 형성한다. 이어서, 도 10c에 도시된 바와 같이, 유전체층(815)을 식각함으로써 게이트 절연층(816)을 형성한다.
도 10d를 참조하면, 게이트 절연층(816)에 게이트 전극(830)을 증착한다. 여기서, 게이트 전극(830)은 2차원 물질(820)의 상면 및 측면에 형성될 수 있다. 이러한 게이트 전극(830)은 예를 들면, 전기 전도성이 우수한 금속 물질 등을 포함할 수 있다. 하지만, 이에 한정되는 것은 아니다.
도 11는 다른 예시적인 실시예에 따른 가스 센서를 도시한 사시도이다. 그리고, 도 12는 도 11의 ⅩⅡ-ⅩⅡ'선을 따라 본 단면도이다.
도 11 및 도 12를 참조하면, 가스 센서(900)는 기판(910)과, 이 기판(910)에 마련되는 복수의 2차원 물질(920)과, 2차원 물질들(920)의 양 단부에 마련되는 제1 및 제2 전극(941,942)을 포함한다. 그리고, 기판(910)에는 2차원 물질들(920)을 소정 온도로 가열시키기 위한 히터(970)가 더 마련될 수 있다.
기판(910)에는 복수의 2차원 물질(920)이 마련되어 있다. 여기서, 2차원 물질들(920)은 일정한 간격으로 이격되게 배치될 수 있다. 한편, 도면에는 기판(910)에 복수개의 2차원 물질(920)이 마련되는 경우가 예시적으로 도시되어 있으나, 필요에 따라 기판(910)에 하나의 2차원 물질(920)만이 마련될 수도 잇다.
2차원 물질(920)은 전술한 바와 같이 2차원 형상의 결정 구조를 가지는 반도체 물질을 의미하는 것으로, 단층(monolayer) 또는 복층(multilayer) 구조를 가질 수 있다. 2차원 물질(920)을 구성하는 각각의 층은 원자 수준(atomic level)의 두께를 가질 수 있다. 이러한 2차원 물질(920)을 구성하는 층들 사이는 반데르 발스 결합(Van Der Waals bond)에 의해 서로 연결될 수 있다.
2차원 물질(920)은 TMD(Transition Metal Dichalcogenide)를 포함할 수 있다. 여기서, TMD는 예를 들면, Mo, W, Nb, V, Ta, Ti, Zr, Hf, Tc, Re, Cu, Ga, In, Sn, Ge, Pb 중 하나의 금속 원소와 S, Se, Te 중 하나의 칼코겐 원소를 포함할 수 있다. 그러나, 이상에서 언급된 물질들은 단지 예시적인 것이고, 그 밖에 다른 물질들이 TMD 물질로 사용될 수도 있다. 한편, 이동도 조절을 위해 2차원 물질(920)은 p형 도펀트 또는 n형 도펀트로 도핑될 수 있다. 여기서, p형 도펀트 및 n형 도펀트로는 예컨대, 그래핀이나 탄소나노튜브(CNT) 등에 사용되는 p형 도펀트 및 n형 도펀트가 사용될 수 있다. 상기 p형 도펀트나 n형 도펀트는 이온주입이나 화학적 도핑 방식으로 도핑될 수 있다.
이러한 2차원 물질(920)은 다양한 종류의 가스들을 흡착하는 특성을 가질 수 있다. 본 실시예에서, 2차원 물질(920)을 구성하는 각각의 층은 기판(910)에 대해 실질적으로 수직으로 정렬될 수 있다. 또한, 2차원 물질(920)을 구성하는 층들은 일정한 방향성을 가지고 서로 나란하게 배치될 수 있다. 이와 같이, 2차원 물질(920)이 기판(910)에 대해 실질적으로 수직으로 정렬되면서 그 구성 층들이 일정한 방향성을 가지고 서로 나란하게 배치되는 경우에는 2차원 물질(920)의 표면은 높은 반응성을 가지게 된다. 이에 따라, 여러 종류의 가스들을 효율적으로 흡착할 수 있으므로 고효율의 가스 센서(00)를 구현할 수 있다.
2차원 물질들(920)의 양단부에는 각각 제1 및 제2 전극(941,942)이 마련되어 있다. 2차원 물질들(920)이 가스들을 흡착하게 되면 2차원 물질들(920)의 전기적 특성이 변화하게 되고 이러한 전기적 특성의 변화는 제1 및 제2 전극(941,942)을 통해 측정되면서 가스들의 흡착 여부를 알 수 있게 된다.
한편, 기판(910)에는 2차원 물질들(920)을 가열시키기 위한 히터(970)가 더 마련될 수 있다. 히터(970)는 가스를 흡착한 2차원 물질들(920)을 세정시키는 역할을 할 수 있다. 즉, 2차원 물질들(920)이 가스를 흡착한 상태에서. 히터(970)가 2차원 물질들(920)을 소정 온도로 가열시키게 되면 2차원 물질들(920)에 흡착된 가스는 2차원 물질들로부터 제거될 수 있다. 그리고. 이와 같이 가스가 제거된 2차원 물질들(920)은 다시 사용될 수 있게 된다. 한편, 도 12에는 히터(970)가 기판(910)의 하면에 마련되는 경우가 도시되어 있으나, 이에 한정되지 않고 히터(970)가 마련되는 위치는 다양하게 변형될 수 있다. 또한, 기판(910)에 마련되는 히터(970)의 형태 또한 다양하게 변형될 수 있다.
이상과 같이, 가스 센서(970)는 2차원 물질들(920)이 기판(910)에 수직으로 정렬되어 있으며, 2차원 물질들(920)을 구성하는 층들이 일정한 방향성을 가지고 서로 나란하게 형성되어 있으므로, 높은 효율을 가지고 여러 종류의 가스들을 검출할 수 있다.
100.. 트랜지스터
110,210,310,410,510,610,710,810,910.. 기판
120,220,320,420,520,620,720,820,920.. 2차원 물질
125,525,816.. 게이트 절연층
130,530,830.. 게이트 전극
141.. 소스 전극
142.. 드레인 전극
212,312,412,612.. 전이금속층
214,314,614,714,814.. 가이드 패턴층
214a,314a.. 트렌치
250,350,450.. 황(sulfur) 분말
815.. 유전체층
900.. 가스 센서
941.. 제1 전극
942.. 제2 전극
970.. 히터

Claims (31)

  1. 기판;
    상기 기판에 실질적으로 수직으로 정렬되는 적어도 하나의 층을 포함하고, 상기 각각의 층은 2차원 형상의 결정 구조를 가지는 반도체를 포함하는 2차원 물질;
    상기 2차원 물질의 양단부에 연결되는 소스 전극 및 드레인 전극;
    상기 소스 전극과 상기 드레인 전극 사이의 상기 2차원 물질에 마련되는 게이트 절연층; 및
    상기 게이트 절연층에 마련되는 게이트 전극;을 포함하고,
    상기 2차원 물질의 적어도 하나의 층은 일측 가장자리가 상기 기판 상에 있으면서 상기 기판에 대해 수직으로 연장되도록 마련되는 트랜지스터.
  2. 제 1 항에 있어서,
    상기 2차원 물질은 일정한 방향성을 가지고 서로 나란하게 형성된 복수의 층을 포함하는 트랜지스터.
  3. 제 2 항에 있어서,
    상기 층들은 반데르 발스 결합(Van Der Waals bond)에 의해 서로 연결되는 트랜지스터.
  4. 제 1 항에 있어서,
    상기 게이트 절연층 및 상기 게이트 전극은 상기 2차원 물질의 상면 및 측면에 마련되는 트랜지스터.
  5. 제 1 항에 있어서,
    상기 2차원 물질은 TMD(Transition Metal Dichalcogenide)를 포함하는 트랜지스터.
  6. 제 5 항에 있어서,
    상기 TMD는 Mo, W, Nb, V, Ta, Ti, Zr, Hf, Tc, Re, Cu, Ga, In, Sn, Ge 및 Pb 으로 이루어진 그룹에서 선택된 하나의 금속 원소와 S, Se 및 Te으로 이루어진 그룹에서 선택된 하나의 칼코겐 원소를 포함하는 트랜지스터.
  7. 제 1 항에 있어서,
    상기 2차원 물질은 도핑되어 있거나(doped) 또는 도핑되어 있지 않은(undoped) 트랜지스터.
  8. 제 1 항에 있어서,
    상기 2차원 물질의 폭은 10nm 이하인 트랜지스터.
  9. 기판;
    소정 가스를 흡착(adsorption)하는 것으로, 상기 기판에 실질적으로 수직으로 정렬되는 적어도 하나의 층을 포함하며, 상기 각각의 층은 2차원 형상의 결정 구조를 가지는 반도체를 포함하는 적어도 하나의 2차원 물질; 및
    상기 2차원 물질의 양단에 연결되는 제1 및 제2 전극; 을 포함하며,
    상기 2차원 물질의 적어도 하나의 층은 일측 가장자리가 상기 기판 상에 있으면서 상기 기판에 대해 수직으로 연장되도록 마련되는 가스 센서.
  10. 제 9 항에 있어서,
    상기 기판에 마련되는 것으로, 가열에 의해 상기 2차원 물질에 흡착된 가스를 제거하기 위한 히터를 더 포함하는 가스 센서.
  11. 제 9 항에 있어서,
    상기 2차원 물질은 서로 나란하게 형성된 복수의 층을 포함하는 가스 센서.
  12. 제 9 항에 있어서,
    상기 2차원 물질은 TMD를 포함하는 가스 센서.
  13. 제 12 항에 있어서,
    상기 TMD는 Mo, W, Nb, V, Ta, Ti, Zr, Hf, Tc, Re, Cu, Ga, In, Sn, Ge 및 Pb 으로 이루어진 그룹에서 선택된 하나의 금속 원소와 S, Se 및 Te으로 이루어진 그룹에서 선택된 하나의 칼코겐 원소를 포함하는 가스 센서.
  14. 기판에 전이 금속층을 노출시키는 트렌치를 포함하는 가이드 패턴층(guide pattern layer)을 형성하는 단계; 및
    화학기상증착법(CVD)을 이용하여 상기 트렌치를 통해 노출된 상기 전이 금속층으로부터 상기 기판에 2차원 물질을 성장시키는 단계;를 포함하며,
    상기 2차원 물질은 상기 기판에 실질적으로 수직으로 정렬된 적어도 하나의 층을 포함하고, 상기 각각의 층은 2차원 형상의 결정 구조를 가지는 반도체를 포함하며,
    상기 2차원 물질의 적어도 하나의 층은 일측 가장자리가 상기 기판 상에 잇으면서 상기 기판에 대해 수직으로 연장되도록 형성되는 2차원 물질의 형성방법.
  15. 삭제
  16. 제 14 항에 있어서,
    상기 2차원 물질은 일정한 방향성을 가지고 서로 나란하게 형성된 복수의 층을 포함하는 2차원 물질의 형성방법.
  17. 제 14 항에 있어서,
    상기 가이드 패턴층은 절연 물질을 포함하는 2차원 물질의 형성방법.
  18. 제 14 항에 있어서,
    상기 기판에 상기 전이 금속층을 노출시키는 상기 트렌치를 포함하는 상기 가이드 패턴층을 형성하는 단계는, 상기 기판에 상기 전이 금속층을 증착하는 단계; 상기 전이 금속층에 상기 가이드 패턴층을 형성하는 단계; 및 상기 가이드 패턴층에 상기 전이 금속층의 표면을 노출시키는 상기 트렌치를 형성하는 단계;를 포함하는 2차원 물질의 형성방법.
  19. 제 14 항에 있어서,
    상기 기판에 상기 전이 금속층을 노출시키는 상기 트렌치를 포함하는 상기 가이드 패턴층을 형성하는 단계는, 상기 기판에 상기 가이드 패턴층을 형성하는 단계; 상기 가이드 패턴에 상기 기판을 노출시키는 상기 트렌치를 형성하는 단계; 및 상기 트렌치를 통해 노출된 상기 기판의 표면에 상기 전이 금속층을 증착하는 단계;를 포함하는 2차원 물질의 형성방법.
  20. 제 14 항에 있어서,
    상기 전이 금속층은 3nm ~ 12nm의 두께로 형성되는 2차원 물질의 형성방법.
  21. 제 14 항에 있어서,
    상기 트렌치는 10nm 이하의 폭으로 형성되는 2차원 물질의 형성방법.
  22. 제 14 항에 있어서,
    상기 2차원 물질은 TMD를 포함하는 2차원 물질의 형성방법.
  23. 제 22 항에 있어서,
    상기 TMD는 Mo, W, Nb, V, Ta, Ti, Zr, Hf, Tc, Re, Cu, Ga, In, Sn, Ge 및 Pb 으로 이루어진 그룹에서 선택된 하나의 금속 원소와 S, Se 및 Te으로 이루어진 그룹에서 선택된 하나의 칼코겐 원소를 포함하는 2차원 물질의 형성방법.
  24. 기판에 상기 기판의 표면과 실질적으로 수직인 측면을 포함하는 가이드 패턴층을 형성하는 단계; 및
    상기 가이드 패턴층의 측면에 2차원 물질을 형성하는 단계;를 포함하며,
    상기 2차원 물질은 상기 기판에 실질적으로 수직으로 정렬된 적어도 하나의 층을 포함하고, 상기 각각의 층은 2차원 형상의 결정 구조를 가지는 반도체를 포함하며,
    상기 2차원 물질의 적어도 하나의 층은 일측 가장자리가 상기 기판 상에 있으면서 상기 기판에 대해 수직으로 연장되도록 형성되는 2차원 물질의 형성방법.
  25. 삭제
  26. 제 24 항에 있어서,
    상기 2차원 물질은 하나의 층 또는 서로 나란하게 형성된 복수의 층을 포함하는 2차원 물질의 형성방법.
  27. 제 24 항에 있어서,
    상기 가이드 패턴층의 측면에 상기 2차원 물질을 형성하는 단계는, 상기 가이드 패턴층 및 상기 기판을 덮도록 전이 금속층을 증착하는 단계; 상기 전이 금속층이 상기 가이드 패턴층의 측면에만 남도록 상기 전이 금속층을 식각하는 단계; 및 화학기상증착법을 이용하여 상기 전이 금속층으로부터 상기 2차원 물질을 형성하는 단계;를 포함하는 2차원 물질의 형성방법.
  28. 제 27 항에 있어서,
    상기 전이 금속층은 3nm 보다 작은 두께로 형성되는 2차원 물질의 형성방법.
  29. 제 24 항에 있어서,
    상기 가이드 패턴층의 측면에 상기 2차원 물질을 형성하는 단계는, 화학기상증착법을 이용하여 상기 가이드 패턴층 및 상기 기판을 덮도록 상기 2차원 물질을 증착하는 단계; 및 상기 가이드 패턴층의 측면에만 상기 2차원 물질이 남도록 상기 2차원 물질을 식각하는 단계;를 포함하는 2차원 물질의 형성방법.
  30. 제 24 항에 있어서,
    상기 2차원 물질은 TMD를 포함하는 2차원 물질의 형성방법.
  31. 제 30 항에 있어서,
    상기 TMD는 Mo, W, Nb, V, Ta, Ti, Zr, Hf, Tc, Re, Cu, Ga, In, Sn, Ge 및 Pb 으로 이루어진 그룹에서 선택된 하나의 금속 원소와 S, Se 및 Te으로 이루어진 그룹에서 선택된 하나의 칼코겐 원소를 포함하는 2차원 물질의 형성방법.
KR1020150095361A 2015-07-03 2015-07-03 수직 정렬된 2차원 물질을 포함하는 소자 및 수직 정렬된 2차원 물질의 형성방법 KR102455433B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020150095361A KR102455433B1 (ko) 2015-07-03 2015-07-03 수직 정렬된 2차원 물질을 포함하는 소자 및 수직 정렬된 2차원 물질의 형성방법
US14/972,873 US9658186B2 (en) 2015-07-03 2015-12-17 Device including vertically aligned two-dimensional material
EP16155085.0A EP3115484B1 (en) 2015-07-03 2016-02-10 Device including vertically aligned two-dimensional material and method of forming a vertically aligned two-dimensional material
CN201610102164.4A CN106328708B (zh) 2015-07-03 2016-02-24 包括二维材料结构的装置及形成该二维材料结构的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150095361A KR102455433B1 (ko) 2015-07-03 2015-07-03 수직 정렬된 2차원 물질을 포함하는 소자 및 수직 정렬된 2차원 물질의 형성방법

Publications (2)

Publication Number Publication Date
KR20170004676A KR20170004676A (ko) 2017-01-11
KR102455433B1 true KR102455433B1 (ko) 2022-10-17

Family

ID=55442642

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150095361A KR102455433B1 (ko) 2015-07-03 2015-07-03 수직 정렬된 2차원 물질을 포함하는 소자 및 수직 정렬된 2차원 물질의 형성방법

Country Status (4)

Country Link
US (1) US9658186B2 (ko)
EP (1) EP3115484B1 (ko)
KR (1) KR102455433B1 (ko)
CN (1) CN106328708B (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016200971A1 (en) 2015-06-08 2016-12-15 Synopsys, Inc. Substrates and transistors with 2d material channels on 3d geometries
US10299205B2 (en) 2015-11-20 2019-05-21 Geotab Inc. Big telematics data network communication fault identification method
WO2017111869A1 (en) 2015-12-24 2017-06-29 Intel Corporation Transition metal dichalcogenides (tmdcs) over iii-nitride heteroepitaxial layers
US9882000B2 (en) * 2016-05-24 2018-01-30 Northrop Grumman Systems Corporation Wrap around gate field effect transistor (WAGFET)
WO2019005074A1 (en) * 2017-06-29 2019-01-03 Intel Corporation NON-PLANE TRANSITION METAL DICHALCOGENIC DEVICES
KR102334380B1 (ko) 2017-09-04 2021-12-02 삼성전자 주식회사 2차원 물질을 포함하는 소자의 제조 방법
KR102608959B1 (ko) 2017-09-04 2023-12-01 삼성전자주식회사 2차원 물질을 포함하는 소자
FR3071353B1 (fr) * 2017-09-15 2020-11-13 Commissariat Energie Atomique Transistors a effet de champ avec un canal mince atomique
WO2019066953A1 (en) 2017-09-29 2019-04-04 Intel Corporation REDUCED CONTACT RESISTANCE GROUP III (N-N) NITRIDE DEVICES AND METHODS OF MAKING SAME
CN109216483A (zh) * 2017-11-03 2019-01-15 北京纳米能源与***研究所 单层MoS2同质结、光探测器及其制备方法、电子元件
CN107919388A (zh) * 2017-11-15 2018-04-17 苏州大学 降低二维材料场效应晶体管接触电阻的方法
US11988628B2 (en) * 2018-01-04 2024-05-21 Lyten, Inc. Container including analyte sensing device
US11913901B2 (en) * 2018-01-04 2024-02-27 Lyten, Inc. Analyte sensing device
TWI644800B (zh) * 2018-01-15 2018-12-21 國立臺灣師範大學 含有二硫化鉬之生物感測晶片以及應用該生物感測晶片之檢測裝置
US10872973B2 (en) * 2018-06-28 2020-12-22 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structures with two-dimensional materials
CN111912877A (zh) * 2019-05-09 2020-11-10 天津大学 基于传感器阵列的有机气体检测识别芯片
KR20210094330A (ko) 2020-01-21 2021-07-29 삼성전자주식회사 2차원 반도체 물질을 포함하는 반도체 소자
KR102378177B1 (ko) * 2020-04-06 2022-03-25 한국과학기술원 수직 방향으로 정렬된 나노패턴을 갖는 2차원 재료의 제조방법
US20210408227A1 (en) * 2020-06-26 2021-12-30 Intel Corporation Transition metal dichalcogenide nanowires and methods of fabrication
KR102563569B1 (ko) * 2021-07-12 2023-08-04 한양대학교 산학협력단 컴팩트 드레인 및 이종 물질 구조에 기반하는 트랜지스터
US20230086499A1 (en) * 2021-09-20 2023-03-23 Intel Corporation Thin film transistors having fin structures integrated with 2d channel materials

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140106523A1 (en) * 2012-10-12 2014-04-17 Viktor Koldiaev Vertical Super-Thin Body Semiconductor on Dielectric Wall Devices and Methods of Their Fabrication
WO2014100723A1 (en) 2012-12-21 2014-06-26 The Regents Of The University Of California Vertically stacked heterostructures including graphene

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7132678B2 (en) 2003-03-21 2006-11-07 International Business Machines Corporation Electronic device including a self-assembled monolayer, and a method of fabricating the same
US7202494B2 (en) 2003-06-26 2007-04-10 Rj Mears, Llc FINFET including a superlattice
US7829951B2 (en) 2008-11-06 2010-11-09 Qualcomm Incorporated Method of fabricating a fin field effect transistor (FinFET) device
JP5544796B2 (ja) * 2009-09-10 2014-07-09 ソニー株式会社 ３端子型電子デバイス及び２端子型電子デバイス
CN102598277B (zh) * 2009-11-13 2015-07-08 富士通株式会社 半导体装置及其制造方法
CN101777583B (zh) * 2010-02-05 2011-09-14 电子科技大学 一种石墨烯场效应晶体管
WO2012148557A1 (en) 2011-02-28 2012-11-01 Ada Foundation Method for preparation of well-dispersed, discrete nanoparticles by spray drying techniques
KR101878751B1 (ko) * 2011-06-27 2018-07-17 삼성전자주식회사 그래핀 구조체 및 그 제조방법과, 그래핀 소자 및 그 제조방법
CN102683217B (zh) * 2012-05-24 2016-06-22 中国科学院上海微***与信息技术研究所 一种基于石墨烯的双栅mosfet的制备方法
CN103456677A (zh) * 2012-06-05 2013-12-18 中芯国际集成电路制造(上海)有限公司 半导体器件及其制造方法
CN103632922A (zh) * 2012-08-20 2014-03-12 中国科学院微电子研究所 一种半导体结构及其制造方法
KR101367989B1 (ko) 2012-12-11 2014-02-28 한국과학기술원 Ultra-Thin FinFET 제조 방법 및 이를 이용하여 제조된 Ultra-Thin FinFET.
US20150323482A1 (en) * 2012-12-28 2015-11-12 The University Of Tokyo Gas sensor and gas sensor structural body
KR102046362B1 (ko) * 2013-02-15 2019-11-19 한국전자통신연구원 가스 센서 및 그의 제조방법
TW201438247A (zh) 2013-03-06 2014-10-01 Sk Innovation Co Ltd 具有一致圖案排列之奈米粒子的單電子電晶體及其製造方法
US9105480B2 (en) * 2013-03-14 2015-08-11 Wisconsin Alumni Research Foundation Methods for the fabrication of graphene nanoribbon arrays using block copolymer lithography
KR102144999B1 (ko) * 2013-11-05 2020-08-14 삼성전자주식회사 이차원 물질과 그 형성방법 및 이차원 물질을 포함하는 소자
CN103837583B (zh) * 2013-11-13 2017-03-08 电子科技大学 一种双向生长型碳纳米管阵列传感器及其制备方法
CN104022158B (zh) * 2014-05-27 2017-01-25 南昌大学 一种MoS2薄膜晶体管
JP5888685B2 (ja) 2014-07-01 2016-03-22 国立大学法人名古屋大学 カーボンナノウォールを用いた電子デバイス
CN107221564A (zh) * 2017-06-05 2017-09-29 国家纳米科学中心 一种层状二硫化钼场效应晶体管及其制备方法和应用

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140106523A1 (en) * 2012-10-12 2014-04-17 Viktor Koldiaev Vertical Super-Thin Body Semiconductor on Dielectric Wall Devices and Methods of Their Fabrication
WO2014100723A1 (en) 2012-12-21 2014-06-26 The Regents Of The University Of California Vertically stacked heterostructures including graphene

Also Published As

Publication number Publication date
US9658186B2 (en) 2017-05-23
EP3115484A1 (en) 2017-01-11
EP3115484B1 (en) 2021-07-07
US20170003248A1 (en) 2017-01-05
CN106328708B (zh) 2021-10-26
KR20170004676A (ko) 2017-01-11
CN106328708A (zh) 2017-01-11

Similar Documents

Publication Publication Date Title
KR102455433B1 (ko) 수직 정렬된 2차원 물질을 포함하는 소자 및 수직 정렬된 2차원 물질의 형성방법
US9595580B2 (en) Two-dimensional (2D) material element with in-plane metal chalcogenide-based heterojunctions and devices including said element
US8354323B2 (en) Doped graphene electronic materials
KR102156320B1 (ko) 이차원 물질을 포함하는 인버터와 그 제조방법 및 인버터를 포함하는 논리소자
US8927969B2 (en) Doped graphene electronic materials
KR102334380B1 (ko) 2차원 물질을 포함하는 소자의 제조 방법
CN109285765A (zh) 沉积iv族半导体的方法及相关的半导体器件结构
KR102325523B1 (ko) 금속 칼코게나이드 소자 및 그 제조 방법
US8426842B2 (en) Doped graphene electronic materials
KR102608959B1 (ko) 2차원 물질을 포함하는 소자
US20110186817A1 (en) Doped graphene electronic materials
KR102526649B1 (ko) 이차원 물질을 포함하는 반도체소자 및 그 제조방법
TW202016985A (zh) 形成二維材料層的方法、場效電晶體及其製造方法
KR102395778B1 (ko) 나노구조체 형성방법과 이를 적용한 반도체소자의 제조방법 및 나노구조체를 포함하는 반도체소자
JP2006182781A5 (ko)
WO2016040690A1 (en) High performance thin films from solution processible two-dimensional nanoplates
CN113224144A (zh) 包括二维半导体材料的半导体器件
Singh et al. Two-step process using MOCVD and thermal oxidation to obtain pure-phase Cu2O thin films transistors
US8455981B2 (en) Doped graphene electronic materials
US20230081646A1 (en) Multi bridge channel field effect transistor and method of fabricating the same
KR20150144917A (ko) 2차원 주석 구조체 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant