CN106328708B - 包括二维材料结构的装置及形成该二维材料结构的方法 - Google Patents

包括二维材料结构的装置及形成该二维材料结构的方法 Download PDF

Info

Publication number
CN106328708B
CN106328708B CN201610102164.4A CN201610102164A CN106328708B CN 106328708 B CN106328708 B CN 106328708B CN 201610102164 A CN201610102164 A CN 201610102164A CN 106328708 B CN106328708 B CN 106328708B
Authority
CN
China
Prior art keywords
material structure
substrate
layer
dimensional material
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610102164.4A
Other languages
English (en)
Other versions
CN106328708A (zh
Inventor
梁基延
李昌承
金南定
金琏熙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN106328708A publication Critical patent/CN106328708A/zh
Application granted granted Critical
Publication of CN106328708B publication Critical patent/CN106328708B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N27/00—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means
    • G01N27/26—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating electrochemical variables; by using electrolysis or electrophoresis
    • G01N27/403—Cells and electrode assemblies
    • G01N27/414—Ion-sensitive or chemical field-effect transistors, i.e. ISFETS or CHEMFETS
    • G01N27/4141—Ion-sensitive or chemical field-effect transistors, i.e. ISFETS or CHEMFETS specially adapted for gases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02568—Chalcogenide semiconducting materials not being oxides, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/04—Pattern deposit, e.g. by using masks
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/46—Sulfur-, selenium- or tellurium-containing compounds
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/60—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape characterised by shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02614—Transformation of metal, e.g. oxidation, nitridation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78681—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising AIIIBV or AIIBVI or AIVBVI semiconductor materials, or Se or Te
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Nanotechnology (AREA)
  • Molecular Biology (AREA)
  • Plasma & Fusion (AREA)
  • Electrochemistry (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明涉及包括二维材料结构的装置及形成该二维材料结构的方法。其中一种晶体管包括：基板；包括基本上垂直地排列在基板上的至少一层的二维材料结构，使得所述至少一层的边缘在基板上并且所述至少一层基本上垂直于基板延伸；源电极和漏电极，连接到二维材料结构的相反端；栅绝缘层，在源电极和漏电极之间的二维材料结构上；和在栅绝缘层上的栅电极。所述至少一层的每个包括具有二维晶体结构的半导体。

Description

包括二维材料结构的装置及形成该二维材料结构的方法
技术领域
本公开涉及二维(2D)材料结构，更具体地，涉及包括在基板上垂直地排列的2D材料结构的装置和/或在基板上形成垂直地排列的2D材料结构的方法。
背景技术
晶体管，诸如用于执行电气开关功能的半导体器件，已经被用于各种半导体产品诸如存储器或者驱动集成电路(IC)。随着半导体器件的尺寸减小，可自一个晶片获得的半导体器件的数目增加。此外，因为半导体器件的驱动速度变快，所以已经积极地进行了减小半导体器件的尺寸的研究。
在晶体管的情况下，因为具有平坦结构的金属氧化物半导体场效应晶体管(MOSFET)在减小其尺寸方面存在限制，所以已经广泛地进行了关于具有三维结构的鳍型场效应晶体管(FinFET)的研究以实现精细器件。
发明内容
示例实施方式涉及垂直地排列在基板上的二维(2D)材料结构和/或形成垂直地排列在基板上的2D材料结构的方法。
附加的方面将在随后的描述中部分地阐述，并且部分地将由该描述清楚，或者可以通过示例实施方式的实践而习知。
根据示例实施方式，一种晶体管包括：基板；二维材料结构，包括基本上垂直地排列在基板上的至少一层，使得所述至少一层的边缘在基板上并且所述至少一层基本上垂直于基板延伸；源电极和漏电极，连接到二维材料结构的相反端；在源电极和漏电极之间的二维材料结构上的栅绝缘层；和在栅绝缘层上的栅电极。所述至少一层的每个包括具有二维晶体结构的半导体。
在示例实施方式中，二维材料结构可以包括基本上垂直于基板排列的多个层。所述多个层可以彼此平行。
在示例实施方式中，二维材料结构可以包括上表面和侧表面。栅绝缘层和栅电极可以在二维材料结构的上表面和侧表面上。
在示例实施方式中，二维材料结构可以包括硫属化物。
根据示例实施方式，气体传感器包括：基板；能够吸附期望的气体的至少一个二维材料结构，每个二维材料结构包括基本上垂直地排列在基板上的至少一层，使得所述至少一层的边缘在基板上并且所述至少一层基本上垂直于基板延伸，所述至少一层的每个包括具有二维晶体结构的半导体；以及第一电极和第二电极，连接到二维材料结构的相反端。
在示例实施方式中，气体传感器可以还包括接触基板的加热器。加热器可以配置为通过加热所述至少一个二维材料结构而去除吸附到二维材料结构上的期望的气体。
在示例实施方式中，二维材料结构可以包括基本上垂直于基板排列的多个层。所述多个层可以彼此平行。
在示例实施方式中，二维材料结构可以包括硫属化物。
根据示例实施方式，形成二维材料结构的方法包括：在基板上形成引导图案层，引导图案层包括暴露基板上的过渡金属层的沟槽；以及从过渡金属层的通过沟槽暴露的部分在基板上生长二维材料结构。生长二维材料结构可以包括利用化学气相沉积方法。
在示例实施方式中，二维材料结构可以包括基本上垂直地排列在基板上的至少一层，使得所述至少一层的边缘在基板上并且所述至少一层基本上垂直于基板延伸。所述至少一层的每个可以包括具有二维晶体结构的半导体。
在示例实施方式中，二维材料结构可以包括基本上垂直于基板排列的多个层。所述多个层可以彼此平行。
在示例实施方式中，形成引导图案层可以包括：在基板上沉积过渡金属层；在过渡金属层上形成引导图案层；以及在引导图案层中形成沟槽。沟槽可以暴露过渡金属层的所述部分。
在示例实施方式中，形成引导图案层可以包括：在基板上形成引导图案层；在引导图案层中形成沟槽使得沟槽暴露基板；以及在基板的通过沟槽暴露的表面上沉积过渡金属层。
在示例实施方式中，过渡金属层可以具有大约3nm至大约12nm的厚度。
在示例实施方式中，沟槽可以具有大约10nm或更小的宽度。
根据示例实施方式，一种形成二维材料结构的方法包括：在基板上形成引导图案层，引导图案层具有相对于基板的表面基本上垂直的侧表面，以及在引导图案层的侧表面上生长二维材料结构。
在示例实施方式中，二维材料结构可以包括基本上垂直地排列在基板上的至少一层。所述至少一层的边缘可以在基板上并且所述至少一层可以基本上垂直于基板延伸。所述至少一层的每个可以包括具有二维晶体结构的半导体。
在示例实施方式中，形成二维材料结构可以包括：沉积过渡金属层以覆盖引导图案层和基板；蚀刻过渡金属层以允许过渡金属层仅保留在引导图案层的侧表面上；以及利用化学气相沉积方法从过渡金属层形成二维材料结构。
在示例实施方式中，过渡金属层可以具有小于大约3nm的厚度。
在示例实施方式中，形成二维材料结构可以包括：利用化学气相沉积方法沉积二维材料结构以覆盖引导图案层和基板；以及蚀刻二维材料结构以允许二维材料结构仅保留在引导图案层的侧表面上。
根据发明构思的示例实施方式，一种装置可以包括：基板；在基板上的二维材料结构；以及在基板上彼此间隔开的第一电极和第二电极。二维材料结构可以包括具有宽度大于厚度的至少一层并且被布置为使得所述至少一层的宽度基本上垂直于基板延伸。所述至少一层的每个包括具有二维晶体结构的半导体。第一电极和第二电极可以连接到二维材料结构的相反端。
在示例实施方式中，该装置可以还包括在第一电极和第二电极之间的二维材料结构上的栅绝缘层以及在栅绝缘层上的栅电极。栅电极可以与第一电极和第二电极间隔开。
在示例实施方式中，该装置可以还包括连接到基板的加热器。二维材料结构可以在加热器上方。气体可以能够被吸附到二维材料结构。加热器可以配置为通过加热二维材料结构而去除被吸附到二维材料结构的气体。
在示例实施方式中，二维材料结构可以包括硫属化物。
在示例实施方式中，二维材料结构可以包括基本上垂直于基板排列的多个层。所述多个层可以彼此平行。
附图说明
通过如附图所示出的发明构思的非限制实施方式的具体说明，发明构思的上述及其它特征将是明显的，在附图中相同的附图标记在不同视图中始终指代相同部件。附图不一定按比例绘制，而是重点在于示出发明构思的原理。在附图中：
图1是根据示例实施方式的晶体管的透视图；
图2是沿图1的线II-II'截取的截面图；
图3是沿图1的线III-III'截取的截面图；
图4A至4D示出根据示例实施方式的形成二维(2D)材料的方法；
图5A至5D示出根据示例实施方式的形成2D材料结构的方法；
图6A至6C示出根据示例实施方式的形成2D材料结构的方法；
图7A至7C示出根据示例实施方式的制造晶体管的方法；
图8A至8D示出根据示例实施方式的形成2D材料结构的方法；
图9A至9C示出根据示例实施方式的形成2D材料结构的方法；
图10A至10D示出根据示例实施方式的制造晶体管的方法；
图11是根据示例实施方式的气体传感器的透视图；
图12是沿图11的线XII-XII'截取的截面图；
图13是根据示例实施方式的气体传感器的透视图；
图14是沿图13的线XIV-XIV'截取的截面图；以及
图15A至15D示出根据示例实施方式的制造晶体管的方法的部分。
具体实施方式
现在将参考附图更充分地描述示例实施方式，在附图中示出了一些示例实施方式。然而，示例实施方式可以实施为许多不同的形式且不应该理解为限于在此阐述的实施方式；而是，提供这些实施方式使得本公开将全面和完整，并将向本领域的普通技术人员充分传达发明构思的示例实施方式的范围。在附图中，为了清晰，夸大了层和区域的厚度。在附图中，相同的参考标记和/或数字表示相同的元件，因此可以不重复它们的说明。
将理解，当一元件被称为“连接到”或“联接到”另一元件时，它可以直接连接到或联接到另一元件，或者可以存在***元件。相反，当一元件被称为“直接连接”或者“直接联接”到另一元件时，没有***元件存在。用于描述元件或层之间的关系的其它词应该以相似的方式解释(例如，“在……之间”和“直接在……之间”、“相邻”和“直接相邻”、“在……上”和“直接在……上”)。如里所用的，术语“和/或”包括一个或多个相关所列项目的任何及所有组合。
将理解，虽然术语“第一”、“第二”等等可以在此使用以描述各种元件、部件、区域、层和/或部分。但是这些元件、部件、区域、层和/或部分不应受这些术语限制。这些术语仅用于区分一个元件、部件、区域、层或部分与另一元件、部件、区域、层或部分。因此，在下面讨论的第一元件、部件、区域、层或部分可以被称为第二元件、部件、区域、层或部分，而不背离示例实施方式的教导。
为了便于描述，空间关系术语，诸如“在……之下”、“在……下面”、“下”、“上面”、“上”等等，在这里可以用于描述一个元件或特征与其它(诸)元件或特征如图中所示的关系。将理解，空间关系术语旨在包括除图中所示的取向之外器件在使用或操作中的不同的取向。例如，如果在附图中的器件被翻转，则被描述为“在”其它元件或特征“下面”或“之下”的元件将取向为在其它元件或特征“之上”。因此，术语“在……下面”可以包括之上和之下两个取向。器件可以被不同地取向(旋转90度或在其它取向)，相应地解释这里使用的空间关系描述符。
在此使用的术语仅仅是为了说明特定实施方式的目的，而非旨在限制示例实施方式。如在此使用的，单数形式“一”和“该”旨在也包括复数形式，除非上下文清楚地另外指示。将进一步理解，术语“包括”和/或“包含”，如果在此被使用，表明存在所述特征、整体、步骤、操作、元件和/或部件，但是不排除一个或多个其它特征、整体、步骤、操作、元件、部件和/或其组的存在或添加。当诸如“……中的至少一个”的表述在一列元件之后时，修饰整列元件而不修饰该列中的个别元件。
在此参考截面图描述了示例实施方式，该截面图是示例实施方式的理想化实施方式(及中间结构)的示意图。因而，例如由制造技术和/或公差引起的图示形状的偏离是可能发生的。因此，示例实施方式不应该被理解为限于在此示出的区域的特定形状，而是将包括例如由制造引起的形状的偏差。例如，被示为矩形的蚀刻区域或者注入区域可以具有圆化或者弯曲的特征。因此，在附图中示出的区域本质上是示意性的，它们的形状并非要示出器件的区域的实际形状，而且并非旨在限制示例实施方式的范围。
除非另外限定，否则在此使用的所有术语(包括技术术语和科学术语)具有与示例实施方式所属领域的普通技术人员通常理解的相同含义。将进一步理解，术语，诸如那些在通用词典中限定的术语，应该被理解为具有与它们在相关技术的语境中的含义一致的含义，而不应被理解为理想化或过度形式化的含义，除非在此明确地如此限定。
现在将详细参考包括金属-二维材料-半导体的接触的半导体装置，其示例在附图中示出，其中相同的附图标记始终指代相同的元件。此外，为了说明的方便和清晰起见，附图中示出的每个层的尺寸可以被夸大。在这点上，示例实施方式可以具有不同的形式且不应被理解为限于在此阐述的说明。因此，通过参照附图在以下描述的示例实施方式仅仅是用于说明发明构思的多个方面的非限制示例。在层结构中，当组成元件设置“在”另一组成元件“上方”或“上”时，该组成元件可以仅直接在另一组成元件上或者以非接触方式在另一组成元件上方。
图1是根据示例实施方式的晶体管100的透视图。图2是沿图1的线II-II'截取的截面图。图3是沿图1的线III-III'截取的截面图。图1至3中示出的晶体管100可以包括鳍型场效应晶体管(FinFET)。
参照图1至3，晶体管100可以包括基板110、提供在基板110上的二维(2D)材料结构120、提供在2D材料结构120的相反侧的源电极141和漏电极142、以及顺序地形成在2D材料结构120上的栅绝缘层125和栅电极130。
基板110可以是绝缘材料形成在其上的半导体基板。例如，基板110可以是氧化物层形成在其上的硅基板。然而，示例实施方式不限于此，因此可以使用各种材料的基板。用作沟道材料的2D材料结构120可以提供在基板110的上表面上。2D材料结构120表示具有2D形状的晶体结构的半导体材料，并且可以具有单层结构或者多层结构。形成2D材料结构的每个层可以具有原子级的厚度。形成2D材料结构120的层可以通过范德华键连接。
在示例实施方式中，形成2D材料结构120的各个层基本上相对于基板110垂直地排列。换言之，如图2所示，2D材料结构120的每个层可以具有比其厚度大的宽度。为了相对于基板110基本上垂直地排列，层的边缘可以由层的厚度限定并且层的边缘可以在基板110上同时层在垂直于基板的宽度方向上延伸。术语“基本上垂直地”表示“精确地垂直地”或者“几乎垂直地”。2D材料结构120可以具有宽度W，例如，大约10nm或更小(例如，大于0nm并且小于或等于大约10nm)。然而，本公开不限于此。此外，形成2D材料结构120的层的数目可以是大约一个或者一些。例如，形成2D材料结构120的层的数目可以在一个至十个和/或一个至五个的范围中。然而，这仅仅是非限制示例，2D材料结构120可以包括比以上所述更多的层。此外，当2D材料结构120包括多个层时，层可以方向性地平行于彼此布置。
2D材料结构120是可以应用于各种装置的材料，因为它具有优异的电特性并且即使当厚度减小到纳米级时也可以保持高迁移率而在其特性上没有大的变化。例如，2D材料结构120可以包括硫属化物，例如过渡金属二硫属化物(TMD)。TMD是具有2D晶体结构的半导体材料，并且可以包括例如过渡金属Mo、W、Nb、V、Ta、Ti、Zr、Hf、Tc和Re中的其中之一以及硫属元素S、Se和Te中的其中之一。TMD可以由例如MX2表示，其中“M”表示过渡金属，“X”表示硫属元素。例如，“M”可以是Mo、W、Nb、V、Ta、Ti、Zr、Hf、Tc或Re，“X”可以是S、Se或Te。因此，例如，TMD可以包括MoS2、MoSe2、MoTe2、WS2、WSe2、WTe2、ZrS2、ZrSe2、HfS2、HfSe2、NbSe2或ReSe2。备选地，硫属化物可以不由MX2表示。在这种情况下，例如，硫属化物包括CuS，其是过渡金属Cu和硫属元素S的化合物。备选地，硫属化物可以是包括非过渡金属的硫属化物材料。该非过渡金属可以包括例如Ga、In、Sn、Ge或Pb。在这种情况下，硫属化物可以包括非过渡金属诸如Ga、In、Sn、Ge或Pb和硫属元素诸如S、Se或Te的化合物。例如，硫属化物可以包括SnSe2、GaS、GaSe、GaTe、GeSe、In2Se3或InSnS2。
综上所述，硫属化物可以包括金属元素Mo、W、Nb、V、Ta、Ti、Zr、Hf、Tc、Re、Cu、Ga、In、Sn、Ge和Pb中的其中之一以及硫属元素S、Se和Te中的其中之一。然而，上述材料仅仅是非限制示例，其它材料可以被用作硫属化物材料。
2D材料结构120可以掺杂有p型掺杂剂或者n型掺杂剂以控制迁移率。例如，用于石墨烯或者碳纳米管(CNT)的p型掺杂剂和n型掺杂剂可以被用作p型掺杂剂和n型掺杂剂。p型掺杂剂或者n型掺杂剂可以通过离子注入方法或者化学掺杂方法而被掺杂。
p型掺杂剂的源例如可以包括诸如NO2BF4、NOBF4或者NO2SbF6的离子液体，诸如HCl、H2PO4、CH3COOH、H2SO4或者HNO3的酸性化合物，或者诸如二氯二氰基苯醌(DDQ)、过硫酸氢钾制剂(oxone)、二肉豆蔻酰磷脂酰肌醇(dimyristoylphosphatidylinositol，DMPI)或者三氟甲烷磺酰亚胺(trifluoromethanesulfoneimide)的有机化合物。备选地，p型掺杂剂的源可以包括HPtCl4、AuCl3、HAuCl4、三氟甲烷磺酸银(silvertrifluoromethanesulfonate，AgOTf)、AgNO3、H2PdCl6、Pd(OAc)2或者Cu(CN)2。
n型掺杂剂的源例如可以包括：取代的或者未取代的烟酰胺的还原产物；被化学健合到取代的或者未取代的烟酰胺的化合物的还原产物；以及包括至少两个吡啶基团(moieties)的化合物，其中吡啶基团中的至少一个的氮原子减少。例如，n型掺杂剂的源可以包括：烟酰胺单核苷酸-H(NMNH)、烟酰胺腺嘌呤二核苷酸-H(NADH)、烟酰胺腺嘌呤二核苷酸磷酸-H(NADPH)或者紫精(viologen)。此外，n型掺杂剂的源可以包括聚合物诸如聚乙烯亚胺(PEI)。此外，n型掺杂剂可以包括碱金属诸如K或者Li。备选地，上述p型掺杂剂和n型掺杂剂材料是非限制示例，其它各种材料可以用作掺杂剂。
源电极141和漏电极142提供在基板110上。源电极141和漏电极142可以电连接到2D材料结构120的相反端。源电极141和漏电极142可以包括表现出优异的导电性的金属材料，例如Ag、Au、Pt或者Cu。然而，示例实施方式不限于此。
栅绝缘层125提供在源电极141和漏电极142之间的2D材料结构120上。栅绝缘层125可以覆盖2D材料结构120的上表面和侧表面。栅绝缘层125可以包括例如硅氧化物、硅氮化物、铝氧化物、铪氧化物或者绝缘聚合物。然而，这是非限制示例，并且栅绝缘层125可以包括各种绝缘材料。
栅电极130提供在栅绝缘层125上。栅电极130可以相应于2D材料结构120的上表面和侧表面提供。类似于源电极141和漏电极142，栅电极130可以包括表现出优异的导电性的金属材料，例如Ag、Au、Pt或者Cu。然而，示例实施方式不限于此。
在Si基FinFET的情况下，当硅的厚度减小到几纳米或更小时，硅中的载流子数目减少，因此电子迁移率也减小。然而，在示例实施方式中，即使当厚度减小到几纳米或更小时，被用作沟道材料的2D材料结构120也可以保持高电子迁移率。此外，当由金属形成的源电极141和漏电极142与2D材料结构120的表面上的层平行地接触时，金属和2D材料结构120之间的接触电阻由于接触面积的增加而增加。然而，在示例实施方式中，由于形成2D材料结构120的层垂直地接触由金属形成的源电极141和漏电极142，所以金属和2D材料结构120之间的接触电阻可以减小。此外，当仅2D材料结构120的表面上的层与源电极141和漏电极142接触时，2D材料结构120的所述层之间的串联电阻显著地增加。然而，在示例实施方式中，因为形成2D材料结构120的所有层与源电极141和漏电极142接触，所以在2D材料结构120的所述层之间产生的串联电阻可以减小。
如上所述，在示例实施方式中，可以通过将用作沟道材料的2D材料结构120与基板110垂直地排列并且将形成2D材料结构120的层以期望的(和/或备选地，预定的)方向性彼此平行地布置而实现具有优异性能的精细尺寸的晶体管，例如，具有大约10nm或更小的精细沟道宽度的FinFET。
图4A至4D示出根据示例实施方式的形成2D材料结构的方法。
参照图4A，在制备基板210之后，过渡金属层212沉积在基板210上至期望的(和/或备选地，预定的)厚度t1。过渡金属层212可以沉积至特定厚度或更大以允许2D材料结构(图4D中的220)从基板210垂直地生长，如下文所述。同时，当过渡金属层212具有小于该特定厚度的厚度时，可以形成平行于基板210排列的2D材料结构。在示例实施方式中，过渡金属层212可以具有大约3nm至大约12nm的厚度t1以形成在基板210上垂直地排列的2D材料结构220。然而，示例实施方式不限于此。
参照图4B，包括沟槽214a(例如，开口)的引导图案层214形成在过渡金属层212中。首先，引导图案层214覆盖过渡金属层212。引导图案层214可以包括对于过渡金属层212没有反应性的材料，例如，绝缘材料。接着，通过以期望的(和/或备选地，预定的)形状图案化引导图案层214，暴露过渡金属层212的沟槽214a具有期望的(和/或备选地，预定的)宽度w1。引导图案层214中形成的沟槽214a可以引导将在后面说明的形成图4D的2D材料结构220的多个层，使其以期望的(和/备选地，预定的)方向性彼此平行地生长。沟槽214a的宽度w1可以等于或小于大约10nm。然而，示例实施方式不限于此。
参照图4C和4D，与基板210垂直地排列的2D材料结构220从通过沟槽214A暴露的过渡金属层212而形成在沟槽214A内。2D材料结构220可以包括相对于基板210垂直地排列的多个层并且所述层可以有方向性地并且彼此平行地形成。
如上所述，2D材料结构220可以表示具有2D晶体结构的半导体材料。2D材料结构220可以包括硫属化物，例如TMD。例如，硫属化物可以包括金属元素Mo、W、Nb、V、Ta、Ti、Zr、Hf、Tc、Re、Cu、Ga、In、Sn、Ge和Pb中的其中之一以及硫属元素S、Se和Te中的其中之一。然而，上述材料仅仅是非限制示例并且其它材料可以被用于硫属化物。同时，2D材料结构220可以掺杂有杂质。例如，2D材料结构220可以掺杂有p型掺杂剂或者n型掺杂剂。例如，被用于石墨烯或者碳纳米管(CNT)的p型掺杂剂和n型掺杂剂可以用作p型掺杂剂和n型掺杂剂。
2D材料结构220可以通过化学气相沉积(CVD)方法形成，具体地，通过热CVD方法形成。在基板210上形成垂直地排列的2D材料结构220的热CVD方法在以下被描述。在下面的说明中，由Mo过渡金属层212形成在基板210上垂直地排列的MoS22D材料结构220的情况被描述作为示例。
首先，参照图4C，在管式炉(未示出)内提供图4B中示出的结构和硫磺粉250。接着，当硫磺粉250被加热到期望的(和/或备选地，预定的)温度时，例如被加热到大约600℃至大约1000℃时，硫磺粉250被气化并且硫磺蒸气与惰性气体例如Ar的流动一起移动到沟槽214a中。接着，流入沟槽214a中的硫磺流通过接触Mo过渡金属层212而产生硫化，因此，如图4D所示，MoS22D材料结构220在沟槽214a内生长。当硫磺粉250被加热时，管式炉(未示出)的工艺温度可以是大约600℃至大约1000℃。
在MoS22D材料结构220的生长中，如上所述，因为Mo过渡金属层212被沉积至期望的(和/或备选地，预定的)厚度t1，所以包括相对于基板210垂直地排列的多个层的MoS22D材料结构220可以形成在沟槽214a中。此外，形成MoS22D材料结构220的层可以通过形成在引导图案层214中的沟槽214a而形成为具有期望的(和/或备选地，预定的)方向性并且彼此平行。在沟槽214a中垂直地排列的2D材料结构220可以具有大约为过渡金属层212的厚度t1的两倍的高度，但是示例实施方式不限于此。
同时，如图4D所示，在2D材料结构220在沟槽214a内形成在基板210上之后，在2D材料结构220周围的过渡金属层212和引导图案层214可以被去除。因此，仅垂直地排列的2D材料结构220会保留在基板210上。
图5A至5D示出根据示例实施方式的形成2D材料结构的方法。
参照图5A，在制备基板310之后，包括沟槽314a(例如开口)的引导图案层314形成在基板310上。首先，引导图案层314覆盖基板310。引导图案层314可以包括例如绝缘材料。接着，通过图案化引导图案层314，暴露基板310的沟槽314a具有期望的(和/或备选地，预定的)宽度w2。形成在引导图案层314中的沟槽314a可以引导将要在后面说明的形成图5D的2D材料结构320的多个层，以使其形成为具有期望的(和/或备选地，预定的)方向性并且彼此平行。例如，沟槽314a可以具有大约10nm或更小的宽度。然而，示例实施方式不限于此。
参照图5B，过渡金属层312被沉积在通过沟槽314a暴露的基板310上。形成在沟槽314a中的过渡金属层312可以被沉积至期望的(和/或备选地，预定的)厚度t2以相对于基板310垂直地生长2D材料结构320，如下文所述。例如，过渡金属层312可以被沉积至大约3nm至大约12nm的厚度t2。然而，示例实施方式不限于此。所沉积的过渡金属层312可以通过沟槽314a被暴露。
参照图5C和5D，相对于基板310在沟槽314a内垂直地排列的2D材料结构320从通过沟槽314a暴露的过渡金属层312形成。2D材料结构320可以包括相对于基板310垂直地排列的多个层，所述层可以形成为具有期望的(和/或备选地，预定的)方向性并且彼此平行。
如上所述，2D材料结构320可以包括硫属化物，例如TMD。例如，硫属化物可以包括金属元素Mo、W、Nb、V、Ta、Ti、Zr、Hf、Tc、Re、Cu、Ga、In、Sn、Ge和Pb中的其中之一以及硫属元素S、Se和Te中的其中之一。然而，示例实施方式不限于此。同时，2D材料结构320可以掺杂有杂质。
2D材料结构320可以通过CVD方法形成，具体地，通过热CVD方法形成。通过热CVD方法在基板310上形成垂直地排列的2D材料结构320的方法在以下被描述。在下面的说明中，自Mo过渡金属层312形成在基板310上垂直地排列的MoS22D材料结构320的情况被描述作为示例。
首先，参照图5C，在管式炉(未示出)内提供图5B中示出的结构和硫磺粉350。接着，当硫磺粉350被加热到期望的(和/或备选地，预定的)温度时，例如被加热到大约600℃至大约1000℃时，硫磺粉350被气化并且硫磺蒸气与惰性气体(例如Ar)的流动一起移动到沟槽314a中。接着，流入沟槽314a中的硫磺流通过接触Mo过渡金属层312而产生硫化，因此，如图5D所示，MoS22D材料结构320在沟槽314a内生长。当硫磺粉350被加热时，管式炉(未示出)的工艺温度可以是大约600℃至大约1000℃。
在MoS22D材料结构320的生长中，如上所述，因为Mo过渡金属层312被沉积至期望的(和/或备选地，预定的)厚度t2，所以生长在沟槽314a内的MoS22D材料结构320可以包括相对于基板310垂直地排列的多个层。此外，形成MoS22D材料结构320的层可以通过形成在引导图案层314中的沟槽314a而形成为具有期望的(和/或备选地，预定的)方向性并且彼此平行。在沟槽314a中垂直地排列的2D材料结构320可以具有大约为过渡金属层312的厚度的两倍的高度，但是示例实施方式不限于此。
同时，如图5D所示，在形成在沟槽314a内垂直地排列的2D材料结构320之后，在2D材料结构320周围的引导图案层314可以被去除。因此，仅垂直地排列的2D材料结构320会保留在基板310上。
图6A至6C示出根据示例实施方式的形成2D材料结构的方法。
参照图6A，在制备基板410之后，在基板410上形成具有期望的(和/或备选地，预定的)宽度w3和期望的(和/或备选地，预定的)厚度t3的过渡金属层412。过渡金属层412可以被形成如下。首先，过渡金属层412被沉积为覆盖基板410。过渡金属层412可以被沉积至期望的(和/或备选地，预定的)厚度t3，以生长将在后面说明的垂直地位于基板410上的2D材料结构420。例如，过渡金属层412可以沉积至期望的(和/或备选地，预定的)大约3nm至大约12nm的厚度t3。然而，示例实施方式不限于此。接着，具有期望的(和/或备选地，预定的)宽度w3的过渡金属层412通过图案化工艺形成在基板410上。过渡金属层412可以具有例如大约10nm或更小的宽度w3，但是示例实施方式不限于此。
参照图6B和6C，在基板410上垂直地排列的2D材料结构420自形成在基板410上的具有期望的(和/或备选地，预定的)宽度w3和期望的(和/或备选地，预定的)厚度t3的过渡金属层412形成。2D材料结构420可以包括相对于基板410垂直地排列的多个层，所述层可以形成为具有期望的(和/或备选地，预定的)方向性并且彼此平行。
如上所述，2D材料结构420可以包括硫属化物，例如TMD。例如，硫属化物可以包括金属元素Mo、W、Nb、V、Ta、Ti、Zr、Hf、Tc、Re、Cu、Ga、In、Sn、Ge和Pb中的其中之一以及硫属元素S、Se和Te中的其中之一。然而，示例实施方式不限于此。备选地，2D材料结构420可以掺杂有杂质。
2D材料结构420可以通过CVD方法形成，具体地，通过热CVD方法形成。通过热CVD方法形成在基板410上垂直地排列的2D材料结构420的方法描述如下。在下面的说明中，自Mo过渡金属层412形成在基板410上垂直地排列的MoS22D材料结构420的情况被描述作为示例。
首先，参照图6B，图6A中示出的结构和硫磺粉450被提供在管式炉(未示出)内。接着，当硫磺粉450被加热到期望的(和/或备选地，预定的)温度时，例如被加热到大约600℃至大约1000℃时，硫磺粉450被气化并且硫磺蒸气与惰性气体例如Ar的流动一起移动以接触产生硫化的Mo过渡金属层412。因此，如图6C所示，MoS22D材料结构420生长。当硫磺粉450被加热时，管式炉(未示出)的工艺温度可以是大约600℃至大约1000℃。
在MoS22D材料结构420的生长中，因为Mo过渡金属层412被沉积至期望的(和/或备选地，预定的)厚度t3，所以MoS22D材料结构420可以包括相对于基板410垂直地排列的多个层。此外，因为过渡金属层412具有期望的(和/或备选地，预定的)宽度w3，例如大约10nm或更小，所以形成MoS22D材料结构420的层可以形成为具有期望的(和/或备选地，预定的)方向性并且彼此平行。
图7A至7C示出根据示例实施方式的制造晶体管的方法。
参照图7A，垂直地排列的2D材料结构520形成在基板510上。例如其上形成氧化物层的硅基板可以被用作基板510。然而，示例实施方式不限于此，并且因此，可以使用由其它各种材料形成的基板。包括相对于基板510垂直地排列的至少一层的2D材料结构520被提供在基板510的上表面上。因为2D材料结构520在以上被描述，所以其详细说明被省略。
参照图7B，栅绝缘层525被沉积在基板510和2D材料结构520上。栅绝缘层525可以覆盖2D材料结构520的上表面和侧表面。栅绝缘层525可以包括例如硅氧化物、硅氮化物、铝氧化物、铪氧化物或者绝缘聚合物。然而，这仅仅是示范性的，并且栅绝缘层525可以包括各种绝缘材料。
参照图7C，栅电极530被沉积在栅绝缘层525上。栅电极530可以相应于2D材料结构520的上表面和侧表面被提供。栅电极530可以包括表现出优异的导电性的金属材料，例如Ag、Au、Pt或者Cu。然而，示例实施方式不限于此。
虽然未示出，但是源电极和漏电极形成在2D材料结构520的相反端。源电极和漏电极可以与栅电极530同时形成。
图8A至8D示出根据示例实施方式的形成2D材料结构的方法。
参照图8A，首先，在制备基板610之后，暴露基板610的表面的引导图案层614形成在基板610上。引导图案层614包括相对于基板610的表面基本上垂直的侧表面614a。参照图8B，过渡金属层612被沉积为覆盖基板610和引导图案层614。在这种情况下，可以在引导图案层614的侧表面614a上进行倾斜沉积(angled deposition)以促进过渡金属层612的沉积。
参照图8C，形成在引导图案层614的上表面和基板610的上表面上的过渡金属层612通过蚀刻被去除，使得过渡金属层612可以仅保留在引导图案层614的侧表面614a上。在这种情况下，过渡金属层612可以通过例如等离子体而被蚀刻，但不限于此。这样，保留在引导图案层614的侧表面614a上的过渡金属层612通过蚀刻可以具有期望的(和/或备选地，预定的)厚度t4。过渡金属层612可以在引导图案层614的侧表面614a上具有期望的(和/或备选地，预定的)厚度t4，该厚度t4小于特定厚度。过渡金属层612可以具有小于例如大约3nm的期望的(和/或备选地，预定的)厚度t4。然而，示例实施方式不限于此。因而，当过渡金属层612具有小于特定厚度的期望的(和/或备选地，预定的)厚度t4时，如下文所述，平行于引导图案层614的侧表面614a排列的2D材料结构可以从过渡金属层612形成。因此，基本上垂直地排列的2D材料结构620可以形成在基板610上。
参照图8D，2D材料结构620通过CVD方法，具体地，通过热CVD方法，从过渡金属层612生长。因为过渡金属层612具有例如小于3nm的期望的(和/或备选地，预定的)厚度t4，所以自过渡金属层612形成的2D材料结构620可以生长为基本上平行于引导图案层614的侧表面614a，也就是，相对于基板610基本上垂直。2D材料结构620可以包括单层或者数层。如上所述，2D材料结构620可以包括硫属化物，例如TMD。例如，硫属化物可以包括金属元素Mo、W、Nb、V、Ta、Ti、Zr、Hf、Tc、Re、Cu、Ga、In、Sn、Ge和Pb中的其中之一以及硫属元素S、Se和Te中的其中之一。然而，示例实施方式不限于此。同时，2D材料结构620可以掺杂有杂质。
如图8D所示，在形成垂直地排列在基板610上的2D材料结构620之后，保留在2D材料结构620周围的引导图案层614可以被去除。因此，仅垂直地排列的2D材料结构620会保留在基板610上。
图9A至9C示出根据示例实施方式的形成2D材料结构的方法。
参照图9A，首先，在制备基板710之后，暴露基板710的表面的引导图案层714形成在基板710上。引导图案层714包括相对于基板710的表面基本上垂直的侧表面714a。
参照图9B，2D材料结构720被沉积为覆盖基板710和引导图案层714。2D材料结构720可以包括单层或者数层。通过2D材料结构720的沉积，基本上垂直地排列在基板710上的2D材料结构720可以形成在引导图案层714的侧表面714a上。换言之，在2D材料结构720的沉积工艺中，形成2D材料结构720的各个层平行于引导图案层714的侧表面714a形成。因此，相对于基板710垂直地形成的2D材料结构720可以在引导图案层714的侧表面714a上具有期望的(和/或备选地，预定的)厚度t5。2D材料结构720可以包括硫属化物，例如TMD，如上所述。例如，硫属化物可以包括金属元素Mo、W、Nb、V、Ta、Ti、Zr、Hf、Tc、Re、Cu、Ga、In、Sn、Ge和Pb中的其中之一以及硫属元素S、Se和Te中的其中之一。然而，示例实施方式不限于此。同时，2D材料结构720可以掺杂有杂质。
参照图9C，当保留在引导图案层714的上表面和基板710的上表面上的2D材料结构720通过蚀刻被去除时，相对于基板710基本上垂直地排列的2D材料结构720被保留在引导图案层714的侧表面714a上。如图9C所示，在形成垂直地排列在基板710上的2D材料结构720之后，保留在2D材料结构720周围的引导图案层714可以被去除。因此，仅垂直地排列在基板710上的2D材料结构720可以保留在基板710上。
图10A至10D示出根据示例实施方式的制造晶体管的方法。图10A至10D示出由图8C或者图9C示出的结构制造晶体管的方法。
参照图10A，由绝缘材料形成并具有相对于基板810基本上垂直的侧表面814a的引导图案层814形成在基板810上。2D材料结构820形成在引导图案层814的侧表面814a上。2D材料结构820可以包括单层或者数层，各个层可以基本上垂直地排列在基板810上。之后，去除引导图案层814。
参照图10B，在图10A的结构中，绝缘材料被沉积以覆盖2D材料结构820和基板810，由此形成电介质层815。接着，如图10C所示，栅绝缘层816通过蚀刻电介质层815而形成。
参照图10D，栅电极830被沉积在栅绝缘层816上。栅电极830可以形成在2D材料结构820的上表面和侧表面上。栅电极830可以包括例如表现出优异的导电性的金属材料。然而，示例实施方式不限于此。
图11是根据示例实施方式的气体传感器900的透视图。图12是沿图11的线XII-XII'截取的截面图。
参照图11和12，气体传感器900可以包括基板910、提供在基板910上的多个2D材料结构920、以及提供在2D材料结构920的相反端上的第一电极941和第二电极942。用于将2D材料结构920加热至期望的(和/或备选地，预定的)温度的加热器970可以进一步提供在基板910上。
2D材料结构920提供在基板910上。2D材料结构920可以以期望的(和/或备选地，预定的)间隔彼此间隔开地布置。备选地，虽然图11示出了多个2D材料结构920提供在基板910上的情况，但必要时，仅一个2D材料结构920可以被提供在基板910上。
每个2D材料结构920表示具有2D晶体结构的半导体材料并且可以具有单层结构或者多层结构，如上所述。形成2D材料结构920的每个层可以具有原子级的厚度。形成2D材料结构920的层可以通过范德华键连接。
2D材料结构920可以包括硫属化物，例如TMD。例如，硫属化物可以包括金属元素Mo、W、Nb、V、Ta、Ti、Zr、Hf、Tc、Re、Cu、Ga、In、Sn、Ge和Pb中的其中之一以及硫属元素S、Se和Te中的其中之一。然而，上述材料仅仅是非限制示例，其它材料可以被用于硫属化物。同时，2D材料结构920可以掺杂有p型掺杂剂或者n型掺杂剂以控制迁移率。例如，被用于石墨烯或者CNT的p型掺杂剂和n型掺杂剂可以用作p型掺杂剂和n型掺杂剂。p型掺杂剂或者n型掺杂剂可以通过离子注入方法或者化学掺杂方法而被掺杂。
2D材料结构920可以具有吸附各种类型的气体的特性。在示例实施方式中，形成2D材料结构920的每个层可以相对于基板910基本上垂直地排列。此外，2D材料结构920可以布置为具有期望的(和/或备选地，预定的)方向性并且彼此平行。因而，由于2D材料结构920相对于基板910基本上垂直地排列并且所述层布置为具有期望的(和/或备选地，预定的)方向性并且彼此平行，所以2D材料结构920的表面可以具有高反应性。因此，因为各种类型的气体被有效地吸附，所以可以实现高效率的气体传感器900。
第一电极941和第二电极941被提供在2D材料结构920的相反端。当2D材料结构920吸附气体时，2D材料结构920的电特性变化。电特性的变化通过第一电极941和第二电极942测量，因此可以识别出气体是否被吸附。
用于加热2D材料结构920的加热器970可以进一步提供在基板910上。加热器970可以清洁吸附了气体的2D材料结构920。换言之，在2D材料结构920吸附气体的状态中，当加热器970将2D材料结构920加热到期望的(和/或备选地，预定的)温度时，被2D材料结构920吸附的气体可以被从2D材料结构去除。从其去除了气体的2D材料结构920可以被重复使用。备选地，虽然图12示出加热器970提供在基板910的下表面上，但本公开不限于此并且加热器970的位置可以被不同地变化。此外，提供在基板910上的加热器970的形状可以被不同地变化。
如上所述，在气体传感器900中，因为2D材料结构920在基板910上垂直地排列，并且形成2D材料结构920的层形成为具有期望的(和/或备选地，预定的)方向性并且彼此平行，所以各种类型的气体可以以高效率被检测。
根据示例实施方式，用作沟道材料的2D材料结构相对于基板被垂直地排列，形成2D材料结构的层被形成为具有期望的(和/或备选地，预定的)方向性并且彼此平行，可以实现具有优异的性能的精细尺寸的晶体管，例如具有大约10nm或更小的沟道宽度的FinFET。此外，可以实现能够以高效率检测各种气体的气体传感器。
图13是根据示例实施方式的气体传感器的透视图。图14是沿图13的线XIV-XIV'截取的截面图。
根据示例实施方式，图13-14中示出的气体传感器1300可以与以上描述的图9-10中的气体传感器900相同，除了以下差异之外。
不同于图11-12中说明的包括在第一电极941和第二电极942之间彼此间隔开的相同类型的多个2D材料结构920的气体传感器900，气体传感器1300可以包括在第一电极941和第二电极942之间的不同类型的2D材料结构920。
例如，如图13-14中所示，气体传感器1300可以包括在第一电极941和第二电极942之间的至少两个不同的2D材料结构。气体传感器1300可以包括在第一电极941和第二电极942之间的彼此间隔开的2D材料结构920、1320、1323和1325。
2D材料结构920可以具有与2D材料结构1320不同的成分。例如，2D材料结构920可以包括金属元素Mo、W、Nb、V、Ta、Ti、Zr、Hf、Tc、Re、Cu、Ga、In、Sn、Ge和Pb中的其中之一以及硫属元素S、Se和Te中的其中之一。2D材料结构1320可以包括金属元素Mo、W、Nb、V、Ta、Ti、Zr、Hf、Tc、Re、Cu、Ga、In、Sn、Ge和Pb中的其中之一以及硫属元素S、Se和Te中的其中之一。然而，2D材料结构1320中的金属元素和/或硫属元素可以不同于2D材料结构920中的金属元素和/或硫属元素。此外，或者备选地，2D材料结构1320和1325可以具有相同的成分，但是2D材料结构1320可以与2D材料结构1323不同地掺杂。此外，或者备选地，2D材料结构1320和1325可以具有相同的成分，但是2D材料结构1325可以具有比2D材料结构1320多的层。
图15A至15D示出根据示例实施方式的制造晶体管的方法的一部分。
参照图15A和15B，过渡金属层1512可以形成在基板410上。然后，初始2D材料结构1515可以自过渡金属层1512生长。初始2D材料结构1515可以覆盖基板410的整个表面。然后，如图15C和15D中所示，初始2D材料结构1515可以通过蚀刻由掩模M1暴露的一部分初始2D材料结构1515而被图案化，从而形成2D材料结构520。在图15D之后，2D材料结构520可以根据参照图7B和7C说明的操作而被处理。
应该理解，在此描述的示范实施方式应该仅仅以描述的含义被考虑而不是为了限制。在根据示例实施方式的每个器件或者方法内的特征或者方面的说明应该通常被认为是可用于根据示例实施方式的其它器件或者方法中的其它相似的特征或者方面。虽然已经具体示出并描述了一些示例实施方式，但是本领域普通技术人员将理解，可以在其中进行形式和细节的变化而不背离权利要求的精神和范围。
本申请要求于2015年7月3日在韩国知识产权局提交的韩国专利申请No.10-2015-0095361的优先权，其公开通过引用整体合并在此。

Claims (10)

1.一种晶体管，包括：
基板；
在所述基板上的二维材料结构，所述二维材料结构被用于形成沟道，包括相对于所述基板垂直地排列的具有原子级的厚度且具有比所述厚度大的宽度的至少一层，使得所述至少一层的边缘在所述基板上并且所述至少一层垂直于所述基板延伸，其中所述至少一层的宽度垂直于所述基板延伸且所述至少一层的每层包括具有二维晶体结构的半导体；
源电极和漏电极，所述至少一层的每层从所述源电极延伸到所述漏电极，且所述源电极和所述漏电极连接到所述至少一层的每层的所述二维材料结构的相反端，从而沿着所述二维材料结构的所述至少一层的厚度方向接触所述至少一层；
栅绝缘层，在所述源电极和所述漏电极之间的所述二维材料结构上；和
栅电极，在所述栅绝缘层上，
其中所述二维材料结构包括硫属化物。
2.如权利要求1所述的晶体管，其中
所述二维材料结构包括垂直于所述基板排列的具有原子级的厚度的多个层，以及
所述多个层彼此平行。
3.如权利要求1所述的晶体管，其中
所述二维材料结构包括上表面和侧表面，
所述栅绝缘层和所述栅电极在所述二维材料结构的所述上表面和所述侧表面上。
4.一种气体传感器，包括：
基板；
能够吸附期望的气体的至少一个二维材料结构，所述二维材料结构被用于形成沟道，
所述至少一个二维材料结构中的每个包括垂直地排列在所述基板上的具有原子级的厚度且具有比所述厚度大的宽度的至少一层，使得所述至少一层的边缘在所述基板上并且所述至少一层垂直于所述基板延伸，其中所述至少一层的宽度垂直于所述基板延伸且所述至少一层的每层包括具有二维晶体结构的半导体；和
第一电极和第二电极，所述至少一层的每层从所述第一电极延伸到所述第二电极，且所述第一电极和所述第二电极连接到所述至少一层的每层的所述二维材料结构的相反端，从而沿着所述二维材料结构的所述至少一层的厚度方向接触所述至少一层，
其中所述二维材料结构包括硫属化物。
5.如权利要求4所述的气体传感器，还包括：
接触所述基板的加热器，其中
所述加热器被配置为通过加热所述至少一个二维材料结构而去除被吸附在所述二维材料结构上的期望的气体。
6.如权利要求4所述的气体传感器，其中
所述至少一个二维材料结构的每个包括垂直于所述基板排列的多个层，以及
所述多个层彼此平行。
7.一种装置，包括：
基板；
在所述基板上的二维材料结构，所述二维材料结构被用于形成沟道，所述二维材料结构包括宽度大于厚度的至少一层并且被布置为使得所述至少一层的宽度垂直于所述基板延伸，所述至少一层的每层包括具有二维晶体结构的半导体，所述至少一层的厚度在原子级；
在所述基板上彼此间隔开的第一电极和第二电极，所述至少一层的每层从所述第一电极延伸到所述第二电极，所述第一电极和所述第二电极连接到所述至少一层的每层的所述二维材料结构的相反端，从而沿着所述二维材料结构的所述至少一层的厚度方向接触所述至少一层，
其中所述二维材料结构包括硫属化物。
8.如权利要求7所述的装置，还包括：
在所述第一电极和第二电极之间的所述二维材料结构上的栅绝缘层；和
在所述栅绝缘层上的栅电极，其中
所述栅电极与所述第一电极和所述第二电极间隔开。
9.如权利要求7所述的装置，还包括：
加热器，连接到所述基板，其中所述二维材料结构在所述加热器上方并且能够吸附期望的气体；并且
所述加热器被配置为通过加热所述二维材料结构而去除被吸附到所述二维材料结构上的气体。
10.如权利要求7所述的装置，其中
所述二维材料结构包括垂直于所述基板排列的多个层，以及
所述多个层彼此平行。
CN201610102164.4A 2015-07-03 2016-02-24 包括二维材料结构的装置及形成该二维材料结构的方法 Active CN106328708B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020150095361A KR102455433B1 (ko) 2015-07-03 2015-07-03 수직 정렬된 2차원 물질을 포함하는 소자 및 수직 정렬된 2차원 물질의 형성방법
KR10-2015-0095361 2015-07-03

Publications (2)

Publication Number Publication Date
CN106328708A CN106328708A (zh) 2017-01-11
CN106328708B true CN106328708B (zh) 2021-10-26

Family

ID=55442642

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610102164.4A Active CN106328708B (zh) 2015-07-03 2016-02-24 包括二维材料结构的装置及形成该二维材料结构的方法

Country Status (4)

Country Link
US (1) US9658186B2 (zh)
EP (1) EP3115484B1 (zh)
KR (1) KR102455433B1 (zh)
CN (1) CN106328708B (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016200971A1 (en) 2015-06-08 2016-12-15 Synopsys, Inc. Substrates and transistors with 2d material channels on 3d geometries
US10299205B2 (en) 2015-11-20 2019-05-21 Geotab Inc. Big telematics data network communication fault identification method
WO2017111869A1 (en) 2015-12-24 2017-06-29 Intel Corporation Transition metal dichalcogenides (tmdcs) over iii-nitride heteroepitaxial layers
US9882000B2 (en) * 2016-05-24 2018-01-30 Northrop Grumman Systems Corporation Wrap around gate field effect transistor (WAGFET)
US11101376B2 (en) 2017-06-29 2021-08-24 Intel Corporation Non-planar transition metal dichalcogenide devices
KR102608959B1 (ko) 2017-09-04 2023-12-01 삼성전자주식회사 2차원 물질을 포함하는 소자
KR102334380B1 (ko) 2017-09-04 2021-12-02 삼성전자 주식회사 2차원 물질을 포함하는 소자의 제조 방법
FR3071353B1 (fr) * 2017-09-15 2020-11-13 Commissariat Energie Atomique Transistors a effet de champ avec un canal mince atomique
US11233053B2 (en) 2017-09-29 2022-01-25 Intel Corporation Group III-nitride (III-N) devices with reduced contact resistance and their methods of fabrication
CN109216483A (zh) * 2017-11-03 2019-01-15 北京纳米能源与***研究所 单层MoS2同质结、光探测器及其制备方法、电子元件
CN107919388A (zh) * 2017-11-15 2018-04-17 苏州大学 降低二维材料场效应晶体管接触电阻的方法
US11913901B2 (en) * 2018-01-04 2024-02-27 Lyten, Inc. Analyte sensing device
US11988628B2 (en) * 2018-01-04 2024-05-21 Lyten, Inc. Container including analyte sensing device
TWI644800B (zh) * 2018-01-15 2018-12-21 國立臺灣師範大學 含有二硫化鉬之生物感測晶片以及應用該生物感測晶片之檢測裝置
US10872973B2 (en) * 2018-06-28 2020-12-22 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structures with two-dimensional materials
CN111912877B (zh) * 2019-05-09 2024-07-09 天津大学 基于传感器阵列的有机气体检测识别芯片
KR20210094330A (ko) 2020-01-21 2021-07-29 삼성전자주식회사 2차원 반도체 물질을 포함하는 반도체 소자
KR102378177B1 (ko) * 2020-04-06 2022-03-25 한국과학기술원 수직 방향으로 정렬된 나노패턴을 갖는 2차원 재료의 제조방법
US20210408227A1 (en) * 2020-06-26 2021-12-30 Intel Corporation Transition metal dichalcogenide nanowires and methods of fabrication
US11728391B2 (en) * 2020-08-07 2023-08-15 Taiwan Semiconductor Manufacturing Co., Ltd. 2d-channel transistor structure with source-drain engineering
KR102563569B1 (ko) * 2021-07-12 2023-08-04 한양대학교 산학협력단 컴팩트 드레인 및 이종 물질 구조에 기반하는 트랜지스터
US20230086499A1 (en) * 2021-09-20 2023-03-23 Intel Corporation Thin film transistors having fin structures integrated with 2d channel materials
FR3144406A1 (fr) * 2022-12-22 2024-06-28 Commissariat A L'energie Atomique Et Aux Energies Alternatives Dispositif microelectronique fet comprenant d’importantes surfaces de contact entre le canal de conduction et les regions de source et drain

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014225679A (ja) * 2014-07-01 2014-12-04 国立大学法人名古屋大学 カーボンナノウォールを用いた電子デバイス

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7132678B2 (en) 2003-03-21 2006-11-07 International Business Machines Corporation Electronic device including a self-assembled monolayer, and a method of fabricating the same
US7202494B2 (en) 2003-06-26 2007-04-10 Rj Mears, Llc FINFET including a superlattice
US7829951B2 (en) 2008-11-06 2010-11-09 Qualcomm Incorporated Method of fabricating a fin field effect transistor (FinFET) device
JP5544796B2 (ja) * 2009-09-10 2014-07-09 ソニー株式会社 ３端子型電子デバイス及び２端子型電子デバイス
WO2011058651A1 (ja) * 2009-11-13 2011-05-19 富士通株式会社 半導体装置及びその製造方法
CN101777583B (zh) * 2010-02-05 2011-09-14 电子科技大学 一种石墨烯场效应晶体管
WO2012148557A1 (en) 2011-02-28 2012-11-01 Ada Foundation Method for preparation of well-dispersed, discrete nanoparticles by spray drying techniques
KR101878751B1 (ko) * 2011-06-27 2018-07-17 삼성전자주식회사 그래핀 구조체 및 그 제조방법과, 그래핀 소자 및 그 제조방법
CN102683217B (zh) * 2012-05-24 2016-06-22 中国科学院上海微***与信息技术研究所 一种基于石墨烯的双栅mosfet的制备方法
CN103456677A (zh) * 2012-06-05 2013-12-18 中芯国际集成电路制造(上海)有限公司 半导体器件及其制造方法
CN103632922A (zh) * 2012-08-20 2014-03-12 中国科学院微电子研究所 一种半导体结构及其制造方法
US8796085B2 (en) * 2012-10-12 2014-08-05 Viktor Koldiaev Vertical super-thin body semiconductor on dielectric wall devices and methods of their fabrication
KR101367989B1 (ko) 2012-12-11 2014-02-28 한국과학기술원 Ultra-Thin FinFET 제조 방법 및 이를 이용하여 제조된 Ultra-Thin FinFET.
WO2014100723A1 (en) * 2012-12-21 2014-06-26 The Regents Of The University Of California Vertically stacked heterostructures including graphene
US20150323482A1 (en) * 2012-12-28 2015-11-12 The University Of Tokyo Gas sensor and gas sensor structural body
KR102046362B1 (ko) * 2013-02-15 2019-11-19 한국전자통신연구원 가스 센서 및 그의 제조방법
TW201438247A (zh) 2013-03-06 2014-10-01 Sk Innovation Co Ltd 具有一致圖案排列之奈米粒子的單電子電晶體及其製造方法
US9105480B2 (en) * 2013-03-14 2015-08-11 Wisconsin Alumni Research Foundation Methods for the fabrication of graphene nanoribbon arrays using block copolymer lithography
KR102144999B1 (ko) * 2013-11-05 2020-08-14 삼성전자주식회사 이차원 물질과 그 형성방법 및 이차원 물질을 포함하는 소자
CN103837583B (zh) * 2013-11-13 2017-03-08 电子科技大学 一种双向生长型碳纳米管阵列传感器及其制备方法
CN104022158B (zh) * 2014-05-27 2017-01-25 南昌大学 一种MoS2薄膜晶体管
CN107221564A (zh) * 2017-06-05 2017-09-29 国家纳米科学中心 一种层状二硫化钼场效应晶体管及其制备方法和应用

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014225679A (ja) * 2014-07-01 2014-12-04 国立大学法人名古屋大学 カーボンナノウォールを用いた電子デバイス

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Chemically Synthesized Heterostructures of Two-Dimensional Molybdenum/Tungsten-Based Dichalcogenides with Vertically Aligned Layers;Yeonwoong Jung,et. al;《ACS nano》;20140825;第8卷;正文第9550-9556页、以及方法部分 *

Also Published As

Publication number Publication date
KR20170004676A (ko) 2017-01-11
EP3115484B1 (en) 2021-07-07
US9658186B2 (en) 2017-05-23
US20170003248A1 (en) 2017-01-05
KR102455433B1 (ko) 2022-10-17
CN106328708A (zh) 2017-01-11
EP3115484A1 (en) 2017-01-11

Similar Documents

Publication Publication Date Title
CN106328708B (zh) 包括二维材料结构的装置及形成该二维材料结构的方法
US9595580B2 (en) Two-dimensional (2D) material element with in-plane metal chalcogenide-based heterojunctions and devices including said element
Chen et al. Fermi-level depinning of 2D transition metal dichalcogenide transistors
US11532709B2 (en) Field effect transistor including channel formed of 2D material
CN106169511B (zh) 包括二维材料的半导体器件以及制造该半导体器件的方法
KR102156320B1 (ko) 이차원 물질을 포함하는 인버터와 그 제조방법 및 인버터를 포함하는 논리소자
US9349802B2 (en) Memory devices including two-dimensional material, methods of manufacturing the same, and methods of operating the same
KR102334380B1 (ko) 2차원 물질을 포함하는 소자의 제조 방법
KR102608959B1 (ko) 2차원 물질을 포함하는 소자
KR102325523B1 (ko) 금속 칼코게나이드 소자 및 그 제조 방법
TW202016985A (zh) 形成二維材料層的方法、場效電晶體及其製造方法
US20210226011A1 (en) Semiconductor device including two-dimensional semiconductor material
CN107055514B (zh) 多层石墨烯、其形成方法、包括所述多层石墨烯的器件和制造所述器件的方法
WO2016040690A1 (en) High performance thin films from solution processible two-dimensional nanoplates
KR101802601B1 (ko) 기능화된 그래핀 구조체, 및 그 제조 방법
CN115799341A (zh) 多桥沟道场效应晶体管及制造其的方法
Lee et al. Fabrication and characterization of low temperature polycrystalline silicon thin film transistors by ink-jet printed nickel-mediated lateral crystallization
TWI808732B (zh) 半導體元件及其製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant