KR102427551B1 - 배선 기판의 제조 방법 및 배선 기판 - Google Patents

배선 기판의 제조 방법 및 배선 기판 Download PDF

Info

Publication number
KR102427551B1
KR102427551B1 KR1020200163631A KR20200163631A KR102427551B1 KR 102427551 B1 KR102427551 B1 KR 102427551B1 KR 1020200163631 A KR1020200163631 A KR 1020200163631A KR 20200163631 A KR20200163631 A KR 20200163631A KR 102427551 B1 KR102427551 B1 KR 102427551B1
Authority
KR
South Korea
Prior art keywords
underlayer
layer
seed layer
substrate
metal
Prior art date
Application number
KR1020200163631A
Other languages
English (en)
Other versions
KR20210083165A (ko
Inventor
하루키 곤도
렌타로 모리
게이지 구로다
히로시 야나기모토
가즈아키 오카모토
Original Assignee
도요타지도샤가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도요타지도샤가부시키가이샤 filed Critical 도요타지도샤가부시키가이샤
Publication of KR20210083165A publication Critical patent/KR20210083165A/ko
Application granted granted Critical
Publication of KR102427551B1 publication Critical patent/KR102427551B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/241Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus
    • H05K3/242Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus characterised by using temporary conductors on the printed circuit for electrically connecting areas which are to be electroplated
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/027Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed by irradiation, e.g. by photons, alpha or beta particles
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H05K3/182Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/005Contacting devices
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/10Electrodes, e.g. composition, counter electrode
    • C25D17/14Electrodes, e.g. composition, counter electrode for pad-plating
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02Electroplating of selected surface areas
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00Electroplating characterised by the article coated
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/14Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation
    • H05K3/16Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation by cathodic sputtering
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/245Reinforcing conductive patterns made by printing techniques or by other techniques for applying conductive pastes, inks or powders; Reinforcing other conductive patterns by such techniques
    • H05K3/246Reinforcing conductive paste, ink or powder patterns by other methods, e.g. by plating
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/18Pretreatment of the material to be coated
    • C23C18/20Pretreatment of the material to be coated of organic surfaces, e.g. resins
    • C23C18/28Sensitising or activating
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/10Electrodes, e.g. composition, counter electrode
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/10Electrodes, e.g. composition, counter electrode
    • C25D17/12Shape or form
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D21/00Processes for servicing or operating cells for electrolytic coating
    • C25D21/10Agitating of electrolytes; Moving of racks
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00Electroplating: Baths therefor
    • C25D3/02Electroplating: Baths therefor from solutions
    • C25D3/38Electroplating: Baths therefor from solutions of copper
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/08Electroplating with moving electrolyte e.g. jet electroplating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0338Layered conductor, e.g. layered metal substrate, layered finish layer, layered thin film adhesion layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703Plating
    • H05K2203/0713Plating poison, e.g. for selective plating or for preventing plating on resist
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703Plating
    • H05K2203/0716Metallic plating catalysts, e.g. for direct electroplating of through holes; Sensitising or activating metallic plating catalysts
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703Plating
    • H05K2203/072Electroless plating, e.g. finish plating or initial plating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703Plating
    • H05K2203/0723Electroplating, e.g. finish plating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1208Pretreatment of the circuit board, e.g. modifying wetting properties; Patterning by using affinity patterns

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Other Surface Treatments For Metallic Materials (AREA)

Abstract

배선층을 구성하는 금속층의 층 두께를 균일하게 형성할 수 있는 배선 기판의 제조 방법을 제공한다.
기재(11)의 표면에 도전성을 갖는 제1 하지층(12)이 마련되고, 제1 하지층(12)의 표면에 도전성을 갖는 제2 하지층(13)이 마련되고, 제2 하지층(13)의 표면에, 금속을 함유하는 시드층(14)이 마련된 시드층을 갖는 기재(10)를 준비한다. 양극(51)과 음극의 시드층(14)의 사이에 고체 전해질막(52)을 배치하고, 양극(51)과 제1 하지층(12)의 사이에 전압을 인가하여, 시드층(14)의 표면에 금속층(15)을 형성한다. 제2 하지층(13) 중, 시드층(14)으로부터 노출된 부분(13a)을 기재(11)로부터 제거한다. 제1 하지층(12) 중, 시드층(14)으로부터 노출된 부분(13b)을 기재(11)로부터 제거한다. 제1 하지층(12)은, 제2 하지층(13)에 비하여 도전성이 높은 재료로 형성되어 있다.

Description

배선 기판의 제조 방법 및 배선 기판{WIRING BOARD MANUFACTURING METHOD AND WIRING BOARD}
본 발명은, 기재의 표면에 배선층을 형성하는 배선 기판의 제조 방법 및 배선 기판에 관한 것이다.
종래부터, 배선 기판의 제조 방법에서는, 기재의 표면에 배선 패턴이 되는 금속층이 형성된다. 이러한 배선 패턴의 제조 방법으로서, 예를 들어 특허문헌 1에 개시하는 금속 피막의 성막 방법이 이용되고 있다. 이 방법에서는, 우선, 기재의 표면에 배선 패턴에 따른 시드층을 형성한다. 이어서, 시드층에 금속 이온이 함침된 고체 전해질막을 접촉시켜, 양극과 시드층인 음극의 사이에 전원의 전압을 인가함으로써, 고체 전해질막에 함침된 금속을 시드층에 석출시킨다. 이에 의해, 시드층에 금속층이 석출된 배선 패턴을 얻을 수 있다.
일본 특허 공개 제2016-125087호 공보
그러나, 특허문헌 1에서 개시한 성막 방법에서는, 시드층을 음극으로서 작용시키기 위해서, 시드층의 일부에, 전원을 접속하고 있다. 그러나, 배선 패턴이 미세해짐에 따라서, 시드층을 구성하는 모든 배선에 대하여 전원을 접속하는 것은 어렵다.
그래서, 절연성의 기재의 표면에, 도전성을 갖는 하지층을 마련하고, 하지층의 표면에, 금속을 함유하는 시드층이 마련된 시드층을 갖는 기재를 준비하는 것을 생각할 수 있다. 이 경우에는, 하지층의 표면에는, 금속이 석출되지 않는 편이 바람직하기 때문에, 하지층의 재료는, 도전성이 낮은 재료가 선정되는 것이 상정된다.
그러나, 하지층의 재료 도전성이 낮은 재료가 선택되면, 하지층의 전기 저항이 높아져 버리기 때문에, 전압을 인가하는 전원과의 접속점으로부터, 그 거리가 커짐에 따라서, 하지층에 흐르는 전류가 작아질 우려가 있다. 이와 같이 하지층의 전류 분포가 불균일해지면, 형성되는 금속층의 층 두께가 불균일해질 우려가 있다.
이것에 추가하여, 제조된 배선 기판에서는, 배선층을 구성하는 하지층의 전기 저항이 커짐에 따라서, 배선층에 고주파의 전류가 통전될 때, 절연성의 기재의 표면 조도에 수반되는 송전 효율의 저하가 우려된다. 구체적으로는, 절연성의 기재의 표면 조도의 크기가 커짐에 따라서, 통전 시에 하지층에 노이즈가 발생하기 쉬워져, 결과적으로, 송전 효율이 저하될 우려가 있다.
본 발명은, 이러한 점을 감안하여 이루어진 것으로, 본 발명으로서, 배선층을 구성하는 금속층의 층 두께를 균일하게 형성할 수 있는 배선 기판의 제조 방법과, 절연성의 송전 효율의 저하를 억제할 수 있는 배선 기판을 제공하는 데 있다.
상기 과제를 감안하여, 본 발명에 따른 배선 기판의 제조 방법은, 절연성의 기재와, 상기 기재의 표면에 마련된 소정의 배선 패턴의 배선층을 구비한 배선 기판의 제조 방법이며, 상기 기재의 표면에 도전성을 갖는 제1 하지층이 마련되고, 상기 제1 하지층의 표면에 도전성을 갖는 제2 하지층이 마련되고, 상기 제2 하지층의 표면에, 상기 배선 패턴에 따른 소정 패턴의, 금속을 함유하는 시드층이 마련된 시드층을 갖는 기재를 준비하는 공정과, 양극과 음극인 상기 시드층의 사이에 고체 전해질막을 배치하고, 상기 고체 전해질막을 적어도 상기 시드층으로 압박하고, 상기 양극과, 상기 제1 하지층의 사이에 전압을 인가하여, 상기 고체 전해질막에 함유된 금속 이온을 환원함으로써, 상기 시드층의 표면에 금속층을 형성하는 공정과, 상기 제2 하지층 중, 상기 시드층으로부터 노출된 부분을 상기 기재로부터 제거함과 함께, 상기 제2 하지층의 제거에 의해, 상기 제1 하지층 중, 상기 시드층으로부터 노출된 부분을 상기 기재로부터 제거함으로써, 상기 배선층을 형성하는 공정을 포함하고, 상기 제1 하지층은, 상기 제2 하지층에 비하여 도전성이 높은 재료로 형성되어 있는 것을 특징으로 한다.
본 발명의 배선 기판의 제조 방법에 의하면, 시드층을 갖는 기재에서는, 하지층은, 2개의 층으로 구성되어 있다. 구체적으로는, 하지층은, 기재의 표면에 마련된 제1 하지층과, 제1 하지층의 표면에 마련된 제2 하지층으로 구성되어 있다. 기재측의 제1 하지층은, 제2 하지층보다도 도전성이 높은 재료로 형성되어 있다. 이에 의해, 상술한 바와 같이, 고체 전해질막을 적어도 시드층으로 압박한 상태에서, 양극과 제1 하지층의 사이에 전압을 인가하면, 제1 하지층에, 보다 균일하게 전류를 흐르게 할 수 있다. 그 때문에, 제2 하지층에서는, 제1 하지층으로부터 전류의 공급을 받아, 전류가 균일하게 흐르기 쉽다.
이와 같은 결과, 제1 하지층을 마련하지 않고, 하지층이 제2 하지층만인 경우에 비하여, 금속층의 층 두께를 균일하게 할 수 있다. 금속층이 형성된 기판에 대하여, 시드층으로부터 노출된 제2 하지층이 노출된 부분을 기재로부터 제거하고, 제2 하지층의 제거에 의해, 제1 하지층 중, 시드층으로부터 노출된 부분을 기재로부터 제거한다. 이에 의해, 기재의 표면에 소정의 배선 패턴을 갖는 배선층을 형성할 수 있다.
본 발명의 배선 기판의 제조 방법에 있어서, 바람직하게는 상기 제1 하지층의 체적 저항률이 1.60×10-8Ω·m 내지 5.00×10-7Ω·m이다. 이에 의해, 상술한 바와 같이, 양극과 제1 하지층 사이의 전압의 인가 시에, 제2 하지층에 전류를 흐르게 하지 않고, 제1 하지층에, 보다 균일하게 전류를 흐르게 할 수 있기 때문에, 형성되는 금속층의 층 두께를 균일하게 할 수 있다.
여기서, 제1 하지층의 체적 저항률이, 1.60×10-8Ω·m 미만에 해당하는 금속 재료는, 범용성이 부족하다. 제1 하지층의 체적 저항률이 5.00×10-7Ω·m을 초과하는 경우에는, 제1 하지층에 전류가 흐르기 어려워지기 때문에, 금속층의 층 두께의 균일성이 저하되는 경우가 있다.
본 발명의 배선 기판의 제조 방법에 있어서, 바람직하게는 상기 제1 하지층의 체적 저항률을 전제로 하여, 상기 제2 하지층의 체적 저항률이 1.0×10-6Ω·m 내지 3.7×10-6Ω·m이다. 이에 의해, 상술한 바와 같이, 양극과 제1 하지층 사이의 전압 인가 시에, 제2 하지층에 대한 금속의 석출을 제한하면서, 금속층의 층 두께를 균일하게 할 수 있다.
여기서, 제2 하지층의 체적 저항률이, 1.0×10-6Ω·m 미만인 경우에는, 제2 하지층의 저항이 충분히 높지 않기 때문에, 시드층으로부터 노출된 제2 하지층의 표면에 금속이 석출될 우려가 있다. 한편, 제2 하지층의 체적 저항률이 3.7×10-6Ω·m을 초과하는 경우에는, 제2 하지층의 표면에 형성된 시드층에도, 전류가 흐르기 어려워지기 때문에, 금속층을 형성하는 금속의 석출 효율이 저하되어버리는 경우가 있다.
본 발명의 배선 기판의 제조 방법에 있어서, 바람직하게는 상기 제2 하지층은, 상기 제2 하지층 중 적어도 상기 시드층으로부터 노출된 부분의 표면에, 산화물을 포함하고, 상기 제1 하지층은, 상기 제2 하지층의 상기 산화물을 포함하지 않는 부분에 비하여 도전성이 높은 재료로 형성되어 있다.
이에 의해, 제2 하지층에서는, 노출된 부분의 표면 절연성이 높아지기 때문에, 고체 전해질막을 시드층으로 압박한 상태에서, 전압을 인가했을 때, 시드층의 표면에 전류가 흐르기 쉽다. 이에 의해, 제2 하지층의 표면에 대한 금속의 석출을 억제하고, 시드층의 표면에 선택적으로 금속층을 형성하기 쉬워진다.
본 발명의 배선 기판의 제조 방법에 있어서, 바람직하게는 상기 제1 하지층의 10점 평균 조도 Rz가 0.5㎛ 이하이다. 10점 평균 조도 Rz로 함으로써, 시드층을 형성할 때, 시드층의 단선을 방지할 수 있기 때문에, 고밀도의 배선 기판을 제조할 수 있다.
본 명세서에서는, 본 발명으로서, 기재의 표면에 배선층을 형성한 배선 기판도 개시한다. 본 발명에 따른 배선 기판은, 절연성의 기재와, 상기 기재의 표면에 마련된 소정의 배선 패턴의 배선층을 구비한 배선 기판이며, 상기 배선층은, 상기 기재의 표면에 마련된, 도전성을 갖는 제1 하지층과, 상기 제1 하지층의 표면에 마련된, 도전성을 갖는 제2 하지층과, 상기 제2 하지층의 표면에 마련된, 금속을 함유하는 시드층과, 상기 시드층의 표면에 마련된 금속층을 구비하고, 상기 제1 하지층은, 상기 제2 하지층에 비하여 도전성이 높은 재료로 형성되어 있는 것을 특징으로 한다.
본 발명의 배선 기판에 의하면, 절연성의 기재 표면에 가까운 제1 하지층이, 제2 하지층보다도 도전성이 높은 재료로 형성되어 있기 때문에, 배선층에 고주파의 전류가 통전될 때, 절연성의 기재의 표면 조도에 수반되는 송전 효율의 저하를, 제1 하지층에서 저감시킬 수 있다. 이 결과, 제2 하지층만으로 구성되어 있는 경우에 비하여, 배선층의 송전 효율의 저하를 방지할 수 있다.
본 발명의 배선 기판에 있어서, 바람직하게는 상기 제1 하지층의 체적 저항률이 1.60×10-8Ω·m 내지 5.00×10-7Ω·m이다. 이에 의해, 상술한 바와 같이, 배선층에 고주파의 전류가 통전될 때, 절연성의 기재의 표면 조도에 수반되는 송전 효율의 저하를 억제할 수 있다.
본 발명의 배선 기판에 있어서, 바람직하게는 상기 제1 하지층의 체적 저항률을 전제로 하여, 상기 제2 하지층의 체적 저항률이 1.0×10-6Ω·m 내지 3.7×10-6Ω·m이다. 이에 의해, 상술한 바와 같이, 배선층에 고주파의 전류가 통전될 때, 절연성의 기재의 표면 조도에 수반되는 송전 효율의 저하를 보다 확실하게 억제할 수 있다.
본 발명의 배선 기판의 제조 방법에 의하면, 배선층을 구성하는 금속층의 층 두께를 균일하게 형성할 수 있다. 또한, 본 발명의 배선 기판에 의하면, 배선층에 고주파의 전류가 통전될 때, 절연성의 기재의 표면 조도에 수반되는 송전 효율의 저하를 억제할 수 있다.
도 1은 본 발명의 실시 형태에 따른 배선 기판의 제조 방법을 설명하기 위한 흐름도이다.
도 2a는 도 1에 도시한 시드층을 갖는 기재의 준비 공정을 설명하기 위한 모식적 개념도이다.
도 2b는 도 1에 도시한 금속층의 형성 공정을 설명하기 위한 모식적 개념도이다.
도 2c는 도 1에 도시한 제거 공정을 설명하기 위한 모식적 개념도이다.
도 3은 본 발명의 실시 형태에 따른 배선 기판의 제조에 사용하는 성막 장치의 구조를 나타내는 단면도이다.
도 4는 도 3에 도시한 성막 장치에 있어서, 하우징을 소정의 높이까지 하강시킨 상태를 나타내는 단면도이다.
도 5는 참고 실시예 1-1 내지 참고 실시예 1-3에 따른 시험 기재의 구조를 나타내는 단면도이다.
도 6은 참고 비교예 1-1 내지 참고 비교예 1-3에 따른 시험 기재의 구조를 나타내는 단면도이다.
도 7은 참고 실시예 1-1 내지 참고 실시예 1-3의 급전 위치로부터의 거리와 금속층의 층 두께(막 두께)의 관계를 나타내는 그래프이다.
도 8은 참고 비교예 1-1 내지 참고 비교예 1-3의 급전 위치로부터의 거리와 금속층의 층 두께(막 두께)의 관계를 나타내는 그래프이다.
도 9a는 참고 비교예 2-2, 2-3의 기재 표면 부근의 확대 단면도이다.
도 9b는 참고 비교예 2-2, 2-3의 기재 표면 부근의 다른 확대 단면도이다.
도 9c는 시드층이 단선되어 있는 상태를 설명하는 단면도이다.
도 10은 참고 실시예 2-1 내지 참고 실시예 2-3의 기재 표면 부근의 확대 단면도이다.
이하에 본 발명의 실시 형태에 의한 배선 기판 및 그 제조 방법에 대하여 설명한다.
1. 배선 기판(1)의 제조 방법에 대하여
우선, 본 실시 형태에 따른 배선 기판(1)의 제조 방법에 대하여 설명한다. 도 1은, 본 발명의 실시 형태에 따른 배선 기판(1)의 제조 방법을 설명하기 위한 흐름도이다. 도 2a 내지 도 2c의 각각은, 도 1에 도시한 시드층을 갖는 기재(10)의 준비 공정 S1, 금속층(15)의 형성 공정 S2, 및 제거 공정 S3을 설명하기 위한 모식적 개념도이다.
본 실시 형태에 따른 배선 기판(1)의 제조 방법은, 절연성의 기재(11)와, 절연성의 기재(11)의 표면에 마련된 소정의 배선 패턴의 배선층(2)을 구비한 배선 기판(1)(도 2c를 참조)의 제조에 적용할 수 있다. 특히, 이 제조 방법은, 고밀도의 배선 패턴을 갖는 배선 기판의 제조에 적합하다.
1-1. 시드층을 갖는 기재(10)의 준비 공정 S1에 대하여
본 실시 형태의 제조 방법에서는, 도 1에 도시한 바와 같이, 우선, 시드층을 갖는 기재(10)의 준비 공정 S1을 행한다. 이 공정에서는, 도 2a에 도시한 바와 같이, 기재(11)의 표면에 제1 하지층(12)이 마련되고, 제1 하지층(12)의 표면에 제2 하지층(13)이 마련되고, 제2 하지층(13)의 표면에, 시드층(14)이 마련된 시드층을 갖는 기재(10)를 준비한다.
본 실시 형태에서는, 준비한 시드층을 갖는 기재(10)에서는, 하지층은, 2개의 층(제1 하지층(12) 및 제2 하지층(13))으로 구성되어 있고, 후술하는 바와 같이, 기재측의 제1 하지층(12)은, 제2 하지층(13)보다도 도전성이 높은 재료로 형성되어 있다.
1) 기재(11)에 대하여
기재(11)로서는, 절연성을 갖고 있으면 특별히 한정되는 것은 아니지만, 예를 들어 유리 에폭시 수지로 이루어지는 기재, 소성한 유리 에폭시 수지로 이루어지는 기재, 폴리이미드 수지 등의 가요성을 갖는 필름상의 기재, 또는 유리로 이루어지는 기재 등을 사용하는 것이 바람직하다. 본 실시 형태에서는, 기재(11)로서는, 유리 에폭시 수지로 이루어지는 기재를 사용하는 것이 특히 바람직하다.
또한, 기재(11)로서, 수지로 이루어지는 기재를 사용하는 경우, 예를 들어 ABS 수지, AS 수지, AAS 수지, PS 수지, EVA수지, PMMA 수지, PBT 수지, PET 수지, PPS 수지, PA 수지, POM 수지, PC 수지, PP 수지, PE 수지, PI 수지(폴리이미드), 엘라스토머와 PP를 포함하는 폴리머 알로이 수지, 변성 PPO 수지, PTFE 수지, ETFE 수지 등의 열가소성 수지, 혹은 페놀 수지, 멜라민 수지, 아미노 수지, 불포화 폴리에스테르 수지, 폴리우레탄, 디알릴프탈레이트, 실리콘 수지, 알키드 수지 등의 열경화성 수지나, 예를 들어 에폭시 수지에 시아네이트 수지를 첨가한 수지나, 액정 폴리머 등으로 이루어지는 기재를 사용할 수 있다.
2) 제1 하지층(12)에 대하여
본 실시 형태에서는, 제1 하지층(12)은, 도전성을 갖고, 후술하는 시드층(14)에 전류를 공급하는 층이다. 또한, 상술한 바와 같이, 본 실시 형태에서는, 제1 하지층(12)은, 제2 하지층(13)에 비하여 도전성이 높은 재료로 형성되어 있다. 여기서 「도전성이 높다」라 함은, 그 재료의 체적 저항률이 낮음을 의미한다. 이에 의해, 금속층을 형성할 때, 제1 하지층(12)에 의해 균일하게 전류를 흐르게 할 수 있다.
제1 하지층(12)의 재료로서는, 제2 하지층(13)에 비하여 도전성이 높은 것이면 특별히 한정되는 것은 아니지만, 예를 들어 Al(2.82×10-8Ω·m), Fe(1.00×10-7Ω·m), Cr(1.29×10-7Ω·m), Sn(1.09×10-7Ω·m), Zn(6.02×10-8Ω·m), Pb(2.08×10-7Ω·m), Mn(4.82×10-7Ω·m), Ni(6.99×10-8Ω·m), Co(5.81×10-8Ω·m), Au(2.44×10-8Ω·m), Ag(1.59×10-8Ω·m) 또는 Pt(1.04×10-7Ω·m) 등이 바람직하다. 여기서, 괄호 안은 체적 저항률을 나타낸다.
본 실시 형태에서는, 상술한 제1 하지층(12)의 재료를 고려하면, 제1 하지층(12)의 체적 저항률은 1.60×10-8Ω·m 내지 5.00×10-7Ω·m의 범위에 있는 것이 바람직하다. 이에 의해, 금속층을 형성할 때, 제1 하지층(12)에 의해 균일하게 전류를 흐르게 할 수 있다.
여기서, 체적 저항률이, 1.60×10-8Ω·m 미만에 해당하는 금속 재료는, 범용성이 부족하다. 제1 하지층(12)의 체적 저항률이 5.00×10-7Ω·m을 초과하는 경우에는, 제1 하지층에 전류가 흐르기 어려워지기 때문에, 금속층의 층 두께의 균일성이 저하되는 경우가 있다. 제1 하지층(12)의 층 두께는, 20㎚ 이상이 바람직하다. 여기서, 층 두께가 20㎚ 미만이 되는 균일한 제1 하지층(12)을 형성하는 것은 어렵다.
제1 하지층(12)의 10점 평균 조도 Rz는, 0.5㎛ 이하인 것 바람직하다. 10점 평균 조도 Rz를 이 범위로 함으로써, 시드층(14)의 단선을 방지할 수 있다. 여기서, 10점 평균 조도 Rz가 0.5㎛를 초과하는 경우에는, 시드층(14)의 단선이 발생하는 결과, 금속층(15)의 단선이 발생하는 경우가 있다. 또한, 청구범위 및 본 명세서에서 말하는, 10점 평균 조도 Rz는 JIS B 0601-2013에 규정되는 조도임을 의미한다.
상술한 10점 평균 조도 Rz의 범위로 되는 제1 하지층(12)에 의해, 시드층(14)을 형성할 때, 시드층(14)의 단선을 방지할 수 있기 때문에, 고밀도의 배선 기판(1)을 제조할 수 있다.
제1 하지층(12)은, 기재(11)의 표면(도 2a에 있어서 상면) 전체면에 형성되어 있다. 제1 하지층(12)의 형성 방법으로서는, 스퍼터링을 이용한 PVD(물리 증착법), CVD(화학 증착법), 도금법, 스핀 코트법 또는 인쇄법 등을 들 수 있다.
3) 제2 하지층(13)에 대하여
본 실시 형태에서는, 제2 하지층(13)은, 도전성을 갖고, 시드층(14)에 전류를 통전하기 위한 층이다. 제2 하지층(13)의 체적 저항률은, 1.0×10-6Ω·m 내지 3.7×10-6Ω·m인 것이 바람직하다. 이 범위의 체적 저항률을 갖는 제2 하지층(13)과, 상술한 제1 하지층(12)을 조합함으로써, 형성되는 금속층(15)의 층 두께를 균일하게 할 수 있다.
제2 하지층(13)의 체적 저항률이, 1.0×10-6Ω·m 미만인 경우에는, 제2 하지층의 저항이 충분히 높지 않기 때문에, 시드층(14)으로부터 노출된 제2 하지층(13)의 표면에 금속이 석출될 우려가 있다. 한편, 제2 하지층(13)의 체적 저항률이 3.7×10-6Ω·m을 초과하는 경우에는, 제2 하지층(13)의 표면에 형성된 시드층(14)에도, 전류가 흐르기 어려워지기 때문에, 금속층(15)을 형성하는 금속의 석출 효율이 저하되어버리는 경우가 있다.
또한, 본 실시 형태에서는, 제2 하지층(13)은, 제2 하지층(13) 중 적어도 시드층(14)으로부터 노출된 부분(13a)의 표면에, 산화물을 포함하는 것이 바람직하다. 산화물을 포함하는 경우에는, 제1 하지층(12)은, 제2 하지층(13)의 산화물을 포함하지 않는 부분에 비하여 도전성이 높은 재료로 형성되어 있는 것이 바람직하다. 또한, 제2 하지층(13)의 산화물을 포함하지 않는 부분은, 제2 하지층(13) 중, 그의 주요한 재료(모재)로 구성되어 있는 부분이다.
산화물로서는, 대기 중의 자연 산화에 기인하여 자연스럽게 형성된 자연 산화막이어도 되고, 표면 처리를 실시함으로써 형성된 산화막이어도 된다.
자연 산화막으로서는, ZrSi2 및 WSi2 등의 실리사이드의 표면에 형성된 SiO2막, 또는 Al, Cr, Ti 및 그 합금의 표면에 형성된 부동태막을 들 수 있다.
한편, 표면 처리에 의해 형성된 산화막으로서는, 제2 하지층(13)보다도 절연성이 높은 산화막이어도 되고, 구체적으로는, 제2 하지층(13)의 표면에 산화 처리를 행하여 형성된 산화막, 또는 증착법을 행하여 제2 하지층(13)의 표면에 별도 마련된 산화막을 들 수 있다. 산화 처리의 예로서는, O2 플라스마 처리, 레이저 조사 또는 노(爐) 가열 등을 들 수 있고, 증착법의 예로서는, 플라스마 CVD, 열 CVD 또는 스퍼터링을 이용한 PVD 등을 들 수 있다. 표면 처리에 의해 산화막을 형성하는 경우에는, 표면 처리는, 시드층(14)을 형성한 후에 노출된 부분(13a)에 대하여 행하는 것이 바람직하고, 필요에 따라서, 시드층(14)에 메탈 마스크를 실시하는 것이 바람직하다.
제2 하지층(13)의 재료로서는, 구체적으로는, ZrSi2, WSi2, CrSi2, 혹은 MoSi2 등의 금속 규화물(실리사이드), Ti, Zr, Cr, Ni, 혹은 Si 등의 금속, 또는 이들 금속의 1 이상을 들 수 있다.
제2 하지층(13)의 층 두께는, 특별히 한정되는 것은 아니지만, 1 내지 200㎚가 바람직하다. 제2 하지층(13)의 층 두께가 1㎚ 미만인 경우에는, 제2 하지층(13)의 형성이 곤란하다. 한편, 제2 하지층(13)의 층 두께가 200㎚를 초과하는 경우에는, 재료나 가공비가 증가한다.
제2 하지층(13)은, 제1 하지층(12)의 표면(도 2a에 있어서 상면)에 형성되어 있다. 제2 하지층(13)의 형성 방법은, 특별히 한정되는 것이 아니라, 스퍼터링을 이용한 PVD, CVD, 또는 도금법 등을 이용해도 된다.
4) 시드층(14)에 대하여
시드층(14)은, 금속을 포함하는 층이며, 시드층(14)의 재료로서는, 내산화성이 높은 귀금속이 바람직하고, Pt, Pd, Rh, Cu, Ag 및 Au로 이루어지는 군에서 선택되는 금속의 1종 이상을 사용해도 된다. 시드층(14)의 층 두께는, 특별히 한정되는 것은 아니지만, 금속층(15)을 형성할 때, 불균일의 발생을 방지하는 것을 고려하여, 20㎚ 이상으로 하는 것이 바람직하고, 제조 비용을 고려하여, 300㎚ 이하로 하는 것이 바람직하다.
시드층(14)은, 배선 패턴을 갖는 금속층(15)을 형성할 때 음극이 되는 층이다. 시드층(14)은, 배선 패턴에 따른 복수의 독립 패턴으로 구성되며, 독립 패턴끼리는, 서로 이격하여 배치되고, 도통되지 않는다.
따라서, 시드층(14)을 구성하는 독립 패턴은, 제1 및 제2 하지층(12, 13)을 통해 서로 도통하고 있다. 이 때문에, 후술하는 금속층(15)의 형성 시, 전압 인가용 인출선을 시드층(14)에 형성하지 않고, 시드층(14)에 금속층(15)을 형성할 수 있다. 이와 같은 결과, 인출선용을 형성하는 스페이스가 불필요하게 되어, 보다 고밀도의 배선 패턴을 용이하게 형성 가능하게 된다.
시드층(14)은, 소정 패턴이 되도록, 금속 입자를 분산한 잉크를 제2 하지층(13)의 표면에 배치하여 고화함으로써 형성되어 있다. 구체적으로는, 스크린 인쇄, 잉크젯 인쇄 또는 전사 인쇄 등의 인쇄법을 들 수 있다. 또한, 잉크를 사용하지 않고, 예를 들어 증착법이나 스퍼터링법에 의해 시드층(14)을 형성할 수도 있다.
1-2. 금속층(15)의 형성 공정 S2에 대하여
다음으로, 도 1에 도시한 바와 같이, 금속층(15)의 형성 공정 S2를 행한다. 이 공정에서는, 도 3 및 도 4에 도시한 성막 장치(50)를 사용하여, 도 2b에 도시한 바와 같이, 시드층을 갖는 기재(10)의 시드층(14)의 표면에 금속층(15)을 형성한다. 금속층(15)의 재료로서는, Cu, Ni, Ag 또는 Au 등이 바람직하고, Cu가 특히 바람직하다. 금속층(15)의 층 두께는, 예를 들어 1㎛ 이상 100㎛ 이하로 형성된다.
이하에, 도 3, 4를 참조하여, 우선, 성막 장치(50)에 대하여 설명하고, 이어서, 성막 장치(50)를 사용한 금속층(15)의 형성에 대하여 설명한다. 도 3은, 본 발명의 실시 형태에 따른 배선 기판(1)의 제조에 사용하는 성막 장치(50)의 구조를 나타내는 단면도이다. 도 4는, 도 3에 도시한 성막 장치(50)에 있어서, 하우징(53)을 소정의 높이까지 하강시킨 상태를 나타내는 단면도이다.
1) 성막 장치(50)의 구조에 대하여
성막 장치(50)는, 고상 전석법으로, 금속 피막으로서 금속층(15)을 성막하는 성막 장치(도금 장치)이며, 시드층(14)의 표면에 금속층(15)을 성막(형성)할 때 사용된다.
도 3에 도시한 바와 같이, 성막 장치(50)는, 금속제의 양극(51)과, 양극(51)과 음극인 시드층(14)의 사이에 배치된 고체 전해질막(52)과, 양극(51)과 제1 및 제2 하지층(12, 13)의 사이에 전압을 인가하는 전원부(54)를 구비하고 있다. 제1 및 제2 하지층(12, 13)과 시드층(14)은 도통하고 있기 때문에, 양극(51)과 제1 및 제2 하지층(12, 13)의 사이에 전원부(54)에서 전압을 인가함으로써, 성막 시에, 양극(51)과 시드층(14)의 사이에 전류가 흐른다.
본 실시 형태에서는, 성막 장치(50)는, 하우징(53)을 더 구비하고 있고, 하우징(53)에는, 양극(51)과, 금속층(15)의 재료인 금속(예를 들어 Cu)의 이온을 포함하는 용액 L(이하, '금속 용액 L'이라고 함)이 수용되어 있다. 보다 구체적으로는, 양극(51)과 고체 전해질막(52)의 사이에, 금속 용액 L을 수용하는 공간이 형성되고, 수용된 금속 용액 L은, 일방측으로부터 타방측으로 흐른다.
도 3과 같이, 양극(51)과 고체 전해질막(52)이 이격하여 배치되어 있는 경우에는, 양극(51)은 판상이며, 금속층(15)과 동일한 재료(예를 들어 Cu)로 이루어지는 가용성의 양극, 또는 금속 용액 L에 대하여 불용성을 갖는 재료(예를 들어 Ti)로 이루어지는 양극 중 어느 것이어도 된다. 한편, 도면에는 도시되어 있지 않지만, 양극(51)과 고체 전해질막(52)이 접촉하고 있는 경우에는, 양극(51)으로서, 금속 용액 L이 투과되며, 또한 고체 전해질막(52)이 금속 이온을 공급하는, 다공질체로 이루어지는 양극을 사용해도 된다.
또한, 양극(51)을 고체 전해질막(52)으로 압박하면, 고체 전해질막(52)에 대한 양극(51)의 압박력의 변동에 기인하여 석출 불균일이 발생할 가능성이 있다. 그 때문에, 미세 배선 패턴의 제작 시에는, 도 3과 같이, 양극(51)과 고체 전해질막(52)이 이격되어 있는 구성이 적합하다.
고체 전해질막(52)은, 상술한 금속 용액 L에 접촉시킴으로써, 금속 이온을 내부에 함침(함유)할 수 있고, 전압을 인가했을 때 음극(시드층(14))의 표면에 있어서 금속 이온 유래의 금속을 석출 가능하면, 특별히 한정되는 것은 아니다.
고체 전해질막(52)의 두께는, 예를 들어 약 5㎛ 내지 약 200㎛이다. 고체 전해질막(52)의 재료로서는, 예를 들어 듀퐁사제의 나피온(등록상표) 등의 불소계 수지, 탄화수소계 수지, 폴리아믹산 수지, 아사히 글래스사제의 셀레미온(CMV, CMD, CMF 시리즈) 등의 양이온 교환 기능을 갖는 수지를 들 수 있다.
금속 용액 L은, 금속층(15)의 금속을 이온의 상태에서 함유하고 있는 액이며, 그 금속에, Cu, Ni, Ag, 또는 Au 등을 들 수 있고, 금속 용액 L은, 이들 금속을, 질산, 인산, 숙신산, 황산, 또는 피로인산 등의 산으로 용해(이온화)한 것이다.
또한, 본 실시 형태의 성막 장치(50)는, 하우징(53)의 상부에, 하우징(53)을 승강시키는 승강 장치(55)를 구비하고 있다. 승강 장치(55)는, 하우징(53)을 승강시킬 수 있는 것이면 되며, 예를 들어 유압식 또는 공기 압력식의 실린더, 전동식의 액추에이터, 리니어 가이드 및 모터 등으로 구성 가능하다.
또한, 하우징(53)에는, 금속 용액 L이 공급되는 공급구(53a)와, 금속 용액 L이 배출되는 배출구(53b)가 마련되어 있다. 공급구(53a) 및 배출구(53b)는, 배관을 통해 탱크(61)에 접속되어 있다. 탱크(61)로부터 펌프(62)에 의해 송출된 금속 용액 L은, 공급구(53a)로부터 하우징(53)에 유입되고, 배출구(53b)로부터 배출되어 탱크(61)로 되돌아간다. 배출구(53b)의 하류측에는 압력 조정 밸브(63)가 마련되어 있고, 압력 조정 밸브(63) 및 펌프(62)에 의해 하우징(53) 내의 금속 용액 L을 소정의 압력으로 가압하는 것이 가능하다.
이 때문에, 성막 시에는, 금속 용액 L의 액압에 의해, 고체 전해질막(52)이 시드층(14) 및 제2 하지층(13)을 압박한다(도 4를 참조). 이에 의해, 시드층(14) 및 제2 하지층(13)을 고체 전해질막(52)에서 균일하게 가압하면서, 시드층(14)에 금속층(15)을 성막할 수 있다.
본 실시 형태의 성막 장치(50)는, 시드층을 갖는 기재(10)를 적재하는 금속 받침대(56)를 구비하고 있으며, 금속 받침대(56)는, 전원부(54)의 부극에 전기적으로 접속되어 있다(도통하고 있다). 전원부(54)의 정극은, 하우징(53)에 내장된 양극(51)에 전기적으로 접속되어 있다(도통하고 있다).
구체적으로는, 성막 장치(50)는, 전원부(54)의 부극과 제1 및 제2 하지층(12, 13) 또는 시드층(14)을 도통하도록, 금속층(15)의 성막 시에, 제1 및 제2 하지층(12, 13) 또는 시드층(14)의 일부(구체적으로는 단부)에 접촉하는 도전 부재(57)를 구비하고 있다. 도전 부재(57)는 시드층을 갖는 기재(10)의 에지부의 일부를 덮는 금속판이며, 도전 부재(57)의 일부는 구부러져 금속 받침대(56)에 접촉하도록 형성되어 있다. 이에 의해, 금속 받침대(56)가 도전 부재(57)를 통해 제1 및 제2 하지층(12, 13)과 도통한다. 또한, 도전 부재(57)는, 시드층을 갖는 기재(10)에 탈착 가능하다.
2) 성막 장치(50)를 사용한 금속층(15)의 형성에 대하여
금속층(15)의 형성 공정 S2에서는, 도 3에 도시한 바와 같이, 금속 받침대(56) 위의 소정 위치에 시드층을 갖는 기재(10) 및 도전 부재(57)를 적재한다. 이어서, 도 4에 도시한 바와 같이, 승강 장치(55)에 의해 하우징(53)을 소정 높이까지 하강시킨다.
다음으로, 펌프(62)에 의해 금속 용액 L을 가압하면, 고체 전해질막(52)이 시드층(14) 및 제2 하지층(13)을 따름과 함께, 압력 조정 밸브(63)에 의해 하우징(53) 내의 금속 용액 L은 설정된 일정한 압력으로 된다. 즉, 고체 전해질막(52)은, 하우징(53) 내의 금속 용액 L의 압력 조절시킨 액압이며, 시드층(14)의 표면과, 제2 하지층(13) 중, 시드층(14)으로부터 노출된 부분(13a)의 표면을 균일하게 압박할 수 있다.
이 압박 상태에서, 양극(51)과 제1 및 제2 하지층(12, 13)의 사이에 전압을 인가하여, 고체 전해질막(52)에 함유된 금속 이온을 환원함으로써, 시드층(14)의 표면에 해당 금속 이온에서 유래한 금속이 석출한다. 또한, 전압의 인가에 의해, 하우징(53) 내의 금속 용액 L의 금속 이온은 음극으로 계속해서 환원되므로, 도 2b에 도시한 바와 같이, 시드층(14)의 표면에 금속층(15)이 형성된다.
여기서, 본 실시 형태에서는, 제1 및 제2 하지층(12, 13)으로 구성된 하지층에서는, 제1 하지층(12)은, 제2 하지층(13)과 비교해서 도전성이 높기 때문에, 금속층(15)을 형성할 때, 기재(11)측의 제1 하지층(12)에, 보다 균일하게 전류를 흐르게 할 수 있다. 이에 의해, 하지층이 제2 하지층만인 경우에는, 그 체적 저항률에 기인하여 급전 위치로부터 이격됨에 따라서, 흐르는 전류량은 감소하지만, 본 실시 형태에서는, 제2 하지층(13)보다도 도전성이 높은 제1 하지층(12)을 마련하였기 때문에, 이 제1 하지층(12)으로 안정적으로 전류를 흐르게 할 수 있다. 이 때문에, 제2 하지층(13)에서는, 전류를 균일하게 흐르게 할 수 있는 결과, 형성된 금속층(15)의 층 두께를 균일하게 형성할 수 있다.
또한, 제2 하지층(13)이, 시드층(14)으로부터 노출된 부분(13a)의 표면에, 자연 산화막 또는 표면 처리에 의해 형성된 산화막과 같은 산화물을 포함하는 경우, 노출된 부분(13a)의 표면의 절연성이 높아진다. 그 때문에, 고체 전해질막(52)이, 시드층(14)의 표면과, 제2 하지층(13)이 노출된 부분(13a)의 표면에 밀착하고 있는 상태에서는, 시드층(14)의 표면에만 전류가 흐른다. 이에 의해, 시드층(14)의 표면에서는, 고체 전해질막(52)에 함유된 금속 이온(예를 들어, Cu 이온)이 환원되고, 금속(예를 들어, Cu)이 석출된다. 이 결과, 시드층(14)의 표면에 선택적으로 금속층(15)이 형성되고(도 2b를 참조), 제2 하지층(13)이 노출된 부분(13a)의 표면에 대한 금속 석출을 방지할 수 있다.
금속층(15)이 소정 층 두께로 형성되면, 양극(51)과 제1 및 제2 하지층(12, 13) 사이의 전압 인가를 정지하고, 펌프(62)에 의한 금속 용액 L의 가압을 정지한다. 그리고, 하우징(53)을 소정 높이까지 상승시키고(도 3을 참조), 금속층(15)이 형성된 상태의 시드층을 갖는 기재(10)(도 2b를 참조)를 금속 받침대(56)로부터 떼어 낸다.
1-3. 제거 공정 S3에 대하여
다음으로, 도 1에 도시한 바와 같이, 제거 공정 S3을 행한다. 이 공정에서는, 제2 하지층(13) 중, 시드층(14)으로부터 노출된 부분(13a)을 기재(11)로부터 제거한다. 이어서, 제2 하지층(13)의 제거에 의해, 제1 하지층(12) 중, 시드층(14)으로부터 노출된 부분(12a)을 기재(11)로부터 제거한다. 이러한 제거에 의해, 도 2c에 도시한 바와 같이, 기재(11)의 표면에 배선층(2)을 형성할 수 있다.
제1 및 제2 하지층(12, 13)을 제거하는 방법은, 특별히 한정되는 것은 아니지만, 예를 들어 플라스마 에칭법, 스퍼터링법, 화학 에칭법 등을 이용할 수 있다. 또한, 예를 들어 하지층(12)을 WSi2 또는 ZrSi2에 의해 형성하고 있는 경우, CF4 가스를 사용한 플라스마 에칭법에 의해, 시드층(14)으로부터 노출된 부분(12a, 13a)을 제거하는 것이 바람직하다. 이러한 제거에 의해, 도 2c에 도시한 바와 같이, 기재(11)의 표면에, 제1 및 제2 하지층(12b, 13b)과, 시드층(14)과, 금속층(15)에 의해 구성된 배선층(2)이 형성된다.
2. 배선 기판(1)에 대하여
이상과 같이 하여, 도 2c에 도시한 배선 기판(1)을 제조할 수 있다. 제조된 배선 기판(1)은, 절연성의 기재(11)와, 기재(11)의 표면에 마련된 소정의 배선 패턴의 배선층(2)을 구비하고 있다. 배선층(2)은, 기재(11)의 표면에 마련된 제1 하지층(12b)과, 제1 하지층(12b)의 표면에 마련된 제2 하지층(13b)과, 제2 하지층(13b)의 표면에 마련된, 금속을 함유하는 시드층(14)과, 시드층(14)의 표면에 마련된 금속층(15)을 구비하고 있다. 제1 및 제2 하지층(12b, 13b)은 도전성을 갖고, 제1 하지층(12b)은, 제2 하지층(13b)에 비하여 도전성이 높은 재료로 형성되어 있다.
본 실시 형태의 배선 기판(1)에서는, 하지층은, 제1 및 제2 하지층(12b, 13b)의 2개의 층으로 구성되어 있다. 또한, 기재측의 제1 하지층(12b)은, 제2 하지층(13b)보다도 도전성이 높아지도록(전기 저항이 낮아지도록) 형성되어 있다. 이에 의해, 배선층(2)에 고주파의 전류가 통전될 때, 절연성의 기재(11)의 표면 조도에 수반되는 송전 효율의 저하를, 제1 하지층(12b)에서 저감시킬 수 있다. 이 결과, 제2 하지층(13b)만으로 구성되어 있는 경우에 비하여, 배선층(2)의 송전 효율의 저하를 방지할 수 있다.
또한, 본 실시 형태의 배선 기판(1)에서는, 제1 하지층(12b)의 체적 저항률이 1.60×10-8Ω·m 내지 5.00×10-7Ω·m인 것이 바람직하다. 이것에 추가하여, 본 실시 형태의 배선 기판(1)에서는, 제2 하지층(13b)의 체적 저항률이 1.0×10-6Ω·m 내지 3.7×10-6Ω·m인 것이 바람직하다. 이러한 범위의 체적 저항률로 함으로써, 상술한 배선 기판(1)의 송전 효율을 향상시킬 수 있다.
실시예
이하에, 본 발명을 실시예에 따라 설명한다.
(금속층의 층 두께의 평가)
참고 실시예 1-1 내지 참고 실시예 1-3 및 참고 비교예 1-1 내지 참고 비교예 1-3에 따른 시험 기재를 준비하고, 금속층의 층 두께의 평가를 행하였다. 도 5는, 참고 실시예 1-1 내지 참고 실시예 1-3에 따른 시험 기재의 구조를 나타내는 단면도이다. 도 6은, 참고 비교예 1-1 내지 참고 비교예 1-3에 따른 시험 기재의 구조를 나타내는 단면도이다.
<참고 실시예 1-1>
우선, 상술한 제조 방법을 따라서, 본 실시 형태의 시드층을 갖는 기재(10)에 대응하는 시험 기재(도 5을 참조)를 제작하였다. 구체적으로는, 기재로서 준비한 유리 기판의 위에 제1 하지층으로서 Al층을, 층 두께가 1㎛가 되도록, 스퍼터링에 의해 형성하였다. 또한, Al층의 체적 저항률은 약 2.82×10-8Ω·m이다. 다음으로, 형성한 제1 하지층의 위에 제2 하지층으로서 WSi2층을, 층 두께가 100㎚ 및 시트 저항이 10Ω/sq.(즉, 체적 저항률이 1.0×10-6Ω·m)가 되도록, 스퍼터링에 의해 형성하였다. 또한, 시트 저항을, 저항률계(로레스타-GX: 미츠비시 케미컬 아날리테크사제)로 측정하였다. 이어서, 형성한 제2 하지층의 위에 시드층으로서 Cu층을, 소정의 패턴을 갖고, 층 두께가 100㎚로 되도록, 스크린 인쇄에 의해 형성하고, 시드층을 갖는 시험 기재를 제작하였다.
다음으로, 도 3 및 도 4에 도시한 성막 장치(50)를 사용하여, 시험 기재의 시드층의 표면(면적: 9㎠)에, 금속층을 형성하여, 참고 실시예 1-1의 시험체를 제작하였다. 여기서, 성막 장치의 조건은, 금속 용액으로서 1.0mol/L의 황산구리 수용액을 사용하고, 양극으로서 무산소 동선을 사용하고, 고체 전해질막으로서 나피온(등록상표)(두께 약 8㎛)을 사용하고, 펌프에 의해 고체 전해질막을 시드층으로 1.0MPa로 압박하여, 23㎃/㎠의 전류 밀도, 20분간의 성막 시간의 성막 조건에서 금속층을 형성하였다.
[금속층의 층 두께 측정]
참고 실시예 1-1의 시험체에 있어서, 시드층의 위에 형성한 금속층의 층 두께를, 도 5에 도시한 급전 위치(부극)로부터 소정의 길이 떨어진 복수의 개소에 있어서, 촉침식 표면 형상 측정기(Dektak150: 알박사제)를 사용하여 측정하였다.
<참고 실시예 1-2>
시트 저항이 20Ω/sq.(즉, 체적 저항률이 2.0×10-6Ω·m)가 되도록, 제2 하지층을 형성한 것 이외에는, 참고 실시예 1-1과 마찬가지로 하여, 참고 실시예 1-2의 시험체를 제작하여, 금속층의 층 두께를 측정하였다. 또한, 제2 하지층의 형성 시, 스퍼터링 조건을 조정함으로써, 100㎚의 층 두께를 유지하여, 시트 저항을 소정의 크기로 변경하였다.
<참고 실시예 1-3>
시트 저항이 37Ω/sq.(즉, 체적 저항률이 3.7×10-6Ω·m)가 되도록 제2 하지층을 형성한 것 이외에는, 참고 실시예 1-1과 마찬가지로 하여, 참고 실시예 1-3의 시험체를 제작하여, 금속층의 층 두께를 측정하였다. 또한, 제2 하지층의 형성 시, 스퍼터링 조건을 조정함으로써, 100㎚의 층 두께를 유지하고, 시트 저항을 소정의 크기로 변경하였다.
<참고 비교예 1-1 내지 참고 비교예 1-3>
도 6에 도시한 바와 같이, 참고 비교예 1-1 내지 참고 비교예 1-3의 시험 기재에서는, 제1 하지층을 구비하지 않은 점이, 참고 실시예 1-1 내지 참고 실시예 1-3과는 다르다. 구체적으로는, 제1 하지층으로서 Al층을 형성하지 않은 이외에는, 참고 실시예 1-1 내지 참고 실시예 1-3과 마찬가지로 하여, 참고 비교예 1-1 내지 참고 비교예 1-3의 시험체를 각각 제작하였다. 이어서, 각 시험체에 있어서, 도 6에 도시한 급전 위치 이외에는 참고 실시예 1-1과 마찬가지로 하여, 금속층의 층 두께를 측정하였다.
[결과·고찰]
참고 실시예 1-1 내지 참고 실시예 1-3 및 참고 비교예 1-1 내지 참고 비교예 1-3의 결과를 도 7 및 도 8에 각각 나타낸다. 도 7은, 참고 실시예 1-1 내지 참고 실시예 1-3의 급전 위치로부터의 거리와 금속층의 층 두께(막 두께)의 관계를 나타내는 그래프이다. 또한, 그래프에 있어서, 백색 동그라미(○), 백색 삼각(△), 및 백색 사각(□)은, 참고 실시예 1-1, 참고 실시예 1-2, 및 참고 실시예 1-3을 각각 나타낸다. 도 8은, 참고 비교예 1-1 내지 참고 비교예 1-3의 급전 위치로부터의 거리와 금속층의 층 두께(막 두께)의 관계를 나타내는 그래프이다. 또한, 그래프에 있어서, 흑색 동그라미(●), 흑색 삼각(▲), 및 흑색 사각(■)은, 참고 비교예 1-1, 참고 비교예 1-2, 및 참고 비교예 1-3을 각각 나타낸다.
도 8로부터 알 수 있는 바와 같이, 참고 비교예 1-1 내지 참고 비교예 1-3에서는, 급전 위치로부터의 거리가 커짐에 따라서, 금속층의 층 두께가 저하되었다. 이들 참고 비교예에서는, 하지층은, 제2 하지층만으로 구성되어 있다. 그 때문에, 제2 하지층의 체적 저항률에 기인하여 급전 위치로부터 이격되는 데 따라서, 제2 하지층이 통전되는 전류가 감소하고, 금속층의 층 두께가 감소하였다고 생각된다. 이 층 두께의 감소는, 기재의 사이즈가 커질수록, 급전 지위로부터의 거리가 커지기 때문에, 현저해진다고 생각된다.
한편, 도 7로부터 알 수 있는 바와 같이, 참고 실시예 1-1 내지 참고 실시예 1-3에서는, 급전 위치로부터의 거리가 커져도 층 두께에 변화는 없었다. 이들 참고 실시예에서는, 하지층은, 기재측에 배치된 제1 하지층과, 시드층측에 배치된 제2 하지층으로 구성되어 있다. 또한, 기재측의 제1 하지층의 체적 저항률은, 제2 하지층의 체적 저항률보다도 작다. 즉, 기재측의 제1 하지층은, 제2 하지층보다도 도전성이 높은 재료로 형성되어 있다.
이에 의해, 금속층을 형성할 때, 제1 하지층에, 보다 균일하게 전류를 흐르게 할 수 있기 때문에, 급전 위치로부터 이격되어 있어도 제2 하지층은 제1 하지층으로부터 전류의 공급을 받을 수 있다. 따라서, 제2 하지층에서는, 전류 분포의 균일성을 확보할 수 있기 때문에, 형성된 금속층의 층 두께를 균일하게 할 수 있다고 생각된다.
(시드층의 단선 유무의 확인)
다음으로, 제1 하지층을 갖는 참고 실시예 2-1 내지 참고 실시예 2-3, 및 제1 하지층을 갖지 않은 참고 비교예 2-1 내지 참고 비교예 2-3의 시험체를 사용하여, 시드층의 단선의 유무를 확인하였다. 이하에 상세히 설명한다.
<참고 실시예 2-1>
기재로서, 10점 평균 조도 Rz가 0.5㎛의 유리 기판을 준비하고, 준비한 기재의 표면에, 제1 하지층으로서, 1㎛의 층 두께의 Ag층을 스핀 코트에 의해 형성하였다. 이어서, 형성한 제1 하지층의 표면에, 제2 하지층으로서, 100㎚의 층 두께의 WSi2층을 스퍼터링에 의해 형성하였다. 이어서, 형성한 제2 하지층의 표면에, 시드층으로서, 100㎚의 층 두께의 Ag층을, 마스크를 사용한 스퍼터링에 의해 형성하였다. 이와 같이 하여 제작된 시험체를 참고 실시예 2-1의 시험체로 하였다.
<참고 실시예 2-2, 참고 실시예 2-3>
참고 실시예 2-1과 마찬가지로 하여, 참고 실시예 2-2 및 참고 실시예 2-3의 시험체를 제작하였다. 단, 참고 실시예 2-2 및 참고 실시예 2-3에서는, 기재로서 준비한 기판이, 각각, 10점 평균 조도 Rz가 3.0㎛인 유리 에폭시 기판, 및 10점 평균 조도 Rz가 5.0㎛인 소성된 유리 에폭시 기판이다.
<참고 비교예 2-1 내지 참고 비교예 2-3>
제1 하지층으로서 Ag층을 형성하지 않은 점 이외에는, 참고 실시예 2-1 내지 참고 실시예 2-3의 시험체와 마찬가지로 하여, 참고 비교예 2-1 내지 참고 비교예 2-3의 시험체를 각각 제작하였다.
[단선의 유무의 확인 시험]
참고 실시예 2-1 내지 참고 실시예 2-3 및 참고 비교예 2-1 내지 참고 비교예 2-3의 시험체에 형성된 시드층의 단선 유무를 눈으로 보아서 관찰하였다.
[결과·고찰]
관찰 결과를 표 1에 나타낸다. 표 1 중에서는, 단선이 확인되지 않은 경우를 ○로 나타내고, 한편, 단선이 확인된 경우를 ×로 나타내고 있다. 또한, 도 9a 및 도 9b는, 참고 비교예 2-2, 2-3의 기재 표면 부근의 확대 단면도 및 다른 확대 단면도를, 각각 나타낸다. 도 9c는, 시드층이 단선되어 있는 상태를 설명하는 단면도이다. 도 10은, 참고 실시예 2-1 내지 참고 실시예 2-3의 기재 표면 부근의 확대 단면도이다.
Figure 112020128794917-pat00001
표 1로부터 알 수 있는 바와 같이, 참고 비교예 2-1 내지 참고 비교예 2-3에 있어서, 참고 비교예 2-1에서는, 시드층의 단선은 보이지 않았지만, 참고 비교예 2-2, 2-3에서는, 시드층의 단선이 보였다.
참고 비교예 2-2, 2-3의 시드층에 단선이 보인 것은, 기판(기재)의 참고 비교예 2-2, 2-3의 10점 평균 조도 Rz가 0.5㎛를 초과하였기 때문에, 기재의 재질에 따라서는, 도 9a와 같이, 제2 하지층 및 시드층이 기재의 요철에 추종하기 어려운 경우를 생각할 수 있다. 가령, 도 9b와 같이, 제2 하지층이 기재의 요철에 추종 가능하더라도, 시드층이, 제2 하지층의 요철에 추종 가능할 정도까지, 제2 하지층이 기재의 10점 평균 조도 Rz를 억제할 수 없는 경우가 있다. 시드층이 요철에 추종하기 어려운 경우를 생각할 수 있다.
이와 같이 10점 평균 조도 Rz가 0.5㎛를 초과하면, 시드층이 기재의 요철에 추종하기 어렵기 때문에, 도 9c에 도시한 바와 같이, 시드층이 단선(또는 박리)되는 것이 생각된다. 결과적으로, 금속층을 형성하는 것이 곤란해진다.
한편, 표 1로부터 알 수 있는 바와 같이, 참고 실시예 2-1 내지 참고 실시예 2-3에서는, 시드층의 단선이 보이지 않았다. 시드층의 단선이 보이지 않은 것은, 도 10과 같이, 기재 위에 0.5㎛ 이상의 층 두께를 갖는 제1 하지층을 마련함으로써, 기재의 표면 조도가 억제되었기 때문이라고 생각된다. 그 결과, 제2 하지층 및 시드층이 기재의 요철에 추종할 수 있었다고 할 수 있다.
또한, 상술한 참고 비교예 2-1 내지 참고 비교예 2-3의 결과를 고려하면, 기재의 10점 평균 조도 Rz를 0.5㎛ 이하로 하면, 시드층의 단선의 방지를 기대할 수 있다. 결과적으로, 원하는 배선 패턴을 갖는 금속층의 형성이 가능하게 되기 때문에, 고밀도인 배선 기판을 제조할 수 있다.
이상, 본 발명의 일 실시 형태에 대하여 상세히 설명하였지만, 본 발명은, 상기 실시 형태에 한정되는 것이 아니라, 청구범위에 기재된 본 발명의 정신을 일탈하지 않는 범위에서, 다양하게 설계 변경을 행할 수 있는 것이다.
1: 배선 기판
2: 배선층
11: 기재
12, 12b: 제1 하지층
13, 13b: 제2 하지층
12a, 13a: 노출된 부분
14: 시드층
15: 금속층
51: 양극
52: 고체 전해질막

Claims (8)

  1. 절연성의 기재와, 상기 기재의 표면에 마련된 소정의 배선 패턴의 배선층을 구비한 배선 기판의 제조 방법이며,
    상기 기재의 표면에 도전성을 갖는 제1 하지층이 마련되고, 상기 제1 하지층의 표면에 도전성을 갖는 제2 하지층이 마련되고, 상기 제2 하지층의 표면에, 상기 배선 패턴에 따른 소정 패턴의, 금속을 함유하는 시드층이 마련된 시드층을 갖는 기재를 준비하는 공정과,
    양극과 음극인 상기 시드층의 사이에 고체 전해질막을 배치하고, 상기 고체 전해질막을 적어도 상기 시드층으로 압박하고, 상기 양극과 상기 제1 하지층의 사이에 전압을 인가하여, 상기 고체 전해질막에 함유한 금속 이온을 환원함으로써, 상기 시드층의 표면에 금속층을 형성하는 공정과,
    상기 제2 하지층 중, 상기 시드층으로부터 노출된 부분을 상기 기재로부터 제거함과 함께, 상기 제2 하지층의 제거에 의해, 상기 제1 하지층 중, 상기 시드층으로부터 노출된 부분을 상기 기재로부터 제거함으로써, 상기 배선층을 형성하는 공정을 포함하고,
    상기 제1 하지층은, 상기 제2 하지층에 비하여 도전성이 높은 재료로 형성되어 있는 것을 특징으로 하는, 배선 기판의 제조 방법.
  2. 제1항에 있어서,
    상기 제1 하지층의 체적 저항률이 1.60×10-8Ω·m 내지 5.00×10-7Ω·m의 범위에 있는 것을 특징으로 하는, 배선 기판의 제조 방법.
  3. 제2항에 있어서,
    상기 제2 하지층의 체적 저항률이 1.0×10-6Ω·m 내지 3.7×10-6Ω·m의 범위에 있는 것을 특징으로 하는, 배선 기판의 제조 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 제2 하지층은, 적어도 상기 시드층으로부터 노출된 부분의 표면에 산화물을 포함하고, 상기 제1 하지층은, 상기 제2 하지층의 상기 산화물을 포함하지 않는 부분의 재료에 비하여 도전성이 높은 재료로 형성되어 있는 것을 특징으로 하는, 배선 기판의 제조 방법.
  5. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 제1 하지층의 10점 평균 조도 Rz가 0.5㎛ 이하인 것을 특징으로 하는, 배선 기판의 제조 방법.
  6. 절연성의 기재와, 상기 기재의 표면에 마련된 소정의 배선 패턴의 배선층을 구비한 배선 기판이며,
    상기 배선층은, 상기 기재의 표면에 마련된, 도전성을 갖는 제1 하지층과, 상기 제1 하지층의 표면에 마련된, 도전성을 갖는 제2 하지층과, 상기 제2 하지층의 표면에 마련된, 금속을 함유하는 시드층과, 상기 시드층의 표면에 마련된 금속층을 구비하고,
    상기 제1 하지층은, 상기 제2 하지층에 비하여 도전성이 높은 재료로 형성되어 있고,
    상기 제1 하지층의 체적 저항률이 1.60×10-8Ω·m 내지 5.00×10-7Ω·m의 범위에 있고,
    상기 제2 하지층의 체적 저항률이 1.0×10-6Ω·m 내지 3.7×10-6Ω·m의 범위에 있는 것을 특징으로 하는 배선 기판.
  7. 삭제
  8. 삭제
KR1020200163631A 2019-12-26 2020-11-30 배선 기판의 제조 방법 및 배선 기판 KR102427551B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019235494A JP7310599B2 (ja) 2019-12-26 2019-12-26 配線基板の製造方法および配線基板
JPJP-P-2019-235494 2019-12-26

Publications (2)

Publication Number Publication Date
KR20210083165A KR20210083165A (ko) 2021-07-06
KR102427551B1 true KR102427551B1 (ko) 2022-08-01

Family

ID=73792945

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200163631A KR102427551B1 (ko) 2019-12-26 2020-11-30 배선 기판의 제조 방법 및 배선 기판

Country Status (6)

Country Link
US (1) US11665829B2 (ko)
EP (1) EP3842573A1 (ko)
JP (1) JP7310599B2 (ko)
KR (1) KR102427551B1 (ko)
CN (1) CN113056108B (ko)
TW (1) TWI750872B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7238712B2 (ja) * 2019-09-18 2023-03-14 トヨタ自動車株式会社 配線基板の製造方法および配線基板
JP7439652B2 (ja) 2020-06-02 2024-02-28 トヨタ自動車株式会社 配線基板の製造方法
JP7453632B1 (ja) 2022-06-07 2024-03-21 Dic株式会社 転写用積層体およびその製造方法

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000228571A (ja) * 1998-12-02 2000-08-15 Nitto Denko Corp 金属転写フィルム
JP3217319B2 (ja) * 1998-12-11 2001-10-09 松下電器産業株式会社 半導体装置の製造方法
JP4709813B2 (ja) * 2003-12-05 2011-06-29 三井金属鉱業株式会社 プリント配線基板、回路装置およびプリント配線基板の製造方法
JP4253280B2 (ja) * 2003-12-05 2009-04-08 三井金属鉱業株式会社 プリント配線基板の製造方法
JP4658100B2 (ja) * 2003-12-05 2011-03-23 三井金属鉱業株式会社 プリント配線基板および回路装置
US7179738B2 (en) 2004-06-17 2007-02-20 Texas Instruments Incorporated Semiconductor assembly having substrate with electroplated contact pads
US7411303B2 (en) * 2004-11-09 2008-08-12 Texas Instruments Incorporated Semiconductor assembly having substrate with electroplated contact pads
JP2007165816A (ja) 2005-11-15 2007-06-28 Mitsui Mining & Smelting Co Ltd プリント配線基板、その製造方法およびその使用方法
JP4615427B2 (ja) * 2005-12-01 2011-01-19 日東電工株式会社 配線回路基板
JP2008308367A (ja) * 2007-06-15 2008-12-25 Panasonic Corp 金属薄膜形成方法およびその形成方法によって作製された金属薄膜
JP4706690B2 (ja) * 2007-11-05 2011-06-22 パナソニック電工株式会社 回路基板及びその製造方法
JP2011006773A (ja) * 2009-05-25 2011-01-13 Mitsui Mining & Smelting Co Ltd セミアディティブ用硫酸系銅めっき液及びプリント配線基板の製造方法
JP2012216773A (ja) * 2011-03-29 2012-11-08 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
JP5860246B2 (ja) * 2011-08-25 2016-02-16 京セラサーキットソリューションズ株式会社 配線基板
JP2013089910A (ja) * 2011-10-21 2013-05-13 Fujikura Ltd フレキシブルプリント基板及びその製造方法
JP2013161928A (ja) * 2012-02-03 2013-08-19 Sumitomo Electric Ind Ltd プリント配線板用基材およびプリント配線板用基材の製造方法
JP2014098183A (ja) * 2012-11-14 2014-05-29 Toyota Motor Corp 金属被膜の成膜装置および成膜方法
JP5692268B2 (ja) 2013-03-25 2015-04-01 トヨタ自動車株式会社 金属被膜の成膜装置および成膜方法
CN104219867A (zh) * 2013-05-31 2014-12-17 宏启胜精密电子(秦皇岛)有限公司 电路板及其制作方法
JP5932098B2 (ja) * 2014-04-17 2016-06-08 日東電工株式会社 透明導電性フィルム
US10237985B2 (en) * 2014-06-23 2019-03-19 3M Innovative Properties Company Method of patterning a metal on a transparent conductor
JP6176234B2 (ja) * 2014-12-26 2017-08-09 トヨタ自動車株式会社 金属皮膜の成膜装置およびその成膜方法
JP6265163B2 (ja) * 2015-04-02 2018-01-24 トヨタ自動車株式会社 配線パターンの形成方法および配線パターン形成用のエッチング処理装置
JP2017005052A (ja) * 2015-06-08 2017-01-05 株式会社日立パワーソリューションズ 基板及び回路基板の製造方法
US9702045B2 (en) * 2015-07-06 2017-07-11 Carbodeon Ltd Oy Metallic coating and a method for producing the same
US10537020B2 (en) * 2015-08-17 2020-01-14 Sumitomo Electric Industries, Ltd. Printed circuit board and electronic component
CN107484330A (zh) * 2016-06-07 2017-12-15 鹏鼎控股(深圳)股份有限公司 高频铜银混合导电线路结构及其制作方法
JP6786621B2 (ja) * 2016-10-27 2020-11-18 東京エレクトロン株式会社 めっき処理方法、めっき処理装置及び記憶媒体
US20190029122A1 (en) * 2017-07-19 2019-01-24 Anaren, Inc. Encapsulation of circuit trace
JP6819531B2 (ja) * 2017-09-28 2021-01-27 トヨタ自動車株式会社 金属皮膜の成膜方法および金属皮膜の成膜装置
JP2019157199A (ja) * 2018-03-13 2019-09-19 株式会社カネカ 基板ホルダ、および電極形成用めっき装置

Also Published As

Publication number Publication date
EP3842573A1 (en) 2021-06-30
TW202126132A (zh) 2021-07-01
US20210204409A1 (en) 2021-07-01
CN113056108B (zh) 2024-05-28
CN113056108A (zh) 2021-06-29
KR20210083165A (ko) 2021-07-06
JP7310599B2 (ja) 2023-07-19
TWI750872B (zh) 2021-12-21
JP2021102806A (ja) 2021-07-15
US11665829B2 (en) 2023-05-30

Similar Documents

Publication Publication Date Title
KR102427551B1 (ko) 배선 기판의 제조 방법 및 배선 기판
TWI758802B (zh) 配線基板之製造方法及配線基板
CN113811081B (zh) 布线基板的制造方法
JP2021066921A (ja) 配線基板の製造方法
US11700686B2 (en) Method for manufacturing wiring board
US11903141B2 (en) Method for manufacturing wiring board
US11696410B2 (en) Method for producing wiring substrate
JP2022012256A (ja) 配線基板の製造方法
US12028989B2 (en) Method for manufacturing wiring board, and wiring board
US20210410291A1 (en) Method for producing wiring substrate
JP2022014177A (ja) 配線基板の製造方法
JP2023067422A (ja) 配線基板の製造方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant