KR102419729B1 - 반도체용 지지 유리 기판 및 이것을 사용한 적층 기판 - Google Patents

반도체용 지지 유리 기판 및 이것을 사용한 적층 기판 Download PDF

Info

Publication number
KR102419729B1
KR102419729B1 KR1020177015503A KR20177015503A KR102419729B1 KR 102419729 B1 KR102419729 B1 KR 102419729B1 KR 1020177015503 A KR1020177015503 A KR 1020177015503A KR 20177015503 A KR20177015503 A KR 20177015503A KR 102419729 B1 KR102419729 B1 KR 102419729B1
Authority
KR
South Korea
Prior art keywords
glass substrate
substrate
semiconductors
semiconductor
support glass
Prior art date
Application number
KR1020177015503A
Other languages
English (en)
Other versions
KR20170124524A (ko
Inventor
토모키 야나세
Original Assignee
니폰 덴키 가라스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니폰 덴키 가라스 가부시키가이샤 filed Critical 니폰 덴키 가라스 가부시키가이샤
Priority to KR1020227023203A priority Critical patent/KR102508645B1/ko
Publication of KR20170124524A publication Critical patent/KR20170124524A/ko
Application granted granted Critical
Publication of KR102419729B1 publication Critical patent/KR102419729B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C19/00—Surface treatment of glass, not in the form of fibres or filaments, by mechanical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Geochemistry & Mineralogy (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Surface Treatment Of Glass (AREA)
  • Glass Compositions (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Liquid Crystal (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

본 발명의 기술적 과제는 반도체 패키지의 제조 공정에서 절연 파괴되기 어려운 지지 유리 기판을 창안함으로써, 반도체 패키지의 고밀도 실장에 기여하는 것이다. 본 발명의 반도체 지지 기판은 반도체 기판을 적층시키는 측이 되는 제 1 표면과 제 1 표면과는 반대측의 표면인 제 2 표면을 갖고, 제 1 표면 및 제 2 표면 중 적어도 일방에, 표면 조도(Ra)가 0.3nm 이상, 또한 표면 조도(Rmax)가 100nm 이하가 되는 조면화 영역을 갖는 것을 특징으로 한다.

Description

반도체용 지지 유리 기판 및 이것을 사용한 적층 기판{SEMICONDUCTOR SUPPORTING GLASS SUBSTRATE AND LAMINATED SUBSTRATE USING SAME}
본 발명은 반도체용 지지 유리 기판 및 이것을 사용한 적층 기판에 관한 것이고, 구체적으로는 반도체 패키지의 제조 공정에서 반도체 기판의 지지에 사용되는 반도체용 지지 유리 기판 및 이것을 사용한 적층 기판에 관한 것이다.
휴대전화, 노트형 PC, PDA(Personal Data Assistance) 등의 휴대형 전자기기에는 소형화 및 경량화가 요구되고 있다. 이에 따라, 이들 전자기기에 이용되는 반도체칩의 실장 스페이스도 엄격히 제한되고 있고, 반도체칩의 고밀도한 실장이 과제가 되고 있다. 그래서, 최근에는 삼차원 실장기술, 즉 반도체칩끼리를 적층하여 각 반도체칩 사이를 배선 접속함으로써, 반도체 패키지의 고밀도 실장을 도모하고 있다.
삼차원 실장 기술이 진보함에 따라, 반도체 기판은 수십nm 레벨의 정밀도로 패터닝이 실시되고 있고, 약간 수십nm의 치수 변화가 생긴 경우에도 수율 저하의 원인이 된다. 반도체 기판의 치수 변화를 억제하기 위해서는 반도체 기판을 지지하기 위한 지지 유리 기판을 사용하는 것이 유효하고, 평탄한 지지 유리 기판을 사용하는 것이 특히 유효하다.
그러나, 평탄한 지지 유리 기판을 사용하면, 반도체 패키지의 제조 공정에서 정전기에 의한 문제가 발생하기 쉬워진다. 즉, 반도체 패키지의 제조 공정에서는 지지 유리 기판과 정반의 접촉 박리가 반복된다. 이 접촉 박리가 반복되면, 지지 유리 기판 내의 대전량이 증가하여 절연 파괴를 야기할 가능성이 높아진다. 또한, 지지 유리 기판과 정반의 열팽창계수차가 큰 경우, 열 프로세스에서 지지 유리 기판과 정반의 마찰에 의해 지지 유리 기판이 대전하여 절연 파괴를 일으킬 우려도 있다. 지지 유리 기판이 절연 파괴되면, 반도체 기판이 오염되어 비용이 높아지는 원인이 된다.
본 발명은 상기 사정을 감안하여 이루어진 것이고, 그 기술적 과제는 반도체 패키지의 제조 공정에서 절연 파괴되기 어려운 지지 유리 기판을 창안함으로써, 반도체 패키지의 고밀도 실장에 기여하는 것이다.
본 발명자는 다양한 실험을 반복한 결과, 유리 기판의 표면에 특정 조면화 영역을 형성함으로써 상기 기술적 과제를 해결할 수 있는 것을 발견하고, 본 발명으로서 제안하는 것이다. 즉, 본 발명의 반도체용 지지 유리 기판은 반도체 기판을 적층시키는 측이 되는 제 1 표면과 제 1 표면과는 반대측의 표면인 제 2 표면을 갖고, 제 1 표면 및 제 2 표면 중 적어도 일방에 표면 조도(Ra)가 0.3nm 이상, 또한 표면 조도(Rmax)가 100nm 이하가 되는 조면화 영역을 갖는 것을 특징으로 한다. 여기에서, 「표면 조도(Ra)」와 「표면 조도(Rmax)」는 주사형 프로브 현미경(예를 들면 Bruker Corporation 제작의 Dimension Icon)을 이용하여, 5㎛×5㎛의 면적에서 측정한 값이다. 예를 들면, 유리 기판의 제 2 표면의 전체면에 조면화 영역이 형성되어 있는 경우, 유리 기판의 면내 중앙부와 가장자리부(유리 기판의 끝면으로부터 약 50mm 내측의 부분)의 9군데에 대해서, 5㎛×5㎛의 면적에서 표면 조도(Ra와 Rmax)를 각 측정했을 때의 평균값이다.
본 발명의 반도체용 지지 유리 기판은 적어도 일방의 표면에, 표면 조도(Ra)가 0.3nm 이상이 되는 조면화 영역을 갖는다. 이에 따라, 지지 유리 기판과 정반의 접촉 면적이 작아져 지지 유리 기판 내의 대전량을 저감시킬 수 있다. 한편, 조면화 영역의 표면 조도(Rmax)가 너무 크면, 지지 유리 기판에 마이크로 크랙이 발생하고, 지지 유리 기판의 강도가 저하하기 쉬워진다. 그래서, 본 발명의 반도체용 지지 유리 기판은 조면화 영역의 표면 조도(Rmax)를 100nm 이하로 규제하고 있다.
제 2로, 본 발명의 반도체용 지지 유리 기판은 조면화 영역이 제 2 표면에 형성되어 있는 것이 바람직하다.
제 3으로, 본 발명의 반도체용 지지 유리 기판은 조면화 영역이 면적비로 제 2 표면의 5% 이상으로 형성되어 있는 것이 바람직하다.
제 4로, 본 발명의 반도체용 지지 유리 기판은 조면화 영역이 제 1 표면과 제 2 표면의 양방에 형성되어 있는 것이 바람직하다. 이와 같이 하면, 지지 유리 기판과 정반을 접촉시킬 때뿐만 아니라 반도체 기판을 박리할 때에도, 지지 유리 기판 내의 대전량을 저감시킬 수 있다.
제 5로, 본 발명의 반도체용 지지 유리 기판은 조면화 영역 내에, 원호 형상의 연마 스크래치가 존재하는 것이 바람직하다. 이와 같이 하면, 지지 유리 기판 내의 대전량이 저하할뿐만 아니라 지지 유리 기판의 전체 판 두께 편차도 저감시키기 쉬워진다.
제 6으로, 본 발명의 반도체용 지지 유리 기판은 전체 판 두께 편차가 3.0㎛ 이하인 것이 바람직하다. 이와 같이 하면, 가공 처리의 정밀도를 높이기 쉬워진다. 특히 배선 정밀도를 높일 수 있기 때문에 고밀도의 배선이 가능하게 된다. 또한, 지지 유리 기판의 강도가 향상되어 지지 유리 기판 및 적층 기판이 파손되기 어려워진다. 또한, 지지 유리 기판의 재이용 횟수를 늘릴 수 있다. 여기에서, 「전체 판 두께 편차」는 지지 유리 기판 전체의 최대판 두께와 최소판 두께의 차이고, 예를 들면 Kobelco Research Institute, Inc. 제작의 Bow/Warp 측정 장치 SBW-331ML/d에 의해 측정 가능하다.
제 7로, 본 발명의 반도체용 지지 유리 기판은 판 두께가 2.0mm 미만이고, 또한 휨량이 60㎛ 이하인 것이 바람직하다. 여기에서, 「휨량」은 지지 유리 기판 전체에 있어서의 최고 위치점과 최소 제곱 초점면 사이의 최대 거리의 절대값과, 최저 위치점과 최소 제곱 초점면의 절대값의 합계를 가리키고, 예를 들면 Kobelco Research Institute, Inc. 제작의 Bow/Warp 측정 장치 SBW-331ML/d에 의해 측정 가능하다.
제 8로, 본 발명의 적층 기판은 적어도 반도체 기판과 반도체 기판을 지지하기 위한 반도체용 지지 유리 기판을 구비하는 적층 기판으로서, 반도체용 지지 유리 기판이 상기 반도체용 지지 유리 기판인 것이 바람직하다.
제 9로, 본 발명의 적층 기판은 반도체용 지지 유리 기판의 20∼260℃에 있어서의 평균 열팽창계수가 50×10-7/℃ 이상이고, 또한 반도체 기판이 적어도 밀봉재로 몰딩된 반도체칩을 구비하는 것이 바람직하다. 여기에서, 「20∼260℃에 있어서의 평균 열팽창계수」는 딜라토미터로 측정 가능하다.
새로운 WLP으로서, 팬 아웃형의 WLP가 제안되고 있다. 팬 아웃형의 WLP는 핀수를 증가시키는 것이 가능하고, 또한 반도체칩의 단부를 보호함으로써 반도체칩의 결함 등을 방지할 수 있다. 팬 아웃형의 WLP에서는 복수의 반도체칩을 수지의 밀봉재로 몰딩하여 반도체 기판을 형성한 후에, 반도체 기판의 일방의 표면에 배선하는 공정, 땜납 범프를 형성하는 공정 등을 갖는다. 이들 공정은 약 200∼300℃의 열처리를 동반하기 때문에, 밀봉재가 변형되어 반도체 기판이 치수 변화할 우려가 있다. 반도체 기판이 치수 변화하면, 반도체 기판의 일방의 표면에 대하여 고밀도로 배선하는 것이 곤란해지고, 또한 땜납 범프를 정확하게 형성하는 것도 곤란해진다.
상기한 바와 같이, 반도체 기판의 치수 변화를 억제하기 위해서, 지지 유리 기판을 사용하는 것이 유효하지만, 지지 유리 기판을 사용했을 경우에도 반도체 기판 내에서 반도체칩의 비율이 많고 밀봉재의 비율이 적은 경우에, 반도체 기판의 휨 변형이 생기는 경우가 있다. 그래서, 상기한 바와 같이 지지 유리 기판의 평균 열팽창계수를 규정하면, 반도체 기판 내에서 반도체칩의 비율이 많고 밀봉재의 비율이 적은 경우에도, 반도체 기판의 휨 변형을 억제할 수 있다.
제 10으로, 본 발명의 적층 기판은 반도체용 지지 유리 기판이 무알칼리 유리이고, 또한 반도체 기판이 실리콘 웨이퍼를 구비하는 것이 바람직하다. 여기에서, 「무알칼리 유리」란 유리 조성 중의 알칼리 성분(Li2O, K2O, Na2O)의 함유량이 0.5질량% 이하인 유리를 가리킨다.
도 1은 본 발명의 적층 기판의 일례를 나타내는 개념 사시도이다.
도 2a는 팬 아웃형의 WLP의 제조 공정을 나타내는 개념 단면도이다.
도 2b는 팬 아웃형의 WLP의 제조 공정을 나타내는 개념 단면도이다.
도 2c는 팬 아웃형의 WLP의 제조 공정을 나타내는 개념 단면도이다.
도 2d는 팬 아웃형의 WLP의 제조 공정을 나타내는 개념 단면도이다.
도 2e는 팬 아웃형의 WLP의 제조 공정을 나타내는 개념 단면도이다.
도 2f는 팬 아웃형의 WLP의 제조 공정을 나타내는 개념 단면도이다.
도 2g는 팬 아웃형의 WLP의 제조 공정을 나타내는 개념 단면도이다.
도 3a는 반도체용 지지 유리 기판을 백 그라인드 기판에 이용하여 반도체 기판을 박형화하는 공정을 나타내는 개념 단면도이다.
도 3b는 반도체용 지지 유리 기판을 백 그라인드 기판에 이용하여 반도체 기판을 박형화하는 공정을 나타내는 개념 단면도이다.
도 3c는 반도체용 지지 유리 기판을 백 그라인드 기판에 이용하여 반도체 기판을 박형화하는 공정을 나타내는 개념 단면도이다.
도 3d는 반도체용 지지 유리 기판을 백 그라인드 기판에 이용하여 반도체 기판을 박형화하는 공정을 나타내는 개념 단면도이다.
도 3e는 반도체용 지지 유리 기판을 백 그라인드 기판에 이용하여 반도체 기판을 박형화하는 공정을 나타내는 개념 단면도이다.
도 4a는 내전량의 측정에 사용하는 장치를 나타내는 설명도이고, 유리 기판을 적재한 상태를 나타내는 설명도이다.
도 4b 내전량의 측정에 사용하는 장치를 나타내는 설명도이고, 유리 기판과 테이블을 밀착시킨 상태를 나타내는 설명도이다.
본 발명의 반도체용 지지 유리 기판은 적어도 일방의 표면에 조면화 영역을 갖고, 그 조면화 영역의 표면 조도(Ra)는 0.3nm 이상이고, 바람직하게는 0.5nm 이상, 보다 바람직하게는 0.8nm 이상, 특히 바람직하게는 1.0∼8.0nm이다. 표면 조도(Ra)가 너무 작으면, 지지 유리 기판 내의 대전량을 저감시키기 어려워진다. 한편, 표면 조도(Ra)가 너무 크면, 조면화 처리의 처리 시간이 길어져 지지 유리 기판의 제조 비용이 고등하기 쉬워진다.
조면화 영역의 표면 조도(Rmax)는 100nm 이하이고, 바람직하게는 80nm 이하, 보다 바람직하게는 50nm 이하, 특히 바람직하게는 30nm 이하이다. 표면 조도(Rmax)가 너무 크면, 지지 유리 기판에 마이크로 크랙이 발생하여 지지 유리 기판의 강도가 저하하기 쉬워진다.
본 발명의 반도체용 지지 유리 기판은 조면화 영역이 약액이 의해 형성되어 이루어지는 것이 바람직하다. 즉, 약액 처리에 의해 조면화 영역이 형성되어 이루어지는 것이 바람직하다. 이와 같이 하면, 매끈매끈한 조면화 영역을 형성할 수 있다. 결과적으로, 조면화 영역을 형성한 경우에도 지지 유리 기판의 강도를 유지하기 쉬워진다. 약액으로서는 조면화 효율의 관점에서, 산성 수용액이 바람직하고, 산으로서, 예를 들면 불산, 완충 불산(BHF), 염산, 질산, 황산이 바람직하다.
조면화 처리로서, 지지 유리 기판의 표면을 연마 처리한 후에 약액 처리하는 것이 바람직하다. 즉, 연마 처리에 의해 지지 유리 기판의 표면의 표면 조도를 크게 한 후, 약액 처리에 의해 연마면 내에 존재하는 마이크로 크랙을 저감시키는 것이 바람직하다. 이와 같이 하면, 강도를 유지한 후 조면화 처리의 처리 시간을 단축시킬 수 있다. 이 경우, 약액으로서 산성 수용액 이외에도, 알칼리성 수용액이 사용 가능하고, 예를 들면 수산화칼륨 수용액, 수산화나트륨 수용액이 사용 가능하다.
약액 처리 방법으로서, 다양한 방법이 이용 가능하지만, 그 중에서도 안전성과 제조 효율의 관점에서 약액을 함침시킨 롤러를 이용하여 약액을 유리 표면에 도포하는 방법, 유리 표면의 일부를 레지스트 막으로 보호한 후 유리 기판을 약액 중에 침지시키는 방법이 바람직하다.
또한, 본 발명의 반도체용 지지 유리 기판은 조면화 영역이 반응성 가스에 의해 형성되어 이루어지는 것도 바람직하다. 즉, 반응성 가스에 의해 조면화 영역이 형성되어 이루어지는 것도 바람직하다. 이와 같이 하면, 약액을 비산시키지 않고 반응성 가스의 흐름을 제어함으로써, 조면화 처리를 안전하게 행할 수 있다. 반응성 가스로서 다양한 가스가 사용 가능하지만, 그 중에서도 CF4, SF6 등의 F를 함유하는 가스, 또는 SiCl4 등의 Cl을 포함하는 가스를 소스로서, 대기압 플라스마 프로세스에 의해 반응성 가스를 발생시키는 것이 바람직하다. 또한, 대기압 플라스마 프로세스에서는 반응성 가스에 추가해서, He, Ar 등의 불활성 캐리어 가스를 유리 표면에 블로잉하는 것이 바람직하다.
본 발명의 반도체용 지지 유리 기판은 조면화 영역이 연마 처리가 의해 형성되어 이루어지는 것도 바람직하다. 즉, 연마 처리에 의해 조면화 영역이 형성되어 이루어지는 것도 바람직하다. 특히, 원호 형상의 연마 스크래치에 의해 제 1 표면과 제 2 표면의 양방에 조면화 영역을 형성하는 것이 바람직하다. 이와 같이 하면, 전체 판 두께 편차를 저감시키면서 조면화 처리를 안전하게 행할 수 있다.
본 발명의 반도체용 지지 유리 기판은 조면화 영역이 제 2 표면에 형성되는 것이 바람직하다. 이와 같이 하면, 지지 유리 기판과 정반의 접촉 박리가 반복되어도, 지지 유리 기판 내의 대전량을 저감시킬 수 있다. 또한, 제 1 표면에 조면화 영역을 형성하면 반도체 기판을 박리할 때에 지지 유리 기판 내의 대전량을 저감시키기 쉬워지지만, 제 1 표면에 조면화 영역을 형성하지 않아도 좋다. 제 1 표면에 조면화 영역을 형성하지 않은 경우, 반도체 기판을 안정적으로 지지하는 것이 가능하게 된다.
본 발명의 반도체용 지지 유리 기판에 있어서, 조면화 영역이 면적비로 제 2 표면의 5% 이상, 10% 이상, 30% 이상, 50% 이상, 80% 이상, 특히 전체면에 형성되어 이루어지는 것이 바람직하다. 이와 같이 하면, 정반에 접촉시킬 때에 지지 유리 기판 내의 대전량을 저감시키기 쉬워진다.
조면화 영역이 면적비로 제 1 표면의 5% 이상, 10% 이상, 30% 이상, 50% 이상, 특히 80% 이상으로 형성되어 있는 것도 바람직하다. 이와 같이 하면, 반도체 기판을 박리할 때에, 지지 유리 기판 내의 대전량을 저감시키기 쉬워진다.
30∼260℃의 온도 범위에 있어서의 평균 열팽창계수는 반도체 기판 내에서 반도체칩의 비율이 적고 밀봉재의 비율이 많은 경우에는 상승시키는 것이 바람직하고, 반대로 반도체 기판 내에서 반도체칩의 비율이 많고 밀봉재의 비율이 적은 경우에는 저하시키는 것이 바람직하다.
30∼260℃의 온도 범위에 있어서의 평균 열팽창계수를 0×10-7/℃ 이상, 또한 50×10-7/℃ 미만으로 규제하고 싶은 경우, 지지 유리 기판은 유리 조성으로서 질량%로 SiO2 55∼75%, Al2O3 15∼30%, Li2O 0.1∼6%, Na2O+K2O 0∼8%, MgO+CaO+SrO+BaO 0∼10%를 함유하는 것이 바람직하고, 또는 SiO2 55∼75%, Al2O3 10∼30%, Li2O+Na2O+K2O 0∼0.3%, MgO+CaO+SrO+BaO 5∼20%를 함유하는 것도 바람직하다. 30∼260℃의 온도 범위에 있어서의 평균 열팽창계수를 50×10-7/℃ 이상, 또한 70×10-7/℃ 미만으로 규제하고 싶은 경우, 지지 유리 기판은 유리 조성으로서 질량%로 SiO2 55∼75%, Al2O3 3∼15%, B2O3 5∼20%, MgO 0∼5%, CaO 0∼10%, SrO 0∼5%, BaO 0∼5%, ZnO 0∼5%, Na2O 5∼15%, K2O 0∼10%를 함유하는 것이 바람직하고, SiO2 64∼71%, Al2O3 5∼10%, B2O3 8∼15%, MgO 0∼5%, CaO 0∼6%, SrO 0∼3%, BaO 0∼3%, ZnO 0∼3%, Na2O 5∼15%, K2O 0∼5%를 함유하는 것이 보다 바람직하다. 30∼260℃의 온도 범위에 있어서의 평균 열팽창계수를 70×10-7/℃ 이상, 또한 85×10-7/℃ 이하로 규제하고 싶은 경우, 지지 유리 기판은 유리 조성으로서 질량%로 SiO2 60∼75%, Al2O3 5∼15%, B2O3 5∼20%, MgO 0∼5%, CaO 0∼10%, SrO 0∼5%, BaO 0∼5%, ZnO 0∼5%, Na2O 7∼16%, K2O 0∼8%를 함유하는 것이 바람직하고, SiO2 60∼68%, Al2O3 5∼15%, B2O3 5∼20%, MgO 0∼5%, CaO 0∼10%, SrO 0∼3%, BaO 0∼3%, ZnO 0∼3%, Na2O 8∼16%, K2O 0∼3%를 함유하는 것이 바람직하다. 30∼260℃의 온도 범위에 있어서의 평균 열팽창계수를 85×10-7/℃ 초과, 또한 120×10-7/℃ 이하로 규제하고 싶은 경우, 지지 유리 기판은 유리 조성으로서 질량%로 SiO2 55∼70%, Al2O3 3∼13%, B2O3 2∼8%, MgO 0∼5%, CaO 0∼10%, SrO 0∼5%, BaO 0∼5%, ZnO 0∼5%, Na2O 10∼21%, K2O 0∼5%를 함유하는 것이 바람직하다. 30∼260℃의 온도 범위에 있어서의 평균 열팽창계수를 120×10-7/℃ 초과, 또한 165×10-7/℃ 이하로 규제하고 싶은 경우, 지지 유리 기판은 유리 조성으로서 질량%로 SiO2 53∼65%, Al2O3 3∼13%, B2O3 0∼5%, MgO 0.1∼6%, CaO 0∼10%, SrO 0∼5%, BaO 0∼5%, ZnO 0∼5%, Na2O+K2O 20∼40%, Na2O 12∼21%, K2O 7∼21%를 함유하는 것이 바람직하다. 이와 같이 하면, 열팽창계수를 소망의 범위로 규제하기 쉬워짐과 아울러 내실투성이 향상하기 때문에, 전체 판 두께 편차가 작은 지지 유리 기판을 성형하기 쉬워진다. 또한, 「Na2O+K2O」는 Na2O와 K2O의 합량을 가리킨다. 「MgO+CaO+SrO+BaO」는 MgO, CaO, SrO 및 BaO의 합량을 가리킨다.
본 발명의 반도체용 지지 유리 기판에 있어서, 유리 조성 중의 알칼리 성분의 함유량은 바람직하게는 15질량% 이하, 10질량% 이하, 5질량% 이하, 특히 0.5질량% 미만이다. 유리 조성 중의 알칼리 성분의 함유량이 적을수록, 대기 중에 정전기가 방출되기 어렵고 지지 유리 기판 내의 대전량이 증가하기 쉽기 때문에, 본 발명의 효과가 상대적으로 커진다. 또한, 유리 조성 중의 알칼리 성분의 함유량이 적을수록, 대전량을 저감시키는 관점에서 상기 조면화 처리에 추가해서, 이오나이저에 의한 제전 처리를 조합시키는 것이 바람직하다.
지지 유리 기판의 열팽창계수가 높을수록, 지지 유리 기판과 정반의 열팽창계수차가 커지고 열 프로세스에 의해 지지 유리 기판과 정반의 마찰이 커지기 쉽다. 이에 따라, 지지 유리 기판 내의 대전량이 증가하기 쉬워지기 때문에, 본 발명의 효과가 상대적으로 커진다. 또한, 지지 유리 기판의 열팽창계수가 높은 경우(예를 들면, 지지 유리 기판의 20∼260℃에 있어서의 평균 열팽창계수가 50×10-7/℃ 이상인 경우), 대전량을 저감시키는 관점에서 상기 조면화 처리에 추가해서, 이오나이저에 의한 제전 처리를 조합시키는 것이 바람직하다.
본 발명의 반도체용 지지 유리 기판에 있어서, 전체 판 두께 편차는 바람직하게는 3.0㎛ 이하, 2.0㎛ 미만, 1.5㎛ 이하, 1.0㎛ 이하, 특히 0.1∼1.0㎛ 미만이다. 전체 판 두께 편차가 작을수록, 가공 처리의 정밀도를 높이기 쉬워진다. 특히 배선 정밀도를 높일 수 있기 때문에, 고밀도의 배선이 가능하게 된다. 또한, 지지 유리 기판의 강도가 향상하여 지지 유리 기판 및 적층 기판이 파손되기 어려워진다. 또한, 지지 유리 기판의 재이용 횟수를 늘릴 수 있다.
본 발명의 반도체용 지지 유리 기판은 전체 판 두께 편차를 2.0㎛ 미만, 1.5㎛ 이하, 1.0㎛ 이하, 특히 1.0㎛ 미만으로 저감시키기 위해서, 표면이 연마 처리되어 이루어지는 것이 바람직하다. 연마 처리의 방법으로서는 다양한 방법을 채용할 수 있지만, 유리 기판의 양쪽 표면을 한쌍의 연마 패드를 끼워넣고, 유리 기판과 한쌍의 연마 패드를 함께 회전시키면서 유리 기판을 연마 처리하고, 유리 기판의 양쪽 표면에 원호 형상의 연마 스크래치를 부여하는 방법이 바람직하다. 또한, 한쌍의 연마 패드는 외경이 다른 것이 바람직하고, 연마시에 간헐적으로 유리 기판의 일부가 연마 패드로부터 밀려나오도록 연마 처리하여 유리 기판의 양쪽 표면에 원호 형상의 연마 스크래치를 부여하는 것이 바람직하다. 이에 따라, 전체 판 두께 편차를 저감시키기 쉬워지고, 또한 휨량도 저감시키기 쉬워진다. 또한, 연마 처리에 있어서 연마 깊이는 특별히 한정되지 않지만, 연마 깊이는 바람직하게는 50㎛ 이하, 30㎛ 이하, 0.01∼20㎛, 특히 0.1∼10㎛이다. 연마 깊이가 작을수록, 유리 기판의 생산성이 향상한다.
본 발명의 반도체용 지지 유리 기판은 직사각형 형상이어도 좋지만, 웨이퍼 상(대략 진원 형상)이 바람직하고, 그 직경은 100mm 이상 500mm 이하, 특히 150mm 이상 450mm 이하가 바람직하다. 이와 같이 하면, 반도체 패키지의 제조 공정에 적용하기 쉬워진다. 이 경우, 지지 유리 기판의 진원도(단, 노치부를 제외함)는 1mm 이하, 0.1mm 이하, 0.05mm 이하, 특히 0.03mm 이하가 바람직하다. 진원도가 작을수록, 반도체 패키지의 제조 공정에 적용하기 쉬워진다. 또한, 진원도의 정의는 지지 유리 기판의 외형의 최대값으로부터 최소값을 감한 값이다.
본 발명의 반도체용 지지 유리 기판에 있어서, 판 두께는 바람직하게는 2.0mm 미만, 1.5mm 이하, 1.2mm 이하, 1.1mm 이하, 1.0mm 이하, 특히 0.9mm 이하이다. 판 두께가 얇아질수록, 적층 기판의 질량이 가벼워지기 때문에 핸들링성이 향상한다. 한편, 판 두께가 너무 얇으면, 지지 유리 기판 자체의 강도가 저하하여 지지 기판으로서의 기능을 달성하기 어려워진다. 따라서, 판 두께는 바람직하게는 0.1mm 이상, 0.2mm 이상, 0.3mm 이상, 0.4mm 이상, 0.5mm 이상, 0.6mm 이상, 특히 0.7mm 초과이다.
휨량은 바람직하게는 60㎛ 이하, 55㎛ 이하, 50㎛ 이하, 1∼45㎛, 특히 5∼40㎛이다. 휨량이 작을수록, 가공 처리의 정밀도를 높이기 쉬워진다. 특히 배선 정밀도를 높일 수 있기 때문에, 고밀도 배선이 가능하게 된다.
본 발명의 반도체용 지지 유리 기판은 지지 유리 기판의 외주의 일부에 노치부(위치 결정부)를 갖는 것이 바람직하다. 이와 같이 하면, 지지 유리 기판의 노치부에 위치 결정핀 등의 위치 결정 부재를 접촉시켜 지지 유리 기판을 위치 고정하기 쉬워진다. 결과적으로, 반도체 기판과 지지 유리 기판의 위치 맞춤이 용이해진다. 또한, 반도체 기판에도 노치부를 형성하여 위치 결정 부재를 접촉시키면, 반도체 기판과 지지 유리 기판의 위치 맞춤이 더욱 용이해진다.
이 노치부는 모따기 가공되어 있는 것이 바람직하다. 즉, 노치부에 모따기부가 형성되어 있는 것이 바람직하다. 또한, 노치부의 표면이 약액에 의해 에칭 처리되어 미세한 스크래치가 제거되는 것이 바람직하다. 이에 따라, 지지 유리 기판이 노치부에서 파손되는 사태를 방지하기 쉬워진다. 또한, 바람직한 약액은 상술한 대로이다.
본 발명의 반도체용 지지 유리 기판에 있어서, 끝면(노치부를 제외함)은 모따기 가공되어 있는 것이 바람직하다. 즉, 끝면에 모따기부가 형성되어 있는 것이 바람직하다. 또한, 끝면의 표면이 산에 의해 에칭 처리되어 미세한 스크래치가 제거되어 있는 것이 바람직하다. 이에 따라, 지지 유리 기판이 끝면으로부터 파손되는 사태를 방지하기 쉬워진다. 또한, 바람직한 약액은 상술한 대로이다.
본 발명의 반도체용 지지 유리 기판은 휨량을 저감시키는 관점에서, 화학 강화 처리가 되어 있지 않은 것이 바람직하다. 즉, 휨량을 저감시키는 관점에서, 표면에 압축 응력층을 갖지 않는 것이 바람직하다.
본 발명의 반도체용 지지 유리 기판은 다운드로우법, 특히 오버플로우 다운드로우법으로 성형되어 있는 것이 바람직하다. 오버플로우 다운드로우법은 내열성의 홈통 형상 구조물의 양측으로부터 용융 유리를 넘치게 하여 넘친 용융 유리를 홈통 형상 구조물 하측 정단에서 합류시키면서, 하방으로 연신 성형하여 유리 기판을 제조하는 방법이다. 오버플로우 다운드로우법에서는 유리 기판의 표면이 되어야 할 면은 홈통 형상 내화물에 접촉하지 않고, 자유 표면의 상태로 성형된다. 이 때문에, 판 두께가 작은 유리 기판을 제작하기 쉬워짐과 아울러, 소량의 연마에 의해 또는 연마 처리하지 않아도, 전체 판 두께 편차를 2.0㎛ 미만, 특히 1.0㎛ 미만까지 저감시킬 수 있고, 결과적으로 유리 기판의 제조 비용을 저렴화할 수 있다. 또한, 홈통 형상 구조물의 구조나 재질은 소망의 치수나 표면 정밀도를 실현하는 것이면 특별히 한정되지 않는다. 또한, 하향으로의 연신 성형을 행할 때에 힘을 인가하는 방법도 특별히 한정되지 않는다. 예를 들면, 충분히 큰 폭을 갖는 내열성 롤을 유리에 접촉시킨 상태에서 회전시켜 연신하는 방법을 채용해도 좋고, 복수의 한쌍이 된 내열성 롤을 대상 유리의 끝면 근방에만 접촉시켜 연신하는 방법을 채용해도 좋다.
유리 기판의 성형 방법으로서 오버플로우 다운드로우법 이외에도, 예를 들면 슬롯 다운드로우법, 리드로우법, 플로트법 등을 채택할 수도 있다.
본 발명의 반도체용 지지 유리 기판은 오버플로우 다운드로우법으로 성형한 후에, 제 1 표면과 제 2 표면의 전체면이 연마 처리되어 이루어지는 것이 바람직하다. 이와 같이 하면, 전체 판 두께 편차를 2.0㎛ 미만, 1.5㎛ 이하, 1.0㎛ 이하, 특히 0.1∼1.0㎛ 미만으로 규제하기 쉬워진다.
본 발명의 적층 기판은 적어도 반도체 기판과 반도체 기판을 지지하기 위한 반도체용 지지 유리 기판을 구비하는 적층 기판이고, 반도체용 지지 유리 기판이 상기 반도체용 지지 유리 기판인 것을 특징으로 한다. 여기에서, 본 발명의 적층 기판의 기술적 특징(바람직한 구성, 효과)은 본 발명의 반도체용 지지 유리 기판의 기술적 특징과 중복된다. 따라서, 본 명세서에서는 그 중복 부분에 대해서 상세한 기재를 생략한다.
본 발명의 적층 기판은 반도체용 지지 유리 기판의 20∼260℃에 있어서의 평균 열팽창계수가 50×10-7/℃ 이상이고, 또한 반도체 기판이 적어도 밀봉재로 몰딩된 반도체칩을 구비하는 것이 바람직하다. 이와 같이 하면, 지지 유리 기판과 반도체 기판의 열팽창계수를 조정하기 쉬워져 팬 아웃형의 WLP의 제조 공정에 적합하게 적용 가능하게 된다.
본 발명의 적층 기판은 반도체용 지지 유리 기판이 무알칼리 유리이고, 또한 반도체 기판이 실리콘 웨이퍼를 구비하는 것도 바람직하다. 이와 같이 하면, 지지 유리 기판과 반도체 기판의 열팽창계수를 조정하기 쉬워지고, 지지 유리 기판을 백 그라인드 기판에 이용하여 반도체 기판을 박형화하는 공정에 적합해진다.
본 발명의 적층 기판은 반도체 기판과 지지 유리 기판 사이에, 접착층을 갖는 것이 바람직하다. 접착층은 수지인 것이 바람직하고, 예를 들면 열경화성 수지, 광경화성 수지(특히 자외선경화 수지) 등이 바람직하다. 또한, 반도체 패키지의 제조 공정에 있어서의 열처리에 견디는 내열성을 갖는 것이 바람직하다. 이에 따라, 반도체 패키지의 제조 공정에서 접착층이 융해하기 어려워져 가공 처리의 정밀도를 높일 수 있다.
본 발명의 적층 기판은 반도체 기판과 지지 유리 기판 사이에, 보다 구체적으로는 반도체 기판과 접착층 사이에 박리층을 갖는 것, 또는 지지 유리 기판과 접착층 사이에 박리층을 더 갖는 것이 바람직하다. 이와 같이 하면, 반도체 기판에 대하여 소정의 가공 처리를 행한 후에 반도체 기판을 지지 유리 기판으로부터 박리하기 쉬워진다. 반도체 기판의 박리는 생산성의 관점에서, 레이저광 등의 조사 광에 의해 행하는 것이 바람직하다.
박리층은 레이저광 등의 조사 광에 의해 「층내 박리」또는 「계면 박리」가 생기는 재료로 구성된다. 즉, 일정한 강도의 광을 조사하면, 원자 또는 분자에 있어서의 원자간 또는 분자간의 결합력이 소실 또는 감소하여 어블레이션(ablation) 등을 일으켜, 박리를 야기하는 재료로 구성된다. 또한, 조사 광의 조사에 의해 박리층에 포함되는 성분이 기체가 되어 방출되어 분리에 이르는 경우와, 박리층이 광을 흡수하여 기체가 되어 그 증기가 방출되어 분리에 이르는 경우가 있다.
본 발명의 적층 기판에 있어서, 지지 유리 기판은 반도체 기판보다 큰 것이 바람직하다. 이에 따라, 반도체 기판과 지지 유리 기판을 지지할 때에, 양자의 중심 위치가 약간 이간한 경우에도, 지지 유리 기판으로부터 반도체 기판의 가장자리부가 밀려나오기 어려워진다.
도면을 참작하면서, 본 발명을 더 설명한다.
도 1은 본 발명의 적층 기판(1)의 일례를 나타내는 개념 사시도이다. 도 1에서는 적층 기판(1)은 반도체용 지지 유리 기판(10)과 반도체 기판(11)을 구비하고 있다. 반도체용 지지 유리 기판(10)은 반도체 기판(11)의 치수 변화를 방지하기 위해서, 반도체 기판(11)에 점착되어 있다. 반도체용 지지 유리 기판(10)과 반도체 기판(11) 사이에는 박리층(12)과 접착층(13)이 배치되어 있다. 박리층(12)은 반도체용 지지 유리 기판(10)과 접촉하고 있고, 접착층(13)은 반도체 기판(11)과 접촉하고 있다.
도 1에서 알 수 있는 바와 같이, 적층 기판(1)은 반도체용 지지 유리 기판(10), 박리층(12), 접착층(13), 반도체 기판(11)의 순으로 적층 배치되어 있다. 반도체용 지지 유리 기판(10)의 형상은 반도체 기판(11)에 따라 결정되지만, 도 1에서는 반도체용 지지 유리 기판(10) 및 반도체 기판(11)의 형상은 어느 쪽도 대략 원판 형상이다. 박리층(12)은 비정질 실리콘(a-Si) 이외에도, 산화규소, 규산 화합물, 질화규소, 질화알루미늄, 질화티타늄 등을 사용할 수 있다. 박리층(12)은 플라스마 CVD, 졸-겔법에 의한 스핀 코트 등에 의해 형성된다. 접착층(13)은 수지로 구성되어 있고, 예를 들면 각종 인쇄법, 잉크젯법, 스핀코트법, 롤 코팅법 등에 의해 도포 형성된다. 접착층(13)은 박리층(12)에 의해 반도체 기판(11)으로부터 반도체용 지지 유리 기판(10)이 박리된 후 용제 등에 의해 용해 제거된다.
도 2는 팬 아웃형의 WLP의 제조 공정을 나타내는 개념 단면도이다. 도 2a는 지지 부재(20)의 일방의 표면 상에 접착층(21)을 형성한 상태를 나타내고 있다. 필요에 따라서, 지지 부재(20)와 접착층(21) 사이에 박리층을 형성해도 좋다. 다음에, 도 2b에 나타내는 바와 같이 접착층(21) 상에 복수의 반도체칩(22)을 첨부한다. 그 때, 반도체칩(22)의 액티브측의 면을 접착층(21)에 접촉시킨다. 다음에, 도 2c에 나타내는 바와 같이 반도체칩(22)을 수지의 밀봉재(23)로 몰딩한다. 밀봉재(23)는 압축 성형 후의 치수 변화, 배선을 성형할 때의 치수 변화가 적은 재료가 사용된다. 계속해서, 도 2d, e에 나타내는 바와 같이 지지 부재(20)로부터 반도체칩(22)이 몰딩된 반도체 기판(24)을 분리한 후 접착층(25)을 통하여 반도체용 지지 유리 기판(26)과 접착 고정시킨다. 그 때, 반도체 기판(24)의 표면 내, 반도체칩(22)이 매립된 측의 표면과는 반대측의 표면이 반도체용 지지 유리 기판(26)측에 배치된다. 여기에서, 반도체용 지지 유리 기판(26)의 접착층(25)과 접하는 측의 표면과는 반대측의 표면에는 대기압 플라스마 프로세스(소스 CF4, 캐리어 가스 Ar)에 의해 조면화 영역이 형성되어 있다. 이와 같이 하여, 적층 기판(27)을 얻을 수 있다. 또한, 필요에 따라서 접착층(25)과 반도체용 지지 유리 기판(26) 사이에 박리층을 형성해도 좋다. 또한, 얻어진 적층 기판(27)을 반송한 후에, 도 2f에 나타내는 바와 같이 반도체 기판(24)의 반도체칩(22)이 매립된 측의 표면에 배선(28)을 형성한 후 복수의 땜납 범프(29)를 형성한다. 최후에, 반도체용 지지 유리 기판(26)으로부터 반도체 기판(24)을 분리한 후에, 반도체 기판(24)을 반도체칩(22)마다 절단하여 후 패키징 공정에 제공된다(도 2g).
도 3은 반도체용 지지 유리 기판을 백 그라인드 기판에 이용하여 반도체 기판을 박형화하는 공정을 나타내는 개념 단면도이다. 도 3a는 적층 기판(30)을 나타내고 있다. 적층 기판(30)은 반도체용 지지 유리 기판(31), 박리층(32), 접착층(33), 반도체 기판(실리콘 웨이퍼)(34)의 순으로 적층 배치되어 있다. 반도체용 지지 유리 기판(31)의 접착층(34)에 접하는 측의 표면과는 반대측의 표면에는 산 수용액을 사용한 약액 처리에 의해 조면화 영역이 형성되어 있다. 반도체 기판(34)의 접착층(33)에 접하는 측의 표면에는 반도체칩(35)이 포토리소그래피법 등에 의해 복수 형성되어 있다. 도 3b는 반도체 기판(34)을 연마 장치(36)에 의해 박형화하는 공정을 나타내고 있다. 이 공정에 의해, 반도체 기판(34)은 기계적으로 연마 처리되어, 예를 들면 수십㎛까지 박형화된다. 도 3c는 반도체용 지지 유리 기판(31)을 통해서 박리층(32)에 자외광(37)을 조사하는 공정을 나타내고 있다. 이 공정을 거치면, 도 3d에 나타내는 바와 같이 반도체용 지지 유리 기판(31)을 분리하는 것이 가능하게 된다. 분리된 반도체용 지지 유리 기판(31)은 필요에 따라서 재이용된다. 도 3e는 반도체 기판(34)으로부터 접착층(33)을 제거하는 공정을 나타내고 있다. 이 공정을 거치면, 박형화한 반도체 기판(34)을 채취할 수 있다.
실시예
이하, 본 발명을 실시예에 근거하여 설명한다. 또한, 이하의 실시예는 단순한 예시이다. 본 발명은 이하의 실시예에 조금도 한정되지 않는다.
표 1은 본 발명의 실시예(시료 No.1∼4) 및 비교예(시료 No.5, 6)를 나타내고 있다.
Figure 112017054069275-pct00001
<시료 No.1의 조제>
우선, 표 중의 유리 조성이 되도록 유리 원료를 조합한 유리 배치를 백금 도가니에 넣은 후 1500∼1600℃에서 24시간 용융, 청징, 균질화를 행했다. 유리 배치의 용해시에는 백금 스터러를 이용해서 교반하여 균질화를 행했다. 다음에, 용융 유리를 카본판 상에 흘려보내 판 형상으로 성형한 후, 서랭점 부근의 온도에서 30분간 서랭했다.
계속해서, 얻어진 유리 기판을 300mm×300mm×0.8mm 두께로 절단 가공한 후 그 양쪽 표면을 연마 장치에 의해 연마 처리했다. 구체적으로는 유리 기판의 양쪽 표면을 외경이 상위하는 한쌍의 연마 패드를 끼워넣고, 유리 기판과 한쌍의 연마 패드를 함께 회전시키면서 유리 기판의 양쪽 표면을 연마 처리하고, 유리 기판의 양쪽 표면에 원호 형상의 연마 스크래치를 부여했다. 연마 처리시에, 가끔 유리 기판의 일부가 연마 패드로부터 밀려나오도록 제어했다. 또한, 연마 패드는 우레탄제, 연마 처리시에 사용한 연마 슬러리의 평균 입경은 2.5㎛, 연마 속도는 15m/분이었다. 얻어진 각 연마 처리 완료 유리 기판에 대해서, Kobelco Research Institute, Inc. 제작의 Bow/Warp 측정 장치 SBW-331ML/d에 의해 전체 판 두께 편차와 휨량을 측정했다. 그 결과, 전체 판 두께 편차가 각각 0.65㎛이고, 휨량이 각각 35㎛이었다.
또한, 연마 처리 후의 유리 기판 상에 폴리이미드 테이프로 격자상으로 마스킹한 후에, 50℃, 10질량% HCl 수용액에 1시간 침지하여 유리 기판의 표면을 약액 처리했다. 다음에, 약액 처리 후의 유리 기판을 수세하여 폴리이미드 테이프를 박리하고, 재차 수세하여 건조했다.
<시료 No.2의 조제>
우선, 표 중의 유리 조성이 되도록 유리 원료를 조합한 유리 배치를 백금 도가니에 넣은 후 1500∼1600℃에서 24시간 용융, 청징, 균질화를 행했다. 유리 배치의 용해시에서는 백금 스터러를 이용해서 교반하여 균질화를 행했다. 다음에, 용융 유리를 카본판 상에 흘려보내 판 형상으로 성형한 후, 서랭점 부근의 온도에서 30분간 서랭했다.
계속해서, 얻어진 유리 기판을 φ300mm×0.8mm 두께로 절단 가공한 후 그 양쪽 표면을 경면 연마했다. 다음에, 50℃, 5질량% 수산화칼륨 수용액 중에 1시간 침지하여 유리 기판의 양쪽 표면을 약액 처리했다. 다음에, 약액 처리 후 유리 기판을 수세하고 건조했다.
<시료 No.3의 조제>
우선, 표 중의 유리 조성이 되도록 유리 원료를 조합한 유리 배치를 연속 용융로에 투입한 후 1500∼1600℃에서 24시간 용융, 청징, 균질화를 행했다. 다음에, 오버플로우 다운드로우법으로 유리 기판에 성형했다.
계속해서, 얻어진 유리 기판을 φ300mm×0.7mm 두께로 절단 가공한 후 그 양쪽 표면을 연마 장치에 의해 연마 처리했다. 구체적으로는 유리 기판의 양쪽 표면을 외경이 상위하는 한쌍의 연마 패드를 끼워넣고, 유리 기판과 한쌍의 연마 패드를 함께 회전시키면서 유리 기판의 양쪽 표면을 연마 처리하고, 유리 기판의 양쪽 표면에 원호 형상의 연마 스크래치를 부여했다. 연마 처리시에, 가끔 유리 기판의 일부가 연마 패드로부터 밀려나오도록 제어했다. 또한, 연마 패드는 우레탄제, 연마 처리시에 사용한 연마 슬러리의 평균 입경은 2.5㎛, 연마 속도는 15m/분이었다. 얻어진 각 연마 처리 완료 유리 기판에 대해서, Kobelco Research Institute, Inc. 제작의 Bow/Warp 측정 장치 SBW-331ML/d에 의해 전체 판 두께 편차와 휨량을 측정했다. 그 결과, 전체 판 두께 편차가 각각 0.45㎛이고, 휨량이 각각 25㎛이었다.
<시료 No.4의 조제>
우선, 표 중의 유리 조성이 되도록 유리 원료를 조합한 유리 배치를 백금 도가니에 넣은 후 1500∼1600℃에서 24시간 용융, 청징, 균질화를 행했다. 유리 배치의 용해시에는 백금 스터러를 이용해서 교반하여 균질화를 행했다. 다음에, 용융 유리를 카본판 상에 흘려보내 판 형상으로 성형한 후 서랭점 부근의 온도에서 30분간 서랭했다.
계속해서, 얻어진 유리 기판을 300mm×400mm×1.0mm 두께로 절단 가공한 후 그 양쪽 표면을 경면 연마했다. 또한, 경면 연마 후의 유리 기판 상에 폴리이미드 테이프로 스트라이프상으로 마스킹한 후에, 반응성 가스로서 CF4, 캐리어 가스로서 Ar를 사용한 대기압 플라스마처리를 행했다. 다음에, 대기압 플라스마처리를 행한 후 유리 기판을 수세하여 폴리이미드 테이프를 박리하고, 재차 수세하여 건조했다.
<시료 No.5의 조제>
우선, 표 중의 유리 조성이 되도록 유리 원료를 조합한 유리 배치를 연속 용융로에 투입한 후 1500∼1600℃로 24시간 용융, 청징, 균질화를 행했다. 다음에, 오버플로우 다운드로우법으로 유리 기판에 성형했다. 계속해서, 얻어진 유리 기판을 φ300mm×0.7mm 두께로 절단 가공했다.
<시료 No.6의 조제>
우선, 표 중의 유리 조성이 되도록 유리 원료를 조합한 유리 배치를 연속 용융로에 투입한 후 1500∼1600℃에서 24시간 용융, 청징, 균질화를 행했다. 다음에, 롤아웃법으로 유리 기판에 성형했다. 계속해서, 얻어진 유리 기판을 φ300mm×0.7mm 두께로 절단 가공한 후 그 양쪽 표면을 연마 장치에 의해 연마 처리했다.
얻어진 각 유리 기판에 대해서, 30∼380℃의 온도 범위에 있어서의 평균 열팽창계수(α30∼380), 조면화 영역의 면적, 표면 조도(Ra), 표면 조도(Rmax), 대전량 및 마이크로 크랙에 대해서 평가했다. 그 결과를 표 1에 나타낸다.
30∼380℃의 온도 범위에 있어서의 평균 열팽창계수(α30 ∼ 380)는 딜라토미터로 측정한 값이다.
표면 조도(Ra, Rmax)는 주사형 프로브 현미경(Bruker Corporation 제작의 Dimension Icon)을 이용하여 5㎛×5㎛의 면적에서 측정한 것이다. 구체적으로는 유리 기판의 면내 중앙부와 가장자리부(유리 기판의 끝면으로부터 약 50mm 내측의 부분)의 9군데에 대해서, 5㎛×5㎛의 면적에서 표면 조도(Ra, Rmax)를 각각 측정하여 그 평균값을 표기한 것이다. 또한, 시료 No.5 이외의 시료에 대해서는 조면화 영역에 대해서 표면 조도(Ra, Rmax)를 측정했다.
대전량의 평가에는 도 4a 및 도 4b에 나타내는 바와 같은 장치를 사용했다. 이 장치는 이하의 구성을 갖고 있다.
유리 기판(40)의 지지대(41)는 유리 기판(4) 모퉁이를 지지하는 테프론(등록상표)제의 패드(42)를 구비하고 있다. 또한, 지지대(41)에는 승강 자재인 금속 알루미늄제의 플레이트(43)가 설치되어 있고, 플레이트(43)를 상하시킴으로써 유리 기판(40)과 플레이트(43)을 접촉, 박리시켜 유리 기판(40)을 대전시킬 수 있다. 또한, 플레이트(43)는 어스되어 있다. 또한, 플레이트(43)에는 구멍(도시되지 않음)이 형성되어 있고, 이 구멍이 다이어프램형의 진공 펌프(도시되지 않음)에 접속되어 있다. 진공 펌프를 구동시키면, 플레이트(43)의 구멍으로부터 공기가 흡인되고, 이것에 의해 유리 기판(40)을 플레이트(43)에 진공 흡착시킬 수 있다. 또한, 유리 기판(40)의 상방 10mm의 위치에는 표면 전위계(44)가 설치되고, 이것에 의해 유리 기판(40) 중앙부에 발생하는 대전량을 연속 측정할 수 있다. 또한, 유리 기판(40)의 상방에는 이오나이저 부착 에어건(45)이 설치되어 있고, 이것에 의해 유리 기판(40)의 대전을 서서히 대전시킬 수 있다. 또한, 이 장치의 플레이트(43)의 사이즈는 φ150mm의 원이다.
이 장치를 이용하여 대전량을 측정하는 방법을 설명한다. 또한, 실험은 20℃±1℃, 습도 40％±1%의 환경에서 행한다. 이 대전량은 분위기, 대기 중의 습도의 영향을 받아 크게 변화함으로, 특히 습도의 관리에 유의할 필요가 있다.
(1) 유리 기판(40)의 조면화 영역을 갖는 표면을 하측으로 하여 지지대(41)에 적재한다. 또한, 양쪽 표면에 조면화 영역을 갖지 않는 경우에는 어느 쪽의 표면이 하측이어도 좋다.
(2) 이오나이저 부착 에어건(45)에 의해, 유리 기판(40)을 10V 이하로 제전한다.
(3) 플레이트(43)를 상승시켜 유리 기판(40)에 접촉시킴과 아울러 진공 흡착시켜 플레이트(43)와 유리 기판(40)을 30초간 밀착시킨다.
(4) 플레이트(43)를 하강시킴으로써 유리 기판(40)을 박리하고, 유리 기판(40) 중앙부에서 발생하는 대전량을 표면 전위계로 연속적으로 측정한다.
(5) (3)과 (4)을 반복하고, 합계 5회의 대전량의 평가를 연속하여 행한다.
(6) 각 측정에서 있어서의 최대 대전량을 구하고, 이들을 적산하여 대전량이라고 한다.
마이크로 크랙은 유리 기판 내를 관찰하여, 마이크로 크랙이 거의 없는 것을 「○」, 마이크로 크랙이 많이 존재하는 것을 「×」라고 평가한 것이다.
표 1로부터 명백히 나타내는 바와 같이, 시료 No.1∼4는 조면화 영역의 표면 조도가 적정하기 때문에 대전량과 마이크로 크랙의 평가가 양호했다. 따라서, 시료 No.1∼4는 반도체용 지지 유리 기판으로서 적합하게 사용 가능하다고 생각된다. 한편, 시료 No.5는 표면이 너무 평활하기 때문에, 대전량이 컸다. 또한, 시료 No.6은 표면이 너무 거칠기 때문에, 마이크로 크랙의 평가가 불량했다.
1, 27, 30 적층 기판
10, 26, 31, 40 반도체용 지지 유리 기판(유리 기판)
11, 24, 34 반도체 기판 12, 32 박리층
13, 21, 25, 33 접착층 20 지지 부재
22, 35 반도체칩 23 밀봉재
28 배선 29 땜납 범프
36 연마 장치 37 자외광
41 지지대 42 패드
43 플레이트 44 표면 전위계
45 에어건

Claims (10)

  1. 반도체 기판을 적층시키는 측이 되는 제 1 표면과 제 1 표면과는 반대측의 표면인 제 2 표면을 갖고, 제 1 표면 및 제 2 표면의 양방에, 표면 조도(Ra)가 0.3nm 이상, 또한 표면 조도(Rmax)가 100nm 이하가 되는 조면화 영역을 갖는 것을 특징으로 하는 반도체용 지지 유리 기판.
  2. 제 1 항에 있어서,
    조면화 영역이 면적비로 제 2 표면의 5% 이상으로 형성되어 있는 것을 특징으로 하는 반도체용 지지 유리 기판.
  3. 제 1 항 또는 제 2 항에 있어서,
    조면화 영역 내에, 원호 형상의 연마 스크래치가 존재하는 것을 특징으로 하는 반도체용 지지 유리 기판.
  4. 제 1 항 또는 제 2 항에 있어서,
    전체 판 두께 편차가 3.0㎛ 이하인 것을 특징으로 하는 반도체용 지지 유리 기판.
  5. 제 1 항 또는 제 2 항에 있어서,
    판 두께가 2.0mm 미만이고, 또한 휨량이 60㎛ 이하인 것을 특징으로 하는 반도체용 지지 유리 기판.
  6. 적어도 반도체 기판과 반도체 기판을 지지하기 위한 반도체용 지지 유리 기판을 구비하는 적층 기판으로서,
    반도체용 지지 유리 기판이 제 1 항 또는 제 2 항에 기재된 반도체용 지지 유리 기판인 것을 특징으로 하는 적층 기판.
  7. 제 6 항에 있어서,
    반도체용 지지 유리 기판의 20∼260℃에 있어서의 평균 열팽창계수가 50×10-7/℃ 이상이고, 또한 반도체 기판이 적어도 밀봉재로 몰딩된 반도체칩을 구비하는 것을 특징으로 하는 적층 기판.
  8. 제 6 항에 있어서,
    반도체용 지지 유리 기판이 무알칼리 유리이고, 또한 반도체 기판이 실리콘 웨이퍼를 구비하는 것을 특징으로 하는 적층 기판.
  9. 삭제
  10. 삭제
KR1020177015503A 2015-03-10 2016-02-29 반도체용 지지 유리 기판 및 이것을 사용한 적층 기판 KR102419729B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020227023203A KR102508645B1 (ko) 2015-03-10 2016-02-29 반도체용 지지 유리 기판 및 이것을 사용한 적층 기판

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2015-046782 2015-03-10
JP2015046782 2015-03-10
PCT/JP2016/056076 WO2016143583A1 (ja) 2015-03-10 2016-02-29 半導体用支持ガラス基板及びこれを用いた積層基板

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020227023203A Division KR102508645B1 (ko) 2015-03-10 2016-02-29 반도체용 지지 유리 기판 및 이것을 사용한 적층 기판

Publications (2)

Publication Number Publication Date
KR20170124524A KR20170124524A (ko) 2017-11-10
KR102419729B1 true KR102419729B1 (ko) 2022-07-12

Family

ID=56880031

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020177015503A KR102419729B1 (ko) 2015-03-10 2016-02-29 반도체용 지지 유리 기판 및 이것을 사용한 적층 기판
KR1020227023203A KR102508645B1 (ko) 2015-03-10 2016-02-29 반도체용 지지 유리 기판 및 이것을 사용한 적층 기판

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020227023203A KR102508645B1 (ko) 2015-03-10 2016-02-29 반도체용 지지 유리 기판 및 이것을 사용한 적층 기판

Country Status (5)

Country Link
JP (2) JP6663596B2 (ko)
KR (2) KR102419729B1 (ko)
CN (2) CN107108344A (ko)
TW (1) TWI665170B (ko)
WO (1) WO2016143583A1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018095514A (ja) * 2016-12-14 2018-06-21 日本電気硝子株式会社 支持ガラス基板及びこれを用いた積層体
TWI771375B (zh) * 2017-02-24 2022-07-21 美商康寧公司 高寬高比玻璃晶圓
SG11201907847WA (en) * 2017-02-28 2019-09-27 Corning Inc Glass article with reduced thickness variation, method for making and apparatus therefor
WO2018207794A1 (ja) * 2017-05-12 2018-11-15 Ａｇｃ株式会社 ガラス基板、およびガラス基板の製造方法
JP7045647B2 (ja) * 2017-11-13 2022-04-01 日本電気硝子株式会社 ガラス基板
JP7115932B2 (ja) * 2018-08-14 2022-08-09 株式会社ディスコ 被加工物の加工方法
JP2020131552A (ja) * 2019-02-20 2020-08-31 株式会社東芝 キャリアおよび半導体装置の製造方法
CN110677932B (zh) * 2019-09-10 2021-06-25 博宇（天津）半导体材料有限公司 一种陶瓷加热器支撑基体及陶瓷加热器
WO2022019211A1 (ja) * 2020-07-22 2022-01-27 日産化学株式会社 積層体、剥離剤組成物及び加工された半導体基板の製造方法
KR20240023733A (ko) 2022-08-16 2024-02-23 에이치엘만도 주식회사 코일 조립체 및 이를 포함하는 전자제어장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004258380A (ja) 2003-02-26 2004-09-16 Toshiba Corp 表示装置および表示装置用透明基板の製造方法
JP2010245084A (ja) * 2009-04-01 2010-10-28 Sanyo Electric Co Ltd 半導体装置及びその製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3616610B2 (ja) * 1998-08-19 2005-02-02 Ｈｏｙａ株式会社 磁気記録媒体用ガラス基板、磁気記録媒体及びそれらの製造方法
JP4378769B2 (ja) * 2003-09-18 2009-12-09 日本電気硝子株式会社 ガラス基板
JP2009013046A (ja) * 2007-06-05 2009-01-22 Asahi Glass Co Ltd ガラス基板表面を加工する方法
JP2010070415A (ja) * 2008-09-18 2010-04-02 Tokyo Ohka Kogyo Co Ltd 加工ガラス基板の製造方法
JP5780487B2 (ja) * 2009-06-01 2015-09-16 日本電気硝子株式会社 ガラス基板の製造方法
US9676649B2 (en) * 2011-08-26 2017-06-13 Corning Incorporated Glass substrates with strategically imprinted B-side features and methods for manufacturing the same
US9082764B2 (en) * 2012-03-05 2015-07-14 Corning Incorporated Three-dimensional integrated circuit which incorporates a glass interposer and method for fabricating the same
KR101522452B1 (ko) * 2012-04-17 2015-05-21 아반스트레이트 가부시키가이샤 디스플레이용 글래스 기판의 제조 방법, 글래스 기판 및 디스플레이용 패널
CN103373818B (zh) * 2012-04-17 2017-05-17 安瀚视特控股株式会社 显示器用玻璃基板的制造方法、玻璃基板以及显示器用面板
JP5911750B2 (ja) * 2012-05-14 2016-04-27 アルバック成膜株式会社 ウェハ支持体およびその製造方法
JP5399542B2 (ja) * 2012-08-08 2014-01-29 富士通株式会社 半導体装置の製造方法
JP2014201446A (ja) * 2013-03-31 2014-10-27 ＡｖａｎＳｔｒａｔｅ株式会社 ディスプレイ用ガラス基板及びその製造方法、並びにディスプレイ用パネルの製造方法
CN105009253B (zh) * 2013-04-04 2017-11-14 富士电机株式会社 半导体器件的制造方法
KR102144705B1 (ko) * 2013-05-24 2020-08-14 니폰 덴키 가라스 가부시키가이샤 강화 유리판의 제조 방법
JP6593669B2 (ja) * 2013-09-12 2019-10-23 日本電気硝子株式会社 支持ガラス基板及びこれを用いた搬送体
JP6674147B2 (ja) * 2014-09-25 2020-04-01 日本電気硝子株式会社 支持ガラス基板及びこれを用いた積層体

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004258380A (ja) 2003-02-26 2004-09-16 Toshiba Corp 表示装置および表示装置用透明基板の製造方法
JP2010245084A (ja) * 2009-04-01 2010-10-28 Sanyo Electric Co Ltd 半導体装置及びその製造方法

Also Published As

Publication number Publication date
KR20220101754A (ko) 2022-07-19
JP2020037512A (ja) 2020-03-12
JPWO2016143583A1 (ja) 2018-02-22
CN107108344A (zh) 2017-08-29
TW201704181A (zh) 2017-02-01
JP6930570B2 (ja) 2021-09-01
KR20170124524A (ko) 2017-11-10
CN118125713A (zh) 2024-06-04
JP6663596B2 (ja) 2020-03-13
WO2016143583A1 (ja) 2016-09-15
TWI665170B (zh) 2019-07-11
KR102508645B1 (ko) 2023-03-10

Similar Documents

Publication Publication Date Title
KR102419729B1 (ko) 반도체용 지지 유리 기판 및 이것을 사용한 적층 기판
JP5794325B2 (ja) 電子デバイス用ガラス基板の製造方法、及び、電子デバイス用カバーガラスの製造方法
US10442729B2 (en) Glass sheet
KR102270441B1 (ko) 지지 유리 기판 및 이것을 사용한 적층체
JP6741214B2 (ja) 支持ガラス基板及びこれを用いた積層体
KR102588111B1 (ko) 지지 유리 기판의 제조 방법
US10737965B2 (en) Method of manufacturing glass sheet
JP6763124B2 (ja) 積層体及びこれを用いた半導体パッケージの製造方法
KR102509782B1 (ko) 지지 유리 기판 및 이것을 사용한 적층체
JP2016117641A (ja) 支持ガラス基板及びこれを用いた積層体
JP6593676B2 (ja) 積層体及び半導体パッケージの製造方法
WO2019021672A1 (ja) 支持ガラス基板及びこれを用いた積層基板
JP2020045281A (ja) ガラス板
JP2019001698A (ja) 支持ガラス基板の製造方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant