KR102390492B1 - 적층형 인덕터 - Google Patents
적층형 인덕터 Download PDFInfo
- Publication number
- KR102390492B1 KR102390492B1 KR1020190032019A KR20190032019A KR102390492B1 KR 102390492 B1 KR102390492 B1 KR 102390492B1 KR 1020190032019 A KR1020190032019 A KR 1020190032019A KR 20190032019 A KR20190032019 A KR 20190032019A KR 102390492 B1 KR102390492 B1 KR 102390492B1
- Authority
- KR
- South Korea
- Prior art keywords
- internal electrode
- ceramic layer
- disposed
- electrode
- horizontal
- Prior art date
Links
- 239000000919 ceramic Substances 0.000 claims abstract description 127
- 238000000034 method Methods 0.000 claims description 10
- 229910000859 α-Fe Inorganic materials 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 110
- 238000007639 printing Methods 0.000 description 8
- 230000000149 penetrating effect Effects 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000005336 cracking Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 229910052742 iron Inorganic materials 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 239000000843 powder Substances 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229910017518 Cu Zn Inorganic materials 0.000 description 1
- 229910017752 Cu-Zn Inorganic materials 0.000 description 1
- 229910017943 Cu—Zn Inorganic materials 0.000 description 1
- 229910009369 Zn Mg Inorganic materials 0.000 description 1
- 229910007573 Zn-Mg Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- TVZPLCNGKSPOJA-UHFFFAOYSA-N copper zinc Chemical compound [Cu].[Zn] TVZPLCNGKSPOJA-UHFFFAOYSA-N 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F17/0013—Printed inductances with stacked layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/04—Fixed inductances of the signal type with magnetic core
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/28—Coils; Windings; Conductive connections
- H01F27/29—Terminals; Tapping arrangements for signal inductances
- H01F27/292—Surface mounted devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F17/0013—Printed inductances with stacked layers
- H01F2017/002—Details of via holes for interconnecting the layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F2017/0066—Printed inductances with a magnetic layer
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Coils Or Transformers For Communication (AREA)
Abstract
본 발명의 실시예에 따른 적층형 인덕터는 세라믹 구조물 및 상기 세라믹 구조물 내에 배치된 내부 전극 구조체를 포함하되, 상기 내부 전극 구조체는, 제 1 비아, 제 1 단부 및 제 2 단부를 포함하는 제 1 내부 전극, 상기 제 1 단부는 상기 제 1 비아의 상면과 접촉하고, 상기 제 1 내부 전극은 상기 제 1 단부로부터 상기 제 2 단부로 일 방향으로 회전하고, 상기 제 1 내부 전극의 상기 제 2 단부의 상면과 접촉하는 제 2 비아 및 제 3 단부 및 제 4 단부를 포함하는 제 2 내부 전극, 상기 제 3 단자는 상기 제 2 비아의 상면과 접촉하고, 상기 제 2 내부 전극은 상기 제 3 단부로부터 상기 제 4 단부로 상기 일 방향으로 회전하되, 상기 제 1 단부와 상기 제 2 단부 사이의 상기 제 1 내부 전극의 일부분과 상기 제 3 단부와 상기 제 4 단부 사이의 상기 제 2 내부 전극의 일부분은 수직으로 중첩하지 않을 수 있다.
Description
본 발명은 적층형 인덕터에 관한 것으로, 더욱 상세하게는 신뢰성이 보다 향상된 적층형 인덕터에 관한 것이다.
인덕터 소자는 저항, 커패시터와 더불어 전자 회로를 이루는 중요한 수동 소자 중의 하나로, 주로 전자기기 내 DC-DC 컨버터와 같은 전원회로에 사용되며, 또는 노이즈(noise)를 제거하거나 LC 공진 회로를 이루는 부품으로 폭넓게 사용되고 있다. 이중에서도 특히, 최근 스마트폰 및 테블릿 PC 등에서 통신, 카메라, 게임등의 멀티 구동이 요구됨에 따라 전류의 손실을 줄이고 효율성을 높이기 위한 파워 인덕터의 사용이 증가되고 있다.
한편, IT 기술의 발전과 더불어 전자기기의 소형화 및 박막화가 가속화되고 있고, 이에 따라, PCB 기판 역시 얇아지면서 여기에 실장되는 각종 소자 역시 소형화되고 있다. 이와 같은 추세에 따라, 파워 인덕터를 비롯한 각종 인덕터 소자 또한 그 크기가 소형화되어 가고 있으며, 이와 동시에 동일 수준 이상의 인덕턴스 구현 및 전류 소모의 효율성을 높이기 위하여 직류저항(Rdc) 특성 및 Q특성의 개선이 절실히 요구되고 있는 실정이다.
본 발명이 해결하고자 하는 과제는 신뢰성이 보다 향상된 적층형 인덕터를 제공하는데 있다.
본 발명이 해결하고자 하는 과제는 전기적 특성이 보다 향상된 적층형 인덕터를 제공하는데 있다.
본 발명이 해결하고자 하는 과제는 이상에서 언급한 과제에 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본 발명의 실시예에 따른 적층형 인덕터는 세라믹 구조물 및 상기 세라믹 구조물 내에 배치된 내부 전극 구조체를 포함하되, 상기 내부 전극 구조체는, 제 1 비아, 제 1 단부 및 제 2 단부를 포함하는 제 1 내부 전극, 상기 제 1 단부는 상기 제 1 비아의 상면과 접촉하고, 상기 제 1 내부 전극은 상기 제 1 단부로부터 상기 제 2 단부로 일 방향으로 회전하고, 상기 제 1 내부 전극의 상기 제 2 단부의 상면과 접촉하는 제 2 비아 및 제 3 단부 및 제 4 단부를 포함하는 제 2 내부 전극, 상기 제 3 단자는 상기 제 2 비아의 상면과 접촉하고, 상기 제 2 내부 전극은 상기 제 3 단부로부터 상기 제 4 단부로 상기 일 방향으로 회전하되, 상기 제 1 단부와 상기 제 2 단부 사이의 상기 제 1 내부 전극의 일부분과 상기 제 3 단부와 상기 제 4 단부 사이의 상기 제 2 내부 전극의 일부분은 수직으로 중첩하지 않을 수 있다.
본 발명의 실시예에 따르면, 내부 전극 구조체가 수직으로 중첩되지 않도록 회전하면서 감기므로, 제 1 내지 제 7 세라믹 층들과 내부 전극 구조체 간의 상이한 수축률로 인해 내부 전극 구조체의 제 1 내지 제 3 내부 전극들 간의 쇼트, 층간 갈라짐 또는 휘어짐 현상을 방지할 수 있다.
본 발명의 실시예에 따르면, 내부 전극들을 수평 전극들과 수평 전극들 사이의 세라믹층을 관통하는 수직 내부 전극들로 구성하여, 내부 전극들이 높은 종횡비를 갖도록 형성할 수 있다. 이에 따라, 인덕터의 전기적 특성을 보다 향상할 수 있다.
도 1은 본 발명의 실시예에 따른 적층형 인덕터를 나타낸 사시도이다.
도 2는 본 발명의 실시예에 따른 적층형 인덕터를 나타낸 평면도이다.
도 3은 본 발명의 실시예에 따른 적층형 인덕터를 나타낸 것으로, 도 2의 Ⅰ-Ⅰ'선 방향으로 자른 단면도이다.
도 4는 본 발명의 실시예에 따른 적층형 인덕터를 나타낸 사시도이다.
도 5는 본 발명의 실시예에 따른 적층형 인덕터를 나타낸 평면도이다.
도 6은 본 발명의 실시예에 따른 적층형 인덕터를 나타낸 단면도이다.
도 7은 본 발명의 실시예에 따른 적층형 인덕터를 나타낸 단면도이다.
도 2는 본 발명의 실시예에 따른 적층형 인덕터를 나타낸 평면도이다.
도 3은 본 발명의 실시예에 따른 적층형 인덕터를 나타낸 것으로, 도 2의 Ⅰ-Ⅰ'선 방향으로 자른 단면도이다.
도 4는 본 발명의 실시예에 따른 적층형 인덕터를 나타낸 사시도이다.
도 5는 본 발명의 실시예에 따른 적층형 인덕터를 나타낸 평면도이다.
도 6은 본 발명의 실시예에 따른 적층형 인덕터를 나타낸 단면도이다.
도 7은 본 발명의 실시예에 따른 적층형 인덕터를 나타낸 단면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예를 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전문에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 '포함한다(comprises)' 및/또는 '포함하는(comprising)'은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
또한, 본 명세서에서 기술하는 실시예들은 본 발명의 이상적인 예시도인 단면도 및/또는 평면도들을 참고하여 설명될 것이다. 도면들에 있어서, 막 및 영역들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. 따라서, 제조 기술 및/또는 허용 오차 등에 의해 예시도의 형태가 변형될 수 있다. 따라서, 본 발명의 실시예들은 도시된 특정 형태로 제한되는 것이 아니라 제조 공정에 따라 생성되는 형태의 변화도 포함하는 것이다. 예를 들면, 직각으로 도시된 식각 영역은 라운드지거나 소정 곡률을 가지는 형태일 수 있다. 따라서, 도면에서 예시된 영역들은 개략적인 속성을 가지며, 도면에서 예시된 영역들의 모양은 소자의 영역의 특정 형태를 예시하기 위한 것이며 발명의 범주를 제한하기 위한 것이 아니다.
도 1은 본 발명의 실시예에 따른 적층형 인덕터를 나타낸 사시도이다. 도 2는 본 발명의 실시예에 따른 적층형 인덕터를 나타낸 평면도이다. 도 3은 본 발명의 실시예에 따른 적층형 인덕터를 나타낸 것으로, 도 2의 Ⅰ-Ⅰ'선 방향으로 자른 단면도이다.
도 1, 도 2, 및 도 3을 참조하면, 인턱터(1000)는 내부 전극 구조체(100), 제 1 외부 단자(200), 제 2 외부 단자(300), 및 세라믹 구조물(400)을 포함할 수 있다. 내부 전극 구조체(100)는 제 1 내지 제 3 내부 전극들(111, 113, 115) 및 제 1 내지 제 3 비아들(121, 123, 125)을 포함할 수 있다. 내부 전극 구조체(100)가 세라믹 구조물(400) 내에 배치될 수 있다. 제 1 내지 제 3 내부 전극들(111, 113, 115) 및 제 1 내지 제 3 비아들(121, 123, 125)은 전기 전도성이 우수한 금속 물질을 포함할 수 있다. 예를 들어, 제 1 내지 제 3 내부 전극들(111, 113, 115) 및 제 1 내지 제 3 비아들(121, 123, 125)은 Ni, Al, Fe, Cu, Ti, Cr, Ag, Pd 및 Pt 중 적어도 하나를 포함할 수 있다. 세라믹 구조물(400)은 차례로 적층된 제 1 내지 제 7 세라믹 층들(400a, 400b, 400c, 400d, 400e, 400f, 400g)을 포함할 수 있다. 제 1 내지 제 7 세라믹 층들(400a, 400b, 400c, 400d, 400e, 400f, 400g)은 페라이트 세라믹 물질을 포함할 수 있다. 제 1 내지 제 7 세라믹 층들(400a, 400b, 400c, 400d, 400e, 400f, 400g)은 예를 들어, Cu-Zn계 페라이트 분말 또는 Ni-Cu-Zn-Mg계 페라이트 분말을 포함할 수 있다. 제 1 및 제 2 외부 단자들(200, 300)은 전기 전도성이 우수한 금속 물질을 포함할 수 있다. 예를 들어, 제 1 및 제 2 외부 단자들(200, 300)은 Ni, Al, Fe, Cu, Ti, Cr, Ag, Pd 및 Pt 중 적어도 하나를 포함할 수 있다.
제 2 세라믹 층(400b)이 제 1 세라믹 층(400a)의 상면 상에 배치될 수 있다. 제 1 내부 전극(111)이 제 2 세라믹 층(400b) 내에 배치될 수 있다. 제 1 내부 전극(111)은 제 2 세라믹 층(400b)을 관통할 수 있다. 제 1 내부 전극(111)의 두께는 제 2 세라믹 층(400b)의 두께와 실질적으로 동일할 수 있다. 제 1 내부 전극(111)은 제 1 단부(111a) 및 제 2 단부(111b)를 포함할 수 있다. 평면적 관점에서, 제 1 내부 전극(111)은 제 1 내부 전극(111)의 제 1 단부(111a)로부터 제 2 단부(111b)로 일 방향으로 반바퀴 회전할 수 있다. 제 1 단부(111a) 및 제 2 단부(111b)는 서로 마주보며 배치될 수 있다. 제 1 비아(121)가 제 1 내부 전극(111)의 제 1 단부(111a) 상에 배치될 수 있다. 제 1 비아(121)는 제 1 내부 전극(111)의 제 1 단부(111a)와 접촉할 수 있다. 예를 들어, 제 1 비아(121)는 제 1 내부 전극(111)의 제 1 단부(111a)의 상면과 접촉할 수 있다. 제 1 비아(121)는 제 1 내부 전극(111) 및 제 1 외부 단자(200) 사이를 전기적으로 연결할 수 있다. 도면에 도시하지 않았으나, 제 1 비아(121)는 제 1 내지 제 7 세라믹 층들(400a, 400b, 400c, 400d, 400e, 400f, 400g)을 관통할 수 있다. 제 1 외부 단자(200)는 제 1 비아(121)의 상면 상에 배치될 수 있다. 제 1 외부 단자(200)의 일부는 제 1 내지 제 7 세라믹 층들(400a, 400b, 400c, 400d, 400e, 400f, 400g)에 의해 노출될 수 있다. 제 1 외부 단자(200)은 외부 장치(예를 들어, 인쇄회로기판(PCB))와 연결될 수 있다.
제 3 세라믹 층(400c)이 제 2 세라믹 층(400b)의 상면 상에 배치될 수 있다. 제 3 세라믹 층(400c)은 제 2 세라믹 층(400b)의 상면 및 제 1 내부 전극(111)의 상면을 덮을 수 있다. 제 2 비아(123)가 제 3 세라믹 층(400c) 내에 배치될 수 있다. 제 2 비아(123)는 제 3 세라믹 층(400c)의 일부를 관통할 수 있다. 제 2 비아(123)는 제 1 내부 전극(111)의 제 2 단부(111b)와 접촉할 수 있다. 예를 들어, 제 2 비아(123)는 제 1 내부 전극(111)의 제 2 단부(111b)의 상면과 접촉할 수 있다.
제 4 세라믹 층(400d)이 제 3 세라믹 층(400c)의 상면 상에 배치될 수 있다. 제 4 세라믹 층(400d)은 제 3 세라믹 층(400c)의 상면을 덮을 수 있다. 제 2 내부 전극(113)이 제 4 세라믹 층(400d) 내에 배치될 수 있다. 제 2 내부 전극(113)은 제 4 세라믹 층(400d)의 일부를 관통할 수 있다. 제 2 내부 전극(113)의 두께는 제 4 세라믹 층(400d)의 두께와 실질적으로 동일할 수 있다. 제 2 내부 전극(113)은 제 1 단부(111a) 및 제 2 단부(113b)를 포함할 수 있다. 평면적 관점에서, 제 2 내부 전극(113)은 제 2 내부 전극(113)의 제 1 단부(113a)로부터 제 2 단부(113b)로 일 방향으로 반바퀴 회전할 수 있다. 제 2 내부 전극(113)의 제 1 단부(113a) 및 제 2 내부 전극(113)의 제 2 단부(113b)는 서로 마주보며 배치될 수 있다. 제 2 내부 전극(113)의 제 1 단부(113a)는 제 2 비아(123)의 상면 상에 배치될 수 있다. 제 2 내부 전극(113)의 제 1 단부(113a)는 제 2 비아(123)의 상면과 접촉할 수 있다. 제 2 비아(123)는 제 1 내부 전극(111)과 제 2 내부 전극(113) 사이를 전기적으로 연결할 수 있다.
일 예에 있어서, 제 1 내부 전극(111)과 제 2 내부 전극(113)은 수직으로 중첩되지 않을 수 있다. 예를 들어, 제 1 내부 전극(111)의 제 1 단부(111a)와 제 2 단부(111b) 사이의 제 1 내부 전극(111)의 일부분(111c)은 제 2 내부 전극(113)의 제 1 단부(113a)와 제 2 내부 전극(113)의 제 2 단부(113b) 사이의 제 2 내부 전극(113)의 일부분(113c)과 수직으로 중첩하지 않을 수 있다.
제 5 세라믹 층(400e)이 제 4 세라믹 층(400d)의 상면 상에 배치될 수 있다. 제 5 세라믹 층(400e)은 제 2 내부 전극(113)의 상면을 덮을 수 있다. 제 3 비아(125)가 제 5 세라믹 층(400e) 내에 배치될 수 있다. 제 3 비아(125)는 제 5 세라믹 층(400e)의 일부를 관통할 수 있다. 제 3 비아(125)는 제 2 내부 전극(113)의 제 2 단부(113b)의 상면 상에 배치될 수 있다. 제 3 비아(125)는 제 2 내부 전극(113)의 제 2 단부(113b)의 상면과 접촉할 수 있다. 제 3 비아(125)는 제 1 내부 전극(111)의 내측면에 인접하게 배치될 수 있다.
제 6 세라믹 층(400f)이 제 5 세라믹 층(400e)의 상면 상에 배치될 수 있다. 제 6 세라믹 층(400f)은 제 5 세라믹 층(400e)의 상면을 덮을 수 있다. 제 3 내부 전극(115)이 제 6 세라믹 층(400f) 내에 배치될 수 있다. 제 3 내부 전극(115)은 제 6 세라믹 층(400f)을 관통할 수 있다. 제 3 내부 전극(115)의 두께는 제 6 세라믹 층(400f)의 두께와 실질적으로 동일할 수 있다. 제 3 내부 전극(115)은 제 1 단부(115a) 및 제 2 단부(115b)를 포함할 수 있다. 제 3 내부 전극(115)의 제 1 단부(115a)는 제 3 비아(125)의 상면 상에 배치될 수 있다. 제 3 내부 전극(115)의 제 1 단부(115a)는 제 3 비아(125)의 상면과 접촉할 수 있다. 제 3 비아(125)는 제 2 내부 전극(113)과 제 3 내부 전극(115) 사이를 전기적으로 연결할 수 있다. 평면적 관점에서, 제 3 내부 전극(115)은 제 3 내부 전극(115)의 제 1 단부(115a)로부터 제 2 단부(115b)로 일 방향으로 반바퀴 회전할 수 있다.
일 예에 있어서, 평면적 관점에서, 제 3 내부 전극(115)의 제 1 단부(115a)와 제 3 내부 전극(115)의 제 2 단부(115b) 사이에 배치된 제 3 내부 전극(115)의 일부분(115c)은 제 1 및 제 2 내부 전극들(111, 113)의 내측면들에 인접하게 배치될 수 있다. 제 3 내부 전극(115)의 일부분(115c)은 제 1 내부 전극(111)의 일부분(111c) 및 제 2 내부 전극(113)의 일부분(113c)과 수직으로 중첩하지 않을 수 있다. 제 3 내부 전극(115)의 일부분(115c)은 세라믹 구조물(400)에 의해 노출된 제 2 외부 단자(300)로 연장할 수 있다. 이 경우, 제 3 내부 전극(115)의 제 2 단부(115b)의 일부가 제 1 및 제 2 내부 전극들(111, 113) 중 적어도 하나와 수직으로 중첩할 수 있다.
제 2 외부 단자(300)가 제 3 내부 전극(115)의 제 2 단부(115b)의 상면 상에 배치될 수 있다. 도면에 도시하지 않았으나, 제 2 외부 단자(300)의 일부분은 제 1 내지 제 7 세라믹 층들(400a, 400b, 400c, 400d, 400e, 400f, 400g)에 의해 노출될 수 있다. 제 2 외부 단자(300)는 제 3 내부 전극(115)과 전기적으로 연결될 수 있다. 제 2 외부 단자(300)는 외부 장치(예를 들어, 인쇄회로기판(PCB))와 연결될 수 있다. 제 7 세라믹 층(400g)이 제 6 세라믹 층(400f)의 상면 상에 배치될 수 있다. 제 7 세라믹 층(400g)은 제 6 세라믹 층(400f)의 상면 및 제 3 내부 전극(115)의 상면을 덮을 수 있다.
본 발명의 실시예에 있어서, 평면적 관점에서, 내부 전극 구조체(100)는 제 1 외부 단자(200)에서 제 2 외부 단자(300)로 감길 수 있다. 예를 들어, 내부 전극 구조체(100)는 바깥쪽에서 안쪽으로 감기는 형상을 가질 수 있다. 본 발명의 실시예에 있어서, 내부 전극 구조체(100)의 회전 수는 이에 한정하지 않으며, 2 이상일 수 있다. 아울러, 세라믹 층들의 개수도 이에 한정하지 않으며, 내부 전극 구조체(100)의 회전 수에 따라 세라믹 층들의 개수는 증가 또는 감소될 수 있다.
본 발명의 실시예에 따르면, 평면적 관점에서, 내부 전극 구조체(100)가 수직으로 중첩되지 않도록 회전하면서 감기므로, 제 1 내지 제 7 세라믹 층들(400a, 400b, 400c, 400d, 400e, 400f, 400g)과 내부 전극 구조체(100) 간의 상이한 수축률로 인해 제 1 내지 제 3 내부 전극들(111, 113, 115) 간의 쇼트, 층간 갈라짐 또는 휘어짐 현상을 방지할 수 있다.
도 4는 본 발명의 실시예에 따른 적층형 인덕터를 나타낸 사시도이다. 도 5는 본 발명의 실시예에 따른 적층형 인덕터를 나타낸 평면도이다. 설명의 간결함을 위해, 도 1 내지 도 3에 도시된 일 실시예와 실질적으로 동일한 구성요소에 대해서는 동일한 도면부호를 사용하며, 해당 구성 요소에 대한 설명은 생략하기로 한다.
도 4 및 도 5를 참조하면, 제 1 내부 전극(111)이 제 2 세라믹 층(400b, 도 3 참조) 내에 배치될 수 있다. 제 1 내부 전극(111)의 제 1 단부(111a)는 제 1 비아(121)와 접촉할 수 있고, 제 2 단부(111b)는 제 3 세라믹 층(400c, 도 3 참조)을 관통하는 제 2 비아(123)와 접촉할 수 있다. 제 2 비아(123)는 제 1 내부 전극(111)의 제 2 단부(111b)의 상면과 접촉할 수 있다. 제 1 내부 전극(111)은 제 1 내부 전극(111)의 제 1 단부(111a)에서 제 2 단부(111b)로 일방향으로 반바퀴 회전할 수 있다.
제 2 내부 전극(113)이 제 4 세라믹 층(400d, 도 3 참조) 내에 배치될 수 있다. 제 2 내부 전극(113)의 제 1 단부(113a)는 제 2 비아(123)의 상면과 접촉할 수 있고, 제 2 내부 전극(113)의 제 2 단부(113b)는 제 5 세라믹 층(400e, 도 3 참조)을 관통하는 제 3 비아(125)와 접촉할 수 있다. 제 3 비아(125)는 제 2 내부 전극(113)의 제 2 단부(113b)의 상면과 접촉할 수 있다. 제 2 내부 전극(113)은 제 2 내부 전극(113)의 제 1 단부(111a)로부터 제 2 단부(113b)로 일 방향으로 반바퀴 회전할 수 있다. 제 2 내부 전극(113)의 제 2 단부(113b)는 제 1 내부 전극(111)의 외측면에 인접하게 배치될 수 있다. 평면적 관점에서, 제 2 내부 전극(113)의 제 2 단부(113b)는 제 1 내부 전극(111)의 제 1 단부(111a)의 일부분과 수직으로 중첩할 수 있다. 평면적 관점에서, 제 2 내부 전극(113)의 일부분(113c)은 제 1 내부 전극(111)의 일부분(111c)과 수직으로 중첩하지 않을 수 있다.
제 3 내부 전극(115)이 제 6 세라믹 층(400f, 도 3 참조) 내에 배치될 수 있다. 제 3 내부 전극(115)의 제 1 단부(115a)는 제 3 비아(125)의 상면과 접촉할 수 있고, 제 3 내부 전극(115)의 제 2 단부(115b)의 상면은 제 2 외부 단자(300)와 접촉할 수 있다. 제 3 내부 전극(115)은 제 3 내부 전극(115)의 제 1 단부(115a)로부터 제 2 단부(115b)로 일 방향으로 반바퀴 회전할 수 있다. 평면적 관점에서, 제 3 내부 전극(115)은 제 1 내부 전극(111)의 외측면에 인접하게 배치될 수 있다. 제 3 내부 전극(115)의 일부분(115c)은 제 1 및 제 2 내부 전극들(111, 113)의 일부분들(111c, 113c)과 수직으로 중첩하지 않을 수 있다. 일 실시예에 있어서, 평면적 관점에서, 내부 전극 구조체(100)는 수직으로 중첩되지 않도록 회전하면서 감길 수 있다. 예를 들어, 평면적 관점에서, 내부 전극 구조체(100)는 제 1 외부 단자(200)에서 제 2 외부 단자(300) 쪽으로 감길 수 있으며, 안쪽에서 바깥쪽으로 감기는 형상을 가질 수 있다.
도 6은 본 발명의 실시예에 따른 적층형 인덕터를 나타낸 단면도이다. 설명의 간결함을 위해, 도 1 내지 도 3에 도시된 일 실시예와 실질적으로 동일한 구성요소에 대해서는 동일한 도면부호를 사용하며, 해당 구성 요소에 대한 설명은 생략하기로 한다.
도 6을 참조하면, 내부 전극 구조체(100)는 제 1 내부 전극(111), 제 2 내부 전극(113) 및 복수 개의 비아들(123)을 포함할 수 있다. 내부 전극 구조체(100)는 평면적 관점에서, 도 1 및 도 4에 도시된 것과 같이 바깥쪽에서 안쪽으로 감기는 형상 또는 안쪽에서 바깥쪽으로 감기는 형상을 가질 수 있다.
제 1 내부 전극(111)은 제 1 수평 내부 전극(111d), 제 2 수평 내부 전극(111e) 및 제 1 수직 내부 전극들(111f)을 포함할 수 있다. 제 1 수평 내부 전극(111d)은 제 1 세라믹 층(400a)의 상면 상에 배치될 수 있다. 제 1 수평 내부 전극(111d)은 프린팅 공법으로 제 1 세라믹 층(400a)의 상면 상에 형성될 수 있다. 도면에 도시하지 않았지만, 제 1 수평 내부 전극(111d)이 제 1 및 도 2에 도시된 제 1 외부 단자(200)와 연결될 수 있다. 제 2 세라믹 층(400b)이 제 1 세라믹 층(400a)의 상면 상에 배치될 수 있다. 제 2 세라믹 층(400b)은 제 1 수평 내부 전극(111d)을 덮을 수 있다.
제 1 수직 내부 전극들(111f)이 제 2 세라믹 층(400b) 내에 배치될 수 있다. 제 1 수직 내부 전극들(111f)은 제 1 수평 내부 전극(111d)의 상면 상에서 제 2 세라믹 층(400b)을 관통할 수 있다. 제 1 수직 내부 전극들(111f)은 제 1 수평 내부 전극(111d)의 상면과 접촉할 수 있다. 제 2 수평 내부 전극(111e)이 제 2 세라믹 층(400b)의 상면 상에 배치될 수 있다. 제 2 수평 내부 전극(111e)은 제 1 수직 내부 전극들(111f)의 상면들을 덮을 수 있다. 제 1 수직 내부 전극들(111f)은 제 1 수평 내부 전극(111d)과 제 2 수평 내부 전극(111e) 사이를 전기적으로 연결할 수 있다. 제 2 수평 내부 전극(111e)은 프린팅 공법으로 제 2 세라믹 층(400b)의 상면 상에 형성될 수 있다.
제 3 세라믹 층(400c)이 제 2 세라믹 층(400b)의 상면 상에 배치될 수 있다. 제 3 세라믹 층(400c)은 제 2 수평 내부 전극(111e)을 덮을 수 있다. 복수 개의 비아들(123)이 제 3 세라믹 층(400c) 내에 배치될 수 있다. 복수 개의 비아들(123)은 제 2 수평 내부 전극(111e)의 상면 상에서 제 3 세라믹 층(400c)을 관통할 수 있다. 복수 개의 비아들(123)은 제 2 수평 내부 전극(111e)의 상면과 접촉할 수 있다.
제 2 내부 전극(113)은 제 3 수평 내부 전극(113d), 제 4 수평 내부 전극(113e) 및 제 2 수직 내부 전극들(113f)을 포함할 수 있다. 제 2 내부 전극(113)은 제 1 내부 전극(111)으로부터 일 방향으로 시프트되어 배치될 수 있다. 제 3 수평 내부 전극(113d)이 제 3 세라믹 층(400c)의 상면 상에 배치될 수 있다. 제 3 수평 내부 전극(113d)은 복수 개의 비아들(123)의 상면들을 덮을 수 있다. 제 3 수평 내부 전극(113d)은 복수 개의 비아들(123)의 상면들과 접촉할 수 있다. 제 3 수평 내부 전극(113d)은 프린팅 공법으로 제 3 세라믹 층(400c)의 상면 상에 형성될 수 있다. 일 예에 있어서, 제 3 수평 내부 전극(113d)은 제 2 수평 내부 전극(111e)으로부터 일 방향으로 시프트되어 배치될 수 있다. 복수 개의 비아들(123)이 수직 방향으로 중첩하는 제 2 수평 내부 전극(111e)의 일부분과 제 3 수평 내부 전극(113d)의 일부분 사이에 배치될 수 있다.
제 4 세라믹 층(400d)이 제 3 세라믹 층(400c)의 상면 상에 배치될 수 있다. 제 4 세라믹 층(400d)은 제 3 수평 내부 전극(113d)을 덮을 수 있다. 제 2 수직 내부 전극들(113f)이 제 4 세라믹 층(400d) 내에 배치될 수 있다. 제 2 수직 내부 전극들(113f)은 제 3 수평 내부 전극(113d)의 상면 상에서 제 4 세라믹 층(400d)을 관통할 수 있다. 제 2 수직 내부 전극들(113f)은 제 3 수평 내부 전극(113d)의 상면과 접촉할 수 있다. 제 4 수평 내부 전극(113e)이 제 4 세라믹 층(400d)의 상면 상에 배치될 수 있다. 제 4 수평 내부 전극(113e)은 제 2 수직 내부 전극들(113f)의 상면들을 덮을 수 있다. 제 4 수평 내부 전극(113e)은 제 2 수직 내부 전극들(113f)의 상면들과 접촉할 수 있다.
제 2 수직 내부 전극들(113f)은 제 3 수평 내부 전극(113d)과 제 4 수평 내부 전극(113e) 사이를 전기적으로 연결할 수 있다. 제 4 수평 내부 전극(113e)은 프린팅 공법으로 제 4 세라믹 층(400d)의 상면 상에 형성될 수 있다. 도면에 도시하지 않았지만, 제 4 수평 내부 전극(113e)이 제 1 및 도 2에 도시된 제 2 외부 단자(300)와 연결될 수 있다. 제 5 세라믹 층(400e)이 제 4 세라믹 층(400d)의 상면 상에 배치될 수 있다. 제 5 세라믹 층(400e)은 제 4 수평 내부 전극(113e)의 상면을 덮을 수 있다.
본 발명의 실시예에 따르면, 내부 전극들을 수평 전극들과 수평 전극들 사이의 세라믹층을 관통하는 수직 내부 전극들로 구성하여, 내부 전극들이 높은 종횡비를 갖도록 형성할 수 있다. 이에 따라, 인덕터의 전기적 특성을 보다 향상할 수 있다.
도 7은 본 발명의 실시예에 따른 적층형 인덕터를 나타낸 단면도이다.설명의 간결함을 위해, 도 1 내지 도 3에 도시된 일 실시예와 실질적으로 동일한 구성요소에 대해서는 동일한 도면부호를 사용하며, 해당 구성 요소에 대한 설명은 생략하기로 한다.
도 7을 참조하면, 내부 전극 구조체(100)는 제 1 내지 제 4 내부 전극들(111, 113, 115, 117) 및 복수 개의 제 1 내지 제 5 비아들(121, 123, 125, 127, 129)을 포함할 수 있다. 내부 전극 구조체(100)는 평면적 관점에서, 도 1 및 도 4에 도시된 것과 같이 바깥쪽에서 안쪽으로 감기는 형상 또는 안쪽에서 바깥쪽으로 감기는 형상을 가질 수 있다.
제 1 외부 단자(200)가 배치될 수 있고, 제 1 세라믹 층(400a)은 제 1 외부 단자(200)를 덮을 수 있다. 도면에 도시하지 않았으나, 제 1 외부 단자(200)의 일부는 제 1 세라믹 층(400a)에 의해 노출될 수 있다. 제 1 비아(121)가 제 1 세라믹 층(400a) 내에 배치될 수 있다. 제 1 비아(121)는 제 1 외부 단자(200)의 상면 상에서 제 1 세라믹 층(400a)을 관통할 수 있다. 제 1 비아(121)은 제 1 외부 단자(200)의 상면과 접촉할 수 있다.
제 1 내부 전극(111)이 제 1 세라믹 층(400a)의 상면 상에 배치될 수 있다. 제 1 내부 전극(111)은 프린팅 공법으로 제 1 세라믹 층(400a)의 상면 상에 형성될 수 있다. 제 1 내부 전극(111)은 제 1 비아(121)의 상면과 접촉할 수 있다. 제 1 비아(121)는 제 1 외부 단자(200)와 제 1 내부 전극(111) 사이를 전기적으로 연결할 수 있다. 일 예에 있어서, 제 1 내부 전극(111)은 제 1 외부 단자(200)로부터 일 방향으로 시프트되어 배치될 수 있다. 제 2 세라믹 층(400b)이 제 1 세라믹 층(400a)의 상면 상에 배치될 수 있다. 제 2 세라믹 층(400b)은 제 1 내부 전극(111)을 덮을 수 있다.
제 2 비아(123)가 제 2 세라믹 층(400b) 내에 배치될 수 있다. 제 2 비아(123)는 제 1 내부 전극(111)의 상면 상에서 제 2 세라믹 층(400b)을 관통할 수 있다. 제 2 비아(123)는 제 1 내부 전극(111)의 상면과 접촉할 수 있다. 제 2 비아(123)는 제 1 비아(121)와 수직으로 중첩하지 않을 수 있다. 예를 들어, 제 2 비아(123)은 제 1 비아(121)로부터 일 방향으로 시프트되어 배치될 수 있다. 제 2 내부 전극(113)이 제 2 세라믹 층(400b)의 상면 상에 배치될 수 있다. 제 2 내부 전극(113)은 프린팅 공법으로 제 2 세라믹 층(400b)의 상면 상에 형성될 수 있다. 제 2 내부 전극(113)은 제 2 비아(123)의 상면과 접촉할 수 있다. 제 2 비아(123)은 제 1 내부 전극(111)과 제 2 내부 전극(113) 사이를 전기적으로 연결할 수 있다. 일 예에 있어서, 제 2 내부 전극(113)은 제 1 내부 전극(111)으로부터 일 방향으로 시프트될 수 있다. 제 3 세라믹 층(400c)이 제 2 세라믹 층(400b)의 상면 상에 배치될 수 있다. 제 3 세라믹 층(400c)은 제 2 내부 전극(113)을 덮을 수 있다.
제 3 비아(125)가 제 3 세라믹 층(400c) 내에 배치될 수 있다. 제 3 비아(125)는 제 2 내부 전극(113)의 상면 상에서 제 3 세라믹 층(400c)을 관통할 수 있다. 제 3 비아(125)은 제 2 내부 전극(113)의 상면과 접촉할 수 있다. 제 3 비아(125)는 제 1 및 제 2 비아들(121, 123)와 수직으로 중첩하지 않을 수 있다. 예를 들어, 제 3 비아(125)는 제 2 비아(123)로부터 일 방향으로 시프트되어 배치될 수 있다. 제 3 내부 전극(115)이 제 3 세라믹 층(400c)의 상면 상에 배치될 수 있다. 제 3 내부 전극(115)은 프린팅 공법으로 제 3 세라믹 층(400c)의 상면 상에 형성될 수 있다. 제 3 내부 전극(115)은 제 3 비아(125)의 상면과 접촉할 수 있다. 제 3 비아(125)은 제 2 내부 전극(113)과 제 3 내부 전극(115) 사이를 전기적으로 연결할 수 있다. 일 예에 있어서, 제 3 내부 전극(115)은 제 2 내부 전극(113)으로부터 일 방향으로 시프트될 수 있다. 제 4 세라믹 층(400d)이 제 3 세라믹 층(400c)의 상면 상에 배치될 수 있다. 제 4 세라믹 층(400d)은 제 3 내부 전극(115)을 덮을 수 있다.
제 4 비아(127)가 제 4 세라믹 층(400d) 내에 배치될 수 있다. 제 4 비아(127)는 제 3 내부 전극(115)의 상면 상에서 제 4 세라믹 층(400d)을 관통할 수 있다. 제 4 비아(127)은 제 3 내부 전극(115)의 상면과 접촉할 수 있다. 제 4 비아(127)는 제 1 내지 제 3 비아들(121, 123, 125)와 수직으로 중첩하지 않을 수 있다. 예를 들어, 제 4 비아(127)는 제 3 비아(125)로부터 일 방향으로 시프트되어 배치될 수 있다. 제 4 내부 전극(117)이 제 4 세라믹 층(400d)의 상면 상에 배치될 수 있다. 제 4 내부 전극(117)은 프린팅 공법으로 제 4 세라믹 층(400d)의 상면 상에 형성될 수 있다. 제 4 내부 전극(117)은 제 4 비아(127)의 상면과 접촉할 수 있다. 제 4 비아(127)은 제 3 내부 전극(115)과 제 4 내부 전극(117) 사이를 전기적으로 연결할 수 있다. 일 예에 있어서, 제 4 내부 전극(117)은 제 3 내부 전극(115)으로부터 일 방향으로 시프트될 수 있다. 제 5 세라믹 층(400e)이 제 4 세라믹 층(400d)의 상면 상에 배치될 수 있다. 제 5 세라믹 층(400e)은 제 4 내부 전극(117)을 덮을 수 있다.
제 5 비아(129)가 제 5 세라믹 층(400e) 내에 배치될 수 있다. 제 5 비아(129)는 제 4 내부 전극(117)의 상면 상에서 제 5 세라믹 층(400e)을 관통할 수 있다. 제 5 비아(129)는 제 4 내부 전극(117)의 상면과 접촉할 수 있다. 제 5 비아(129)는 제 1 내지 제 4 비아들(121, 123, 125, 127)와 수직으로 중첩하지 않을 수 있다. 예를 들어, 제 5 비아(129)는 제 4 비아(127)로부터 일 방향으로 시프트되어 배치될 수 있다. 제 2 외부 단자(300)가 제 5 세라믹 층(400e)의 상면 상에 배치될 수 있다.
이상, 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예에는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
Claims (11)
- 세라믹 구조물; 및
상기 세라믹 구조물 내에 배치된 내부 전극 구조체를 포함하되,
상기 내부 전극 구조체는:
제 1 비아;
제 1 단부 및 제 2 단부를 포함하되, 평면적 관점에서 일 방향으로 휘어진 제 1 내부 전극, 상기 제 1 단부의 상면은 상기 제 1 비아와 접촉하고;
상기 제 1 내부 전극의 상기 제 2 단부의 상면과 접촉하는 제 2 비아;
제 3 단부 및 제 4 단부를 포함하되, 평면적 관점에서 상기 일 방향으로 휘어진 제 2 내부 전극, 상기 제 3 단부는 상기 제 2 비아의 상면과 접촉하고;
상기 제 2 내부 전극의 상기 제 4 단부 상에 제공되는 제 3 비아; 및
제 5 단부 및 제 6 단부를 포함하되, 평면적 관점에서 상기 일 방향으로 휘어진 제 3 내부 전극을 포함하되,
상기 제 5 단부는 상기 제 3 비아의 상면과 접촉하고,
상기 제 1 단부와 상기 제 2 단부 사이의 상기 제 1 내부 전극의 일부분, 상기 제 3 단부와 상기 제 4 단부 사이의 상기 제 2 내부 전극의 일부분, 및 상기 제 5 단부와 상기 제 6 단부 사이의 상기 제 3 내부 전극의 일부분은 수직으로 서로 중첩하지 않는 적층형 인덕터.
- 삭제
- 제1 항에 있어서,
상기 제 1 단부와 연결되는 제 1 외부 단자 및 상기 제 6 단부와 연결되는 제 2 외부 단자를 더 포함하되,
상기 제 1 외부 단자 및 상기 제 2 외부 단자 각각은 상기 제 1 내부 전극 및 상기 제 3 내부 전극 중 적어도 어느 하나와 수직으로 중첩되는 적층형 인덕터. - 제1 항에 있어서,
평면적 관점에서, 상기 제 5 단부와 상기 제 6 단부 사이의 상기 제 3 내부 전극의 상기 일부분은 상기 제 1 내부 전극의 상기 일부분 및 상기 제 2 내부 전극의 상기 일부분 사이에 배치되는 적층형 인덕터.
- 제1 항에 있어서,
상기 일 방향은 시계 방향 및 반시계 방향 중 어느 하나인 적층형 인덕터.
- 제1 항에 있어서,
상기 세라믹 구조물은 복수의 세라믹층들을 포함하되,
상기 세라믹층들은 상기 제 1 내부 전극, 상기 제 2 내부 전극, 상기 제 1 비아, 및 상기 제 2 비아를 덮는 적층형 인덕터.
- 제1 항에 있어서,
상기 세라믹 구조물은 페라이트(ferrite)를 포함하는 적층형 인덕터.
- 제1 항에 있어서,
상기 제 1 내부 전극은 제 1 수평 내부 전극, 제 2 수평 내부 전극 및 상기 제 1 수평 내부 전극 및 상기 제 2 수평 내부 전극 사이에 배치된 제 1 수직 내부 전극들을 포함하되,
상기 제 1 수직 내부 전극들은 서로 수평적으로 이격되어 배치되고, 상기 제 1 수평 내부 전극 및 상기 제 2 수평 내부 전극과 접촉하는 적층형 인덕터.
- 복수의 세라믹층들을 포함하는 세라믹 구조물;
상기 세라믹 구조물 내부에 제공되는 내부 전극 구조체; 및
상기 내부 전극 구조체와 연결되는 제 1 외부 단자 및 제 2 외부 단자를 포함하되,
상기 내부 전극 구조체는:
제 1 단부 및 제 2 단부를 갖되, 평면적 관점에서 상기 제 1 단부로부터 상기 제 2 단부까지 제 1 방향으로 굴곡진 제 1 내부 전극;
상기 제 1 내부 전극과 수직으로 이격되고, 제 3 단부 및 제 4 단부를 갖되, 상기 제 1 방향으로 굴곡진 제 2 내부 전극;
상기 제 1 단부 및 상기 제 3 단부 사이에 제공되며, 상기 제 1 단부 및 상기 제 3 단부와 접속하는 제 1 비아;
상기 제 2 내부 전극과 수직으로 이격되고, 제 5 단부 및 제 6 단부를 갖되, 상기 제 1 방향으로 굴곡진 제 3 내부 전극; 및
상기 제 4 단부 및 상기 제 5 단부 사이에 제공되며, 상기 제 4 단부 및 상기 제 5 단부와 접속하는 제 2 비아를 포함하되,
상기 제 1 방향은 시계 방향 및 반시계 방향 중 어느 하나이고,
평면적 관점에서, 상기 제 3 내부 전극의 상기 제 5 단부와 상기 제 6 단부 사이에 배치된 일부분은 상기 제 1 및 제 2 내부 전극들의 내측면들에 인접하게 배치되는 적층형 인덕터.
- 제9 항에 있어서,
상기 제 5 단부는 상기 제 2 비아의 상면과 접촉하는 적층형 인덕터.
- 제1 항에 있어서,
상기 제 1 내부 전극은 상기 제 1 단부로부터 상기 제 2 단부로 상기 일방향으로 반바퀴 회전하고,
상기 제 2 내부 전극은 상기 제 3 단부로부터 상기 제 4 단부로 상기 일방향으로 반바퀴 회전하고,
상기 제 3 내부 전극은 상기 제 5 단부로부터 상기 제 6 단부로 상기 일 방향으로 반바퀴 회전하는 적층형 인덕터.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR20180146657 | 2018-11-23 | ||
| KR1020180146657 | 2018-11-23 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20200061278A KR20200061278A (ko) | 2020-06-02 |
| KR102390492B1 true KR102390492B1 (ko) | 2022-04-26 |
Family
ID=71090953
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020190032019A KR102390492B1 (ko) | 2018-11-23 | 2019-03-20 | 적층형 인덕터 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102390492B1 (ko) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005294486A (ja) * | 2004-03-31 | 2005-10-20 | Tdk Corp | 積層型電子部品 |
| WO2012008171A1 (ja) * | 2010-07-16 | 2012-01-19 | 株式会社 村田製作所 | コイル内蔵基板 |
| JP2012033622A (ja) * | 2010-07-29 | 2012-02-16 | Kyocera Corp | コイル内蔵配線基板 |
-
2019
- 2019-03-20 KR KR1020190032019A patent/KR102390492B1/ko active IP Right Grant
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005294486A (ja) * | 2004-03-31 | 2005-10-20 | Tdk Corp | 積層型電子部品 |
| WO2012008171A1 (ja) * | 2010-07-16 | 2012-01-19 | 株式会社 村田製作所 | コイル内蔵基板 |
| JP2012033622A (ja) * | 2010-07-29 | 2012-02-16 | Kyocera Corp | コイル内蔵配線基板 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20200061278A (ko) | 2020-06-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101219006B1 (ko) | 칩형 코일 부품 | |
| US11011304B2 (en) | Multilayer electronic component | |
| US10312014B2 (en) | Inductor with improved inductance for miniaturization and method of manufacturing the same | |
| JP6369536B2 (ja) | コイルモジュール | |
| US11170930B2 (en) | Inductor component | |
| KR101462806B1 (ko) | 인덕터 및 그 제조 방법 | |
| US10147533B2 (en) | Inductor | |
| JP5206775B2 (ja) | 電子部品 | |
| US10418167B2 (en) | Inductor component | |
| JP2005167130A (ja) | 積層型電子部品の製造方法および積層型電子部品 | |
| JPWO2009057276A1 (ja) | インダクタンス部品およびその製造方法 | |
| JP7294584B2 (ja) | インダクタ及びその製造方法 | |
| JP2018026454A (ja) | 電子部品 | |
| US10122339B2 (en) | Composite electronic component and board having the same | |
| JP2008027982A (ja) | Ｌｃ複合部品 | |
| US20130271251A1 (en) | Substrate-Less Electronic Component | |
| US11282623B2 (en) | Coil component and method of manufacturing same | |
| KR20130058340A (ko) | 인덕터 및 그 제조 방법 | |
| JP2018056195A (ja) | 電子部品 | |
| US10468183B2 (en) | Inductor and manufacturing method of the same | |
| KR102390492B1 (ko) | 적층형 인덕터 | |
| KR102208771B1 (ko) | 인덕터 | |
| JP6962104B2 (ja) | コイル部品およびその製造方法 | |
| JP7464029B2 (ja) | インダクタ部品 | |
| US20220293329A1 (en) | Inductor component and electronic component |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E902 | Notification of reason for refusal | ||
| E90F | Notification of reason for final refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |