KR102381419B1 - 반도체 소자의 제조 방법, 반도체 소자를 포함하는 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법 - Google Patents

반도체 소자의 제조 방법, 반도체 소자를 포함하는 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법 Download PDF

Info

Publication number
KR102381419B1
KR102381419B1 KR1020170082395A KR20170082395A KR102381419B1 KR 102381419 B1 KR102381419 B1 KR 102381419B1 KR 1020170082395 A KR1020170082395 A KR 1020170082395A KR 20170082395 A KR20170082395 A KR 20170082395A KR 102381419 B1 KR102381419 B1 KR 102381419B1
Authority
KR
South Korea
Prior art keywords
layer
insulating layer
forming
substrate
semiconductor layer
Prior art date
Application number
KR1020170082395A
Other languages
English (en)
Other versions
KR20190002777A (ko
Inventor
이선희
김형준
임준형
우황제
Original Assignee
삼성디스플레이 주식회사
연세대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사, 연세대학교 산학협력단 filed Critical 삼성디스플레이 주식회사
Priority to KR1020170082395A priority Critical patent/KR102381419B1/ko
Priority to US15/834,628 priority patent/US20190006450A1/en
Publication of KR20190002777A publication Critical patent/KR20190002777A/ko
Application granted granted Critical
Publication of KR102381419B1 publication Critical patent/KR102381419B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H01L51/56—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02046—Dry cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02527—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02568—Chalcogenide semiconducting materials not being oxides, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H01L27/3246—
    • H01L27/3262—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1606—Graphene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L51/5237—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B2204/00—Structure or properties of graphene
    • C01B2204/02—Single layer graphene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66015—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
    • H01L29/66037—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66045—Field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment

Abstract

반도체 소자의 제조 방법은 소스 영역, 드레인 영역 및 채널 영역을 갖는 기판 상에 이차원 층상 구조를 갖는 반도체층을 형성하는 단계, 전구체로 트리메틸 알루미늄 및 반응 기체로 이소프로필알콜을 사용하는 원자층 증착 방법으로 반도체층 상에 고유전율 절연층을 형성하는 단계, 고유전율 절연층 상의 채널 영역에 게이트 전극을 형성하는 단계, 게이트 전극 상에 층간 절연층을 형성하는 단계 및 층간 절연층 상의 소스 및 드레인 영역들에 소스 및 드레인 전극들을 각기 형성하는 단계를 포함할 수 있다. 이에 따라, 반도체층은 고유전율 절연층이 형성되는 과정에서 산화되지 않을 수 있고, 이에 따라, 반도체층은 산소 결합에 의해 손상되지 않을 수 있다.

Description

반도체 소자의 제조 방법, 반도체 소자를 포함하는 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법{A METHOD OF MANUFACTURING SEMICONDUCTOR ELEMENT, ORGANIC LIGHT EMITTING DISPLAY DEVICE INCLUDING SEMICONDUCTOR ELEMENT, AND A METHOD OF MANUFACTURING ORGANIC LIGHT EMITTING DISPLAY DEVICE}
본 발명은 반도체 소자의 제조 방법, 반도체 소자를 포함하는 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법에 관한 것이다. 보다 상세하게는, 본 발명은 이차원 층상 구조를 갖는 반도체층을 포함하는 반도체 소자의 제조 방법, 반도체 소자를 포함하는 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법에 관한 것이다.
평판 표시 장치는 경량 및 박형 등의 특성으로 인하여, 음극선관 표시 장치를 대체하는 표시 장치로서 사용되고 있다. 이러한 평판 표시 장치의 대표적인 예로서 액정 표시 장치와 유기 발광 표시 장치가 있다.
최근 이러한 유기 발광 표시 장치에 포함된 표시 패널의 하부 기판과 상부 기판을 플렉서블한 재료로 구성하여, 유기 발광 표시 장치의 일부가 벤딩 또는 폴딩될 수 있는 플렉서블 유기 발광 표시 장치가 개발되고 있다. 여기서, 플렉서블 유기 발광 표시 장치가 벤딩되는 경우, 벤딩되는 부분에 위치하는 플렉서블 유기 발광 표시 장치에 포함된 실리콘 반도체 소자 및 산화물 반도체 소자가 손상되는 문제점이 있다. 또한, 실리콘계 반도체 소자 및 금속산화물계 반도체 소자는 낮은 이동도, 높은 저항, 두께에 따른 문턱 전압의 조절의 어려움, 양이온 조성비 조절의 어려움, 산소에 의한 결함 등의 문제점도 제기되고 있다.
본 발명의 일 목적은 이차원 층상 구조를 갖는 반도체층을 포함하는 반도체 소자의 제조 방법을 제공하는 것이다.
본 발명의 다른 목적은 반도체 소자를 포함하는 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법을 제공하는 것이다.
그러나, 본 발명이 상술한 목적들에 의해 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
전술한 본 발명의 목적을 달성하기 위하여, 본 발명의 예시적인 실시예들에 따른 반도체 소자의 제조 방법은 소스 영역, 드레인 영역 및 채널 영역을 갖는 기판 상에 이차원 층상 구조를 갖는 반도체층을 형성하는 단계, 전구체로 트리메틸 알루미늄 및 반응 기체로 이소프로필알콜을 사용하는 원자층 증착 방법으로 상기 반도체층 상에 고유전율 절연층을 형성하는 단계, 상기 고유전율 절연층 상의 상기 채널 영역에 게이트 전극을 형성하는 단계, 상기 게이트 전극 상에 층간 절연층을 형성하는 단계 및 상기 층간 절연층 상의 상기 소스 및 드레인 영역들에 소스 및 드레인 전극들을 각기 형성하는 단계를 포함할 수 있다.
예시적인 실시예들에 있어서, 전구체로 트리메틸 알루미늄 및 반응 기체로 이소프로필알콜을 사용하는 원자층 증착 방법으로 상기 반도체층 상에 고유전율 절연층을 형성하는 단계는 트리메틸 알루미늄 가스를 주입하여 상기 기판 상에 알루미늄 원자들을 흡착하는 단계, 상기 트리메틸 알루미늄 가스를 주입한 후, 제1 퍼지 가스를 주입하는 단계, 상기 제1 퍼지 가스를 주입한 후, 이소프로필알콜 가스를 주입하여 상기 이소프로필알콜과 상기 기판에 흡착된 상기 알루미늄 원자가 반응하는 단계 및 상기 이소프로필알콜 가스를 주입한 후, 제2 퍼지 가스를 주입하는 단계를 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 고유전율 절연층은 알루미나로 구성될 수 있다.
예시적인 실시예들에 있어서, 상기 고유전율 절연층은 알루미나, 지르코늄 옥사이드 및 하프늄 옥사이드로 이루어진 그룹으로부터 선택된 하나일 수 있다.
예시적인 실시예들에 있어서, 상기 이차원 층상 구조를 갖는 반도체층은 전이 금속 다이칼코지나이드 및 그래핀을 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 이차원 층상 구조를 갖는 반도체층은 몰리브데늄디설파이드, 몰리브데늄디셀레나이드, 몰리브데늄디텔루라이드, 텅스텐디설파이드, 텅스텐디셀레나이드, 텅스텐디텔루라이드, 지르코늄디설파이드, 지르코늄디셀레나이드, 육방 정계 보론나이트라이드 그래핀으로 이루어진 그룹으로부터 선택된 하나일 수 있다.
예시적인 실시예들에 있어서, 상기 이차원 층상 구조를 갖는 반도체층은 몰리브데늄디설파이드로 구성될 수 있다.
예시적인 실시예들에 있어서, 상기 반도체층은 몰리브덴과 산소의 결합 및 황과 산소의 결합이 형성되지 않을 수 있다.
전술한 본 발명의 다른 목적을 달성하기 위하여, 본 발명의 예시적인 실시예들에 따른 유기 발광 표시 장치의 제조 방법은 소스 영역, 드레인 영역 및 채널 영역을 갖는 기판을 제공하는 단계, 상기 기판 상의 소스 영역, 드레인 영역 및 채널 영역에 이차원 층상 구조를 갖는 반도체층을 형성하는 단계, 전구체로 트리메틸 알루미늄 및 반응 기체로 이소프로필알콜을 사용하는 원자층 증착 방법으로 상기 반도체층 상에 고유전율 절연층을 형성하는 단계, 상기 고유전율 절연층 상의 상기 채널 영역에 게이트 전극을 형성하는 단계, 상기 게이트 전극 상에 층간 절연층을 형성하는 단계 및 상기 층간 절연층 상의 상기 소스 및 드레인 영역들에 소스 및 드레인 전극들을 각기 형성하는 단계를 포함하는 반도체 소자를 형성하는 단계, 상기 반도체 소자 상에 상기 화소 구조물을 형성하는 단계 및 상기 화소 구조물 상에 박막 봉지 구조물을 형성하는 단계를 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 반도체 소자 상에 상기 화소 구조물을 형성하는 단계는 상기 드레인 전극과 전기적으로 연결되도록 상기 하부 전극을 형성하는 단계, 상기 하부 전극 상에 발광층을 형성하는 단계 및 상기 발광층 상에 상부 전극을 형성하는 단계를 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 화소 구조물 상에 상기 박막 봉지 구조물을 형성하는 단계는 상기 상부 전극 상에 무기 물질을 포함하는 제1 박막 봉지층을 형성하는 단계, 상기 제1 박막 봉지층 상에 유기 물질을 포함하는 제2 박막 봉지층을 형성하는 단계 및 상기 제2 박막 봉지층 상에 상기 무기 물질을 포함하는 제3 박막 봉지층을 형성하는 단계를 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 기판 및 상기 박막 봉지 구조물은 가요성을 갖는 물질을 포함할 수 있다.
예시적인 실시예들에 있어서, 전구체로 트리메틸 알루미늄 및 반응 기체로 이소프로필알콜을 사용하는 원자층 증착 방법으로 상기 반도체층 상에 고유전율 절연층을 형성하는 단계는 트리메틸 알루미늄 가스를 주입하여 상기 기판 상에 알루미늄 원자들을 흡착하는 단계, 상기 트리메틸 알루미늄 가스를 주입한 후, 제1 퍼지 가스를 주입하는 단계, 상기 제1 퍼지 가스를 주입한 후, 이소프로필알콜 가스를 주입하여 상기 이소프로필알콜과 상기 기판에 흡착된 상기 알루미늄 원자가 반응하는 단계 및 상기 이소프로필알콜 가스를 주입한 후, 제2 퍼지 가스를 주입하는 단계를 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 고유전율 절연층은 알루미나로 구성될 수 있다.
예시적인 실시예들에 있어서, 상기 이차원 층상 구조를 갖는 반도체층은 몰리브데늄디설파이드로 구성될 수 있다.
예시적인 실시예들에 있어서, 상기 반도체층은 몰리브덴과 산소의 결합 및 황과 산소의 결합이 형성되지 않을 수 있다.
전술한 본 발명의 다른 목적을 달성하기 위하여, 본 발명의 예시적인 실시예들에 따른 유기 발광 표시 장치는 소스 영역, 드레인 영역 및 채널 영역을 갖는 기판, 상기 기판 상의 소스 영역, 드레인 영역 및 채널 영역에 배치되고, 몰리브데늄디설파이드로 구성되는 반도체층, 상기 기판 상에서 상기 반도체층을 덮으며 알루미나로 구성되는 고유전율 절연층, 상기 고유전율 절연층 상에서 상기 채널 영역에 배치되는 게이트 전극, 상기 고유전율 절연층 상에서 상기 게이트 전극을 덮는 층간 절연층, 상기 층간 절연층 상의 상기 소스 및 드레인 영역들 각각에 배치되는 소스 및 드레인 전극들, 상기 소스 및 드레인 전극들 상에 배치되는 상기 화소 구조물 및 상기 화소 구조물 상에 배치되는 박막 봉지 구조물을 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 반도체층은 몰리브덴과 산소의 결합 및 황과 산소의 결합이 형성되지 않을 수 있다.
예시적인 실시예들에 있어서, 상기 기판 및 상기 박막 봉지 구조물은 가요성을 갖는 물질을 포함할 수 있다.
본 발명의 예시적인 실시예들에 따른 반도체 소자의 제조 방법에 있어서, 반도체층은 고유전율 절연층이 형성되는 과정에서 산화되지 않을 수 있고, 반도체층은 산소 결합에 의해 손상되지 않을 수 있으며, 반도체층에서 전자 도핑 현상이 발생될 수 있으므로, 반도체 소자의 소자 특성이 향상될 수 있다. 이에 따라, 상대적으로 높은 특성을 갖는 반도체 소자가 제조될 수 있다.
본 발명의 예시적인 실시예들에 따른 고유전율 절연층을 형성하는 원자 증착 공정에서 반응 기체로 이소프로필알콜이 사용됨으로써, 유기 발광 표시 장치에 포함된 반도체층은 산소 결합에 의해 손상되지 않을 수 있다. 또한, 반도체층에서 전자 도핑 현상이 발생될 수 있으므로, 반도체 소자의 소자 특성이 향상될 수 있다. 더욱이, 유기 발광 표시 장치가 잘 휘면서 단단한 특성을 갖는 반도체층을 구비하여 유기 발광 표시 장치는 상대적으로 높은 특성을 갖는 반도체 소자를 포함하는 플렉서블 유기 발광 표시 장치로 기능할 수 있다.
본 발명에 실시예들에 따른 유기 발광 표시 장치의 제조 방법에 있어서, 고유전율 절연층을 형성하는 원자 증착 공정에서 반응 기체로 이소프로필알콜이 사용됨으로써, 유기 발광 표시 장치에 포함된 반도체층은 산소 결합에 의해 손상되지 않을 수 있다. 또한, 반도체층에서 전자 도핑 현상이 발생될 수 있으므로, 반도체 소자의 소자 특성이 향상될 수 있다. 더욱이, 상기 유기 발광 표시 장치가 잘 휘면서 단단한 특성을 갖는 반도체층을 구비하여 상기 유기 발광 표시 장치가 상대적으로 높은 특성을 갖는 반도체 소자를 포함하는 플렉서블 유기 발광 표시 장치로 제조될 수 있다.
다만, 본 발명의 효과들이 상술한 효과들로 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 예시적인 실시예들에 따른 반도체 소자를 나타내는 단면도이다.
도 2 내지 도 8은 본 발명의 예시적인 실시예들에 따른 반도체 소자의 제조 방법을 나타내는 단면도들이다.
도 9A 및 도 9B는 도 7의 반도체층을 구성하는 원자와 산소 간의 결합 여부 및 비교예들의 원자와 산소 간의 결합 여부를 나타내는 그래프들이다.
도 10A, 도 10B 및 도 10C는 도 7의 반도체층 및 비교예들의 트리온 및 엑시톤에 대한 광루미네센스 강도를 나타내는 그래프들이다.
도 10D는 도 10B 및 도 10C의 반도체 소자들의 소자 특성을 나타내는 그래프이다.
도 11은 본 발명의 예시적인 실시예들에 따른 유기 발광 표시 장치를 나타내는 단면도이다.
도 12 내지 도 20은 본 발명의 예시적인 실시예들에 따른 유기 발광 표시 장치의 제조 방법을 나타내는 단면도들이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 예시적인 실시예들에 따른 반도체 소자, 반도체 소자의 제조 방법, 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법에 대하여 상세하게 설명한다. 첨부한 도면들에 있어서, 동일하거나 유사한 구성 요소들에 대해서는 동일하거나 유사한 참조 부호들을 사용한다.
도 1은 본 발명의 예시적인 실시예들에 따른 반도체 소자를 나타내는 단면도이다.
도 1을 참조하면, 반도체 소자(100)는 기판(110), 반도체층(130), 고유전율(a high dielectric constant: high-k) 절연층(150), 게이트 전극(170), 층간 절연층(190), 소스 전극(210) 및 드레인 전극(230)을 포함할 수 있다.
투명한 또는 불투명한 재료들을 포함하는 기판(110)이 제공될 수 있다. 기판(110)은 소스 영역(10), 드레인 영역(20) 및 채널 영역(30)을 포함할 수 있다. 기판(110)은 연성을 갖는 투명 수지 기판으로 이루어질 수 있다. 기판(110)은 제1 유기층, 제1 베리어층, 제2 유기층 및 제2 베리어층이 순서대로 적층되는 구성을 가질 수 있다. 상기 제1 베리어층 및 상기 제2 베리어층은 무기 물질을 포함할 수 있다. 또한, 상기 제1 유기층 및 상기 제2 유기층은 유기 물질을 포함할 수 있다. 선택적으로, 기판(110)은 석영 기판, 합성 석영(synthetic quartz) 기판, 불화칼슘(calcium fluoride) 기판, 불소가 도핑된 석영(F-doped quartz) 기판, 소다라임(sodalime) 유리 기판, 무알칼리(non-alkali) 유리 기판 등을 포함할 수도 있다.
기판(110) 상에는 버퍼층(미도시)이 배치될 수도 있다. 상기 버퍼층은 기판(110) 상에 전체적으로 배치될 수 있다. 상기 버퍼층은 기판(110)으로부터 반도체 소자(100)로 금속 원자들이나 불순물들이 확산되는 현상을 방지할 수 있다. 또한, 상기 버퍼층은 기판(110)의 표면이 균일하지 않을 경우, 기판(110)의 표면의 평탄도를 향상시키는 역할을 수행할 수 있다. 기판(110)의 유형에 따라 기판(110) 상에 두 개 이상의 버퍼층들이 제공될 수 있거나 버퍼층이 배치되지 않을 수 있다. 상기 버퍼층은 실리콘 화합물, 금속 산화물 등을 포함할 수 있다.
반도체층(130)이 기판(110) 상의 소스 영역(10), 드레인 영역(20) 및 채널 영역(30)에 배치될 수 있다. 예시적인 실시예들에 있어서, 반도체층(130)은 이차원(2-Dimensional) 층상 구조를 갖는 반도체층을 포함할 수 있다.
예를 들면, 실리콘계 반도체층 또는 금속산화물계 반도체층과 비교했을 때, 상기 이차원 층상 구조를 갖는 반도체층은 얇은 두께, 높은 이동도, 높은 on/off 전류비, 높은 안정성을 가질 수 있다. 또한, 나노 판상 구조를 갖지만 밴드 갭이 존재하여 반도체층으로 이용될 수 있다. 더욱이, 상기 이차원 층상 구조를 갖는 반도체층은 잘 휘면서 단단한 특성을 갖기 때문에 플렉서블 표시 장치에 포함된 반도체 소자의 반도체층으로 사용될 수 있다. 다만, 상기 이차원 층상 구조를 갖는 반도체층은 작은 원자(예를 들어, 수 나노미터의 크기)가 1개의 층(또는 적어도 한 개의 층)으로 배열되기 때문에 상기 이차원 층상 구조를 갖는 반도체층 상에 고유전율을 갖는 절연층을 형성하는 과정에 있어서, 상기 이차원 층상 구조를 갖는 반도체층은 산소에 의한 결함에 대해 매우 민감할 수 있다. 여기서, 상기 이차원 층상 구조를 갖는 반도체층 상에 상기 절연층을 형성할 경우, 일반적으로 오존, 산소, 물 등을 반응 기체(또는 산화제)로 사용하는 원자층 증착 방법으로 진행되기 때문에 상기 절연층을 형성하는 공정에서 상기 이차원 층상 구조를 갖는 반도체층과 산소가 결합할 수 있다. 다시 말하면, 상기 이차원 층상 구조를 갖는 반도체층을 구성하는 상기 원자들이 산소와 결합하는 경우, 상기 이차원 층상 구조를 갖는 반도체층은 산화될 수 있고, 상기 이차원 층상 구조를 갖는 반도체층은 상기 절연층에 의해 크게 손상될 수 있다.
상기 이차원 층상 구조를 갖는 반도체층은 전이 금속 다이칼코지나이드(Transition metal dichalcogenide: TMDC) 및 그래핀(graphene) 등을 포함할 수 있다. 여기서, 상기 전이 금속 다이칼코지나이드는 몰리브데늄디설파이드(MoS2), 몰리브데늄디셀레나이드(MoSe2), 몰리브데늄디텔루라이드(MoTe2), 텅스텐디설파이드(WS2), 텅스텐디셀레나이드(WSe2), 텅스텐디텔루라이드(WTe2), 지르코늄디설파이드(ZrS2), 지르코늄디셀레나이드(ZrSe2) 등을 포함할 수 있고, 상기 그래핀은 육방 정계 보론나이트라이드 그래핀(Hexagonal boron nitride graphene: hBN graphene), 보론나이트라이드 도핑 그래핀(boron nitride co-doped graphene: BCN graphene) 등을 포함할 수 있다. 더욱 바람직하게는, 반도체층(130)은 몰리브데늄디설파이드로 구성될 수 있다. 예시적인 실시예들에 있어서, 반도체층(130)은 몰리브덴과 산소의 결합(Mo-O bond) 및 황과 산소의 결합(S-O bond)이 형성되지 않을 수 있다.
반도체층(130) 상에는 고유전율 절연층(150)이 배치될 수 있다. 고유전율 절연층(150)은 기판(110) 상에서 반도체층(130)을 덮을 수 있으며, 기판(110) 상에 전체적으로 배치될 수 있다. 예를 들면, 고유전율 절연층(150)은 기판(110) 상에서 반도체층(130)을 충분히 덮을 수 있으며, 반도체층(130)의 주위에 단차를 생성시키지 않고 실질적으로 평탄한 상면을 가질 수 있다. 선택적으로, 고유전율 절연층(150)은 기판(110) 상에서 반도체층(130)을 덮으며, 균일한 두께로 반도체층(130)의 프로파일을 따라 배치될 수 있다. 예시적인 실시예들에 있어서, 고유전율 절연층(150)은 원자층 증착 방법으로 형성될 수 있고, 상기 원자층 증착 방법에서 전구체로 트리메틸 알루미늄(Tri-Methyl-Aluminium: TMA) 및 반응 기체로 이소프로필알콜(Iso-prothyle-alcole: IPA)이 사용될 수 있다. 다시 말하면, 오존, 산소, 물 등을 반응 기체로 사용하지 않고 본 발명의 예시적인 실시예들에 따른 원자 증착 방법에서는 반응 기체로 이소프로필알콜이 사용될 수 있다. 즉, 오존, 산소, 물 등과 같이 강한 산화력을 갖는 산화제를 이용하지 않고, 상대적으로 낮은 산화력을 가지며 상대적으로 분자의 크기가 큰 이소프로필알콜이 산화제로 이용될 수 있다. 이에 따라, 고유전율 절연층(150)을 형성하는 공정에서 반도체층(130)은 산소 결합에 의해 손상되지 않을 수 있다. 또한, 이소프로필알콜을 사용하여 원자층 증착 방법으로 반도체층(130) 상에 고유전율 절연층(150)을 형성하는 경우, 반도체층(130)에 전자 도핑 현상이 발생될 수 있다. 이에 따라, 반도체 소자(100)의 소자 특성이 대략 100 내지 대략 1000배 향상될 수 있다. 고유전율 절연층(150)은 유전 상수 K가 8 이상인 물질로 구성되는 절연층일 수 있다. 예를 들면, 고유전율 절연층(150)은 알루미늄 옥사이드(또는 알루미나)(Al2O3), 지르코늄 옥사이드(ZrO2), 하프늄 옥사이드(HfO2) 등과 같은 고유전율을 갖는 절연층을 포함할 수 있다. 예시적인 실시예들에 있어서, 고유전율 절연층(150)은 알루미나로 구성될 수 있다.
게이트 전극(170)은 고유전율 절연층(150) 상의 채널 영역(30)에 배치될 수 있다. 게이트 전극(170)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 예를 들면, 게이트 전극(170)은 금(Au), 은(Ag), 알루미늄(Al), 백금(Pt), 니켈(Ni), 티타늄(Ti), 팔라듐(Pd), 마그네슘(Mg), 칼슘(Ca), 리튬(Li), 크롬(Cr), 탄탈륨(Ta), 몰리브데늄(Mo), 스칸듐(Sc), 네오디뮴(Nd), 이리듐(Ir), 알루미늄을 함유하는 합금, 알루미늄 질화물(AlNx), 은을 함유하는 합금, 텅스텐(W), 텅스텐 질화물(WNx), 구리를 함유하는 합금, 몰리브데늄을 함유하는 합금, 티타늄 질화물(TiNx), 탄탈륨 질화물(TaNx), 스트론튬 루테늄 산화물(SrRuxOy), 아연 산화물(ZnOx), 인듐 주석 산화물(ITO), 주석 산화물(SnOx), 인듐 산화물(InOx), 갈륨 산화물(GaOx), 인듐 아연 산화물(IZO) 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 다른 예시적인 실시예들에 있어서, 게이트 전극(170)은 복수의 층들로 구성될 수도 있다.
게이트 전극(170) 상에는 층간 절연층(190)이 배치될 수 있다. 층간 절연층(190)은 고유전율 절연층(150) 상에서 게이트 전극(170)을 덮을 수 있으며, 고유전율 절연층(150) 상에 전체적으로 배치될 수 있다. 층간 절연층(190)은 실리콘 화합물, 금속 산화물 등을 포함할 수 있다. 예를 들면, 층간 절연층(190)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 실리콘 산탄화물(SiOxCy), 실리콘 탄질화물(SiCxNy), 실리콘 산탄화물(SiOxCy), 알루미늄 산화물(AlOx), 알루미늄 질화물(AlNx), 탄탈륨 산화물(TaOx), 하프늄 산화물(HfOx), 지르코늄 산화물(ZrOx), 티타늄 산화물(TiOx) 등을 포함할 수 있다.
층간 절연층(190) 상에 소스 전극(210) 및 드레인 전극(230)이 배치될 수 있다. 소스 전극(210)은 고유전율 절연층(150) 및 층간 절연층(190)의 제1 부분을 제거하여 형성된 콘택홀을 통해 반도체층(130)의 소스 영역(10)에 접속될 수 있고, 드레인 전극(230)은 고유전율 절연층(150) 및 층간 절연층(190)의 제2 부분을 제거하여 형성된 콘택홀을 통해 반도체층(130)의 드레인 영역(20)에 접속될 수 있다. 소스 전극(210) 및 드레인 전극(230) 각각은 각기 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 다른 예시적인 실시예들에 있어서, 소스 전극(210) 및 드레인 전극(230) 각각은 복수의 층들로 구성될 수도 있다. 이에 따라, 반도체층(130), 고유전율 절연층(150), 게이트 전극(170), 층간 절연층(190), 소스 전극(210) 및 드레인 전극(230)을 포함하는 반도체 소자(100)가 배치될 수 있다.
다만, 반도체 소자(100)가 상부 게이트 구조를 갖는 것으로 설명하였으나, 본 발명의 구성이 이에 한정되는 것은 아니다. 예를 들면, 반도체 소자(250)는 하부 게이트 구조 또는 2중 게이트 구조를 가질 수도 있다.
본 발명의 예시적인 실시예들에 따른 고유전율 절연층(150)을 형성하는 원자 증착 공정에서는 반응 기체로 이소프로필알콜이 사용됨으로써, 반도체층(130)은 산소 결합에 의해 손상되지 않을 수 있다. 이에 따라, 반도체 소자(100)는 상대적으로 얇은 두께, 상대적으로 높은 이동도, 상대적으로 높은 on/off 전류비, 상대적으로 높은 안정성을 가진 2차원 층상 구조의 반도체 소자로 기능할 수 있다. 또한, 반도체층(130)에서 전자 도핑 현상이 발생될 수 있으므로, 반도체 소자(100)의 소자 특성이 향상될 수 있다.
도 2 내지 도 9는 본 발명의 예시적인 실시예들에 따른 반도체 소자의 제조 방법을 나타내는 단면도들이다.
도 2를 참조하면, 투명한 또는 불투명한 재료들을 포함하는 기판(110)이 제공될 수 있다. 기판(110)은 소스 영역(10), 드레인 영역(20) 및 채널 영역(30)을 포함할 수 있다. 기판(110)은 연성을 갖는 투명 수지 기판을 사용하여 형성될 수 있다. 선택적으로, 기판(110)은 석영 기판, 합성 석영 기판, 불화칼슘 기판, 불소가 도핑된 석영 기판, 소다라임 유리 기판, 무알칼리 유리 기판 등을 사용하여 형성될 수도 있다.
기판(110) 상에는 버퍼층(미도시)이 형성될 수도 있다. 상기 버퍼층은 기판(110) 상에 전체적으로 형성될 수 있다. 상기 버퍼층은 기판(110)으로부터 반도체 소자로 금속 원자들이나 불순물들이 확산되는 현상을 방지할 수 있다. 또한, 상기 버퍼층은 기판(110)의 표면이 균일하지 않을 경우, 기판(110)의 표면의 평탄도를 향상시키는 역할을 수행할 수 있다. 기판(110)의 유형에 따라 기판(110) 상에 두 개 이상의 버퍼층들이 제공될 수 있거나 버퍼층이 형성되지 않을 수 있다. 상기 버퍼층은 실리콘 화합물, 금속 산화물 등을 사용하여 형성될 수 있다.
반도체층(130)이 기판(110) 상의 소스 영역(10), 드레인 영역(20) 및 채널 영역(30)에 형성될 수 있다. 예시적인 실시예들에 있어서, 반도체층(130)은 이차원 층상 구조를 갖는 반도체층을 사용하여 형성될 수 있다. 상기 이차원 층상 구조를 갖는 반도체층은 전이 금속 다이칼코지나이드 및 그래핀 등으로 구성될 수 있다. 예시적인 실시예들에 있어서, 반도체층(130)은 몰리브데늄디설파이드, 몰리브데늄디셀레나이드, 몰리브데늄디텔루라이드, 텅스텐디설파이드, 텅스텐디셀레나이드, 텅스텐디텔루라이드, 지르코늄디설파이드, 지르코늄디셀레나이드, 육방 정계 보론나이트라이드 그래핀, 보론나이트라이드 도핑 그래핀으로 이루어진 그룹으로부터 선택된 하나일 수 있다. 더욱 바람직하게는, 반도체층(130)은 몰리브데늄디설파이드로 구성될 수 있다.
도 3 내지 도 7을 참조하면, 원자층 증착 방법으로 고유전율 절연층(150)이 형성될 수 있다. 예시적인 실시예들에 있어서, 상기 원자층 증착 방법에서 전구체로 트리메틸 알루미늄(Tri-Methyl-Aluminium: TMA) 및 반응 기체로 이소프로필알콜(Iso-prothyle-alcole: IPA)이 사용될 수 있다. 예를 들면, 도 3은 전구체가 주입되는 단계를 나타내는 단면도이고, 도 4는 제1 퍼지 가스가 주입되는 단계를 나타내는 단면도이며, 도 5는 반응 기체가 주입되는 단계를 나타내는 단면도이고, 도 6은 제2 퍼지 가스가 주입되는 단계를 나타내는 단면도이며, 도 7은 기판(110) 상에 형성된 고유전율 절연층(150)을 나타내는 단면도이다.
도 3을 다시 참조하면, 트리메틸 알루미늄 가스(400)에 포함된 원자들을 기판(110) 및 반도체층(130) 상에 흡착하기 위해 트리메틸 알루미늄 가스(400)가 챔버 내에 주입될 수 있다. 예를 들면, 이소프로필알콜 가스(500)를 이용하여 플라즈마 처리 공정이 진행될 수 있다. 이러한 경우, 트리메틸 알루미늄 가스(400)에 포함된 원자들은 서로 흡착되거나 기판(110) 및 반도체층(130) 상에 흡착될 수 있다. 예를 들면, 상기 원자들 간의 흡착은 물리적인 흡착(physisorption)으로써 상기 원자들 간의 결합력이 약할 수 있다. 이와는 달리, 상기 원자들이 기판(110) 및 반도체층(130) 상에 흡착되는 것은 화학적인 흡착(chemisorption)으로써, 상기 원자들 간의 결합력이 강할 수 있다.
트리메틸 알루미늄 가스(400)는 제1 트리메틸 알루미늄 원자(410) 및 제2 트리메틸 알루미늄 원자(420)를 포함할 수 있다. 제1 트리메틸 알루미늄 원자(410)들이 상기 챔버 내에서 기판(110) 및 반도체층(130) 상에 흡착될 수 있고, 제2 트리메틸 알루미늄 원자(420)들이 상기 챔버 내에서 서로 흡착되거나 단독으로 존재할 수 있다.
도 4를 다시 참조하면, 트리메틸 알루미늄 가스(400)를 주입 후, 제1 퍼지 가스를 주입할 수 있다. 상기 제1 퍼지 가스를 주입하는 경우, 제2 트리메틸 알루미늄 원자들(420)이 상기 챔버 내에서 제거될 수 있고, 제1 트리메틸 알루미늄 원자들은(410) 기판(110) 및 반도체층(130) 상에 남아있을 수 있다. 상기 제1 퍼지 가스는 아르곤(Ar), 질소(N2) 등을 포함할 수 있다.
도 5를 다시 참조하면, 상기 제1 퍼지 가스를 주입한 후, 이소프로필알콜 가스(500)에 포함된 상기 이소프로필알콜 원자들과 기판(110) 및 반도체층(130) 상에 흡착된 제1 트리메틸 알루미늄 원자들(410)을 반응시키기 위해 이소프로필알콜 가스(500)가 상기 챔버 내에 주입될 수 있다. 예를 들면, 이소프로필알콜 가스(500)를 이용하여 플라즈마 처리 공정이 진행될 수 있다. 이소프로필알콜 가스(500)는 제1 이소프로필알콜 원자(510) 및 제2 이소프로필알콜 원자(520)를 포함할 수 있다. 제1 이소프로필알콜 원자들(510)은 제1 트리메틸 알루미늄 원자들(410)과 상호 결합할 수 있다. 이러한 경우, 알루미늄 옥사이드(Al2O3)(예를 들어 알루미나)가 형성될 수 있다. 제2 이소프로필알콜 원자들(520)은 상기 챔버 내에서 서로 흡착되거나 단독으로 존재할 수 있다.
예를 들면, 일반적인 원자층 증착 방법은 오존, 산소, 물 등을 반응 기체로 사용하고, 반응 기체가 주입되는 과정에서 상기 이차원 층상 구조를 갖는 반도체층과 산소가 결합할 수 있다. 이러한 경우, 상기 이차원 층상 구조를 갖는 반도체층의 상기 원자들이 산소와 결합하는 경우, 상기 이차원 층상 구조를 갖는 반도체층은 산화될 수 있고, 상기 이차원 층상 구조를 갖는 반도체층은 상기 절연층에 의해 크게 손상될 수 있다. 예시적인 실시예들에 따른 반도체 소자의 제조 방법은 이소프로필알콜 가스(500)에 포함된 상기 이소프로필알콜 원자들과 기판(110) 및 반도체층(130) 상에 흡착된 제1 트리메틸 알루미늄 원자들(410)을 반응시키기 위해 이소프로필알콜 가스(500)를 반응 기체로 사용할 수 있다. 이에 따라, 반도체층(130)은 산소 결합에 의해 손상되지 않을 수 있다. 또한, 이소프로필알콜 가스(500)를 반응 기체로 사용하여 원자층 증착 방법으로 반도체층(130) 상에 상기 알루미나를 형성하는 경우, 반도체층(130)인 몰리브데늄디설파이드에 전자 도핑 현상이 발생될 수 있다. 이에 따라, 반도체 소자의 소자 특성이 향상될 수 있다.
도 6을 다시 참조하면, 이소프로필알콜 가스(500)를 주입 후, 제2 퍼지 가스를 주입할 수 있다. 상기 제2 퍼지 가스를 주입하는 경우, 제2 이소프로필알콜 원자들(520)이 상기 챔버 내에서 제거될 수 있고, 제1 이소프로필알콜 원자들(510)은 제1 트리메틸 알루미늄 원자들(410)과 상호 결합한 상태로 남아있을 수 있다. 상기 제2 퍼지 가스는 아르곤, 질소 등을 포함할 수 있다. 이에 따라, 고유전율을 갖는 하나의 알루미나층이 형성될 수 있고, 도 3 내지 도 6에 도시된 공정 과정을 반복하여 도 7에 도시된 고유전율 절연층(150)이 기판(110) 및 반도체층(130) 상에 형성될 수 있다. 예시적인 실시예들에 있어서, 고유전율 절연층(150)은 유전 상수 K가 8 이상인 물질로 구성되는 절연층일 수 있다.
도 8을 참조하면, 게이트 전극(170)은 고유전율 절연층(150) 상의 채널 영역(30)에 형성될 수 있다. 게이트 전극(170)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 사용하여 형성될 수 있다. 예를 들면, 게이트 전극(170)은 금, 은, 알루미늄, 백금, 니켈, 티타늄, 팔라듐, 마그네슘, 칼슘, 리튬, 크롬, 탄탈륨, 몰리브데늄, 스칸듐, 네오디뮴, 이리듐, 알루미늄을 함유하는 합금, 알루미늄 질화물, 은을 함유하는 합금, 텅스텐, 텅스텐 질화물, 구리를 함유하는 합금, 몰리브데늄을 함유하는 합금, 티타늄 질화물, 탄탈륨 질화물, 스트론튬 루테늄 산화물, 아연 산화물, 인듐 주석 산화물, 주석 산화물, 인듐 산화물, 갈륨 산화물, 인듐 아연 산화물 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 다른 예시적인 실시예들에 있어서, 게이트 전극(170)은 복수의 층들로 구성될 수도 있다.
게이트 전극(170) 상에는 층간 절연층(190)이 형성될 수 있다. 층간 절연층(190)은 고유전율 절연층(150) 상에서 게이트 전극(170)을 덮을 수 있으며, 고유전율 절연층(150) 상에 전체적으로 형성될 수 있다. 층간 절연층(190)은 실리콘 화합물, 금속 산화물 등을 사용하여 형성될 수 있다. 예를 들면, 층간 절연층(190)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 실리콘 산탄화물, 실리콘 탄질화물, 실리콘 산탄화물, 알루미늄 산화물, 알루미늄 질화물, 탄탈륨 산화물, 하프늄 산화물, 지르코늄 산화물, 티타늄 산화물 등을 포함할 수 있다.
층간 절연층(190) 상에 소스 전극(210) 및 드레인 전극(230)이 형성될 수 있다. 소스 전극(210)은 고유전율 절연층(150) 및 층간 절연층(190)의 제1 부분을 제거하여 형성된 콘택홀을 통해 반도체층(130)의 소스 영역(10)에 접속될 수 있고, 드레인 전극(230)은 고유전율 절연층(150) 및 층간 절연층(190)의 제2 부분을 제거하여 형성된 콘택홀을 통해 반도체층(130)의 드레인 영역(20)에 접속될 수 있다. 소스 전극(210) 및 드레인 전극(230) 각각은 각기 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 사용하여 형성될 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 다른 예시적인 실시예들에 있어서, 소스 전극(210) 및 드레인 전극(230) 각각은 복수의 층들로 구성될 수도 있다. 이에 따라, 도 1에 도시된 반도체층(130), 고유전율 절연층(150), 게이트 전극(170), 층간 절연층(190), 소스 전극(210) 및 드레인 전극(230)을 포함하는 반도체 소자(100)가 형성될 수 있다.
본 발명의 예시적인 실시예들에 따른 반도체 소자의 제조 방법에 있어서, 반도체층(130)은 고유전율 절연층(150)이 형성되는 과정에서 산화되지 않을 수 있고, 반도체층(130)은 산소 결합에 의해 손상되지 않을 수 있다. 또한, 반도체층(130)인 몰리브데늄디설파이드에 전자 도핑 현상이 발생될 수 있으므로 반도체 소자의 소자 특성이 향상될 수 있다. 이에 따라, 상대적으로 높은 특성을 갖는 반도체 소자(100)가 제조될 수 있다.
도 9A 및 도 9B는 도 7의 반도체층을 구성하는 원자와 산소 간의 결합 여부 및 비교예들의 원자와 산소 간의 결합 여부를 나타내는 그래프들이다. 예를 들면, 도 9A는 몰리브덴과 산소 간의 결합 여부를 나타내는 그래프이고, 도 9B는 황과 산소 간의 결합 여부를 나타내는 그래프이다.
실험예: 반응 기체에 따른 몰리브덴과 산소 간의 결합 여부 측정
기판 상에 몰리브덴을 형성한 후, 몰리브덴과 산소 간의 결합 여부를 측정하였다(도 9A의 제1 그래프(810) 참조).
또한, 상기 몰리브덴 상에 물을 반응기체를 사용하여 원자층 증착 방법으로 알루미나를 형성한 후, 몰리브덴과 산소 간의 결합 여부를 측정하였다(도 9A의 제2 그래프(820) 참조).
한편, 상기 몰리브덴 상에 이소프로필알콜을 반응 기체를 사용하여 원자층 증착 방법으로 알루미나를 형성한 후, 몰리브덴과 산소 간의 결합 여부를 측정하였다(도 9A의 제2 그래프(830) 참조).
도 9A에 도시된 바와 같이, 비교예 1이 도 9A의 제1 그래프(810)에 대응될 수 있고, 비교예2가 도 9A의 제2 그래프(820)에 대응될 수 있으며, 실시예가 도 9A의 제3 그래프(830)에 대응될 수 있다.
도 9A의 제2 그래프(820)의 제1 부분(850)에서 몰리브덴과 산소 간의 결합이 발생됨을 알 수 있고, 도 9A의 제1 그래프(810) 및 도 9A의 제3 그래프(830)는 실질적으로 동일하기 때문에 도 9A의 제3 그래프(830)는 몰리브덴과 산소 간의 결합이 발생하지 않음을 알 수 있다.
실험예: 반응 기체에 따른 황과 산소 간의 결합 여부 측정
기판 상에 황을 형성한 후, 황과 산소 간의 결합 여부를 측정하였다(도 9B의 제1 그래프(910) 참조).
또한, 상기 황 상에 물을 반응기체를 사용하여 원자층 증착 방법으로 알루미나를 형성한 후, 황과 산소 간의 결합 여부를 측정하였다(도 9B의 제2 그래프(920) 참조).
한편, 상기 황 상에 이소프로필알콜을 반응 기체를 사용하여 원자층 증착 방법으로 알루미나를 형성한 후, 황과 산소 간의 결합 여부를 측정하였다(도 9B의 제3 그래프(930) 참조).
도 9B에 도시된 바와 같이, 비교예 1이 도 9B의 제1 그래프(910)에 대응될 수 있고, 비교예2가 도 9B의 제2 그래프(920)에 대응될 수 있으며, 실시예가 도 9B의 제3 그래프(930)에 대응될 수 있다.
도 9B의 제2 그래프(920)의 제1 부분(950)에서 황과 산소 간의 결합이 발생됨을 알 수 있고, 도 9B의 제1 그래프(910) 및 도 9B의 제3 그래프(930)는 실질적으로 동일하기 때문에 도 9B의 제3 그래프(930)는 황과 산소 간의 결합이 발생하지 않음을 알 수 있다.
본 발명에 실시예들에 따른 반도체층(130)은 고유전율 절연층(150)이 형성되는 과정에서 산화되지 않을 수 있고, 이에 따라, 반도체층(130)은 산소 결합에 의해 손상되지 않을 수 있다.
도 10A, 도 10B 및 도 10C는 도 7의 반도체층 및 비교예들의 트리온(trion) 및 엑시톤(exciton)에 대한 광루미네센스 강도(photoluminescence intensity)를 나타내는 그래프들이고, 도 10D는 도 10B 및 도 10C의 반도체 소자들의 소자 특성을 나타내는 그래프이다.
실험예: 반응 기체에 따른 반도체층의 트리온 및 엑시톤 변화 여부 측정
기판 상에 반도체층을 형성한 후, 반도체층인 몰리브데늄디설파이드의 트리온 및 엑시톤에 대한 광루미네센스 강도를 측정하였다(도 10A 참조).
또한, 상기 반도체층 상에 물을 반응 기체를 사용하여 원자층 증착 방법으로 알루미나를 형성한 후, 반도체층인 몰리브데늄디설파이드의 트리온 및 엑시톤에 대한 광루미네센스 강도를 측정하였다(도 10B 참조).
한편, 상기 반도체층 상에 이소프로필알콜을 반응 기체를 사용하여 원자층 증착 방법으로 알루미나를 형성한 후, 반도체층인 몰리브데늄디설파이드의 트리온 및 엑시톤에 대한 광루미네센스 강도를 측정하였다(도 10C 참조).
반도체층의 발광 특성을 분석하기 위해 광루미네센스의 강도 측정이 진행된다.
도 10A에 도시된 바와 같이, 비교예 1이 반도체층인 몰리브데늄디설파이드의 트리온 및 엑시톤에 대한 광루미네센스 강도를 나타내는 그래프(예를 들어, 전자 도핑 전)에 해당될 수 있고, 도 10B에 도시된 바와 같이, 비교예 2가 물을 반응 기체를 사용하여 원자층 증착 방법으로 상기 반도체층 상에 알루미나를 형성한 후 상기 반도체층인 몰리브데늄디설파이드의 트리온 및 엑시톤에 대한 광루미네센스 강도를 나타내는 그래프에 해당될 수 있으며, 도 10C에 도시된 바와 같이, 실시예가 이소프로필알콜을 반응 기체를 사용하여 원자층 증착 방법으로 상기 반도체층 상에 알루미나를 형성한 후 상기 반도체층인 몰리브데늄디설파이드의 트리온 및 엑시톤에 대한 광루미네센스 강도를 나타내는 그래프(예를 들어, 전자 도핑 발생 후)에 해당될 수 있다.
비교예들 및 실시예의 전체 광루미네센스 강도 면적 대비 트리온의 면적비 또는 엑시톤의 면적비를 계산하였다. 계산 결과는 하기의 표 1에 기재된 바와 같다.
구분 비교예1 (도 10A) 비교예2 (도 10B) 실시예 (도 10C)
트리온/ITot 0.38 0.4 0.56
엑시톤/ITot 0.66 0.65 0.57
예를 들면, 몰리브데늄디설파이드는 광학적으로 생성되는 전자(electron) 및 정공(hole)을 포함할 수 있고, 전자와 정공 사이 쿨롱 상호 작용(coulombic interaction)에 의해 상기 전자와 상기 정공이 결합하여 전자-정공 쌍(electron-hole pair EHP)(예를 들어, 엑시톤)을 생성할 수 있다. 또한, 상기 엑시톤은 추가적으로 전자 또는 정공과 결합하여 대전된 엑시톤(charged exciton)(예를 들어, 트리온)이 될 수 있다. 상기 엑시톤과 상기 트리온의 비율에 있어서, 상대적으로 트리온의 비율이 높을 경우, 반도체 소자의 소자 특성이 향상될 수 있다.
도 10A 및 도 10C를 비교했을 때, 실시예의 트리온 그래프의 피크는 비교예 1의 트리온 그래프의 피크보다 약간 상승하였고, 표 1에 도시된 바와 같이 실시예의 트리온의 면적비는 비교예 1의 트리온 면적비보다 증가하였습니다. 이와는 달리, 실시예의 엑시톤의 그래프의 피크는 비교예 1의 엑시톤 그래프의 피크보다 감소하였고, 표 1에 도시된 바와 같이 실시예의 엑시톤의 면적비는 비교예 1의 엑시톤의 면적비보다 감소하였습니다. 이러한 점에서, 이소프로필알콜을 반응 기체를 사용하여 원자층 증착 방법으로 상기 반도체층 상에 알루미나를 형성하는 경우, 상기 반도체층인 몰리브데늄디설파이드에 전자 도핑 현상이 발생됨을 알 수 있다. 예를 들면, 상기 전자 도핑 현상은 몰리브데늄디설파이드와 이소프로필알콜 사이의 전기 음성도(electronegativity) 차이에 의해 발생될 수 있다. 구체적으로, 상대적으로 높은 전기 음성도를 갖는 몰리브데늄디설파이드가 상대적으로 낮은 전기 음성도를 갖는 이소프로필알콜에 포함된 전자(electron)를 끌어당길 수 있고, 상기 전자가 몰리브데늄디설파이드 내에서 엑시톤과 결합하여 트리온으로 변환될 수 있다. 이에 따라, 상기 반도체층 상에 상기 이소프로필알콜을 사용하여 알루미나를 형성할 경우, 표 1에 도시된 바와 같이, 몰리브데늄디설파이드 내에 트리온이 증가될 수 있고, 도 10D와 같이, 반도체 소자의 소자 특성이 대략 100 내지 대략 1000배 향상되는 효과를 얻을 수 있다.
도 10A 및 도 10B를 비교했을 때, 비교예 2의 트리온 그래프의 피크는 비교예 1의 트리온 그래프의 피크보다 약간 하락하였고, 표 1에 도시된 바와 같이 비교예 2의 트리온의 면적비와 비교예 1의 트리온 면적비는 비슷하다. 또한, 비교예 2의 엑시톤의 그래프의 피크는 비교예 1의 엑시톤 그래프의 피크보다 약간 하락하였고, 표 1에 도시된 바와 같이 비교예 2의 엑시톤의 면적비와 비교예 1의 엑시톤의 면적비는 비슷하다. 이러한 점에서, 물을 반응 기체를 사용하여 원자층 증착 방법으로 상기 반도체층 상에 알루미나를 형성하는 경우, 상기 반도체층인 몰리브데늄디설파이드에 전자 도핑 현상이 발생되지 않음을 알 수 있다. 이에 따라, 상기 반도체층 상에 상기 물을 사용하여 알루미나를 형성할 경우, 도 10D와 같이, 비교예 2의 반도체 소자의 소자 특성이 실시예의 반도체 소자의 소자 특성보다 상대적으로 낮을 수 있다.
도 11은 본 발명의 예시적인 실시예들에 따른 유기 발광 표시 장치를 나타내는 단면도이다. 도 11에 예시한 유기 발광 표시 장치(700)는 도 1을 참조하여 설명한 반도체 소자(100)를 포함하는 구성을 가질 수 있다. 도 11에 있어서, 도 1을 참조하여 설명한 구성 요소들과 실질적으로 동일하거나 유사한 구성 요소들에 대해 중복되는 설명은 생략한다.
도 11을 참조하면, 유기 발광 표시 장치(700)는 기판(110), 반도체 소자(100), 평탄화층(270), 화소 정의막(310), 화소 구조물(200), 박막 봉지 구조물(450)을 포함할 수 있다. 여기서, 반도체 소자(100)는 반도체층(130), 고유전율 절연층(150), 게이트 전극(170), 층간 절연층(190), 소스 전극(210) 및 드레인 전극(230)을 포함할 수 있고, 화소 구조물(200)은 하부 전극(290), 발광층(330) 및 상부 전극(340)을 포함할 수 있다. 또한, 박막 봉지 구조물(450)은 제1 박막 봉지층(451), 제2 박막 봉지층(452) 및 제3 박막 봉지층(453)을 포함할 수 있다.
유기 발광 표시 장치(700)가 플렉서블한 기판(110), 가요성을 갖는 박막 봉지 구조물(450)을 포함하기 때문에 유기 발광 표시 장치(700)는 플렉서블 유기 발광 표시 장치로 기능할 수 있다.
투명한 또는 불투명한 재료들을 포함하는 기판(110)이 제공될 수 있다. 기판(110)은 소스 영역(10), 드레인 영역(20) 및 채널 영역(30)을 포함할 수 있다. 기판(110)은 연성을 갖는 투명 수지 기판으로 이루어질 수 있다. 기판(110)은 제1 유기층, 제1 베리어층, 제2 유기층 및 제2 베리어층이 순서대로 적층되는 구성을 가질 수 있다. 상기 제1 베리어층 및 상기 제2 베리어층은 무기 물질을 포함할 수 있다. 또한, 상기 제1 유기층 및 상기 제2 유기층은 유기 물질을 포함할 수 있다. 예를 들면, 상기 제1 및 제2 베리어층들 각각은 실리콘 산화물을 포함할 수 있고, 상기 제1 및 제2 베리어층들 각각은 상기 제1 및 제2 유기층들을 통해 침투하는 수분을 차단할 수 있다. 더욱이, 상기 제1 및 제2 유기층들 각각은 폴리이미드계 수지를 포함할 수 있다.
기판(110)이 얇고 연성을 갖기 때문에, 기판(110)은 반도체 소자(100) 및 화소 구조물(200)의 형성을 지원하기 위해 단단한 유리 상에 형성될 수 있다. 예를 들면, 상기 제2 베리어층 상에 버퍼층을 배치한 후, 상기 버퍼층 상에 반도체 소자(100) 및 화소 구조물(200)을 형성할 수 있다. 이러한 반도체 소자(100) 및 화소 구조물(200)의 형성 후, 상기 유리 기판은 제거될 수 있다. 다시 말하면, 기판(110)의 플렉서블한 물성 때문에, 기판(110) 상에 반도체 소자(100) 및 화소 구조물(200)을 직접 형성하기 어려울 수 있다. 이러한 점을 고려하여, 경질의 유리 기판을 이용하여 반도체 소자(100) 및 화소 구조물(200)을 형성한 다음, 상기 유리 기판을 제거함으로써, 상기 제1 유기층, 상기 제1 베리어층, 상기 제2 유기층 및 상기 제2 베리어층이 기판(110)으로 이용될 수 있다.
기판(110) 상에는 버퍼층(미도시)이 배치될 수도 있다. 상기 버퍼층은 기판(110) 상에 전체적으로 배치될 수 있다. 상기 버퍼층은 기판(110)으로부터 반도체 소자(100)로 금속 원자들이나 불순물들이 확산되는 현상을 방지할 수 있다. 또한, 상기 버퍼층은 기판(110)의 표면이 균일하지 않을 경우, 기판(110)의 표면의 평탄도를 향상시키는 역할을 수행할 수 있다. 상기 버퍼층은 실리콘 화합물, 금속 산화물 등을 포함할 수 있다.
반도체층(130)이 기판(110) 상의 소스 영역(10), 드레인 영역(20) 및 채널 영역(30)에 배치될 수 있다. 예시적인 실시예들에 있어서, 반도체층(130)은 이차원 층상 구조를 갖는 반도체층을 포함할 수 있다. 상기 이차원 층상 구조를 갖는 반도체층은 전이 금속 다이칼코지나이드 및 그래핀 등을 포함할 수 있다. 더욱 바람직하게는, 반도체층(130)은 몰리브데늄디설파이드로 구성될 수 있다. 예시적인 실시예들에 있어서, 반도체층(130)은 몰리브덴과 산소의 결합 및 황과 산소의 결합이 형성되지 않을 수 있다.
반도체층(130) 상에는 고유전율 절연층(150)이 배치될 수 있다. 고유전율 절연층(150)은 기판(110) 상에서 반도체층(130)을 덮을 수 있으며, 기판(110) 상에 전체적으로 배치될 수 있다. 예를 들면, 고유전율 절연층(150)은 기판(110) 상에서 반도체층(130)을 충분히 덮을 수 있으며, 반도체층(130)의 주위에 단차를 생성시키지 않고 실질적으로 평탄한 상면을 가질 수 있다. 선택적으로, 고유전율 절연층(150)은 기판(110) 상에서 반도체층(130)을 덮으며, 균일한 두께로 반도체층(130)의 프로파일을 따라 배치될 수 있다. 예시적인 실시예들에 있어서, 고유전율 절연층(150)은 원자층 증착 방법으로 형성될 수 있고, 상기 원자층 증착 방법에서 전구체로 트리메틸 알루미늄 및 반응 기체로 이소프로필알콜이 사용될 수 있다. 다시 말하면, 오존, 산소, 물 등을 반응 기체로 사용하지 않고 본 발명의 예시적인 실시예들에 따른 원자 증착 방법에서는 반응 기체로 이소프로필알콜이 사용될 수 있다. 즉, 오존, 산소, 물 등과 같이 강한 산화력을 갖는 산화제를 이용하지 않고, 상대적으로 낮은 산화력을 가지며 상대적으로 분자의 크기가 큰 이소프로필알콜이 산화제로 이용될 수 있다. 이에 따라, 고유전율 절연층(150)을 형성하는 공정에서 반도체층(130)은 산소 결합에 의해 손상되지 않을 수 있다. 또한, 이소프로필알콜을 사용하여 원자층 증착 방법으로 반도체층(130) 상에 고유전율 절연층(150)을 형성하는 경우, 반도체층(130)에 전자 도핑 현상이 발생될 수 있다. 이에 따라, 반도체 소자(100)의 소자 특성이 대략 100 내지 대략 1000배 향상될 수 있다. 고유전율 절연층(150)은 유전 상수 K가 8 이상인 물질로 구성되는 절연층일 수 있다. 예시적인 실시예들에 있어서, 고유전율 절연층(150)은 알루미늄 옥사이드(또는 알루미나)로 구성될 수 있다.
게이트 전극(170)은 고유전율 절연층(150) 상의 채널 영역(30)에 배치될 수 있다. 게이트 전극(170)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 다른 예시적인 실시예들에 있어서, 게이트 전극(170)은 복수의 층들로 구성될 수도 있다.
게이트 전극(170) 상에는 층간 절연층(190)이 배치될 수 있다. 층간 절연층(190)은 고유전율 절연층(150) 상에서 게이트 전극(170)을 덮을 수 있으며, 고유전율 절연층(150) 상에 전체적으로 배치될 수 있다. 층간 절연층(190)은 실리콘 화합물, 금속 산화물 등을 포함할 수 있다.
층간 절연층(190) 상에 소스 전극(210) 및 드레인 전극(230)이 배치될 수 있다. 소스 전극(210)은 고유전율 절연층(150) 및 층간 절연층(190)의 제1 부분을 제거하여 형성된 콘택홀을 통해 반도체층(130)의 소스 영역(10)에 접속될 수 있고, 드레인 전극(230)은 고유전율 절연층(150) 및 층간 절연층(190)의 제2 부분을 제거하여 형성된 콘택홀을 통해 반도체층(130)의 드레인 영역(20)에 접속될 수 있다. 소스 전극(210) 및 드레인 전극(230) 각각은 각기 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 다른 예시적인 실시예들에 있어서, 소스 전극(210) 및 드레인 전극(230) 각각은 복수의 층들로 구성될 수도 있다. 이에 따라, 반도체층(130), 고유전율 절연층(150), 게이트 전극(170), 층간 절연층(190), 소스 전극(210) 및 드레인 전극(230)을 포함하는 반도체 소자(100)가 배치될 수 있다.
다만, 반도체 소자(100)가 상부 게이트 구조를 갖는 것으로 설명하였으나, 본 발명의 구성이 이에 한정되는 것은 아니다. 예를 들면, 반도체 소자(250)는 하부 게이트 구조 또는 2중 게이트 구조를 가질 수도 있다.
소스 전극(210), 드레인 전극(230) 및 층간 절연층(190) 상에 평탄화층(270)이 배치될 수 있다. 평탄화층(270)은 층간 절연층(190) 상에서 소스 전극(210) 및 드레인 전극(230)을 덮을 수 있다. 예를 들면, 평탄화층(270)은 상대적으로 두꺼운 두께로 배치될 수 있고, 이러한 경우, 평탄화층(270)은 실질적으로 평탄한 상면을 가질 수 있으며, 이와 같은 평탄화층(270)의 평탄한 상면을 구현하기 위하여 평탄화층(270)에 대해 평탄화 공정이 추가될 수 있다. 선택적으로, 평탄화층(270)은 균일한 두께로 소스 전극(210) 및 드레인 전극(230)의 프로파일을 따라 배치될 수 있다. 평탄화층(270)은 유기 물질 또는 무기 물질로 이루어질 수 있다. 예시적인 실시예들에 있어서, 평탄화층(270)은 포토레지스트, 폴리아크릴계 수지, 폴리이미드계 수지, 폴리아미드계 수지, 실롯산계 수지, 아크릴계 수지, 에폭시계 수지 등과 같은 유기 물질을 포함할 수 있다.
하부 전극(290)은 평탄화층(270) 상에 배치될 수 있다. 하부 전극(290)은 평탄화층(270)의 일부를 제거하여 형성된 콘택홀을 통해 드레인 전극(230)에 접속될 수 있고, 하부 전극(290)은 반도체 소자(100)와 전기적으로 연결될 수 있다. 하부 전극(290)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 다른 예시적인 실시예들에 있어서, 하부 전극(290)은 복수의 층들로 구성될 수도 있다.
화소 정의막(310)은 평탄화층(270) 상에 배치될 수 있고, 하부 전극(290)의 일부를 노출시킬 수 있다. 다시 말하면, 화소 정의막(310)은 하부 전극(290)의 양측부를 덮을 수 있다. 화소 정의막(310)은 유기 물질 또는 무기 물질로 이루어질 수 있다. 예시적인 실시예들에 있어서, 화소 정의막(310)은 유기 물질을 포함할 수 있다.
발광층(330)은 화소 정의막(310)에 의해 일부가 노출된 하부 전극(290) 상에 배치될 수 있다. 발광층(330)은 서브 화소들에 따라 상이한 색광들(즉, 적색광, 녹색광, 청색광 등)을 방출시킬 수 있는 발광 물질들 중 적어도 하나를 사용하여 형성될 수 있다. 이와는 달리, 발광층(330)은 적색광, 녹색광, 청색광 등의 다른 색광들을 발생시킬 수 있는 복수의 발광 물질들을 적층하여 전체적으로 백색광을 방출할 수 있다. 이러한 경우, 발광층(330) 상에 컬러 필터가 배치될 수 있다. 상기 컬러 필터는 적색 컬러 필터, 녹색 컬러 필터, 청색 컬러 필터 중 적어도 하나를 포함할 수 있다. 선택적으로, 상기 컬러 필터는 황색(Yellow) 컬러 필터, 청남색(Cyan) 컬러 필터 및 자주색(Magenta) 컬러 필터를 포함할 수도 있다. 상기 컬러 필터는 감광성 수지로 구성될 수 있다.
상부 전극(340)은 화소 정의막(310) 및 발광층(330) 상에 배치될 수 있다. 상부 전극(340)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 다른 예시적인 실시예들에 있어서, 상부 전극(340)은 복수의 층들로 구성될 수도 있다. 이에 따라, 하부 전극(290), 발광층(330) 및 상부 전극(340)을 포함하는 화소 구조물(200)이 배치될 수 있다.
상부 전극(340) 상에 박막 봉지 구조물(450)이 배치될 수 있다. 예를 들면, 제1 박막 봉지층(451) 상에 제2 박막 봉지층(452)이 배치될 수 있고, 제2 박막 봉지층(452) 상에 제3 박막 봉지층(453)이 배치될 수 있다.
상부 전극(340) 상에 제1 박막 봉지층(451)이 배치될 수 있다. 제1 박막 봉지층(451)은 상부 전극(340)을 덮으며, 균일한 두께로 상부 전극(340)의 프로 파일을 따라 배치될 수 있다. 제1 박막 봉지층(451)은 화소 구조물(200)이 수분, 산소 등의 침투로 인해 열화되는 것을 방지할 수 있다. 또한, 제1 박막 봉지층(451)은 외부의 충격으로부터 화소 구조물(200)을 보호하는 기능도 수행할 수 있다. 제1 박막 봉지층(451)은 무기 물질들을 포함할 수 있다.
제1 박막 봉지층(451) 상에 제2 박막 봉지층(452)이 배치될 수 있다. 제2 박막 봉지층(452)은 유기 발광 표시 장치(700)의 평탄도를 향상시킬 수 있으며, 화소 구조물(200)을 보호할 수 있다. 제2 박막 봉지층(452) 유기 물질들을 포함할 수 있다.
제2 박막 봉지층(452) 상에 제3 박막 봉지층(453)이 배치될 수 있다. 제3 박막 봉지층(453)은 제2 박막 봉지층(452)을 덮으며, 균일한 두께로 제2 박막 봉지층(452)의 프로 파일을 따라 배치될 수 있다. 제3 박막 봉지층(453)은 제1 박막 봉지층(451) 및 제2 박막 봉지층(452)과 함께 화소 구조물(200)이 수분, 산소 등의 침투로 인해 열화되는 것을 방지할 수 있다. 또한, 제3 박막 봉지층(453)은 외부의 충격으로부터 제1 박막 봉지층(451) 및 제2 박막 봉지층(452)과 함께 화소 구조물(200)을 보호하는 기능도 수행할 수 있다. 제3 박막 봉지층(453)은 무기 물질들을 포함할 수 있다.
선택적으로, 박막 봉지 구조물(450)은 제1 내지 제5 박막 봉지층들로 적층된 5층 구조 또는 제1 내지 제7 박막 봉지층들로 적층된 7층 구조로 구성될 수도 있다.
본 발명의 예시적인 실시예들에 따른 고유전율 절연층(150)을 형성하는 원자 증착 공정에서 반응 기체로 이소프로필알콜이 사용됨으로써, 유기 발광 표시 장치(700)에 포함된 반도체층(130)은 산소 결합에 의해 손상되지 않을 수 있다. 또한, 반도체층(130)에서 전자 도핑 현상이 발생될 수 있으므로, 반도체 소자(100)의 소자 특성이 향상될 수 있다. 더욱이, 유기 발광 표시 장치(700)가 잘 휘면서 단단한 특성을 갖는 반도체층(130)을 구비하여 유기 발광 표시 장치(700)는 상대적으로 높은 특성을 갖는 반도체 소자(100)를 포함하는 플렉서블 유기 발광 표시 장치로 기능할 수 있다.
도 12 내지 도 20은본 발명의 예시적인 실시예들에 따른 유기 발광 표시 장치의 제조 방법을 나타내는 단면도들이다.
도 12를 참조하면, 경질의 유리 기판(105)이 제공될 수 있다. 유리 기판(105) 상에 투명한 또는 불투명한 재료들을 포함하는 기판(110)이 형성될 수 있다. 기판(110)은 연성을 갖는 투명 수지 기판을 사용하여 형성될 수 있다. 예시적인 실시예들에 있어서, 기판(110)은 제1 유기층, 제1 베리어층, 제2 유기층 및 제2 베리어층이 순서대로 적층되는 구성을 가질 수 있다. 상기 제1 베리어층 및 상기 제2 베리어층은 무기 물질을 사용하여 형성될 수 있다. 또한, 상기 제1 유기층 및 상기 제2 유기층은 유기 물질을 사용하여 형성될 수 있다. 예를 들면, 상기 제1 및 제2 베리어층들 각각은 실리콘 산화물을 포함할 수 있고, 상기 제1 및 제2 베리어층들 각각은 상기 제1 및 제2 유기층들을 통해 침투하는 수분을 차단할 수 있다. 더욱이, 상기 제1 및 제2 유기층들 각각은 폴리이미드계 수지를 포함할 수 있다.
기판(110) 상에는 버퍼층(미도시)이 형성될 수도 있다. 상기 버퍼층은 기판(110) 상에 전체적으로 형성될 수 있다. 상기 버퍼층은 기판(110)으로부터 반도체 소자로 금속 원자들이나 불순물들이 확산되는 현상을 방지할 수 있다. 또한, 상기 버퍼층은 기판(110)의 표면이 균일하지 않을 경우, 기판(110)의 표면의 평탄도를 향상시키는 역할을 수행할 수 있다. 기판(110)의 유형에 따라 기판(110) 상에 두 개 이상의 버퍼층들이 제공될 수 있거나 버퍼층이 형성되지 않을 수 있다. 상기 버퍼층은 실리콘 화합물, 금속 산화물 등을 사용하여 형성될 수 있다.
반도체층(130)이 기판(110) 상의 소스 영역(10), 드레인 영역(20) 및 채널 영역(30)에 형성될 수 있다. 예시적인 실시예들에 있어서, 반도체층(130)은 이차원 층상 구조를 갖는 반도체층을 사용하여 형성될 수 있다. 상기 이차원 층상 구조를 갖는 반도체층은 전이 금속 다이칼코지나이드 및 그래핀 등으로 구성될 수 있다. 예시적인 실시예들에 있어서, 반도체층(130)은 몰리브데늄디설파이드, 몰리브데늄디셀레나이드, 몰리브데늄디텔루라이드, 텅스텐디설파이드, 텅스텐디셀레나이드, 텅스텐디텔루라이드, 지르코늄디설파이드, 지르코늄디셀레나이드, 육방 정계 보론나이트라이드 그래핀, 보론나이트라이드 도핑 그래핀으로 이루어진 그룹으로부터 선택된 하나일 수 있다. 더욱 바람직하게는, 반도체층(130)은 몰리브데늄디설파이드로 구성될 수 있다. 더욱 바람직하게는, 반도체층(130)은 몰리브데늄디설파이드로 구성될 수 있다.
도 13 내지 도 17을 참조하면, 원자층 증착 방법으로 고유전율 절연층(150)이 형성될 수 있다. 예시적인 실시예들에 있어서, 상기 원자층 증착 방법에서 전구체로 트리메틸 알루미늄(Tri-Methyl-Aluminium: TMA) 및 반응 기체로 이소프로필알콜(Iso-prothyle-alcole: IPA)이 사용될 수 있다. 예를 들면, 도 13은 전구체가 주입되는 단계를 나타내는 단면도이고, 도 14는 제1 퍼지 가스가 주입되는 단계를 나타내는 단면도이며, 도 15는 반응 기체가 주입되는 단계를 나타내는 단면도이고, 도 16은 제2 퍼지 가스가 주입되는 단계를 나타내는 단면도이며, 도 17은 기판(110) 상에 형성된 고유전율 절연층(150)을 나타내는 단면도이다.
도 13을 다시 참조하면, 트리메틸 알루미늄 가스(400)에 포함된 원자들을 기판(110) 및 반도체층(130) 상에 흡착하기 위해 트리메틸 알루미늄 가스(400)가 챔버(미도시) 내에 주입될 수 있다. 이러한 경우, 트리메틸 알루미늄 가스(400)에 포함된 원자들은 서로 흡착되거나 기판(110) 및 반도체층(130) 상에 흡착될 수 있다. 예를 들면, 상기 원자들 간의 흡착은 물리적인 흡착(physisorption)으로써 상기 원자들 간의 결합력이 약할 수 있다. 이와는 달리, 상기 원자들이 기판(110) 및 반도체층(130) 상에 흡착되는 것은 화학적인 흡착(chemisorption)으로써, 상기 원자들 간의 결합력이 강할 수 있다.
트리메틸 알루미늄 가스(400)는 제1 트리메틸 알루미늄 원자(410) 및 제2 트리메틸 알루미늄 원자(420)를 포함할 수 있다. 제1 트리메틸 알루미늄 원자(410)들이 상기 챔버 내에서 기판(110) 및 반도체층(130) 상에 흡착될 수 있고, 제2 트리메틸 알루미늄 원자(420)들이 상기 챔버 내에서 서로 흡착되거나 단독으로 존재할 수 있다.
도 14를 다시 참조하면, 트리메틸 알루미늄 가스(400)를 주입 후, 제1 퍼지 가스를 주입할 수 있다. 상기 제1 퍼지 가스를 주입하는 경우, 제2 트리메틸 알루미늄 원자들(420)이 상기 챔버 내에서 제거될 수 있고, 제1 트리메틸 알루미늄 원자들은(410) 기판(110) 및 반도체층(130) 상에 남아있을 수 있다. 상기 제1 퍼지 가스는 아르곤(Ar), 질소(N2) 등을 포함할 수 있다.
도 15를 다시 참조하면, 상기 제1 퍼지 가스를 주입한 후, 이소프로필알콜 가스(500)에 포함된 상기 이소프로필알콜 원자들과 기판(110) 및 반도체층(130) 상에 흡착된 제1 트리메틸 알루미늄 원자들(410)을 반응시키기 위해 이소프로필알콜 가스(500)가 상기 챔버 내에 주입될 수 있다. 예를 들면, 이소프로필알콜 가스(500)를 이용하여 플라즈마 처리 공정이 진행될 수 있다. 이소프로필알콜 가스(500)는 제1 이소프로필알콜 원자(510) 및 제2 이소프로필알콜 원자(520)를 포함할 수 있다. 제1 이소프로필알콜 원자들(510)은 제1 트리메틸 알루미늄 원자들(410)과 상호 결합할 수 있다. 이러한 경우, 알루미늄 옥사이드(Al2O3)(예를 들어 알루미나)가 형성될 수 있다. 제2 이소프로필알콜 원자들(520)은 상기 챔버 내에서 서로 흡착되거나 단독으로 존재할 수 있다.
예를 들면, 일반적인 원자층 증착 방법은 오존, 산소, 물 등을 반응 기체로 사용하고, 반응 기체가 주입되는 과정에서 상기 이차원 층상 구조를 갖는 반도체층과 산소가 결합할 수 있다. 이러한 경우, 상기 이차원 층상 구조를 갖는 반도체층의 상기 원자들이 산소와 결합하는 경우, 상기 이차원 층상 구조를 갖는 반도체층은 산화될 수 있고, 상기 이차원 층상 구조를 갖는 반도체층은 상기 절연층에 의해 크게 손상될 수 있다. 예시적인 실시예들에 따른 유기 발광 표시 장치의 제조 방법은 이소프로필알콜 가스(500)에 포함된 상기 이소프로필알콜 원자들과 기판(110) 및 반도체층(130) 상에 흡착된 제1 트리메틸 알루미늄 원자들(410)을 반응시키기 위해 이소프로필알콜 가스(500)를 반응 기체로 사용할 수 있다. 이에 따라, 반도체층(130)은 산소 결합에 의해 손상되지 않을 수 있다. 또한, 이소프로필알콜 가스(500)를 반응 기체로 사용하여 원자층 증착 방법으로 반도체층(130) 상에 상기 알루미나를 형성하는 경우, 반도체층(130)인 몰리브데늄디설파이드에 전자 도핑 현상이 발생될 수 있다. 이에 따라, 반도체 소자의 소자 특성이 향상될 수 있다.
도 16을 다시 참조하면, 이소프로필알콜 가스(500)를 주입 후, 제2 퍼지 가스를 주입할 수 있다. 상기 제2 퍼지 가스를 주입하는 경우, 제2 이소프로필알콜 원자들(520)이 상기 챔버 내에서 제거될 수 있고, 제1 이소프로필알콜 원자들(510)은 제1 트리메틸 알루미늄 원자들(410)과 상호 결합한 상태로 남아있을 수 있다. 상기 제2 퍼지 가스는 아르곤, 질소 등을 포함할 수 있다. 이에 따라, 고유전율을 갖는 하나의 알루미나층이 형성될 수 있고, 도 3 내지 도 6에 도시된 공정 과정을 반복하여 도 17에 도시된 고유전율 절연층(150)이 기판(110) 및 반도체층(130) 상에 형성될 수 있다. 예시적인 실시예들에 있어서, 고유전율 절연층(150)은 유전 상수 K가 8 이상인 물질로 구성되는 절연층일 수 있다.
도 18을 참조하면, 게이트 전극(170)은 고유전율 절연층(150) 상의 채널 영역(30)에 형성될 수 있다. 게이트 전극(170)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 사용하여 형성될 수 있다. 예를 들면, 게이트 전극(170)은 금, 은, 알루미늄, 백금, 니켈, 티타늄, 팔라듐, 마그네슘, 칼슘, 리튬, 크롬, 탄탈륨, 몰리브데늄, 스칸듐, 네오디뮴, 이리듐, 알루미늄을 함유하는 합금, 알루미늄 질화물, 은을 함유하는 합금, 텅스텐, 텅스텐 질화물, 구리를 함유하는 합금, 몰리브데늄을 함유하는 합금, 티타늄 질화물, 탄탈륨 질화물, 스트론튬 루테늄 산화물, 아연 산화물, 인듐 주석 산화물, 주석 산화물, 인듐 산화물, 갈륨 산화물, 인듐 아연 산화물 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 다른 예시적인 실시예들에 있어서, 게이트 전극(170)은 복수의 층들로 구성될 수도 있다.
게이트 전극(170) 상에는 층간 절연층(190)이 형성될 수 있다. 층간 절연층(190)은 고유전율 절연층(150) 상에서 게이트 전극(170)을 덮을 수 있으며, 고유전율 절연층(150) 상에 전체적으로 형성될 수 있다. 층간 절연층(190)은 실리콘 화합물, 금속 산화물 등을 사용하여 형성될 수 있다. 예를 들면, 층간 절연층(190)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 실리콘 산탄화물, 실리콘 탄질화물, 실리콘 산탄화물, 알루미늄 산화물, 알루미늄 질화물, 탄탈륨 산화물, 하프늄 산화물, 지르코늄 산화물, 티타늄 산화물 등을 포함할 수 있다.
층간 절연층(190) 상에 소스 전극(210) 및 드레인 전극(230)이 형성될 수 있다. 소스 전극(210)은 고유전율 절연층(150) 및 층간 절연층(190)의 제1 부분을 제거하여 형성된 콘택홀을 통해 반도체층(130)의 소스 영역(10)에 접속될 수 있고, 드레인 전극(230)은 고유전율 절연층(150) 및 층간 절연층(190)의 제2 부분을 제거하여 형성된 콘택홀을 통해 반도체층(130)의 드레인 영역(20)에 접속될 수 있다. 소스 전극(210) 및 드레인 전극(230) 각각은 각기 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 사용하여 형성될 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 다른 예시적인 실시예들에 있어서, 소스 전극(210) 및 드레인 전극(230) 각각은 복수의 층들로 구성될 수도 있다. 이에 따라, 반도체층(130), 고유전율 절연층(150), 게이트 전극(170), 층간 절연층(190), 소스 전극(210) 및 드레인 전극(230)을 포함하는 반도체 소자(100)가 형성될 수 있다.
도 19를 참조하면, 소스 전극(210) 및 드레인 전극(230) 및 층간 절연층(190) 상에 평탄화층(270)이 형성될 수 있다. 평탄화층(270)은 층간 절연층(190) 상에서 소스 전극(210) 및 드레인 전극(230)을 덮을 수 있다. 예를 들면, 평탄화층(270)은 상대적으로 두꺼운 두께로 형성될 수 있고, 이러한 경우, 평탄화층(270)은 실질적으로 평탄한 상면을 가질 수 있으며, 이와 같은 평탄화층(270)의 평탄한 상면을 구현하기 위하여 평탄화층(270)에 대해 평탄화 공정이 추가될 수 있다. 선택적으로, 평탄화층(270)은 균일한 두께로 소스 전극(210) 및 드레인 전극(230)의 프로파일을 따라 형성될 수 있다. 평탄화층(270)은 유기 물질 또는 무기 물질로 이루어질 수 있다. 예시적인 실시예들에 있어서, 평탄화층(270)은 포토레지스트, 폴리아크릴계 수지, 폴리이미드계 수지, 폴리아미드계 수지, 실롯산계 수지, 아크릴계 수지, 에폭시계 수지 등과 같은 유기 물질을 사용하여 형성될 수 있다.
하부 전극(290)은 평탄화층(270) 상에 형성될 수 있다. 하부 전극(290)은 평탄화층(270)의 일부를 제거하여 형성된 콘택홀을 통해 드레인 전극(230)에 접속될 수 있고, 하부 전극(290)은 반도체 소자(100)와 전기적으로 연결될 수 있다. 하부 전극(290)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 사용하여 형성될 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 다른 예시적인 실시예들에 있어서, 하부 전극(290)은 복수의 층들로 구성될 수도 있다.
화소 정의막(310)은 평탄화층(270) 상에 형성될 수 있고, 하부 전극(290)의 일부를 노출시킬 수 있다. 다시 말하면, 화소 정의막(310)은 하부 전극(290)의 양측부를 덮을 수 있다. 화소 정의막(310)은 유기 물질 또는 무기 물질로 이루어질 수 있다. 예시적인 실시예들에 있어서, 화소 정의막(310)은 유기 물질을 사용하여 형성될 수 있다.
발광층(330)은 화소 정의막(310)에 의해 일부가 노출된 하부 전극(290) 상에 형성될 수 있다. 발광층(330)은 서브 화소들에 따라 상이한 색광들(즉, 적색광, 녹색광, 청색광 등)을 방출시킬 수 있는 발광 물질들 중 적어도 하나를 사용하여 형성될 수 있다. 이와는 달리, 발광층(330)은 적색광, 녹색광, 청색광 등의 다른 색광들을 발생시킬 수 있는 복수의 발광 물질들을 적층하여 전체적으로 백색광을 방출할 수 있다. 이러한 경우, 발광층(330) 상에 컬러 필터가 형성될 수 있다. 상기 컬러 필터는 적색 컬러 필터, 녹색 컬러 필터, 청색 컬러 필터 중 적어도 하나를 포함할 수 있다. 선택적으로, 상기 컬러 필터는 황색 컬러 필터, 청남색 컬러 필터 및 자주색 컬러 필터를 포함할 수도 있다. 상기 컬러 필터는 감광성 수지로 구성될 수 있다.
상부 전극(340)은 화소 정의막(310) 및 발광층(330) 상에 형성될 수 있다. 상부 전극(340)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 사용하여 형성될 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 다른 예시적인 실시예들에 있어서, 상부 전극(340)은 복수의 층들로 구성될 수도 있다. 이에 따라, 하부 전극(290), 발광층(330) 및 상부 전극(340)을 포함하는 화소 구조물(200)이 형성될 수 있다.
상부 전극(340) 상에 제1 박막 봉지층(451)이 형성될 수 있다. 제1 박막 봉지층(451)은 상부 전극(340)을 덮으며, 균일한 두께로 상부 전극(340)의 프로 파일을 따라 형성될 수 있다. 제1 박막 봉지층(451)은 화소 구조물(200)이 수분, 산소 등의 침투로 인해 열화되는 것을 방지할 수 있다. 또한, 제1 박막 봉지층(451)은 외부의 충격으로부터 화소 구조물(200)을 보호하는 기능도 수행할 수 있다. 제1 박막 봉지층(451)은 무기 물질들을 사용하여 형성될 수 있다.
제1 박막 봉지층(451) 상에 제2 박막 봉지층(452)이 형성될 수 있다. 제2 박막 봉지층(452)은 유기 발광 표시 장치의 평탄도를 향상시킬 수 있으며, 화소 구조물(200)을 보호할 수 있다. 제2 박막 봉지층(452) 유기 물질들을 사용하여 형성될 수 있다.
제2 박막 봉지층(452) 상에 제3 박막 봉지층(453)이 형성될 수 있다. 제3 박막 봉지층(453)은 제2 박막 봉지층(452)을 덮으며, 균일한 두께로 제2 박막 봉지층(452)의 프로 파일을 따라 형성될 수 있다. 제3 박막 봉지층(453)은 제1 박막 봉지층(451) 및 제2 박막 봉지층(452)과 함께 화소 구조물(200)이 수분, 산소 등의 침투로 인해 열화되는 것을 방지할 수 있다. 또한, 제3 박막 봉지층(453)은 외부의 충격으로부터 제1 박막 봉지층(451) 및 제2 박막 봉지층(452)과 함께 화소 구조물(200)을 보호하는 기능도 수행할 수 있다. 제3 박막 봉지층(453)은 무기 물질들을 포함할 수 있다. 이에 따라, 제1 박막 봉지층(451), 제2 박막 봉지층(452) 및 제3 박막 봉지층(453)을 포함하는 박막 봉지 구조물(450)이 형성될 수 있다. 선택적으로, 박막 봉지 구조물(450)은 제1 내지 제5 박막 봉지층들로 적층된 5층 구조 또는 제1 내지 제7 박막 봉지층들로 적층된 7층 구조로 구성될 수도 있다. 박막 봉지 구조물(450)이 형성된 후 유리 기판(105)이 기판(110)으로부터 박리될 수 있다.
이에 따라, 도 11에 도시된 유기 발광 표시 장치(700)가 제조될 수 있다. 본 발명에 실시예들에 따른 유기 발광 표시 장치의 제조 방법에 있어서, 고유전율 절연층(150)을 형성하는 원자 증착 공정에서 반응 기체로 이소프로필알콜이 사용됨으로써, 유기 발광 표시 장치에 포함된 반도체층(130)은 산소 결합에 의해 손상되지 않을 수 있다. 또한, 반도체층(130)인 몰리브데늄디설파이드에 전자 도핑 현상이 발생될 수 있으므로 반도체 소자(100)의 소자 특성이 향상될 수 있다. 더욱이, 상기 유기 발광 표시 장치가 잘 휘면서 단단한 특성을 갖는 반도체층(130)을 구비하여 상기 유기 발광 표시 장치가 상대적으로 높은 특성을 갖는 반도체 소자(100)를 포함하는 플렉서블 유기 발광 표시 장치로 제조될 수 있다.
상술한 바에서는, 본 발명의 예시적인 실시예들을 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 것이다.
본 발명은 유기 발광 표시 장치를 구비할 수 있는 다양한 디스플레이 기기들에 적용될 수 있다. 예를 들면, 본 발명은 차량용, 선박용 및 항공기용 디스플레이 장치들, 휴대용 통신 장치들, 전시용 또는 정보 전달용 디스플레이 장치들, 의료용 디스플레이 장치들 등과 같은 수많은 디스플레이 기기들에 적용 가능하다.
10: 소스 영역 20: 드레인 영역
30: 채널 영역 100: 반도체 소자
105: 유리 기판 110: 기판
130: 반도체층 150: 고유전율 절연층
170: 게이트 전극 190: 층간 절연층
200: 화소 구조물 210: 소스 전극
230: 드레인 전극 270: 평탄화층
290: 하부 전극 310: 화소 정의막
330: 발광층 340: 상부 전극
400: 트리메틸 알루미늄 가스
410: 제1 트리메틸 알루미늄 원자
420: 제2 트리메틸 알루미늄 원자
450: 박막 봉지 구조물 451: 제1 박막 봉지층
452: 제2 박막 봉지층 453: 제3 박막 봉지층
500: 이소프로필알콜 가스 510: 제1 이소프로필알콜 원자
520: 제2 이소프로필알콜 원자 700: 유기 발광 표시 장치

Claims (19)

  1. 소스 영역, 드레인 영역 및 채널 영역을 갖는 기판 상에 이차원(2-Dimensional) 층상 구조를 갖는 반도체층을 형성하는 단계;
    전구체로 트리메틸 알루미늄(Tri-Methyl-Aluminium: TMA) 및 반응 기체로 이소프로필알콜(Isopropyl alcole: IPA)을 사용하는 원자층 증착 방법으로 상기 반도체층 상에 고유전율(high-k) 절연층을 형성하는 단계;
    상기 고유전율 절연층 상의 상기 채널 영역에 게이트 전극을 형성하는 단계;
    상기 게이트 전극 상에 층간 절연층을 형성하는 단계; 및
    상기 층간 절연층 상의 상기 소스 및 드레인 영역들에 소스 및 드레인 전극들을 각기 형성하는 단계를 포함하고,
    상기 반응 기체는 오존, 산소 및 물을 포함하지 않는 것을 특징으로 하는 반도체 소자의 제조 방법.
  2. 제 1 항에 있어서, 전구체로 트리메틸 알루미늄 및 반응 기체로 이소프로필알콜을 사용하는 원자층 증착 방법으로 상기 반도체층 상에 고유전율 절연층을 형성하는 단계는,
    트리메틸 알루미늄 가스를 주입하여 상기 기판 상에 알루미늄 원자들을 흡착하는 단계;
    상기 트리메틸 알루미늄 가스를 주입한 후, 제1 퍼지 가스를 주입하는 단계;
    상기 제1 퍼지 가스를 주입한 후, 이소프로필알콜 가스를 주입하여 상기 이소프로필알콜과 상기 기판에 흡착된 상기 알루미늄 원자가 반응하는 단계; 및
    상기 이소프로필알콜 가스를 주입한 후, 제2 퍼지 가스를 주입하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  3. 제 2 항에 있어서, 상기 고유전율 절연층은 알루미나(Al2O3)로 구성되는 것을 특징으로 하는 반도체 소자의 제조 방법.
  4. 제 1 항에 있어서, 상기 고유전율 절연층은 알루미나, 지르코늄 옥사이드(ZrO2) 및 하프늄 옥사이드(HfO2)로 이루어진 그룹으로부터 선택된 하나인 것을 특징으로 하는 반도체 소자의 제조 방법.
  5. 소스 영역, 드레인 영역 및 채널 영역을 갖는 기판 상에 이차원 층상 구조를 갖는 반도체층을 형성하는 단계;
    전구체로 트리메틸 알루미늄 및 반응 기체로 이소프로필알콜을 사용하는 원자층 증착 방법으로 상기 반도체층 상에 고유전율 절연층을 형성하는 단계;
    상기 고유전율 절연층 상의 상기 채널 영역에 게이트 전극을 형성하는 단계;
    상기 게이트 전극 상에 층간 절연층을 형성하는 단계; 및
    상기 층간 절연층 상의 상기 소스 및 드레인 영역들에 소스 및 드레인 전극들을 각기 형성하는 단계를 포함하고,
    상기 이차원 층상 구조를 갖는 반도체층은 전이 금속 다이칼코지나이드(Transition metal dichalcogenide: TMDC) 및 그래핀(graphene)을 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  6. 제 5 항에 있어서, 상기 이차원 층상 구조를 갖는 반도체층은 몰리브데늄디설파이드(MoS2), 몰리브데늄디셀레나이드(MoSe2), 몰리브데늄디텔루라이드(MoTe2), 텅스텐디설파이드(WS2), 텅스텐디셀레나이드(WSe2), 텅스텐디텔루라이드(WTe2), 지르코늄디설파이드(ZrS2), 지르코늄디셀레나이드(ZrSe2), 육방 정계 보론나이트라이드(hexagonal boron nitride: hBN) 그래핀으로 이루어진 그룹으로부터 선택된 하나인 것을 특징으로 하는 반도체 소자의 제조 방법.
  7. 제 1 항에 있어서, 상기 이차원 층상 구조를 갖는 반도체층은 몰리브데늄디설파이드로 구성되는 것을 특징으로 하는 반도체 소자의 제조 방법.
  8. 제 1 항에 있어서, 상기 반도체층은 몰리브덴과 산소의 결합(Mo-O bond) 및 황과 산소의 결합(S-O bond)이 형성되지 않는 것을 특징으로 하는 반도체 소자의 제조 방법.
  9. 소스 영역, 드레인 영역 및 채널 영역을 갖는 기판을 제공하는 단계;
    상기 기판 상의 소스 영역, 드레인 영역 및 채널 영역에 이차원 층상 구조를 갖는 반도체층을 형성하는 단계, 전구체로 트리메틸 알루미늄 및 반응 기체로 이소프로필알콜을 사용하는 원자층 증착 방법으로 상기 반도체층 상에 고유전율 절연층을 형성하는 단계, 상기 고유전율 절연층 상의 상기 채널 영역에 게이트 전극을 형성하는 단계, 상기 게이트 전극 상에 층간 절연층을 형성하는 단계 및 상기 층간 절연층 상의 상기 소스 및 드레인 영역들에 소스 및 드레인 전극들을 각기 형성하는 단계를 포함하는 반도체 소자를 형성하는 단계;
    상기 반도체 소자 상에 화소 구조물을 형성하는 단계; 및
    상기 화소 구조물 상에 박막 봉지 구조물을 형성하는 단계를 포함하고,
    상기 반응 기체는 오존, 산소 및 물을 포함하지 않는 것을 특징으로 하는 유기 발광 표시 장치의 제조 방법.
  10. 제 9 항에 있어서, 상기 반도체 소자 상에 상기 화소 구조물을 형성하는 단계는,
    상기 드레인 전극과 전기적으로 연결되도록 하부 전극을 형성하는 단계;
    상기 하부 전극 상에 발광층을 형성하는 단계; 및
    상기 발광층 상에 상부 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 유기 발광 표시 장치의 제조 방법.
  11. 제 10 항에 있어서, 상기 화소 구조물 상에 상기 박막 봉지 구조물을 형성하는 단계는,
    상기 상부 전극 상에 무기 물질을 포함하는 제1 박막 봉지층을 형성하는 단계;
    상기 제1 박막 봉지층 상에 유기 물질을 포함하는 제2 박막 봉지층을 형성하는 단계; 및
    상기 제2 박막 봉지층 상에 상기 무기 물질을 포함하는 제3 박막 봉지층을 형성하는 단계를 포함하는 것을 특징으로 하는 유기 발광 표시 장치의 제조 방법.
  12. 제 9 항에 있어서, 상기 기판 및 상기 박막 봉지 구조물은 가요성을 갖는 물질을 포함하는 것을 특징으로 하는 유기 발광 표시 장치의 제조 방법.
  13. 제 9 항에 있어서, 전구체로 트리메틸 알루미늄 및 반응 기체로 이소프로필알콜을 사용하는 원자층 증착 방법으로 상기 반도체층 상에 고유전율 절연층을 형성하는 단계는,
    트리메틸 알루미늄 가스를 주입하여 상기 기판 상에 알루미늄 원자들을 흡착하는 단계;
    상기 트리메틸 알루미늄 가스를 주입한 후, 제1 퍼지 가스를 주입하는 단계;
    상기 제1 퍼지 가스를 주입한 후, 이소프로필알콜 가스를 주입하여 상기 이소프로필알콜과 상기 기판에 흡착된 상기 알루미늄 원자가 반응하는 단계; 및
    상기 이소프로필알콜 가스를 주입한 후, 제2 퍼지 가스를 주입하는 단계를 포함하는 것을 특징으로 하는 유기 발광 표시 장치의 제조 방법.
  14. 제 13 항에 있어서, 상기 고유전율 절연층은 알루미나로 구성되는 것을 특징으로 하는 유기 발광 표시 장치의 제조 방법.
  15. 제 9 항에 있어서, 상기 이차원 층상 구조를 갖는 반도체층은 몰리브데늄디설파이드로 구성되는 것을 특징으로 하는 유기 발광 표시 장치의 제조 방법.
  16. 제 9 항에 있어서, 상기 반도체층은 몰리브덴과 산소의 결합 및 황과 산소의 결합 형성되지 않는 것을 특징으로 하는 유기 발광 표시 장치의 제조 방법.
  17. 소스 영역, 드레인 영역 및 채널 영역을 갖는 기판;
    상기 기판 상의 소스 영역, 드레인 영역 및 채널 영역에 배치되고, 몰리브데늄디설파이드로 구성되는 반도체층;
    상기 기판 상에서 상기 반도체층을 덮으며 알루미나로 구성되는 고유전율 절연층;
    상기 고유전율 절연층 상에서 상기 채널 영역에 배치되는 게이트 전극;
    상기 고유전율 절연층 상에서 상기 게이트 전극을 덮는 층간 절연층;
    상기 층간 절연층 상의 상기 소스 및 드레인 영역들 각각에 배치되는 소스 및 드레인 전극들;
    상기 소스 및 드레인 전극들 상에 배치되는 화소 구조물; 및
    상기 화소 구조물 상에 배치되는 박막 봉지 구조물을 포함하고,
    상기 반도체층은 몰리브덴과 산소의 결합 및 황과 산소의 결합이 형성되지 않는 것을 특징으로 하는 유기 발광 표시 장치.
  18. 삭제
  19. 제 17 항에 있어서, 상기 기판 및 상기 박막 봉지 구조물은 가요성을 갖는 물질을 포함하는 것을 특징으로 하는 유기 발광 표시 장치.
KR1020170082395A 2017-06-29 2017-06-29 반도체 소자의 제조 방법, 반도체 소자를 포함하는 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법 KR102381419B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020170082395A KR102381419B1 (ko) 2017-06-29 2017-06-29 반도체 소자의 제조 방법, 반도체 소자를 포함하는 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
US15/834,628 US20190006450A1 (en) 2017-06-29 2017-12-07 Method of manufacturing a semiconductor element, organic light emitting display device including a semiconductor element, and method of manufacturing an organic light emitting display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170082395A KR102381419B1 (ko) 2017-06-29 2017-06-29 반도체 소자의 제조 방법, 반도체 소자를 포함하는 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법

Publications (2)

Publication Number Publication Date
KR20190002777A KR20190002777A (ko) 2019-01-09
KR102381419B1 true KR102381419B1 (ko) 2022-04-01

Family

ID=64739002

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170082395A KR102381419B1 (ko) 2017-06-29 2017-06-29 반도체 소자의 제조 방법, 반도체 소자를 포함하는 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법

Country Status (2)

Country Link
US (1) US20190006450A1 (ko)
KR (1) KR102381419B1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10217819B2 (en) * 2015-05-20 2019-02-26 Samsung Electronics Co., Ltd. Semiconductor device including metal-2 dimensional material-semiconductor contact
KR102138004B1 (ko) * 2018-10-02 2020-07-27 연세대학교 산학협력단 능동형 유기 발광 소자 디스플레이 장치 및 이의 제조방법
CN111190498B (zh) * 2018-11-14 2023-12-22 乐金显示有限公司 显示装置
CN111575660B (zh) * 2019-02-18 2022-01-25 中国石油化工股份有限公司 一种纳米多层膜及其制备方法
CN110400832A (zh) * 2019-06-12 2019-11-01 北海惠科光电技术有限公司 阵列基板的制备方法及阵列基板
CN110459562B (zh) * 2019-07-30 2021-11-23 武汉华星光电半导体显示技术有限公司 可折叠显示面板及其制作方法
CN112786678B (zh) * 2019-11-08 2022-11-22 清华大学 半导体结构及半导体器件
CN112786715B (zh) * 2019-11-08 2022-11-22 清华大学 太阳能电池

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160247927A1 (en) * 2015-02-25 2016-08-25 Qualcomm Mems Technologies, Inc. Tunnel thin film transistor with hetero-junction structure

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010114050A (ko) * 2000-06-20 2001-12-29 박종섭 반도체 소자의 알루미늄 산화막 형성 방법
KR101481826B1 (ko) * 2008-05-20 2015-01-12 엘지디스플레이 주식회사 플렉서블 유기발광 표시장치 및 그 제조 방법
US20130161765A1 (en) * 2011-12-26 2013-06-27 Toyoda Gosei Co., Ltd. Mis type semiconductor device and production method therefor
KR101963226B1 (ko) * 2012-02-29 2019-04-01 삼성전자주식회사 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
KR20140062884A (ko) * 2012-11-15 2014-05-26 삼성전자주식회사 박막 트랜지스터
KR20150053314A (ko) * 2013-11-07 2015-05-18 삼성디스플레이 주식회사 박막 트랜지스터 및 이를 포함하는 표시장치
KR20150098904A (ko) * 2014-02-21 2015-08-31 엘지전자 주식회사 금속 칼코게나이드 박막의 제조 방법 및 그 박막
JP6194516B2 (ja) * 2014-08-29 2017-09-13 豊田合成株式会社 Ｍｉｓ型半導体装置
US20170350012A1 (en) * 2015-08-04 2017-12-07 Sun-min MOON Semiconductor manufacturing apparatus
KR102358566B1 (ko) * 2015-08-04 2022-02-04 삼성전자주식회사 물질막 형성 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160247927A1 (en) * 2015-02-25 2016-08-25 Qualcomm Mems Technologies, Inc. Tunnel thin film transistor with hetero-junction structure

Also Published As

Publication number Publication date
US20190006450A1 (en) 2019-01-03
KR20190002777A (ko) 2019-01-09

Similar Documents

Publication Publication Date Title
KR102381419B1 (ko) 반도체 소자의 제조 방법, 반도체 소자를 포함하는 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
CN107026190B (zh) 显示装置
KR102356813B1 (ko) 박막 트랜지스터 및 박막 트랜지스터를 포함하는 표시장치
TWI458021B (zh) 發光裝置及其製造方法
US9281497B2 (en) Light-emitting device, display device, and method for manufacturing the same
US8916858B2 (en) Display device
CN102171833A (zh) 薄膜晶体管和显示器件
CN104934437B (zh) 薄膜晶体管元件基板及其制造方法、和有机el显示装置
TWI541993B (zh) 有機發光顯示器及製造其之方法
JP2010050165A (ja) 半導体装置、半導体装置の製造方法、トランジスタ基板、発光装置、および、表示装置
KR20150016789A (ko) 박막 트랜지스터 및 그 제조방법
JP2007250984A (ja) 酸化物半導体薄膜トランジスタを用いた発光素子及びこれを用いた画像表示装置
US20120061652A1 (en) Semiconductor device and light-emitting device, and manufactuirng method thereof
KR20190045659A (ko) 이차원 반도체를 포함하는 박막 트랜지스터 및 이를 포함하는 표시장치
US20170033227A1 (en) Metal oxide tft with improved source/drain contacts and reliability
US8592261B2 (en) Method for designing semiconductor device
US20120061671A1 (en) Semiconductor device and light-emitting device
KR20140135655A (ko) 반도체 장치
KR100844788B1 (ko) 유기발광소자의 제조방법 및 이에 의하여 제조된유기발광소자
KR102162885B1 (ko) 어레이기판 및 이의 제조방법
CN108886058A (zh) 场效应晶体管、显示元件、图像显示装置和***
WO2014196107A1 (ja) 薄膜トランジスタ素子とその製造方法及び表示装置
KR20110080118A (ko) 다층의 식각 정지층을 구비한 박막 트랜지스터 및 그 제조방법
KR101748787B1 (ko) 박막 트랜지스터 및 그 제조 방법
KR101616929B1 (ko) 유기발광 표시장치 제조방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant