KR102362365B1 - 실리콘 질화막 에칭 조성물 및 이를 이용한 에칭 방법 - Google Patents

실리콘 질화막 에칭 조성물 및 이를 이용한 에칭 방법 Download PDF

Info

Publication number
KR102362365B1
KR102362365B1 KR1020180042408A KR20180042408A KR102362365B1 KR 102362365 B1 KR102362365 B1 KR 102362365B1 KR 1020180042408 A KR1020180042408 A KR 1020180042408A KR 20180042408 A KR20180042408 A KR 20180042408A KR 102362365 B1 KR102362365 B1 KR 102362365B1
Authority
KR
South Korea
Prior art keywords
nitride film
silicon nitride
etching
etching composition
silicon
Prior art date
Application number
KR1020180042408A
Other languages
English (en)
Other versions
KR20190118921A (ko
Inventor
황기욱
고상란
조연진
최정민
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020180042408A priority Critical patent/KR102362365B1/ko
Priority to CN201980018129.6A priority patent/CN111836873B/zh
Priority to PCT/KR2019/002858 priority patent/WO2019198935A1/ko
Priority to TW108112224A priority patent/TWI710667B/zh
Publication of KR20190118921A publication Critical patent/KR20190118921A/ko
Application granted granted Critical
Publication of KR102362365B1 publication Critical patent/KR102362365B1/ko

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/06—Etching, surface-brightening or pickling compositions containing an inorganic acid with organic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching

Abstract

본 발명의 실리콘 질화막 에칭 조성물은 인산 화합물; 다가알코올; 및 물을 포함한다. 상기 실리콘 질화막 에칭 조성물은 실리콘산화막에 대한 실리콘 질화막의 선택비가 높고, 실리콘 화합물의 석출을 억제할 수 있다.

Description

실리콘 질화막 에칭 조성물 및 이를 이용한 에칭 방법 {ETCHING COMPOSITION FOR SILICONE NITRIDE AND METHOD FOR ETCHING USING THE SAME}
본 발명은 실리콘 질화막 에칭 조성물 및 이를 이용한 에칭 방법에 관한 것이다. 보다 상세하게는, 본 발명은 실리콘 질화막에 대한 에칭 속도를 높이고, 실리콘 질화막과 실리콘 산화막에 대한 에칭 선택비를 향상시키며, 에칭 과정에서 생성되는 부산물의 석출을 억제할 수 있는 실리콘 질화막 에칭 조성물 및 이를 이용한 에칭 방법에 관한 것이다.
실리콘 산화막 및 실리콘 질화막은 반도체 제조 공정에서 대표적인 절연막으로 사용되고 있다. 이러한 절연막은 단일층 혹은 복수층의 형태로 사용된다. 또한 실리콘 산화막 및 실리콘 질화막은 금속 배선과 같은 도전성 패턴을 형성하기 위한 하드마스크(Hard mask)로서도 사용된다.
이러한 실리콘 질화막을 에칭 공정을 통해 제거할 때 주로 인산이 사용되고 있다. 그러나, 인산은 부식성이 있으며, 에칭 과정에서 Si(OH)4 등의 부산물이 석출되는 등 안정적인 공정 유지가 어려운 문제가 있다.
따라서, 실리콘 질화막에 대한 에칭 속도를 높이고, 실리콘 질화막과 실리콘 산화막에 대한 에칭 선택비를 향상시키며, 에칭 과정에서 생성되는 부산물의 석출을 억제할 수 있는 에칭 조성물의 개발이 필요하다.
본 발명의 목적은 실리콘 질화막에 대한 에칭 속도를 높이고, 실리콘 질화막과 실리콘 산화막에 대한 에칭 선택비를 향상시키며, 에칭 과정에서 생성되는 부산물의 석출을 억제할 수 있는, 실리콘 질화막 에칭 조성물을 제공하는 것이다.
본 발명의 다른 목적은 상기 실리콘 질화막 에칭 조성물을 이용한 에칭 방법을 제공하는 것이다.
본 발명의 실리콘 질화막 에칭 조성물은 인산 화합물; 다가 알코올; 및 물을 포함한다.
구체예에서, 상기 인산 화합물은 오르토인산, 메타인산, 피로인산, 아인산 및 차인산 중 하나 이상을 포함할 수 있다.
구체예에서, 상기 다가 알코올은 2가 알코올, 3가 알코올, 및 당알코올 중 하나 이상을 포함할 수 있다.
상기 2가 알코올은 카테콜을 포함할 수 있다.
상기 당알코올은 락티톨(Lactitol), 솔비톨(sorbitol), 만니톨(mannitol), 아이소말트(Isomalt), 자일리톨(xylitol), 에리트리톨(erythritol), 아도니톨(adonitol), 아라비톨(arabitol), 및 탈리톨(talitol) 중 하나 이상을 포함할 수 있다.
구체예에서, 상기 실리콘 질화막 에칭 조성물은, 인산 화합물 60~95 중량%; 다가 알코올 0.0001~10 중량%; 및 잔량의 물을 포함할 수 있다.
상기 실리콘 질화막 에칭 조성물은 실리콘 함유 화합물을 0 초과 10 중량% 이하의 범위로 더 포함할 수 있다.
상기 실리콘 함유 화합물은 하기 화학식 1로 표시되는 화합물을 포함할 수 있다:
[화학식 1]
Figure 112018036230153-pat00001
(상기 화학식 1에서, R1, R2, R3 및 R4는 각각 독립적으로 수소, 탄소 수 1~10의 알킬기, 탄소 수 1~10의 알콕시기, 탄소 수 3~10의 고리형 알킬기 또는 탄소 수 6~12의 아릴기이며, R1, R2, R3 및 R4 중 하나 이상은 수소 또는 탄소 수 1~10의 알콕시기임).
구체예에서, 상기 실리콘 함유 화합물은 테트라에톡시실란(tetraethoxysilane, TEOS)을 포함할 수 있다.
구체예에서 상기 실리콘 질화막 에칭 조성물은 pH가 2 이하일 수 있다.
본 발명의 다른 관점은 반도체 소자의 에칭 방법에 관한 것이다. 상기 방법은 상기 실리콘 질화막 에칭 조성물을 사용하여 실리콘 질화막을 에칭하는 것을 특징으로 한다.
본 발명은 실리콘 질화막에 대한 에칭 속도를 높이고, 실리콘 질화막과 실리콘 산화막에 대한 에칭 선택비를 향상시키며, 에칭 과정에서 생성되는 부산물의 석출을 억제할 수 있는, 실리콘 질화막 에칭 조성물 및 상기 실리콘 질화막 에칭 조성물을 이용한 에칭 방법을 제공하는 효과가 있다.
본 발명의 실리콘 질화막 에칭 조성물은 인산 화합물; 다가 알코올; 및 물을 포함한다.
인산 화합물
상기 인산 화합물은 실리콘 질화막의 에칭 속도를 높일 수 있다. 구체예에서 상기 인산 화합물은 오르토인산, 메타인산, 피로인산, 아인산 및 차인산 중 하나 이상을 포함할 수 있다.
상기 인산 화합물은 실리콘 질화막 에칭 조성물 중 60~95 중량%, 예를 들면 75~90 중량%로 포함될 수 있다. 상기 범위 내에서 실리콘 질화막의 에칭 선택비와 에칭 속도를 확보할 수 있다.
다가 알코올
상기 다가 알코올은 분자 내에 알코올성 하이드록시기(-0H)를 2개 이상 갖는 알코올을 의미하며, 에칭 과정에서 Si(OH)4 등의 부산물의 석출을 억제할 수 있다.
구체예에서, 상기 다가 알코올은 2가 알코올, 3가 알코올, 및 당알코올 중 하나 이상을 포함할 수 있다.
예를 들면, 상기 2가 알코올은 카테콜(catechol)을 포함할 수 있다.
구체예에서 상기 당알코올은 분자량이 2,000 이하인 것이 바람직하며, 구체적인 예로는 락티톨(Lactitol), 솔비톨(sorbitol), 만니톨(mannitol), 아이소말트(Isomalt), 자일리톨(xylitol), 에리트리톨(erythritol), 아도니톨(adonitol), 아라비톨(arabitol), 및 탈리톨(talitol) 중 하나 이상을 포함할 수 있다.
상기 다가 알코올은 상기 실리콘 질화막 에칭 조성물 중 0.0001~10 중량% 포함될 수 있다. 예를 들면, 0.0005~5 중량%, 다른 예를 들면 0.5~3 중량%로 포함될 수 있다. 상기 범위에서 Si(OH)4 등의 부산물의 석출을 대폭 억제할 수 있다.
본 발명의 실리콘 질화막 에칭 조성물은 실리콘 함유 화합물을 더 포함할 수 있다. 한 구체예에서 상기 실리콘 함유 화합물은 하기 화학식 1로 표시되는 화합물을 포함할 수 있다:
[화학식 1]
Figure 112018036230153-pat00002
(상기 화학식 1에서, R1, R2, R3 및 R4는 각각 독립적으로 수소, 탄소 수 1~10의 알킬기, 탄소 수 1~10의 알콕시기, 탄소 수 3~10의 고리형 알킬기 또는 탄소 수 6~12의 아릴기이며, R1, R2, R3 및 R4 중 하나 이상은 수소 또는 탄소 수 1-10의 알콕시기임).
상기 실리콘 함유 화합물의 구체예로는 테트라에톡시실란(tetraethoxysilane, TEOS) 등이 사용될 수 있다.
상기 실리콘 함유 화합물은 상기 실리콘 질화막 에칭 조성물 중 0 초과 10 중량% 이하의 범위로 포함될 수 있다. 상기 범위에서 실리콘 질화막에 대한 에칭 속도를 높일 수 있다.
한 구체예에서 상기 실리콘 질화막 에칭 조성물은 pH가 2 이하일 수 있다. 상기 조건에서 실리콘 질화막에 대한 에칭 속도를 높이면서, 실리콘 질화막과 실리콘 산화막에 대한 에칭 선택비를 향상시킬 수 있다.
한 구체예에서 상기 실리콘 질화막 에칭 조성물은 산화막 대비 질화막의 에칭속도의 선택비(=실리콘 질화막 에칭속도/실리콘 산화막 에칭속도)가 50:1 이상일 수 있다. 예를 들면, 50:1~350:1일 수 있다.
본 발명의 에칭 방법은 상기 실리콘 질화막 에칭 조성물을 사용해서 에칭하는 단계;를 포함할 수 있다.
이하, 본 발명의 바람직한 실시예를 통해 본 발명의 구성 및 작용을 더욱 상세히 설명하기로 한다. 다만, 이는 본 발명의 바람직한 예시로 제시된 것이며 어떠한 의미로도 이에 의해 본 발명이 제한되는 것으로 해석될 수는 없다.
실시예 및 비교예
하기 실시예와 비교예에서 사용된 성분의 구체적인 사양은 다음과 같다.
(A) 인산 화합물: 인산(H3PO4)(농도 85%의 수용액, 대정화금)을 사용하였다.
(B1) 당알코올: 솔비톨(알드리치社)을 사용하였다.
(B2) 2가 알코올: 카테콜(알드리치社)을 사용하였다.
(B3) 1가 알코올: 1-펜탄올(알드리치社)을 사용하였다.
(B4) 당 또는 당산: 글루코오스(알드리치社)를 사용하였다.
(C) 물: 초순수를 사용하였다.
(D) 실리콘 함유 화합물: 테트라에톡시실란(TEOS, 알드리치社)를 사용하였다.
실시예 1~8 및 비교예 1~3
하기 표 1에 따른 조성을 포함하는 실리콘 질화막 에칭 조성물을 제조하였다.
Figure 112018036230153-pat00003
상기 실시예 및 비교예에서 제조한 에칭 조성물에 대하여 에칭 평가를 하고, 그 결과를 하기 표 2에 나타내었다.
(1) 실리콘 질화막 에칭 속도(Å/min): 비커에 식각용 조성물을 넣고 가열하여 온도가 160℃가 되었을 때 LP-SiN 막질을 넣고 5분간 식각한 후 전후 평균 두께 차이를 측정하여 에칭 속도를 계산하였다. 두께는 엘립소미터(M-2000, Woollam)를 이용하여 9 point에서 측정하였다.
(2) 실리콘 산화막 에칭 속도(Å/min): LP-SiN 막질 대신에 PE-SiO 막질을 사용한 것을 제외하고 실리콘 질화막 에칭 속도와 동일한 방법으로 평가하였다.
(3) 선택비: 상기 실리콘 산화막 에칭속도에 대한 실리콘 질화막 에칭속도 선택비를 계산하여 하기 표 2에 나타내었다.
(4) 부산물 석출 억제 효과: 에칭 과정에서 Si(OH)4 등의 부산물이 석출되어 실리콘 산화막 표면에 쌓이게 되면 실리콘 산화막에 대한 에칭 속도가, 음수가 되는 현상을 활용하여 부산물 석출 억제 효과를 확인하였다.
Figure 112018036230153-pat00004
상기 표 2에서와 같이, 본 발명의 실리콘 질화막 에칭 조성물은 실리콘 질화막에 대한 에칭 속도가 높고, 실리콘 질화막과 실리콘 산화막에 대한 에칭 선택비가 향상되며, 에칭 과정에서 생성되는 부산물의 석출을 억제할 수 있는 것을 알 수 있다.
반면, 본 발명의 다가알코올 성분을 미포함하는 비교예 1과, 다가알코올 성분 대신, 1가 알코올 및 글루코오스를 각각 적용한 비교예 2 및 3의 경우, 에칭 과정에서 생성되는 부산물의 석출이 억제되지 않는 것을 확인할 수 있었다.
본 발명의 단순한 변형 내지 변경은 이 분야의 통상의 지식을 가진 자에 의하여 용이하게 실시될 수 있으며, 이러한 변형이나 변경은 모두 본 발명의 영역에 포함되는 것으로 볼 수 있다.

Claims (12)

  1. 인산 화합물 60~95 중량%;
    다가알코올 0.0001~10 중량%;
    실리콘 함유 화합물 0 초과 10 중량% 이하; 및
    잔량의 물;을 포함하는 실리콘 질화막 에칭 조성물로서,
    상기 다가알코올은 2가 알코올 및 당알코올 중 하나 이상을 포함하고,
    상기 2가 알코올은 카테콜(catechol)을 포함하고,
    상기 당알코올은 솔비톨(sorbitol), 만니톨(mannitol), 자일리톨(xylitol), 에리트리톨(erythritol), 아도니톨(adonitol), 아라비톨(arabitol), 및 탈리톨(talitol) 중 하나 이상을 포함하고,
    상기 실리콘 함유 화합물은 하기 화학식 1로 표시되는 화합물을 포함하고,
    [화학식 1]
    Figure 112021138492600-pat00006

    (상기 화학식 1에서, R1, R2, R3 및 R4는 각각 독립적으로 수소, 탄소수 1-10의 알킬기, 탄소수 1-10의 알콕시기, 탄소수 3-10의 고리형알킬기 또는 탄소수 6-12의 아릴기이며, R1, R2, R3 및 R4 중 하나 이상은 수소 또는 탄소수 1-10의 알콕시기임),
    상기 실리콘 질화막 에칭 조성물은 pH가 2 이하인 것인, 실리콘 질화막 에칭 조성물.
  2. 제1항에 있어서, 상기 인산 화합물은 오르토 인산, 메타인산, 피로인산, 아인산 및 차인산 중 하나 이상을 포함하는 실리콘 질화막 에칭 조성물.
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 제1항에 있어서, 상기 실리콘 함유 화합물은 테트라에톡시실란(tetraethoxysilane, TEOS)을 포함하는, 실리콘 질화막 에칭 조성물.
  10. 삭제
  11. 제1항에 있어서, 상기 실리콘 질화막 에칭 조성물은 산화막 대비 질화막의 에칭속도 선택비가 50:1 이상인 실리콘 질화막 에칭 조성물.
  12. 제1항, 제2항, 제9항, 제11항 중 어느 한 항의 실리콘 질화막 에칭 조성물을 사용하여 실리콘 질화막을 에칭하는 단계;를 포함하는 것을 특징으로 하는 반도체 소자의 에칭방법.
KR1020180042408A 2018-04-11 2018-04-11 실리콘 질화막 에칭 조성물 및 이를 이용한 에칭 방법 KR102362365B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020180042408A KR102362365B1 (ko) 2018-04-11 2018-04-11 실리콘 질화막 에칭 조성물 및 이를 이용한 에칭 방법
CN201980018129.6A CN111836873B (zh) 2018-04-11 2019-03-12 用于氮化硅的蚀刻组成物与半导体元件的蚀刻方法
PCT/KR2019/002858 WO2019198935A1 (ko) 2018-04-11 2019-03-12 실리콘 질화막 에칭 조성물 및 이를 이용한 에칭 방법
TW108112224A TWI710667B (zh) 2018-04-11 2019-04-09 用於氮化矽的蝕刻組成物與半導體元件的蝕刻方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180042408A KR102362365B1 (ko) 2018-04-11 2018-04-11 실리콘 질화막 에칭 조성물 및 이를 이용한 에칭 방법

Publications (2)

Publication Number Publication Date
KR20190118921A KR20190118921A (ko) 2019-10-21
KR102362365B1 true KR102362365B1 (ko) 2022-02-11

Family

ID=68162891

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180042408A KR102362365B1 (ko) 2018-04-11 2018-04-11 실리콘 질화막 에칭 조성물 및 이를 이용한 에칭 방법

Country Status (4)

Country Link
KR (1) KR102362365B1 (ko)
CN (1) CN111836873B (ko)
TW (1) TWI710667B (ko)
WO (1) WO2019198935A1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007214456A (ja) * 2006-02-10 2007-08-23 Mitsubishi Gas Chem Co Inc シリコン微細加工に用いるシリコン異方性エッチング剤組成物、シリコンエッチング方法及びそのエッチングを施されたシリコン基板を有する電子機器
JP2012033561A (ja) * 2010-07-28 2012-02-16 Sanyo Chem Ind Ltd 窒化ケイ素用エッチング液
KR101591677B1 (ko) 2014-09-26 2016-02-18 광주과학기술원 고품위 질화물계 반도체 성장방법

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6833084B2 (en) * 1999-04-05 2004-12-21 Micron Technology, Inc. Etching compositions
DE10150040A1 (de) * 2001-10-10 2003-04-17 Merck Patent Gmbh Kombinierte Ätz- und Dotiermedien
DE102005033724A1 (de) * 2005-07-15 2007-01-18 Merck Patent Gmbh Druckfähige Ätzmedien für Siliziumdioxid-und Siliziumnitridschichten
TW201243030A (en) * 2011-04-20 2012-11-01 Applied Materials Inc Selective silicon nitride etch
CN102817035B (zh) * 2012-09-10 2014-08-27 广州波耳化工材料有限公司 应用于自动化生产的铝合金化学抛光剂
KR101757639B1 (ko) * 2014-09-03 2017-07-13 주식회사 이엔에프테크놀로지 실리콘산화막 및 실리콘질화막 에칭액 조성물
KR101728951B1 (ko) * 2015-06-25 2017-04-21 오씨아이 주식회사 실리콘 질화막 식각 용액
KR20170093004A (ko) * 2016-02-04 2017-08-14 동우 화인켐 주식회사 실리콘 질화막 식각액 조성물 및 이를 이용하는 반도체 소자 및 tft 어레이 기판의 제조방법
US10167425B2 (en) * 2016-05-04 2019-01-01 Oci Company Ltd. Etching solution capable of suppressing particle appearance
TW201802231A (zh) * 2016-07-04 2018-01-16 Oci有限公司 氮化矽膜蝕刻溶液
WO2018182307A1 (ko) * 2017-03-28 2018-10-04 주식회사 이엔에프테크놀로지 실리콘 질화막 식각 조성물
US11186771B2 (en) * 2017-06-05 2021-11-30 Versum Materials Us, Llc Etching solution for selectively removing silicon nitride during manufacture of a semiconductor device
KR102464161B1 (ko) * 2017-11-14 2022-11-09 주식회사 이엔에프테크놀로지 실리콘 질화막 식각 조성물

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007214456A (ja) * 2006-02-10 2007-08-23 Mitsubishi Gas Chem Co Inc シリコン微細加工に用いるシリコン異方性エッチング剤組成物、シリコンエッチング方法及びそのエッチングを施されたシリコン基板を有する電子機器
JP2012033561A (ja) * 2010-07-28 2012-02-16 Sanyo Chem Ind Ltd 窒化ケイ素用エッチング液
KR101591677B1 (ko) 2014-09-26 2016-02-18 광주과학기술원 고품위 질화물계 반도체 성장방법

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
SEO, DONGWAN 등, Microelectronic Engineering, 2014, 118권, 페이지 66-71(2013.12.30)*

Also Published As

Publication number Publication date
CN111836873A (zh) 2020-10-27
KR20190118921A (ko) 2019-10-21
CN111836873B (zh) 2022-06-07
TW201943893A (zh) 2019-11-16
TWI710667B (zh) 2020-11-21
WO2019198935A1 (ko) 2019-10-17

Similar Documents

Publication Publication Date Title
KR102324275B1 (ko) 실리콘 질화막 에칭 조성물 및 이를 이용한 에칭 방법
KR102511607B1 (ko) 식각 조성물, 식각 방법 및 반도체 소자
KR101380487B1 (ko) 실리콘 질화막의 에칭 용액
KR102336865B1 (ko) 식각 조성물 및 이를 이용한 식각 방법
KR101320416B1 (ko) 식각액 조성물 및 이를 이용한 습식 식각방법
KR102311335B1 (ko) 식각 조성물 및 이를 이용한 식각 방법
KR102484988B1 (ko) 식각용 조성물 및 이를 이용한 반도체 소자의 제조방법
KR102654224B1 (ko) 실리콘 질화막 식각액 조성물
CN112384596B (zh) 用于氮化硅膜的蚀刻组成物及用于蚀刻半导体装置的方法
KR102602860B1 (ko) 절연막 식각액 조성물 및 이를 이용한 패턴 형성 방법
KR102346832B1 (ko) 실리콘 질화막 식각용 조성물 및 이를 이용한 식각 방법
KR102362365B1 (ko) 실리콘 질화막 에칭 조성물 및 이를 이용한 에칭 방법
KR102463292B1 (ko) 실리콘 질화막 식각용 조성물 및 이를 이용한 식각 방법
KR102484977B1 (ko) 식각 조성물 및 이를 이용한 식각 방법
KR20200047005A (ko) 식각액 조성물, 절연막의 식각방법 및 반도체 소자의 제조방법
TWI756865B (zh) 用於氮化矽層的蝕刻組成物及使用其蝕刻氮化矽層的方法
KR20190005459A (ko) 식각 조성물 및 이를 이용한 식각 방법
KR102443313B1 (ko) 실란 화합물을 포함하는 절연막 식각액 조성물 및 이를 이용한 패턴 형성 방법
KR102435735B1 (ko) 질화막에 대한 선택성이 우수한 식각액 조성물
KR20190096786A (ko) 실리콘질화막 식각을 위한 고선택비 식각용 조성물
KR102483009B1 (ko) 폴리실리콘 습식 식각용 조성물 및 이를 이용한 반도체 소자의 제조 방법
KR102278765B1 (ko) 실리콘 질화막 선택적 식각액 및 이를 이용한 반도체 소자의 제조 방법
KR20210047140A (ko) 식각액 조성물 및 이를 이용한 패턴 형성 방법
KR102532774B1 (ko) 절연막 식각액 조성물 및 이를 이용한 패턴 형성 방법
KR20200114727A (ko) 실리콘 질화막 식각 조성물

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant