KR102324275B1 - 실리콘 질화막 에칭 조성물 및 이를 이용한 에칭 방법 - Google Patents

실리콘 질화막 에칭 조성물 및 이를 이용한 에칭 방법 Download PDF

Info

Publication number
KR102324275B1
KR102324275B1 KR1020180051448A KR20180051448A KR102324275B1 KR 102324275 B1 KR102324275 B1 KR 102324275B1 KR 1020180051448 A KR1020180051448 A KR 1020180051448A KR 20180051448 A KR20180051448 A KR 20180051448A KR 102324275 B1 KR102324275 B1 KR 102324275B1
Authority
KR
South Korea
Prior art keywords
silicon nitride
nitride film
etching
etching composition
carbon atoms
Prior art date
Application number
KR1020180051448A
Other languages
English (en)
Other versions
KR20190127185A (ko
Inventor
최정민
조연진
황기욱
고상란
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020180051448A priority Critical patent/KR102324275B1/ko
Priority to CN201910360034.4A priority patent/CN110437837B/zh
Publication of KR20190127185A publication Critical patent/KR20190127185A/ko
Application granted granted Critical
Publication of KR102324275B1 publication Critical patent/KR102324275B1/ko

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09KMATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00Etching, surface-brightening or pickling compositions
    • C09K13/04Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/06Etching, surface-brightening or pickling compositions containing an inorganic acid with organic material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604Chemical etching

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Weting (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명의 실리콘 질화막 에칭 조성물은 인산 화합물; 치환되거나 치환되지 않은 탄소수 7-8의 고리형 탄화수소; 및 물을 포함한다. 상기 실리콘 질화막 에칭 조성물은 실리콘산화막에 대한 실리콘 질화막의 선택비가 높고, 실리콘 화합물의 석출을 억제할 수 있다.

Description

실리콘 질화막 에칭 조성물 및 이를 이용한 에칭 방법 {ETCHING COMPOSITION FOR SILICONE NITRIDE AND METHOD FOR ETCHING USING THE SAME}
본 발명은 실리콘 질화막 에칭 조성물 및 이를 이용한 에칭 방법에 관한 것이다. 보다 상세하게는 본 발명은 실리콘 질화막에 대한 에칭 속도를 높이고, 실리콘 질화막과 실리콘 산화막에 대한 에칭 선택비를 향상시키며, 에칭 과정에서 생성되는 부산물의 석출을 억제할 수 있는 실리콘 질화막 에칭 조성물에 관한 것이다.
실리콘 산화막 및 실리콘 질화막은 반도체 제조 공정에서 대표적인 절연막으로 사용되고 있다. 이러한 절연막은 단일층 혹은 복수층의 형태로 사용된다. 또한 실리콘 산화막 및 실리콘 질화막은 금속 배선과 같은 도전성 패턴을 형성하기 위한 하드마스크(Hard mask)로서도 사용된다.
이러한 실리콘 질화막을 에칭 공정을 통해 제거할 때 주로 인산이 사용되고 있다. 그러나, 인산은 부식성이 있으며, 에칭 과정에서 Si(OH)4 등의 부산물이 석출되는 등 안정적인 공정 유지가 어려운 문제가 있다.
따라서, 실리콘 질화막에 대한 에칭 속도를 높이고, 실리콘 질화막과 실리콘 산화막에 대한 에칭 선택비를 향상시키며, 에칭 과정에서 생성되는 부산물의 석출을 억제할 수 있는 에칭 조성물의 개발이 필요하다.
본 발명의 목적은 실리콘 질화막에 대한 에칭 속도를 높이고, 실리콘 질화막과 실리콘 산화막에 대한 에칭 선택비를 향상시키며, 에칭 과정에서 생성되는 부산물의 석출을 억제할 수 있는, 실리콘 질화막 에칭 조성물을 제공하는 것이다.
본 발명의 다른 목적은 상기 실리콘 질화막 에칭 조성물을 이용한 에칭 방법을 제공하는 것이다.
본 발명의 실리콘 질화막 에칭 조성물은 인산 화합물; 치환되거나 치환되지 않은 탄소 수 7-8의 고리형 탄화수소; 및 물을 포함한다.
구체예에서, 상기 인산 화합물은 오르토인산, 메타인산, 피로인산, 아인산, 차인산 및 폴리인산 중 하나 이상을 포함할 수 있다.
구체예에서, 상기 치환되거나 치환되지 않은 탄소 수 7~8의 고리형 탄화수소는 작용기를 2개 이상 포함할 수 있다.
구체예에서 상기 작용기는 카르보닐기 또는 수산기일 수 있다.
구체예에서, 상기 치환되거나 치환되지 않은 탄소 수 7~8의 고리형 탄화수소는 트로폴론(tropolone) 또는 그의 유도체일 수 있다.
상기 실리콘 질화막 에칭 조성물은, 인산 화합물 60~95 중량%; 치환되거나 치환되지 않은 탄소 수 7-8의 고리형 탄화수소 0.0001~10 중량%; 및 잔량의 물을 포함할 수 있다.
상기 실리콘 질화막 에칭 조성물은 실리콘 함유 화합물을 0 초과 10 중량% 이하의 범위로 더 포함할 수 있다.
상기 실리콘 함유 화합물은 하기 화학식 2로 표시되는 화합물을 포함할 수 있다:
[화학식 2]
Figure 112018044067857-pat00001
(상기 화학식 2에서, R1, R2, R3 및 R4는 각각 독립적으로 수소, 탄소 수 1~10의 알킬기, 탄소 수 1~10의 알콕시기, 탄소 수 3~10의 고리형 알킬기 또는 탄소수 6~12의 아릴기이며, R1, R2, R3 및 R4 중 하나 이상은 수소 또는 탄소 수 1~10의 알콕시기임).
본 발명의 다른 관점은 반도체 소자의 에칭 방법에 관한 것이다. 상기 방법은 상기 실리콘 질화막 에칭 조성물을 사용하여 실리콘 질화막을 에칭하는 것을 특징으로 한다.
본 발명은 실리콘 질화막에 대한 에칭 속도를 높이고, 실리콘 질화막과 실리콘 산화막에 대한 에칭 선택비를 향상시키며, 에칭 과정에서 생성되는 부산물의 석출을 억제할 수 있는, 실리콘 질화막 에칭 조성물 및 상기 실리콘 질화막 에칭 조성물을 이용한 에칭 방법을 제공하는 효과가 있다.
본 발명의 실리콘 질화막 에칭 조성물은 인산 화합물; 치환되거나 치환되지 않은 탄소 수 7-8의 고리형 탄화수소; 및 물을 포함한다.
인산 화합물
상기 인산 화합물은 실리콘 질화막에 대한 에칭 속도를 높일 수 있다. 구체예에서 상기 인산 화합물은 오르토인산, 메타인산, 피로인산, 아인산, 차인산 및 폴리인산 중 하나 이상을 포함할 수 있다.
상기 인산 화합물은 실리콘 질화막 에칭 조성물 중 60~95 중량%, 예를 들면 75~90 중량%로 포함될 수 있다. 상기 범위 내에서 실리콘 질화막에 대한 에칭 속도를 확보할 수 있다.
치환되거나 치환되지 않은 탄소 수 7-8의 고리형 탄화수소
상기 치환되거나 치환되지 않은 탄소 수 7-8의 고리형 탄화수소는 에칭 과정에서 Si(OH)4 등의 부산물의 석출을 억제할 수 있다.
구체예에서, 상기 치환되거나 치환되지 않은 탄소 수 7-8의 고리형 탄화수소는 작용기를 2개 이상 포함할 수 있다.
구체예에서 상기 작용기는 카르보닐기 또는 수산기일 수 있으며, 상기 치환되거나 치환되지 않은 탄소 수 7-8의 고리형 탄화수소는 카르보닐기 또는 수산기를 각각 최소한 1개 이상 포함할 수 있다.
예를 들면, 상기 치환되거나 치환되지 않은 탄소 수 7~8의 고리형 탄화수소는 하기 화학식 1로 표시되는 트로폴론(tropolone) 또는 그의 유도체가 사용될 수 있다:
[화학식 1]
Figure 112018044067857-pat00002
.
상기 치환되거나 치환되지 않은 탄소 수 7~8의 고리형 탄화수소는 상기 실리콘 질화막 에칭 조성물 중 0.0001~10 중량%, 예를 들면, 0.1~7 중량%, 또는 0.5~5 중량%로 포함될 수 있다. 상기 범위에서 Si(OH)4 등의 부산물의 석출을 대폭 억제할 수 있다.
본 발명의 실리콘 질화막 에칭 조성물은 실리콘 함유 화합물을 더 포함할 수 있다.
상기 실리콘 함유 화합물은 하기 화학식 2로 표시되는 화합물을 포함할 수 있다:
[화학식 2]
Figure 112018044067857-pat00003
(상기 화학식 2에서, R1, R2, R3 및 R4는 각각 독립적으로 수소, 탄소 수 1~10의 알킬기, 탄소 수 1~10의 알콕시기, 탄소 수 3~10의 고리형 알킬기 또는 탄소 수 6~12의 아릴기이며, R1, R2, R3 및 R4 중 하나 이상은 수소 또는 탄소 수 1~10의 알콕시기임).
상기 실리콘 함유 화합물의 구체예로는 테트라에톡시실란 (tetraethoxysilane, TEOS) 등이 사용될 수 있다.
상기 실리콘 함유 화합물은 상기 실리콘 질화막 에칭 조성물 중 0 초과 10 중량% 이하의 범위로 포함될 수 있다. 상기 범위에서 실리콘 질화막에 대한 에칭 속도를 높일 수 있다.
본 발명의 다른 관점은 반도체 소자의 에칭 방법에 관한 것이다. 상기 에칭 방법은 상기 실리콘 질화막 에칭 조성물을 사용해서 에칭하는 단계를 포함할 수 있다.
이하, 본 발명의 바람직한 실시예를 통해 본 발명의 구성 및 작용을 더욱 상세히 설명하기로 한다. 다만, 이는 본 발명의 바람직한 예시로 제시된 것이며 어떠한 의미로도 이에 의해 본 발명이 제한되는 것으로 해석될 수는 없다.
실시예
하기 실시예와 비교예에서 사용된 성분의 구체적인 사양은 다음과 같다.
(A) 인산 화합물: 인산(H3PO4)(농도 85%의 수용액, 삼전화학 제조)을 사용하였다.
(B1) 탄소 수 7의 고리형 탄화수소: 트로폴론(TCI사 제조)을 사용하였다.
(B2) 이소프로필기로 치환된 트로폴론(4-isopropyltropolone, 히노키티올)(TCI사 제조)을 사용하였다.
(B3) 탄소 수 6의 고리형 탄화수소: 1,3-사이클로헥산디온(TCI사)을 사용하였다.
(B4) 탄소수 9의 고리형 탄화수소: 1H-INDENE-1,3(2H)-DIONE-1-(METHYLHYDRAZONE)(SIGMA사 제조)을 사용하였다.
(C) 물: 초순수를 사용하였다.
(D) 실리콘 함유 화합물: TEOS(TCI사 제조)를 사용하였다.
실시예 1~6
하기 표 1의 조성에 잔량의 물을 혼합하여 100 중량%가 되도록 실리콘 질화막 에칭 조성물을 제조하고, 하기 방법으로 물성을 측정하였다.
Figure 112018044067857-pat00004
실시예와 비교예에서 제조한 에칭 조성물에 대하여 에칭 평가를 하고, 그 결과를 하기 표 2에 나타내었다.
(1) 실리콘 질화막 에칭 속도(Å/min): 비커에 식각용 조성물을 넣고 가열하여 온도가 165℃가 되었을 때 SiN 막질을 넣고 30분간 식각한 후, 전후 두께 차이를 측정하여 에칭 속도를 계산하였다.
(2) 실리콘 산화막 에칭 속도(Å/min): SiN 막질 대신에 SiO 막질을 사용한 것을 제외하고 실리콘 질화막 에칭 속도와 동일한 방법으로 평가하였다.
(3) 선택비: 상기 실리콘 산화막 에칭속도에 대한 실리콘 질화막 에칭속도 선택비를 계산하여 하기 표 2에 나타내었다.
(4) 부산물 측정 방법: 실리콘 질화막과 산화막을 포함하는 웨이퍼를 165℃의 식각액을 이용하여 4매 연속 에칭한 후 5매째 웨이퍼에 대해 부산물을 측정하였다. 실리콘 산화막의 에칭 속도가 음의 값을 가질 경우 실리콘 산화막 표면에 부산물이 생성된 것으로 판단하였으며, 추가적으로 주사전자 현미경을 통하여 실리콘 산화막의 표면을 분석하여 부산물 생성 여부를 확인하였다.
Figure 112018044067857-pat00005
상기 표 2에서와 같이, 본 발명의 실리콘 질화막 에칭 조성물은 실리콘 질화막에 대한 에칭 속도가 높고, 실리콘 질화막과 실리콘 산화막에 대한 에칭 선택비가 향상되며, 에칭 과정에서 생성되는 부산물의 석출을 억제할 수 있는 것을 알 수 있다.
본 발명의 단순한 변형 내지 변경은 이 분야의 통상의 지식을 가진 자에 의하여 용이하게 실시될 수 있으며, 이러한 변형이나 변경은 모두 본 발명의 영역에 포함되는 것으로 볼 수 있다.

Claims (9)

  1. 인산 화합물;
    트로폴론(tropolone) 또는 이소프로필기로 치환된 트로폴론; 및
    물;을 포함하는 것인, 실리콘 질화막 에칭 조성물.
  2. 제1항에 있어서, 상기 인산 화합물은 오르토 인산, 메타인산, 피로인산, 아인산, 차인산 및 폴리인산 중 하나 이상을 포함하는, 실리콘 질화막 에칭 조성물.
  3. 삭제
  4. 삭제
  5. 삭제
  6. 제1항에 있어서, 상기 실리콘 질화막 에칭 조성물은,
    상기 인산 화합물 60~95 중량%;
    상기 트로폴론 또는 이소프로필기로 치환된 트로폴론 0.0001~10 중량%; 및
    잔량의 상기 물;을 포함하는 실리콘 질화막 에칭 조성물.
  7. 제6항에 있어서, 상기 실리콘 질화막 에칭 조성물은 실리콘 함유 화합물을 0 초과 10 중량% 이하의 범위로 더 포함하는 실리콘 질화막 에칭 조성물.
  8. 제7항에 있어서, 상기 실리콘 함유 화합물은 하기 화학식 2로 표시되는 화합물을 포함하는 것인 실리콘 질화막 에칭 조성물:
    [화학식 2]
    Figure 112021082694624-pat00007

    (상기 화학식 2에서, R1, R2, R3 및 R4는 각각 독립적으로 수소, 탄소수 1-10의 알킬기, 탄소수 1-10의 알콕시기, 탄소수 3-10의 고리형알킬기 또는 탄소수 6-12의 아릴기이며, R1, R2, R3 및 R4 중 하나 이상은 수소 또는 탄소수 1-10의 알콕시기임).
  9. 제1항 , 제2항, 제6항 내지 제8항 중 어느 한 항의 실리콘 질화막 에칭 조성물을 사용하여 실리콘 질화막을 에칭하는 것을 특징으로 하는 반도체 소자의 에칭 방법.

KR1020180051448A 2018-05-03 2018-05-03 실리콘 질화막 에칭 조성물 및 이를 이용한 에칭 방법 KR102324275B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020180051448A KR102324275B1 (ko) 2018-05-03 2018-05-03 실리콘 질화막 에칭 조성물 및 이를 이용한 에칭 방법
CN201910360034.4A CN110437837B (zh) 2018-05-03 2019-04-30 用于氮化硅的蚀刻组合物和使用其进行蚀刻的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180051448A KR102324275B1 (ko) 2018-05-03 2018-05-03 실리콘 질화막 에칭 조성물 및 이를 이용한 에칭 방법

Publications (2)

Publication Number Publication Date
KR20190127185A KR20190127185A (ko) 2019-11-13
KR102324275B1 true KR102324275B1 (ko) 2021-11-09

Family

ID=68428966

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180051448A KR102324275B1 (ko) 2018-05-03 2018-05-03 실리콘 질화막 에칭 조성물 및 이를 이용한 에칭 방법

Country Status (2)

Country Link
KR (1) KR102324275B1 (ko)
CN (1) CN110437837B (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111925799B (zh) * 2020-08-14 2021-10-01 上海新阳半导体材料股份有限公司 一种高选择比蚀刻液、其制备方法及应用
CN111925797B (zh) * 2020-08-14 2021-10-01 上海新阳半导体材料股份有限公司 高选择比氮化硅蚀刻液、其制备方法及应用
CN111925798B (zh) * 2020-08-14 2021-09-28 上海新阳半导体材料股份有限公司 一种蚀刻液组合物、其制备方法及应用
CN111925796B (zh) * 2020-08-14 2021-08-06 上海新阳半导体材料股份有限公司 高选择比氮化硅蚀刻液,其制备方法及应用
CN111925802B (zh) * 2020-08-14 2021-10-01 上海新阳半导体材料股份有限公司 高选择比氮化硅蚀刻液、其制备方法及应用
CN111849487B (zh) * 2020-08-14 2021-09-28 上海新阳半导体材料股份有限公司 一种高选择比氮化硅蚀刻液、其制备方法及应用
KR102488503B1 (ko) * 2020-09-21 2023-01-13 재원산업 주식회사 질화막 식각용 조성물 및 이를 이용한 반도체 패턴 형성 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005101479A (ja) 2002-11-08 2005-04-14 Sumitomo Chemical Co Ltd 半導体基板用洗浄液

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002007200A1 (fr) * 2000-07-14 2002-01-24 Mitsubishi Gas Chemical Company, Inc. Compositions de gravure
DE102007058829A1 (de) * 2007-12-06 2009-06-10 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Textur- und Reinigungsmedium zur Oberflächenbehandlung von Wafern und dessen Verwendung
JP2014099480A (ja) * 2012-11-13 2014-05-29 Fujifilm Corp 半導体基板のエッチング方法及び半導体素子の製造方法
US10167425B2 (en) * 2016-05-04 2019-01-01 Oci Company Ltd. Etching solution capable of suppressing particle appearance
KR102079043B1 (ko) * 2016-05-27 2020-02-20 오씨아이 주식회사 실리콘 질화막 식각 용액
TW201802231A (zh) * 2016-07-04 2018-01-16 Oci有限公司 氮化矽膜蝕刻溶液

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005101479A (ja) 2002-11-08 2005-04-14 Sumitomo Chemical Co Ltd 半導体基板用洗浄液

Also Published As

Publication number Publication date
CN110437837B (zh) 2022-04-12
CN110437837A (zh) 2019-11-12
KR20190127185A (ko) 2019-11-13

Similar Documents

Publication Publication Date Title
KR102324275B1 (ko) 실리콘 질화막 에칭 조성물 및 이를 이용한 에칭 방법
KR101953380B1 (ko) 실리콘질화막 식각 조성물
KR101097277B1 (ko) 습식 식각용 조성물
KR102336865B1 (ko) 식각 조성물 및 이를 이용한 식각 방법
KR102258307B1 (ko) 실리콘 질화막 식각 조성물 및 이를 이용한 방법
TWI788577B (zh) 氮化矽層蝕刻組合物
CN112384596B (zh) 用于氮化硅膜的蚀刻组成物及用于蚀刻半导体装置的方法
KR102484988B1 (ko) 식각용 조성물 및 이를 이용한 반도체 소자의 제조방법
KR20190024379A (ko) 식각 조성물 및 이를 이용한 식각 방법
KR102654224B1 (ko) 실리콘 질화막 식각액 조성물
KR102273127B1 (ko) 실리콘 질화막 식각 조성물 및 이를 이용한 방법
KR20180004871A (ko) 실리콘 기판 식각 용액
KR20170093004A (ko) 실리콘 질화막 식각액 조성물 및 이를 이용하는 반도체 소자 및 tft 어레이 기판의 제조방법
KR102345211B1 (ko) 실리콘 질화막 식각 조성물 및 이를 이용한 방법
KR102463291B1 (ko) 실리콘 질화막 식각용 조성물 및 이를 이용한 식각 방법
KR102464161B1 (ko) 실리콘 질화막 식각 조성물
KR102463292B1 (ko) 실리콘 질화막 식각용 조성물 및 이를 이용한 식각 방법
KR102441238B1 (ko) 실리콘 질화막에 대한 선택적 에칭을 위한 식각 조성물 및 이를 이용한 식각 방법
KR20180106144A (ko) 질화막 식각 조성물 및 이를 이용한 패턴 형성 방법
KR102284210B1 (ko) 실리콘 기판 식각 용액
KR20200047005A (ko) 식각액 조성물, 절연막의 식각방법 및 반도체 소자의 제조방법
KR102362365B1 (ko) 실리콘 질화막 에칭 조성물 및 이를 이용한 에칭 방법
KR102435735B1 (ko) 질화막에 대한 선택성이 우수한 식각액 조성물
KR20190096786A (ko) 실리콘질화막 식각을 위한 고선택비 식각용 조성물
KR102345842B1 (ko) 실리콘 질화막 식각 조성물 및 이를 이용한 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant