KR102333762B1 - 표시장치 및 그의 제조방법 - Google Patents

표시장치 및 그의 제조방법 Download PDF

Info

Publication number
KR102333762B1
KR102333762B1 KR1020150010788A KR20150010788A KR102333762B1 KR 102333762 B1 KR102333762 B1 KR 102333762B1 KR 1020150010788 A KR1020150010788 A KR 1020150010788A KR 20150010788 A KR20150010788 A KR 20150010788A KR 102333762 B1 KR102333762 B1 KR 102333762B1
Authority
KR
South Korea
Prior art keywords
wiring
insulating layer
thin film
gate insulating
film transistor
Prior art date
Application number
KR1020150010788A
Other languages
English (en)
Other versions
KR20160090968A (ko
Inventor
안진성
고무순
이정수
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020150010788A priority Critical patent/KR102333762B1/ko
Priority to US14/960,230 priority patent/US9634035B2/en
Publication of KR20160090968A publication Critical patent/KR20160090968A/ko
Application granted granted Critical
Publication of KR102333762B1 publication Critical patent/KR102333762B1/ko

Links

Images

Classifications

    • H01L27/3248—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/3262—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/13—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body combined with thin-film or thick-film passive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/464—Lateral top-gate IGFETs comprising only a single gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 기판과, 상기 기판 상에서 일정 간격 이격된 제1 배선 및 제2 배선과, 상기 제1 배선 및 제2 배선 상에 위치한 게이트 절연층과, 상기 게이트 절연층 상에서 상기 제1 배선 및 제2 배선 사이에 위치한 단차 보상 패턴과, 상기 단차 보상 패턴 상에 위치한 보호층 및 상기 보호층 상에 위치한 화소 전극을 포함한 표시장치에 관한 것이다.

Description

표시장치 및 그의 제조방법{DISPLAY DEVICE AND FABRICATING METHOD THEREOF}
본 발명의 실시예는 표시장치에 관한 것으로, 제품의 신뢰성을 향상시킬 수 있는 표시장치 및 그의 제조방법에 관한 것이다.
다양한 정보를 화면으로 구현해 주는 영상 표시장치는 정보 통신 시대의 핵심 기술로 더 얇고 더 가볍고 휴대가 가능하면서도 고성능의 방향으로 발전하고 있다. 이에 음극선관(CRT)의 단점인 무게와 부피를 줄일 수 있는 표시장치로 유기 발광층의 발광량을 제어하여 영상을 표시하는 유기 발광 표시장치(Organic Light Emitting Display, OLED) 등이 각광받고 있다.
이러한 유기 발광 표시장치는 자발광 소자인 유기 발광 다이오드를 포함하는 복수개의 화소를 포함하며, 각 화소에는 유기 발광 다이오드를 구동하기 위한 복수개의 박막트랜지스터 및 캐패시터(capacitor)가 형성되어 있다. 또한, 각 화소에는 박막트랜지스터를 구동하기 위한 게이트 배선 및 데이터 배선을 포함한다.
복수의 박막트랜지스터는 기본적으로 스위칭 박막트랜지스터 및 구동 박막트랜지스터를 포함하며 문턱전압 등을 보상하기 위한 박막트랜지스터를 더 포함할 수 있다.
한편, 복수의 박막트랜지스터와 게이트 배선 및 데이터 배선은 동일한 공정에서 제작되며 필연적으로 층층이 적층하는 형태로 구성하게 된다. 게이트 배선과 데이터 배선 사이에 위치하는 게이트 절연막은 일반적으로, 무기 절연물질을 사용하게 되며 그 두께가 얇기 때문에 게이트 배선의 단차를 따라 형성된다. 따라서, 단차진 부분에서 데이터 배선이 단선되는 불량이 발생할 수 있다.
특히, 인접한 두 개의 화소 경계부에서 가까이 위치한 박막트랜지스터들은 게이트 절연막의 단차로 인해 서로 쇼트되어 불량이 발생할 수 있다.
또한, 단차로 인해 발생한 골 부분에 데이터 배선을 식각하기 위한 식각액이 고여, 과도하게 데이터 배선이 식각되는 불량이 발생할 수 있으며 이 또한 지나치면 데이터 배선이 단선될 수 있다.
상술한 문제점을 해결하기 위해 안출된 본 발명의 목적은 게이트 절연층의 단차를 보상하여 신뢰성을 향상시킬 수 있는 표시장치 및 그의 제조방법을 제공하고자 한다.
상기한 바와 같은 목적을 달성하기 위한 본 발명의 실시예는, 기판과, 상기 기판 상에서 일정 간격 이격된 제1 배선 및 제2 배선과, 상기 제1 배선 및 제2 배선 상에 위치한 게이트 절연층과, 상기 게이트 절연층 상에서 상기 제1 배선 및 제2 배선 사이에 위치한 단차 보상 패턴과, 상기 단차 보상 패턴 상에 위치한 보호층 및 상기 보호층 상에 위치한 화소 전극을 포함한다.
상기 단차 보상 패턴은 플로팅(floating) 상태이다.
상기 단차 보상 패턴의 두께는 상기 제1 배선 및 제2 배선의 두께와 동일하다.
상기 단차 보상 패턴의 두께는 2500Å ~ 3500Å 정도의 두께를 갖는다.
상기 게이트 절연층 상에 위치하는 스토리지 캐패시터를 더 포함한다.
상기 스토리지 캐패시터는, 상기 게이트 절연층 상에 위치하며 상기 단차 보상 패턴과 동일한 재질로 이루어진 상부 스토리지 전극 및 상기 게이트 절연층 하부에 위치하며 상기 상부 스토리지 전극과 중첩되는 하부 스토리지 전극을 포함한다.
상기 제1 배선은 스캔신호를 전달하는 스캔 배선을 포함하고, 상기 제2 배선은 발광 제어신호를 전달하는 발광 제어선을 포함한다.
상기 게이트 절연층은 무기 절연물질을 포함한다.
상기한 바와 같은 목적을 달성하기 위한 본 발명의 다른 실시예는, 기판을 제공하는 단계와, 상기 기판 상에 제1 배선과, 상기 제1 배선과 일정 간격 이격된 제2 배선을 형성하는 단계와, 상기 제1 배선 및 제2 배선 상에 게이트 절연층을 형성하는 단계와, 상기 게이트 절연층 상에서 상기 제1 배선 및 제2 배선 사이에 단차 보상 패턴을 형성하는 단계와, 상기 단차 보상 패턴이 형성된 기판 전면에 보호층을 형성하는 단계 및 상기 보호층 상에 화소 전극을 형성하는 단계를 포함한다.
상기 단차 보상 패턴은 플로팅(floating) 상태이다.
상기 단차 보상 패턴의 두께는 상기 제1 배선 및 제2 배선의 두께와 동일하다.
상기 단차 보상 패턴은 2500Å ~ 3500Å 정도의 두께를 갖는다.
상기 제1 배선은 스캔신호를 전달하는 스캔 배선을 포함하고, 상기 제2 배선은 발광 제어신호를 전달하는 발광 제어선을 포함한다.
상기 게이트 절연층은 무기 절연물질을 포함한다.
상기 기판과 상기 제1 배선 및 제2 배선 사이에 절연층을 형성하는 단계를 더 포함한다.
이상 살펴본 바와 같은 본 발명의 실시예에 따른 표시장치는 발광 제어선과 스캔라인 사이에 단차 보상 패턴을 형성하여 게이트 절연막의 단차를 보상할 수 있다. 또한, 이를 통해 후속 공정으로 형성되는 구성 요소의 단락을 방지하여 제품의 신뢰성이 향상될 수 있다.
도 1은 본 발명의 실시예에 따른 표시장치에서 하나의 서브 화소의 등가 회로도이다.
도 2는 본 발명의 실시예에 따른 표시장치의 복수개의 박막트랜지스터 및 캐패시터의 위치를 개략적으로 나타낸 도면이다.
도 3은 도 2의 표시장치를 Ⅰ ~ Ⅰ'을 따라 절단한 단면도이다.
도 4는 도 2의 표시장치를 Ⅱ ~ Ⅱ'을 따라 절단한 단면도이다
도 5a 내지 도 5i는 도 4에 도시된 표시장치의 제조방법을 순차적으로 나타낸 단면도들이다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다.
그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 고안의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성요소를 지칭한다.
또한, 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로 본 발명이 반드시 도시된 바에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 그리고 도면에서 설명의 편의를 위해 일부 층 및 영역의 두께를 과장되게 나타내었다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다.
도 1은 본 발명의 실시예에 따른 표시장치에서 하나의 서브 화소의 등가 회로도이고, 도 2는 본 발명의 실시예에 따른 표시장치의 복수개의 박막트랜지스터 및 캐패시터의 위치를 개략적으로 나타낸 도면이다.
도 1 및 도 2를 참고하면, 본 발명의 실시예에 따른 표시장치의 하나의 서브 화소(SP)는 복수의 신호선과, 복수의 신호선에 연결된 제1 내지 제7 박막트랜지스터(T1 ~ T7)와, 스토리지 캐패시터(storage capacitor, Cst) 및 유기 발광 다이오드(organic light emitting diode, OLED)를 포함한다.
제1 박막트랜지스터(T1)는 구동 박막트랜지스터이고, 제2 박막트랜지스터(T2)는 스위칭 박막트랜지스터이고, 제3 박막트랜지스터(T3)는 보상 박막트랜지스터이고, 제4 박막트랜지스터(T4)는 제1 초기화 박막트랜지스터이고, 제5 박막트랜지스터(T5)는 동작 제어 박막트랜지스터이고, 제6 박막트랜지스터(T6)는 발광 제어 박막트랜지스터이며 제7 박막트랜지스터(T7)는 제2 초기화 박막트랜지스터이다.
신호선은 스캔 신호(Sn)를 전달하는 스캔라인(20)과, 제4 박막트랜지스터(T4)에 이전 스캔 신호(Sn-1)를 전달하는 이전 스캔라인(10)과, 제5 박막트랜지스터(T5) 및 제6 박막트랜지스터(T6)에 발광 제어 신호(En)를 전달하는 발광 제어선(30)과, 스캔라인(20)과 교차하며 데이터 신호(Dm)를 전달하는 데이터배선(40)과, 구동 전압(ELVDD)을 전달하며 데이터배선(40)과 거의 평행하게 형성된 구동 전압선(50)과, 제1 박막트랜지스터(T1)를 초기화하는 초기화 전압(Vint)을 전달하는 초기화 전압선(70) 및 유기 발광 다이오드(OLED)의 캐소드에 접속된 공통전압 선(60)을 포함한다.
제1 박막트랜지스터(T1)의 게이트 전극은 스토리지 캐패시터(Cst)의 일단과 연결되고, 제1 박막트랜지스터(T1)의 소스 전극은 제5 박막트랜지스터(T5)를 경유하여 구동 전압선(50)과 연결되며, 제1 박막트랜지스터(T1)의 드레인 전극은 제6 박막트랜지스터(T6)를 경유하여 유기 발광 다이오드(OLED)의 애노드 전극과 전기적으로 연결된다.
제1 박막트랜지스터(T1)는 제2 박막트랜지스터(T2)의 스위칭 동작에 따라 데이터 신호(Dm)를 전달받아 유기 발광 다이오드(OLED)에 구동 전류를 공급한다.
제2 박막트랜지스터(T2)의 게이트 전극은 스캔라인(20)과 연결되고, 제2 박막트랜지스터(T2)의 소스 전극은 데이터배선(40)과 연결되며, 제2 박막트랜지스터(T2)의 드레인 전극은 제1 박막트랜지스터(T1)의 소스 전극과 연결되어 제5 박막트랜지스터(T5)를 경유하여 구동 전압 선(50)과 연결된다.
제3 박막트랜지스터(T3)의 게이트 전극은 스캔라인(20)에 연결되고, 제3 박막트랜지스터(T3)의 소스 전극은 제1 박막트랜지스터(T1)의 드레인 전극과 연결되어 제6 박막트랜지스터(T6)를 경유하여 유기 발광 다이오드(OLED)의 애노드와 연결되며, 제3 박막트랜지스터(T3)의 드레인 전극은 스토리지 캐패시터(Cst)의 일단, 제4 박막트랜지스터(T4)의 드레인 전극 및 제1 박막트랜지스터(T1)의 게이트 전극과 함께 연결된다.
이러한 제3 박막트랜지스터(T3)는 스캔라인(20)을 통해 전달받은 스캔신호(Sn)에 따라 턴-온 되어 제1 박막트랜지스터(T1)의 게이트 전극과 드레인 전극을 서로 연결하여 제1 박막트랜지스터(T1)를 다이오드 연결시킨다.
제4 박막트랜지스터(T4)의 게이트 전극은 이전 스캔라인(10)과 연결되고, 제4 박막트랜지스터(T4)의 소스 전극은 초기화 전압선(70)과 연결되고, 제4 박막트랜지스터(T4)의 드레인 전극은 스토리지 캐패시터(Cst)의 일단, 제3 박막트랜지스터(T3)의 드레인 전극 및 제1 박막트랜지스터(T1)의 게이트 전극과 함께 연결되어 있다. 이러한 제4 박막트랜지스터(T4)는 이전 스캔라인(10)을 통해 전달받은 이전 스캔신호(Sn-1)에 따라 턴-온 되어 초기화 전압(Vint)을 제1 박막트랜지스터(T1)의 게이트 전극에 전달하여 제1 박막트랜지스터(T1)의 게이트 전극의 전압을 초기화시키는 초기화동작을 수행한다.
이때, 제3 박막트랜지스터(T3) 및 제4 박막트랜지스터(T4)는 듀얼(Dual) 구조로 구성될 수 있다.
제5 박막트랜지스터(T5)의 게이트 전극은 발광 제어선(30)과 연결되어 있으며, 제5 박막트랜지스터(T5)의 소스 전극은 구동 전압선(50)과 연결되어 있고, 제5 박막트랜지스터(T5)의 드레인 전극은 제1 박막트랜지스터(T1)의 소스 전극 및 제2 박막트랜지스터(T2)의 드레인 전극과 연결된다.
제6 박막트랜지스터(T6)의 게이트 전극은 발광 제어선(30)과 연결되고, 제6 박막트랜지스터(T6)의 소스 전극은 제1 박막트랜지스터(T1)의 드레인 전극 및 제3 박막트랜지스터(T3)의 소스 전극과 연결되며, 제6 박막트랜지스터(T6)의 드레인 전극은 유기 발광 다이오드(OLED)의 애노드 전극과 전기적으로 연결되어 있다.
이러한 제5 박막트랜지스터(T5) 및 제6 박막트랜지스터(T6)는 발광 제어선(30)을 통해 전달받은 발광 제어 신호(En)에 따라 동시에 턴-온 되어 구동 전압(ELVDD)을 유기 발광 다이오드(OLED)로 전달하여 유기 발광 다이오드(OLED)에 구동 전류가 흐르게 한다.
제7 박막트랜지스터(T7)의 게이트 전극은 스캔라인(20)에 연결되고, 제7 박막트랜지스터(T7)의 소스 전극은 제4 박막트랜지스터(T4)의 소스 전극에 연결되고, 제7 박막트랜지스터(T7)의 드레인 전극은 제6 박막트랜지스터(T6) 및 유기 발광 다이오드(OLED) 사이에 형성된 노드에 연결된다. 제7 박막트랜지스터(T7)는 스캔라인(20)을 통해 전달받은 스캔신호(Sn)에 따라 턴-온 되어 이전 프레임에 충전된 유기 발광 다이오드(OLED)를 초기화한다.
스토리지 캐패시터(Cst)의 타단은 구동 전압선(50)에 연결되어 있으며, 유기 발광 다이오드(OLED)의 캐소드는 공통전압 선(60)과 연결되어 있다. 이에 따라, 유기 발광 다이오드(OLED)는 제1 박막트랜지스터(T1)로부터 구동 전류를 전달받아 발광함으로써 화상을 표시한다.
스토리지 캐패시터(Cst)는 도 3에 도시된 바와 같이, 기판(100) 상에 형성된 하부 스토리지 전극(130a)과 상부 스토리지 전극(130b)을 포함하고, 하부 스토리지 전극(130a)과 상부 스토리지 전극(130b) 사이에는 유전체의 역할을 하는 게이트 절연층(140)이 형성된다.
기판(100)과 하부 스토리지 전극(130a) 사이에는 반도체층(110) 및 절연층(120)이 형성될 수 있다. 상부 스토리지 전극(130b) 상에는 순차적으로 제1 보호층(150)과, 제2 보호층(160) 및 화소 전극(170)이 형성될 수 있다.
순차적으로 적층된 하부 스토리지 전극(130a)과, 게이트 절연층(140) 및 상부 스토리지 전극(130b)은 스토리지 캐패시터(Cst, 130)를 구성한다.
이하에서 본 발명의 실시예에 따른 표시장치의 한 서브 화소(SP)의 구체적인 동작 과정을 상세히 설명한다.
우선, 초기화 기간 동안 이전 스캔라인(10)을 통해 로우 레벨(low level)의 이전 스캔신호(Sn-1)가 공급된다. 그러면, 로우 레벨의 이전 스캔 신호(Sn-1)에 대응하여 제4 박막트랜지스터(T4)가 턴-온 되며, 초기화 전압선(70)으로부터 제4 박막트랜지스터(T4)를 통해 초기화 전압(Vint)이 제1 박막트랜지스터(T1)의 게이트 전극에 연결되고, 초기화 전압(Vint)에 의해 제1 박막트랜지스터(T1)가 초기화된다.
이 후, 데이터 프로그래밍 기간 중 스캔라인(20)을 통해 로우 레벨의 스캔신호(Sn)가 공급된다. 그러면, 로우 레벨의 스캔 신호(Sn)에 대응하여 제2 박막트랜지스터(T2) 및 제3 박막트랜지스터(T3)가 턴-온 된다. 이때, 제1 박막트랜지스터(T1)는 턴-온 된 제3 박막트랜지스터(T3)에 의해 다이오드 연결되고, 순방향으로 바이어스 된다. 그러면, 데이터 배선(40)으로부터 공급된 데이터 신호(Dm)에서 제1 박막트랜지스터(T1)의 문턱전압(Vth)만큼 감소한 보상 전압이 제1 박막트랜지스터(T1)의 게이트 전극에 인가된다.
스토리지 캐패시터(Cst)의 양단에는 구동 전압(ELVDD)과 보상 전압이 인가되고, 스토리지 캐패시터(Cst)에는 양단 전압 차에 대응하는 전하가 저장된다. 이후, 발광 기간 동안 발광 제어선(30)으로부터 공급되는 발광 제어신호(En)가 하이 레벨에서 로우 레벨로 변경된다. 그러면, 발광 기간 동안 로우 레벨의 발광 제어 신호(En)에 의해 제5 박막트랜지스터(T5) 및 제6 박막트랜지스터(T6)가 턴-온 된다.
그러면 제1 박막트랜지스터(T1)의 게이트 전극의 전압과 구동 전압(ELVDD) 간의 전압차에 따르는 구동 전류가 발생하고, 제6 박막트랜지스터(T6)를 통해 구동 전류가 유기 발광 다이오드(OLED)에 공급된다. 발광 기간 동안 스토리지 캐패시터(Cst)에 의해 제1 박막트랜지스터(T1)의 게이트-소스 전압은 보상전압과 구동 전압(ELVDD) 사이의 차 전압으로 유지되고, 제1 박막트랜지스터(T1)의 전류-전압 관계에 따르면, 구동 전류는 소스-게이트 전압에서 문턱전압을 차감한 값의 제곱에 비례한다. 따라서, 제1 전류는 제1 박막트랜지스터(T1)의 문턱전압에 관계없이 결정된다.
한편, 제7 박막트랜지스터(T7)는 스캔라인(20)으로부터 제공된 스캔 신호(Sn)에 의해 턴-온 되어 이전 프레임 동안 충전된 유기 발광 다이오드(OLED)를 초기화시킨다.
이러한 구성을 갖는 서브 화소(SP)는 인접한 두 개의 제1 및 제2 서브 화소(도 2의 SP1, SP2)가 하나의 발광 영역을 구비한 화소 영역(P)을 구성할 수 있다. 화소 영역(P)을 구성하는 제1 및 제2 서브 화소(SP1, SP2)들 각각에 구비된 제6 박막트랜지스터(T6)와 제7 박막트랜지스터(T7) 사이에는 단차 보상 패턴(145)이 형성된다.
구체적으로, 단차 보상 패턴(145)은 제1 및 제2 서브 화소(SP1, SP2) 경계부에서 발광 제어선(30)과 스캔라인(20) 사이에 수직 방향으로 위치하며 발광 제어선(30)과 스캔라인(20)의 두께로 인하여 발생되는 게이트 절연층(140)의 단차를 보상한다.
따라서, 제1 및 제2 서브 화소(SP1, SP2) 경계부에서 발광 제어선(30)에 접속된 제6 박막트랜지스터(T6)들은 단차 보상 패턴(145)에 의해 단차 보상이 이루어진 후에 형성되기 때문에 추가적인 단차가 발생하지 않는다.
마찬가지로, 제1 및 제2 서브 화소(SP1, SP2) 경계부에서 스캔라인(20)에 접속된 제7 박막트랜지스터(T7)들은 단차 보상 패턴(145)에 의해 단차 보상이 이루어진 후에 형성되기 때문에 추가적인 단차가 발생하지 않는다.
이와 같이, 단차 보상 패턴(145)에 의해 단차 보상이 이루어지면, 후속 공정에 의해 발광 제어선(30)과 스캔라인(20) 상에 형성되는 박막트랜지스터들 또는 배선의 단락을 방지할 수 있다.
도 4는 도 2의 Ⅱ ~ Ⅱ'을 따라 절단한 단면도이다.
도 2 및 도 4를 참고하면, 표시장치는 기판(100)과, 기판(100) 상에 형성된 반도체층(110)과, 상기 반도체층(110) 상에 형성된 절연층(120)과, 절연층(120) 상에서 일정 간격 이격된 발광 제어선(30) 및 스캔 라인(20)과, 발광 제어선(30) 및 스캔라인(20) 상에 형성된 게이트 절연층(140)과, 게이트 절연층(140) 상에 형성된 단차 보상 패턴(145)과, 단차 보상 패턴(145) 상에 순차적으로 형성된 제1 및 제2 보호층(150, 160)과, 제2 보호층(160) 상에 형성된 화소 전극(170)을 포함한다.
게이트 절연막(140)은 산화실리콘막, 산화질화실리콘막, 질화산화실리콘막, 질화실리콘막, 산화탄탈막 등의 무기 절연막을 이용하여, 이들 재료로 이루어지는 단층 또는 적층 구조로서 형성된다.
단차 보상 패턴(145)은 게이트 절연층(140) 상에서 발광 제어선(30)과 스캔라인(20) 사이에 형성된다. 즉, 단차 보상 패턴(145)은 발광 제어선(30)과 스캔라인(20)과 중첩되지 않는다. 단차 보상 패턴(145)은 발광 제어선(30) 및 스캔라인(20)과 동일한 두께를 가지며, 그 두께는 대략 2500Å ~ 3500Å 정도가 될 수 있으나, 바람직하게는 3000Å 정도가 될 수 있다.
단차 보상 패턴(145)은 상부 스토리지 전극(도 3의 130b)과 동일한 레이어에 형성되며 동일한 재질로 구성될 수 있다.
발광 제어선(30)과 스캔라인(20) 사이에는 어떠한 배선도 형성되지 않으므로 발광 제어선(30)과 스캔라인(20) 상에 바로 형성되는 게이트 절연층(140)은 발광 제어선(30)과 스캔라인(20)을 따라 발생한 단차를 포함한다. 단차 보상 패턴(145)은 게이트 절연층(140) 상에서 발광 제어선(30)과 스캔라인(20) 사이에 형성되어 게이트 절연층(140)의 단차를 보상한다.
이하에서는 전술한 구조를 갖는 본 발명의 실시예에 따른 표시장치의 제조방법에 대해 설명하기로 한다.
도 5a 내지 도 5i는 도 4에 도시된 표시장치의 제조방법을 순차적으로 나타낸 단면도들이다.
도 5a를 참고하면, 기판(100) 상에 반도체층(110)을 형성한다. 기판(100)은 소자를 형성하기 위한 재료로 기계적 강도나 치수 안정성이 우수한 것을 선택할 수 있다. 기판(100)의 재료로는 유리판, 금속판, 세라믹판 또는 플라스틱(폴리카보네이트 수지, 폴리에스테르 수지, 에폭시 수지, 실리콘 수지, 불소 수지 등) 등을 예로 들 수 있으나 이에 한정되지 않는다. 반도체층(110)은 비정질 실리콘 물질 및 불순물 비정질 실리콘 물질을 포함하거나 산화물 반도체 물질을 포함할 수 있다.
연속하여, 도 5b를 참고하면, 반도체층(110)이 형성된 기판(100) 전면에 절연층(120)을 형성한다. 절연층(120)은 산화실리콘막, 산화질화실리콘막, 질화산화실리콘막, 질화실리콘막, 산화탄탈막 등의 무기 절연막으로 형성될 수 있다.
도 5c를 참고하면, 절연층(120) 상에 일정 간격 이격된 발광 제어선(30) 및 스캔라인(20)을 형성한다.
발광 제어선(30) 및 스캔라인(20)은 알루미늄(Al), 알루미늄 합금(Al alloy), 텅스텐(W), 구리(Cu), 니켈(Ni), 크롬(Cr), 몰리브덴(Mo), 티타늄(Ti), 백금(Pt), 탄탈(Ta) 등과 같은 저저항 불투명 도전 물질을 사용할 수 있다. 또한, 인듐-틴-옥사이드(ITO), 인듐-징크-옥사이드(IZO) 등의 투명한 도전물질과 불투명 도전물질이 적층된 다층 구조로 형성할 수 있다.
절연층(120) 전면에 도전층 및 감광막(미도시)을 형성한 후, 포토리소그래피 공정을 실시하여 도전층 위에 감광막 패턴을 형성하고, 에칭에 의해 불필요한 부분을 제거하여 발광 제어선(30) 및 스캔라인(20)이 형성된다.
발광 제어선(30) 및 스캔라인(20)을 적층 구조로 하는 경우, 일 예로 알루미늄 층 상에 몰리브덴 층이 적층된 이중 구조 또는 구리층 상에 몰리브덴층을 적층한 이중 구조, 또는 구리층 상에 질화티탄층 혹은 질화탄탈을 적층한 이중 구조, 질화티탄층과 몰리브덴층을 적층한 이중 구조 중 선택된 어느 하나로 구성될 수 있다.
발광 제어선(30) 및 스캔라인(20)은 제1 내지 제7 박막트랜지스터(도 2의 T1 ~ T7)의 게이트 전극과 동일한 레이어에서 동일한 물질로 형성될 수 있다. 게이트 전극과, 발광제어선(30) 및 스캔라인(20)은 신호를 공급하기 위한 것으로 최고 3000Å의 두께를 가질 수 있다.
도 5d를 참고하면, 발광 제어선(30) 및 스캔라인(20)이 형성된 기판(100) 전면에 게이트 절연층(140)을 형성한다. 게이트 절연층(140)은 산화실리콘막, 산화질화실리콘막, 질화산화실리콘막, 질화실리콘막, 산화탄탈막 등의 무기 절연막을 이용하여 이들 재료로 이루어지는 단층 또는 적층 구조로서 형성된다.
게이트 절연층(140)은 무기 절연막을 사용하게 되며 그 두께가 발광 제어선(30) 및 스캔라인(20)에 비해 얇아 발광 제어선(30) 및 스캔라인(20)의 단차를 따라 형성된다.
도 5e를 참고하면, 게이트 절연층(140) 상에 도전층(145')을 형성하고, 도전층(145') 상에 감광막(300)을 형성한다. 감광막(300)이 형성된 기판(100) 상부에 투과부(A) 및 차단부(B)를 구비한 마스크(200)를 배치하여 노광, 현상 및 식각 등의 일련의 마스크 공정을 진행하여 도 5f에 도시된 바와 같이 감광막 패턴(300')을 형성한다. 감광막 패턴(300')은 발광 제어선(30) 및 스캔라인(20) 사이에서 도전층(145')의 일부와 중첩되고, 감광막 패턴(300')이 형성되지 않는 도전층(145')은 외부로 노출된다.
도 5g를 참고하면, 감광막 패턴(300')을 식각 마스크로 하여 외부로 노출된 도전층(145')을 제거하여 감광막 패턴(300')과 대응되는 도전 패턴(145")이 형성된다. 이후 감광막 패턴(300')을 스트립 공정으로 제거하여 도 5h에 도시된 바와 같이 단차 보상 패턴(145)을 형성한다.
단차 보상 패턴(145)은 발광 제어선(30)과 스캔라인(20) 사이에서 게이트 절연층(140) 상에 형성된다. 단차 보상 패턴(145)은 게이트 절연층(140) 하부에 배치된 발광 제어선(30) 및 스캔라인(20)에 어떤 영향을 미치지 않는 플로팅(floating) 전극의 기능을 한다.
단차 보상 패턴(145)은 발광 제어선(30) 및 스캔라인(20)과 마찬가지로 3000Å 정도의 두께를 가지며, 발광 제어선(30) 및 스캔라인(20)의 두께로 인해 발생하는 게이트 절연층(140)의 단차를 보상한다.
단차 보상 패턴(145)은 몰리브덴, 티탄, 크롬, 탄탈, 텅스텐, 알루미늄, 구리, 네오디뮴, 스칸듐 등의 금속 재료 또는 이것들을 주성분으로 하는 합금 재료를 이용하여 단층 또는 적층하여 도전층을 형성할 수 있다.
또한, 단차 보상 패턴(145)은 몰리브덴(Mo), 티타늄(Ti), 은(Ag) 및 이들의 합금으로 이루어진 군에서 선택된 단독 또는 이들의 혼합물로 단일층을 형성하거나 라인 저항을 줄이기 위해 저저항 물질인 몰리브덴(Mo), 알루미늄(Al) 또는 은(Ag)의 이중층 또는 다중층 구조로 형성할 수 있다.
즉, 배선 저항을 줄이기 위해 다중층의 도전막을 순차적으로 적층하여 형성할 수 있으며, 구체적으로, Mo/Al/Mo, MoW/AlNd/MoW, Mo/Ag/Mo, Mo/Ag합금/Mo 또는 Ti/Al/Mo로 이루어진 다중층 구조를 취할 수 있다.
도 5i를 참고하면, 단차 보상 패턴(145)이 형성된 기판(100) 전면에 순차적으로 제1 및 제2 보호층(150, 160)을 형성하고, 제2 보호층(160) 상에 화소 전극(170)이 형성될 수 있다.
본 발명이 속하는 기술분야의 상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허 청구범위에 의하여 나타내어지며, 특히 청구범위의 의미 및 범위 그리고 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
10: 이전 스캔라인 20: 스캔라인
30: 발광 제어선 40: 데이터 배선
50: 구동 전압선 60: 공통 전압선
70: 초기화 전압선 100: 기판
110: 반도체층 120: 절연층
130: 스토리지 전극(Cst) 140:게이트 절연층
145: 단차 보상 패턴 150: 제1 보호층
160: 제2 보호층 170: 화소 전극

Claims (15)

  1. 기판;
    상기 기판 상에 형성된 반도체층;
    상기 반도체층 상에 형성된 절연층;
    상기 절연층 상에서 일정 간격 이격된 제1 배선 및 제2 배선;
    상기 제1 배선 및 제2 배선 상에 위치한 게이트 절연층;
    상기 게이트 절연층 상에서 상기 제1 배선 및 제2 배선 사이에 위치한 단차 보상 패턴;
    상기 단차 보상 패턴 상에 위치한 보호층; 및
    상기 보호층 상에 위치한 화소 전극을 포함하고,
    상기 게이트 절연층은 상기 제1 배선 및 제2 배선보다 얇은 두께를 갖는 표시장치.
  2. 제1 항에 있어서,
    상기 단차 보상 패턴은 플로팅(floating) 상태인 표시장치.
  3. 제1 항에 있어서,
    상기 단차 보상 패턴의 두께는 상기 제1 배선 및 제2 배선의 두께와 동일한 표시장치.
  4. 제1 항에 있어서,
    상기 단차 보상 패턴은 2500Å ~ 3500Å의 두께를 갖는 표시장치.
  5. 제1 항에 있어서,
    상기 게이트 절연층 상에 위치하는 스토리지 캐패시터를 더 포함하는 표시장치.
  6. 제5 항에 있어서,
    상기 스토리지 캐패시터는,
    상기 게이트 절연층 상에 위치하며 상기 단차 보상 패턴과 동일한 재질로 이루어진 상부 스토리지 전극; 및
    상기 게이트 절연층 하부에 위치하며 상기 상부 스토리지 전극과 중첩되는 하부 스토리지 전극을 포함하는 표시장치.
  7. 제1 항에 있어서,
    상기 제1 배선은 스캔신호를 전달하는 스캔 배선을 포함하고, 상기 제2 배선은 발광 제어신호를 전달하는 발광 제어선을 포함하는 표시장치.
  8. 제1 항에 있어서,
    상기 게이트 절연층은 무기 절연물질을 포함하는 표시장치.
  9. 기판을 제공하는 단계;
    상기 기판 상에 반도체층을 형성하는 단계;
    상기 반도체층 상에 절연층을 형성하는 단계;
    상기 절연층 상에 제1 배선과, 상기 제1 배선과 일정 간격 이격된 제2 배선을 형성하는 단계;
    상기 제1 배선 및 제2 배선 상에 게이트 절연층을 형성하는 단계;
    상기 게이트 절연층 상에서 상기 제1 배선 및 제2 배선 사이에 단차 보상 패턴을 형성하는 단계;
    상기 단차 보상 패턴이 형성된 기판 전면에 보호층을 형성하는 단계; 및
    상기 보호층 상에 화소 전극을 형성하는 단계를 포함하고,
    상기 게이트 절연층은 상기 제1 배선 및 제2 배선보다 얇은 두께를 갖는 표시장치의 제조방법.
  10. 제9 항에 있어서,
    상기 단차 보상 패턴은 플로팅(floating) 상태인 표시장치의 제조방법.
  11. 제9 항에 있어서,
    상기 단차 보상 패턴의 두께는 상기 제1 배선 및 제2 배선의 두께와 동일한 표시장치의 제조방법.
  12. 제9 항에 있어서,
    상기 단차 보상 패턴은 2500Å ~ 3500Å의 두께를 갖는 표시장치의 제조방법.
  13. 제9 항에 있어서,
    상기 제1 배선은 스캔신호를 전달하는 스캔 배선을 포함하고, 상기 제2 배선은 발광 제어신호를 전달하는 발광 제어선을 포함하는 표시장치의 제조방법.
  14. 제9 항에 있어서,
    상기 게이트 절연층은 무기 절연물질을 포함한 표시장치의 제조방법.
  15. 제9 항에 있어서,
    상기 기판과 상기 제1 배선 및 제2 배선 사이에 절연층을 형성하는 단계를 더 포함하는 표시장치의 제조방법.
KR1020150010788A 2015-01-22 2015-01-22 표시장치 및 그의 제조방법 KR102333762B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150010788A KR102333762B1 (ko) 2015-01-22 2015-01-22 표시장치 및 그의 제조방법
US14/960,230 US9634035B2 (en) 2015-01-22 2015-12-04 Display device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150010788A KR102333762B1 (ko) 2015-01-22 2015-01-22 표시장치 및 그의 제조방법

Publications (2)

Publication Number Publication Date
KR20160090968A KR20160090968A (ko) 2016-08-02
KR102333762B1 true KR102333762B1 (ko) 2021-12-01

Family

ID=56434206

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150010788A KR102333762B1 (ko) 2015-01-22 2015-01-22 표시장치 및 그의 제조방법

Country Status (2)

Country Link
US (1) US9634035B2 (ko)
KR (1) KR102333762B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102504134B1 (ko) 2018-02-27 2023-02-28 삼성디스플레이 주식회사 디스플레이 장치
CN207909879U (zh) * 2018-03-28 2018-09-25 京东方科技集团股份有限公司 阵列基板、显示面板及显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007079357A (ja) * 2005-09-16 2007-03-29 Sanyo Epson Imaging Devices Corp 表示装置
KR100762686B1 (ko) * 2006-08-01 2007-10-01 삼성에스디아이 주식회사 유기 전계 발광표시장치 및 그의 제조방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100756251B1 (ko) 2001-08-27 2007-09-06 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판 제조방법
JP5308656B2 (ja) 2007-12-10 2013-10-09 グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー 画素回路
WO2010029866A1 (en) * 2008-09-12 2010-03-18 Semiconductor Energy Laboratory Co., Ltd. Display device
KR101486038B1 (ko) 2012-08-02 2015-01-26 삼성디스플레이 주식회사 유기 발광 표시 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007079357A (ja) * 2005-09-16 2007-03-29 Sanyo Epson Imaging Devices Corp 表示装置
KR100762686B1 (ko) * 2006-08-01 2007-10-01 삼성에스디아이 주식회사 유기 전계 발광표시장치 및 그의 제조방법

Also Published As

Publication number Publication date
US20160218117A1 (en) 2016-07-28
KR20160090968A (ko) 2016-08-02
US9634035B2 (en) 2017-04-25

Similar Documents

Publication Publication Date Title
US20240096277A1 (en) Display Device
CN106469745B (zh) 有机发光二极管显示器及其制造方法
KR102528294B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
US8860297B2 (en) Display device
JP4353237B2 (ja) 画素回路および表示装置、並びに画素回路の製造方法
JP7168749B2 (ja) 表示装置
JP4438790B2 (ja) 画素回路および表示装置、並びに画素回路の製造方法
US9548341B2 (en) Organic light emitting diode display
JP7185733B2 (ja) 表示装置及び電子機器
CN110010658B (zh) 显示装置
JP2014102319A (ja) 発光素子及び表示装置
US20220293640A1 (en) Display device
US9559155B2 (en) Organic light emitting display device with short-circuit prevention
US20180351133A1 (en) Display Device
CN113615319B (zh) 显示装置及其制造方法
WO2020066020A1 (ja) 表示装置およびその製造方法
KR102333762B1 (ko) 표시장치 및 그의 제조방법
JP5212683B2 (ja) トランジスタパネル及びその製造方法
US7969391B2 (en) Pixel circuit, display device, and method of manufacturing pixel circuit
US20230059622A1 (en) Display device and method of fabricating the same
US11195896B2 (en) Organic light emitting diode display device and manufacturing method thereof
US11626426B2 (en) Display device and method of fabricating the same
US11217648B2 (en) OLED display and related forming method
WO2023095793A1 (ja) 半導体装置及び表示装置
US20240136337A1 (en) Light emitting display device and manufacturing method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right