KR102333099B1 - 인쇄회로기판 - Google Patents

인쇄회로기판 Download PDF

Info

Publication number
KR102333099B1
KR102333099B1 KR1020210058992A KR20210058992A KR102333099B1 KR 102333099 B1 KR102333099 B1 KR 102333099B1 KR 1020210058992 A KR1020210058992 A KR 1020210058992A KR 20210058992 A KR20210058992 A KR 20210058992A KR 102333099 B1 KR102333099 B1 KR 102333099B1
Authority
KR
South Korea
Prior art keywords
copper foil
printed circuit
circuit board
core layer
manufacturing
Prior art date
Application number
KR1020210058992A
Other languages
English (en)
Other versions
KR20210055651A (ko
Inventor
정다희
이철민
박진모
안석준
강혜현
김병학
장주표
이양제
이성준
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020210058992A priority Critical patent/KR102333099B1/ko
Publication of KR20210055651A publication Critical patent/KR20210055651A/ko
Application granted granted Critical
Publication of KR102333099B1 publication Critical patent/KR102333099B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/429Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4602Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Laser Beam Processing (AREA)

Abstract

본 발명은 인쇄회로기판의 제조방법에 관한 것이다.
본 발명에 따른 인쇄회로기판의 제조방법은, 코어 양면에 이원동박을 가지는 한 쌍의 동박 적층판을 준비하는 단계; 상기 한 쌍의 동박 적층판을 접합층에 의하여 상호 대칭을 이루도록 접합하는 단계; 상기 접착층에 상호 대칭되게 접합된 상기 동박 적층판을 레이저 가공하여 비아홀을 형성하는 단계; 상기 비아홀 내부에 도금을 충진함과 동시에 상기 코어 상에 도금층을 형성하는 단계; 상기 도금층이 형성된 상기 동박 적층판을 건조기에서 고온 건조하여 상기 접착층의 접착력을 제거함에 의해서 상기 동박 적층판을 두 개의 적층판으로 분리하는 단계; 및 상기 분리된 동박 적층판에 각각 회로를 형성하는 단계;를 포함한다.

Description

인쇄회로기판{PRINTED CIRCUIT BOARD}
본 발명은 인쇄회로기판의 제조방법에 관한 것으로서, 보다 자세하게는 서로 다른 두께의 동박층이 형성된 동박 적층판을 이용하여 제작되는 인쇄회로기판의 제조방법에 관한 것이다.
최근에 휴대용 단말기의 성능이 높아지면서 고속 동작이 요구되는 전자기기가 널리 사용되고 있으며, 이에 따라 고속 동작이 가능한 인쇄회로기판이 요구되고 있다. 이와 같은 고속동작을 위해서는 인쇄회로기판에 있어서 배선 및 전자부품의 고밀도화가 필요하다.
이와 같은 고밀도화를 달성하기 위한 수단으로서, 현재 마스크를 사용하는 컨포멀 레이저(conformal laser) 가공 방식과 구리 다이렉트 레이저(Copper direct laser) 가공 방식에 의하여 코어 비아(core via)를 형성하고 있다.
컨포멀 레이저 가공 방식은, 동박 적층판(Copper Clad Laminate, CCL) 원판에 대하여 기준홀을 형성한 후 노광, 에칭 및 CO2 레이저 가공을 한 후 디스미어 등과 같은 전처리 공정과 함께 도금 처리 공정을 순차적으로 수행하게 된다.
그러나, 이러한 방식은 노광 및 에칭의 작업으로 인하여 공정 원가가 상승하며 리드 타임이 증가되는 문제점을 포함하고 있다. 또한, 0.1T 이하의 박판의 경우 기판의 흐름성 문제로 인한 기판의 말림 불량이 발생하는 문제점이 발생되고 있다.
또한, 구리 다이렉트 레이저 가공 방식에 의한 코어 비아 형성 방법은 동박이 양면에 적층된 동박 적층판(CCL) 원판에 대하여 약 하프 에칭(H/E, Half Etching) 가공을 수행한 후, 기준홀을 형성한다. 여기서, 하프 에칭 가공은 선택적인 공정으로서 동박 두께에 따라서는 생략될 수도 있다. 이러한 기준홀이 형성된 원판에 대해 흑화(black oxide) 처리를 수행한 후 CO2 레이저 가공을 한다. 그 후 흑화 처리를 제거하기 위하여 빠른 해프 에칭을 수행한 후 디스미어 등과 같은 전처리 과정을 거쳐 도금 처리 공정을 순차적으로 수행하게 된다.
그러나, 이러한 다이렉트 레이저 방식에 있어서는 그 작업 조건을 설정하는 것이 매우 곤란하다. 즉, 동박 코팅 적층판의 코어 양면에 적층된 동박의 두께가 얇을 경우, 조사되는 레이저의 열에 의하여 바닥부에 형성된 동박이 오버(over) 가공되는 문제점이 발생한다.
또한, 동박 코팅 적층판의 코어 양면에 적층된 동박의 두께가 두꺼울 경우, 홀의 오픈 사이즈가 작아지고 원형도(roundness)의 미확보로 인한 홀 찌그러짐이 발생되는 문제점이 발생한다.
한편, 레이저 가공 방식을 0.1T 이하의 박판 제품에 적용할 경우, 도금 충진이 불가능하여 후판 더미를 추가적으로 구성하는 더미 작업이 불가피하게 된다.
이러한 후판 더미에 대한 탈부착으로 인하여 작업 공수는 더욱 증가하게 되어 결과적으로 리드 타임이 증가하게 되는 문제점이 발생되고 있다. 일반적으로 후판 더미 1매의 탈부착시 약 20분의 시간이 소요되고 있다.
결국, 현재 원가 절감을 위해서는 컨포멀 레이저 방식으로부터 구리 다이렉트 레이저 방식으로의 전환이 필수적이라 할 것이며, 이를 위해서는 구리 다이렉트 레이저 방식의 작업 방법 설정과 박판에 대한 요구가 증가됨으로 인해 박판 도금 충진 공정에 대한 해법이 요구되는 실정이다.
대한민국 등록특허 제1055473호
따라서, 본 발명은 종래 인쇄회로기판의 제조방법에서 제기되는 상기 제반 단점과 문제점을 해결하기 위하여 창안된 것으로서, 서로 다른 두께의 동박층이 형성된 동박 적층판을 접합하고, 컨포멀 레이저 가공 방식과 구리 다이렉트 레이저 가공 방식에 의해 제작되는 인쇄회로기판의 제조방법이 제공됨에 발명의 목적이 있다.
본 발명의 상기 목적은, 코어 양면에 이원동박을 가지는 한 쌍의 동박 적층판을 준비하는 단계; 상기 한 쌍의 동박 적층판을 접합층에 의하여 상호 대칭을 이루도록 접합하는 단계; 상기 접착층에 상호 대칭되게 접합된 상기 동박 적층판을 레이저 가공하여 비아홀을 형성하는 단계; 상기 비아홀 내부에 도금을 충진함과 동시에 상기 코어 상에 도금층을 형성하는 단계; 상기 도금층이 형성된 상기 동박 적층판을 건조기에서 고온 건조하여 상기 접착층의 접착력을 제거함에 의해서 상기 동박 적층판을 두 개의 적층판으로 분리하는 단계; 및 상기 분리된 동박 적층판에 각각 회로를 형성하는 단계;를 포함하는 인쇄회로기판 제조방법이 제공됨에 의해서 달성된다.
상기 한 쌍의 동박 적층판은, 상기 코어의 일면에 제1 동박이 형성되고, 상기 코어의 타면에 제2 동박이 형성되되, 상기 제2 동박이 상기 제1 동박에 비해 두꺼운 두께로 형성될 수 있다.
상기 동박 적층판은, 상기 접합층에 상기 제2 동박의 일면이 상호 대향되게 접합될 수 있다.
상기 접합층에 상기 한 쌍의 동박 적층판을 접합하는 단계 이후에, 상기 제1 동박을 에칭하여 상기 코어의 표면이 노출되게 패턴을 형성하는 단계;를 더 포함할 수 있다.
상기 접합층에 상기 한 쌍의 동박 적층판을 접합하는 단계 이후에, 상기 제1 동박의 표면에 유기물 처리를 통해 산화 표면을 형성하는 단계;를 더 포함할 수 있다.
상기 비아홀을 형성하는 단계 이후에, 상기 비아홀의 내부와 상기 코어의 상면을 디스미어 처리하는 단계; 및 상기 코어의 상면에 화학 동도금을 수행하여 보조 도금층을 형성하는 단계;를 더 포함할 수 있다.
상기 도금층은, 상기 동박 적층판의 제2 동박과 동일한 도금 두께로 형성된다.
이상에서 설명한 바와 같이, 본 발명에 따른 인쇄회로기판의 제조방법은 한 번에 두 개의 인쇄회로기판을 제작할 수 있어 생산성을 두 배로 향상시킬 수 있으며, 여러 장의 인쇄회로기판을 일괄 적층하는 방식으로 전층 IVH를 구현할 수 있음에 따라 기판 제작의 리드 타임과 비용을 절감할 수 있는 장점이 있다.
또한, 본 발명은 이원동박을 가진 동박 적층판을 이용하여 인쇄회로기판의 제작시 코어 양면의 도금층 두께를 동일하게 제작할 수 있음에 따라 기판의 제조 공정 중 도금 두께에 따라 발생할 수 있는 휨을 방지할 수 있는 장점이 있다.
도 1 내지 도 9는 본 발명에 따른 인쇄회로기판의 제조방법이 도시된 공정 단면도.
본 발명에 따른 인쇄회로기판의 제조방법에 있어 상기 목적에 대한 기술적 구성을 비롯한 작용효과에 관한 사항은 본 발명의 바람직한 실시예가 도시된 도면을 참조한 아래의 상세한 설명에 의해서 명확하게 이해될 것이다.
먼저, 도 1 내지 도 9는 본 발명에 따른 인쇄회로기판의 제조방법이 도시된 공정 단면도이다.
도시된 바와 같이, 본 발명에 따른 인쇄회로기판은 먼저, 코어(110)와 상기 코어(110)의 양면에 각각 제1 동박(121)과 제2 동박(122)의 동박층이 형성된 동박 적층판(100)을 준비한다. 이때, 동박 적층판(100)과 동일한 구조를 갖는 동박 적층판(200)을 하나 더 준비한다. 이때, 상기 코어(110,210)의 양면에 접합된 제1 동박(121, 221)과 제2 동박(122, 222)은 일면의 제1 동박(121, 221)보다 타면의 제2 동박(122, 222)이 더 두껍게 형성된 이원동박 형태로 구성될 수 있다.
이와 같이, 2매의 동박 적층판(100)(200)을 상호 대칭되는 구조가 되도록 접합층(300)을 이용하여 부착한다. 동박 적층판(100)(200)의 부착시 각 동박 적층판(100)(200)을 구성하는 동박 중 더 두꺼운 두께의 동박, 즉 제2 동박(122,222)이 상기 접합층(300)의 양면에 부착되도록 할 수 있다.
이와 같은 형태로 2매의 동박 적층판(100)(200)이 접합층(300)을 사이에 두고 접합되면, 도 2에 도시된 바와 같이 미리 설정된 온도 이상에서 접착력이 상실되도록 구성된 접합층(300)과, 상기 접합층(300)의 양면에 각각 부착된 한쌍의 제2 동박(122, 222)과, 상기 한 쌍의 제2 동박(122,222) 각각에 적층된 한쌍의 코어(110,210), 및 상기 한 쌍의 코어(110,210) 각각에 적층되며, 상기 한 쌍의 제2 동박(122, 222) 두께보다 얇게 형성된 한 쌍의 제1 동박(121, 221)을 포함하는 구조로 이루어질 수 있다.
다음으로, 도 3에 도시된 바와 같이 접합층(300)을 중심으로 접합된 동박 적층판(100)(200)의 표면에 레이저 가공을 위한 표면 처리를 수행한다. 즉, 제1 동박(121, 221)에 패턴(123, 223)을 형성(도 3a)하거나 제1 동박(121,221)의 표면에 유기물 처리(124,224, 도 3b)를 수행할 수 있다. 도 3a과 같이 제1 동박(121, 221)에 패턴을 형성하는 것은 컨포멀 레이저 가공 방식을 적용하기 위하여 제1 동박(121. 221)을 에칭하여 레이저 가공 패턴이 형성되도록 한 것이고, 도 3b와 같이 제1 동박(121, 221)의 표면을 유기물 처리하는 것은 구리 다이렉트 레이저 가공 방식이 적용함과 아울러 이 후 공정에서의 적층이 용이하도록 하기 위함이다.
여기서, 제1 동박(121, 221) 표면의 유기물 처리는 흑화(black oxide) 공정에 의해 형성될 수 있는 데, 이러한 흑화 공정은 접합층(300)에 의해 부착된 동박 적층판(100)(200)의 양면에 적층되어 있는 제1 동박(121, 221)의 표면을 산화시킴에 의해 형성될 수 있으며, 얇은 절연층으로 구성될 수 있다.
다음, 도 4a 내지 도 4c에 도시된 바와 같이 레이저 가공 패턴이 형성된 적층판 또는 표면이 유기물 처리된 적층판에 대하여 레이저 가공을 하여 코어(110, 210)에 비아홀(125,225)을 형성할 수 있다. 이때, 상기 코어(110, 210)의 레이저 가공은 통상 CO2 레이저를 이용하여 수행될 수 있으며, 도 3a와 같이 레이저 가공 패턴이 형성된 적층판은 패턴(123, 223)에 의해 노출된 코어(110, 210)를 레이져 가공함에 의해서 비아홀(125, 225)이 형성될 수 있고, 도 3b와 같이 표면이 유기물 처리된 적층판은 그 양면에서 레이저가 조사됨에 의해 비아홀(125, 225)이 가공될 수 있다. 예를 들면, 레이저가 코어(110, 210)의 일면으로부터 타면을 향하는 방향으로 조사됨으로써 코어(110, 210) 및 제1 동박(121, 221)을 관통하는 비아홀(125, 225)이 형성될 수 있다. 한편, 레이저 가공이 진행됨에 따라 레이저가 코어(110, 210)를 관통하는 깊이가 깊어질수록, 레이저의 강도가 낮아지게 되고, 이로 인하여 비아홀(125, 225)은 일면의 단면적이 타면의 단면적과 상이하도록 형성될 수 있다. 예를 들어 코어(110, 210)를 관통하는 레이저 가공 방식에 의해 형성된 본원발명의 경우, 코어(110, 210)의 일면에서의 상기 비아홀(125, 225)의 단면적은, 코어(110, 210)의 타면에서의 비아홀(125, 225)의 단면적보다 클 수 있다. 다시 말해, 코어(110, 210)의 일면을 따라 절단했을 때 노출되는 상기 비아홀(125, 225)의 면적은, 상기 코어(110, 210)의 타면을 따라 절단했을 때 노출되는 상기 비아홀(125, 225)의 면적보다 클 수 있다. 또한, 도 4a 내지 도 4c의 단면도를 일례로써 참조하면, 코어(110, 210)의 일면에서의 비아홀(125, 225)의 단면의 폭은, 코어(110, 210)의 타면에서의 비아홀(125, 225)의 단면의 폭보다 클 수 있다. 표면이 유기물 처리된 적층판의 경우, 통상적으로 CO2 레이저가 동박, 즉 구리(Cu)를 관통할 수 없으나, 표면의 유기물 처리에 의해 제1 동박(121, 221)이 CO2 레이저 투과가 가능한 정도로 얇아졌기 때문에 제1 동박(121, 221)을 관통하여 비아홀의 형성이 가능할 수 있다.
이때, 도 4에 도시된 바와 같이 접합층(300)에 의해 부착된 동박 적층판(100)(200)에 각각 레이저 가공을 통해 비아홀(125, 225)을 형성할 때, 상기 접합층(300)에 접합된 동박, 즉 제2 동박(122,222)이 제1 동박(121, 221)의 두께보다 더 두껍게 형성됨에 따라 CO2 레이저가 제2 동박(122, 222)을 관통하여 가공될 수 없다.
또한, 제2 동박(122, 222)이 제1 동박의 두께보다 더 두껍게 형성됨에 따라 비아홀 형성을 위한 레이저 가공시에 비아홀의 오픈 사이즈가 작아지거나 원형성의 미확보로 인하여 비아홀이 찌그러지는 현상이 방지되고, 제2 동박(122, 222)이 레이저의 열에 의해 과가공되어 천공되는 것이 방지될 수 있다.
한편, 도 4b와 같이 비아홀(125, 225)의 형성시에 패턴(123, 223)의 간격을 레이저 가공 영역보다 넓게 형성하여 레이저 가공 영역 내의 일부 지점에 비아홀(125, 225)을 형성함으로써, 비아홀 형성 영역의 설계 자유도가 향상되도록 할 수도 있다.
다음으로, 도 5에 도시된 바와 같이 비아홀(125, 225)이 가공된 적층판의 노출된 양면에 디스미어 처리를 수행하고, 화학 동도금을 수행하여 코어(110, 210)의 표면에 별도의 보조 도금층(126, 226)이 형성될 수 있다. 상기 보조 도금층(126, 226)은 이 후에 언급될 도금 충진 단계에서 코어(110, 210)의 일면에 형성된 동박 및 도금층의 두께의 합을 코어(110, 210)의 타면에 형성된 동박과 같은 두께로 형성되도록 하기 위함이며, 이에 대해서는 아래에서 후술될 도금 충진 단계와 도 6을 통해 좀 더 자세하게 설명하기로 한다.
도 6은 비아홀(125, 225)이 가공된 적층판에 도금을 충진하는 단계가 도시된 단면도로서, 도시된 바와 같이 비아홀(125, 225) 내부와 코어(110, 210) 상면의 보조 도금층(126, 226) 상면이 포함되게 도금층(127, 227)을 충진한다. 상기 보조 도금층(127, 227) 상면에는 비아홀(125, 225) 내부가 도금에 의해 충진됨과 동시에 도금층(127, 227)이 형성되도록 하는 것이 바람직하다. 여기서, 비아홀(125, 225) 내부 중 도금층(127, 227)에 의해 충진된 영역은, 상기 코어(110, 210)의 일면에 형성된 제1 동박(121, 221)과 상기 코어(110, 210)의 타면에 형성된 제2 동박(122, 222)을 전기적으로 연결하는 비아가 될 수 있다. 이때, 비아홀(125, 225) 내부의 도금 충진시 보조 도금층(126, 226) 상에 도금층(127, 227)이 동시에 형성됨에 의해서 상기 코어(110, 210)의 일면에 형성된 동박 및 도금층의 두께의 합을 코어(110, 210)의 타면에 형성된 동박과 같은 두께로 형성되도록 함이 바람직하다. 이는 접합층(300)의 양면에서 제작된 인쇄회로기판의 분리시 코어(110, 210)의 일면에 형성된 동박 및 도금층의 두께의 합 및 코어(110, 210)의 타면에 형성된 동박의 두께가 동일하게 형성되도록 함으로써, 이 후 인쇄회로기판의 제조 공정시 두께 차이에 의한 휨 발생을 최소화하기 위함이다.
즉, 접합층(300)을 통해 접합되기 전의 동박의 두께가 서로 다른 이원동박 형태의 동박 적층판(100, 200)에서 제2 동박(122, 222)이 35㎛ 정도의 두께로 형성되고, 제1 동박(121, 221)이 18㎛의 두께로 형성됨에 따라 앞서 언급한 공정에서 보조 도금층(126, 226)을 형성하지 않을 경우에는 접합층(300)에서 적층판의 분리시 코어(110, 210)의 일면에 형성된 동박 및 도금층의 두께의 합 및 코어(110, 210)의 타면에 형성된 동박의 두께가 상호 차이가 날 수 밖에 없기 때문에 제1 동박(121, 221) 측 가공면에 보조 도금층(126, 226)을 더 형성하고, 그 상면에 도금층(127, 227)이 형성되도록 함으로써 코어(110, 210)의 일면에 형성된 동박 및 도금층의 두께의 합 및 코어(110, 210)의 타면에 형성된 동박 각각을 35㎛ 내외의 동일한 두께로 형성하여 양면 두께 차이에 의한 휨 발생이 방지되도록 할 수 있다.
여기서, 종래기술에 의하여 레이저 가공 방식을 0.1T 이하의 박판 제품에 적용할 경우, 도금 충진이 불가능하여 후판 더미를 추가적으로 구성하는 더미 작업이 불가피하였음에 비하여, 본 실시예에서는 두 개의 동박 적층판이 일체로 결합된 채로 도금 충진 및 후속 공정을 거치게 되므로 별도의 더미 작업을 필요치 않게 되어 작업 공수와 리드 타임을 줄일 수 있는 장점을 갖는다.
그 다음, 도 7에 도시된 바와 같이 도금 충진된 적층판에 대하여 고온 건조하여 상기 접합층(300)의 접착력을 제거하여 상기 적층판의 상하 대칭 구조를 두 개의 적층판으로 서로 분리하게 된다. 상기 분리 공정은 통상적인 건조기(400) 내부에서 이루어질 수 있으며, 약 150℃의 열을 가하게 되면 접합층의 접착력을 제거할 수 있다.
이와같은 방식에 의하여, 한 번에 두 개의 코어를 제작할 수 있어 도금의 생산성을 두 배로 향상시킬 수 있으며, 나아가 후술하겠지만 이런 방법으로 여러 장의 코어를 제작하여 일괄 적층하는 방식으로 전층 IVH를 구현할 수 있으며, 이를 통하여 리드 타임과 비용을 함께 줄일 수 있게 된다.
그리고, 도 8에 도시된 바와 같이 도금 충진된 각각의 분리된 적층판에 대하여 회로 형성하는 단계를 수행함으로써 기본적인 인쇄회로기판을 완성되게 된다. 여기서, 이러한 회로 형성 단계는 각각의 적층판에 대하여 마이크로 비아 홀(MVH; 128, 228)을 형성하는 것을 포함할 수 있다.
이 후에, 도9에 도시된 바와 같이 추가적으로 서로 분리되어 제작된 인쇄회로기판들을 일괄 적층하여 전층 내부 비아 홀(IVH)를 구현하는 단계를 더 포함할 수도 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다. 따라서, 본 발명의 권리 범위는 개시된 실시예에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
100,200. 동박 적층판 110,210. 코어
121,221. 제1 동박 122,222. 제2 동박
123,223. 패턴 124,224. 유기물 처리
125,225. 비아홀 126,226. 보조 도금층
127,227. 도금층 128,228. 마이크로 비아홀

Claims (22)

  1. 일면과 타면을 갖는 코어층;
    상기 코어층의 일면 상에 배치된 제1 동박;
    상기 코어층의 타면 상에 배치되며, 상기 제1 동박보다 두께가 두꺼운 제2 동박;
    상기 제1 동박 상에 배치된 제1 도금층;
    상기 제1 도금층 상에 배치된 제2 도금층; 및
    상기 코어층을 관통하는 비아; 를 포함하며,
    상기 코어층의 일면을 따라 절단했을 때 노출되는 상기 비아의 면적은, 상기 코어층의 타면을 따라 절단했을 때 노출되는 상기 비아의 면적보다 크고,
    상기 코어층의 일면 상에서의 상기 제1 동박, 상기 제1 도금층 및 상기 제2 도금층의 두께의 합은, 상기 코어층의 타면 상에서의 상기 제2 동박의 두께와 실질적으로 동일한,
    인쇄회로기판.
  2. 제1항에 있어서,
    상기 코어층의 일면에서의 상기 비아의 단면의 폭은, 상기 코어층의 타면에서의 상기 비아의 단면의 폭보다 큰,
    인쇄회로기판.
  3. 제2항에 있어서,
    상기 비아는 상기 코어층의 일면으로부터 상기 코어층의 타면으로 갈수록 단면의 폭이 좁아지는 형상을 갖는,
    인쇄회로기판.
  4. 코어층, 상기 코어층의 일면에 부착된 제1 동박, 및 상기 코어층의 타면에 부착되며 상기 제1 동박의 두께보다 두꺼운 두께를 갖는 제2 동박을 포함하는 기판을 준비하는 단계;
    상기 코어층 및 상기 제1 동박을 관통하는 비아홀을 형성하는 단계;
    상기 제1 동박 상에 제1 도금층을 형성하는 단계; 및
    상기 제1 도금층 상에 제2 도금층을 형성하는 단계; 를 포함하며,
    상기 코어층의 일면을 따라 절단했을 때 노출되는 상기 비아홀의 면적은, 상기 코어층의 타면을 따라 절단했을 때 노출되는 상기 비아홀의 면적보다 크고,
    상기 코어층의 일면 상에서의 상기 제1 동박, 상기 제1 도금층 및 상기 제2 도금층의 두께의 합은, 상기 코어층의 타면 상에서의 상기 제2 동박의 두께와 실질적으로 동일한,
    인쇄회로기판 제조방법.
  5. 제4항에 있어서,
    상기 코어층의 일면에서의 상기 비아홀의 단면의 폭은, 상기 코어층의 타면에서의 상기 비아홀의 단면의 폭보다 큰,
    인쇄회로기판 제조방법.

  6. 제4항에 있어서,
    상기 코어층 및 상기 제1 동박을 관통하는 비아홀을 형성하는 단계에서, 상기 비아홀은 레이저 가공으로 형성되는,
    인쇄회로기판 제조방법.
  7. 제4항에 있어서,
    상기 코어층 및 상기 제1 동박을 관통하는 비아홀을 형성하는 단계; 전에
    상기 제1 동박을 표면 처리하는 단계; 를 더 포함하는,
    인쇄회로기판 제조방법.
  8. 제7항에 있어서,
    상기 제1 동박을 표면 처리하는 단계는, 상기 제1 동박의 표면을 유기물 처리하는 공정을 포함하는,
    인쇄회로기판 제조방법
  9. 제7항에 있어서,
    상기 제1 동박을 표면 처리하는 단계는, 흑화 공정을 포함하는,
    인쇄회로기판 제조방법.
  10. 제7항에 있어서,
    상기 제1 동박을 표면 처리하는 단계는, 상기 제1 동박의 표면을 산화시키는 공정을 포함하는,
    인쇄회로기판 제조방법.
  11. 제4항에 있어서, 상기 제1 동박 상에 제1 도금층을 형성하는 단계에서, 상기 제1 도금층은 화학 도금으로 형성되는,
    인쇄회로기판 제조방법.
  12. 제5항에 있어서,
    상기 제1 도금층 상에 제2 도금층을 형성하는 단계에서, 상기 제2 도금층은 상기 비아홀의 내부의 적어도 일부를 충진하는,
    인쇄회로기판 제조방법.
  13. 코어층, 상기 코어층의 일면에 부착된 제1 동박, 및 상기 코어층의 타면에 부착되며 상기 제1 동박의 두께보다 두꺼운 두께를 갖는 제2 동박을 포함하는 기판을 2개 준비하는 단계;
    상기 기판 각각의 상기 제2 동박을 접합층 양면에 상호 대칭적으로 부착하는 단계;
    각각의 상기 코어층 및 각각의 상기 제1 동박을 관통하는 비아홀을 형성하는 단계;
    상기 기판 각각의 상기 제1 동박 상에 제1 도금층을 형성하는 단계;
    각각의 상기 제1 도금층 상에 제2 도금층을 형성하는 단계; 및
    상기 2개의 기판을 서로 분리하는 단계; 를 포함하며,
    각각의 상기 코어층의 일면을 따라 절단했을 때 노출되는 상기 비아홀의 면적은, 각각의 상기 코어층의 타면을 따라 절단했을 때 노출되는 상기 비아홀의 면적보다 크고,
    상기 분리된 기판 각각에 있어서, 상기 코어층의 일면 상에서의 상기 제1 동박, 상기 제1 도금층 및 상기 제2 도금층의 두께의 합은, 상기 코어층의 타면 상에서의 상기 제2 동박의 두께와 실질적으로 동일한,
    인쇄회로기판 제조방법.
  14. 제13항에 있어서,
    각각의 상기 코어층의 일면에서의 상기 비아홀의 단면의 폭은, 각각의 상기 코어층의 타면에서의 상기 비아홀의 단면의 폭보다 큰,
    인쇄회로기판 제조방법.
  15. 제14항에 있어서,
    각각의 상기 코어층 및 각각의 상기 제1 동박을 관통하는 비아홀을 형성하는 단계에서, 각각의 상기 비아홀은 레이저 가공으로 형성되는,
    인쇄회로기판 제조방법.
  16. 제14항에 있어서,
    각각의 상기 코어층 및 각각의 상기 제1 동박을 관통하는 비아홀을 형성하는 단계; 전에
    상기 기판 각각의 상기 제1 동박을 표면 처리하는 단계; 를 더 포함하는,
    인쇄회로기판 제조방법.
  17. 제16항에 있어서,
    상기 기판 각각의 상기 제1 동박을 표면 처리하는 단계는, 각각의 상기 제1 동박의 표면을 유기물 처리하는 공정을 포함하는,
    인쇄회로기판 제조방법.
  18. 제16항에 있어서,
    상기 기판 각각의 상기 제1 동박을 표면 처리하는 단계는, 흑화 공정을 포함하는,
    인쇄회로기판 제조방법.
  19. 제16항에 있어서,
    상기 기판 각각의 상기 제1 동박을 표면 처리하는 단계는, 각각의 상기 제1 동박의 표면을 산화시키는 공정을 포함하는,
    인쇄회로기판 제조방법.
  20. 제13항에 있어서,
    상기 기판 각각의 상기 제1 동박 상에 제1 도금층을 형성하는 단계에서, 각각의 상기 제1 도금층은 화학 도금으로 형성되는,
    인쇄회로기판 제조방법.
  21. 제14항에 있어서,
    각각의 상기 제1 도금층 상에 제2 도금층을 형성하는 단계에서, 각각의 상기 제2 도금층은 각각의 상기 비아홀의 내부의 적어도 일부를 충진하는,
    인쇄회로기판 제조방법.
  22. 제13항에 있어서,
    상기 기판을 서로 분리하는 단계는, 상기 접합층에 열을 가하는 공정을 포함하는,
    인쇄회로기판 제조방법.
KR1020210058992A 2020-02-04 2021-05-07 인쇄회로기판 KR102333099B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020210058992A KR102333099B1 (ko) 2020-02-04 2021-05-07 인쇄회로기판

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020200013144A KR102268392B1 (ko) 2019-05-31 2020-02-04 인쇄회로기판
KR1020210058992A KR102333099B1 (ko) 2020-02-04 2021-05-07 인쇄회로기판

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020200013144A Division KR102268392B1 (ko) 2019-05-31 2020-02-04 인쇄회로기판

Publications (2)

Publication Number Publication Date
KR20210055651A KR20210055651A (ko) 2021-05-17
KR102333099B1 true KR102333099B1 (ko) 2021-12-01

Family

ID=69569801

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020200013144A KR102268392B1 (ko) 2019-05-31 2020-02-04 인쇄회로기판
KR1020210058992A KR102333099B1 (ko) 2020-02-04 2021-05-07 인쇄회로기판

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020200013144A KR102268392B1 (ko) 2019-05-31 2020-02-04 인쇄회로기판

Country Status (1)

Country Link
KR (2) KR102268392B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101058695B1 (ko) 2008-11-11 2011-08-22 삼성전기주식회사 구리 다이렉트 레이저 가공에 의하여 제조되는 인쇄회로기판에 사용되는 동박 코팅 적층판 및 이를 이용한인쇄회로기판의 제조방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100969439B1 (ko) * 2008-05-07 2010-07-14 삼성전기주식회사 랜드리스 비아를 갖는 인쇄회로기판의 제조방법
KR101055473B1 (ko) 2009-12-15 2011-08-08 삼성전기주식회사 기판 제조용 캐리어 부재 및 이를 이용한 기판의 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101058695B1 (ko) 2008-11-11 2011-08-22 삼성전기주식회사 구리 다이렉트 레이저 가공에 의하여 제조되는 인쇄회로기판에 사용되는 동박 코팅 적층판 및 이를 이용한인쇄회로기판의 제조방법

Also Published As

Publication number Publication date
KR102268392B1 (ko) 2021-06-23
KR20210055651A (ko) 2021-05-17
KR20200015675A (ko) 2020-02-12

Similar Documents

Publication Publication Date Title
US10356901B2 (en) Manufacturing method of circuit board structure
US8236690B2 (en) Method for fabricating semiconductor package substrate having different thicknesses between wire bonding pad and ball pad
US11600430B2 (en) Inductor including high-rigidity insulating layers
US10674615B2 (en) Method for manufacturing wiring board
KR100897668B1 (ko) 캐리어를 이용한 인쇄회로기판의 제조 방법
TWI586237B (zh) 線路板及其製作方法
KR102333099B1 (ko) 인쇄회로기판
KR102093155B1 (ko) 인쇄회로기판
JPH03285398A (ja) 多層回路基板の層間導通構造の形成法
KR100366411B1 (ko) 다층 인쇄회로기판 및 그 제조방법
KR101987043B1 (ko) 인쇄회로기판
CN113225940A (zh) Pcb的制作方法及pcb
TWI501706B (zh) 線路板及其製作方法
JP2004158671A (ja) 多層基板およびその製造方法
JP6826241B1 (ja) Ivh多層基板及びその製造方法
EP1282343A1 (en) Method of producing multilayer circuit boards
WO2024090336A1 (ja) 配線基板およびそれを用いた実装構造体
KR100688699B1 (ko) 파인 피치 본딩 패드를 구비한 인쇄회로기판의 제조 방법
JP3348729B2 (ja) 多層基板の製造方法
JP2015142061A (ja) 微細なバイアホールを有するプリント配線基板及びその製造方法
JPH03222391A (ja) 回路基板の製造方法
KR100861612B1 (ko) 캐리어를 이용한 인쇄회로기판의 제조 방법
KR20090121163A (ko) 메탈코어 패키지 기판 및 이의 제조방법
JP2000252633A (ja) 多層配線基板の製造方法
JPH09266380A (ja) プリント配線板及びその製造方法

Legal Events

Date Code Title Description
A107 Divisional application of patent
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right