KR102331091B1 - 캐리어가 있는 동박 및 동박적층판 - Google Patents
캐리어가 있는 동박 및 동박적층판 Download PDFInfo
- Publication number
- KR102331091B1 KR102331091B1 KR1020200011008A KR20200011008A KR102331091B1 KR 102331091 B1 KR102331091 B1 KR 102331091B1 KR 1020200011008 A KR1020200011008 A KR 1020200011008A KR 20200011008 A KR20200011008 A KR 20200011008A KR 102331091 B1 KR102331091 B1 KR 102331091B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- carrier
- ultra
- copper
- thin copper
- Prior art date
Links
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D1/00—Electroforming
- C25D1/04—Wires; Strips; Foils
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
- C25D5/10—Electroplating with more than one layer of the same or of different metals
- C25D5/12—Electroplating with more than one layer of the same or of different metals at least one layer being of nickel or chromium
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
- C25D5/16—Electroplating with layers of varying thickness
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
- C25D5/48—After-treatment of electroplated surfaces
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
- C25D5/60—Electroplating characterised by the structure or texture of the layers
- C25D5/605—Surface topography of the layers, e.g. rough, dendritic or nodular layers
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
- C25D5/60—Electroplating characterised by the structure or texture of the layers
- C25D5/623—Porosity of the layers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C2222/00—Aspects relating to chemical surface treatment of metallic material by reaction of the surface with a reactive medium
- C23C2222/20—Use of solutions containing silanes
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Electrochemistry (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electroplating Methods And Accessories (AREA)
- Laminated Bodies (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
Abstract
캐리어가 있는 동박(cooper foil with carrier)은 캐리어 상에 증착된, 캐리어 및 초박형 구리층(ultra-thin copper layer)을 포함하고, 상기 초박형 구리층은 상기 캐리어에 맞닿은 방출면(release side)을 포함한다. 상기 캐리어가 상기 초박형 구리층으로부터 방출되는 경우, 상기 방출면의 물질 부피(material volume, (Vm))는 0.09 내지 0.27 μm3/μm2의 범위에 있고, 상기 방출면의 니켈 잔여물의 양은 60 μg/dm2보다 크지 않다.
Description
본 개시는 전착된 동박(electrodeposited copper foil) 분야에 관한 것으로, 보다 상세하게는 캐리어가 있는 전착된 동박 및 이의 동박적층판(copper-clad laminate)에 관한 것이다.
고주파 신호를 전송할 수 있는 소형 및 박형 전자 제품에 대한 수요가 증가함에 따라, 동박 및 동박적층판에 대한 수요도 증가하고 있다. 일반적으로, 동박적층판의 회로는 구리선과 같은 전도성 선으로 구성될 수 있다. 상기 회로는 특정 레이아웃을 갖기 때문에, 전기 신호는 회로 내 소정의 경로를 따라 소정의 영역으로 전송될 수 있다. 또한, 회로의 전도성 선의 선 너비/선 간격(L/S)의 계속적인 소형화로 인해, 동박적층판 상의 동박의 두께를 더 감소시킬 필요가 있는데, 예컨대 미세한 선 너비/선 간격(L/S)에 대한 요구를 충족시키기 위해, 동박의 두께가 9μm 미만일 수 있다. 그러나, 동박의 두께가, 예컨대 5μm 미만으로, 너무 얇으면, 기계적 강도가 대개 불충분하여, 동박의 제조 과정에서 동박이 파손 또는 균열이 된다. 따라서 이러한 동박은 요구 사항을 충족하지 못할 수 있다. 전술한 문제점을 해결하기 위해, 캐리어층 상에 비교적 박형 구리층이 배치되는 개선된 캐리어가 있는 동박이 개발되었다. 상기 캐리어층을 사용함으로써 전체 동박의 기계적 강도가 강화될 수 있기 때문에, 동박의 제조 공정에 대한 요구 사항이 충족될 수 있다.
전도성 선이 있는 동박적층판을 제조하기 위해서, 캐리어가 있는 동박이 채택되는 경우, 동박적층판의 제조 공정은 다음 단계를 포함할 수 있다. 우선, 캐리어가 있는 동박의 구리층을 절연 보드에 적층한다. 이어, 캐리어가 있는 동박의 캐리어층을 박리하여 구리층의 표면을 노출시켜 절연보드와 구리층으로 이루어진 동박적층판을 얻는다. 그 후, 동박적층판의 구리층의 노출된 표면 상에 포토레지스트층(photoresist layer)이 배치될 수 있고, 그런 다음 상기 포토레지스트층은 포토리소그래피 공정(photolithography process)을 통해 패턴화되어 패턴화된 포토레지스트층을 형성한다. 이어서, 구리층을 더 패턴화하기 위해, 에칭 공정이 수행되어 패턴화된 포토레지스트층의 패턴을 하부 구리층으로 전사시킬 수 있다. 마지막으로, 패턴화된 포토레지스트층이 제거된다. 상기 공정을 수행함으로써, 회로가 있는 동박적층판을 얻을 수 있다.
그러나, 전술된 회로를 갖는 동박적층판의 기술적 단점을 해결해야 할 필요성이 남아있다. 예를 들어, 구리층의 노출된 표면과 패턴화된 포토레지스트층 사이의 열악한 접착 강도로 인해, 패턴화된 포토레지스트층의 패턴을 하부 구리층으로 전사하는 공정 동안에, 패턴화된 포토레지스트층이 구리층으로부터 이탈되기 쉽다. 따라서, 패턴화된 포토레지스트층의 패턴은 완전하고 정확하게 하부 구리층으로 전사되지 않을 수 있다. 그 결과, 원치 않은 회로 레이아웃 및 부적격의 선 너비/선 간격을 갖는 패턴화된 구리층이 얻어질 수 있다.
따라서, 전술된 결점 없이, 개선된 캐리어가 있는 동박 및 개선된 동박적층판에 대한 필요성이 남아있다.
이를 고려하여, 본 개시는 종래 기술의 단점을 해결할 수 있는 개선된 캐리어를 갖는 동박 및 이의 동박적층판을 제공한다.
본 개시의 일 구현예에 따르면, 캐리어가 있는 동박이 제공된다. 상기 캐리어가 있는 동박은 캐리어층 및 캐리어 호일 상에 배치된 초박형 구리층을 포함하고, 여기서 초박형 구리층은 캐리어 호일을 향하는 방출면을 포함한다. 캐리어층이 초박형 구리층으로부터 박리될 때, 방출면의 물질 부피(Vm)는 0.09 내지 0.27μm3/μm2의 범위이고, 방출면의 니켈 잔여물의 양은 60μg/dm2 미만이다.
본 개시의 다른 구현예에 따르면, 동박적층판이 제공된다. 동박적층판은 보드 및 보드의 하나 이상의 표면 상에 배치된 초박형 구리층을 포함하고, 여기서 초박형 구리층은 보드의 표면으로부터 이격된 방출면을 포함하며, 상기 방출면의 물질 부피는 0.09 내지 0.27μm3/μm2이고, 방출면의 니켈 잔여물의 양은 60μg/dm2 미만이다.
상기 구현예들에 따르면, 초박형 구리층의 방출면의 물질 부피는 0.09 내지 0.27μm3/μm2의 범위이고, 방출면 상의 니켈 잔여물은 60μg/dm2 미만이다. 초박형 구리층의 방출면 상에 패턴화된 포토레지스트층이 순차적으로 형성되면, 방출면과 패턴화된 포토레지스트층 사이의 접착 강도가 충분히 높을 수 있다. 초박형 구리층의 방출면과 패턴화된 포토레지스트층 사이의 접착 강도를 향상시킴으로써, 패턴화된 포토레지스트층의 패턴을 하부 구리층으로 전사하는 공정 동안에, 초박형 구리층의 표면으로부터 쉽게 박리되지 않을 수 있다. 그 결과, 패턴화된 포토레지스트층의 패턴이 하부 초박형 구리층으로 완전하고 정확하게 전사될 수 있으며, 원하는 회로 레이아웃 및 미세한 선 너비/선 간격을 갖는 패턴화된 초박형 구리층을 얻을 수 있다.
본 발명의 이러한 목적과 다른 목적은 다양한 도면 및 그림에서 설명된 바람직한 구현예인 다음의 상세한 설명을 읽은 다음, 당업자에게 명백해질 것이다.
본 개시는 첨부 도면을 참조하여 이하의 예시적인 구현예의 설명으로부터 보다 잘 이해될 것이다.
도 1은 본 개시의 일 구현예에 따른 캐리어가 있는 동박의 개략적인 단면도이다.
도 2는 본 개시의 일 구현예에 따른 동박적층판의 개략적인 단면도이다.
도 3은 본 개시의 일 구현예에 따른 초박형 구리층의 표면 높이와 초박형 구리층의 물질비와의 관계를 나타내는 도면이다.
도 4는 본 개시의 일 구현예에 따른 캐리어층의 일면 상에 형성된 방출면 및 이동 방지층(anti-migration layer)이 있는 구조의 개략적인 단면도이다.
도 5는 본 개시의 일 구현예에 따른 캐리어층의 일면 상에 형성된 전착된 구리층(electrodeposited copper layer) 및 러프닝층(roughening layer)이 있는 구조의 개략적인 단면도이다.
도 6은 본 개시의 일 구현예에 따른 초박형 구리층의 일면 상에 형성된 패턴화된 포토레지스트층이 있는 구조의 개략적인 단면도이다.
도 7은 본 개시의 일 구현예에 따른 패턴화된 초박형 구리층이 있는 구조의 개략적인 단면도이다.
도 8은 본 개시의 일 구현예에 따른 패턴화된 포토레지스트층의 제거 후의 구조의 개략적인 단면도이다.
본 개시는 다양한 변형 및 대안적인 형태에 영향을 받기 쉽다. 일부 대표적인 구현예가 도면에 예로서 도시되어 있으며, 본원에서 상세하게 설명 될 것이다. 그러나, 본 발명은 개시되는 특정 형태로 제한되지 않는다는 것을 이해해야 한다. 오히려, 본 개시는 첨부되는 청구 범위에 의해 정의된 바와 같이, 본 발명의 사상 및 범위 내에 속하는 모든 변형, 균등물 및 대안을 포괄하는 것이다.
도 1은 본 개시의 일 구현예에 따른 캐리어가 있는 동박의 개략적인 단면도이다.
도 2는 본 개시의 일 구현예에 따른 동박적층판의 개략적인 단면도이다.
도 3은 본 개시의 일 구현예에 따른 초박형 구리층의 표면 높이와 초박형 구리층의 물질비와의 관계를 나타내는 도면이다.
도 4는 본 개시의 일 구현예에 따른 캐리어층의 일면 상에 형성된 방출면 및 이동 방지층(anti-migration layer)이 있는 구조의 개략적인 단면도이다.
도 5는 본 개시의 일 구현예에 따른 캐리어층의 일면 상에 형성된 전착된 구리층(electrodeposited copper layer) 및 러프닝층(roughening layer)이 있는 구조의 개략적인 단면도이다.
도 6은 본 개시의 일 구현예에 따른 초박형 구리층의 일면 상에 형성된 패턴화된 포토레지스트층이 있는 구조의 개략적인 단면도이다.
도 7은 본 개시의 일 구현예에 따른 패턴화된 초박형 구리층이 있는 구조의 개략적인 단면도이다.
도 8은 본 개시의 일 구현예에 따른 패턴화된 포토레지스트층의 제거 후의 구조의 개략적인 단면도이다.
본 개시는 다양한 변형 및 대안적인 형태에 영향을 받기 쉽다. 일부 대표적인 구현예가 도면에 예로서 도시되어 있으며, 본원에서 상세하게 설명 될 것이다. 그러나, 본 발명은 개시되는 특정 형태로 제한되지 않는다는 것을 이해해야 한다. 오히려, 본 개시는 첨부되는 청구 범위에 의해 정의된 바와 같이, 본 발명의 사상 및 범위 내에 속하는 모든 변형, 균등물 및 대안을 포괄하는 것이다.
당업자에게 본 개시의 보다 나은 이해를 제공하기 위해, 달성되는 내용 및 효과를 구체화하는 넘버링된 요소를 사용한 첨부 도면을 참조하여, 본 개시의 몇 가지 예시적인 구현예가 다음과 같이 상세하게 설명될 것이다. 첨부 도면은 구현예의 추가의 이해를 제공하기 위해 포함되며, 본 명세서에 통합되어 본 명세서의 일부를 구성한다. 이들 구현예는 당업자가 본 발명을 실시할 수 있도록 충분히 상세하게 설명된다. 다른 구현예들이 이용될 수 있으며, 본 개시의 사상 및 범위를 벗어나지 않고 구조적, 논리적 및 전기적 변형이 이루어질 수 있다.
본 개시에서 "~상(on)", "~위에(above)" 및 "~위로(over)"의 의미는 "상(on)"이 무언가 "직접적으로 ~상"을 의미할 뿐만 아니라 중간적 특징 또는 그 이에 층이 있는 무언가 ~상"의 의미를 포함하고, "~위에" 또는 "~위로"는 무언가의 "위에" 또는 "위로"의 의미뿐만 아니라, 중간적 특징 또는 그 사이에 층이 없는 무언가 "위에" 또는 "위로"(즉, 무언가 상에 직접적으로)의 의미를 포함하도록 가장 넓은 방식으로 해석되어야 한다는 것을 쉽게 이해해야 한다.
적어도, 각각의 수치적인 파라미터는 보고된 유효 자릿수의 관점에서 해석되어야 하고, 통상적인 반올림법을 적용하여 해석되어야 한다. 본원에 표현되는 범위는 하나의 종점에서 다른 종점으로 또는 두 종점 사이로 표현될 수 있다. 달리 명시되지 않는 한, 본원에 개시된 모든 범위는 종점을 포함한다.
이하에서 설명되는 다른 구현예들에서의 기술적 특징들은 본 개시의 사상 및 범위를 벗어나지 않고 다른 구현예를 구성하기 위해 서로 대체, 재조합 또는 조합될 수 있음을 유의해야 한다.
도 1은 본 개시의 일 구현예에 따른 캐리어가 있는 동박의 개략적인 단면도이다. 도 1을 참조하면, 도 1에서 도시된 바와 같이, 캐리어(100)가 있는 동박은 적어도 캐리어층(102) 및 초박형 구리층(104)을 포함한다. 초박형 구리층(104)은 캐리어층(102)의 일면 상에 배치되고, 방출층(106) 및 이동 방지층(108)은 캐리어층(102)과 초박형 구리층(104) 사이에 배치될 수 있다. 초박형 구리층(104)은 전착된 구리층(110), 러프닝층(112), 배리어층(114), 및 커플링층(116)은 순차적으로 적층된다. 본 개시에서, "초박형 구리층"이란 용어는 "두께가 5μm 이하인 구리 함유 복합층"으로, 예컨대 두께가 0.2μm 내지 3.5μm인 구리 함유 복합층을 지칭할 수 있다.
캐리어층(102)은 전해 증착(전기분해, 전착 또는 전기도금이라고도 칭함)을 통해 형성된 금속층일 수 있다. 캐리어층(102)의 조성은 구리, 알루미늄, 철, 니켈 또는 이들의 합금을 포함할 수 있지만, 이에 제한되지 않는다. 캐리어층(102)은 증착면(102A) 및 증착면(102A)에 대향하는 드럼면(102B)을 가질 수 있고, 증착면(102A)의, JIS B 0601-1994에 따라 정의된, 10점 평균 거칠기(Rz)는 드럼면(102B)의 것 보다 높을 수 있다. 캐리어층(102)의 두께는 초박형 구리층(104)을 지지할 수 있고, 충분한 기계적 강도를 제공할 수 있는 한 제한되지 않는다. 예를 들어, 캐리어층(102)의 두께는 18μm 내지 35μm의 범위일 수 있다.
방출층(106) 및 이동 방지층(108)은 캐리어층(102)의 증착면(102A) 또는 드럼면(102B) 상에 순차적으로 배치될 수 있다. 상기 방출층(106)은 접착 촉진층일 수 있는데, 이는 캐리어층(102)과 초박형 구리층(104) 사이의 접착 강도를 알맞게 조정하는데 사용된다. 방출층(106)을 사용함으로써, 캐리어층(102)이 초박형 구리층(104)에 접착될 수 있지만, 방출층(106)은 후속 공정에서 초박형 구리층(104)로부터 캐리어층(102)이 어렵게 박리되는 것을 야기하지 않을 수 있다. 예를 들어, 방출층(106)의 조성은 헤테로 방향족 화합물, 예컨대 1,2,3-벤조트리아졸, 카르복시벤조트리아졸(CBTA), N',N'-비스(벤조트리아졸메틸)우레아, 1H-1,2,4-트리아졸, 또는 3-아미노-1H-1,2,4-트리아졸을 포함할 수 있지만, 이에 제한되지 않는다. 또한, 이동 방지층(108)과 전착된 구리층(110)은 서로 다른 조성을 가질 수 있다. 예를 들어, 이동 방지층(108)은 니켈 함유층일 수 있으며, 이의 조성은 순수 니켈, 니켈 함유 무기 도펀트, 또는 니켈 함유 합금일 수 있으나, 이에 제한되지 않는다. 니켈과 합금될 수 있는 일부 금속은 코발트, 텅스텐, 몰리브덴, 아연, 주석, 크롬 또는 철일 수 있지만, 이에 제한되지 않는다. 일부 구현예에 따르면, 이동 방지층(108)은 선택적으로 생략될 수 있음을 유의해야 한다.
캐리어층(102) 상에 초박형 구리층(104)의 전착된 구리층(110), 러프닝층(112), 배리어층(114) 및 커플링층(116)이 순차적으로 배치된다. 방출층(106) 및 이동 방지층(108) 모두 캐리어층(102) 및 초박형 구리층(104) 사이에 배치될 수 있다. 전착된 구리층(110)은 전착 공정에 의해 캐리어층(102) 상에 형성된 구리층이고, 이의 두께는 대개 5μm 이하이다. 러프닝층(112)은 단일층 또는 다중 구리층일 수 있으며, 이는 결절을 포함할 수 있다. 러프닝층(112)의 목적은 초박형 구리층(104)의 표면 거칠기를 증가시키는 것이다. 배리어층(114)은 금속층 또는 금속 합금층일 수 있다. 상술된 금속층의 조성은 니켈, 아연, 크롬, 코발트, 몰리브덴, 철, 주석, 또는 바나듐, 예컨대 니켈층, 니켈-아연 합금층, 아연층, 아연-주석 합금층 또는 크롬층일 수 있지만, 이에 제한되지 않는다. 또한, 금속층 및 금속 합금층은 단일층 또는 다중층 구조를 가질 수 있는데, 예컨대 아연 및/또는 니켈을 함유하는 단일층이다. 금속층이 다중층 구조인 경우, 서브층의 적층 순서는 특정 제한 없이 서로 다른 요구 사항에 따라 변경될 수 있다. 예를 들어, 아연 함유층이 니켈 함유층 상에 적층될 수 있거나, 니켈 함유층이 아연 함유층 상에 적층될 수 있다. 커플링층(116)은 실란으로 구성될 수 있으며, 이는 3-아미노프로필트리에톡시실란(APTES), N-(2-아미노에틸)-3-아미노프로필트리메톡시실란,(3-글리시딜옥시프로필)트리에톡시실란,(8-글리시딜옥시옥틸)트리메톡시실란, 메타크릴로일 프로필트리에톡시실란, 메타크릴로일 옥틸트리메톡시실란, 메타크릴로일 프로필트리메톡시실란,(3-메르캅토프로필)트리메톡시실란,(3-글리시딜옥시프로필)트리메톡시실란일 수 있지만, 이에 제한되지 않는다. 커플링층(116)의 목적은 초박형 구리층(104)과 다른 인접한 물질들(예컨대, 보드) 사이의 접착 강도를 증가시키는 것이다.
또한, 초박형 구리층(104)은 캐리어층(102)을 향하는 방출면(104A) 및 방출면(104A)에 대향하는 적층면(104B)을 갖는다. 달리 명시되지 않는 한, 본원에 개시된 방출면(104A)은 캐리어층(102)이 초박형 구리층(104)으로부터 박리될 때 초박형 구리층(104)의 노출된 표면을 지칭한다. 캐리어층(102)이 초박형 구리층(104)으로부터 박리될 때, 방출면(104A)의 물질 부피(Vm)는 0.09 내지 0.27μm3/μm2의 범위이고, 방출면(104A)상의 니켈 잔여물의 양은 60μg/dm2 보다 크지 않으며, 바람직하게는 25 내지 54μg/dm2의 범위이다. 또한, 적층면(104B)의 10점 평균 거칠기(Rz)는 0.7 내지 1.9μm의 범위에 있다. 적층면(104B)의 물질 부피(Vm) 및 공극 부피(Vv) 및 둘 간의 차에 대해, 적층면(104B)의 물질 부피(Vm)는 0.25 내지 0.37μm3/μm2의 범위이고, 적층면(104B)의 공극 부피(Vv)는 0.28 내지 0.47μm3/μm2의 범위에 있고, 적층면(104B)의 물질 부피(Vm)와 공극 부피(Vv) 간의 차는 0.01 내지 0.14μm3/μm2의 범위에 있다. 본 개시의 일 구현예에 따르면, 커플링층(116)의 바깥면은 초박형 구리층(104)의 적층면(104B)이다.
도 2는 본 개시의 일 구현예에 따른 동박적층판의 개략적인 단면도이다. 동박적층판(200)은 적어도 초박형 구리층(104) 및 보드(118)를 포함하고, 여기서 초박형 구리층(104)의 적층면(104B)은 보드(118)를 향하며 직접 접촉한다. 도 2에 도시된 구조는, 도 1에 도시된 캐리어(100)로 동박을 열-가압함으로써 얻을 수 있다. 캐리어층(102)이 초박형 구리층(104)으로부터 박리될 때, 초박형 구리층(104)의 방출면(104A)이 노출될 수 있다. 노출된 방출면(104A)의 물질 부피(Vm)는 0.09 내지 0.27μm3/μm2의 범위이고, 노출된 방출면(104A)의 니켈 잔여물의 양은 60μg/dm2 보다 크지 않다.
도 3은 본 개시의 일 구현예에 따른 초박형 구리층의 표면 높이와 초박형 구리층의 물질비(material ratio, mr)의 관계를 나타내는 도면이다. 본원에 개시된 물질 부피(Vm) 및 공극 부피(Vv)는 ISO 25178-2 (2012)에 따라 정의되며, 측정 결과는 도 3에 도시되어 있다. 특히, 도 3을 참조하면, 물질 부피(Vm)(304)는 도 3에 도시된 곡선(상한 경계) 및 수평 절단선(하한 경계)으로 둘러싸인 물질의 부피를 적분함으로써 계산된다. 수평 절단선의 z-축 위치는 곡선상의 특정 지점에 해당하는 높이로 설정되며, 여기서 특정 지점의 물질비(mr)는 P2일 수 있다. 따라서, 물질 부피(Vm)(304)는 도 3에 도시된 곡선 및 수평 절단선으로 둘러싸인 면적이고, 여기서 물질비(mr)는 0% 내지 80%(P2)의 범위에 있다. 달리 명시되지 않는 한, 본원에 개시된 물질 부피(Vm)는 물질비(mr)는 0% 내지 80%의 범위에 있고, 즉 물질 부피(Vm)의 물질비(mr)가 80%에서 설정된, 적분 값을 지칭한다는 것을 유의해야 한다.
공극 부피(Vv)(302)는 도 3에 도시된 곡선(하한 경계) 및 수평 절단선(상한 경계)으로 둘러싸인 공극의 부피를 적분함으로써 계산된다. 수평 절단선의 z-축 위치는 곡선상의 특정 지점에 해당하는 높이로 설정되며, 여기서 특정 지점의 물질비(mr)는 P1일 수 있다. 따라서, 공극 부피(Vv)(302)는 도 1에 도시된 곡선 및 수평 절단선으로 둘러싸인 면적이고, 여기서 물질비(mr)는 10%(P1) 내지 100%의 범위에 있다. 달리 명시되지 않는 한, 본원에 개시된 공극 부피(Vv)는 물질비(mr)가 10% 내지 100%의 범위에 있으며, 즉 공극 부피(Vv)는 10%로 설정된, 적분 값을 지칭한다는 것을 유의해야 한다.
구체적으로, 본 개시의 일부 구현예에 따르면, 초박형 구리층(104)의 방출면(104A)의 물질 부피(Vm)는 0.09 내지 0.27μm3/μm2의 범위이고, 방출면(104A)의 니켈 잔여물의 양은 60μg/dm2보다 크지 않다. 패턴화된 포토레지스트층이 초박형 구리층(104)의 방출면(104A) 상에 순차적으로 형성될 때, 방출면(104A) 및 패턴화된 포토레지스트층은 보다 우수한 접착 강도를 가질 수 있다. 초박형 구리층(104)의 방출면(104A)과 패턴화된 포토레지스트층 사이의 접착 강도를 향상시킴으로써, 패턴화된 포토레지스트층의 패턴이 하부 초박형 구리층(104)으로 전사하는 공정 동안에, 패턴화된 포토레지스트층이 초박형 구리층(104)의 표면으로부터 쉽게 박리되지 않을 수 있다. 그 결과, 패턴화된 포토레지스트층의 패턴이 하부 초박형 구리층(104)으로 완전하고 정확하게 전사될 수 있고, 원하는 회로 레이아웃 및 미세한 선 너비/선 간격을 갖는 패턴화된 초박형 구리층을 얻을 수 있다.
또한, 본 개시의 일부 구현예에 따르면, 초박형 구리층(104)의 적층면(104B)의 10점 평균 거칠기(Rz)는 0.7 내지 1.9μm의 범위이고, 적층면(104B)의 물질 부피(Vm) 및 공극 부피(Vv) 간의 차는 0.01 내지 0.14μm3/μm2의 범위에 있다. 이러한 표면 특성으로 인해, 초박형 구리층(104)과 보드(118) 사이의 박리 강도는 3lb/in보다 높고, 이는 패턴을 전사하는 공정 동안에 패턴화된 초박형 구리층(104)이 보드(118)로부터 박리될 가능성이 훨씬 낮다는 것을 의미한다.
캐리어가 있는 동박, 동박적층판 및 회로가 있는 동박적층판의 제조 방법이 예시로서 더 설명된다.
도 4는 본 개시의 일 구현예에 따른 캐리어층의 일면 상에 형성된 방출층 및 이동 방지층이 있는 구조의 개략적인 단면도이다. 도 4를 참조하면, 전착 공정에 의해 금속 캐소드 드럼의 표면 상에 캐리어층(102), 예컨대 구리 함유 캐리어층이 형성될 수 있다. 금속 캐소드 드럼으로부터 이격된 캐리어층(102)의 일면은 증착면(102A)으로 간주될 수 있으며, 금속 캐소드 드럼을 향하는 캐리어층(102)의 다른면은 드럼면(102B)으로 간주될 수 있다. 그런 다음, 방출층(106) 및 이동 방지층(108)이 캐리어층(102)의 드럼면(102B) 상에 순차적으로 배치된다. 특히, 침지 공정에 의해 방출층(106)이 캐리어층(102) 상에 배치될 수 있고, 전착 공정에 의해 이동 방지층(108)이 방출층(106) 상에 배치될 수 있다.
도 5는 본 개시의 일 구현예에 따른 캐리어층의 일면 상에 형성된 전착된 구리층 및 러프닝층이 있는 구조의 개략적인 단면도이다. 이동 방지층(108)의 형성 후, 이동 방지층(108)의 표면 상에 전착된 구리층(110), 러프닝층(112) 및 배리어층(114)을 포함하는 초박형 구리층(104)이 형성될 수 있다. 이 제조 단계에서, 전착 공정을 수행함으로써, 초박형 구리층(104)의 전착된 구리층(110), 러프닝층(112) 및 배리어층(114)이 이동 방지층(108)의 표면 상에 순차적으로 형성될 수 있다. 그 후, 커플링층(116)은 배리어층(114) 상에 코팅되고, 도 1에 도시된 구조를 얻을 수 있다.
그 후, 캐리어(100)가 있는 동박은 보드로 열-가압될 수 있으며, 동박(100)의 캐리어층(102)은 초박형 구리층(104)으로부터 박리되어 초박형 구리층(104)의 방출면(104A)을 노출시킬 수 있다. 그 결과, 도 2에 도시된 동박적층판(200)과 유사한 구조를 얻을 수 있다. 캐리어층(102)이 초박형 구리층(104)으로부터 박리될 때, 이동 방지층(108)의 일부, 예컨대 니켈 잔여물은 초박형 구리층의 방출면(104A) 상에 남아있을 수 있음을 유의해야 한다. 남아있는 니켈 잔여물은 초박형 구리층(104)의 방출면(104A)의 일부로 간주될 수 있다. 또한, 방출층(106) 및 이동 방지층(108)의 총 두께는 극심하게 얇기 때문에, 초박형 구리층(104)이 전착 공정에 의해 형성되는 경우, 초박형 구리층(104)의 방출면(104A)의 표면 토포그래피(surface topography)는 캐리어층(102)에 의해 지배된다. 즉, 캐리어층(102)의 표면 토포그래피, 또는 전해질의 조성 또는 캐리어층(102)을 형성하기 위한 전착 조건과 같은 요소들 중 어느 하나가 방출면(104A)의 표면 토포그래피에 영향을 줄 수 있다. 다시 말해서, 원하는 표면 토포그래피를 갖는 캐리어층을 채택하거나, 전해질 용액의 조성을 조정하거나, 전착 공정 조건을 제어함으로써, 방출면(104A)의 표면 토포그래피가 제어될 수 있다.
보드(118)는 베이클라이트 보드(bakelite board), 폴리머 보드, 또는 유리 섬유 보드일 수 있으나, 이에 제한되지 않는다. 폴리머 보드의 경우, 이의 조성은, 예컨대 에폭시 수지, 페놀 수지, 폴리에스테르 수지, 폴리이미드 수지, 아크릴, 포름알데히드 수지, 비스말레이미드 트리아진 수지(BT 수지), 시아네이트 에스테르 수지, 플루오로폴리머, 폴리에테르 설폰, 셀룰로오스 열가소성물질, 폴리카보네이트, 폴리올레핀, 폴리프로필렌, 폴리설파이드, 폴리우레탄, 폴리이미드, 액정 폴리머(LCP), 또는 폴리페닐렌 옥시드(PPO)일 수 있다. 유리 섬유 보드의 경우, 유리 섬유 보드는 부직포 유리 섬유 직물을 상기 폴리머 함유 용액(에폭시 수지 함유 용액)에 침지시켜 형성된 프리프레그(prepreg)일 수 있다.
도 6은 본 개시의 일 구현예에 따른 초박형 구리층의 일면 상에 패턴화된 포토레지스트층이 있는 구조의 개략적인 단면도이다. 도 2에 도시된 동박적층판(200)의 형성 후, 포토레지스트층, 예컨대 건조필름 포토레지스트가 동박적층판(200)의 초박형 구리층(104)의 방출면(104A) 상에 배치될 수 있다. 적절한 포토리소그래피 공정을 수행함으로써, 포토레지스트층이 패턴화되어 패턴화된 포토레지스트층(320)이 될 수 있다. 상기 패턴화된 포토레지스트층(320)은 패턴, 예컨대 회로 패턴을 가질 수 있다.
도 7은 본 개시의 일 구현예에 따른 패턴화된 초박형 구리층을 갖는 구조의 개략적인 단면도이다. 패턴화된 포토레지스트층(320)의 형성 후, 적절한 에칭 공정, 예컨대 습식 에칭 공정이 수행되어 패턴화된 포토레지스트층(320)에 정의된 회로 패턴을 하부 초박형 구리층(104)으로 전사할 수 있다. 에칭 공정이 완료되면, 전도성 선(412)의 패턴 및 간격(414)의 패턴으로 구성된 패턴화된 초박형 구리층(410)을 얻을 수 있다. 본 개시의 일 구현예에 따르면, 초박형 구리층(104)의 방출면(104A)과 패턴화된 포토레지스트층 사이의 접착 강도가 충분히 높기 때문에, 패턴화된 포토레지스트층(320)의 패턴을 하부 초박형 구리층(104)으로 전사하는 공정 동안에, 패턴화된 포토레지스트층(320)은 초박형 구리층(104)의 표면으로부터 쉽게 박리되지 않을 수 있다. 그 결과, 패턴화된 포토레지스트층(320)의 패턴을 하부 초박형 구리층(104)으로 완전하고 정확하게 전사할 수 있으며, 원하는 회로 레이아웃 및 선 너비/선 간격을 갖는 패턴화된 초박형 구리층(410) 및 상응하는 동박적층판(400)을 얻을 수 있다. 따라서, 상기 개시된 제조 공정이 완료되면, 동박적층판(400)을 얻을 수 있다.
도 8은 본 개시의 일 구현예에 따른 패턴화된 포토레지스트층의 제거 후의 구조의 개략적인 단면도이다. 도 7에 도시된 동박적층판(400)의 형성 후, 패턴화된 포토레지스트층(320)이 제거되어 초박형 구리층(104)의 방출면(104A)을 노출시킨다. 본 개시의 일 구현예에 따르면, 초박형 구리층(104)과 보드(118) 사이의 박리 강도가 3lb/in보다 높기 때문에, 패턴화된 포토레지스트층(320)을 제거하는 공정 동안, 패턴화된 초박형 구리층(410)이 보드(118)로부터 쉽게 박리되지 않을 수 있다. 다시 말해, 소정의 레이아웃을 벗어나지 않으면서 원하는 패턴을 갖는 초박형 구리층(410)의 전도성 선(412) 및 간격(414)이 보드(118) 상에 제조될 수 있다.
당업자가 본 개시 내용을 구현할 수 있게 하기 위해, 캐리어가 있는 동박 및 동박적층판에 대한 특정 실시예들이 하기에 더 상세하게 설명된다. 그러나, 하기 실시예는 단지 예시를 위한 것이며, 본 개시를 제한하는 것으로 해석되어서는 안된다는 점에 유의해야 한다. 즉, 각 실시예에서의 물질, 물질의 양 및 비율, 및 공정 흐름은, 이들 변형이 첨부된 청구 범위에 의해 정의된 바와 같이, 본 발명의 사상 및 범위 내에 있는 한, 적절하게 수정될 수 있다.
특히, 하기 실시예 및 비교예에 따르면, 캐리어가 있는 동박 및 동박적층판의 제조 공정, 캐리어가 있는 동박의 표면 거칠기(Rz, Vv, Vm), 포토레지스트층과 동박적층판 사이의 접착 강도, 및 초박형 구리층과 하부 보드 사이의 박리 강도가 개시되고, 파라미터 및 시험 결과는 하기 표 1 및 표 2에 기재되어 있다.
실시예
실시예 1
〈i. 캐리어층의 제조〉
구리 와이어를 황산 수용액(50wt%)중에 용해시켜 320g/L의 황산구리(CuSO4·5H2O) 및 110g/L의 황산을 함유한 황산구리 전해질 용액을 제조하였다. 황산구리 전해액의 1 리터당, 5.5mg의 저-분자량 겔(SV, Nippi, Inc. 제조), 3mg의 소듐 3-메르캅토프로판 설포네이트(MPS, Hopax Chemicals Manufacturing Company Ltd. 제조), 25mg의 염산(RCI Labscan Ltd.제조)을 첨가하였다.
그 후, 50℃의 액체 온도 및 50A/dm2의 전류 밀도에서, 두께가 18μm인 전착(또는 '전기도금'이라 칭함)된 동박을 제조하였다. 동박을 제조하기 위한 전형적인 장치는 금속 캐소드 드럼 및 불용성 금속 애노드를 포함하고, 상기 금속 캐소드 드럼은 회전 가능하고 미러 폴리싱된 표면을 갖는다. JIS G 0552에 따르면, 미러 폴리싱된 표면의 입자 크기 수(grain size number)는 7이다. 불용성 금속 애노드는 대략 금속 캐소드 드럼의 하반부(lower half)에 배치되고 금속 캐소드 드럼을 감쌌다. 캐소드 드럼과 애노드 사이에 구리 전해액을 유동시키고, 이들 사이에 전류를 인가하여 캐소드 드럼 상에 구리를 전착하고, 캐소드 드럼으로부터 전착된 동박을 이탈함으로써, 장치로 동박을 계속 제조하였다. 전착된 동박을 다음 공정에 캐리어층으로서 사용할 수 있다.
〈ii. 방출층의 제조〉
30℃의 온도에서 30초 동안, 두께가 18μm인 전착된 동박('캐리어층'이라고도 칭함)을 1000 ppm 카르복시벤조트리아졸(CBTA) 용액으로 침지시켰다. 그 결과, 캐리어층 상에 방출층을 형성하였다.
〈iii. 이동 방지층의 제조>
300g/L의 황산 니켈(NiSO4·7H2O) 및 40g/L의 붕산(H3BO3)을 함유하는 전해액을 사용하여, 50℃의 온도에서 4A/dm2의 전류 밀도로 1초 동안, 캐리어층의 드럼면 상의 방출면 상에 이동 방지층을 선택적으로 배치하였다. 실시예 1의 경우, 캐리어층 상에 배치된 이동 방지층이 없었다.
〈iv. 전착된 구리층의 제조〉
구리 와이어를 50wt%의 황산 수용액 중에 용해시켜 320g/L의 황산구리(CuSO4·5H2O) 및 110g/L의 황산을 함유하는 황산구리 전해액을 제조하였다. 상기 황산구리 전해액 1 리터당, 5.5mg의 저-분자량 겔(SV, Nippi, Inc. 제조), 3mg의 소듐 3-메르캅토프로판 설포네이트(MPS, Hopax Chemicals Manufacturing Company Ltd. 제조) ), 25mg의 염산(RCI Labscan Ltd. 제조), 9.5mg의 PEI(폴리에틸렌이민, 선형, Mn=5000, Sigma-Aldrich Company에서 시판) 및 6.8mg의 사카린(1,1-디옥소-1,2-벤조티아졸-3-온, Sigma-Aldrich Company에서 시판)을 첨가하였다.
구리 함유 전해액의 제조 후, 전착 공정에 의해 전착된 구리층을 제조한다. 전착 동안, 전해액을 50℃의 온도에서 유지하였고, 전류 밀도를 20A/dm2에서 유지하였다. 도금 시간은 45 초였다. 그 결과, 캐리어층의 드럼면의 이동 방지층 상에 두께가 3μm인 전착된 구리층을 첨가하였다.
〈v. 러프닝층(Roughening Layer)의 제조〉
95g/L의 황산구리(CuSO4·5H2O), 115g/L의 황산, 및 3.5 ppm의 염화이온을 함유하는 황산구리 전해액을 사용하여, 러프닝층(예컨대, 구리 결절)을 전착된 구리층 상에, 25℃의 온도에서 10초 동안 50A/dm2의 전류 밀도를 사용하여, 첨가하였다.
또한, 구리 결절의 박리를 방지하기 위한 전착 공정을 사용하여 구리 결절 상에 구리 커버층을 형성하였다. 구리 커버층을 형성하기 위한 전착 공정에서, 황산구리 및 황산의 농도가 각각 320g/L 및 100g/L 인 황산구리 전해액을 사용하였다. 전해액의 온도를 40 ℃에서 유지하였고, 전류 밀도를 15A/dm2에서 10초 동안 유지하였다.
〈vi. 배리어층의 제조〉
180g/L의 황산니켈(NiSO4·7H2O), 3.6g/L의 소듐 하이포포스파이트(NaH2PO2)를 포함하는 황산니켈 전해액(pH=3.5)을 사용하여 전착 공정을 수행함으로써, 20℃의 온도에서 0.2A/dm2의 전류 밀도를 3초 동안 사용하여, 니켈 함유층을 러프닝층 상에 첨가하였다. 니켈 함유층의 형성이 완료되면, 물로 세척을 수행하였다.
그런 다음, pH=3.4 및 50℃의 온도에서 유지된 100g/L의 황산아연을 함유하는 황산아연 전해액을 사용하여 전착 공정을 수행함으로써, 2초 동안 4A/dm2의 전류 밀도를 사용하여, 동박의 2개의 대향면 상에 아연 함유층을 첨가하였다. 아연 함유층의 형성이 완료되면, 물로 세척을 수행하였다.
또한, 35℃의 온도, pH=11.5로 유지된, 5g/L의 크롬산을 함유하는 크롬 산 배쓰를 사용하여 전착 공정을 수행함으로써, 5초 동안 10A/dm2의 전류 밀도를 사용하여 동박의 2개의 대향면 상에 크롬 함유층을 첨가하였다.
〈vii. 커플링층의 제조〉
패시베이션 처리가 완료되면, 동박을 물로 세척하였다. 그 후, 동박 표면을 건조시키지 않고, 동박을 실란 커플링제 처리용 챔버에 넣었다. 이 처리에서, 용액의 농도는 0.25wt% 3-아미노프로필트리에톡시실란(APTES)이고, 용액을 배리어층 상단에 분무하여 배리어층의 표면이 실란 커플링제를 흡수하게 하였다. 실란 커플링제는 구리 캐리어층의 특정면(즉, 러프닝층을 갖는 면) 상에 배치되었고, 실란 커플링제는 커플링층을 구성하였다.
상기 공정을 완료한 후, 실시예 1의 캐리어가 있는 동박을 얻었다. 전착 된 구리층, 러프닝층, 배리어층 및 커플링층은 초박형 구리층으로 불리는 복합층으로 간주되었다. 커플링층의 바깥면은 캐리어가 있는 동박의 적층면으로 간주되었다.
실시예 2-18
실시예 2-18의 제조 공정은 실시예 1의 제조 공정과 실질적으로 동일했다. 실시예 1의 것과 다른 제조 파라미터는 하기 표 1 및 표 2에 제시되어 있다. 특히, 실시예 2-9는 이동 방지층을 제공하지 않지만, 실시예 10-18은 이동 방지층을 제공하였다.
비교예 1-10
비교예 1-10의 제조 공정은 실시예 1의 제조 공정과 실질적으로 동일했다. 실시예 1의 것과 다른 제조 파라미터는 하기 표 1 및 표 2에 제시되어 있다. 특히, 비교예 1-4는 이동 방지층을 제공하지 않지만, 비교예 5-10은 이동 방지층을 제공하였다.
테스트 방법
실시예 및 비교예의 시험편을 하기 테스트 방법에 의해 추가로 테스트 또는 측정하였으며, 그 결과를 하기 표 1 및 표 2에 나타내었다.
〈공극 부피(Vv) 및 물질 부피(Vm)〉
동박 및 초박형 구리층의 표면의 공극 부피(Vv) 및 물질 부피(Vm)를 레이저 현미경의 표면 조직 분석을 사용하여 ISO 25178-2 (2012)에 따라 측정하였다. 상기 레이저 현미경은 Olympus가 제조한 LEXT OLS5000-SAF이고, 광원은 405nm 파장 원이었다. 대물 렌즈는 100 x 확대(MPLAPON-100xLEXT)였다. 광학 줌을 1.0 x로 설정하였다. 이미지 면적을 129 μm x 129 μm로 설정하였다. 해상도를 1024 픽셀 x 1024 픽셀로 설정하였다. 조건을 자동 틸트 제거(auto tilt removal)로 설정하고 필터 설정을 필터링하지 않은 상태로 설정했다. 이미지를 24 ± 3 ℃의 공기 온도 및 63 ± 3 %의 상대 습도에서 제작하였다. 표 1 및 표 2에 열거된 바와 같이, 물질 부피(Vm) 및 공극 부피(Vv)의 값을 각각 80% 및 10%에서 물질비(mr)로 계산하였다. 물질(Vm) 및 공극 부피(Vv)의 단위는μm³/μm²였다.
〈방출면의 물질 부피(Vm)〉
동박의 적층면이 BT 수지를 향하도록 하여, 캐리어가 있는 동박을 BT 수지(GHPL-830NX 타입 A, Mitsubishigas chemical co.)에 적층하였다. 적층 조건은 다음과 같았다: 온도 : 233 ℃, 압력 : 580 psi, 및 가압 시간 : 100 분. 그런 다음, 동박의 캐리어층을 박리하여 초박형 구리층의 일면, 즉 초박형 구리층의 방출면을 노출시켰다. 상기 <공극 부피(Vv) 및 물질 부피(Vm)>에 개시되어 있는 측정을 수행하여 초박형 구리층의 방출면의 물질 부피(Vm)를 측정하였다.
〈방출면의 10점 평균 거칠기(Rz)〉
JIS B 0601-1994에 따르면, 표면 거칠기 측정기(SE 600 시리즈; Kosaka Laboratory Ltd)를 사용하여 동박의 적층면의 10점 평균 거칠기(Rz)를 검출하였다. 측정 조건은 다음과 같았다. 스타일러스 팁(tip of stylus)의 직경은 2μm이며, 팁의 원추각은 90˚였다. 평가 길이는 4.0mm이고, 컷오프 값(λc)이 0.8mm 인 프로파일 필터를 적용했다.
〈방출면 상에 니켈 잔여물의 양〉
캐리어가 있는 동박을 절단하여 150 mm x 150 mm의 시험편을 수득하였고, 2개의 폴리이미드 보호층을 각각 캐리어층 및 초박형 구리층의 바깥면 상에 놓았다(폴리이미드 보호층은 하부 구리를 용해로부터 방지함). 그런 다음, 캐리어층은 초박형 구리층으로부터 박리되어 초박형 구리층의 일면(즉, 초박형 구리층의 방출면)을 노출시킨다. 시험편을 100 mm x 100 mm(면적=1 dm2)의 크기로 더 절단하였다. 그런 다음, 시험편을 디시(dish)에 넣고, 20 ml의 18% HCl 용액 및 3 ml의 30% H2O2 용액을 디시에 첨가하였다. 시험편을 25℃의 용액 온도에서 10 분 동안 침지시켰다. 초박형 구리층의 방출면 상의 니켈이 완전히 용해된 후, 용액을 50 ml 부피 플라스크에 부었다. 디시를 물로 세척하고, 부피 플라스크의 용액이 최종 부피(즉, 50 ml)에 도달할 때까지 부피 플라스크가 세척수를 수집하였다. 유도 결합 플라즈마 원자 방출 분광법(ICP-AES)(iCAP7000; Thermo Co.)에 의해 니켈의 양을 결정하였다.
〈포토레지스트 패턴 접착〉
동박의 적층면이 BT 수지를 향하도록 하여, 캐리어가 있는 동박을 BT 수지(GHPL-830NX 타입 A, Mitsubishigas chemical co.)에 적층하였다. 적층 조건은 다음과 같았다: 온도 : 233 ℃, 압력 : 580 psi, 및 가압 시간 : 100 분. 그런 다음, 캐리어층을 전착된 구리층으로부터 박리하여 초박형 구리층의 방출면을 노출시켰다. 그 후, 초박형 구리층의 노출된 방출면을 포토레지스트 건조필름(FF-9030A, Chang Chun plastics co.)으로 적층하여 적층을 형성하였으며, 적층 조건은 65 ℃, 3.0 kg/cm2, 및 3초였다.
포토레지스트 건조필름으로 적층한 후, 적층을 실온에서 15 분 동안 냉각시켰다. 그런 다음, 적층의 표면 상에 포토마스크(L/S = 1/1, 직선 패턴, 너비가 20 내지 50μm)를 커버하고, ORC EXM-1201F 노출 기계로 적층을 mJ/cm2 의 에너지 하에서 15 분간 노출시켰다. 노출 공정이 완료되면, 포토레지스트 건조필름의 일부가 경화되었다.
노출 후, 노출 적층을 실온에서 15 분 동안 냉각시켰다. 다음, 경화되지 않은 건조필름을 건조필름 상에 현상액을 분무함으로써 세척하여 선 패턴을 현상하였다. 세척 조건은 29 ℃, 1.0 wt% Na2CO3이고, 분무 압력은 1.2 kg/cm2였다.
그런 다음, 상기 샘플을 에칭 용액으로 에칭하여 패턴화된 건조필름에 나타난 패턴을 하부 전착된 구리층으로 전사시켰다. 에칭 용액은 36wt% HCl 용액, 40wt% FeCl3 용액 및 정제수(HCl 용액, FeCl3 용액 및 정제수의 부피비는 1:1:1 임)를 혼합하여 제조하였다. 에칭 공정이 완료되면, 패턴화된 초박형 구리층을 제조하였다.
다양한 포토마스크를 사용하여 다양한 패턴을 갖는 패턴화된 초박형 구리층(예를 들어, 특정 너비를 갖는 선 패턴)을 얻을 수 있다. 예를 들어, 샘플 세트는 5μm 간격으로 제조되었으며(예 : 첫 번째 세트의 경우 20μm, 두 번째 세트의 경우 25μm, 세 번째 세트의 경우 30μm 등), 각 세트는 같은 선 너비를 갖는 5개의 샘플을 포함하였다.
전착된 구리층의 에칭 공정이 완료되면, 각 세트의 경화된 건조필름을 관찰하여 동일한 세트의 5개의 샘플의 경화된 건조필름이 에칭된, 전착된 구리층으로부터 분리되었는지를 확인하였다. 관찰을 이용하여, 경화된 포토레지스트 건조필름과 전착된 구리층 사이의 접착 강도를 평가하였다. 포토레지스트 패턴 접착의 기준은 다음과 같다:
등급 A: 등급 A : 선 너비 ≤ 30μm인 세트가 시험을 통과한다(특정 세트의 5개의 샘플 모두 경화된 건조필름이 에칭된 구리층에서 분리되지 않음).
등급 B: 너비 ≤ 30μm 인 하나의 세트는 시험을 통과하지 못한다(특정 세트의 5개의 샘플 중 경화된 건조필름의 일부가 에칭된 구리층에서 분리됨). 너비 > 30μm인 다른 세트는 시험을 통과한다(특정 세트의 5개의 샘플의 경화된 건조필름 모두 에칭된 구리층으로부터 분리되지 않음).
<박리 강도>
동박의 적층면이 BT 수지를 향한 상태로 캐리어가 있는 동박을 BT 수지(GHPL-830NX 타입 A, Mitsubishigas chemical co.)에 적층함으로써 동박적층판을 얻었다. 적층 조건은 다음과 같았다: 온도 : 233 ℃, 압력 : 580 psi, 및 가압 시간 : 100 분.
그런 다음, 캐리어층은 초박형 구리층으로부터 박리되어 초박형 구리층의 일면(즉, 초박형 구리층의 방출면)을 노출시켰다. 그 후, 초박형 구리층의 방출면 상에 두께 32μm인 추가 구리층을 전착하여 추가 구리층 및 하부 초박형 구리층의 총 두께가 35μm에 도달하였다.
마지막으로, 범용 시험기를 사용하여 BT 수지로부터 35μm 구리층(추가 구리층 및 하부 초박형 구리층을 포함)을 동시에 박리하고 나서, 박리 강도를 분석하였다.
[표 1]
[표 1-계속]
[표 2]
[표 2 - 계속]
실시예 1-18에 따르면, 초박형 구리층의 방출면의 물질 부피(Vm)는 0.09 내지 0.27μm3/μm2의 범위이고, 방출면 상에 니켈 잔여물은 60μg/dm2 미만이었다. 이어서, 초박형 구리층의 방출면에 패턴화된 포토레지스트층이 형성되면, 방출면과 패턴화된 포토레지스트층 사이의 박리 강도는 등급 A에 도달할 수 있으며, 이는 비교예 1-10의 등급 B보다 우수하였다. 초박형 구리층의 방출면과 패턴화된 포토레지스트층 사이의 박리 강도를 개선함으로써, 패턴화된 포토레지스트층은, 패턴화된 포토레지스트층의 패턴을 하부 구리층으로 전사하는 공정 동안에, 초박형 구리층의 표면으로부터 박리될 가능성이 적었다. 그 결과, 패턴화된 포토레지스트층의 패턴이 하부 초박형 구리층으로 완전하고 정확하게 전사될 수 있었고, 원하는 회로 레이아웃 및 선 너비/선 간격을 갖는 패턴화된 초박형 구리층을 얻을 수 있었다.
또한, 실시예 1-7 및 10-16에 따르면, 초박형 구리층의 적층면의 10점 평균 거칠기(Rz)가 0.7 내지 1.9μm의 범위에 있으면, 적층면의 물질 부피(Vm) 및 공극 부피(Vv)가 0.01 내지 0.14μm3/μm2의 범위에 있고, 초박형 구리층과 BT 수지 보드 사이의 박리 강도가 3lb/in보다 크며, 이는 비교예 2 및 6의 박리 강도(즉, 2.1lb/in)보다 크다. 따라서, 높은 박리 강도는 패턴화된 초박형 구리층이 수지 보드로부터 박리될 가능성이 훨씬 적다는 것을 의미한다.
당업자는 본 발명의 교시를 유지하면서 장치 및 방법의 수 많은 수정 및 변경이 이루어질 수 있음을 쉽게 알 수 있을 것이다. 따라서, 상기 개시 내용은 첨부된 청구 범위의 범위 및 경계에 의해서만 제한되는 것으로 해석되어야 한다.
Claims (10)
- 캐리어가 있는 동박으로서,
캐리어층, 및
상기 캐리어층 상에 배치된 초박형 구리층을 포함하고, 상기 초박형 구리층은 캐리어층을 향하는 방출면을 포함하며,
상기 캐리어층이 상기 초박형 구리층으로부터 박리된 후, 상기 방출면의 물질 부피(material volume, Vm)는 0.09 내지 0.27μm3/μm2의 범위이고, 상기 방출면의 니켈 잔여물의 양은 60μg/dm2 미만이며,
상기 방출면의 물질 부피(Vm)는 0% 내지 80%의 범위에서 물질비(material ratio, mr)로 계산되는 값인, 캐리어가 있는 동박. - 제1항에 있어서,
상기 초박형 구리층은
상기 방출면에 대향하는 적층면을 더 포함하고,
상기 적층면의 10점 평균 거칠기(Rz)가 0.7 내지 1.9μm이며,
상기 적층면의 물질 부피(Vm) 및 공극 부피(void volume, Vv) 간의 차는 0.01 내지 0.14μm3/μm2이고,
상기 적층면의 물질 부피(Vm)는 0% 내지 80%의 범위에서 물질비(mr)로 계산되는 값이고, 상기 적층면의 공극 부피(Vv)는 10% 내지 100%의 범위에서 물질비(material ratio, mr)로 계산되는 값인, 캐리어가 있는 동박. - 제2항에 있어서,
상기 적층면의 공극 부피(Vv)가 0.28 내지 0.47μm3/μm2의 범위인, 캐리어가 있는 동박. - 제2항에 있어서,
상기 적층면의 물질 부피(Vm)가 0.25 내지 0.37μm3/μm2의 범위인, 캐리어가 있는 동박. - 제2항에 있어서,
상기 초박형 구리층은,
순차적으로 배치되는 러프닝층(roughening layer), 배리어층(barrier layer), 및 커플링층(coupling layer)을 더 포함하고,
상기 커플링층의 바깥면은 상기 적층면이며, 상기 적층면의 10점 평균 거칠기(Rz)는 상기 방출면의 10점 평균 거칠기(Rz)보다 큰, 캐리어가 있는 동박. - 제1항에 있어서,
상기 캐리어층 및 상기 초박형 구리층 사이에 배치된 이동 방지층(anti-migration layer)을 더 포함하고,
상기 이동 방지층의 조성은 상기 초박형 구리층의 조성과 다른, 캐리어가 있는 동박. - 제6항에 있어서,
상기 이동 방지층의 조성은 니켈을 포함하는, 캐리어가 있는 동박. - 제7항에 있어서,
상기 캐리어층이 상기 초박형 구리층으로부터 박리된 후, 상기 방출면의 니켈 잔여물의 양이 25 내지 54μg/dm2의 범위인, 캐리어가 있는 동박. - 제1항에 있어서,
상기 캐리어층과 상기 초박형 구리층 사이에 배치된 박리층(peeling layer)을 더 포함하고,
상기 박리층의 조성은 헤테로 방향족 화합물을 포함하는, 캐리어가 있는 동박. - 동박적층판(copper-clad laminate)으로서
보드(board), 및
상기 보드의 하나 이상의 표면 상에 배치된 초박형 구리층을 포함하며, 상기 초박형 구리층이 보드의 하나 이상의 표면으로부터 이격된 방출면을 포함하고, 상기 방출면의 물질 부피(Vm)가 0.09 내지 0.27μm3/μm2의 범위이며, 상기 방출면의 니켈 잔여물의 양은 60μg/dm2 미만이고,
상기 방출면의 물질 부피(Vm)는 0% 내지 80%의 범위에서 물질비(mr)로 계산되는 값인, 동박적층판.
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201962800263P | 2019-02-01 | 2019-02-01 | |
US62/800,263 | 2019-02-01 | ||
TW109101285A TWI718843B (zh) | 2019-02-01 | 2020-01-15 | 附載體銅箔及銅箔基板 |
TW109101285 | 2020-01-15 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20200096428A KR20200096428A (ko) | 2020-08-12 |
KR102331091B1 true KR102331091B1 (ko) | 2021-11-25 |
Family
ID=72039149
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020200011008A KR102331091B1 (ko) | 2019-02-01 | 2020-01-30 | 캐리어가 있는 동박 및 동박적층판 |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP6882544B2 (ko) |
KR (1) | KR102331091B1 (ko) |
MY (1) | MY194463A (ko) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI781818B (zh) * | 2021-11-05 | 2022-10-21 | 長春石油化學股份有限公司 | 表面處理銅箔及銅箔基板 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0787270B2 (ja) * | 1992-02-19 | 1995-09-20 | 日鉱グールド・フォイル株式会社 | 印刷回路用銅箔及びその製造方法 |
KR20070017547A (ko) * | 2004-06-03 | 2007-02-12 | 미쓰이 긴조꾸 고교 가부시키가이샤 | 표면 처리 동박 및 그 표면 처리 동박을 이용하여 제조한플렉서블 동박 적층판 및 필름 캐리어 테이프 |
JP6415033B2 (ja) * | 2012-09-11 | 2018-10-31 | Jx金属株式会社 | キャリア付銅箔、銅張積層板の製造方法、及び、プリント配線板の製造方法 |
JP6403969B2 (ja) * | 2013-03-29 | 2018-10-10 | Jx金属株式会社 | キャリア付銅箔、プリント配線板、銅張積層板、電子機器及びプリント配線板の製造方法 |
US10257938B2 (en) * | 2013-07-24 | 2019-04-09 | Jx Nippon Mining & Metals Corporation | Surface-treated copper foil, copper foil with carrier, substrate, resin substrate, printed wiring board, copper clad laminate and method for producing printed wiring board |
JP6782561B2 (ja) * | 2015-07-16 | 2020-11-11 | Jx金属株式会社 | キャリア付銅箔、積層体、積層体の製造方法、プリント配線板の製造方法及び電子機器の製造方法 |
JP6339636B2 (ja) * | 2015-08-06 | 2018-06-06 | Jx金属株式会社 | キャリア付銅箔、積層体、プリント配線板の製造方法及び電子機器の製造方法 |
US10057984B1 (en) * | 2017-02-02 | 2018-08-21 | Chang Chun Petrochemical Co., Ltd. | Composite thin copper foil and carrier |
US10205170B1 (en) * | 2017-12-04 | 2019-02-12 | Chang Chun Petrochemical Co., Ltd. | Copper foil for current collector of lithium secondary battery |
-
2020
- 2020-01-30 JP JP2020014029A patent/JP6882544B2/ja active Active
- 2020-01-30 KR KR1020200011008A patent/KR102331091B1/ko active IP Right Grant
- 2020-01-30 MY MYPI2020000548A patent/MY194463A/en unknown
Also Published As
Publication number | Publication date |
---|---|
JP6882544B2 (ja) | 2021-06-02 |
MY194463A (en) | 2022-11-30 |
JP2020125542A (ja) | 2020-08-20 |
KR20200096428A (ko) | 2020-08-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI718843B (zh) | 附載體銅箔及銅箔基板 | |
KR102338103B1 (ko) | 표면 처리 동박, 캐리어를 구비하는 동박, 그리고 그것들을 사용한 동장 적층판 및 프린트 배선판의 제조 방법 | |
JP6640567B2 (ja) | キャリア付銅箔、積層体、プリント配線板、電子機器の製造方法及びプリント配線板の製造方法 | |
KR101632792B1 (ko) | 표면 처리 동박 및 그것을 사용한 적층판, 프린트 배선판, 전자 기기, 그리고 프린트 배선판의 제조 방법 | |
KR20010075617A (ko) | 캐리어 박 부착 전해 동박(電解銅箔) 및 그 전해 동박을사용한 동 클래드 적층판 | |
JP7374298B2 (ja) | 粗化処理銅箔、銅張積層板及びプリント配線板 | |
KR102426286B1 (ko) | 표면 처리 동박, 수지층 부착 표면 처리 동박, 캐리어 부착 동박, 적층체, 프린트 배선판의 제조 방법 및 전자기기의 제조 방법 | |
TWI532592B (zh) | Surface treatment of copper foil and the use of its laminated board | |
KR101780162B1 (ko) | 캐리어 부착 동박, 적층체, 프린트 배선판, 및, 프린트 배선판의 제조 방법 | |
KR20150126008A (ko) | 캐리어 부착 동박, 그것을 사용한 구리 피복 적층판, 프린트 배선판, 전자 기기 및 프린트 배선판의 제조 방법 | |
KR20190121327A (ko) | 조화 처리 구리박, 캐리어를 구비한 구리박, 동장 적층판 및 프린트 배선판 | |
KR100435298B1 (ko) | 전해동박 | |
TWI489014B (zh) | Surface treatment of copper foil and the use of its laminated board, copper laminated board, printed wiring board, and electronic equipment | |
KR102331091B1 (ko) | 캐리어가 있는 동박 및 동박적층판 | |
KR20210143727A (ko) | 프린트 배선판용 금속박, 캐리어를 구비하는 금속박 및 금속 클래드 적층판, 그리고 그것들을 사용한 프린트 배선판의 제조 방법 | |
WO2024070246A1 (ja) | 表面処理銅箔、銅張積層板及びプリント配線板 | |
JP2016145390A (ja) | キャリア付銅箔、積層体、プリント配線板、及び、プリント配線板の製造方法 | |
WO2024070245A1 (ja) | 表面処理銅箔、銅張積層板及びプリント配線板 | |
JP7324320B2 (ja) | 表面処理銅箔および銅クラッドラミネート | |
WO2024070247A1 (ja) | 表面処理銅箔、銅張積層板及びプリント配線板 | |
JP2017013473A (ja) | キャリア付銅箔、銅張積層板、積層体、プリント配線板、コアレス基板、電子機器及びコアレス基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |