KR102323877B1 - Apparatus for electroplating - Google Patents

Apparatus for electroplating Download PDF

Info

Publication number
KR102323877B1
KR102323877B1 KR1020160124661A KR20160124661A KR102323877B1 KR 102323877 B1 KR102323877 B1 KR 102323877B1 KR 1020160124661 A KR1020160124661 A KR 1020160124661A KR 20160124661 A KR20160124661 A KR 20160124661A KR 102323877 B1 KR102323877 B1 KR 102323877B1
Authority
KR
South Korea
Prior art keywords
substrate
seed layer
high voltage
electroplating
seed
Prior art date
Application number
KR1020160124661A
Other languages
Korean (ko)
Other versions
KR20180035261A (en
Inventor
정우석
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR1020160124661A priority Critical patent/KR102323877B1/en
Priority to US15/695,934 priority patent/US10822712B2/en
Publication of KR20180035261A publication Critical patent/KR20180035261A/en
Application granted granted Critical
Publication of KR102323877B1 publication Critical patent/KR102323877B1/en

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/004—Sealing devices
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/005—Contacting devices
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/007—Current directing devices
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/10—Electrodes, e.g. composition, counter electrode
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/10—Electrodes, e.g. composition, counter electrode
    • C25D17/12—Shape or form
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D21/00—Processes for servicing or operating cells for electrolytic coating
    • C25D21/10—Agitating of electrolytes; Moving of racks
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C25D5/022—Electroplating of selected surface areas using masking means
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/001—Apparatus specially adapted for electrolytic coating of wafers, e.g. semiconductors or solar cells
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/06—Suspending or supporting devices for articles to be coated
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/38—Electroplating: Baths therefor from solutions of copper

Abstract

전기 도금 장치는 기판, 기판의 상면 상에 제공되는 씨드막, 기판의 바닥면 상에 제공되는 고전압부, 고전압부를 밀봉하는 하우징, 씨드막으로부터 기판의 상면에 수직한 방향으로 이격된 양극 구조체, 씨드막과 양극 구조체 사이에 전압 차를 발생시키는 제1 전원; 및 고전압부에 전압을 인가하는 제2 전원을 포함하되, 제1 전원의 +전압 단자는 양극 구조체에 전기적으로 연결되고, -전압 단자는 씨드막에 전기적으로 연결된다.The electroplating apparatus includes a substrate, a seed film provided on an upper surface of the substrate, a high voltage unit provided on a bottom surface of the substrate, a housing sealing the high voltage unit, an anode structure spaced apart from the seed film in a direction perpendicular to the upper surface of the substrate, a seed a first power source for generating a voltage difference between the film and the anode structure; and a second power supply for applying a voltage to the high voltage unit, wherein a + voltage terminal of the first power supply is electrically connected to the positive electrode structure, and a - voltage terminal is electrically connected to the seed layer.

Description

전기 도금 장치{APPARATUS FOR ELECTROPLATING}Electroplating apparatus {APPARATUS FOR ELECTROPLATING}

본 발명은 전기 도금 장치에 관한 것으로, 구체적으로 도금 균일도가 개선된 전기 도금 장치에 관한 것이다.The present invention relates to an electroplating apparatus, and more particularly, to an electroplating apparatus having improved plating uniformity.

투명전극은 단일 물질 TCO(transparent conductive oxide)로는 ITO(indium-tin oxide)가 대표적이다. ITO는 광투과도 85% 이상, 면저항 100 Ω/□ 내외의 값을 가진다. 차세대 터치센서에 이용되는 투명전극은 90% 이상의 광투과도 및 10 Ω/□ 이하의 면저항값을 가질 것이 요구된다. 차세대 투명히터에 이용되는 투명전극은 90% 이상의 광투과도 및 1 Ω/□ 이하의 면저항값을 가질 것이 요구된다. As for the transparent electrode, as a single material TCO (transparent conductive oxide), ITO (indium-tin oxide) is representative. ITO has a light transmittance of 85% or more and a sheet resistance of about 100 Ω/□. The transparent electrode used in the next-generation touch sensor is required to have a light transmittance of 90% or more and a sheet resistance value of 10 Ω/□ or less. The transparent electrode used in the next-generation transparent heater is required to have a light transmittance of 90% or more and a sheet resistance value of 1 Ω/□ or less.

투명전극이 이용되는 분야에서, 금속 메시를 포함하는 투명전극은 광학적/전기적으로 경쟁력 있는 기술이다. 투명전극을 형성하는 방법은 무전해도금, 인쇄기술, Self-patterning, Photo-lithography 등이 있다. In the field where the transparent electrode is used, the transparent electrode including the metal mesh is an optically/electrically competitive technology. Methods for forming the transparent electrode include electroless plating, printing technology, self-patterning, photo-lithography, and the like.

본 발명이 해결하고자 하는 일 과제는 씨드막 내부의 전자 농도를 균일하게 하는 것에 있다. One problem to be solved by the present invention is to uniform the electron concentration inside the seed layer.

본 발명이 해결하고자 하는 일 과제는 씨드 패턴 내부의 전자 농도를 균일하게 하는 것에 있다. One problem to be solved by the present invention is to make the electron concentration inside the seed pattern uniform.

다만, 본 발명이 해결하고자 하는 과제는 상기 개시에 한정되지 않는다. However, the problem to be solved by the present invention is not limited to the above disclosure.

상기 과제를 해결하기 위한 본 발명의 예시적인 실시예들에 따른 전기 도금 장치는 기판; 상기 기판의 상면 상에 제공되는 씨드막; 상기 기판의 바닥면 상에 제공되는 고전압부; 상기 고전압부를 밀봉하는 하우징; 상기 씨드막으로부터 상기 기판의 상기 상면에 수직한 방향으로 이격된 양극 구조체; 상기 씨드막과 상기 양극 구조체 사이에 전압 차를 발생시키는 제1 전원; 및 상기 고전압부에 전압을 인가하는 제2 전원을 포함하되, 상기 제1 전원의 +전압 단자는 상기 양극 구조체에 전기적으로 연결되고, -전압 단자는 상기 씨드막에 전기적으로 연결된다.An electroplating apparatus according to exemplary embodiments of the present invention for solving the above problems includes: a substrate; a seed layer provided on the upper surface of the substrate; a high voltage unit provided on a bottom surface of the substrate; a housing sealing the high voltage unit; an anode structure spaced apart from the seed layer in a direction perpendicular to the upper surface of the substrate; a first power source for generating a voltage difference between the seed layer and the anode structure; and a second power supply for applying a voltage to the high voltage part, wherein a + voltage terminal of the first power supply is electrically connected to the positive electrode structure, and a - voltage terminal is electrically connected to the seed layer.

예시적인 실시예들에 따르면, 상기 제2 전원은 상기 고전압부에 1 킬로볼트(kV) 내지 100 킬로볼트(kV)의 전압을 인가할 수 있다. In example embodiments, the second power may apply a voltage of 1 kilovolt (kV) to 100 kilovolt (kV) to the high voltage unit.

예시적인 실시예들에 따르면, 상기 기판의 상면을 수직하게 바라보는 관점에서, 상기 씨드막은 상기 고전압부와 중첩할 수 있다. In example embodiments, the seed layer may overlap the high voltage part from a viewpoint of vertically looking at the top surface of the substrate.

예시적인 실시예들에 따르면, 상기 기판에 바로 인접한 상기 고전압부의 상면의 넓이는 상기 기판에 바로 인접한 상기 씨드막의 바닥면의 넓이와 같거나 그보다 작을 수 있다. In example embodiments, an area of a top surface of the high voltage unit immediately adjacent to the substrate may be equal to or smaller than an area of a bottom surface of the seed layer immediately adjacent to the substrate.

예시적인 실시예들에 따르면, 상기 고전압부는 상기 기판에 바로 인접한 상면, 상기 상면에 평행한 바닥면 및 상기 상면과 상기 바닥면을 연결하는 테두리면을 포함하고, 상기 하우징은 상기 고전압부의 상기 바닥면 및 상기 테두리면을 덮을 수 있다.In example embodiments, the high voltage part includes a top surface immediately adjacent to the substrate, a bottom surface parallel to the top surface, and an edge surface connecting the top surface and the bottom surface, and the housing includes the bottom surface of the high voltage part. And it may cover the edge surface.

예시적인 실시예들에 따르면, 상기 하우징은 상기 기판을 밀봉할 수 있다.In example embodiments, the housing may seal the substrate.

예시적인 실시예들에 따르면, 상기 기판의 표면 중 일부는 상기 고전압부 및 상기 씨드막에 접하고, 상기 하우징은 상기 기판의 상기 표면의 나머지를 덮을 수 있다.In example embodiments, a portion of the surface of the substrate may be in contact with the high voltage unit and the seed layer, and the housing may cover the remainder of the surface of the substrate.

예시적인 실시예들에 따르면, 상기 씨드막은 상기 기판에 바로 인접한 바닥면, 상기 바닥면에 평행한 상면 및 상기 상면과 상기 바닥면을 연결하는 테두리면을 포함하고, 상기 하우징은 상기 씨드막의 상기 테두리 면 상으로 연장되어, 상기 씨드막의 상기 상면을 노출할 수 있다.In example embodiments, the seed layer includes a bottom surface immediately adjacent to the substrate, a top surface parallel to the bottom surface, and an edge surface connecting the top surface and the bottom surface, and the housing is the edge of the seed layer. It may extend on the surface to expose the upper surface of the seed layer.

예시적인 실시예들에 따르면, 상기 씨드막 상에 제공되는 캡핑 패턴을 더 포함하되, 상기 캡핑 패턴은 서로 마주보는 내측면들을 갖고, 상기 캡핑 패턴의 상기 서로 마주보는 내측면들 사이의 최소 거리는 1 마이크로미터(μm) 내지 20 마이크로미터(μm)일 수 있다. According to example embodiments, the method further includes a capping pattern provided on the seed layer, wherein the capping pattern has inner surfaces facing each other, and a minimum distance between the inner surfaces facing each other of the capping pattern is 1 It may be from micrometers (μm) to 20 micrometers (μm).

예시적인 실시예들에 따르면, 전기 도금 용기; 및 상기 전기 도금 용기 내부를 채우는 전해질을 더 포함하되, 상기 씨드막 및 상기 양극 구조체는 상기 전해질 내에 담길 수 있다. According to exemplary embodiments, an electroplating vessel; and an electrolyte filling the inside of the electroplating vessel, wherein the seed film and the positive electrode structure may be contained in the electrolyte.

예시적인 실시예들에 따르면, 상기 전기 도금 용기 내에 제공되어, 상기 전해질을 혼합하는 순환장치를 포함할 수 있다.According to exemplary embodiments, it is provided in the electroplating vessel, and may include a circulator for mixing the electrolyte.

예시적인 실시예들에 따르면, 상기 양극 구조체는 지표면에 수직한 판(plate) 형상을 갖고, 상기 씨드막은 상기 양극 구조체에 평행할 수 있다.In example embodiments, the positive electrode structure may have a plate shape perpendicular to the ground surface, and the seed layer may be parallel to the positive electrode structure.

예시적인 실시예들에 따르면, 상기 씨드막은 상기 기판의 상면에 평행한 방향을 따른 최소 폭이 1 마이크로미터(μm) 내지 20 마이크로미터(μm)인 씨드 패턴을 포함할 수 있다.In example embodiments, the seed layer may include a seed pattern having a minimum width of 1 micrometer (μm) to 20 micrometers (μm) in a direction parallel to the top surface of the substrate.

예시적인 실시예들에 따르면, 상기 씨드 패턴은 상기 기판의 상기 상면에 수직한 방향을 따른 두께를 갖고, 상기 씨드 패턴의 상기 두께는 20 나노미터(nm) 이하일 수 있다.In example embodiments, the seed pattern may have a thickness in a direction perpendicular to the top surface of the substrate, and the thickness of the seed pattern may be 20 nanometers (nm) or less.

본 발명의 예시적인 실시예들에 따르면, 고전압부를 포함하는 전기 도금 장치가 제공될 수 있다. 일반적으로, 씨드막(또는 씨드 패턴)은 불균일한 전자 농도를 가질 수 있다. 씨드막(또는 씨드 패턴) 내의 전자 농도가 불균일한 경우, 씨드막(또는 씨드 패턴) 상에 불균일한 전기 도금 층이 형성될 수 있다. 고전압부는 씨드막(또는 씨드 패턴) 내의 전자 농도를 균일하게 할 수 있다. 이에 따라, 씨드막(또는 씨드 패턴) 상에 균일한 전기 도금 층이 형성될 수 있다. According to exemplary embodiments of the present invention, an electroplating apparatus including a high voltage unit may be provided. In general, the seed layer (or seed pattern) may have a non-uniform electron concentration. When the electron concentration in the seed layer (or seed pattern) is non-uniform, a non-uniform electroplating layer may be formed on the seed layer (or seed pattern). The high voltage unit may make the electron concentration in the seed layer (or seed pattern) uniform. Accordingly, a uniform electroplating layer may be formed on the seed layer (or seed pattern).

다만, 본 발명의 효과는 상기 개시에 한정되지 않는다.However, the effect of the present invention is not limited to the above disclosure.

도 1은 본 발명의 예시적인 실시예들에 따른 전기 도금 장치의 개념도이다.
도 2는 도 1의 음극 구조체의 일부의 평면도이다.
도 3은 도 2의 Ⅰ-Ⅰ' 선을 따른 단면도이다.
도 4는 본 발명의 예시적인 실시예들에 따른 전기 도금 방법을 설명하기 위한 전기 도금 장치의 개념도이다.
도 5는 종래의 전기 도금 방법을 수행한 후의 전기 도금층의 사진이다.
도 6은 본 발명의 예시적인 실시예에 따른 전기 도금 방법을 수행한 후의 전기 도금층의 사진이다.
도 7은 도 6의 전기 도금층의 두께를 설명하기 위한 그래프이다.
도 8은 본 발명의 예시적인 실시예들에 따른 음극 구조체의 일부의 도 2의 Ⅰ-Ⅰ'선에 대응하는 단면도이다.
도 9는 본 발명의 예시적인 실시예들에 따른 음극 구조체의 일부의 도 2의 Ⅰ-Ⅰ'선에 대응하는 단면도이다.
도 10은 본 발명의 예시적인 실시예들에 따른 음극 구조체의 일부의 도 2의 Ⅰ-Ⅰ'선에 대응하는 단면도이다.1 is a conceptual diagram of an electroplating apparatus according to exemplary embodiments of the present invention.
FIG. 2 is a plan view of a portion of the anode structure of FIG. 1 .
3 is a cross-sectional view taken along line I-I' of FIG. 2 .
4 is a conceptual diagram of an electroplating apparatus for explaining an electroplating method according to exemplary embodiments of the present invention.
5 is a photograph of the electroplating layer after performing the conventional electroplating method.
6 is a photograph of an electroplating layer after performing an electroplating method according to an exemplary embodiment of the present invention.
FIG. 7 is a graph for explaining the thickness of the electroplating layer of FIG. 6 .
8 is a cross-sectional view corresponding to line I-I' of FIG. 2 of a portion of a negative electrode structure according to exemplary embodiments of the present invention.
9 is a cross-sectional view corresponding to line I-I' of FIG. 2 of a portion of a negative electrode structure according to exemplary embodiments of the present invention.
10 is a cross-sectional view corresponding to line I-I' of FIG. 2 of a portion of a negative electrode structure according to exemplary embodiments of the present invention.

본 발명의 기술적 사상의 구성 및 효과를 충분히 이해하기 위하여, 첨부한 도면을 참조하여 본 발명의 기술적 사상의 바람직한 실시예들을 설명한다. 그러나 본 발명 기술적 사상은 이하에서 개시되는 실시예들에 한정되는 것이 아니라, 여러 가지 형태로 구현될 수 있고 다양한 변경을 가할 수 있다. 단지, 본 실시예들의 설명을 통해 본 발명의 기술적 사상의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야의 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위하여 제공되는 것이다. In order to fully understand the configuration and effects of the technical idea of the present invention, preferred embodiments of the technical idea of the present invention will be described with reference to the accompanying drawings. However, the technical spirit of the present invention is not limited to the embodiments disclosed below, and may be implemented in various forms and various changes may be made. However, it is provided so that the disclosure of the technical idea of the present invention is complete through the description of the present embodiments, and to fully inform the scope of the invention to those of ordinary skill in the art to which the present invention pertains.

명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분은 동일한 구성요소들을 나타낸다. 본 명세서에서 기술하는 실시예들은 본 발명의 기술적 사상의 이상적인 예시도인 개념도, 평면도 및 단면도들을 참고하여 설명될 것이다. 도면들에 있어서, 영역들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. 따라서, 도면에서 예시된 영역들은 개략적인 속성을 가지며, 도면에서 예시된 영역들의 모양은 소자의 영역의 특정 형태를 예시하기 위한 것이며 발명의 범주를 제한하기 위한 것이 아니다. 본 명세서의 다양한 실시예들에서 다양한 용어가 다양한 구성요소들을 기술하기 위해서 사용되었지만, 이들 구성요소들이 이 같은 용어들에 의해서 한정되어서는 안 된다. 이들 용어들은 단지 어느 구성요소를 다른 구성요소와 구별시키기 위해서 사용되었을 뿐이다. 여기에 설명되고 예시되는 실시예들은 그것의 상보적인 실시예들도 포함한다. Parts indicated with like reference numerals throughout the specification indicate like elements. Embodiments described in this specification will be described with reference to conceptual views, plan views, and cross-sectional views that are ideal illustrations of the technical idea of the present invention. In the drawings, the thickness of the regions is exaggerated for effective description of technical content. Accordingly, the regions illustrated in the drawings have a schematic nature, and the shapes of the regions illustrated in the drawings are intended to illustrate specific shapes of regions of the device and not to limit the scope of the invention. In various embodiments of the present specification, various terms are used to describe various elements, but these elements should not be limited by these terms. These terms are only used to distinguish one component from another. The embodiments described and illustrated herein also include complementary embodiments thereof.

본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 '포함한다(comprises)' 및/또는 '포함하는(comprising)'은 언급된 구성요소는 하나 이상의 다른 구성요소의 존재 또는 추가를 배제하지 않는다.The terminology used herein is for the purpose of describing the embodiments and is not intended to limit the present invention. As used herein, the singular also includes the plural unless specifically stated otherwise in the phrase. As used herein, the terms 'comprises' and/or 'comprising' do not exclude the presence or addition of one or more other components.

이하, 첨부한 도면을 참조하여 본 발명의 기술적 사상의 바람직한 실시예들을 설명함으로써 본 발명을 상세히 설명한다. Hereinafter, the present invention will be described in detail by describing preferred embodiments of the technical idea of the present invention with reference to the accompanying drawings.

도 1은 본 발명의 예시적인 실시예들에 따른 전기 도금 장치의 개념도이다. 도 2는 도 1의 음극 구조체의 일부의 평면도이다. 도 3은 도 2의 Ⅰ-Ⅰ' 선을 따른 단면도이다.1 is a conceptual diagram of an electroplating apparatus according to exemplary embodiments of the present invention. FIG. 2 is a plan view of a portion of the anode structure of FIG. 1 . 3 is a cross-sectional view taken along line I-I' of FIG. 2 .

도 1 내지 도 3을 참조하면, 전기 도금 용기(10)가 제공될 수 있다. 도시된 전기 도금 용기(10)의 형태는 예시적인 것이며, 한정적인 것이 아니다. 1 to 3 , an electroplating vessel 10 may be provided. The shape of the illustrated electroplating vessel 10 is illustrative and not restrictive.

전기 도금 용기(10)의 내부에 전해질(20)이 제공될 수 있다. 전해질(20)은 전기 도금 용기(10)의 내부를 채울 수 있다. 전해질(20)은 후술되는 양극 구조체(200) 내부에 포함되는 금속 원소를 포함하는 수용액을 포함할 수 있다. 예를 들어, 전해질(20)은 황산구리 수용액을 포함할 수 있다. 전해질(20)의 내부에 순환장치(30)가 제공될 수 있다. 순환장치(30)는 전해질(20)을 혼합시킬 수 있다. An electrolyte 20 may be provided inside the electroplating vessel 10 . The electrolyte 20 may fill the inside of the electroplating vessel 10 . The electrolyte 20 may include an aqueous solution containing a metal element included in the positive electrode structure 200 to be described later. For example, the electrolyte 20 may include an aqueous solution of copper sulfate. A circulation device 30 may be provided inside the electrolyte 20 . The circulator 30 may mix the electrolyte 20 .

전기 도금 용기(10) 내부에 음극 구조체(100)가 제공될 수 있다. 음극 구조체(100)는 차례로 적층된 기판(110), 씨드(seed)막(120) 및 캡핑 패턴(130), 기판(110)을 사이에 두고 씨드막(120)으로부터 이격된 고전압부(140) 및 고전압부(140)를 감싸는 하우징(150)을 포함할 수 있다. 기판(110)은 서로 평행한 상면(112) 및 하면(114)을 가질 수 있다. 예시적인 실시예들에서, 기판(110)은 지표면에 실질적으로 수직하게 배치될 수 있다. 기판(110)이 지표면에 실질적으로 수직하게 배치될 때, 기판(110)의 상면(112) 및 하면(114)은 지표면에 실질적으로 수직할 수 있다. 기판(110)은 절연 물질을 포함할 수 있다. 예를 들어, 기판(110)은 글래스(glass), 플라스틱(plastic) 또는 이들의 조합을 포함할 수 있다. 기판(110)은 투명할 수 있다. The negative electrode structure 100 may be provided inside the electroplating vessel 10 . The cathode structure 100 includes a sequentially stacked substrate 110 , a seed layer 120 and a capping pattern 130 , and a high voltage unit 140 spaced apart from the seed layer 120 with the substrate 110 interposed therebetween. and a housing 150 surrounding the high voltage unit 140 . The substrate 110 may have an upper surface 112 and a lower surface 114 that are parallel to each other. In example embodiments, the substrate 110 may be disposed substantially perpendicular to the ground surface. When the substrate 110 is disposed substantially perpendicular to the ground surface, the upper surface 112 and the lower surface 114 of the substrate 110 may be substantially perpendicular to the ground surface. The substrate 110 may include an insulating material. For example, the substrate 110 may include glass, plastic, or a combination thereof. The substrate 110 may be transparent.

기판(110)의 상면(112) 상에 씨드막(120)이 제공될 수 있다. 씨드막(120)은 전기 도금의 대상이 되는 막일 수 있다. 즉, 전기 도금 공정에 의해 씨드막(120) 상에 도금 물질이 제공될 수 있다. 예시적인 실시예들에서, 씨드막(120)은 지표면에 실질적으로 수직한 방향으로 배치될 수 있다. 씨드막(120)은 기판에 바로 인접한 바닥면, 상기 바닥면에 평행한 상면 및 상기 상면과 상기 바닥면을 연결하는 테두리면(edge surface)을 가질 수 있다. 씨드막(120)은 전해질(20) 내부에 담길 수 있다. 씨드막(120)은 기판(110)의 상면(112)에 수직한 제1 방향(D1)을 따른 두께(W1)를 가질 수 있다. 예시적인 실시예들에서, 씨드막(120)의 두께(W1)는 약 20 나노미터(nm) 이하일 수 있다. 씨드막(120)은 도전 물질을 포함할 수 있다. 예를 들어, 씨드막(120)은 알루미늄(Al), 몰리브덴(Mo), 금(Au), 팔라듐(Pd), 티타늄(Ti), 구리(Cu)를 포함하는 은 합금(Ag alloy), 은(Ag) 또는 이들의 조합을 포함할 수 있다. A seed layer 120 may be provided on the upper surface 112 of the substrate 110 . The seed film 120 may be a film to be subjected to electroplating. That is, a plating material may be provided on the seed layer 120 by an electroplating process. In example embodiments, the seed layer 120 may be disposed in a direction substantially perpendicular to the ground surface. The seed layer 120 may have a bottom surface immediately adjacent to the substrate, a top surface parallel to the bottom surface, and an edge surface connecting the top surface and the bottom surface. The seed film 120 may be contained in the electrolyte 20 . The seed layer 120 may have a thickness W1 in a first direction D1 perpendicular to the top surface 112 of the substrate 110 . In example embodiments, the thickness W1 of the seed layer 120 may be about 20 nanometers (nm) or less. The seed layer 120 may include a conductive material. For example, the seed layer 120 may include a silver alloy including aluminum (Al), molybdenum (Mo), gold (Au), palladium (Pd), titanium (Ti), and copper (Cu), silver (Ag) or a combination thereof.

씨드막(120) 상에 캡핑 패턴(130)이 제공될 수 있다. 캡핑 패턴(130)은 전기 도금 공정에 의해 형성되는 전기 도금층(미도시)이 제공될 영역을 정의할 수 있다. 예를 들어, 캡핑 패턴(130)은 씨드막(120)의 상면의 일부를 노출하고, 씨드막(120)의 상면의 나머지를 덮을 수 있다. 이때, 상기 씨드막(120)의 상면의 상기 노출된 일부 상에 전기 도금층이 제공될 수 있다. 반면, 상기 씨드막(120)의 상면의 나머지 상에 전기 도금층이 제공되지 않을 수 있다. 캡핑 패턴(130)은 씨드막(120)에 바로 인접한 바닥면, 상기 바닥면에 평행한 상면 및 상기 상면과 상기 바닥면을 연결하는 테두리면(edge surface)을 가질 수 있다. 캡핑 패턴(130)은 서로 마주보는 내측면들을 가질 수 있다. 예시적인 실시예들에서, 캡핑 패턴(130)의 서로 마주보는 내측면들 사이의, 기판(110)의 상면(112)에 평행한 방향을 따른 최소 거리(W2)는 약 1 마이크로미터(μm) 내지 약 20 마이크로미터(μm)일 수 있다. 이에 따라, 씨드막(120)의 캡핑 패턴(130)에 의해 노출된 일부는 약 1 마이크로미터(μm) 내지 약 20 마이크로미터(μm)의 최소 폭을 가질 수 있다. 캡핑 패턴(130)은 기판(110)의 상면(112)에 수직한 방향을 따른 두께를 가질 수 있다. 예를 들어, 캡핑 패턴(130)의 상기 두께는 약 40 나노미터(nm) 내지 약 50 나노미터(nm)일 수 있다. A capping pattern 130 may be provided on the seed layer 120 . The capping pattern 130 may define a region in which an electroplating layer (not shown) formed by an electroplating process is to be provided. For example, the capping pattern 130 may expose a portion of the top surface of the seed layer 120 and cover the rest of the top surface of the seed layer 120 . In this case, an electroplating layer may be provided on the exposed portion of the upper surface of the seed layer 120 . On the other hand, the electroplating layer may not be provided on the remainder of the top surface of the seed layer 120 . The capping pattern 130 may have a bottom surface immediately adjacent to the seed layer 120 , a top surface parallel to the bottom surface, and an edge surface connecting the top surface and the bottom surface. The capping pattern 130 may have inner surfaces facing each other. In example embodiments, the minimum distance W2 between the inner surfaces of the capping pattern 130 facing each other in a direction parallel to the upper surface 112 of the substrate 110 is about 1 micrometer (μm). to about 20 micrometers (μm). Accordingly, a portion of the seed layer 120 exposed by the capping pattern 130 may have a minimum width of about 1 micrometer (μm) to about 20 micrometers (μm). The capping pattern 130 may have a thickness along a direction perpendicular to the upper surface 112 of the substrate 110 . For example, the thickness of the capping pattern 130 may be about 40 nanometers (nm) to about 50 nanometers (nm).

예시적인 실시예들에서, 캡핑 패턴(130)은 포토레지스트(photoresist) 물질을 포함할 수 있다. 캡핑 패턴(130)이 포토레지스트 물질을 포함하는 경우, 캡핑 패턴(130)은 도금 패턴(미도시) 형성 후에 제거될 수 있다. 이에 따라, 씨드막(120)의 상면 상에 도금 패턴만 남을 수 있다. In example embodiments, the capping pattern 130 may include a photoresist material. When the capping pattern 130 includes a photoresist material, the capping pattern 130 may be removed after forming a plating pattern (not shown). Accordingly, only the plating pattern may remain on the top surface of the seed layer 120 .

다른 예시적인 실시예들에서, 캡핑 패턴(130)은 산화물(oxide), 질화물(nitride) 또는 이들의 조합을 포함할 수 있다. 예를 들어, 캡핑 패턴(130)은 아연 산화물(zinc oxide), 주석 산화물(tin oxide), 실리콘 산화물(silicon oxide), 티타늄 산화물(titanum oxide), 실리콘 질화물(silicon nitride), ZITO(zinc-indium-tin-oxide), ZTO(zinc-tin-oxide), AZO(Al-doped ZnO), GZO(Ga-doped ZnO), ITO(indium-tin-oxide), IZO(indium-zinc-oxide) 또는 이들의 조합을 포함할 수 있다. 캡핑 패턴(130)이 산화물, 질화물 또는 이들의 조합을 포함하는 경우, 캡핑 패턴(130)은 도금 패턴 형성 후에도 남을 수 있다. In other exemplary embodiments, the capping pattern 130 may include an oxide, a nitride, or a combination thereof. For example, the capping pattern 130 may include zinc oxide, tin oxide, silicon oxide, titanium oxide, silicon nitride, or zinc-indium (ZITO). -tin-oxide), ZTO(zinc-tin-oxide), AZO(Al-doped ZnO), GZO(Ga-doped ZnO), ITO(indium-tin-oxide), IZO(indium-zinc-oxide) or these may include a combination of When the capping pattern 130 includes oxide, nitride, or a combination thereof, the capping pattern 130 may remain even after the plating pattern is formed.

기판(110)의 바닥면(114) 상에 고전압부(140)가 제공될 수 있다. 고전압부(140)는 씨드막(120)에 평행한 판(plate) 형상을 가질 수 있다. 고전압부(140)와 씨드막(120)은 기판(110)을 사이에 두고 제1 방향(D1)을 따라 서로 이격될 수 있다. 고전압부(140)는 기판(110)에 바로 인접한 상면, 상기 상면에 평행한 바닥면 및 상기 상면과 상기 바닥면을 연결하는 테두리면을 가질 수 있다. 기판(110)의 상면(112) 또는 바닥면(114)을 수직하게 바라보는 관점에서, 씨드막(120)은 고전압부(140)와 중첩할 수 있다. 예를 들어, 기판(110)에 바로 인접한 고전압부(140)의 상면의 넓이는 기판(110)에 바로 인접한 씨드막(120)의 바닥면의 넓이와 같거나 그보다 작을 수 있다. 고전압부(140)는 씨드막(120)으로부터 전기적으로 분리될 수 있다. 예시적인 실시예들에서, 고전압부(140)는 금속 물질을 포함할 수 있다. The high voltage unit 140 may be provided on the bottom surface 114 of the substrate 110 . The high voltage unit 140 may have a plate shape parallel to the seed layer 120 . The high voltage unit 140 and the seed layer 120 may be spaced apart from each other in the first direction D1 with the substrate 110 interposed therebetween. The high voltage unit 140 may have a top surface immediately adjacent to the substrate 110 , a bottom surface parallel to the top surface, and an edge surface connecting the top surface and the bottom surface. From the viewpoint of vertically looking at the top surface 112 or the bottom surface 114 of the substrate 110 , the seed layer 120 may overlap the high voltage unit 140 . For example, the area of the top surface of the high voltage unit 140 immediately adjacent to the substrate 110 may be equal to or smaller than the area of the bottom surface of the seed layer 120 immediately adjacent to the substrate 110 . The high voltage unit 140 may be electrically isolated from the seed layer 120 . In example embodiments, the high voltage unit 140 may include a metal material.

고전압부(140) 상에 하우징(150)이 제공될 수 있다. 하우징(150)은 고전압부(140)를 밀봉할 수 있다. 예를 들어, 하우징(150)은 고전압부(140)의 표면 중 기판(110)의 바닥면(114)에 접한 부분을 제외한 나머지 표면을 덮을 수 있다. 예를 들어, 하우징(150)은 고전압부(140)의 바닥면 및 테두리면을 덮을 수 있다. 하우징(150)은 기판(110)을 밀봉할 수 있다. 예를 들어, 하우징(150)은 기판(110)의 표면 중 고전압부(140) 및 씨드막(120)에 접한 부분을 제외한 나머지 표면을 덮을 수 있다. 하우징(150)은 씨드막(120)의 테두리 면 상으로 연장될 수 있다. 이에 따라, 하우징(150)은 씨드막(120)의 상면을 노출할 수 있다. 하우징(150)은 캡핑 패턴(130)의 테두리 면 상으로 연장될 수 있다. 이에 따라, 하우징(1500은 캡핑 패턴(130)의 상면 및 내측면들을 노출할 수 있다. 하우징(150)은 절연 물질을 포함할 수 있다. 하우징(150) 및 기판(110)은 고전압부(140)를 씨드막(120) 및 후술되는 전해질(20)로부터 전기적으로 이격시킬 수 있다. The housing 150 may be provided on the high voltage unit 140 . The housing 150 may seal the high voltage unit 140 . For example, the housing 150 may cover the remaining surface of the high voltage unit 140 , except for a portion in contact with the bottom surface 114 of the substrate 110 . For example, the housing 150 may cover the bottom surface and the edge surface of the high voltage unit 140 . The housing 150 may seal the substrate 110 . For example, the housing 150 may cover the remaining surface of the substrate 110 except for a portion in contact with the high voltage unit 140 and the seed layer 120 . The housing 150 may extend on the edge surface of the seed film 120 . Accordingly, the housing 150 may expose the top surface of the seed film 120 . The housing 150 may extend on the edge surface of the capping pattern 130 . Accordingly, the housing 1500 may expose the upper and inner surfaces of the capping pattern 130. The housing 150 may include an insulating material. The housing 150 and the substrate 110 may include the high voltage unit 140 ) may be electrically separated from the seed film 120 and the electrolyte 20 to be described later.

전기 도금 용기(10)의 내부에 양극 구조체(anode structure)(200)가 제공될 수 있다. 양극 구조체(200)는 음극 구조체(100)로부터 이격될 수 있다. 예를 들어, 양극 구조체(200)는 씨드막(120)으로부터 기판(100)의 상면(112)에 수직한 제1 방향(D1)으로 이격될 수 있다. 양극 구조체(200)는 전해질(20)에 담길 수 있다. 양극 구조체(200)는 판(plate) 형상을 가질 수 있다. 예시적인 실시예들에서, 양극 구조체(200)는 지표면에 실질적으로 수직한 방향으로 배치될 수 있다. 양극 구조체(200)는 음극 구조체(100)에 바로 인접한 상면 및 상기 상면에 평행한 바닥면을 가질 수 있다. 양극 구조체(200)과 씨드막(120)은 서로 실질적으로 평행할 수 있다. 예를 들어, 양극 구조체(200)의 상면은 씨드막(120)의 상면과 실질적으로 평행할 수 있다. 예를 들어, 양극 구조체(200)의 상면 및 바닥면은 씨드막(120)의 상면과 실질적으로 평행할 수 있다. 양극 구조체(200)는 금속을 포함할 수 있다. 예를 들어, 양극 구조체는 금(Au), 은(Ag), 구리(Cu), 인듐(In), 니켈(Ni) 또는 이들의 조합을 포함할 수 있다.An anode structure 200 may be provided inside the electroplating vessel 10 . The positive electrode structure 200 may be spaced apart from the negative electrode structure 100 . For example, the anode structure 200 may be spaced apart from the seed layer 120 in a first direction D1 perpendicular to the upper surface 112 of the substrate 100 . The positive electrode structure 200 may be immersed in the electrolyte 20 . The positive electrode structure 200 may have a plate shape. In example embodiments, the anode structure 200 may be disposed in a direction substantially perpendicular to the ground surface. The positive electrode structure 200 may have a top surface immediately adjacent to the negative electrode structure 100 and a bottom surface parallel to the top surface. The anode structure 200 and the seed layer 120 may be substantially parallel to each other. For example, the top surface of the positive electrode structure 200 may be substantially parallel to the top surface of the seed layer 120 . For example, the top and bottom surfaces of the positive electrode structure 200 may be substantially parallel to the top surface of the seed layer 120 . The anode structure 200 may include a metal. For example, the positive electrode structure may include gold (Au), silver (Ag), copper (Cu), indium (In), nickel (Ni), or a combination thereof.

씨드막(120) 및 양극 구조체(200)에 전압차를 발생시키는 제1 전원(310)이 제공될 수 있다. 제1 전원(310)은 직류 전원일 수 있다. 제1 전원(310)의 +전압 단자는 양극 구조체(200)에 전기적으로 연결되고, 제1 전원(310)의 -전압 단자는 씨드막(120)에 전기적으로 연결될 수 있다. 이에 따라, 양극 구조체(200)의 전압은 씨드막(120)의 전압보다 높을 수 있다. A first power source 310 for generating a voltage difference between the seed layer 120 and the anode structure 200 may be provided. The first power source 310 may be a DC power source. The + voltage terminal of the first power source 310 may be electrically connected to the positive electrode structure 200 , and the - voltage terminal of the first power source 310 may be electrically connected to the seed layer 120 . Accordingly, the voltage of the anode structure 200 may be higher than the voltage of the seed layer 120 .

고전압부(140)에 고전압을 인가하는 제2 전원(320)이 제공될 수 있다. 예를 들어, 제2 전원(320)은 고전압부(140)에 약 1 킬로볼트(kV) 내지 약 100 킬로볼트(kV)의 전압을 인가할 수 있다. A second power source 320 for applying a high voltage to the high voltage unit 140 may be provided. For example, the second power source 320 may apply a voltage of about 1 kilovolt (kV) to about 100 kilovolts (kV) to the high voltage unit 140 .

도 4는 본 발명의 예시적인 실시예들에 따른 전기 도금 방법을 설명하기 위한 전기 도금 장치의 개념도이다. 설명의 간결함을 위하여, 도 1 내지 도 3을 참조하여 설명된 것과 실질적으로 동일한 내용은 설명되지 않는다.4 is a conceptual diagram of an electroplating apparatus for explaining an electroplating method according to exemplary embodiments of the present invention. For brevity of description, contents substantially the same as those described with reference to FIGS. 1 to 3 will not be described.

도 4를 참조하면, 전기 도금 장치가 준비될 수 있다. 전기 도금 장치는 도 1 내지 도 3을 참조하여 설명된 전기 도금 장치와 실질적으로 동일할 수 있다. 전해질(20)은 황산구리 수용액을 포함할 수 있다. 양극 구조체(200)는 구리(Cu)를 포함하고, 씨드막(120)은 은(Ag)을 포함할 수 있다. 제1 전원(310)의 +단자는 양극 구조체(200)에 전기적으로 연결되고, -단자는 씨드막(120)에 전기적으로 연결될 수 있다. 고전압부(140)는 제2 전원(320)로부터 약 1 킬로볼트(kV) 내지 약 100 킬로볼트(kV)의 전압을 인가받을 수 있다. 순환장치(30)는 전해질(20)을 전기 도금 용기(10) 내에서 순환시킬 수 있다. Referring to FIG. 4 , an electroplating apparatus may be prepared. The electroplating apparatus may be substantially the same as the electroplating apparatus described with reference to FIGS. 1 to 3 . The electrolyte 20 may include an aqueous solution of copper sulfate. The anode structure 200 may include copper (Cu), and the seed layer 120 may include silver (Ag). The + terminal of the first power source 310 may be electrically connected to the anode structure 200 , and the - terminal may be electrically connected to the seed layer 120 . The high voltage unit 140 may receive a voltage of about 1 kilovolt (kV) to about 100 kilovolt (kV) from the second power source 320 . The circulator 30 may circulate the electrolyte 20 in the electroplating vessel 10 .

양극 구조체(200) 내부의 구리 원소는 전자를 잃고 구리 이온이 되어, 전해질(20) 내부로 유입될 수 있다. 상기 전자는 씨드막(120)으로 이동할 수 있다. 캡핑 패턴(130)에 의해 노출된 씨드막(120)의 상면 상에서, 구리 이온은 씨드막(120)으로부터 전자를 받을 수 있다. 이에 따라, 캡핑 패턴(130)에 의해 노출된 씨드막(120) 상에 전기 도금층(160)이 형성될 수 있다. 이때, 전기 도금층(160)은 구리(Cu)를 포함할 수 있다. 전기 도금층(160)은 기판(110)의 상면(112)에 수직한 방향을 따른 두께를 가질 수 있다. 예를 들어, 전기 도금층(160)의 상기 두께는 약 2 마이크로미터(μm) 내지 약 3 마이크로미터(μm)일 수 있다. 금속 패턴(도 4의 전기 도금층(160))을 형성하기 위해 요구되는 금속 재료의 양은 패터닝 공정보다 전기 도금 공정에서 적을 수 있다. 이에 따라, 본 발명에 따른 전기 도금 방법을 통해 금속 패턴(도 4의 전기 도금층(160)을 형성하는 것은 패터닝 공정을 통해 금속 패턴을 형성하는 것보다 공정 비용이 절감될 수 있다.The copper element inside the positive electrode structure 200 may lose electrons and become copper ions, and may flow into the electrolyte 20 . The electrons may move to the seed layer 120 . On the top surface of the seed layer 120 exposed by the capping pattern 130 , copper ions may receive electrons from the seed layer 120 . Accordingly, the electroplating layer 160 may be formed on the seed layer 120 exposed by the capping pattern 130 . In this case, the electroplating layer 160 may include copper (Cu). The electroplating layer 160 may have a thickness in a direction perpendicular to the upper surface 112 of the substrate 110 . For example, the thickness of the electroplating layer 160 may be about 2 micrometers (μm) to about 3 micrometers (μm). The amount of the metal material required to form the metal pattern (the electroplating layer 160 of FIG. 4 ) may be less in the electroplating process than in the patterning process. Accordingly, forming the metal pattern (the electroplating layer 160 of FIG. 4 ) through the electroplating method according to the present invention may reduce the process cost compared to forming the metal pattern through the patterning process.

일반적으로, 씨드막(120) 내의 전자 농도는 불균일할 수 있다. 예를 들어, 씨드막(120)의 가장자리 부분의 전자 농도가 씨드막(120)의 중심 부분의 전자 농도보다 높을 수 있다. 상기 씨드막(120)의 가장자리 및 중심 부분들은 평면적 관점에서 바라본 씨드막(120)의 가장자리 및 중심 부분들일 수 있다. 이에 따라, 전기 도금층(160)은 씨드막(120) 상면에 균일하게 형성되지 않을 수 있다. 예를 들어, 씨드막(120)의 높은 전자 농도를 갖는 부분 상의 전기 도금층(160)의 두께는 씨드막(120)의 낮은 전자 농도를 갖는 부분 상의 전기 도금층(160)의 두께보다 두꺼울 수 있다. 예를 들어, 씨드막(120)의 높은 전자 농도를 갖는 부분 상에만 전기 도금층(160)이 형성될 수 있다. 즉, 씨드막(120)의 낮은 전자 농도를 갖는 부분 상에 전기 도금층(160)이 형성되지 않을 수 있다.In general, the electron concentration in the seed layer 120 may be non-uniform. For example, the electron concentration of the edge portion of the seed layer 120 may be higher than the electron concentration of the central portion of the seed layer 120 . Edges and central portions of the seed layer 120 may be edges and central portions of the seed layer 120 when viewed from a plan view. Accordingly, the electroplating layer 160 may not be uniformly formed on the top surface of the seed layer 120 . For example, the thickness of the electroplating layer 160 on the portion having the high electron concentration of the seed layer 120 may be greater than the thickness of the electroplating layer 160 on the portion having the low electron concentration of the seed layer 120 . For example, the electroplating layer 160 may be formed only on a portion of the seed layer 120 having a high electron concentration. That is, the electroplating layer 160 may not be formed on the portion of the seed layer 120 having a low electron concentration.

본 발명의 예시적인 실시예들에 따른 고전압부(140)는 씨드막(120) 내의 전자 농도를 균일하게 할 수 있다. 예를 들어, 씨드막(120)의 가장자리 부분의 전자 농도가 씨드막(120)의 중심 부분의 전자 농도와 실질적으로 같을 수 있다. 상기 씨드막(120)의 가장자리 및 중심 부분들은 평면적 관점에서 바라본 씨드막(120)의 가장자리 및 중심 부분들일 수 있다. 이에 따라, 씨드막(120)의 상면 상에 전기 도금층(160)이 균일하게 형성될 수 있다. 예를 들어, 전기 도금층(160)은 캡핑 패턴(130)에 의해 노출된 씨드막(120)의 상면을 전부 덮을 수 있다. 예를 들어, 전기 도금층(160)은 일정한 두께를 가질 수 있다. 기판(110), 씨드막(120) 및 전기 도금층(160)을 포함하는 구조체는 투명 전극으로 지칭될 수 있다. 예를 들어, 상기 투명 전극은 터치 패널 또는 투명 히터에 이용될 수 있다. The high voltage unit 140 according to exemplary embodiments of the present invention may uniform the electron concentration in the seed layer 120 . For example, the electron concentration of the edge portion of the seed layer 120 may be substantially the same as the electron concentration of the central portion of the seed layer 120 . Edges and central portions of the seed layer 120 may be edges and central portions of the seed layer 120 when viewed from a plan view. Accordingly, the electroplating layer 160 may be uniformly formed on the top surface of the seed layer 120 . For example, the electroplating layer 160 may completely cover the top surface of the seed layer 120 exposed by the capping pattern 130 . For example, the electroplating layer 160 may have a constant thickness. A structure including the substrate 110 , the seed layer 120 , and the electroplating layer 160 may be referred to as a transparent electrode. For example, the transparent electrode may be used in a touch panel or a transparent heater.

도시되지 않았지만, 전기 도금층(160)은 메시(mesh) 형상을 가질 수 있다. 예를 들어, 평면적 관점에서, 전기 도금층(160)은 제2 방향(D2)으로 연장되고 제3 방향(D3)으로 배열되는 제1 금속 라인들 및 제3 방향(D3)으로 연장되고 제2 방향(D2)으로 배열되는 제2 금속 라인들을 포함할 수 있다. 상기 제1 및 제2 금속 라인들은 서로 교차하여, 메시 형상을 만들 수 있다. 상기 제1 및 제2 금속 라인들의 각각은 기판(110)의 상면(112)에 평행한 방향을 따른 최소 폭을 가질 수 있다. 예를 들어, 상기 제1 및 제2 금속 라인들의 각각의 최소 폭은 약 1 마이크로미터(μm) 내지 약 20 마이크로미터(μm)일 수 있다. 제1 및 제2 금속 라인들의 각각은 기판(110)의 상면(112)에 수직한 방향을 따른 두께를 가질 수 있다. 예를 들어, 상기 제1 및 제2 금속 라인들의 각각의 두께는 약 2 마이크로미터(μm) 내지 약 3 마이크로미터(μm)일 수 있다. 이에 따라, 투명 전극(예를 들어, 100인치 이상의 크기를 갖는 투명전극)이 본 발명의 예시적인 실시예들에 따른 전기 도금층(160)을 포함할 경우, 투명 전극은 약 1 Ω/□ 이하의 면저항을 가질 수 있다. Although not shown, the electroplating layer 160 may have a mesh shape. For example, in a plan view, the electroplating layer 160 extends in the second direction D2 and the first metal lines are arranged in the third direction D3 and the third direction D3 extends in the second direction It may include second metal lines arranged in (D2). The first and second metal lines may cross each other to form a mesh shape. Each of the first and second metal lines may have a minimum width in a direction parallel to the upper surface 112 of the substrate 110 . For example, a minimum width of each of the first and second metal lines may be about 1 micrometer (μm) to about 20 micrometers (μm). Each of the first and second metal lines may have a thickness in a direction perpendicular to the upper surface 112 of the substrate 110 . For example, each of the first and second metal lines may have a thickness of about 2 micrometers (μm) to about 3 micrometers (μm). Accordingly, when the transparent electrode (for example, a transparent electrode having a size of 100 inches or more) includes the electroplating layer 160 according to exemplary embodiments of the present invention, the transparent electrode has a thickness of about 1 Ω/□ or less. It may have sheet resistance.

도 5는 종래의 전기 도금 방법을 수행한 후의 전기 도금층의 사진이다. 도 6은 본 발명의 예시적인 실시예에 따른 전기 도금 방법을 수행한 후의 전기 도금층의 사진이다. 도 7은 도 6의 전기 도금층의 두께를 설명하기 위한 그래프이다. 5 is a photograph of the electroplating layer after performing the conventional electroplating method. 6 is a photograph of an electroplating layer after performing an electroplating method according to an exemplary embodiment of the present invention. FIG. 7 is a graph for explaining the thickness of the electroplating layer of FIG. 6 .

도 5를 참조하면, 캡핑 패턴에 의해 노출된 씨드층의 일부의 상면 상에 전기 도금층이 형성되었다. 캡핑 패턴에 의해 노출된 씨드층의 나머지의 상면 상에 전기 도금층이 형성되지 않았다. 즉, 전기 도금층이 불균일하게 형성되었다. Referring to FIG. 5 , an electroplating layer was formed on a portion of the seed layer exposed by the capping pattern. An electroplating layer was not formed on the top surface of the remaining seed layer exposed by the capping pattern. That is, the electroplating layer was formed non-uniformly.

도 6을 참조하면, 캡핑 패턴에 의해 노출된 씨드층 전체의 상면 상에 전기 도금층이 균일하게 형성되었다. Referring to FIG. 6 , an electroplating layer was uniformly formed on the entire top surface of the seed layer exposed by the capping pattern.

도 7을 참조하면, 도 6의 전기 도금층의 약 15 마이크로미터(μm)의 폭 및 약 2 마이크로미터(μm)의 두께를 가지도록 균일하게 성장됨을 확인할 수 있다. Referring to FIG. 7 , it can be seen that the electroplating layer of FIG. 6 is uniformly grown to have a width of about 15 micrometers (μm) and a thickness of about 2 micrometers (μm).

도 8은 본 발명의 예시적인 실시예들에 따른 음극 구조체의 일부의 도 2의 Ⅰ-Ⅰ'선에 대응하는 단면도이다. 설명의 간결함을 위하여, 도 1 내지 도 3을 참조하여 설명된 것과 실질적으로 동일한 내용은 설명되지 않는다. 8 is a cross-sectional view corresponding to line I-I' of FIG. 2 of a portion of a negative electrode structure according to exemplary embodiments of the present invention. For brevity of description, contents substantially the same as those described with reference to FIGS. 1 to 3 will not be described.

도 8을 참조하면, 기판(110)이 제공될 수 있다. 기판(110)은 도 1 내지 도 3을 참조하여 설명된 기판(110)과 실질적으로 동일할 수 있다. Referring to FIG. 8 , a substrate 110 may be provided. The substrate 110 may be substantially the same as the substrate 110 described with reference to FIGS. 1 to 3 .

기판(110) 상에 씨드 패턴(122)이 제공될 수 있다. 평면적 관점에서, 씨드 패턴(122)의 형상은 도 2 및 도 3을 참조하여 설명된 캡핑 패턴(130)에 의해 노출된 씨드막(120)의 형상과 실질적으로 동일할 수 있다. 씨드 패턴(122)은 기판(112)의 상면에 수직한 제1 방향(D1)을 따른 두께를 가질 수 있다. 예를 들어, 씨드 패턴(122)은 약 20 나노미터(nm) 이하의 두께를 가질 수 있다. 씨드 패턴(122)은 기판(122)의 상면에 평행한 방향을 따른 최소 폭을 가질 수 있다. 예를 들어, 씨드 패턴(122)은 기판(122)의 상면에 평행한 제2 방향(D2)을 따른 약 1 마이크로미터(μm) 내지 약 20 마이크로미터(μm)의 최소 폭을 가질 수 있다. 도 2 및 도 3에 도시된 바와 달리, 캡핑 패턴(130)은 제공되지 않을 수 있다. 이에 따라, 씨드 패턴(122)의 양측들 상에 기판(110)의 상면이 노출될 수 있다. 본 실시예의 음극 구조체를 이용하여 전기 도금 공정을 수행할 경우, 씨드 패턴(122) 상에 전기 도금층(미도시)이 형성될 수 있다. A seed pattern 122 may be provided on the substrate 110 . In a plan view, the shape of the seed pattern 122 may be substantially the same as the shape of the seed layer 120 exposed by the capping pattern 130 described with reference to FIGS. 2 and 3 . The seed pattern 122 may have a thickness along the first direction D1 perpendicular to the top surface of the substrate 112 . For example, the seed pattern 122 may have a thickness of about 20 nanometers (nm) or less. The seed pattern 122 may have a minimum width along a direction parallel to the top surface of the substrate 122 . For example, the seed pattern 122 may have a minimum width of about 1 micrometer (μm) to about 20 micrometers (μm) along the second direction D2 parallel to the top surface of the substrate 122 . 2 and 3 , the capping pattern 130 may not be provided. Accordingly, the top surface of the substrate 110 may be exposed on both sides of the seed pattern 122 . When the electroplating process is performed using the cathode structure of the present embodiment, an electroplating layer (not shown) may be formed on the seed pattern 122 .

도시되지 않았지만, 씨드 패턴(122)에 의해 노출된 기판(110)의 상면 상에 포토레지스트 패턴이 제공될 수 있다. 포토레지스트 패턴은 전기 도금 공정의 종료 후, 기판(110) 상에서 제거될 수 있다. 이에 따라, 기판(110)의 상면(112) 상에 차례로 적층된 씨드 패턴(122) 및 전기 도금층(미도시)이 남을 수 있다. Although not shown, a photoresist pattern may be provided on the upper surface of the substrate 110 exposed by the seed pattern 122 . The photoresist pattern may be removed from the substrate 110 after the electroplating process is completed. Accordingly, the seed pattern 122 and the electroplating layer (not shown) sequentially stacked on the upper surface 112 of the substrate 110 may remain.

도 9는 본 발명의 예시적인 실시예들에 따른 음극 구조체의 일부의 도 2의 Ⅰ-Ⅰ'선에 대응하는 단면도이다. 설명의 간결함을 위하여, 도 1 내지 도 3 및 도 8을 참조하여 설명된 것과 실질적으로 동일한 내용은 설명되지 않는다. 9 is a cross-sectional view corresponding to line I-I' of FIG. 2 of a portion of a negative electrode structure according to exemplary embodiments of the present invention. For brevity of description, contents substantially the same as those described with reference to FIGS. 1 to 3 and 8 will not be described.

도 9를 참조하면, 기판(110) 및 기판(110) 상의 씨드 패턴(122)이 제공될 수 있다. 기판(110)은 도 1 내지 도 3을 참조하여 설명된 기판(110)과 실질적으로 동일할 수 있다. 씨드 패턴(122)은 도 8을 참조하여 설명된 씨드 패턴(122)과 실질적으로 동일할 수 있다. Referring to FIG. 9 , a substrate 110 and a seed pattern 122 on the substrate 110 may be provided. The substrate 110 may be substantially the same as the substrate 110 described with reference to FIGS. 1 to 3 . The seed pattern 122 may be substantially the same as the seed pattern 122 described with reference to FIG. 8 .

기판(110) 상에 캡핑 패턴(130)이 제공될 수 있다. 캡핑 패턴(130)은 씨드 패턴(122)의 양측들 상에 노출된 기판(110)의 상면(112) 및 씨드 패턴(122)의 측면들을 덮을 수 있다. 캡핑 패턴(130)은 기판(110)의 상면(112)에 수직한 제1 방향(D1)을 따른 두께를 가질 수 있다. 예를 들어, 캡핑 패턴(130)의 두께는 씨드 패턴(122)의 두께보다 클 수 있다. 예를 들어, 캡핑 패턴(130)의 두께는 약 40 나노미터(nm) 내지 약 50 나노미터(nm)일 수 있다. 이에 따라, 캡핑 패턴(130)은 씨드 패턴(122)의 상면 노출할 수 있다. 캡핑 패턴(130)은 산화물(oxide), 질화물(nitride) 또는 이들의 조합을 포함할 수 있다. 예를 들어, 캡핑 패턴(130)은 아연 산화물(zinc oxide), 주석 산화물(tin oxide), 실리콘 산화물(silicon oxide), 티타늄 산화물(titanum oxide), 실리콘 질화물(silicon nitride), ZITO(zinc-indium-tin-oxide), ZTO(zinc-tin-oxide), AZO(Al-doped ZnO), GZO(Ga-doped ZnO), ITO(indium-tin-oxide), IZO(indium-zinc-oxide) 또는 이들의 조합을 포함할 수 있다. 본 실시예의 음극 구조체를 이용하여 전기 도금 공정을 수행할 경우, 씨드 패턴(122)의 상면 상에 전기 도금층이 형성될 수 있다. 평면적 관점에서, 전기 도금층은 씨드 패턴(122)과 실질적으로 동일한 형상을 가지므로, 전기 도금층은 약 1 마이크로미터(μm) 내지 약 20 마이크로미터(μm)의 폭을 가질 수 있다. A capping pattern 130 may be provided on the substrate 110 . The capping pattern 130 may cover the upper surface 112 of the substrate 110 exposed on both sides of the seed pattern 122 and side surfaces of the seed pattern 122 . The capping pattern 130 may have a thickness along the first direction D1 perpendicular to the upper surface 112 of the substrate 110 . For example, the thickness of the capping pattern 130 may be greater than the thickness of the seed pattern 122 . For example, the capping pattern 130 may have a thickness of about 40 nanometers (nm) to about 50 nanometers (nm). Accordingly, the capping pattern 130 may expose the top surface of the seed pattern 122 . The capping pattern 130 may include oxide, nitride, or a combination thereof. For example, the capping pattern 130 may include zinc oxide, tin oxide, silicon oxide, titanium oxide, silicon nitride, or zinc-indium (ZITO). -tin-oxide), ZTO(zinc-tin-oxide), AZO(Al-doped ZnO), GZO(Ga-doped ZnO), ITO(indium-tin-oxide), IZO(indium-zinc-oxide) or these may include a combination of When the electroplating process is performed using the cathode structure of the present embodiment, an electroplating layer may be formed on the upper surface of the seed pattern 122 . In a plan view, since the electroplating layer has substantially the same shape as the seed pattern 122 , the electroplating layer may have a width of about 1 micrometer (μm) to about 20 micrometers (μm).

도시되지 않았지만, 캡핑 패턴(130) 상에 포토레지스트 패턴이 제공될 수 있다. 포토레지스트 패턴은 전기 도금 공정의 종료 후, 캡핑 패턴(130) 상에서 제거될 수 있다. 이에 따라, 기판(110)의 상면(112) 상에 씨드 패턴(122), 씨드 패턴(122) 상에 배치된 전기 도금층(미도시) 및 씨드 패턴(122)과 전기 도금층의 양측들 상의 캡핑 패턴(130)이 남을 수 있다. Although not shown, a photoresist pattern may be provided on the capping pattern 130 . The photoresist pattern may be removed from the capping pattern 130 after the electroplating process is completed. Accordingly, the seed pattern 122 on the upper surface 112 of the substrate 110 , an electroplating layer (not shown) disposed on the seed pattern 122 , and a capping pattern on both sides of the seed pattern 122 and the electroplating layer. (130) may remain.

도 10은 본 발명의 예시적인 실시예들에 따른 음극 구조체의 일부의 도 2의 Ⅰ-Ⅰ'선에 대응하는 단면도이다. 설명의 간결함을 위하여, 도 9를 참조하여 설명된 것과 실질적으로 동일한 내용은 설명되지 않는다. 10 is a cross-sectional view corresponding to line I-I' of FIG. 2 of a portion of a negative electrode structure according to exemplary embodiments of the present invention. For brevity of description, content substantially the same as that described with reference to FIG. 9 will not be described.

도 10을 참조하면, 기판(110) 및 상기 기판(110) 상의 씨드막(120) 및 캡핑 패턴(130)이 제공될 수 있다. 기판(110) 및 씨드막(120)은 도 1 내지 3을 참조하여 설명된 기판(110) 및 씨드막(120)과 실질적으로 동일할 수 있다. 캡핑 패턴(130)은 도 1 내지 도 3을 참조하여 설명된 산화물(oxide), 질화물(nitride) 또는 이들의 조합을 포함하는 캡핑 패턴(130)과 실질적으로 동일할 수 있다. Referring to FIG. 10 , a substrate 110 and a seed layer 120 and a capping pattern 130 on the substrate 110 may be provided. The substrate 110 and the seed layer 120 may be substantially the same as the substrate 110 and the seed layer 120 described with reference to FIGS. 1 to 3 . The capping pattern 130 may be substantially the same as the capping pattern 130 including oxide, nitride, or a combination thereof described with reference to FIGS. 1 to 3 .

기판(110)과 씨드막(120) 사이에 보호층(170)이 제공될 수 있다. 보호층(170)은 기판(110)의 상면(112)에 수직한 방향을 따른 두께를 가질 수 있다. 예를 들어, 보호층 (170)의 상기 두께는 약 40 나노미터(nm) 내지 약 50 나노미터(nm)일 수 있다. 보호층(170)은 산화물(oxide), 질화물(nitride) 또는 이들의 조합을 포함할 수 있다. 예를 들어, 보호층(170)은 아연 산화물(zinc oxide), 주석 산화물(tin oxide), 실리콘 산화물(silicon oxide), 티타늄 산화물(titanum oxide), 실리콘 질화물(silicon nitride), ZITO(zinc-indium-tin-oxide), ZTO(zinc-tin-oxide), AZO(Al-doped ZnO), GZO(Ga-doped ZnO), ITO(indium-tin-oxide), IZO(indium-zinc-oxide) 또는 이들의 조합을 포함할 수 있다. A protective layer 170 may be provided between the substrate 110 and the seed layer 120 . The protective layer 170 may have a thickness in a direction perpendicular to the upper surface 112 of the substrate 110 . For example, the thickness of the protective layer 170 may be about 40 nanometers (nm) to about 50 nanometers (nm). The protective layer 170 may include oxide, nitride, or a combination thereof. For example, the protective layer 170 may include zinc oxide, tin oxide, silicon oxide, titanium oxide, silicon nitride, or zinc-indium (ZITO). -tin-oxide), ZTO(zinc-tin-oxide), AZO(Al-doped ZnO), GZO(Ga-doped ZnO), ITO(indium-tin-oxide), IZO(indium-zinc-oxide) or these may include a combination of

보호층(170)과 씨드막(120) 사이에 접착층(180)이 제공될 수 있다. 접착층(180)은 씨드막(120)을 보호층(170) 상에 고정시킬 수 있다. 접착층(180)은 투명할 수 있다. 예시적인 실시예들에서, 접착층(180)은 알루미늄(Al), 티타늄(Ti), 크롬(Cr), 알루미늄 질화물(AlN), 티타늄 질화물(TiN), 알루미늄 산화물(Al2O3), 티타늄 산화물(TiO2), 크롬 산화물(Cr2O3), 실리콘 산화물(SiO2, Si3O4) 또는 이들의 조합을 포함할 수 있다.An adhesive layer 180 may be provided between the protective layer 170 and the seed layer 120 . The adhesive layer 180 may fix the seed layer 120 on the protective layer 170 . The adhesive layer 180 may be transparent. In example embodiments, the adhesive layer 180 may include aluminum (Al), titanium (Ti), chromium (Cr), aluminum nitride (AlN), titanium nitride (TiN), aluminum oxide (Al 2 O 3 ), or titanium oxide. (TiO 2 ), chromium oxide (Cr 2 O 3 ), silicon oxide (SiO 2 , Si 3 O 4 ), or a combination thereof.

본 발명의 실시예들에 대한 이상의 설명은 본 발명의 설명을 위한 예시를 제공한다. 따라서 본 발명은 이상의 실시예들에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당해 기술 분야의 통상의 지식을 가진 자에 의하여 상기 실시예들을 조합하여 실시하는 등 여러 가지 많은 수정 및 변경이 가능함은 명백하다. The above description of embodiments of the present invention provides examples for the description of the present invention. Therefore, the present invention is not limited to the above embodiments, and within the technical spirit of the present invention, many modifications and changes are possible by those skilled in the art by combining the above embodiments. It is clear.

10: 전기 도금 용기 20: 전해질
30: 순환장치 100: 음극 구조체
110: 기판 120: 씨드막
122: 씨드 패턴 130: 캡핑 패턴
132: 캡핑 패턴 140: 고전압부
150: 하우징 160: 전기 도금층
170: 보호층 180: 접착층
200: 양극 구조체 310: 제1 전원
320: 제2 전원10: electroplating vessel 20: electrolyte
30: circulation device 100: anode structure
110: substrate 120: seed film
122: seed pattern 130: capping pattern
132: capping pattern 140: high voltage unit
150: housing 160: electroplating layer
170: protective layer 180: adhesive layer
200: anode structure 310: first power source
320: second power

Claims (14)

기판;
상기 기판의 상면 상에 제공되는 씨드막;
상기 기판의 바닥면 상에 제공되는 고전압부;
상기 고전압부를 밀봉하며, 절연 물질을 포함하는 하우징;
상기 씨드막으로부터 상기 기판의 상기 상면에 수직한 방향으로 이격된 양극 구조체;
상기 씨드막과 상기 양극 구조체 사이에 전압 차를 발생시키는 제1 전원; 및
상기 고전압부에 전압을 인가하는 제2 전원을 포함하되,
상기 제1 전원의 +전압 단자는 상기 양극 구조체에 전기적으로 연결되고, -전압 단자는 상기 씨드막에 전기적으로 연결되고,
상기 고전압부는 상기 하우징 및 상기 기판에 의해 상기 씨드막 및 상기 양극 구조체와 전기적으로 분리되는 전기 도금 장치.Board;
a seed layer provided on the upper surface of the substrate;
a high voltage unit provided on a bottom surface of the substrate;
a housing sealing the high voltage unit and including an insulating material;
an anode structure spaced apart from the seed layer in a direction perpendicular to the upper surface of the substrate;
a first power source for generating a voltage difference between the seed layer and the anode structure; and
a second power source for applying a voltage to the high voltage unit;
A + voltage terminal of the first power is electrically connected to the positive electrode structure, and a - voltage terminal is electrically connected to the seed layer,
The high voltage part is electrically separated from the seed layer and the anode structure by the housing and the substrate. 제 1 항에 있어서,
상기 제2 전원은 상기 고전압부에 1 킬로볼트(kV) 내지 100 킬로볼트(kV)의 전압을 인가하는 전기 도금 장치.The method of claim 1,
The second power is an electroplating apparatus for applying a voltage of 1 kilovolt (kV) to 100 kilovolt (kV) to the high voltage part. 제 1 항에 있어서,
상기 기판의 상면을 수직하게 바라보는 관점에서, 상기 씨드막은 상기 고전압부와 중첩하는 전기 도금 장치.The method of claim 1,
An electroplating apparatus in which the seed layer overlaps the high voltage part from the viewpoint of vertically looking at the upper surface of the substrate. 제 3 항에 있어서,
상기 기판에 바로 인접한 상기 고전압부의 상면의 넓이는 상기 기판에 바로 인접한 상기 씨드막의 바닥면의 넓이와 같거나 그보다 작은 전기 도금 장치.4. The method of claim 3,
An area of a top surface of the high voltage unit immediately adjacent to the substrate is equal to or smaller than an area of a bottom surface of the seed layer immediately adjacent to the substrate. 제 3 항에 있어서,
상기 고전압부는 상기 기판에 바로 인접한 상면, 상기 상면에 평행한 바닥면 및 상기 상면과 상기 바닥면을 연결하는 테두리면을 포함하고,
상기 하우징은 상기 고전압부의 상기 바닥면 및 상기 테두리면을 덮는 전기 도금 장치.4. The method of claim 3,
The high voltage unit includes a top surface immediately adjacent to the substrate, a bottom surface parallel to the top surface, and an edge surface connecting the top surface and the bottom surface,
The housing is an electroplating apparatus covering the bottom surface and the edge surface of the high voltage part. 제 5 항에 있어서,
상기 하우징은 상기 기판을 밀봉하는 전기 도금 장치.6. The method of claim 5,
The housing is an electroplating apparatus sealing the substrate. 제 6 항에 있어서,
상기 기판의 표면 중 일부는 상기 고전압부 및 상기 씨드막에 접하고,
상기 하우징은 상기 기판의 상기 표면의 나머지를 덮는 전기 도금 장치.7. The method of claim 6,
a portion of the surface of the substrate is in contact with the high voltage unit and the seed layer;
and the housing covers the remainder of the surface of the substrate. 제 7 항에 있어서,
상기 씨드막은 상기 기판에 바로 인접한 바닥면, 상기 바닥면에 평행한 상면 및 상기 상면과 상기 바닥면을 연결하는 테두리면을 포함하고,
상기 하우징은 상기 씨드막의 상기 테두리 면 상으로 연장되어, 상기 씨드막의 상기 상면을 노출하는 전기 도금 장치.8. The method of claim 7,
The seed layer includes a bottom surface immediately adjacent to the substrate, a top surface parallel to the bottom surface, and an edge surface connecting the top surface and the bottom surface,
The housing extends on the edge surface of the seed layer to expose the top surface of the seed layer. 제 1 항에 있어서,
상기 씨드막 상에 제공되는 캡핑 패턴을 더 포함하되,
상기 캡핑 패턴은 서로 마주보는 내측면들을 갖고,
상기 캡핑 패턴의 상기 서로 마주보는 내측면들 사이의 최소 거리는 1 마이크로미터(μm) 내지 20 마이크로미터(μm)인 전기 도금 장치.The method of claim 1,
Further comprising a capping pattern provided on the seed layer,
The capping pattern has inner surfaces facing each other,
The minimum distance between the inner surfaces of the capping pattern facing each other is 1 micrometer (μm) to 20 micrometers (μm) of the electroplating apparatus. 제 1 항에 있어서,
전기 도금 용기; 및
상기 전기 도금 용기 내부를 채우는 전해질을 더 포함하되,
상기 씨드막 및 상기 양극 구조체는 상기 전해질 내에 담긴 전기 도금 장치.The method of claim 1,
electroplating vessel; and
Further comprising an electrolyte filling the inside of the electroplating vessel,
The seed layer and the anode structure are contained in the electrolyte. 제 10 항에 있어서,
상기 전기 도금 용기 내에 제공되어, 상기 전해질을 혼합하는 순환장치를 더 포함하는 전기 도금 장치.11. The method of claim 10,
The electroplating apparatus further comprising a circulation device provided in the electroplating vessel to mix the electrolyte. 제 1 항에 있어서,
상기 양극 구조체는 지표면에 수직한 판(plate) 형상을 갖고,
상기 양극 구조체와 상기 씨드막은 서로 평행한 전기 도금 장치.The method of claim 1,
The positive electrode structure has a plate shape perpendicular to the ground surface,
The anode structure and the seed layer are parallel to each other in an electroplating apparatus. 제 1 항에 있어서,
상기 씨드막은 상기 기판의 상면에 평행한 방향을 따른 최소 폭이 1 마이크로미터(μm) 내지 20 마이크로미터(μm)인 씨드 패턴을 포함하는 전기 도금 장치.The method of claim 1,
and the seed layer includes a seed pattern having a minimum width of 1 micrometer (μm) to 20 micrometers (μm) in a direction parallel to the upper surface of the substrate. 제 13 항에 있어서,
상기 씨드 패턴은 상기 기판의 상기 상면에 수직한 방향을 따른 두께를 갖고,
상기 씨드 패턴의 상기 두께는 20 나노미터(nm) 이하인 전기 도금 장치.
14. The method of claim 13,
The seed pattern has a thickness along a direction perpendicular to the upper surface of the substrate,
The thickness of the seed pattern is less than 20 nanometers (nm) electroplating apparatus.
KR1020160124661A 2016-09-28 2016-09-28 Apparatus for electroplating KR102323877B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020160124661A KR102323877B1 (en) 2016-09-28 2016-09-28 Apparatus for electroplating
US15/695,934 US10822712B2 (en) 2016-09-28 2017-09-05 Electroplating apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160124661A KR102323877B1 (en) 2016-09-28 2016-09-28 Apparatus for electroplating

Publications (2)

Publication Number Publication Date
KR20180035261A KR20180035261A (en) 2018-04-06
KR102323877B1 true KR102323877B1 (en) 2021-11-10

Family

ID=61687193

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160124661A KR102323877B1 (en) 2016-09-28 2016-09-28 Apparatus for electroplating

Country Status (2)

Country Link
US (1) US10822712B2 (en)
KR (1) KR102323877B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6709727B2 (en) * 2016-12-14 2020-06-17 株式会社荏原製作所 Electrolytic plating equipment

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100865448B1 (en) * 2007-05-02 2008-10-28 동부일렉트로닉스 주식회사 Electro chemical plating apparatus and method thereof

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5847918A (en) * 1995-09-29 1998-12-08 Lam Research Corporation Electrostatic clamping method and apparatus for dielectric workpieces in vacuum processors
KR100265859B1 (en) 1996-12-21 2000-09-15 정선종 Luminous particle for field emission display
US6423636B1 (en) * 1999-11-19 2002-07-23 Applied Materials, Inc. Process sequence for improved seed layer productivity and achieving 3mm edge exclusion for a copper metalization process on semiconductor wafer
US20040045813A1 (en) * 2002-09-03 2004-03-11 Seiichiro Kanno Wafer processing apparatus, wafer stage, and wafer processing method
TWI327336B (en) * 2003-01-13 2010-07-11 Oc Oerlikon Balzers Ag Arrangement for processing a substrate
US7332062B1 (en) * 2003-06-02 2008-02-19 Lsi Logic Corporation Electroplating tool for semiconductor manufacture having electric field control
KR100713121B1 (en) 2005-09-27 2007-05-02 한국전자통신연구원 Chip and a chip stack using the same and a method for manufacturing the same
US20080128019A1 (en) * 2006-12-01 2008-06-05 Applied Materials, Inc. Method of metallizing a solar cell substrate
KR20080054318A (en) 2006-12-12 2008-06-17 주식회사 탑 엔지니어링 Transparent conductive membrane of high resistance touch pannel of capacitance and manufacture method thereof
KR101414042B1 (en) 2007-12-07 2014-08-06 삼성디스플레이 주식회사 Touch Screen Panel Type Liquid Crystal Display
JP4888589B2 (en) 2008-03-25 2012-02-29 ソニー株式会社 Capacitance type input device, display device with input function, and electronic device
KR20100051292A (en) 2008-11-07 2010-05-17 아이티엠 주식회사 Capacitive touch screen for merging transparent electrode pattern substrate and touch window using one transparent substrate being processed by step structure and manufacturing method thereof
KR20100065486A (en) 2008-12-08 2010-06-17 주식회사 엔에이치케이플러스 Touch panel structure
KR101534109B1 (en) 2008-12-23 2015-07-07 삼성전자주식회사 Capacitive touch panel and touch system having the same
KR101066111B1 (en) 2009-01-09 2011-09-20 전자부품연구원 Capacitive type touch panel and manufacturing method thereof
KR101025023B1 (en) 2009-02-23 2011-03-25 (주)이엔에이치 Electrostatic capacity type touch screen panel
JP2010211647A (en) 2009-03-11 2010-09-24 Seiko Epson Corp Touch panel device, electrooptical device and electronic apparatus
KR101099031B1 (en) 2009-06-05 2011-12-26 한화엘앤씨 주식회사 Transparent conductive film for touch panel and method thereof
KR101076236B1 (en) 2009-06-29 2011-10-26 주식회사 포인칩스 Capacitance type touch panel
JP4882016B2 (en) 2010-05-20 2012-02-22 Ｓｍｋ株式会社 Touch sensor
US9062388B2 (en) * 2010-08-19 2015-06-23 International Business Machines Corporation Method and apparatus for controlling and monitoring the potential
KR20110000722A (en) 2010-12-16 2011-01-05 (주)맥스필름 The touch panel and the manufacturing method of the capacitive overlay where the reflectivity improves
WO2015104951A1 (en) * 2014-01-08 2015-07-16 東京エレクトロン株式会社 Electric field treatment method and electric field treatment device
US9481940B2 (en) * 2014-06-26 2016-11-01 International Business Machines Corporation Electrodeposition system and method incorporating an anode having a back side capacitive element
JP6335763B2 (en) * 2014-11-20 2018-05-30 株式会社荏原製作所 Plating apparatus and plating method

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100865448B1 (en) * 2007-05-02 2008-10-28 동부일렉트로닉스 주식회사 Electro chemical plating apparatus and method thereof

Also Published As

Publication number Publication date
US20180087174A1 (en) 2018-03-29
KR20180035261A (en) 2018-04-06
US10822712B2 (en) 2020-11-03

Similar Documents

Publication Publication Date Title
US10205115B2 (en) Organic light-emitting device and method of manufacturing the same
JP2024051011A (en) Light-emitting device
US20210202464A1 (en) Electrostatic Discharge Unit, Array Substrate and Display Panel
CN106990627A (en) Liquid crystal disply device and its preparation method
CN105742299B (en) A kind of pixel unit and preparation method thereof, array substrate and display device
AU2017223229B2 (en) A method and an apparatus for treating a surface of a TCO material in a semiconductor device
US10770488B2 (en) Active switch array substrate and method for manufacturing the same
EP3333900B1 (en) Manufacturing method for thin film transistor
CN106206650A (en) Organic light-emitting display device and the method manufacturing this organic light-emitting display device
CN110190094B (en) Display panel, manufacturing method thereof and intelligent terminal
US20200303569A1 (en) Preparation method of thin film solar battery
KR20170063444A (en) Glass plate with film, touch sensor, film and method for producing glass plate with film
KR101881277B1 (en) Liquid Crystal Display Device And Method Of Manufacturing The Same
KR102323877B1 (en) Apparatus for electroplating
CN104882450B (en) A kind of array substrate and preparation method thereof, display device
CN106935668A (en) Transparency conducting layer stacking and its manufacture method comprising pattern metal functional layer
US10585318B2 (en) Display device and manufacturing method thereof
JP2020522118A (en) Conductive pattern structure and manufacturing method thereof, array substrate, and display device
CN102914927A (en) Array substrate and method for manufacturing same
KR20120125823A (en) Liquid crystal display device and Method of manufacturing the same
CN104115282A (en) Solar cell apparatus and method of fabricating the same
WO2017071948A1 (en) Optoelectronic component and method for producing an optoelectronic component
US10927470B2 (en) Apparatus for fabricating electrode structure
CN111668268A (en) OLED display device and manufacturing method
KR101066484B1 (en) Method For Fabricating Liquid Crystal Display Device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant